JP2004022835A

JP2004022835A - Epitaxial wafer for heterojunction bipolar transistor and heterojunction bipolar transistor

Info

Publication number: JP2004022835A
Application number: JP2002176193A
Authority: JP
Inventors: Yohei Otogi; 乙木　洋平; Yoshihiko Moriya; 守谷　美彦
Original assignee: Hitachi Cable Ltd
Current assignee: Hitachi Cable Ltd
Priority date: 2002-06-17
Filing date: 2002-06-17
Publication date: 2004-01-22

Abstract

【課題】コレクタ抵抗が小さいＨＢＴ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタを得る。
【解決手段】ＨＢＴのサブコレクタ層６とコレクタ層５又はコレクタ電極１０との間に、サブコレクタ層６を構成する材料よりもバンド間エネルギーが小さい材料から成る接触抵抗低減層（中間層）１１を形成する。
【選択図】　　　図１An HBT epitaxial wafer and a heterojunction bipolar transistor having a small collector resistance are obtained.
A contact resistance reducing layer (intermediate layer) 11 made of a material having a lower interband energy than a material forming the subcollector layer 6 is provided between a subcollector layer 6 of the HBT and the collector layer 5 or the collector electrode 10. To form
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）用エピタキシャルウェハ及びこれを用いたＨＢＴ素子、特にＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ及びＩｎＧａＰ／ＧａＡｓ系ＨＢＴのコレクタ抵抗を小さくする構造に関するものである。
【０００２】
【従来の技術】
ＧａＡｓを代表とする化合物半導体を用いた高周波用デバイスは、歪みが小さく、効率の良いＧＨｚ以上の高周波特性を実現できることから、携帯電話を初めとする多くの通信機器における増幅器などに広く使用されている。そのなかでもエミッタ・ベース接合にヘテロ接合を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、エミッタ層３のバンドギャップがベース層４のバンドギャップよりも広いことにより、エミッタ注入効率を高くすることができるため、高周波特性に優れ、携帯電話用高出力トランジスタ等に広く使用されている。
【０００３】
このＨＢＴはエミッタ／ベース接合がＡｌＧａＡｓ／ＧａＡｓヘテロ接合により構成されるのが一般的である。しかし最近は、デバイス特性向上或いは信頼性向上の観点から、エミッタ層をＡｌＧａＡｓエミッタ層からＩｎＧａＰエミッタ層に置き換えることが検討され、一部においては作製されている。　これは、活性な原子であるＡｌを含むＡｌＧａＡｓ層をエミッタ層として用いた場合には、ＡｌＧａＡｓ層に深い準位に起因する多くの非発光性再結合中心が形成され、この非発光性再結合中心を介してＨＢＴの劣化が進行するためであり、Ａｌを含まないＩｎＧａＰ層をエミッタ層として用いることによって劣化の問題を解決しようとするものである。
【０００４】
図２にＨＢＴ構造を有するエピタキシャルウェハにおける典型的断面構造をＧａＡｓ系を例にとり示す。
【０００５】
表面からノンアロイ層（ノンアロイコンタクト層）１、エミッタコンタクト層２、以下、エミッタ層３、ベース層４、コレクタ層５、サブコレクタ層６で、基板７は半絶縁基板である。ノンアロイ層１は、主材料であるＧａＡｓに対してバンドギャップの小さなＩｎＧａＡｓで、ｎ型ドーパント（Ｓｉ、Ｓｅ、Ｔｅなど）を高濃度ドープし、エミッタ電極８との接触抵抗を小さくする働きをする。
【０００６】
エミッタコンタクト層２は、ｎ型ドーパント（ＧａＡｓ中のＳｉなど）を高濃度（例えば３Ｅ１８ｃｍ−３）に添加した低抵抗の層で、エミッタ層３とノンアロイ層１間の直列抵抗を下げる働きをする。ここで３Ｅ１８ｃｍ−３は３×１０^１８ｃｍ^−３を意味する。
【０００７】
エミッタ層３はベース層４よりバンド間エネルギーの大きな材料が用いられ、ＧａＡｓベースの場合は、ＡｌＧａＡｓやＩｎＧａＰが知られている。
【０００８】
ベース層４は、ｐ型でドーピングが高濃度（例えば１Ｅ１９ｃｍ−３以上）の層である。ドーパントは、ＧａＡｓやＩｎＧａＡｓの場合Ｚｎ、Ｂｅ、Ｃなどが用いられる。
【０００９】
コレクタ層５は低濃度のｎ型層で、この層の厚さとドーパント濃度で、重要なトランジスタ特性である耐圧や高周波特性に大きく影響するコレクタ容量を決定する。
【００１０】
サブコレクタ層６はコレクタ電極１０と接する層で、コレクタ抵抗を極力小さくするためｎ型ドーパント（ＧａＡｓ中のＳｉなど）を高濃度（例えば３Ｅ１８ｃｍ−３）に添加している。
【００１１】
これらのエピタキシャルウェハは分子線エピタキシー法（ＭＢＥ）や有機金属エピタキシー法（ＭＯＶＰＥ）を用いて作製される。エミッタ接地の場合は、コレクタ電極１０に正の電圧を印加し、ベース電極９よりベース電流Ｉｂを信号入力として流し、出力となるコレクタ電流Ｉｃを制御する（図２）。
【００１２】
【発明が解決しようとする課題】
ところで、ＨＢＴのトランジスタ特性を向上するには、コレクタ抵抗を極力小さくする必要がある。すなわち、トランジスタ特性を損ねることなく、コレクタ抵抗を下げることができれば、結果的にＨＢＴのトランジスタ特性が向上すると考えられる。
【００１３】
このコレクタ抵抗は、サブコレクタ層そのものの抵抗と、コレクタ電極とサブコレクタ層の接触抵抗が主な抵抗成分である。たとえばＧａＡｓ系ＨＢＴの場合は、ＩｎＧａＡｓを用いたノンアロイエミッタ層の抵抗に比べ、ＧａＡｓ層のサブコレクタ層はその接触抵抗が１桁以上大きく、コレクタ抵抗が大きくなる要因となっている。
【００１４】
そこで、本発明の目的は、上記課題を解決し、コレクタ抵抗が小さいＨＢＴ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタの構造を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１６】
請求項１の発明に係るヘテロ接合バイポーラトランジスタ用エピタキシャルウェハは、半絶縁性基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層が順に積層形成され、前記サブコレクタ層の上方にコレクタ電極が、前記ベース層の上方にベース電極が、前記エミッタ層の上方にエミッタ電極が形成されるヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記サブコレクタ層とコレクタ層との間に、前記サブコレクタ層を構成する材料よりもバンド間エネルギーが小さい材料から成る中間層を形成したことを特徴とする。
【００１７】
請求項２の発明は、請求項１に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記サブコレクタ層がＧａＡｓから成り、前記中間層がＩｎＧａＡｓもしくはＩｎＧａＳｂから成ることを特徴とする。
【００１８】
請求項３の発明は、請求項１又は２に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記中間層の厚さが臨界膜厚以下であることを特徴とする。
【００１９】
請求項４の発明は、請求項１〜３のいずれかに記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記中間層と前記コレクタ層との間にコレクタストッパ層を設けたことを特徴とする。
【００２０】
請求項５の発明に係るヘテロ接合バイポーラトランジスタは、請求項１〜４のいずれかに記載のへテロ接合バイポーラトランジスタ用エピタキシャルウェハを用い、そのサブコレクタ層上の中間層にコレクタ電極を形成して作製したことを特徴とする。
【００２１】
＜発明の要点＞
本発明では、コレクタ電極が接する層をサブコレクタ層よりバンド間エネルギーが小さい層（中間層）とする。すなわち、コレクタ電極が設けられたＨＢＴの姿で見た場合、半絶縁性基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層が順に積層形成され、前記サブコレクタ層の上方にコレクタ電極が、前記ベース層の上方にベース電極が、前記エミッタ層の上方にエミッタ電極が形成されるヘテロ接合バイポーラトランジスタにおいて、前記サブコレクタ層とコレクタ電極との間に、前記サブコレクタ層を構成する材料よりもバンド間エネルギーが小さい材料から成る中間層を形成したことを特徴とする。これにより、本発明では、コレクタ抵抗が小さいＨＢＴ構造を容易に得ることができる。なお、エミッタ／ベース接合は、ＡｌＧａＡｓ／ＧａＡｓヘテロ接合又はＩｎＧａＰ／ＧａＡｓヘテロ接合のいずれであってもよい。
【００２２】
上記中間層は、ＧａＡｓサブコレクタ層の場合は、ＩｎＧａＡｓやＩｎＧａＳｂを用いる。ただし、その厚さは臨界膜厚以下とするのがよい。
【００２３】
その理由として、電極の接触抵抗は、電極と接する層のバンド間エネルギーに大きく依存する。バンド間エネルギーが小さいほど接触抵抗は小さくなる。ＩｎＧａＡｓはＩｎの濃度を高くするほどバンド間エネルギーが小さくなる。しかし一方で、Ｉｎ濃度を高くすると格子定数が大きくなり、下地であるＧａＡｓとの格子ミスマッチにより欠陥が発生する恐れがある。この欠陥発生は、Ｉｎの濃度とＩｎＧａＡｓ層の厚さで決まっており、欠陥が発生する（あるいは結晶がこわれる）厚さを臨界膜厚という。ここで挿入するＩｎＧａＡｓは臨界膜厚以下でなければならない。
【００２４】
【発明の実施の形態】
以下、本発明を図示の実施形態に基づいて説明する。
【００２５】
図１に本発明の実施形態に係るＩｎＧａＰ／ＧａＡｓ系ＨＢＴ用エピタキシャルウェハの構造を示す。これは、半絶縁性ＧａＡｓ基板７上に、有機金属気相成長法（ＭＯＶＰＥ）により、サブコレクタ層６、接触抵抗低減層（中間層）１１、コレクタストッパ層１２、コレクタ層５、ベース層４、エミッタ層３、エミッタコンタクト層２、グレーデッドノンアロイ層１３、ノンアロイ層１を順次成長した構造を有する。
【００２６】
【表１】

【００２７】
すなわち、表１に示すように、半絶縁性ＧａＡｓ基板７上に、サブコレクタ層６として厚さ５００ｎｍのｎ^＋型ＧａＡｓ（キャリア濃度３×１０^１８ｃｍ^−３）が成長され、その上に接触抵抗低減層（中間層）１１として厚さ１５ｎｍのｎ^＋型ＩｎＧａＡｓ（Ｉｎ混晶比０．１５、キャリア濃度１×１０^１８ｃｍ^−３）が成長されている。
【００２８】
この接触抵抗低減層（中間層）１１の上には、コレクタストッパ層１２として１０ｎｍのｎ^＋型ＩｎＧａＰ（Ｉｎ混晶比０．５２、キャリア濃度３×１０^１８ｃｍ^−３）、コレクタ層５として７００ｎｍのｎ⁻型ＧａＡｓ（キャリア濃度１×１０^１６ｃｍ⁻ ^３）、ベース層４として８０ｎｍのｐ^＋型ＧａＡｓ（キャリア濃度４×１０^１９ｃｍ^−３）が成長されている。
【００２９】
さらに、このベース層４上には、エミッタ層３として４０ｎｍのｎ型ＩｎＧａＰ（Ｉｎ混晶比０．５２、キャリア濃度３×１０^１７ｃｍ^−３）、エミッタコンタクト層２として２００ｎｍのｎ^＋型ＧａＡｓ（キャリア濃度３×１０^１８ｃｍ^−３）が成長され、さらに、このエミッタコンタクト層２の上に、厚さ４０ｎｍ、キャリア濃度が２×１０^１９ｃｍ^−３のｎ^＋型Ｉｎ_ｙＧａ_１−ｙ　Ａｓ（ｙ＝０→０．５）から成るグレーデッドノンアロイ層１３が成長されている。このグレーデットノンアロイ層１３は、Ｉｎ混晶比ｙを下面から上面にかけて０から０．５まで徐々に増加させた構造となっている。
【００３０】
さらにまた、このグレーデッドノンアロイ層１３の上に、ノンアロイ層１として４０ｎｍのｎ^＋型ＩｎＧａＡｓ（Ｉｎ混晶比０．５、キャリア濃度２×１０^１９ｃｍ⁻ ^３）が成長されている。
【００３１】
上記のノンアロイ層１、ベース層４及び接触抵抗低減層（中間層）１１の上には、それぞれエミッタ電極８、ベース電極９及びコレクタ電極１０が形成されて、ヘテロ接合バイポーラトランジスタが構成される。
【００３２】
換言すれば、半絶縁性基板７上にサブコレクタ層６、コレクタ層５、ベース層４及びエミッタ層３が順に積層形成され、上記サブコレクタ層６の上方にコレクタ電極１０が、上記ベース層４の上方にベース電極９が、上記エミッタ層３の上方にエミッタ電極８が形成されたヘテロ接合バイポーラトランジスタが構成され、上記サブコレクタ層６とコレクタ電極１０との間に、上記サブコレクタ層６を構成する材料よりもバンド間エネルギーが小さい材料から成る中間層として接触抵抗低減層１１が形成される。
【００３３】
上記した接触抵抗低減層１１のｎ^＋型ＩｎＧａＡｓはメタルとの接触抵抗が低いので、Ｔｉ／Ｐｔ／Ａｕ系メタルでもコンタクトをとることができる。すなわち、トランジスタ特性を損ねることなく、コレクタ抵抗を下げることができ、その結果としてＨＢＴのトランジスタ特性を向上することができる。
【００３４】
上記構成において本発明の効果を確認するため、表１に示す構造で、ＩｎＧａＡｓ接触抵抗低減層１１の挿入のあるもの（実施例）と、無いもの（比較例）をＭＯＶＰＥ法にて成長し、ＨＢＴを作製して、その特性を比較した。その結果を表２に示す。
【００３５】
【表２】

【００３６】
表２において、接触抵抗低減層（中間層）１１の挿入の無い比較例を「標準品」、挿入のある実施例を「発明品」と表している。
【００３７】
コレクタ電極１０は、その直上にあるＩｎＧａＰコレクタストッパ層１２を選択的にエッチングすることによって、挿入したＩｎＧａＡｓ接触抵抗低減層（中間層）１１を表面に出し、その上にＡｕＧｅ／Ｎｉ／Ａｕ（２００Å／５０Å／５００Å）を蒸着し、５００℃で３分アロイ処理することで形成した。ＴＬＭパターンを用いてその接触抵抗を測定した。エミッタ電極８、ベース電極９にはＡｕを用い、特に熱処理は施していない。エミッタ電極８のサイズは５０μｍ×５０μｍで、ＨＢＴのガンメルプロットをとり、電流利得、ベース電流やコレクタ電流のＮ値、コレクタ接触抵抗等を評価した。
【００３８】
結果は表２に示す通りであり、電流利得やＮ値での直流特性では、両者に有意な差は認められなかった。しかし、コンタクト層の接触抵抗（コレクタ接触抵抗）については、通常の標準品（比較例）が２．５×１０^−５Ω・ｃｍであるのに対し、発明品では１．２×１０^−６Ω・ｃｍと大きく低減できた。すなわちトランジスタ特性を損ねることなく、コレクタ抵抗を下げることができた。
【００３９】
上記実施例では、接触抵抗低減層１１にＩｎＧａＡｓを用いたが、接触抵抗低減層１１はコレクタ電極１０が接するサブコレクタ層よりバンド間エネルギーが小さい層であればよく、ＧａＡｓサブコレクタ層の場合はＩｎＧａＡｓの他にＩｎＧａＳｂを用いることもできる。ただし、その膜厚には限界がある。この限界は臨界膜厚として知られている。すなわち、臨界膜厚は、Ｉｎ混晶比依存性が大きく、その値はＭａｔｔｈｅｗらによって報告されている（Ｊ．Ｗ．Ｍａｔｔｈｅｗｓ　ａｎｄ　Ａ．Ｅ．Ｂｌａｋｅｓ，　Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ，　２７（１９７４）１１８）。歪みが大きく、結晶性が悪化すると、ＨＢＴの特性は著しく劣化する。よって厚さはこの臨界膜厚以下とすべきである。
【００４０】
また上記実施形態ではＩｎＧａＰ／ＧａＡｓ系ＨＢＴ用エピタキシャルウェハの場合について説明したが、本発明はＡｌＧａＡｓ／ＧａＡｓ系ＨＢＴ用エピタキシャルウェハの場合についても適用することができる。
【００４１】
【発明の効果】
以上説明したように本発明のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタによれば、サブコレクタ層とコレクタ層又はコレクタ電極との間に、サブコレクタ層を構成する材料よりもバンド間エネルギーが小さい材料から成る中間層を形成したので、トランジスタ特性を損ねることなく、コレクタ抵抗を下げることができ、結果としてＨＢＴのトランジスタ特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明のＨＢＴの横断面図である。
【図２】従来のＨＢＴの横断面図である。
【符号の説明】
１　ノンアロイ層
２　エミッタコンタクト層
３　エミッタ層
４　ベース層
５　コレクタ層
６　サブコレクタ層
７　基板
１１　接触抵抗低減層（中間層）
１２　コレクタストッパ層
１３　グレーデッドノンアロイ層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an epitaxial wafer for a hetero-junction bipolar transistor (HBT) and a structure for reducing the collector resistance of an HBT element using the same, particularly an AlGaAs / GaAs HBT and an InGaP / GaAs HBT.
[0002]
[Prior art]
A high-frequency device using a compound semiconductor represented by GaAs has a small distortion and can realize an efficient high-frequency characteristic of GHz or more. Therefore, it is widely used as an amplifier in many communication devices such as a mobile phone. I have. Among them, a heterojunction bipolar transistor (HBT) using a heterojunction as the emitter-base junction can increase the emitter injection efficiency because the bandgap of the emitter layer 3 is wider than the bandgap of the base layer 4. Therefore, it has excellent high-frequency characteristics and is widely used for high-output transistors for mobile phones.
[0003]
In this HBT, the emitter / base junction is generally constituted by an AlGaAs / GaAs heterojunction. However, recently, from the viewpoint of improvement in device characteristics or reliability, replacement of the emitter layer from an AlGaAs emitter layer to an InGaP emitter layer has been studied, and some of them have been manufactured. This is because, when an AlGaAs layer containing Al, which is an active atom, is used as an emitter layer, many non-radiative recombination centers due to deep levels are formed in the AlGaAs layer. This is because the deterioration of the HBT proceeds through the center, and the problem of the deterioration is intended to be solved by using an InGaP layer containing no Al as the emitter layer.
[0004]
FIG. 2 shows a typical cross-sectional structure of an epitaxial wafer having an HBT structure, taking a GaAs system as an example.
[0005]
From the surface, a non-alloy layer (non-alloy contact layer) 1, an emitter contact layer 2, an emitter layer 3, a base layer 4, a collector layer 5, and a sub-collector layer 6, and a substrate 7 is a semi-insulating substrate. The non-alloy layer 1 is made of InGaAs having a band gap smaller than that of GaAs as a main material, and is doped with an n-type dopant (Si, Se, Te, etc.) at a high concentration, and functions to reduce contact resistance with the emitter electrode 8. .
[0006]
The emitter contact layer 2 is a low-resistance layer in which an n-type dopant (such as Si in GaAs) is added at a high concentration (for example, 3E18 cm −3), and has a function of reducing the series resistance between the emitter layer 3 and the non-alloy layer 1. . Here, 3E18 cm ⁻³ means 3 × 10 ¹⁸ cm ⁻³ .
[0007]
The emitter layer 3 is made of a material having a larger band-to-band energy than the base layer 4. In the case of a GaAs base, AlGaAs or InGaP is known.
[0008]
The base layer 4 is a p-type layer with a high concentration of doping (for example, 1E19 cm −3 or more). As the dopant, Zn, Be, C, or the like is used in the case of GaAs or InGaAs.
[0009]
The collector layer 5 is a low-concentration n-type layer. The thickness and the dopant concentration of this layer determine the collector capacitance that greatly affects the withstand voltage and high-frequency characteristics, which are important transistor characteristics.
[0010]
The sub-collector layer 6 is a layer in contact with the collector electrode 10 and has a high concentration (for example, 3E18 cm −3) of an n-type dopant (eg, Si in GaAs) added to minimize the collector resistance.
[0011]
These epitaxial wafers are manufactured by using a molecular beam epitaxy method (MBE) or an organic metal epitaxy method (MOVPE). When the emitter is grounded, a positive voltage is applied to the collector electrode 10, a base current Ib flows from the base electrode 9 as a signal input, and the collector current Ic as an output is controlled (FIG. 2).
[0012]
[Problems to be solved by the invention]
Incidentally, in order to improve the transistor characteristics of the HBT, it is necessary to reduce the collector resistance as much as possible. That is, it is considered that if the collector resistance can be reduced without impairing the transistor characteristics, the transistor characteristics of the HBT will eventually improve.
[0013]
The main components of the collector resistance are the resistance of the subcollector layer itself and the contact resistance between the collector electrode and the subcollector layer. For example, in the case of a GaAs-based HBT, the contact resistance of the subcollector layer of the GaAs layer is higher by one digit or more than the resistance of the non-alloy emitter layer using InGaAs, which causes the collector resistance to increase.
[0014]
Accordingly, an object of the present invention is to solve the above-mentioned problems and to provide a structure of an HBT epitaxial wafer and a heterojunction bipolar transistor having a small collector resistance.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, the present invention is configured as follows.
[0016]
The epitaxial wafer for a hetero-junction bipolar transistor according to the invention of claim 1 has a sub-collector layer, a collector layer, a base layer, and an emitter layer sequentially formed on a semi-insulating substrate, and a collector electrode above the sub-collector layer. Forming a sub-collector layer between the sub-collector layer and the collector layer in the hetero-junction bipolar transistor epitaxial wafer in which a base electrode is formed above the base layer and an emitter electrode is formed above the emitter layer. An intermediate layer made of a material having a lower inter-band energy than the material to be formed is characterized.
[0017]
According to a second aspect of the present invention, in the epitaxial wafer for a hetero-junction bipolar transistor according to the first aspect, the sub-collector layer is made of GaAs, and the intermediate layer is made of InGaAs or InGaSb.
[0018]
According to a third aspect of the present invention, in the epitaxial wafer for a heterojunction bipolar transistor according to the first or second aspect, the thickness of the intermediate layer is equal to or less than a critical thickness.
[0019]
According to a fourth aspect of the present invention, in the epitaxial wafer for a heterojunction bipolar transistor according to any one of the first to third aspects, a collector stopper layer is provided between the intermediate layer and the collector layer.
[0020]
According to a fifth aspect of the present invention, there is provided a heterojunction bipolar transistor using the epitaxial wafer for a heterojunction bipolar transistor according to any one of the first to fourth aspects, wherein a collector electrode is formed on an intermediate layer on the subcollector layer. It is characterized by being manufactured.
[0021]
<The gist of the invention>
In the present invention, the layer in contact with the collector electrode is a layer (intermediate layer) having lower interband energy than the subcollector layer. That is, when viewed in the form of an HBT provided with a collector electrode, a subcollector layer, a collector layer, a base layer, and an emitter layer are sequentially formed on a semi-insulating substrate, and a collector electrode is formed above the subcollector layer. A heterojunction bipolar transistor in which a base electrode is formed above the base layer and an emitter electrode is formed above the emitter layer, wherein a material forming the subcollector layer is provided between the subcollector layer and the collector electrode. Also, an intermediate layer made of a material having a small interband energy is formed. Thus, according to the present invention, an HBT structure having a small collector resistance can be easily obtained. The emitter / base junction may be an AlGaAs / GaAs heterojunction or an InGaP / GaAs heterojunction.
[0022]
In the case where the intermediate layer is a GaAs subcollector layer, InGaAs or InGaSb is used. However, the thickness is preferably not more than the critical thickness.
[0023]
The reason is that the contact resistance of the electrode largely depends on the interband energy of the layer in contact with the electrode. The smaller the inter-band energy, the lower the contact resistance. InGaAs, the interband energy decreases as the concentration of In increases. On the other hand, when the In concentration is increased, the lattice constant increases, and a defect may occur due to a lattice mismatch with GaAs as a base. The occurrence of this defect is determined by the concentration of In and the thickness of the InGaAs layer, and the thickness at which the defect occurs (or the crystal breaks) is called the critical film thickness. The InGaAs to be inserted here must be less than the critical film thickness.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described based on the illustrated embodiments.
[0025]
FIG. 1 shows a structure of an epitaxial wafer for an InGaP / GaAs HBT according to an embodiment of the present invention. The sub-collector layer 6, the contact resistance reducing layer (intermediate layer) 11, the collector stopper layer 12, the collector layer 5, and the base layer 4 are formed on a semi-insulating GaAs substrate 7 by metal organic chemical vapor deposition (MOVPE). , An emitter layer 3, an emitter contact layer 2, a graded non-alloy layer 13, and a non-alloy layer 1 are sequentially grown.
[0026]
[Table 1]

[0027]
That is, as shown in Table 1, n ⁺ -type GaAs (carrier concentration: 3 × 10 ¹⁸ cm ⁻³ ) having a thickness of 500 nm is grown as a subcollector layer 6 on a semi-insulating GaAs substrate 7, and a contact is formed thereon. As the resistance reducing layer (intermediate layer) 11, a 15 nm-thick n ⁺ -type InGaAs (In mixed crystal ratio: 0.15, carrier concentration: 1 × 10 ¹⁸ cm ⁻³ ) is grown.
[0028]
On this contact resistance reduction layer (intermediate layer) 11, 10 nm n ⁺ -type InGaP (In mixed crystal ratio: 0.52, carrier concentration: 3 × 10 ¹⁸ cm ⁻³ ) as a collector stopper layer 12, and a collector layer 5 700nm of n ^- -type GaAs (carrier concentration ^{^{^{1 × 10 16 cm - 3)}}} , 80nm of ^{p +} -type GaAs as the base layer 4 (carrier concentration 4 × ¹⁰ 19 ^{cm -3)} is grown.
[0029]
Further, on this base layer 4, 40 nm n-type InGaP (In mixed crystal ratio: 0.52, carrier concentration: 3 × 10 ¹⁷ cm ⁻³ ) is used as the emitter layer 3, and 200 nm n ⁺ -type GaAs is used as the emitter contact layer 2. (A carrier concentration of 3 × 10 ¹⁸ cm ⁻³ ), and an n ⁺ -type In _y Ga _1-y having a thickness of 40 nm and a carrier concentration of 2 × 10 ¹⁹ cm ⁻³ is further formed on the emitter contact layer 2. A graded non-alloy layer 13 made of As (y = 0 → 0.5) is grown. The graded non-alloy layer 13 has a structure in which the In mixed crystal ratio y is gradually increased from 0 to 0.5 from the lower surface to the upper surface.
[0030]
Furthermore, on the graded non-alloy layer 13, 40 nm of ^{n +} -type InGaAs as non-alloy layer 1 (an In composition ratio 0.5, the carrier concentration of 2 × ¹⁰ 19 cm ^- ³⁾ are grown.
[0031]
An emitter electrode 8, a base electrode 9, and a collector electrode 10 are formed on the non-alloy layer 1, the base layer 4, and the contact resistance reducing layer (intermediate layer) 11, respectively, to form a heterojunction bipolar transistor.
[0032]
In other words, the sub-collector layer 6, the collector layer 5, the base layer 4, and the emitter layer 3 are sequentially formed on the semi-insulating substrate 7, and the collector electrode 10 is disposed above the sub-collector layer 6 and the base layer 4. A hetero-junction bipolar transistor in which a base electrode 9 is formed above the emitter layer 3 and an emitter electrode 8 is formed above the emitter layer 3. The sub-collector layer 6 is disposed between the sub-collector layer 6 and the collector electrode 10. The contact resistance reduction layer 11 is formed as an intermediate layer made of a material having a lower interband energy than the constituent material.
[0033]
Since the n ⁺ -type InGaAs of the contact resistance reducing layer 11 has a low contact resistance with a metal, a contact can be made even with a Ti / Pt / Au-based metal. That is, the collector resistance can be reduced without impairing the transistor characteristics, and as a result, the transistor characteristics of the HBT can be improved.
[0034]
In order to confirm the effects of the present invention in the above configuration, the structure shown in Table 1 with the insertion of the InGaAs contact resistance reducing layer 11 (Example) and the structure without the InGaAs contact resistance reduction layer 11 (Comparative Example) were grown by MOVPE. HBTs were fabricated and their properties were compared. Table 2 shows the results.
[0035]
[Table 2]

[0036]
In Table 2, the comparative example without the insertion of the contact resistance reducing layer (intermediate layer) 11 is referred to as “standard product”, and the example with the insertion is referred to as “invention product”.
[0037]
In the collector electrode 10, the inserted InGaAs contact resistance reduction layer (intermediate layer) 11 is exposed to the surface by selectively etching the InGaP collector stopper layer 12 immediately above the collector electrode 10, and AuGe / Ni / Au (200 °) is formed thereon. / 50 ° / 500 °) by vapor deposition and alloying at 500 ° C. for 3 minutes. The contact resistance was measured using a TLM pattern. Au was used for the emitter electrode 8 and the base electrode 9, and no particular heat treatment was performed. The size of the emitter electrode 8 was 50 μm × 50 μm. A Gummel plot of the HBT was taken to evaluate the current gain, the N value of the base current and the collector current, the collector contact resistance, and the like.
[0038]
The results are as shown in Table 2. No significant difference was observed between the current gain and the DC characteristics at the N value. However, the contact resistance (collector contact resistance) of the contact layer is 2.5 × 10 ⁻⁵ Ω · cm for the normal standard product (comparative example), whereas 1.2 × 10 ⁻⁶ for the invention product. Ω · cm was greatly reduced. That is, the collector resistance could be reduced without impairing the transistor characteristics.
[0039]
In the above embodiment, InGaAs is used for the contact resistance reducing layer 11, but the contact resistance reducing layer 11 may be a layer having a smaller interband energy than the subcollector layer to which the collector electrode 10 is in contact. InGaSb can be used instead of InGaAs. However, there is a limit to the film thickness. This limit is known as the critical thickness. That is, the critical film thickness is highly dependent on the In mixed crystal ratio, and the value is reported by Matthew et al. (JW Matthews and AE Blakes, J. Cryst. Growth, 27 (1974) 118). ). When the strain is large and the crystallinity is deteriorated, the characteristics of the HBT are significantly deteriorated. Therefore, the thickness should be equal to or less than this critical thickness.
[0040]
In the above embodiment, the case of the epitaxial wafer for InGaP / GaAs-based HBT has been described, but the present invention can be applied to the case of an epitaxial wafer for AlGaAs / GaAs-based HBT.
[0041]
【The invention's effect】
As described above, according to the epitaxial wafer for a hetero-junction bipolar transistor and the hetero-junction bipolar transistor of the present invention, the inter-band energy between the sub-collector layer and the collector layer or the collector electrode is smaller than that of the material constituting the sub-collector layer. Since the intermediate layer made of a material having a small HBT is formed, the collector resistance can be reduced without impairing the transistor characteristics, and as a result, the transistor characteristics of the HBT can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an HBT of the present invention.
FIG. 2 is a cross-sectional view of a conventional HBT.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Non-alloy layer 2 Emitter contact layer 3 Emitter layer 4 Base layer 5 Collector layer 6 Subcollector layer 7 Substrate 11 Contact resistance reduction layer (intermediate layer)
12 Collector stopper layer 13 Graded non-alloy layer

Claims

A sub-collector layer, a collector layer, a base layer, and an emitter layer are sequentially formed on a semi-insulating substrate, a collector electrode is provided above the sub-collector layer, a base electrode is provided above the base layer, and a base electrode is provided above the emitter layer. An epitaxial wafer for a heterojunction bipolar transistor in which an emitter electrode is formed at
An epitaxial wafer for a hetero-junction bipolar transistor, wherein an intermediate layer made of a material having lower inter-band energy than a material forming the sub-collector layer is formed between the sub-collector layers.

The epitaxial wafer for a heterojunction bipolar transistor according to claim 1,
An epitaxial wafer for a hetero-junction bipolar transistor, wherein the sub-collector layer is made of GaAs and the intermediate layer is made of InGaAs or InGaSb.

The epitaxial wafer for a heterojunction bipolar transistor according to claim 1 or 2,
An epitaxial wafer for a hetero-junction bipolar transistor, wherein the thickness of the intermediate layer is not more than a critical thickness.

The epitaxial wafer for a heterojunction bipolar transistor according to any one of claims 1 to 3,
An epitaxial wafer for a heterojunction bipolar transistor, wherein a collector stopper layer is provided between the intermediate layer and the collector layer.

A heterojunction bipolar transistor, comprising: using the epitaxial wafer for a heterojunction bipolar transistor according to claim 1, wherein a collector electrode is formed on an intermediate layer on a subcollector layer.