JP2004006871A - 取り外し可能な基板を利用する高速な電子相互接続 - Google Patents
取り外し可能な基板を利用する高速な電子相互接続 Download PDFInfo
- Publication number
- JP2004006871A JP2004006871A JP2003138355A JP2003138355A JP2004006871A JP 2004006871 A JP2004006871 A JP 2004006871A JP 2003138355 A JP2003138355 A JP 2003138355A JP 2003138355 A JP2003138355 A JP 2003138355A JP 2004006871 A JP2004006871 A JP 2004006871A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- conductors
- present
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 72
- 239000004020 conductor Substances 0.000 claims abstract description 126
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000005693 optoelectronics Effects 0.000 abstract description 42
- 238000010586 diagram Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 11
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000008901 benefit Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 239000000835 fiber Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000013307 optical fiber Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229920000298 Cellophane Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
- H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/148—Arrangements of two or more hingeably connected rigid printed circuit boards, i.e. connected by flexible means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Combinations Of Printed Boards (AREA)
- Light Receiving Elements (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Led Device Packages (AREA)
- Optical Couplings Of Light Guides (AREA)
- Semiconductor Lasers (AREA)
Abstract
【解決手段】取り外し可能な基板(110)に形成された導体(120)が、電子装置(210,220)の相互接続に利用されるように構成される。基板(110)は、電子装置を含むパッケージと位置合わせされる。導体(120)は、装置のパッド(230)にボンディングされる。そして、基板(110)は取り外される。それぞれの導体は、電子装置間において自己支持し、2次元の形状を有し、かつパッドの表面に対して実質的に平行な表面を有する。
【選択図】図2A
Description
【発明の属する技術分野】
本発明は、概して電子装置の相互接続に関し、とりわけオプトエレクトロニクス装置への導体のボンディングに関する。
【0002】
【従来の技術】
オプトエレクトロニクス装置は、光を放出し、入力する光を検出し、又は光を変更して再放出する半導体装置である。現代の研究及び技術は、多くの個人の生活においてオプトエレクトロニクス装置を一般に利用しているが、多くの人達にとってこのような利用は知られていない。
【0003】
オプトエレクトロニクス装置の1つの主な用途は、光ファイバ通信にある。ほぼ最近の20年にわたって、光ファイバラインは、長距離電話産業で優勢になり変化している。光ファイバは、世界中でインターネットを利用可能にすることにおいても支配的な役割を演じている。長距離通話及びインターネットトラフィックに対して、光ファイバを銅ワイヤの代わりに利用すれば、コストは劇的に低下し、情報を伝送することができる速度も増加する。
【0004】
光ファイバは、音声、インターネットトラフィック及びその他の情報を、現在1秒当たり1ギガバイトを越える範囲のスピード又はデータ速度でディジタル的に伝送し、それは1秒当たり数百ギガバイト、又はそれ以上に到達することが予想されている。これらのデータ速度を達成するために、オプトエレクトロニクス装置は、毎秒10億回を越えるデータ速度でターンオン及びオフされる光のビームを放出する。光ファイバケーブルの他方の端部において、別のオプトエレクトロニクス装置は、この光のビームを受信して、これがターンオン及びオフするパターンを検出する。
【0005】
長距離光ファイバラインは平凡なものである。所定の距離の後に光ファイバの光信号は、電子信号に変換されて、電子的に増幅されなければならず、またおそらく調節される必要があり、そして光信号として再放出されなければならない。
【0006】
オプトエレクトロニクス放出器は、これらの放出器が光学的に送信する情報を電子装置から受信する必要があり、オプトエレクトロニクス検出器は、これらの検出器が光学的に受信する情報を電子装置に送信する必要がある。少なくともオプトエレクトロニクス装置に直接接続された電子装置に関して、この情報は、光ファイバにおいて情報が伝送されるのと同じデータ速度で送信されなければならない。
【0007】
【発明が解決しようとする課題】
残念ながら、これらのデータ速度において、電子的な相互接続は問題を有する可能性がある。生じる問題は、とりわけ意図的でない又は寄生的な影響を含む。2つの電子装置を相互接続するワイヤは、回路内に小さな寄生インダクタンス及び容量を形成することがあるが、これらのデータ速度において、回路内の小さな寄生的な影響でさえ、システムの性能に実質的な影響を及ぼすことがある。このようなワイヤを互いに近くに配置した場合、2つのワイヤにおける信号間に寄生結合が生じることがある。このような寄生的な影響は、ワイヤにおける電子信号をひずませるため、オプトエレクトロニクスシステムの設計者に対して、ひずみの影響を低減するために、システムが動作するデータ速度を低下することを強いる。
【0008】
これらのデータ速度において利用される電気導体は、容量及びインダクタンスのような寄生的な影響を最小にするために、できるだけ短くすべきである。
【0009】
帯域幅密度を増加させるために、オプトエレクトロニクス装置を密な間隔のアレイに配置することは、好適な場合が多い。帯域幅密度は、装置、パッケージ又は回路ボードの側部に沿った単位長さ内で適合する、或いは装置、パッケージ又は回路ボードの単位面積内で適合する装置に対して送受信され得る情報の帯域幅の尺度になる。帯域幅密度の前者の尺度は、1メートル当たりギガバイト/秒として表現することができ、後者の尺度は、1平方メートル当たりギガバイト/秒として表現することができる。
【0010】
好適には、このようなアレイに使用される間隔は、システムの光学部分によって決定され、オプトエレクトロニクス装置を駆動する電子装置によって決定されない。オプトエレクトロニクス装置のアレイは、光ファイバのリボン状の束によって伝達される光信号を伝送するために使用され得る。或いは、種々の波長における種々の信号を伝送する単一の光ファイバは、アレイ内の各オプトエレクトロニクス装置が異なる波長で動作する場合、そのようなアレイを用いて使用され得る。
【0011】
これらのデータ速度において利用される電気導体は、できるだけ均一な間隔を有するようにすべきである。これは、導体間の偶発的な接触を防止するとともに、導体間の寄生結合を最小にする。
【0012】
他の問題は、このようなオプトエレクトロニクス装置を大量に製造する要求から生じる。数百万のオプトエレクトロニクス装置が現在使用されている。1月当たり100万装置を越える製造速度が生じ、又は近い将来に計画されている。大量生産に対するこれらの需要に合わせるため、電子装置とオプトエレクトロニクス装置を相互接続するプロセスは、安価で信頼できるものでなければならない。このことは、相互接続プロセスが高度に自動化されることを示唆している。
【0013】
【課題を解決するための手段】
本発明は、とりわけオプトエレクトロニクス装置を含む電子装置を相互接続する新規な方法を提供することにより、上述の問題に対する解決策を提供する。
【0014】
複数の導体が基板上に形成され、基板は、各導体が複数の電子装置のそれぞれにおけるパッドと整列するように、複数の電子装置と位置合わせされる。各導体は、パッドにボンディングされる。そして基板は、導体から取り外される。
【0015】
本発明のいくつかの実施形態は、装置のパッドにボンディングされた導体を有する複数の電子装置を含むパッケージからなる。各導体は、装置間で自己支持し、2次元の形状を有し、パッドの表面に対して実質的に平行な表面を有する。
【0016】
本発明の他の実施形態は、電子装置の相互接続に使用されるように構成された複数の導体と基板を含み、導体は基板に取り外し可能に取り付けられ、そうでない場合には物理的に互いに独立している。
【0017】
図面は、本発明に関する技術を例示し、本発明の例示的な実施形態を示し、本発明の利用例を提供する。当業者にとって、本発明の目的、特徴及び利点は、添付図面に関連して読めば、以下の詳細の説明からさらに明らかになるであろう。
【0018】
【発明の実施の形態】
本明細書における説明及び考察は、本発明に関連する技術を例示し、本発明の例を示し、本発明の利用例を提供する。本発明の原理を不明瞭にすることを避けるために、既知の方法、手順、システム、回路、又は構成要素は、詳細に説明されない場合がある。他方、本発明の他の実施形態にこのような詳細が適用できなくとも、本発明の特定例に関して多くの詳細が説明される場合もある。本発明を一層良好に説明するように、及び本発明の理解に助けとなるように、詳細が含められ、省略される。
【0019】
本発明は、本明細書に説明されたことに制限され、又はそれにより定義されるものと理解されるべきではなく、むしろ本発明は、本明細書に記載された特定の詳細を用いることなく実施され得る。当業者は、多くの修正、変形、代案の中の選択、形状における変化及び改善を、本発明の原理、概念又は法的な範囲から逸脱することなく行なうことができることに気付くであろう。
【0020】
図面において、図1A及び図1Bは、本発明の実施形態にしたがって、例としての基板110上に製作された例としての複数の導体120を示す。本発明のいくつかの実施形態において、導体は、接着剤によって基板に取り付けられる。
【0021】
本発明の種々の実施形態において、基板110は、シリコン、ガラス、ポリイミド、アクリル、セロハン、いくつかのこれらの又は他の材料の混合物、これらの又は他の材料の積層構造、又は他の材料をベースにした1つ又は複数の材料から形成され得る。基板110の導電率は比較的重要ではないが、基板110は、適当なときに、導体120からきれいに外れる材料又は材料のセットでなければならない。
【0022】
基板110は、活性表面を有し、この表面は、実質的に平坦であり、かつこの表面に、導体120が、後で取り外し可能なように取り付けられる。
【0023】
導体120は、任意の導電材料から形成され得る。導体120にとって適切な材料の例は、とりわけ金、アルミニウム、銅、ニッケル、2つ又はそれより多いこれらの又は他の材料の合金、或いはこれらの又は他の材料又はそれらの合金の積層された又はメッキされた組合わせを含む。
【0024】
図2A及び図2Bは、例としてのパッケージと基板が位置合わせされた後における、本発明の実施形態による同じ例としての基板及び導体を示している。
【0025】
パッケージ240は、電子装置210及びオプトエレクトロニクス装置220を保持している。パッケージ240は、互いに対して安定な位置へ電子装置210及びオプトエレクトロニクス装置220を固定する任意の材料、装置又はマウントとすることができる。
【0026】
本発明の種々の実施形態において、相互接続されるべき少なくとも1つの電子装置はオプトエレクトロニクス装置であり、この装置は、半導体レーザ、フォトダイオード、電子光学装置、発光ダイオード、電界吸収型変調器、半導体光増幅器、又はそれらの組合わせを含むことができるが、それに限定されるわけではない。
【0027】
それぞれの電子装置210及びオプトエレクトロニクス装置220は、パッド230を含む表面を有し、それぞれのパッドは、装置内の回路のノードへの電気接続を提供する。
【0028】
図3A及び図3Bは、本発明の実施形態による同じ例としてのパッケージを示しており、電子装置は、基板110を取り除いた後の導体によって相互接続されている。
【0029】
導体120は、図1A、図2A及び図3Aに示すように、直線かつ平坦であり、すなわちそれぞれの導体は、第1の平坦な表面及び第2の平坦な表面を有し、これらの表面は、互いに実質的に平行である。図1A及び図2Aに示すように、各導体の第1の表面は、基板110の活性表面に取り外し可能に取り付けられている。図2Aに示すように、各導体の第2の表面は、2つのパッド230に対して実質的に平行であり、隣接している。そして図3Aに示すように、各導体の第2の表面は、2つのパッド230に電子的に接続され、機械的にボンディングされている。
【0030】
それぞれの導体が配置されたときにアーチの形にされるワイヤボンディング、リボンボンディング又は他の技術と比較した場合、導体120が平坦であるということは、それらの長さを最小にし、ひいてはそれらの寄生の電気特性を有利に減少させる。
【0031】
図1A〜図3Aに示した実施形態において、導体120は、基板110の活性面の平面において、又はパッド230の表面の平面において、テーパを付けられ、メッシュにされている。導体を先細にすることによって、それらの端部は、電子装置又はオプトエレクトロニクス装置のパッドにボンディングするために適した寸法及び形状に狭くされることができ、それにもかかわらず導体は、その寄生インダクタンスを減少するようにその長さのほとんどにわたって広くすることができる。メッシュにした導体を利用することによって、すなわち導体の長さに沿ってスルーホールのパターンを有するものを利用することによって、導体の寄生容量が減少する。
【0032】
実際に、導体の幾何学的形状は、相互接続されるべき特定のパッケージ及び装置の詳細に基づいてカスタマイズされる。本発明の種々の実施形態において、導体の2次元の形状は、数ある形状の中で、メッシュ付き形状、テーパ付き形状、曲線形状、直線形状、或いは2つ又はそれより多いこれらの形状の組合せである形状を有することができる。
【0033】
本発明によって提供される導体の寸法、形状及び相対的な位置の正確な制御によって、導体のインダクタンス、容量及び抵抗、或いは隣接する導体間の相互インダクタンス又は容量さえも、望み通りに選択され、調整され又は調節されることを可能にする。このことは、オプトエレクトロニクス装置を含むシステムの設計において、特にオプトエレクトロニクス装置の電気的特性が、オプトエレクトロニクスレーザに対する場合のように、複雑であり又は時間にわたって変化する場合に、有利である。
【0034】
また、導体のこの正確な制御は、相互接続される装置における電子的接続点として使用されるパッドを、比較的小さくし、かつピッチにおいて互いに近付けることも可能にする。このことは、とりわけ装置間に個々の導体を手動で配置するワイヤボンディング又はリボンボンディングを含む相互接続技術にまさって有利である。
【0035】
さらに、本発明は、導体を個々に配置する自動化されたワイヤボンディング又はリボンボンディングのような相互接続技術と比較して、導体の幾何学的形状に関してさらに正確な制御を行なうことができる。精密に制御された幾何学的形状及び位置を有する導体は、電子装置上におけるパッドとともに使用されることができ、これらのパッドは、長さ及び形状のいずれか又は両方において個別的に異なった導体に比べて小さく、かつピッチにおいて互いに接近している。
【0036】
また、本発明によって提供される導体のこの正確な制御は、例えばシステムの光学部分の形状に適応する必要があるので、不規則な相互接続パターンを使用することも可能にする。いくつかのシステムにおいて、オプトエレクトロニクス装置から放出される光を受光する(又は該装置に光を伝送する)レンズのアレイの寸法及び間隔のような光学的な検討、又は他の光学的な検討に基づいて、オプトエレクトロニクス装置の位置決めを設定することは有益である。このような光学的な検討は、常に一様又は規則的とは限らない。例えば、いくつかのレンズアレイは、アレイに追加的な機械的な強度又は剛性を与える装置又は材料のために、いくつかのレンズの間に付加的な間隔を有してもよい。
【0037】
図4A及び図4Bは、本発明の別の実施形態を示しており、この場合、別の例としてのパッケージは、曲線の導体によって相互接続された2つの装置を有する。図面を明確にするためにメッシュのない導体が示されているとはいえ、曲線の導体は、付加的にメッシュにされても、又はされなくてもよい。曲線の導体、又はそれ以上に不規則な形状を有する導体は、オプトエレクトロニクス装置220内のパッド230のピッチと電子装置210内のパッド230のピッチを適合させる際に有用であることがある。本発明のいくつかの実施形態において、曲線のコネクタは、隣接するオプトエレクトロニクス装置220が光を放出し又は受光するピッチを、光学的及び機械的な検討に基づくようにし、かつ電子装置210内における回路又は他の特徴の寸法要件に基づくものではないようにすることを有利に可能にする。ここでは基板110は示されていないが、前述のように、基板110は仮の装置として利用される。
【0038】
本発明のいくつかの実施形態において、導体120は、とりわけセロハンシート又はロールに薄い金属フィルムを保持する接着剤を含む接着材料を利用して、基板110に保持される。代案として、基板は、接着剤を含む紫外線(UV)テープとすることができ、この接着剤は、UV光に感応し、十分な露光の後に、その接着特性を失う。
【0039】
本発明は、完全に剛性の基板、フレキシブル基板、圧縮可能な基板、或いは撓み又は圧縮が制限された基板を使用して実施され得る。基板110における種々の程度の剛性は、手近にある特定の電子装置又はオプトエレクトロニクス装置、及びこれらの装置を所定の場所に保持する特定のパッケージングとともに一層良好に作業するために望ましいことがある。例えば、パッケージに取り付けられた装置のパッドの高さにおける若干の変動は、撓み又は圧縮する能力を有する基板によって調節され得る。剛性の基板、フレキシブル基板、又は圧縮可能な基板の選択は、種々のパッケージング技術を利用する種々の装置タイプの相互接続を支援することができる。
【0040】
本発明のいくつかの実施形態において、導体は、基板110の活性表面の平面における導体の2次元の形状を決定するために、フォトリソグラフィーパターン形成によって形成される。これは、導体の2次元の形状に関して完全な制御を可能にする。そして、電気めっきを使用して、基板110の活性表面に対して垂直な方向に所望の厚さの導体を得ることができる。
【0041】
例えば、金属フィルムは、基板110の主表面に堆積され得る。フォトレジストの層は、金属フィルム上に堆積されることができ、そしてマスク又はレチクルからパターン形成された光によってフォトリソグラフィー露光され得る。マスク又はレチクルにおける形状は、電子装置又はオプトエレクトロニクス装置の間において行われるべき特定の相互接続に基づいて設計される。次に、フォトレジストは、マスクによって画定されたような不要な領域を除去するために現像され、そして金属フィルムは、フォトレジストによって保護されていないところにおいて、エッチング除去される。
【0042】
本発明のいくつかの実施形態において、パターン形成された金属フィルムは、電気めっきプロセスを受け、その結果、所望の厚さの導体が、マスク又はレチクルの2次元パターンにしたがって形成される。導体を形成するための電気めっきの利用によって、導体の厚さが10〜50マイクロメートル(μm)の範囲にすることが可能になる。
【0043】
本発明の別の実施形態において、導体は、導体の2次元の形状を決めるために、導電材料のシートをスタンピングすることによって形成される。導体を形成するためにスタンピングを利用することは、導体の厚さを25〜100マイクロメートルの範囲にすることを可能にする。
【0044】
導体のパターン形成のためにフォトリソグラフィーを利用する本発明の実施形態において、金属シートから導体をスタンピングする実施形態において、及びいくつかの別の実施形態において、すべての導体は同時に形成される。単一操作における導体の形成は、それぞれの導体を個別に形成して追加しなければならないリボンボンディング又はワイヤボンディングのような技術にまさる利点を有する。このような利点の1つは、実質的にわずかな操作しか必要とされないので、製造のスループットが増加する点である。
【0045】
別の利点は、同時に導体を形成することが、一度に1つの導体を形成して追加する相互接続技術に比べて良好に自動化された製造を支援する点である。自動化された製造は、もちろん製造コストを減らすことができ、かつ大量生産をサポートすることができ、これらの両方は、光通信リンクを含むシステムに対して特に有益である。
【0046】
図2A及び図2Bに示すように、パッケージ240に基板110を位置合わせすることによって、すべての導体の端部は、装置210及び220のそれぞれのパッド230に同時に整列され、すなわちすべての導体は、単一の整列操作の後に、所定の位置にある。単一の整列操作は、それぞれのリボン又はワイヤの両方の端部を個々に整列しなければならないリボンボンディング又はワイヤボンディングのような技術にまさる利点を有する。このような利点の1つは、実質的にわずかな整列操作しか必要ないので、製造スループットが増加する点である。
【0047】
単一の整列操作は、製造不良及び現場での不良を減少することができ、これらの不良は、両方とも位置合わせ不良に起因する場合がある。単一の整列操作は、複数の整列操作よりも容易に精密に制御され得るので、位置合わせ不良の導体の発生は、減らすことができる。位置合わせ不良の導体は、導体又はパッド間のオープン接続又は短絡をまねく可能性がある。位置合わせ不良の導体は、最初のうちは適正であるが、長時間の後に短絡又はオープン接続に至る可能性もある。したがって、前述した単一の整列手順を利用することによって、製造不良および現場での不良(工場出荷後の不良)を、両方とも減少することができる。
【0048】
さらに、個々の導体に実行される反復整列操作を使用する技術と比較して、単一の整列操作を使用する相互接続技術の自動化は一層容易である。自動化された製造は、製造コストを減らすことができ、かつ大量生産をサポートすることができ、これらの両方とも、光通信リンクを含むシステムにおいて特に有益である。
【0049】
本発明のいくつかの実施形態において、基板110は、特定の導体120が特定のパッド230に接触する点に、スルーホールを含む。特定のパッドへの特定の導体のボンディングは、ホール内へのボンディングチップの挿入、又はホール内へのレーザビームの照射を含むことができる。
【0050】
本発明の別の実施形態において、基板110は、レーザの波長において透明であり、パッド230への導体120のボンディングは、レーザビームを基板に通過させることを含む。
【0051】
本発明のいくつかの実施形態において、基板110は、導体を装置にボンディングした後に、導体から簡単に引き外される。このような実施形態において、比較的弱い接着剤を使用でき、すなわち処理中に基板110に取り付けれた導体120を保持するために十分に強いが、導体120をパッド230にボンディングした後に、基板を容易に取り外すことができるために十分に弱い接着剤を使用することができる。
【0052】
本発明の別の実施形態において、基板110は、導体と基板との間の接着力を変えることによって、導体から取り外される。接着力は、熱的に、化学的に、露光することにより、それらの組合せにより、又は他のなんらかのプロセスによって変化させることができる。
【0053】
本発明の取り外し可能な基板によれば、パッケージ内に密に又は高密度にパッケージングされた電子装置及びオプトエレクトロニクス装置を相互接続することが可能になる。基板110は、完成したパッケージング済み装置内に存在しないので、相互接続された電子装置又はオプトエレクトロニクス装置は、いくつかのテープ自動化ボンディング(TAB)技術のような他の相互接続技術を利用して可能なものよりも、互いに一層近付けることができる。いくつかのTABボンディング技術において、リードフレーム、テープ、又はパッケージングプロセス時及び装置が完成した後に導体を固定する他の基板を収容するために、装置の間にかなりの間隔がなければならない。
【0054】
本発明のいくつかの実施形態は、装置のパッドにボンディングされた導体を有する複数の電子装置を含むパッケージを含む。それぞれの導体は、装置の間において自己支持しており、2次元の形状を有し、パッドの露出した表面に対して実質的に平行な表面を有する。このようなパッケージの例は、図3A及び図3Bに示されている。
【0055】
本発明の別の実施形態は、基板、及び電子装置の相互接続に使用されるように構成された複数の導体を含み、この場合、導体は、基板に取り外し可能に取り付けられているが、そうでない場合には互いに物理的に独立している。このようなパッケージの例は、図1A及び図1Bに示されている。
【0056】
したがって、本明細書に説明したような本発明は、とりわけオプトエレクトロニクス装置を含む電子装置の相互接続を可能にする方法及び装置を提供する。本発明は、オプトエレクトロニクス装置と電子装置を相互接続するために、2つの電子装置の1つがオプトエレクトロニクス装置にも相互接続される2つの電子装置を相互接続するために、又はオプトエレクトロニクス装置を含まないシステムにおいて電子装置を相互接続するために使用することができる。
【0057】
前述した図面及び説明は、網羅的にしたり、又は開示した形態に本発明を制限することを意図されていない。むしろ、これらは、例示、教示及び本発明の理解の助けのために提供されている。本発明は、本明細書に説明した特定の詳細を用いることなく実施され得る。代案、形態の変更、及び改善の中の多数の選択は、本発明の原理、概念又は本質から逸脱することなく行われ得る。本発明は、本明細書における教示、当業者に知られた技術、及びさらに行なわれる技術における進歩に照らして、修正又は変形され得る。特許が求める本発明の範囲は、特許請求の範囲及びそれらの法的な等化物によって示される。
【0058】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
1.電子装置を相互接続する方法であって、
基板(110)上に複数の導体(120)を形成するステップと、
少なくとも2つの電子装置(210、220)と前記基板を位置合わせするステップであって、それぞれの電子装置が少なくとも1つのパッド(230)を含み、それぞれの導体が2つの前記のパッドと整列される、ステップと、
前記2つのパッドにそれぞれの導体をボンディングするステップと、及び
前記導体から前記基板を取り外すステップとを含む、電子装置を相互接続する方法。
2.前記電子装置の少なくとも1つが、オプトエレクトロニクス装置、半導体レーザ、フォトダイオード、電子光学装置、発光ダイオード、電界吸収型変調器、半導体光増幅器、及びそれらの組合せからなるグループから選択された装置である上項1に記載の方法。
3.前記導体の所定の1つが前記パッドの所定の1つに接触する点において、前記基板がスルーホールを有し、前記ボンディングするステップが、前記スルーホール内へボンディングチップを挿入することを含む上項1に記載の方法。
4.前記導体の所定の1つが前記パッドの所定の1つに接触する点において、前記基板がスルーホールを有し、前記ボンディングするステップが、前記スルーホール内へレーザビームを照射することを含む、上項1に記載の方法。
5.前記基板が、レーザビームの波長において実質的に透明であり、前記ボンディングするステップが、前記導体上のボンディング点のセットに対して、前記基板を介して前記レーザビームを照射することを含む上項1に記載の方法。
6.前記基板を取り外すステップが、前記導体と前記基板との間の接着性を変更することを含む上項1に記載の方法。
7.前記接着性を変更することが、熱プロセス、化学プロセス、露光プロセス、及びそれらの組合せからなるグループから選択されたプロセスを介して生じる上項6に記載の方法。
8.相互接続された電子装置のパッケージであって、
それぞれが少なくとも1つのパッド(230)を含む複数の電子装置(210、220)と、及び
少なくとも2つのそれぞれの前記電子装置上における1つの前記パッドにボンディングされる導体(120)とを含み、前記導体が、前記電子装置間において自己支持し、少なくとも2つの前記パッドの表面と実質的に同一平面の表面を有する、相互接続された電子装置のパッケージ。
9.前記電子装置の少なくとも1つが、オプトエレクトロニクス装置、半導体レーザ、フォトダイオード、電子光学装置、発光ダイオード、電界吸収型変調器、半導体光増幅器、及びそれらの組合せからなるグループから選択された装置である、上項8に記載の相互接続された電子装置のパッケージ。
10.前記導体が2次元の形状を有し、その形状が、テーパ付きの形状、曲線形状、メッシュ付き形状、直線形状、及びそれらの組合せの形状からなるグループから選択される、上項8に記載の相互接続された電子装置のパッケージ。
11.電子装置を相互接続するための装置であって、
基板(110)と、
前記基板に取り外し可能に取り付けられた複数の導体(120)とを含み、前記導体が前記基板に取り付けられてない場合、前記導体が互いに物理的に独立している、電子装置を相互接続するための装置。
12.それぞれの導体が、テーパ付きの形状、曲線形状、メッシュ付き形状、直線形状、及びそれらの組合せの形状からなるグループから選択された2次元の形状を有する、上項11に記載の電子装置を相互接続するための装置。
13.前記基板が、シリコンベースの材料、ガラスベースの材料、ポリイミドベースの材料、アクリルベースの材料、セロハンベースの材料、及びそれらの組合せの材料からなるグループから選択された材料からなる、上項11に記載の電子装置を相互接続するための装置。
【0059】
【発明の効果】
本発明により、オプトエレクトロニクス装置を含む電子装置を相互接続する新規な装置及び方法が提供される。本発明によれば、従来のワイヤボンディング技術等と比べて、相互接続する導体の長さを低減でき、ひいては寄生の電気特性を低減することが可能になる。また、本発明による単一の整列手順を利用することによって、相互接続における製造不良および現場での不良(工場出荷後の不良)を、両方とも減少させることが可能となり、製造の自動化も容易となり、製造のスループットも増加させることが可能になる。
【図面の簡単な説明】
【図1A】本発明の実施形態にしたがって、基板上に形成され、テーパ状の形状とメッシュ付き形状を有するいくつかの例としての導体を示す横断切断線に沿った側面からの断面図である。
【図1B】本発明の実施形態にしたがって、基板上に形成され、テーパ状の形状とメッシュ付き形状を有するいくつかの例としての導体を示す平面図である。
【図2A】本発明の実施形態にしたがって、2つの電子装置を保持する例としてのパッケージと基板が位置合わせされた後における同じ例としての基板及び導体を示す横断面図である。
【図2B】本発明の実施形態にしたがって、2つの電子装置を保持する例としてのパッケージと基板が位置合わせされた後における同じ例としての基板及び導体を示す平面図である。
【図3A】本発明の実施形態にしたがって、基板が取り除かれた後に導体によって相互接続された電子装置を有する同じ例としてのパッケージを示す横断面図である。
【図3B】本発明の実施形態にしたがって、基板が取り除かれた後に導体によって相互接続された電子装置を有する同じ例としてのパッケージを示す平面図である。
【図4A】本発明の実施形態にしたがって、曲線の導体によって相互接続された2つの電子装置を有する別の例としてのパッケージを示す横断面図である。
【図4B】本発明の実施形態にしたがって、曲線の導体によって相互接続される2つの電子装置を有する別の例としてのパッケージを示す平面図である。
【符号の説明】
110 基板
120 導体
210、220 電子装置
230 パッド
240 パッケージ
Claims (1)
- 電子装置を相互接続する方法であって、
基板(110)上に複数の導体(120)を形成するステップと、
少なくとも2つの電子装置(210、220)と前記基板を位置合わせするステップであって、それぞれの電子装置が少なくとも1つのパッド(230)を含み、それぞれの導体が2つの前記のパッドと整列される、ステップと、
前記2つのパッドにそれぞれの導体をボンディングするステップと、及び
前記導体から前記基板を取り外すステップとを含む、電子装置を相互接続する方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/150,303 US6882044B2 (en) | 2002-05-17 | 2002-05-17 | High speed electronic interconnection using a detachable substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004006871A true JP2004006871A (ja) | 2004-01-08 |
JP2004006871A5 JP2004006871A5 (ja) | 2006-06-29 |
Family
ID=29269793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003138355A Withdrawn JP2004006871A (ja) | 2002-05-17 | 2003-05-16 | 取り外し可能な基板を利用する高速な電子相互接続 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6882044B2 (ja) |
EP (1) | EP1363327B1 (ja) |
JP (1) | JP2004006871A (ja) |
DE (1) | DE60334046D1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020079572A1 (en) | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US7304362B2 (en) * | 2002-05-20 | 2007-12-04 | Stmicroelectronics, Inc. | Molded integrated circuit package with exposed active area |
JP4866625B2 (ja) * | 2006-02-15 | 2012-02-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP2091307B1 (en) * | 2006-11-15 | 2011-10-19 | Panasonic Corporation | Circuit board connection structure and circuit board |
CN101986770B (zh) * | 2010-08-06 | 2013-04-03 | 深圳崇达多层线路板有限公司 | 多阶高密度线路板对位孔及制作方法 |
DE102014217985A1 (de) * | 2014-09-09 | 2016-03-10 | Robert Bosch Gmbh | Verfahren zum Herstellen eines Bondpads, Bondpad und Bondverfahren |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1483570A (ja) * | 1965-06-23 | 1967-09-06 | ||
GB1223704A (en) * | 1967-04-19 | 1971-03-03 | Hitachi Ltd | Semiconductor device |
JPS575356A (en) * | 1980-06-13 | 1982-01-12 | Toshiba Corp | Hybrid integrated circuit device |
US5184207A (en) | 1988-12-07 | 1993-02-02 | Tribotech | Semiconductor die packages having lead support frame |
JP2626203B2 (ja) * | 1990-08-03 | 1997-07-02 | 富士ゼロックス株式会社 | 電子写真感光体の製造方法 |
US5060052A (en) * | 1990-09-04 | 1991-10-22 | Motorola, Inc. | TAB bonded semiconductor device having off-chip power and ground distribution |
US5309322A (en) | 1992-10-13 | 1994-05-03 | Motorola, Inc. | Leadframe strip for semiconductor packages and method |
DE19603444C2 (de) * | 1996-01-31 | 2003-04-24 | Siemens Ag | LED-Vorrichtung mit mindestens zwei LEDs |
KR19980020726A (ko) | 1996-09-11 | 1998-06-25 | 김광호 | 칩 스케일의 볼 그리드 어레이 패키지 및 그의 제조 방법 |
US6177722B1 (en) * | 1998-04-21 | 2001-01-23 | Atmel Corporation | Leadless array package |
US6146813A (en) * | 1999-01-13 | 2000-11-14 | Applied Kinetics Inc. | Method and shunting and deshunting an electrical component and a shuntable/shunted electrical component |
US6242280B1 (en) * | 1999-06-30 | 2001-06-05 | Agilent Technologies, Inc. | Method of interconnecting an electronic device |
JP4441974B2 (ja) * | 2000-03-24 | 2010-03-31 | ソニー株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-05-17 US US10/150,303 patent/US6882044B2/en not_active Expired - Fee Related
-
2003
- 2003-02-03 EP EP03002326A patent/EP1363327B1/en not_active Expired - Lifetime
- 2003-02-03 DE DE60334046T patent/DE60334046D1/de not_active Expired - Lifetime
- 2003-05-16 JP JP2003138355A patent/JP2004006871A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1363327A2 (en) | 2003-11-19 |
DE60334046D1 (de) | 2010-10-21 |
EP1363327B1 (en) | 2010-09-08 |
US6882044B2 (en) | 2005-04-19 |
US20030213963A1 (en) | 2003-11-20 |
EP1363327A3 (en) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10222564B2 (en) | Three-dimensional optical path with 1×m output ports using SOI-based vertically-splitting waveguides | |
JP3730664B2 (ja) | 単結晶材料を使用する受動位置合わせフレーム | |
JP2644303B2 (ja) | 光ファイバーカップリングアセンブリ | |
CN112969946A (zh) | 网络交换机asic与光收发器的组装 | |
US8542963B2 (en) | Method for manufacturing optical coupling element, optical transmission substrate, optical coupling component, coupling method, and optical interconnect system | |
JP3731542B2 (ja) | 光モジュール及び光モジュールの実装方法 | |
US5502785A (en) | Integrated optical transceiver chip | |
KR19980030121A (ko) | 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법 | |
JP2004518156A (ja) | 透過性基材およびヒンジ付き光学アセンブリ | |
US7876984B2 (en) | Planar optical waveguide array module and method of fabricating the same | |
TW200944853A (en) | Manufacturing method of optical wiring printed board and optical wiring printed circuit board | |
JP2002214500A (ja) | 光学装置システムと光学レンズシステムとが位置合わせされて構成される光電装置 | |
JP2003279771A (ja) | 光導波装置、光電融合基板、高速光シリアルバス、及びこれらの製造方法 | |
JPH04152682A (ja) | アレイ状光素子用サブ基板の作製方法 | |
KR20120016188A (ko) | 광 접속 시스템 | |
US20040136099A1 (en) | Printed circuit board assembly with multi-channel block-type optical devices packaged therein | |
US6693304B2 (en) | Laminated lead frame, and optical communication module and method of manufacturing the same | |
JP2006047682A (ja) | 基板および光素子相互接続用基板 | |
US8168376B2 (en) | Manufacturing method of optical waveguide device | |
JP2004006871A (ja) | 取り外し可能な基板を利用する高速な電子相互接続 | |
US20030068142A1 (en) | Optical subassembly for fiber arrays with a 90 degree conductor turn | |
JPH03184384A (ja) | 光モジュール用サブマウント及びその製造方法 | |
US9772458B1 (en) | Optical module for optical fibers and method of manufacturing the same | |
JP2012088634A (ja) | 光導波路デバイス及びその製造方法 | |
US6350625B1 (en) | Optoelectronic packaging submount arrangement providing 90 degree electrical conductor turns and method of forming thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070427 |