JP2003529947A - 無線通信用システム及び方法 - Google Patents

Abstract

(57)【要約】 無線受信機及び送信機をホストコンピュータプラットフォームと統合する無線通信システムをとりわけて含み、ベースバンド変調信号を表すデジタルデータをアプリケーションプログラムのメモリスペースに送るデータアクセスチャネルを含むシステム及び方法が提供される。すなわち、このシステムは、ＲＦ信号のような入り信号の広帯域デジタル化を採用し、デジタル化データを汎用ワークステーションのアプリケーションメモリスペースに導き、デジタル化信号内にエンコードされた情報を得るデジタル信号処理を汎用ワークステーション上で稼働しているアプリケーションプログラムに実行させることができる。

Description

【発明の詳細な説明】

【０００１】関連出願の説明 本件は、１９９８年１月１３日に出願された「仮想ラジオ」と題する米国特許
出願第６０/０７１,４８５号に優先権を主張し、前記出願の内容は参照として本
明細書に含まれる。

【０００２】技術分野 本発明は全般的には通信システムに関し、特にオーディオ、ビデオ及びデータ
信号を通信できる無線通信システムに関する。

【０００３】発明の背景 無線電気通信分野は近年急速に拡大し、無線電気通信サービス及び装置への要
求は高まり続けている。この著しい成長は、ある程度は、新しい通信規格の急増
及び新しいハードウエア技術の発展によるものである。例えば、セルラー電気通
信規格の採用の成功は、携帯電話産業の成長を助長し、またアナログドメインと
デジタルドメインの間の変換レートをより高め、デジタル信号処理能力をより高
める新しいハードウエア技術を導入する、より小さくより省電力の携帯電話の開
発を推進してきた。

【０００４】 これらの全く新しい規格及びハードウエア技術は、非常にうまく作動すること
が多い、多くの新しいデバイスを提供してきたが、これらのデバイスは一般に特
定用途専用であり、デバイスが提供し得る機能にほとんど常に限定される特定用
途向けハードウエア設計に基づいている。とりわけ、新しいハードウエアデバイ
スは一般に、上記システムの融通性を低下させ、上記システムのアップグレード
を困難にし、拡張を困難にし、また縮小を困難にする、専用バスアーキテクチャ
、コンポーネント及びその他の専用素子を含む、特定用途向けハードウエアアー
キテクチャを採用している。

【０００５】 専用ハードウエアアーキテクチャの使用により生じる拡張性問題をある程度処
理するために、デジタルラジオ、すなわちソフトウエアラジオが開発されてきて
いる。ソフトウエアラジオは、放送波帯信号を処理し、ある選択されたチャネル
に送信されている情報を表すデータストリームを生成するために、アナログ−デ
ジタルコンバータ及びデジタル信号プロセッサを採用する。ＥＤＮ誌（１９９６
年１１月１日）のブラノン(Brannon)とブラッド(Brad)による「ダイナミックレ
ンジの広いＡ／Ｄコンバータが広帯域デジタルラジオ受信機への道を開く」を参
照されたい。次いでデータストリームは、手元にあるアプリケーションを実行す
るためにデータストリームをさらに処理するソフトウエアアプリケーションに渡
される。例えば、ＦＭラジオ受信機の機能を与えるソフトウエアラジオアプリケ
ーションは、ある特定のラジオ局に割り当てられたある特定のラジオ周波数で送
信される信号をデコードするために入りデータストリームを処理し、上記ＲＦ信
号にエンコードされた音楽または音声信号を出すことができる。

【０００６】 したがってソフトウエアラジオは、データストリームをプログラムの指令にし
たがって処理するアプリケーションプログラムを採用できるコンピュータシステ
ムにデータストリームを供給することにより、より高い融通性を提供する。すな
わち、データストリームを処理するソフトウエアを変更することにより、ユーザ
はソフトウエアラジオで実行されている機能をアップグレードまたは拡張できる
。このことにより、より高い融通性、したがってより強力な電気通信デバイスが
提供される。

【０００７】 さらに、変調または復調されたデータのデータストリームを汎用ワークステー
ション上で稼働することができるアプリケーションプログラムに与えるソフトウ
エアラジオが今では存在する。上記汎用ワークステーションの使用により、無線
通信機能をデータ処理機能とより容易に統合し、また無線通信をその他のデータ
処理システムとより容易に統合できる。例えば上記の高められた統合レベルは、
データ処理プラットフォーム上で利用できるリソース、例えばネットワーク通信
、より大容量のデータ記憶装置、及びその他のそのような能力とともに、ソフト
ウエアラジオの無線通信能力を押し上げることができる。

【０００８】 ソフトウエアラジオは融通性を特定用途向けハードウエアアーキテクチャより
高めるが、ソフトウエアラジオは放送信号内にエンコードされた情報を表すデー
タストリームを引き出す信号処理を行うための特定用途向けデジタルハードウエ
アすなわちデジタル信号プロセッサ（ＤＳＰ）を未だに用いている。したがって
ソフトウエアラジオにおいては、一般には特定用途向けプラットフォーム上の専
用デジタル信号処理ハードウエア内でほとんどの信号処理が行われ、データスト
リームを生成するための信号処理を行う仕方を修正または変更する機会はほとん
どまたは全く与えられない。例えば、ソフトウエアラジオにおいてさえ、チャネ
ル幅、ソフトウエアアプリケーションにより一度に処理され得るチャネル数、及
びその他同様のパラメータを決定する基本的信号処理は、未だに専用ハードウエ
アで行われているであろう。

【０００９】 したがって、ソフトウエアラジオにはユーザのアプリケーションソフトウエア
とＲＦ信号から入手できる復調されたデータとの間に特定用途向けハードウエア
アーキテクチャという境界線が未だに引かれている。このためにソフトウエアラ
ジオの融通性が制限され、データ処理環境に電気通信機能を提供する能力が弱め
られている。

【００１０】発明の概要 したがって、本発明の目的は無線通信デバイスにより行われている信号処理を
修正または変更できる無線通信デバイスを提供することにある。

【００１１】 本発明の別の目的は、無線通信デバイスにより生成されるデータストリームに
より高い融通性を与える無線通信システム及び方法を提供することにある。

【００１２】 本発明のその他の目的は、ある程度は明白であろうし、またある程度は本明細
書に示されるシステム及び方法についての以下の説明で示されるであろう。

【００１３】 本発明は、とりわけ、無線送受信機を汎用処理プラットフォームと統合し、変
調信号を表すデジタルデータをアプリケーションプログラムのメモリスペースに
送るデータアクセスチャネルを含む、無線通信システムを含むシステム及び方法
を提供する。すなわち本システムは、ＲＦ信号のような入り信号の広帯域デジタ
ル化を採用し、デジタル化されたデータを汎用処理プラットフォームのアプリケ
ーションメモリスペースに導き、デジタル化信号内にエンコードされた情報を得
るデジタル信号処理を汎用処理プラットフォーム上で稼働しているアプリケーシ
ョンプログラムに行わせることができる。

【００１４】実施の形態の詳細な説明 本発明の前述した目的及び利点並びにその他の目的及び利点は、添付図面を参
照して、前記目的及び利点に関する以下のさらなる説明からより十分に理解され
るであろう。

【００１５】 本発明の全般的な理解を提供するため、セルラー受信機無線通信システムを含
む、ある実施の形態をここで説明する。しかし、本明細書で説明されるシステム
及び方法はその他の用途のために修正及び改変することができ、本発明の範囲を
逸脱することなく本明細書で説明される実施の形態に追加及び改変をなし得るこ
とは、当業者には当然であろう。

【００１６】 本明細書で説明されるシステム及び方法には、とりわけ、無線送受信機をホス
トコンピュータプラットフォームと統合し、変調信号を表すデジタルデータをア
プリケーションプログラムのメモリスペースに送るデータアクセスチャネルを含
む、無線通信システムが含まれる。すなわち上記のシステムは、ＲＦ信号のよう
な入り信号の広帯域デジタル化を用い、汎用処理プラットフォームのアプリケー
ションメモリスペースにデジタル化データを与え、汎用ワークステーション上で
稼働しているアプリケーションプログラムにデジタル化信号内にエンコードされ
た情報を得るデジタル信号処理を行わせることができる。この目的のため、本明
細書で説明されるシステム及び方法には、無線送受信機と汎用処理プラットフォ
ームの入出力バスとの間でデータを交換するためのデータインターフェースボー
ドが必要に応じて含まれるだけでなく、ソフトウエアルーチンライブラリが無線
通信用途へのソリューションのための抽象的な設計を実体化し得る１クラスすな
わち１セットのクラスを含むフレームワークとともに必要に応じて含まれる。

【００１７】 図１は、送受信機１２，コンバータ１４，ホストプラットフォーム１６，持続
型記憶装置１８，及び入出力デバイス２０を含む無線通信システムを示す。ここ
に示されたシステム１０は、所望の無線通信動作を行うためのプロセスが稼働し
得るプラットフォームを提供する。図１に示されるように、送受信機１２は双方
向通信路を介してコンバータユニット１４に接続され、引き続いてコンバータユ
ニット１４は双方向通信路を介してホストプラットフォーム１６に接続される。
ホストプラットフォーム１６は双方向通信路を介して持続型記憶装置１８に接続
され、また双方向通信路を介して入出力デバイス２０に接続される。単に本発明
のシステム及び方法を説明するだけのために、本システム１０は米国のセルラー
バンドを処理するためのセルラー受信機の機能を与えるアプリケーションプログ
ラムを含むとして説明される。しかし、本明細書で説明されるシステムはいかな
る特定の用途にも限定されることは決してなく、セルラーモデム、ラジオ受信機
、テレビジョン受信機、無線ネットワークインターフェースカード、ガレージド
ア開閉装置及びチャネル選択デバイスのような遠隔制御デバイス、あるいはその
他のいかなるタイプの無線通信サービス、仮想デバイスまたはアプリケーション
も含む、その他の用途の機能を与えるために、その他のアプリケーションプログ
ラムをシステム１０上で稼働させることができる。

【００１８】 １つの実施の形態において、図の送受信器１２は、選択された注目する放送波
帯を捕らえてベースバンド信号または実質的なベースバンド信号に変換するため
の、システム１０のフロントエンドとして動作し得るＲＦ受信機ユニットを含む
。この目的のため、図１に示される送受信器１２はプリアンプ２４に接続される
アンテナ素子２２を含み、プリアンプ２４は広帯域フィルタ２８に接続される。
送受信機１２内に描かれた機能素子は，受信機がＲＦ信号を捕らえて、ＲＦ信号
からコンバータユニット１４に送ることができる広帯域ＩＦ（中間周波数）信号
を生成し得ることを図解している。１つの実施の形態において、送受信器ユニッ
ト１２は米国イリノイ州ライスル(Lisle)のテルラブズ社（Tellabs Company）に
より製造され販売されているタイプのような市販のＲＦ受信機を含むことができ
る。しかし、その他の送受信機またはチューナーを採用することができ、選ばれ
る送受信デバイスは用途にある程度依存することは当業者には明らかであろう。
例えば、図１に示されるユニット１２は送受信器として説明されるが、用途に応
じて、送受信器１２は受信機ユニットのみ、あるいは送信機ユニットのみとする
ことができる。さらに、システム１０は複数の送受信器を含むことができ、よっ
て複数の送受信器をホストプラットフォームに接続して、各送受信機に１０ｋＨ
ｚから１ＧＨｚを含むＲＦ周波数帯の別々の部分を通して、あるいはまたマイク
ロ波周波数帯、赤外波長帯、可視光波長帯、またはその他いずれかの適当な通信
周波数帯またはチャネルの別々の部分を通して、受信または送信させることがで
きる。

【００１９】 図１はさらに、本システム１０がコンバータ素子１４を含むことを示す。図１
に示される実施の形態において、コンバータ素子１４は米国マサチューセッツ州
ノーウッド(Norwood)のアナログ・デバイス・コーポレーション（Analog Device
s Corporation）社により製造され販売されているタイプの高性能アナログ−デ
ジタルコンバータである。アナログ-デジタルコンバータは、アナログドメイン
からのデータをデジタルドメインに変換するために、また逆にデジタルドメイン
とアナログドメインの間でデータを変換するために機能する。

【００２０】 コンバータ１４のようなコンバータの設計及び使用は電気工学技術でよく知ら
れ、適当ないかなるコンバータもアナログドメインとデジタルドメインとの間で
信号を変換するためにシステム１０に採用することができる。さらに、コンバー
タ１４を駆動するサンプリングレートが、注目するバンド幅、一般には選択され
たバンドの最高周波数及び、デジタルドメインにおける信号対雑音比を向上させ
るために望ましいオーバーサンプリング量に依存することは通常当然であろう。

【００２１】 コンバータ素子１４は双方向路を介して、図１に示される、ホストプラットフ
ォーム１６に接続される。ホストプラットフォーム１６は、例えばＭＭＸ能力を
もちクロック周波数２００ＭＨｚで動作するペンティアムクラスのマイクロプロ
セッサが稼働し、３３ＭＨｚの内部ＰＣＩバス及び少なくとも６４メガバイトの
内部ランダムアクセスメモリ（ＲＡＭ）をもつＩＢＭ互換パーソナルコンピュー
タのような、汎用コンピュータワークステーションとすることができる。ホスト
プラットフォーム１６は図１に図式的に示され、インターフェースデバイス３０
，ＣＰＵ３２，オペレーションシステム３４，データ用メモリスペース３８及び
アプリケーションプロセス用プログラムメモリスペース４０を維持できるコンピ
ュータメモリ３６，並びに出力デバイス２０に接続される出力コントローラ４８
を含む。本ホストプラットフォーム１６は汎用処理プラットフォームの１つの実
施の形態にすぎず、汎用プラットフォームという用語が、融通性のあるアーキテ
クチャを提供して様々なアプリケーションプログラムをロードして稼働させるこ
とが容易になるように設計された、コンピュータプラットフォームを包含するこ
とは当業者にとって当然であろう。

【００２２】 本例において、ホストプラットフォーム１６はコンバータ１４から送られるデ
ジタル化広帯域ＩＦデータについて信号処理を行うために動作する。この目的の
ため、ホストプロセッサ１６はプログラムメモリスペース４０内に示されたプロ
セス４４を稼働させることができる。コンピュータメモリ３６により与えられる
メモリリソースのようなホストプラットフォーム１６上のリソースを管理するオ
ペレーションシステム３４は、プロセス４４による使用のためにメモリスペース
３８の一部をプロセス４４にアロケートすることができる。以下で説明されるよ
うに、オペレーションシステム３４はインターフェース３０とプロセス４４にア
ロケートされたデータメモリ３８の一部４２との間のデータフローを管理でき、
また広帯域データをプロセス４４とインターフェース３０との間で転送すること
ができる。プロセス４４とインターフェース３０との間の直接データ転送は、処
理のためのデータサンプルまたはデータサンプルブロックの一定の流れをプロセ
ス４４に与え、またオペレーションシステム３４の仮想メモリ動作、多重レベル
キャッシュ及び入出力リソースの奪い合いで生じ得る時間遅延及び転送ジッター
を低減または排除する。

【００２３】 図１はさらに、ハードディスクドライブ、テープドライブ、フラッシュメモリ
あるいはデータを持続的に格納することができるその他のいかなるタイプの記憶
装置であってもよい持続型記憶装置１８にホストプラットフォーム１６を接続で
きることを示す。本システム１０は、広帯域ＩＦデータ、復調データ、あるいは
ホストプラットフォーム１６上で稼働している信号処理アプリケーションプログ
ラムにより処理されたデータのいかなる部分も格納するために、記憶装置１８を
用いることができる。図１はさらに、ホストプロセッサ１６が入出力デバイス２
０に接続される出力コントローラ４８を含み得ることを示す。１つの実施の形態
において、出力コントローラ４８は、米国オクラホマ州スティルウォーター(Sti
llwater)のクリエイティブ・ラボ(Creative Labs)社により製造され販売されて
いるサウンド・ブラスター(Sound Blaster)（登録商標）カードのようなサウン
ドカードとすることができる。本例については、市販のパーソナルコンピュータ
に普通に採用されているマイクロフォン及び一対のアンプ付スピーカーのような
、１つ以上のオーディオ入出力デバイスにサウンドカードを接続することができ
る。その他の用途において、入出力デバイスは無線チャネル上を送信されたデー
タを表示するためのデータディスプレイだけでなく、テレビジョンモニタのよう
なビデオディスプレイも含むことができる。さらに入出力デバイスは、無線チャ
ネル上を送信される指令信号を生成するかまたは指令信号に応答するために用い
られる、遠隔制御デバイスのようなデバイスを含むこともできる。

【００２４】 図２は、図１に示したインターフェースカード３０のような、インターフェー
スカードの１つの実施の形態を示す。さらに詳しくは、図２はホストプラットフ
ォーム１６のマザーボード上の拡張スロットに挿入できるプラグインカード、す
なわちドーターカードとしてつくることができるインターフェースカード６０を
示す。図２に示されるように、インターフェースカード６０は、ＰＣＩ／ＰＣＩ
ブリッジ６２，コンフィギュレーションメモリ６４，ＰＣＩコントローラコンポ
ーネント６８，出力ページアドレスメモリ７０及び入力ページアドレスメモリ７
２，並びに出力データメモリ７４及び入力データメモリ７８を含むことができる
。図２に示されるインターフェースカード６０は、ＰＣＩ／ＰＣＩブリッジ６２
を介してホストプラットフォーム１６のＰＣＩバスに接続することができ、また
入出力メモリ７４及び７８を介して、図１に示されるコンバータ１４のような，
システムのアナログフロントエンドに接続することができる。

【００２５】 さらに詳しくは、図２に示されるインターフェースカード６０はＰＣＩ仕様バ
ージョン２.０に適合するフルサイズＰＣＩカードとすることができる。インタ
ーフェース６０は、ダイレクトメモリアクセス、ＣＰＵ３２からのデータ転送を
オフロードする直接メモリアクセスを行うためのバスマスターとしてはたらき、
ＣＰＵ３２のコントロール及びステータスレジスタにアクセスする時のターゲッ
トとしてはたらくことができる。

【００２６】 ＰＣＩ／ＰＣＩブリッジ６２は、ＰＣＩカードをホストプラットフォーム１６
のようなワークステーションのＰＣＩバスとインターフェースをとるのに適した
、どのような市販のＰＣＩブリッジデバイスであってもよい。そのようなＰＣＩ
／ＰＣＩブリッジコンポーネントの１つは、インテル・コーポレーション(Intel
Corporation)社により製造され販売されている２１０５０−ＡＡである。ＰＣ
Ｉ／ＰＣＩブリッジ６２は通信路を介してＰＣＩコントローラ素子６８に接続で
きる。ＰＣＩコントローラ素子６８はインターフェースボード６２の動作を制御
するのに適していればどのような素子であってもよく、１つの実施の形態におい
て、米国カリフォルニア州ミルピタス(Milpitas)のザイリンクス・コーポレーシ
ョン(Xilinx Corporation)社により製造されているタイプのようなフィールドプ
ログラマブルゲートアレイ（ＦＰＧＡ）である。ＦＰＧＡは、アナログフロント
エンドとコンピュータメモリ３６との間の広帯域インターフェースを与えるため
の、ＰＣＩコントローラ及びＤＭＡエンジンを含むようにプログラムすることが
できる。コンフィギュレーションデータはコンフィギュレーションメモリ６４に
格納され、稼働開始時または稼働中にコントローラ６８によりアクセスされる。

【００２７】 必要に応じて選択できる実施の形態において、インターフェースカード６０は
コンバータ１４との接続が可能なドーターカードインターフェースをもつことが
できる。ドーターカードには、コンバータ１４だけでなく、インターフェースカ
ード６０に送られるべきデータを生成するのに用いることができるいかなる追加
コンポーネントも載せることができる。図のインターフェース６０には、受信機
ユニット及び送信機ユニットのいずれにも接続される、一対の、ＦＩＦＯメモリ
のようなデータバッファメモリが含まれ、それぞれは上記のシステムの入力側及
び出力側にある。必要に応じて、受信機ユニットまたは送信機ユニットにのみ接
続されるただ１つのバッファを、システムに与えることができる。バッファは、
ホストプラットフォーム１６のＰＣＩバスへのバーストアクセスにより生じるジ
ッターを吸収する。入力側では、インターフェースデバイス６０がＰＣＩバスを
獲得してホストコンピュータ１６のメモリ３６にデータを転送できるようになる
まで、バッファが入りサンプルを保持する。出力側では、バッファはメモリ３６
から転送されたがコンバータ１４による受け入れを待機中の、超過データを保持
できる。バッファ７４及び７８は、一般にはＰＣＩクロックを用いて動作するイ
ンターフェースカード６０のタイミングを、コンバータ１４または一般にコンバ
ータのサンプリングクロックを用いて動作するドーターカードから、一時的に切
り離すはたらきもする。このことにより、設計で同期化または不安定性問題を考
慮に入れる必要性を低めるかまたは排除する。バッファはまた、データ転送及び
処理をアナログフロントエンドの固定レート領域から分離し、データ転送及び処
理を、共有データ転送リソースでは普通な、バースト的すなわち散発的なものに
することができる。

【００２８】 図２に示される実施の形態において、インターフェースカードとＰＣＩバスと
の間のＰＣＩインターフェースには約１ギガビット／秒の容量がある。より広い
バンド幅を可能にするために、バス幅を倍にして３２ビットから６４ビットにし
、またクロック速度を倍にして３３ＭＨｚから６６ＭＨｚにすることによる、Ｐ
ＣＩバスバンド幅を広くするための仕様化されたアップグレード方法もある。図
２に示されたインターフェースカード６０はＰＣＩバスとインターフェースをと
ることを意図しているが、その他の実施の形態においては、ＩＳＡバス、Ｓバス
、またはインターフェースカードからホストワークステーション１６に情報を転
送できるその他のいかなるデータバスへのインターフェースも本明細書で説明さ
れるシステムに実施できることは、当業者にとって当然であろう。

【００２９】 図２に示されるインターフェースカード６０はＰＣＩバスマスターとして動作
し、ＰＣＩバス上の転送を開始する。したがって、インターフェースボード６０
はコンピュータメモリ３６へのまたはコンピュータメモリ３６からのＤＭＡサン
プルストリームをＣＰＵ３２の介入が最小限の高速で実行することができる。１
つの実施の形態において、インターフェースカード６０はコンピュータメモリ３
６とインターフェースかード６０との間でデータページを流すスキャッタ／ギャ
ザーＤＭＡの１つの変形を実施する。この目的のため、インターフェースカード
６０には、１つは入力に割り当てられまた１つは出力に割り当てられた、ＦＩＦ
Ｏメモリであってよい、２つのページアドレスメモリが含まれる。これらのメモ
リは、オペレーションシステム３４により編成される仮想メモリスペースのよう
なメモリスペースにおけるバッファと関連付けられた物理ページアドレスを保持
することができる。例えば、１つのページ転送の終了時に、インターフェース６
０が適当なページアドレスメモリの先頭から次のページアドレスを読み出し、メ
モリ３６へのあるいはメモリ３６からのデータ転送を開始できる。インターフェ
ースカード６０は、供給されるページアドレスにローが続く場合に割込をトリガ
することができ、ページアドレスはインターフェースカード６０に付帯するデバ
イスドライバーの割込ハンドラーにより補給することができる。したがってイン
ターフェースカード６０は、インターフェースカード６０に直接搭載されている
メモリ７０及び７２内に物理ページアドレスを格納する。必要に応じて、ページ
アドレスをコンピュータプログラムメモリ３６内に維持されるメモリテーブルに
格納することができる。図２に示されるインターフェースカード６０は、コンピ
ュータメモリ３６とインターフェースカード６０との間で全データページを転送
できる。全ページの転送の結果、オペレーションシステム３４にとり操作がより
容易な、ページ順に並べられた、総ページ長バッファが得られることは当然であ
る。

【００３０】 インターフェースカード６０は、アプリケーションデータメモリ３８へのデー
タバッファの直接メモリアクセス転送を行うために、オペレーションシステム３
４と協同して動作する。１つの実施の形態において、オペレーションシステム３
４は、プラットフォーム１６上のメモリリソースを管理するための仮想メモリシ
ステムを含むマルチタスクオペレーションシステムを提供する、ユニックス(Uni
x)オペレーションシステムがインプリメントされたものとすることができる。あ
る特定の実施の形態において、オペレーションシステム３４はインテルプロセッ
サアーキテクチャにユニックス類似のオペレーションシステムを与えるリナック
ス(Linux)オペレーションシステムである。ユニックスのその他のバージョン、
あるいはその他のオペレーションシステムも、本発明の範囲を逸脱することなく
採用することができる。ユニックスオペレーションシステムの例を続けると、オ
ペレーションシステムは、データページの直接メモリデータ転送を達成するよう
にそれぞれが動作する、デバイスドライバー及び強化仮想メモリシステムを含め
るように改変することができる。デバイスドライバーにより、インターフェース
カード６０とアプリケーションデータメモリ３８との間の連続データ転送が可能
になる。この目的のため、本システムはサンプルを転送し得るリングバッファを
採用できる。前記バッファはオペレーションシステムカーネルの仮想メモリスペ
ースの一部であってよく、物理メモリにロックダウンすることができる。メモリ
の部分部分はｍ＿ロックシステムコールを含む、いずれか適当な手法を用いてロ
ックダウンすることができる。デバイスドライバーは、初めにリングバッファの
先頭にあるバッファからのアドレスで入力ページアドレスメモリ７２を満たすこ
とができる。このメモリ７２が、ある、プログラム可能なレベルまで空になると
、インターフェースカード６０は割込を発生し、割込ハンドラーがリングバッフ
ァの先頭からさらにアドレスを転送する。割込をトリガできるレベルは、割込ハ
ンドラーが新しいアドレスを供給できるようになる前に到着するサンプルを取り
込むのに十分なページが残っているように設定することができる。

【００３１】 図３〜５は、データが送受信器１２を通ってリングバッファに進み、次いでア
プリケーションメモリ３８に進むにつれて生じるデータフローを簡略に示す。特
に、図３は図１に示した送受信器１２のような受信機ユニットによりＲＦデータ
送信が捕らえられることを示す。図３において、受信機はソフトウエア制御によ
りあるＲＦバンドの中心周波数及び幅を選択できるマルチバンドフロントエンド
を含む。例えば、ロックウエル社(Rockwell Company)により製造される９５Ｘシ
リーズ広帯域受信機が、２ＭＨｚから２ＧＨｚの間に広がる範囲内のあるＲＦバ
ンドの中心周波数及び幅を選択するためのソフトウエアに適合させることができ
るマルチバンドフロントエンドを提供する。そのようなフロントエンドによりマ
ルチバンド−マルチモードラジオシステムが可能になる。別の例において、フロ
ントエンドは２.５ＧＨｚのＩＳＭバンドで動作し得る。図３にさらに示されて
いるように、送受信器１２からの広帯域信号を、ダイレクトサンプリング、バン
ドパスサンプリング、またはその他のデジタル化ＩＦデータストリームを供給す
るための適当なサンプリングプロセスを実行し得る、コンバータ１４のようなコ
ンバータに渡すことができる。１つの実施の形態において、ＩＦ信号はアナログ
・デバイス社により製造されるＡＤ９０４２コンバータのような１２ビットコン
バータによりデジタル化される。このコンバータは４０ＭＳＰＳ（メガサンプル
／秒）のレートで信号をデジタル化できる。これにより２０ＭＨｚのＩＦバンド
幅が得られる。図３に示されるように、デジタル化ＩＦデータストリームは、図
３に示されるＰＣＩインターフェース３０のようなホストコンピュータとのイン
ターフェースに与えることができる。

【００３２】 ＰＣＩインターフェースは、プロセス４４のようなデータの信号処理を行って
いるプロセスの要求タイミングに合わせるのに十分な早さの転送レートで、ホス
トプラットフォーム１６のメモリ３４へのデータ転送を行うことができる。例え
ば１０ＭＨｚ幅のＩＦバンドの１６ビット（すなわち最小サンプリングレートが
２０ＭＨｚ）のサンプルストリームをアプリケーションプロセスに転送するため
には、３２０メガビット／秒のデータレートが必要である。図３は、カーネルの
仮想メモリスペース内に維持されているリングバッファ５０へのデジタル化ＩＦ
データページの転送を示すことにより、メモリ３４への上記のデータ転送を示す
。図３において、リングバッファは４つのバッファ５２，５４，５６及び５８を
含み、それぞれのバッファは複数のページとしてデータを格納できる。しかし、
リングバッファ５０により与えられるバッファの数がアプリケーションに依存し
、それぞれのバッファが必要に応じて数１００ページのメモリスペースを含み得
ることは、当業者には明らかであろう。上で論じたように、インターフェースカ
ード３０はインターフェースカード３０がデータを供給すべきメモリロケーショ
ンを指定するページアドレスのリストを有する。インターフェースカードが動作
するとともに、データページがリングバッファ５０のバッファに転送され、リン
グバッファ５０は一杯になり始める。すなわち、リングバッファ５０はアプリケ
ーションメモリ３８に転送されるべきデータを格納し、必要に応じて、送られて
くるデータのレートでアプリケーションデータがデータを処理できない時に超過
データを収容するのに十分なデータ格納庫を提供し、よってアプリケーションは
、時に応じて、バッファが一杯になるより早くバッファを処理することにより追
いつくことができる。

【００３３】 アプリケーションメモリスペース３８にデータを転送するため、強化仮想メモ
リシステムがアプリケーションの仮想メモリスペースからのバッファをカーネル
の仮想メモリスペースのバッファとスワップするように動作することができる。
例えば、アプリケーションがデバイスドライバーからのデータ読出を要求すると
、アプリケーションプログラムはリングバッファ５０の最後尾にあるバッファ内
のデータを転送させることができる。リングバッファ５０の最後尾にある前記バ
ッファバッファ内のデータをカーネル−アプリケーション境界をこえて送るため
、システム１０がバッファスワップ操作を行う。図４及び５はカーネルの仮想メ
モリスペースからアプリケーションプログラムのメモリスペースへのデータ転送
を示す。

【００３４】 詳しくは、図４及び５はカーネルの仮想メモリスペース及びそこに維持される
バッファ５０を、そこに格納されたバッファ６０をもつアプリケーションメモリ
スペースとともに示す。図４及び５に示されるバッファはそれぞれ、ある量のデ
ータの格納庫を提供する。この格納庫には、バッファ５８の左側に数字０〜５で
示される仮想アドレス及びバッファ５８の右側に数字６，３，５８，４６７，２
及び９４で示される物理アドレスの両方が関連付けられる。当業者には明らかな
ように、物理メモリアドレスはデータが格納されているコンピュータメモリ３４
内の実物理メモリロケーションを表す。同様に、アプリケーションメモリスペー
スにおいてバッファ６６は複数のページを有し、これらのページには関連付けら
れた仮想メモリアドレス及び物理メモリアドレスがある。バッファ６６に対して
は、仮想メモリアドレスが数字０〜５で示され、物理メモリアドレスが数字２，
５，９８，１０５，３及び６で示される。カーネルの仮想メモリスペースとアプ
リケーションプログラムのメモリスペースとの間でのデータ転送を達成するため
、カーネルの仮想メモリスペースから転送されているバッファの物理メモリがア
プリケーションメモリスペースにあるバッファ６６の仮想アドレスの底からスワ
ップアウトされ、よってプロセス４４により与えられたバッファをシステムカー
ネルにあるバッファとスワップする。１つの実践において、ユーザバッファのペ
ージのそれぞれは別個の物理ページに飛び込む。ページテーブルの物理アドレス
がカーネルにエントリーし、ユーザバッファが次いでスワップされ、よって仮想
メモリシステム内のページテーブルを変更すことによりシステムはアプリケーシ
ョンデータスペースへのデータ転送に作用する。ページテーブル操作は、バック
(Bach)及びジェイ・モーリス(J. Maurice)による「ユニックスオペレーションシ
ステムの設計」；プレンティス・ホール社(Prentice-Hall, Inc.)（１９８６年）
に述べられる原理を含む、当該技術でよく知られた原理にしたがう。さらに、カ
ーネルメモリスペースからのバッファをアプリケーションメモリスペースのバッ
ファとスワップするためのどのようなシステムも本明細書で説明されるシステム
とともに実施できることは、当業者には明らかであろう。

【００３５】 バッファスワッピングを容易にするために、プロセス４４のようなアプリケー
ションプログラムは、初期化に際して、リングバッファ５０のバッファのサイズ
及び数を確認するかまたは定め、よってオペレーションシステムによりなされる
いかなるＲＥＡＤシステムコールにも与えられるバッファサイズをプロセス４４
に知らせる。したがって、アプリケーションプログラムがｍａｌｌｏｃ（）シス
テムコールを実行すると、リングバッファ５０のバッファサイズに整合されるメ
モリスペースをアロケートするメモリアロケーションが行われる。その結果、カ
ーネルメモリスペースとアプリケーション空間との間でスワップされるバッファ
はサイズが同じである。

【００３６】 データを出力しているときには、プロセス４４はインターフェースカード６０
をＩ／Ｏデバイスとして、カード６０に書き込むことができる。必要に応じて、
デバイスドライバーはプロセス４４がデバイスドライバーに書き込んだバッファ
キューを維持できる。キューのサイズは、アプリケーションのプロセスにホスト
プラットフォーム１６上で利用できる全物理メモリを用いさせないように制限す
ることができる。動作時に、デバイスドライバーは初めに前記キューの先頭にあ
るバッファのアドレスを出力ページアドレスＦＩＦＯ７０内に格納できる。出力
ページアドレスＦＩＦＯ７０が空であるか、あるいは、ある、必要に応じてプロ
グラムできるレベルまで空になっている場合は、インターフェース６０により割
込がトリガされ、オペレーションシステムの割込ハンドラーが、それらのバッフ
ァが利用できるのであれば、キューの先頭にあるバッファからＦＩＦＯメモリ７
０を補給できる。

【００３７】 本明細書で説明され、３３ＭＨｚ，３２ビット幅ＰＣＩバスをもちリナックス
を走らせている２００ＭＨｚペンティアムプロプラットフォーム上で稼働してい
るシステムである、１つの実施の形態において、前記Ｉ／Ｏシステムは、５１２
メガビット／秒までの連続サンプルストリームレートをサポートすることが示さ
れた。ピークバーストレートは、入力については９３３メガビット／秒であり、
出力については７９０メガビット／秒である。

【００３８】 図１に戻れば、プログラムメモリ３６にデジタル化ＩＦデータがあると、プロ
セス４４が次いでデジタル化ＩＦサンプルに信号処理を実行して、送信された信
号を復調できることがわかる。１つの実施の形態において、プロセス４４は米国
のセルラーバンドの“Ａ−側帯”で動作できる広帯域デジタル受信機を提供する
ために広帯域デジタル化ＩＦデータを復調するセルラー受信機プロセスを含む。
このセルラー受信機プロセスは、１０ＭＨｚのセルラーバンドを連続的にモニタ
でき、そのバンド内のいずれかどこかのＦＭ信号を復調する能力を提供できる受
信機を提供する。この実施の形態においては、８２５〜８３５ＭＨｚバンドをベ
ースバンド信号に変換し、次いで２５.６ＭＳＰＳで前記信号をサンプリングす
るテルラボ製ＲＦ受信機を含む単一ユニットに送受信器１２及びコンバータ１４
を統合できる。１２ビットサンプルストリームが、プロセス４４による処理のた
めにホスト１６のメモリ３６にサンプルを送るための直接メモリアクセスを実行
する、インターフェースカード３０に供給される。プロセス４４はチャネルフィ
ルタサイズ及び様々なサンプリングレートのようなシステムパラメータを制御で
きる。このことにより、受信機が動作中であってもパラメータを修正できる。

【００３９】 図６は、プログラムメモリ３６に供給されつつあるサンプリングされたＩＦデ
ータを復調できるセルラー受信機プロセスの１つの機能ブロック図を与える。本
セルラー受信機プロセスは、コンピュータメモリ３６のプログラム空間４０で稼
働する実行コンピュータプログラムであってよい。コンピュータプログラムは、
Ｃ，Ｃ＋＋，ジャバ(Java)、あるいはいずれか適当なコンピュータ言語で書くこ
とができ、また標準的なソフトウエアデバッグツールを用いて開発できる。この
プログラムはまた、信号処理アルゴリズムルーチンを提供する、マッテオ・フリ
ーゴ（Matteo Frigo）とスティーブン・ジー・ジョンソン(Steven G. Johnson)
により開発され、自由に流通している、ＦＦＴＷパッケージのような市販のコン
ポーネントからのルーチンを含むこともできる。ユーザインターフェース、ある
いはその他の機能を構築するための、その他の市販のルーチンライブラリまたは
クラスセットも用いることができる。当業者には知られているように、前記プロ
グラムは、それぞれがセルラー受信機プロセス８０により行われる処理の一部を
実行する、複数のルーチン、クラス、またはモジュールを含むことができる。図
６に示されるように、セルラー受信機プロセス８０は、チャネル選択段８２，ク
アドラチュア復調器段８４，ローパスフィルタ及びデシメーション段８８、及び
オーディオバンドパスフィルタ９０、並びに出力コントローラ４８を含むことが
できる。先に論じたように、ＩＦサンプルはＤＭＡ転送を介してアプリケーショ
ンプログラムのメモリスペースに供給でき、セルラー受信機プロセス８０は入り
サンプルを処理するのに十分な速度での動作を遂行でき、よってサンプル落ちを
避けることができる。

【００４０】 図６に示されるように、セルラー受信機プロセス８０は“データプル”アーキ
テクチャを採用できる。データフローは入力から出力に向かうが、一方制御フロ
ーは出力から入力に向かう。制御を下流におくことにより、前記アーキテクチャ
は、要求駆動型実行を積極的に採用でき、下流のモジュールの要件に適合し得る
システムの構築を容易にする。下流コンポーネントが上流コンポーネントから必
要とするデータしか下流コンポーネントは要求できないから、なされなければな
らない全処理量は少なくなる。例えば、様々な出力デバイスを取り付けることが
できるオーディオシステムを考える。出力コントローラ４８用のドライバーは、
例えば、８ビット量子化を行うサンプリングレートが８ｋＨｚの電話品質のオー
ディオ、あるいは１６ビット量子化を行うサンプリングレートが４４ｋＨｚのＣ
Ｄ品質のオーディオのような、アプリケーションに依存して、必要なデータ量を
制御できる。

【００４１】 図６に示されるセルラー受信機プロセス８０は、プロセスの各段の間のデータ
転送を制御するため上流に向かう通信路を用いる。１つの実践において、各モジ
ュールは上流側の隣のモジュールからのデータを要求できる。したがって、各モ
ジュールは必要とされるデータを要求している直近の上流側モジュール（または
複数のモジュール）をコールすることができる。モジュール間で送られるデータ
は毎サンプルベースで処理できる。あるいは、プロセス８０はデータブロックす
なわちペイロードを処理し得る。図６に示されるペイロード９２，９４及び９８
のようなデータペイロードは、データ及び命令のキャッシュ効果を利用するのに
十分に大きく、ただし許容できない待ち時間が入ることを避けるのに十分に小さ
くすることができる。データペイロードを処理するため信号処理アプリケーショ
ンは、例えば高速フーリエ変換のような信号処理アルゴリズムを含む、単一のサ
ンプルではなくデータブロックに作用するように設計されたアルゴリズムを採用
できる。その他のそのようなアルゴリズムの開発は、オッペンハイム(Oppenheim
)等による「デジタル信号処理」；プレンティス・ホール社（１９７５年）に述べ
られた原理を含む、当該技術でよく知られた原理にしたがう。

【００４２】 データを処理するため、セルラー受信機プロセス８０にはチャネル選択フィル
タ段８２が含まれる。この段，すなわちモジュールは１０ＭＨｚ幅の周波数バン
ドからの（ＡＭＰＳチャネルバンド幅は３０ｋＨｚである）狭帯域ＦＭ信号をデ
ジタル化ＩＦサンプルから抽出するタスクを有する。図６に示される段８２は、
前記信号のベースバンドへの３ステップ変換、ローパスフィルタリング及び中間
サンプリングレートへのデシメーションを組み合わせる設計のフィルタを用いて
上記タスクを達成する。この処理ステップは演算負荷の最大部分を占める。チャ
ネル選択フィルタ８２は入力としてＲＦフロントエンドからのＲ_ｓ＝２５.６Ｍ
ＰＳＰの原サンプルを用い、可変中間サンプリングレートＲ_Ｄの複合ベースバン
ド信号をつくる。

【００４３】 広帯域受信機における狭帯域チャネルの分離は、専用ハードウエアに組み込ま
れたデジタルダウンコンバータ（ＤＤＣ）のような専用ハードウエアを用いて通
常なされる、コンピュータに猛烈な負荷がかかるタスクである。“アイ・イー・
イー・イー・コミニュケーションズ・マガジン”誌，第３３巻，第５号（１９９
５年５月），４６〜５４ページの、ルーパート・ベインズ(Rupert Baines)によ
る「ＤＳＰボトルネック」を参照されたい。広帯域信号はクアドラチュア周波数逓
倍器により複合ベースバンド信号に変換され、次いでデシメーションによるエイ
リアシングを防ぐためローパスフィルタに通される。デシメーション演算を高効
率で行うデシメーション専用ＦＩＲフィルタが存在する――広帯域受信機のため
のサンプリングレートが３０ＭＳＰＳ以上になり得るから、高効率であることが
重要である。チャネル選択フィルタは入力サンプルあたり約１００回の演算を必
要とし、総計３０００ＭＯＰＳ（ＯＰＳ：１秒あたりの演算数）という推定がな
されている。

【００４４】 １つの実施の形態において、チャネル選択フィルタ８２はハードウエアＤＤＣ
の構成にしたがう。ダウンコンバータプロセスの個別のステップ、すなわちサイ
ン／コサイン増倍係数の生成、周波数変換及びフィルタリングがＤＤＣ内の物理
的に離れた位置で行われる、ハードウエアＤＤＣの構成をソフトウエアにインプ
リメントするために多重スレッドが採用され、高度のパイプライン並列動作が達
成される。さらに、ＦＩＲフィルタ内に微分割並列動作を付加することができる
。

【００４５】 図７は、高サンプリングレートにおいて簡約されたサンプル処理を行うため、
及び一連の処理の初期にレートを下げるために、動作するソフトウエアＤＤＣの
別の実施の形態を示す。図７に示されるように、ソフトウエアＤＤＣはデジタル
化広帯域ＩＦ信号サンプルを取り込み、周波数変換及びデシメーションローパス
フィルタリングを行うための、ブロック１０２及び１０４で機能上表された２つ
のルーチンに前記サンプルを供給する。共通モード信号及びクアドラチュア信号
がともに論理ブロック１０６に供給される。論理ブロック１０６はデータを捕集
して、データペイロードを別のモジュールに送るのに必要ないずれのフォーマッ
ティング関数及び伝達関数も供給できる。本実施の形態において、フィルタ入力
サンプルｘ[ｎ]に依存する出力信号を生成させ、よって、デシメーション後に必
要とされる出力サンプルｙ[ｎ]のみを演算するために、ＦＩＲフィルタが（低次
ＩＩＲフィルタに対して）用いられる。これは当然、広帯域受信機で狭帯域信号
を処理する場合に存在する大きなデシメーション係数を利用することにより演算
負荷を軽減するためである。さらに、前もって計算された周波数シフト係数が合
成ＦＩＲフィルタに組み入れられ、したがって各出力サンプルが計算された後は
位相補正しか必要とされないであろう。この特徴は、ＦＩＲフィルタを時間変動
型とするが、全変動はフィルタリング後に適用される単一の、時間変動する乗法
係数にまとめることができる。

【００４６】 ある特定の実施の形態において、前記周波数シフト及びフィルタリングを行う
増倍及びたたみこみステップは、合成フィルタをつくるために結合されている。
この目的のため、プロセスは実数値受信信号サンプルｒ[ｎ]を適当な複素指数関
数を乗じることによりベースバンドに（周波数上で）変換する特定のチャネルの
選択における第１ステップ：

【数１】 を実行する。ここでｆ_ｃはベースバンドに変換する前のキャリア周波数、Ｔ_ｓは
サンプル間隔である。上記の結果は次いでＭ次ＦＩＲフィルタｈ[ｍ]でフィルタ
リングされる：

【数２】 この時点で、周波数変換とフィルタリングの２つのステップが結合される：

【数３】 ここでｃ[ｍ]＝ｈ[ｍ]ｅ^{−２πｆｃｍＴｓ}は合成フィルタ係数である。このプロ
セスはもちろん、演算数を減少させるだけでなく、次のステップで再コールする
ためだけに中間結果をメモリに書き込むという負担を含む、フィルタリングされ
ていないベースバンド信号ｘ[ｎ]を演算する必要を排除するためのものである。
また多くの技法が所望の仕様に最小次で合わせるように実数値ＦＩＲフィルタを
設計するために利用できるにも関わらず、ｈ[ｍ]に複素数値のフィルタ係数を使
用することは、もちろん演算コストを余計に課さないようにするためである。し
たがって本プロセスは、最終の合成フィルタのために必要な演算負荷を増大させ
ることなく、実数値ｈ[ｍ]に比較して、元のＬＰＦの所要フィルタ次数Ｍを下げ
るために、複素係数ＦＩＲフィルタ設計における最近の進歩を利用できる。

【００４７】 上述したプロセスは、入り信号をダウンコンバートできる唯一のプロセスであ
り、用途によっては、構築を簡素化でき、またフィルタ係数を格納するために用
いるメモリをより少なくし得る、その他の技法を用いることができる。上述した
プロセスではまた、フィルタ係数ｃ[ｍ]を計算するため、及びフィルタを同調さ
せる周波数を変える（あるいは所望のいずれの周波数に対しても個別のフィルタ
を前もって演算して格納する）ことが望ましい場合に、係数を再計算するために
所望のキャリア周波数が知られていなければならない。しかし、フィルタ係数の
それぞれのセットはおそらく数１０００ないし数１００万回も用いられるから、
前もっての計算または再計算は改善されたコスト効率をもたらし得る。この技法
は、注目する通過帯域に対して実数値信号の正周波数成分のみを選択してデシメ
ーションするために解析フィルタを使用するというアイデアと同様であるが、図
７の変換とローパスフィルタリングの結合では別のｆ_ｃを選択するためにフィル
タを迅速に再設計できる。さらに、これらの係数を格納することにより生じるオ
ーバーヘッドは、処理が汎用処理プラットフォーム上で行われ、さらにデータ構
造がデータ格納のためのオプション／手段として役立つものであれば、最小であ
る。その他のフィルタ設計はデシメーションプロセス時のエイリアシングを防ぐ
ための効率的方法としての確率化アルゴリズムの採用を含むことができる。さら
に、本明細書で説明される広帯域処理システムを広帯域信号内の多重チャネルを
処理するために用い得ることは上の説明から明らかであろう。この場合、それぞ
れのチャネルが、別々のプロセスすなわちモジュールにより、あるいは８つある
送信チャネルを捜す単一プロセスにより処理され得る。さらにまた、本システム
はＦＤＭＡ，ＴＤＭＡ，ＣＤＭＡまたはスペクトラム拡散を含むいかなる方法に
もしたがうチャネル選択を行うために用い得る。

【００４８】 再び図６に戻れば、複合ＦＭ信号において、所望の情報（携帯電話の場合には
音声）は複合信号の位相の時間微係数である瞬時周波数により搬送される。した
がってこの信号は、信号位相の微係数を適切にスケーリングされた連続するサン
プル間の位相差により近似する、単純なクアドラチュア復調アルゴリズムを用い
て復調される。このクアドラチュア復調はプロセス８０の段８４で実行される。

【００４９】 処理の終わりの２つのステップは有限インパルス応答（ＦＩＲ）フィルタとし
てインプリメントされる。第１のステップは単に、サンプリングレートが一般に
８０００サンプル／秒のオーディオレートＲ_Ａまで下げられたときにエイリアシ
ングを生じさせる高周波成分を除去するローパスデシメーションフィルタとする
ことができる。これは段８８で実行される。段９０で実行される最終ステップは
音声信号から帯域外雑音を除去する、オプションのバンドバスフィルタである。

【００５０】 上述したセルラー受信機プロセス８０のような信号処理プログラムの開発を容
易にするために、本システムは必要に応じて、例えば実時間制約がある携行型の
適応信号処理システムを提供するための、デジタル化ＩＦサンプルを処理するア
プリケーションプログラムの開発をサポートするプログラミング環境を含むこと
ができる。このプログラミング環境は、Ｃ，Ｃ＋＋またはジャバ言語のようなコ
ンピュータプログラミング言語で書かれた、ルーチンライブラリ、または１クラ
スすなわち１セットのクラスを含むことができる。必要に応じて、プログラミン
グ環境は、アプリケーションプログラマーが拡張し、下位分類できるように設計
されたクラスの、これらのクラスを使用し、アプリケーションプログラマーが改
変できるように設計されたいくつかの実例サンプルアプリケーションとともにパ
ッケージされた、ライブラリからなるオブジェクト指向アプリケーションフレー
ムワークを含むことができる。これらのサンプルアプリケーションは一般に、そ
れ自身の権利内で有用なシステムを構成する。フレームワークは、機能及び、ア
プリケーション開発者に基盤構造を提供する、オブジェクトクラス間の“結線済
”相互接続を提供できる。この相互接続は開発者にアーキテクチャモデル及び設
計を提供し、問題領域に努力を傾注することから開発者を解放する。基盤構造を
提供することにより、前記フレームワークは開発者がプログラムし、試験し、デ
バッグしなければならない標準コードの量を減らすことができる。一般に、フレ
ームワークの基本概念は当業者によく知られている。フレームワークのいくつか
の例には、Ｘツールキット、モティーフ（Motif）ツールキット、スモールトー
ク（Smalltalk）モデル−ビューコントローラＧＵＩ及びマックアップ(MacApp)
がある。

【００５１】 必要に応じて、プログラミング環境は、例えばチャネル等化可能なモデムをイ
ンプリメントするアプリケーションプログラムのような、環境要因への適応を達
成するための適応プログラミングを含む適応信号処理をサポートできる。この目
的のため、本システムは、チャネル推定アルゴリズムのような、環境変化を検出
するためのアルゴリズム及び検出された変化に基づく特定のシステム修正を行う
機構を提供できる。同様にプログラミング環境は、動的に変化し、システムの、
またはシステムの動作パラメータの、変更を要するようなユーザ要求を見越した
ユーザへの適応をサポートできる。例えばプログラミング環境は、ラジオ局を表
すパラメータをユーザが変更するといった、ユーザ側での変更に備えることがで
きる。同様に、プログラミング環境は、ＡＭ／ＦＭ放送間の選択のための押しボ
タンを表す制御の起動に備えることができる。ＡＭ放送とＦＭ放送との間の変更
は、デジタル化ＩＦデータの復調のためのアプリケーションプログラムに用いら
れるアルゴリズムの変更を必要とする。プログラミング環境は機能適応化を可能
にするためのルーチンまたはクラスをさらに含むことができる。機能適応は本質
的に適応性であるフェーズロックドループのような、信号処理技法を提供する。
これらの技法は一般に、信号に適応し、指定された要件に合わせるためにシステ
ムパラメータまたは機能を修正できる。例えば、ホッピングシーケンスのスター
ト周波数にロックオンしようとしている受信機は、スタートコードが見つかるま
で様々な周波数を調べるようにシステムを適応させることができる。このタイプ
の適応化は外的変化を必要とせずに、あるいは外的変化とともに、指定された制
約によりなされる。さらに、本システムは利用可能なリソース量に応答する適応
を提供する。例えば、アプリケーションプログラムは利用可能な予備のＣＰＵサ
イクルがあるか否かを検出できる。現在のシステム状態の下でＣＰＵの処理能力
が利用可能であると決定されると、よりよい総合システムパフォーマンスを捜す
ために用いることができる、より強度の演算能力を要求するチャネル推定アルゴ
リズムを稼働させる。逆に、他のプロセスによる活動のバーストのためにリソー
スが突然乏しくなると、おそらく要求リソースがより少ないアルゴリズムを稼働
させ、強固性及び正確性を若干犠牲にすることにより、システムが適応できる。
また、この形態の適応可能性により、より高速なプロセッサが利用可能になると
、アプリケーションの性能が明らかに改善される。

【００５２】 上述したシステムは、米国のセルラーバンドを用いるセルラー通信の送信及び
受信を考慮している。しかし、ソフトウエアで処理を行うことの利点は送信プロ
セスを受信プロセスと分離できることであり、したがって本明細書で説明される
システム及び方法は、同じデバイスがあるプロトコルの下でメッセージを受信し
てデコードでき、また別のプロトコルでメッセージを送信できる、仮想通信一時
接続システムを可能にする。このことにより、本質的に異なる無線システム間の
一時接続をつくることができる。別の例では、周波数変調を用いるラジオ放送を
受信し、デコードし、次いで振幅変調を用いてエンコードして再放送することが
でき、よってＡＭ受信機にＦＭ受信機と同じデータを受信させることができる。

【００５３】 別の実施の形態において、本明細書で説明されるシステムはソフトウエア信号
処理をインプリメントするネットワークインターフェースカード（ＮＩＣ）を含
むことができ、よって動的に修正され得る無線ネットワークインターフェース機
能を提供できる。このソフトウエア無線ネットワークインターフェースは、ＦＳ
Ｋ変調を採用している２.４ＧＨｚのＩＳＭバンドで動作する市販の周波数ホッ
ピングラジオと同等であり得る。ＦＳＫ周波数偏移及びホッピングチャネル間隔
のようなパラメータはソフトウエアにより動的に修正することができ、ハードウ
エアにより課せられる制約はＩＦバンド幅及び信号が変換されるＲＦバンド幅で
ある。チャネル幅、チャネル間隔及びホッピングシーケンスを動的に修正する能
力により、システムはその環境に適応でき、より良好な雑音除去及び敵性ジャミ
ング攻撃不感受性を提供できる。

【００５４】 本ソフトウエアネットワークインターフェースアーキテクチャは、図８に示さ
れるように、既存のリンク及び物理レイヤーをさらに分割する、ＯＳＩレイヤー
化モデルをさらに精巧にしたものとすることができる。図に示されるように、ソ
フトウエアＮＩＣは、周波数変換レイヤー１０２及びアナログドメイン−デジタ
ルドメイン間変換レイヤー１０４の処理を実施するハードウエアデバイスに接続
できる。データがデジタルドメインにあれば、ソフトウエアＮＩＣはネットワー
クデータ転送のために実行されるべき他のレイヤーを実施できる。図８に示され
るように、これらのレイヤーには多重アクセスレイヤー１０８，変調レイヤー１
１０及びラインコーディングレイヤー１１２が含まれる。多重アクセスレイヤー
１０８はデータ転送メディアを共有する適当なプロトコルを実行することにより
実施できる。レイヤー１１０においては、選択されたＩＦデータの変調が無線チ
ャネル上で送信されるデータの捕集を行うことができる。レイヤー１１２におい
ては、前記データを送信要件にしたがってコード化できる。データリンクレイヤ
ー１１６及び１１４も、データのカプセル化及び脱カプセル化並びに送受信メデ
ィアのアクセス管理を実行できる、いずれか適当な技法によって実施できる。

【００５５】 送信アプリケーション用処理モジュールのシーケンスが図９に示される。この
システムは、単に別のネットワークデバイスドライバーとしてカーネルに見られ
るデバイスドライバー１２６を介して、ＩＰレイヤーにあるホストとインターフ
ェースをとる。しかし、パケットをハードウエアデバイスに渡す代わりに、この
ドライバーは、ソフトウエアラジオプロセスが実行される、ユーザ空間１２２に
パケットを渡す。処理の第１レベルはネットワークのフレーム化である。この例
として、パケットをデータを搬送するためにフレーム化し、バイトスタッフィン
グを行うことができる。スタッフ値を含むパケットの全長を示す長さコードを、
スタートコードの後に挿入できる。次のモジュールがネットワークフレーム化レ
イヤーによる連続ビット出力を受け取り、バイトフレーム化を行い、スタートビ
ット、ストップビット及びパリティビットを挿入する。

【００５６】 各ビットの離散信号への変換はＦＳＫモジュール１３２により行われ、次いで
周波数ホッピングモジュール１３４がこの波形を適当な周波数に割り当てる。可
能な送信波形の全てを演繹的に知ることができる。各ホッピング先周波数に対し
て、１または０に対応する２つの可能な波形がある。これらの波形は全て、前も
って計算され、開始時に格納されて、送信される波形を生成するのに必要な演算
を相当少なくする。１８０ＭＨｚのペンティアム・プロで、単一ビットに相当す
るＩＦ波形を生成するのには２.２マイクロ秒が必要であった。これは、約４５
０ｋｂｓの可能送信データレートに相当する。

【００５７】 連続フェーズ波形を生成するため、前もって計算された波形が実際にオーバー
サンプリングされ、出力サンプリングレートに相当するサブサンプリングセット
が出力バッファにコピーされる。オーバーサンプリングにより、前記フェーズに
合わせるためのバッファへの指標付けが可能になり、パターンをリングバッファ
として扱うことができ、いかなるビット周期に対しても波形を生成することがで
きる。サンプルを出力バッファにコピーした後、フェーズ値が更新され、次のビ
ットに対応する波形に対する指標として用いられる。同様の仕方で、本システム
は、ホッピングがビットの中間でおこったとしても、ホッピングの間連続フェー
ズを維持できる。

【００５８】 受信は本質的に図９に示される送信システムの反転である。受信機は、有効な
送信の存在を検出してそれに同期し、さらに前記送信レイヤーのそれぞれの機能
を反転して実行する。上と同様に、周波数ホッピングとＦＳＫ復調のパラメータ
を結合することにより、本システムはある与えられたホッピング先周波数におけ
る２つの有効な波形の内１つを捜すために受信機を制約できる。ホッピングシー
ケンスを追跡するため、及びビットを調べて復調するために、別々の機能が実施
された。これらのビットは脱フレーム化され、次いでＩＰパケットが抽出される
。次いでドライバーが、このパケットを処理のためにホストＩＰレイヤーに渡す
。

【００５９】 当業者であれば、本明細書で説明された実施の形態及び実践に、多くの等価物
を知っているか、あるいは日常的な実験法のみを用いて確認できるであろう。例
えば、本明細書で説明されたシステム及び方法はベースバンド通信システムの開
発だけでなく、ベースバンドアプリケーションを開発するためのシステムの開発
にも用いることができることは当然であろう。また、本明細書で説明されたシス
テムは、広帯域ＩＦ信号から１つ以上のチャネルを選択してそのチャネルを選択
的に処理する能力を含む、従来技術に優る利点を提供することももちろんである
。

【００６０】 したがって、本発明は本明細書に開示された実施の形態に限定されず、法の下
で許される限り広く解釈されるべきである、特許請求の範囲により理解されなけ
ればならないことは当然である。

【図面の簡単な説明】

【図１】 変調信号を処理するためのアプリケーションプログラムを含む無線通信システ
ムの機能ブロック図を示す

【図２】 図１に示したようなインターフェースカードの１つの、機能ブロック図を示す

【図３】 図１に示したシステムのコンポーネント間のデータフローの略図である

【図４】 図１に示したシステムのコンポーネント間のデータフローの別の略図である

【図５】 図１に示したシステムのコンポーネント間のデータフローのさらに別の略図で
ある

【図６】 セルラー受信機プロセスのメモリスペースに送られたデジタル化ＩＦ信号サン
プルを処理する前記プロセスの１つの実施の形態を機能ブロック図として示す

【図７】 図６に示したセルラー受信機プロセスに用い得るダウンコンバータモジュール
の別の実施の形態を示す

【図８】 本発明に従うネットワークインターフェースカードのネットワークレイヤーを
示す

【図９】 ネットワークデータのパケットを送信するためのアプリケーションのソフトウ
エアコンポーネントを機能ブロック図として示す

【符号の説明】

１０ 無線通信システム １２ 送受信機 １４ コンバータ １６ ホストコンピュータプラットフォーム １８ 持続型記憶装置 ２０ 入出力デバイス ２２ アンテナ素子 ２４ プリアンプ ２８ 広帯域フィルタ ３０ インターフェース ３２ ＣＰＵ ３４ オペレーションシステム ３６ コンピュータメモリ ３８ データ用メモリスペース ４０ アプリケーションプログラム用メモリスペース ４８ 出力コントローラ ５０ リングバッファ ６０ インターフェースカード ６２ ＰＣＩ／ＰＣＩブリッジ ６４ コンフィギュレーションメモリ ６８ ＰＣＩコントローラコンポーネント ７０ 出力ページアドレスメモリ ７２ 入力ページアドレスメモリ ７４ 出力データメモリ ７８ 入力データメモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 テネンハウス，デイヴィッド エル アメリカ合衆国 マサチューセッツ州 20815 チェヴィー チェイス カーティ ス ストリート 7717 (72)発明者 ガタッグ，ジョン シー アメリカ合衆国 マサチューセッツ州 02173 レキシントン エマーソン ロー ド 273 (72)発明者 アイマート，マイケル アメリカ合衆国 マサチューセッツ州 02167 チェスナット ヒル ハモンド ポンド パークウェイ 327 アパートメ ント １ Ｆターム(参考） 5K034 AA10 AA14 DD01 EE03 EE11 FF11 HH01 HH02 HH63 5K061 BB06 JJ06 JJ07

Claims (19)

【特許請求の範囲】
1. 【請求項１】 ラジオ信号を処理する方法において： 広帯域信号と高サンプリングレートデジタル信号との間の変換を行う工程； 前記高サンプリングレートデジタル信号のサンプルをコンピュータプログラム
   によるアクセスが可能なメモリに直接格納する工程；及び 前記高サンプリングレートデジタル信号サンプルを前記コンピュータプログラ
   ムの制御の下で処理する工程； を含むことを特徴とする方法。
2. 【請求項２】 サンプリングが連続的であることを特徴とする請求項１記載
   の方法。
3. 【請求項３】 サンプルが前記サンプリングレートに等しいレートで格納さ
   れることを特徴とする請求項１記載の方法。
4. 【請求項４】 前記広帯域信号が１０ＭＨｚのバンド幅を有し、前記サンプ
   リングレートが少なくとも２０メガサンプル／秒であることを特徴とする請求項
   １記載の方法。
5. 【請求項５】 処理が信号を前記デジタル化ＩＦ信号に変調する工程をさら
   に含むことを特徴とする請求項１記載の方法。
6. 【請求項６】 処理が前記デジタル化ＩＦ信号から信号に復調する工程をさ
   らに含むことを特徴とする請求項１記載の方法。
7. 【請求項７】 処理がチャネル選択工程をさらに含むことを特徴とする請求
   項１記載の方法。
8. 【請求項８】 ラジオ受信機において： 広帯域ＩＦ信号をデジタル化するためのコンバータ；及び 前記デジタル化ＩＦ信号を変調し、また、多重プロセスに多重チャネルが利用
   できるようにチャネルを選択し、前記選択されたチャネルを処理するためのプロ
   セッサ； を含むことを特徴とするラジオ受信機。
9. 【請求項９】 ラジオ送信機において： 多重プロセスからのデジタル信号を選択されたデジタル広帯域ＩＦ信号チャネ
   ルに変調するためのプロセッサ；及び 前記デジタルＩＦ信号をアナログ広帯域信号に変換するためのコンバータ； を含むことを特徴とするラジオ送信機。
10. 【請求項１０】 ラジオ信号を処理する方法において： アナログドメインにおいて、ラジオ周波数信号とそのアナログ中間周波数信号
    との間の変換を行う工程； 前記アナログ中間周波数信号と対応するデジタル化中間周波数信号データとの
    間の変換を行う工程； 前記デジタル化中間周波数信号データをバッファに一時的に格納する工程； 前記バッファとメモリとの間で前記デジタル化ＩＦ信号データのページを、ペ
    ージ順に並べて、直接メモリアクセス方式により転送する工程；及び 前記デジタル化中間周波数信号データをコンピュータプログラムで処理する工
    程； を含むことを特徴とする方法。
11. 【請求項１１】 直接メモリアクセス方式により転送がバッファとシステム
    メモリスペースとの間で行われ： 前記デジタル化中間周波数信号データが格納されているランダムアクセスメモ
    リの少なくとも１ページを、アプリケーションが前記データにアクセスできるよ
    うにシステムスペースからユーザスペースに入れ換える工程； 少なくとももう１つのページをユーザスペースからシステムスペースに入れ換
    えて、前記少なくとももう１つのページに関して直接メモリアクセス方式転送を
    行えるようにする工程；及び ユーザスペース内の前記デジタル化中間周波数信号データをアプリケーション
    で処理する工程； をさらに含むことを特徴とする請求項１０記載の方法。
12. 【請求項１２】 データ転送に利用できるシステムスペースページのアドレ
    スのリストを直接メモリアクセスコントローラに維持する工程； 対応するデータが転送された時にページアドレスを除去する工程；及び リスト内のページアドレスの数が既定の閾値より少なくなると、プロセッサに
    割込をかけることにより新しいページアドレスを供給し、よって割込ハンドラー
    が前記新ページアドレスを供給する工程； をさらに含むことを特徴とする請求項１０記載の方法。
13. 【請求項１３】 直接メモリアクセス方式を提供する方法において： メモリ内のバッファに関連付けられた物理ページアドレスのリストを直接メモ
    リアクセスコントローラに維持する工程； 前記リストからページアドレスを除去する工程； 入出力デバイスと前記リストのページアドレスに対応するメモリとの間で新し
    いページアドレスを転送する工程；及び 上記読出及び転送工程を連続的に繰り返す工程； を含むことを特徴とする方法。
14. 【請求項１４】 ページアドレス読出工程の後に、前記読出及び転送工程と
    ともに連続的に繰り返される： 前記リストから前記ページアドレスを除去する工程；及び リスト内のページアドレスの数が既定の閾値より少なくなると、プロセッサに
    割込をかけることにより新しいページアドレスを供給し、よって割込ハンドラー
    が前記新ページアドレスを供給する工程； をさらに含むことを特徴とする請求項１３記載の方法。
15. 【請求項１５】 ラジオにおいて： ラジオ周波数と中間周波数との間で信号を変換するための受信機； 前記中間周波数信号とデータストリームとの間の変換を行うコンバータ； ユーザスペースとシステムスペースを含むランダムアクセスメモリであって、
    前記システムスペースに直接メモリアクセスコントローラがアクセスでき、ユー
    ザスペースのページがシステムスペースに入れ換えられることができ、かつシス
    テムスペースのページがユーザスペースに入れ換えられることができるページに
    編成されたメモリ； 入出力バッファとシステムスペースとの間でデータのページを、ページ順に並
    べて、転送する直接メモリアクセスコントローラ；及び ユーザスペースにアクセスするソフトウエアアプリケーション； を含むことを特徴とするラジオ。
16. 【請求項１６】 データ転送の用意が整っているシステムスペースページの
    アドレスのリストであって、前記ＤＭＡコントローラに維持されているリスト；
    を含み： ページアドレスの数が既定の閾値より小さくなるとプロセッサに割込をかける
    ことにより前記リストに新しいページアドレスを加え、よって前記割込ハンドラ
    ーが前記新ページアドレスを供給する； ことを特徴とする請求項１５記載のラジオ。
17. 【請求項１７】 ラジオにおいて： ラジオ周波数信号を中間周波数信号に変換するためのチューナー； プロセッサ及びメモリを有するデータ処理プラットフォーム； 前記中間周波数信号を表すデジタルデータ信号を復調するために前記データ処
    理プラットフォーム上で稼働するコンピュータプログラム；及び 前記中間周波数信号をデジタルデータ信号に変換するため及び前記コンピュー
    タプログラムに関連付けられたメモリスペースにマップされる前記メモリの一部
    に前記デジタル信号を格納するためのコンバータ； を含むことを特徴とするラジオ。
18. 【請求項１８】 メモリリソースを前記デート処理プラットフォーム上で稼
    働するプログラムにアロケートでき、前記コンピュータプログラムに関連付けら
    れた前記メモリスペースの一部を表すアドレス信号を前記コンバータに供給する
    ための、オペレーションシステム； をさらに含むことを特徴とする請求項１記載のラジオ。
19. 【請求項１９】 本質的に異なる通信デバイスを結合する一時接続において
    ： プロセッサ及びメモリを有するデータ処理プラットフォーム； 中間周波数信号を表すデジタルデータ信号を復調するため及び第１の通信プロ
    トコルにしたがって送信された情報信号を識別するために前記復調された信号を
    処理するための第１のコンピュータプログラム；及び 前記情報信号を変調するため及び第２の通信プロトコルにしたがって前記変調
    された情報信号を送信するための第２のコンピュータプログラム； を含み、よって： 前記第１の通信プロトコルを採用している通信デバイスが前記第２の通信プロ
    トコルを採用している通信デバイスと交信できる； ことを特徴とする一時接続。