JP2003527775A

JP2003527775A - ピクセル単位の電荷積分制御を行うためのイメージセンサ構造

Info

Publication number: JP2003527775A
Application number: JP2001513879A
Authority: JP
Inventors: スターク、モッシュ
Original assignee: Vision Sciences Inc
Current assignee: Vision Sciences Inc
Priority date: 1999-07-29
Filing date: 2000-07-24
Publication date: 2003-09-16
Also published as: EP1574036A2; WO2001010110A2; AU6311900A; WO2001010110A3

Abstract

(57)【要約】時間フレームの終わりにキャプチャしたイメージを生成するセンサアレイ。このアレイは、複数回のフレーム内電荷積分（multiple within-frame charge-integrations）によってイメージを検出する複数の単位セル、及び単位セルの各々を個別に制御する制御手段を有する。単位セルは、光電流積分及び非積分モードを有するプログラム可能な複数回電荷積分式単位セル（programmable multiplecharge-integration unit cells）である。制御手段は各単位セルの単一のフレームキャプチャにおいて、他の単位セルの電荷積分と独立して、複数回の電荷積分を制御する手段を含む。

Description

【発明の詳細な説明】

【０００１】（発明の分野）本発明は一般にイメージセンサアレイ構造に関し、特にその論理制御に関する
。

【０００２】（発明の背景）イメージセンサは一般に検出単位セルのアレイを含み、各単位セルは、光に曝
され、それを表す電気的応答を生成するピクセルを含んでいる。以下に、イメー
ジセンサ技術及びそのための公知のいくつかの方法に関連して用いられる基本的
な用語を定義する。

【０００３】イメージセンサによって検出できる最小信号は、ピクセルに入射されてノイズ
レベルより大きな、認識可能な意味のある信号を生成する最小入射光強度として
定義される。ノイズレベルより小さな光強度の信号はイメージセンサのカットオ
フ領域で作用するものと考えられる。

【０００４】イメージセンサによって検出できる最大信号は、イメージセンサのピクセルに
入射されて認識可能な非飽和応答を生ずる最大入射光強度として定義される。こ
のレベルより高い光強度の信号は飽和領域にあるものと考えられる。

【０００５】カットオフ領域と飽和領域の間の領域はイメージセンサの感度領域として定義
される。イメージセンサの感度領域内の強度の光信号は、入力される光強度に対
応した応答信号を生じさせる。

【０００６】解像度及び最小感度によってノイズフロア（noise floor）が決定される。ダ
イナミックレンジ（ＤＲ）特性は最高強度限界値と最低強度限界値の比に関して
定義される。イメージセンサのダイナミックレンジは３つの等価な方法で表され
る。

【０００７】第１の方法では、ダイナミックレンジは次の比で表される：

【０００８】

【数１】

【０００９】ここでＤＲ^１ _Ｌはイメージセンサのダイナミックレンジ特性であり、ｎは正の
数（通常は整数に丸められる）である。

【００１０】従って、ダイナミックレンジ１０^３：１のイメージセンサは最小信号より１０
００倍大きい信号まで捕らえることができる。

【００１１】ダイナミックレンジを表す２つ目の方法は対数的なものであり、次のように表
す。

【００１２】

【数２】

【００１３】イメージセンサのダイナミックレンジを表すのによく用いられる第３の方法は
、ダイナミックレンジを２進数形式で表すのに必要とされるビット数によるもの
である。このビット数はダイナミックレンジに次の式により直接的に関連づけら
れる。

【００１４】

【数３】

【００１５】ここで、Ｎｂはビット数であり、Intgは引数の整数部を引き出す関数である。

【００１６】理想的には、最も望ましいイメージセンサは人の眼の特性を模倣し、人の眼の
網膜に匹敵する特性でシーンをキャプチャするものである。しかしながら、人の
眼の網膜が１０^８：１のダイナミックレンジを有するのに対し、商業的に入手可
能なイメージセンサの“シリコン網膜”は通常１０^３：１のダイナミックレンジ
しかない。このように、人の眼のダイナミックレンジ特性と比べると、シリコン
網膜の特性はかなり劣っている。

【００１７】ダイナミックレンジはイメージセンサ設計研究の中心的な問題である。この研
究の基礎は人の眼の網膜の働きを理解することである。人の眼の網膜のすばらし
い特性は、網膜の各光受容体が入射光に対するその感度を局所的に調節するとい
う事実からもたらされている。人の眼の網膜の個々の光受容体は各々１０３：１
のダイナミックレンジしかないが、光受容体の局所的にその“静止点（quiescen
t point）”を調節する能力のため、全体的な網膜の特性ははるかによくなる。
動作点をシフトさせることができるということは、光受容体が高強度の光に曝さ
れたときはその感度を低減し、低強度の光に曝されたときはその感度を増加する
ことを意味する。

【００１８】人工網膜のダイナミックレンジ向上のための研究は集中的に行われており、今
日、次のいずれかの形態をとっている：

【００１９】・対数センサ：このタイプのセンサは対数的にダイナミックレンジを圧縮する。
対数的圧縮は対数的に振る舞う光検出器、または入力される光電流に対して対数
的に応答する回路によってなされる。

【００２０】しかしながら、これらの回路は製造工程の影響を受けやすく、製造工程のわず
かな違いが様々なピクセル応答感度を生ずる結果となり得る。隣接するピクセル
でさえその応答感度が大きく異なることもある。このような不均質は固定パター
ンノイズ（Fixed Pattern Noise: ＦＰＮ）として現れ、また別の点からも低画
質の原因となる。

【００２１】・複数回露出センサ：異なる露出（電荷積分時間）による複数のイメージを得、
それらを組み合わせて一つのイメージを形成する。通常、複数の異なる露出のイ
メージの組み合わせは、イメージセンサのビデオ出力において行われる。

【００２２】イメージ獲得時間及び多大な計算が必要／多くの時間を消費するイメージ組み
合わせに伴う制約のため、この方法は通常２つのイメージの獲得及び処理に限定
される。この方法の欠点は、獲得された２つのイメージの露出時間が大きく異な
る場合、得られるものがイメージカラーアーティファクト（image-color artifa
cts）及びエッジアーティファクト（edge artifacts）となり得るということで
ある。

【００２３】・独立／パーピクセル露出時間制御センサ（Autonomous/Per-Pixel Controlled- Exposure Time Sensor）：この方法のため、各ピクセルの露出時間は独立して制
御され入射光強度に対して局所的に調節される。この方法を効率的に実施すれば
最もよい結果が得られる。この方向の２つの注目すべき試みが報告されている。

【００２４】報告されている一つの方法は、スタティック・セット−リセットフリップフロ
ップを組み込んだ単位セルに基づいている。各ピクセルをプログラム可能ポイン
ト（時間）でリセットすることで電荷蓄積が開始され（trigger）、それにより
電荷積分時間が制御される。不都合なことに、その結果は、単位セルの面積が大
きくなる、充填ファクタ（fill factor）が小さくなる、またはその両方が生じ
ることとなる。従って、この単位セルは微小ピクセル／高解像度のイメージセン
サには適さない。

【００２５】更に、イメージセンサのダイナミックレンジは列スキャンレート（column sca
n rate）に大きく依存する。列スキャンレートは各列のプログラミングレートに
よって制限される。例えば、列スキャンレートがピクセルクロックレートで行わ
れる場合（それ自体問題がありノイズの原因となるが）、各列プログラムは１ピ
クセル時間でロードされなければならない。これは、行制御レジスタをロードす
る非常に幅広で高速なバスによってしか行うことができない。

【００２６】 S. G. ChenとJ. P. Leeは彼らの論文“Adaptive Sensitivity CCD Image Sens
or: Charge-Coupled Devices and Solid-State Optical Sensors V”(Proc. SPI
E, Vol. 2415, pp. 303-309, 315)においてフリップフロップを用いることを検
討している。しかしながら、彼らはその論文の中でその実施の詳細については説
明していない。この論文では実施は６４：８：１の比の３つの異なる露出時間に
限定されている。多くのシーンにおいて、これらのステップは一般に量子化アー
ティファクト（quantization artifacts）を除去するには粗すぎる。

【００２７】報告されている第２の方法は、独立ピクセルリセット（Independent Pixel Re
set: ＩＰＲ）法である。この方法は、各単位セル内の積分コンデンサの電荷を
独立してリセットすることを必要とする。各単位セルは行リセット制御及び列リ
セット制御回路を通じて個々にリセットされる。この方法は面積効率の良いソリ
ューションとなる。

【００２８】しかしながら、この方法はその範囲が限られる。それは同じ露出時間の単位セ
ルが同時にリセットされないことに起因する。即ち、イメージセンサアレイの左
上角の単位セルは右下角の単位セルよりずっと早くリセットされる。例えば、も
しアレイが768×483行からなり、リセットが６７nsecのピクセルクロックで行わ
れるとすると、左上角のリセットと右下角のリセットの時間差は24.86msecとな
り、商業用のビデオ用途では許容できない。従って、この方法は実時間の１秒当
たり３０フレームのビデオレート用の大きなアレイには適さない。

【００２９】更に、センサの露出時間は例えば最大積分時間の１、１／２、１／４、１／８
及び１／１６のように数個の値に制限されており、これは実時間の高品質イメー
ジングにおいては満足できるものではない。従って、ＩＰＲ技法は現在のところ
ほとんどの商業的用途に適さないものである。

【００３０】（要約）本発明の目的は、向上された特性及びダイナミックレンジのシーンキャプチャ
（scene capture）が容易に可能な、新規な、改善されたＣＭＯＳイメージセン
サ構造を提供することである。

【００３１】本発明の好適実施例に基づくと、時間フレームの終わりにキャプチャしたイメ
ージを生成するセンサアレイが提供される。このアレイは、複数回のフレーム内
電荷積分（multiple within-frame charge-integrations）によってイメージを
検出する複数の単位セル、及び単位セルの各々を個別に制御する制御手段を有す
る。単位セルは、光電流積分及び非積分モードを有するプログラム可能な複数回
電荷積分式単位セル（programmable multiple charge-integration unit cells
）である。

【００３２】各単位セルは光検出器、光検出器からの電荷移送を蓄積する電荷蓄積素子、及
び単位セルの電荷積分状態を記憶するプログラム可能なメモリユニットを含む。

【００３３】制御手段は各単位セルの単一のフレームキャプチャにおいて、他の単位セルの
電荷積分と独立して、複数回の電荷積分を制御する手段を含む。

【００３４】制御手段は単一のフレームキャプチャ内でＮ個の電荷積分サブピリオドを提供
する手段を含み、ここで、Ｎは１に等しいかまたは１より大きい。

【００３５】各単一のフレームキャプチャ内において、制御手段は所定のセルグループ内の
各単位セルの電荷を概ね同時に個別に積分する。一般に、制御手段は行選択ライ
ンと列選択ラインを含む。行選択ラインは複数の第１信号を単位セルへと伝達し
、列選択ラインは複数の第２信号（例えばプログラム及びセンス信号）を単位セ
ルに伝達する。

【００３６】さらに、制御手段は単位セルのプログラムも行う。１グループのセル（例えば
１ラインの単位セル）は概ね同時にプログラムされ、好適には順次的に行われる
。プログラムするための手段が、複数の単位セルを含む１または複数のラインを
順次プログラムするための手段を含むこともできる。

【００３７】制御手段は電荷積分サブピリオドを定める手段を含み、ここで、別の態様とし
て、電荷積分サブピリオドは様々な時間長さをとる。制御手段はまた、クロック
時間単位で細かな時間分解（time resolution）を与える手段と、電荷積分ステ
ップの広いダイナミックレンジを与える手段とを含む。通常、広いダイナミック
レンジは２^Ｎ−１積分時間単位ステップの範囲内にある。

【００３８】更に、本発明の好適実施例によると、複数の単位セルでイメージを検出するた
めの方法が提供される。この方法は、単位セルの各々に個別にアクセスする過程
と、各単位セルの電荷積分を複数の他の単位セルの電荷積分とは独立して制御す
る過程とを有する。

【００３９】この方法は更に、各単位セルに対する電荷積分時間を決定する過程と、各単位
セルを決定された電荷積分時間に基づいてプログラムする過程とを有する。

【００４０】更に、本発明の好適実施例によると、複数の単位セルからなるイメージセンサ
アレイのイントラシーン（intra-scene）ダイナミックレンジを向上するための
方法が提供される。この方法は各単位セルに個々にアクセスする過程と各単位セ
ルを個々に制御する過程を含む。

【００４１】この方法はまた、単位セルの各々の電荷積分時間を個別に制御する過程を含み
、この過程は各セルを個別にプログラムすることを含む。個別にプログラムする
過程は、予め定められた電荷積分時間に基づいて各単位セルをプログラムする過
程と、各単位セルを複数の電荷積分サブピリオドでプログラムする過程を含む。

【００４２】更に、本発明の好適実施例によると、イメージをキャプチャするための複数の
単位セルを含むプログラム可能なイメージセンサが提供される。このセンサはデ
ータを担う第１の複数（Ｐ個）の入力ラインと、セルに接続された第２の複数（
Ｈ個）の列と（ここでＰはＨに等しいかまたはＨより小さい）、動画ビデオの単
一のフレーム内で、アレイをＮ回プログラムするべく、データを受け取り、受け
取ったデータを選択的に列へと分配するコントローラとを含む。

【００４３】一般に、データはプログラミングデータであり、複数の単位セルの各々に対す
る電荷積分／非積分状態データを含む。好適には、複数のプログラム可能な単位
セルの各々は個々に制御される。

【００４４】（発明の詳細な説明）以下、各ピクセルの電荷積分時間の独立した制御を容易にする新規なＣＭＯＳ
イメージセンサ構造及び方法を詳細に説明する。好適実施例では、独立したパー
ピクセル露出制御がピクセルの電荷積分時間を直接且つ独立して制御することに
より達成される。

【００４５】本発明は、インタレース及びノンインタレースの両方に使用される、２つの新
規なイメージセンサ構造について述べる。好適には、イメージセンサ構造は複数
電荷積分サブピリオドが可能な複数のイメージセンサ単位セルを含み、ピクセル
毎に個別の電荷積分時間が可能であることが好ましい。

【００４６】本発明の実施により、電荷積分時間を、多くの、様々な時間の、小さなステッ
プでプログラムすることが容易になる。その結果、数百または数千の露出時間値
が得られる。このことは、ダイナミックレンジの圧縮を効果的に行い、量子化ノ
イズ及びイメージアーティファクトを除去する上で重要である。動画ビデオに対
し、２^１０：１単位ステップの範囲の露出時間が可能である。このことは、概ね
人の眼の網膜の特性に匹敵する広いダイナミックレンジのシーンキャプチャを達
成するのに役立つ。

【００４７】更に、行プログラムローダの新規な使用により、本発明は全てのピクセルに対
し同時に異なる電荷積分時間を与える。本発明はビデオレートで全ての行プログ
ラムを、一度に１行ずつ、ロードすることについて述べる。更に、この動作はイ
メージセンサアレイの外でなされる。

【００４８】図１を参照されたい。図１は新規な改善されたノンインタレース型ＣＭＯＳイ
メージセンサアレイ構造であるアレイ１０を示している。アレイ１０は複数の単
位セル１２を含み、独立した、ピクセル毎の、電荷積分制御を実現する。

【００４９】図２も併せて参照されたい。図２はアレイ１０の基本構成ブロックである単位
セル１２を示している。単位セル１２は光をキャプチャし、対応する電気信号を
生成する。好適には、単位セル１２は、２０００年３月２日に出願された特許出
願PCT/1L00/00129（CMOS Unit Cell with Autonomous/Per-Pixel Charge Integr
ation Time Control Circuit）に開示された単位セルと同様に、複数の積分サブ
ピリオドが可能である。特許出願PCT/1L00/00129は本出願と同じ出願人によるも
のであり、本願に引証として加えられる。

【００５０】本明細書では、明瞭化を目的として、“単位セル”についての言及は“ピクセ
ル”についての言及と同じであり、“積分”は電荷積分と同義であるとする。

【００５１】アレイ１０内の全ての単位セル１２は、後に詳述するようにして、プログラム
サイクルを経るが、そこで予め定められた積分時間に対してプログラムされる。
そのような各プログラムサイクルの後、予め定められた積分時間が続く。そのよ
うな予め定められた積分サイクルの各々は一連の積分サブピリオド及び／または
一連の非積分サブピリオドを含み得る。積分時間が終了すると、単位セル１２の
読み出しがなされる。このようなリセット、プログラミングサイクル、積分サイ
クル及び読み出しの動作は繰り返される。積分時間はリセットから読み出しまで
の時間として定義される。

【００５２】積分サブピリオドの間、プリプログラムされた単位セル１２は単位セル１２内
にある積分コンデンサへと電荷を注入する。非積分サブピリオドの間、積分コン
デンサは集めた電荷を格納するが、プリプログラムされた単位セル１２はコンデ
ンサに追加的な電荷の注入をしない。PCT/1L00/00129に説明されているように、
積分及び非積分サブピリオドは複数個あり、予め定められたプログラムされたサ
イクルに応じて、積分と非積分の間で交互になってもよい。

【００５３】積分時間の間、電荷積分用に最初にイネーブルされている全ての単位セル１２
は光強度に“露出”される。全ての単位セル１２に対して積分時間は同じである
が、この期間に集められる電荷は単位セル１２毎に異なることに注意されたい。
単位セル１２毎に蓄積された電荷は実効電荷積分時間（即ち、各ピクセルに対す
る様々な積分サブピリオドの合計）及び入射光の局所的な強度に比例する。

【００５４】単位セル１２は、能動的に放電されない限り、その積分コンデンサにそれまで
に蓄積された電荷を維持する。そのようにして、単位セル１２はアナログ信号を
保持するアナログメモリ要素として機能する。

【００５５】従って、各単位セル１２のトータルの積分時間及びトータルの蓄積電荷は関連
する一連のプログラムされた積分／非積分状態に依存し、各サブピリオドは異な
る電荷積分作用を受ける。PCT/1L00/00129に基づくと、

【００５６】

【数４】

【００５７】となるような特別な場合に対して、次の関係が得られる（Ｔ_０は基本時間単位、
Ｔ_ｍはｉ番目の積分サブピリオドにおいて“ハイ（high）”に留まるInt信号、
ｑはシーケンス内のプログラム／積分サブピリオドの数、Ｔはトータルの電荷積
分時間）。

【００５８】

【数５】

【００５９】及び、

【００６０】

【数６】

【００６１】従って、積分時間はバイナリー数（ｕ_ｑ−１ｕ_ｑ−２．．．ｕ_２ｕ_１ｕ_０）_２によってプログラムすることが可能である。

【００６２】（ｕ_ｑ−１ｕ_ｑ−２．．．ｕ_２ｕ_１ｕ_０）_２が（００．．．０１）_２のときＴ _ｉ（min）＝Ｔ_０が最も短い積分時間となる。

【００６３】（ｕ_ｑ−１ｕ_ｑ−２．．．ｕ_２ｕ_１ｕ_０）_２が（１１．．．１１）_２のときＴ
は最も長い積分時間、即ち、

【００６４】

【数７】

【００６５】となる。

【００６６】ここで、Ｔ_ｍａｘは最大積分時間であり、ｑはプログラム／積分サブピリオド
の数、Ｔ_０は基本電荷積分時間単位である。

【００６７】（ｕ_ｑ−１ｕ_ｑ−２．．．ｕ_２ｕ_１ｕ_０）_２は最小値と最大値の間の任意の整
数をとることができ、Ｔ_０単位刻みで変えられる。従って、積分時間はＴ_０、２
Ｔ_０、３Ｔ_０、．．．と始まり、Ｔ_０刻みでＴ_ｍａｘに至る任意の値をとること
ができる。

【００６８】集められる電荷または対応する電圧はトータルの積分時間及び光電流の大きさ
に比例する。光電流それ自体は入射光の強度に比例する。

【００６９】このことは以下の２つの式にまとめられる。

【００７０】

【数８】

【００７１】

【数９】

【００７２】ここで、Ｉ_ｐｈは光電流、Ｔはトータルの積分時間、Ｃ_Ｉは積分コンデンサの
静電容量、Ｑ^ａは積分コンデンサに蓄積された電荷、Ｖ^Ｃは積分コンデンサの両
端の電圧である。

【００７３】式（４）−（９）の具体化については後に図６及び１２を参照して説明する。

【００７４】図１を参照すると、アレイ１０はｘ軸に沿った行及びｙ軸に沿った列をなすよ
うに配列されたラインからなるアレイを有している。単位セル１２はこれらライ
ンのｘ、ｙノードに配置されそれに接続されている。これらのラインは各単位セ
ル１２の積分時間を制御する電気信号を担う。識別を容易にするため、各単位セ
ル１２はそのｘ、ｙ軸上の位置によって指定される。例えば、（ｙ＝０，ｘ＝０
）に位置する単位セル１２は単位セル１２（０，０）として同定され、（ｙ＝Ｖ
−１，ｘ＝Ｈ−１）に位置する単位セルは単位セル１２（Ｖ−１，Ｈ−１）とし
て同定される。

【００７５】アレイ１０は更に、水平軸及び垂直軸上に配置された複数の回路を含んでいる
。一好適実施例では、読み出し回路１４及び行プログラムローダ１８が水平軸即
ちｙ軸に沿って配置され、行プログラム／読み出しデコーダ１６が垂直軸即ちｘ
軸に沿って配置される。垂直及び水平といった用語の使用は説明をわかりやすく
することを目的としたものであって、これら回路を別の場所に配置したものも本
発明の権利範囲に含まれる。

【００７６】好適実施例では、ラインのアレイは、行読み出し（RwRd）ライン、行プログラ
ム（RwPrg）ライン、列検出（ColSense）ライン、列プログラム（ColPrg）ライ
ン、リセット（Rst）ライン、及び積分（Int）ラインとして概ね示されるライン
を含む。各ラインは関連する信号を担う。即ち、RwRdラインはRwRd信号を担い、
他も同様である。

【００７７】各ラインの位置の指定はそのｘまたはｙ軸上の位置によって表され、一般にそ
れにより指定される。即ち、ｘ＝０に位置するColPrgラインはColPrg_0ラインと
して示され、ｙ＝ｉに位置するRwPrgラインはRwPrg_iとして示される。

【００７８】 Intライン：Int（即ち、積分（Integration））ラインは、複数のラインに別
れる一本のラインであり、全ての単位セル１２に接続される。IntラインはInt信
号を伝達する。全ての単位セル１２における積分はInt信号の制御を受ける。好
適には、Int信号がハイのとき、電荷積分が行われる。積分サブピリオドの間（I
nt信号がハイのとき）、積分するようにプログラムされている関連する単位セル
１２は、電荷積分を行う。

【００７９】特定の単位セル１２が特定のサブピリオドの間積分を行うようにプログラムさ
れていたとしても、積分はInt信号がハイの場合にしか行われない。逆に、Int信
号がハイであっても、特定の単位セル１２が積分しないようにプログラムされて
いれば、積分は行われない。

【００８０】 Rstライン：Rst（即ち、リセット）ラインは、複数のラインに別れる一本のラ
インであり、全ての単位セル１２に接続される。Rstラインは、アレイ１０内の
単位セル１２全てを同時にリセットするRst信号を担う。Rst信号は単位セル１２
内にあるトランジスタをターンオンし、前回の読み出しの後に残っている電荷を
引き抜き、次の積分時間に備えて積分コンデンサの状態を整える。

【００８１】別の態様として、リセットは明示的になされる必要は必ずしもなく、読み出し
フェーズの中で暗黙的に行われてもよい。その場合、Rstライン及び関連するト
ランジスタは除去される。

【００８２】 RwRdライン：好適実施例において、RwRd（即ち、行読み出し（row-read））ラ
インは行プログラム／読み出しデコーダ１６に接続され、RwRdラインの位置指定
はRwRd_0からRwRd_V-1の範囲に渡る。各RwRdラインはそれぞれの行上の関連する
単位セル１２に接続される。RwRdラインは、関連する単位セルの読み出しを制御
する行読み出し（RwRd）信号を担う。RwRd_i信号がハイで他の全てのRwRd信号が
ロー（low）のとき、単位セル１２（i,j）の内容が読み出される。通常、単位セ
ル１２は電荷積分サイクルの終了後に読み出される。

【００８３】 RwPrgライン：好適実施例において、RwPrg（即ち、行プログラム（row-progra
m））ラインは行プログラム／読み出しデコーダ１６に接続され、RwRdラインの
位置指定はRwPrg_0からRwPrg_V-1の範囲に渡る。各RwPrgラインはそれぞれの行
上の関連する単位セル１２に接続される。RwPrgラインは、関連する単位セルの
プログラミングを制御する行プログラム（RwPrg）信号を担う。単位セル１２の
プログラミングは、各単位セル１２に対する電荷積分シーケンスを決定する。好
適には、プログラミングは行毎に行われる。即ち、RwPrg_i信号がハイで他の全
てのRwRd信号がロー（low）のとき、行ｉ内の単位セル１２のプログラムがなさ
れる。

【００８４】好適実施例においては、単位セル１２のプログラミングは読み出しの開始の前
、またはオフラインでなされる。従って、時間を消費するプログラミングはアレ
イ１０の積分または読み出しタイミングに影響を与えない。

【００８５】 RwRd信号及びRwPrg信号は互いに連携して機能する。RwRd信号がハイのとき、R
wPrg信号はローであり、また逆も成り立つ。

【００８６】 RdEn及びPrgEn信号：RwRd信号は、関連する単位セル１２の蓄積された電荷の
読み出し（電流／電圧）の読み出しを許可するRdEn（即ち、読み出しイネーブル
（read-enable））信号を活動化（activate）する。同様に、RwPrg信号は、関連
する単位セル１２のプログラミングを許可するPrgEn（即ち、プログラムイネー
ブル（program-enable））信号を活動化する。

【００８７】 ColSense及びColPrgライン：好適実施例では、ColSense（即ち、行検出（colu
mn-sense））及びColPrg（即ち、行プログラム（column-program））ラインが行
プログラムローダ１８と読み出し回路１４との間において延びている。一好適実
施例では、ColSense及びColPrgラインは交互にアクティブになる。即ち、ColSen
seラインがアクティブのときはColPrgは非アクティブとなり、逆も成り立つ。こ
のようにして、同じ物理的ラインを両方の機能に用いることができる。別の態様
として、ColSenseラインとColPrgラインを物理的に別々のラインとすることもで
きる。

【００８８】 ColSense/ColPrgラインの位置指定は、ColSense_0/ColPrg_0からColSense_H-1
/ColPrg_H-1の範囲に渡る。各ColSense/ColPrgラインはそれぞれ列上の関連する
単位セル１２全てに接続される。

【００８９】好適実施例において、ColSense/ColPrgラインはプログラミングと読み出しに
共通しており、ColSense/ColPrg信号を担う。ColSense/ColPrg信号は、多重化さ
れた入力／出力信号であり、電荷積分時間の間は入力信号として、読み出しサイ
クルの間は出力信号として、交互に働く。

【００９０】プログラミングシーケンスの間、ColSense/ColPrg信号はColPrg_0/ColPrg_V-1
ラインとして働き、行プログラムローダ１８によって能動的に駆動されるColPrg
信号を提供する。ColPrg信号の値は、次の積分サブピリオドにおいて光電流によ
る電荷を単位セル１２が積分するかしないかを決定する。

【００９１】 ColPrg信号がローのとき、単位セル１２は電荷積分を許可しないようにプリプ
ログラムされる。逆に、ColPrg信号がハイのとき、単位セル１２は電荷積分を許
可するようにプリプログラムされる。別の態様として、単位セル１２は、ColPrg
信号の逆の極性に対して応答するようにプログラムされてもよい。

【００９２】読み出しサイクルの間、ColSense/ColPrgラインはColSense_0/ColSense_H-1と
して働き、ColSense信号を提供する。行プログラムローダ１８の出力は３状態（
tristated）であり、関連する単位セル１２からの読み出しがイネーブルされ、
読み出し信号が読み出し回路に送られる。

【００９３】行プログラム／読み出しデコーダ１６：デコーダ１６は１または複数のRwRdラ
インを選択し、RwRd信号を活動化する。それによって関連する単位セル１２にお
ける蓄積された電荷の読み出しがイネーブルされる。好適実施例では、選択され
た単位セル１２の読み出しフェーズは、RwRd信号がハイで、且つ、同時にRwPrg
信号がローで行プログラミングが行われていないときになされる。

【００９４】読み出し用に選択されるべき適切なRwRdライン（例えばRwRd_z）を指定するた
め、行プログラム／読み出しデコーダ１６は所定の組み合わせのラインアドレス
（RwAdr）入力信号を活動化する。そのようなRwAdr信号の組み合わせは数“ｚ”
を表すバイナリーの組み合わせを生成する。

【００９５】逆に、アレイ１０のプログラミングフェーズでは、RwRdラインは非アクティブ
となり、RwPrgラインがアクティブとなってアレイ１０内の単位セル１２のプロ
グラミングを行単位に行うことが可能となる。RwRdの動作と同様に、所定の組み
合わせのRwAdr入力信号を活動化し、プログラミングの対象となる適切な行を指
定する。

【００９６】適切なRwAdr信号の選択は次のようにして計算される。“ａ”をRwAdr信号の数
とすると、

【００９７】

【数１０】

【００９８】

【数１１】

【００９９】（ａ）ｚ≧Ｖ―１となるような組み合わせの一つを選択すると、全てのRwRdライ
ン及びRwPrgラインを選択しないこととなる。（ｂ）全てのRwRdラインが選択解除され、RwRd信号がローの場合、行プログラム
／読み出しデコーダ１６はRwPrgラインの中の一つを選択する。従って、特定のR
wPrg_zラインに対して（ここでｚ＝(RwAdr_a-1, RwAdr_a-2, ..., RwAdr₁, RwAdr₀ )₂ ）、RwPrg_zライン上にある全ての単位セル１２（z,j）が選択され、それに
接続されたColPrg_0/ColPrg_H-1ラインによって同時にプログラムされる。

【０１００】好適実施例では、ダイナミック型の行プログラム／読み出しデコーダ１６が推
奨される。それにより、内部デコーダプレチャージに行クロック（RwClk）が用
いられる。プレチャージは各行選択の前に行われる。内部プレチャージは、全て
のラインをローに引き落とすことにより、全てのRwRdライン及びRwPrgライン選
択を解除する。なお、他の選択／選択解除タイミング機構も可能であり、本発明
の範囲に含まれるものである。

【０１０１】読み出し回路１４：読み出し回路１４はアレイ１０内の各単位セル１２からの
集められた電荷の読み出しをイネーブルする。読み出し回路１４は各ColSenseラ
インまたは列毎に一つのセンスアンプ（図示せず）を有する。センスアンプは読
み出される単位セルからの電気信号を検出し（電荷、電圧または電流のいずれか
）、検出した信号をよりロバストなビデオ信号に変換する。

【０１０２】 RwRd信号は行単位に各行の読み出しイネーブルし、センスアンプが行単位に単
位セル１２の読み出しを行うことを可能とする。各センスアンプからの出力は時
間的に多重化され読み出し回路の出力に送られる。読み出し（RdOut）信号と協
調したピクセルクロック（PrgClk）信号が、読み出し回路１４で受信され、それ
によって読み出しが駆動され、単位セル１２の読み出しタイミングが調整される
。集められた電荷の各々を表す信号はビデオ信号Ｖoutに変換され、出力バッフ
ァ３４を通じて順次出力される。

【０１０３】読み出し回路１４の実現態様は様々なものが可能である。例えば、ビデオ出力
をデマルチプレクスし複数のビデオ出力を通じて同時に読み出すことで、ピクセ
ルビデオ読み出しプロセスの高速化を図ることもできる。

【０１０４】別の好適実施例では、異なる読み出し構造及び異なる出力シーケンスが具現さ
れる。例えば、読み出し速度を上げるため、いくつかのピクセルを同じピクセル
ピリオド（pixel period）で読み出してもよい。

【０１０５】行プログラムローダ１８：図３を参照すると、行プログラムローダ１８の好適
実施例が示されている。行プログラムローダ１８は単位セル１２の各々を積分／
非積分状態にプログラムするのを容易にする。好ましくは、行プログラムローダ
１８はプログラムメモリまたは電荷積分プログラムジェネレータ（図示せず）か
らロードされる。このメモリまたは電荷積分プログラムジェネレータはアレイ１
０の一部であるか、あるいは構造の外部にあり、プログラムローダ１８に入れら
れる。

【０１０６】好適実施例では、単一行プログラムが複数の外部入力ライン２８を介して行プ
ログラムローダ１８の内部メモリにロードされる。各入力ライン２８の入力ピン
は、行プログラムをシフトして入力するのに用いられる複数のシフトレジスタ入
力３０の一つに接続される。各シフトレジスタ３０はｋ（またはｒ）個のステー
ジ３１を有する。好適には、各シフトステージ３１はＤ型フリップフロップであ
り、図３では、ステージ３１への入力はＤで示され、出力はＱとして示され、ク
ロック入力はＣＫとして示されている。

【０１０７】ステージ３１の総数はアレイ１０内のColPrgラインの総数に一致する。

【０１０８】例として、アレイ１０はｐ個のシフトレジスタ３０を含んでいる。従って、Ｈ
がアレイ内のColPrgラインの数であり（ステージ３１の総数でもある）、ｐが行
プログラムローダ１８への入力ライン２８の数であり（シフトレジスタ３０の数
でもある）、ｐ−１個のレジスタ３０がｋ個のステージ３１を有し、一つのレジ
スタ３０がｒ個のステージ３１を有するとした場合（ここでｒ≦ｋ）、

【０１０９】

【数１２】が成り立つ。

【０１１０】例１：行プログラムローダ１８の一好適実施例では、Ｈ＝７６８個の列がアレイ１０
内に含まれ、ｐ＝１６個の入力ライン２８の各々が関連するシフトレジスタ３０
に接続される。１６個のシフトレジスタ３０の各々は、ｋ＝４８個のステージ３
１を含む。従って、７６８＝１６・４８の関係が成り立つ。この例では、ｒ＝０
であり、従ってＨ＝（ｐ・ｋ）である。

【０１１１】例２：行プログラムローダ１８の別の好適実施例では、Ｈ＝７５６個の列がアレイ１
０に含まれ、ｐ＝１６個の入力ライン２８がある。ｐ個の入力ライン２８は、ｋ
＝４８個のステージ３１を有する１５個のシフトレジスタ３０と、ｒ＝３６個の
ステージを有する一つのシフトレジスタ３０とに接続される。従って、７５６＝
［（１６−１）・４８］＋（１・３６）＝（１５・４８）＋３６が成り立つ。

【０１１２】行プログラムローディングの速度を上げるため、ｐ個のシフトレジスタ３０は
全てｐ個の入力ライン２８によって同時にロードされる。本発明の好適実施例に
おいて、入力ライン２８はデータをシフトレジスタ３０に最下位ビットから最上
位ビットの順にロードする。このように、プログラムデータが最下位ビットを最
初に最上位ビットが最後になるように順に入力される場合、ｋ回のシフトの後、
データがシフトレジスタ３０内に正しいオーダーで（左から右へ）格納されるこ
ととなる。

【０１１３】しかしながら、このルールの例外は、ｒ個のステージ３１を有する最後のシフ
トレジスタ３０である（ｒはｋ以下）。従って、他のｐ−１個のシフトレジスタ
３０と動作を同期させるため、最後のシフトレジスタ３０に対するデータはｋ−
ｒ個のガーベッッジ／ドントケア情報ビットで始まり、その後にｒ個の情報ビッ
トが続くようにしなければならない。

【０１１４】全ラインをロードするのにかかる時間Ｔ_ＬｄＲｗは、

【０１１５】

【数１３】または、

【０１１６】

【数１４】

【０１１７】となる。ここで、Intg関数は関数の引数の整数部である。

【０１１８】例３：行プログラムローダ１８のこの例では、Ｈ＝７６８個の列がアレイ１０に含ま
れ、ｐ＝３２個の入力ライン２８があり、それらは各々関連するシフトレジスタ
３０に接続される。各シフトレジスタ３０はｋ＝２４個のステージ３１を含む。

【０１１９】５７．２７２ＭＨｚのプログラミングクロック（ピクセルクロックの４倍の周
波数。即ち、４・１４．３１８ＭＨｚ＝５７．２７２ＭＨｚ）に対し、Ｔ_ｐ＝（
クロック時間）は１７．４６nsecである。従って、全ラインをロードするのにか
かる時間Ｔ_ＬｄＲｗは４１９．０４nsecである。

【０１２０】４１９．０４nsec＝２４・１７．４６または、４１９．０４nsec＝［１・（７６８／３２）］・１７．４６だからである。

【０１２１】行プログラムの最後のビットをシフトインすると、プログラム全体が、好適に
は一連のＤ型フリップフロップを含むラインレジスタＬＲに送られる。

【０１２２】ラインレジスタＬＲに格納されたデータまたはプログラムは行ロード（LdRw）
ラインを介してＨ個の３状態バッファ３２のセットへと送られる。各３状態バッ
ファ３２は関連するColPrgラインを駆動し、関連する列のプログラミングをイネ
ーブルする。

【０１２３】上記したように、ColPrg信号の値は単位セル１２が積分／非積分サブピリオド
において光電流電荷を積分するかしないかを決定する。従って、バッファ３２に
よってColPrgラインにロードされたデータは関連する単位セル１２の次の積分／
非積分サブピリオドを定める一連の値（０及び１）である。

【０１２４】データがラインレジスタＬＲへと転送され、関連する列のプログラミングが始
まると、シフトレジスタ３１は自由となり、次のラインのプログラムロードのた
めのデータを受信可能となる。従って、ColPrg_iラインのプログラミングはその
後のColPrg_i+1のローディングと同時に行われる。

【０１２５】Ｖ個の行があるような実施例に対して、アレイ１０全体をロードするのにかか
る時間は次の式で表される。

【０１２６】

【数１５】

【０１２７】例４：例３において説明した場合に対して、アレイ１０がＶ＝４８３個の行を有する
場合は、従って、Ｔ_ｐｒｇ＝202.39632μsec＝483・[1・(768/32)]・17.46 となる。

【０１２８】更に図４Ａ及び図４Ｂを参照すると、行プログラムローダ１８によって実行さ
れる一つのラインのプログラミングについて図示されている。図４Ａ及び図４Ｂ
において示されている信号は、図３に示したハードウェアから受信されるか或い
はその上で動作するものである。従って、符号は同様であり、XfrRw（即ち行転
送（transfer-row））ラインはXfrRw信号を送り、入力ライン２８は入力データ
信号を送る。

【０１２９】図４Ａの一番上の段はプログラムクロック（PrgClk）パルスを示している。Pr
gClkパルスの各立ち上がりにおいて、時間周期Ｔ_ｐが始まる。従って、時間周期
Ｔ_ｐはPrgClkパルスの立ち上がりと立ち上がりの間に渡る。

【０１３０】 PrgClk信号の立ち下がり毎に、新たなデータ（Input_0, Input_1,..., Input_
p-2, 及びInput_p-1）が入力２８に提供される。PrgClkがハイになる度、データ
（Input_0, Input_1,..., Input_p-2, 及びInput_p-1）はステージ３１にロード
される。入力ライン２８はアレイ全体がロードされるまで、連続的にデータ（入
力信号）をロードし、それをステージ３１からステージ３１へとシフトする。

【０１３１】時間を効率よく利用するため、図３に関連して説明したように、各入力ライン
２８は、ｋ個のステージ３１を有する関連するシフトレジスタ３０をロードする
。従って、ｋ個のPrgClk信号の後、各入力ライン２８はｋ個のステージ３１のロ
ードを完了していることとなる。なお、図４Ａでは図を見やすくするため、４つ
の入力ライン２８に関連する４つの入力信号しか示していない。しかしながら、
当業者には明らかなように、本発明は、行ローダ１８に信号を供給する、関連す
る入力ライン２８に対応した適切な数の入力信号を伴うものである。

【０１３２】全ての入力信号がステージ３１にロードされると、行転送（XfrRw）信号（図
４Ｂ）は、プログラミングを完了した行から接続を解放し、プログラミングを行
うべく指定された次の行へと接続する。XfrRw信号は好適には外部で制御される
信号である。

【０１３３】続いて行ロード（LdRw）ラインは、プログラミングの間バッファ３２をイネー
ブルするLdRw信号を発する。図４Ｂに示したように、XfrRw信号がローディング
のため行ｉ−１を解放すると、LdRw信号によって行ｉ−１がロードされる。

【０１３４】 LdRw信号と同時に示されているのは、ColPrg_j信号、RwAdr信号、及びRwPrg信
号である。ColPrg信号は特定の行へバッファ３２を介して送られるデータである
。ColPrg信号は関連する列に対するプログラム命令を指定するデータを含んでい
る。即ち、ColPrg_j信号は列ｊに対するプログラミング命令を含む。

【０１３５】 RwAdr信号はロードされるべき行のアドレスを含み、データが適切な行にロー
ドされるようにする。RwPrg信号は適切な関連する行に対するプログラム命令を
指定するデータを含む。

【０１３６】上記したように、アレイ１０は列と行のマトリクスとして構成される。行ロー
ダ１８は選択された行にデータをロードし、プログラミング情報はその行をさえ
ぎる全ての列に対して送られる。従って、影響を受ける単位セル１２はその選択
された行のピクセルである。

【０１３７】図５を参照すると、アレイ１０全体の１プログラミングシーケンスのタイミン
グ図が示されている。図５の最上段は、図３及び式１３に関連して定義したよう
に複数の時間Ｔ_ＬｄＲＷを複合した時間Ｔ_ｐｒｇの間ハイに留まるPrg信号を示
している。Ｔ_ｐｒｇはアレイ１０全体の１プログラミングシーケンスに必要な時
間である。

【０１３８】一連のXfrRw信号がハイになると、プログラムされるべき一連の行を解放する
。各XfrRw信号の立ち下がりと同時に、関連するLdRw信号がハイになる。従って
、XfrRw信号が行０を解放すると、LdRw信号０がハイになり、それによって行０
がラインレジスタのデータを受け取る準備ができる。

【０１３９】 LdRw信号の各開始とともに、全てのColPrg及びRwAdr信号は状態を変え、図４
において説明したような適切なタスクを実行する。

【０１４０】図５に示したように、特定の行に対するLdRw信号がハイになると、その特定の
行に関連する行に対するRwPrg信号のみがハイになる。従って、LdRw_0信号の立
ち上がりと同時に、RwPrg_0が行０のプログラミングを開始し、LdRw_1信号の立
ち上がりと同時に、RwPrg_1が行１のプログラミングを開始する。よって、行０
から行Ｖ−１への行プログラミングの進行を図５から理解することができる。

【０１４１】 Int信号（図５の最下段）はプログラミングシーケンスの間ローであり、電荷
積分をディスエーブルする。従って、プログラミングシーケンスの間積分は行わ
れず、積分プロセスに干渉することなくプログラミングの実行がイネーブルされ
る。

【０１４２】図６を参照すると、アレイ１０のプログラミング及び積分シーケンスのタイミ
ング図が示されている。アレイ１０はｑ回プログラミング及び積分がなされるが
、各積分サブピリオドＴｑの前にアレイ１０全体のプログラミングがなされる。

【０１４３】図６に示されているように、各プログラミングシーケンスの後に積分サブピリ
オドが続く。本発明の好適実施例において、積分サブピリオドはサイクル毎に半
分にされ、第２の積分サブピリオドＴ_ｑ−２は第１の積分サブピリオドＴ_ｑ−１の半分となっている。

【０１４４】各単位セル１２は、係数ベクトル（ｕ_ｑ−１ｕ_ｑ−２．．．ｕ_２ｕ_１ｕ_０）_２によって定められる、ｕ_ｍプログラミング係数の固有のセットによって支配され
る積分を行う。プログラミング係数ｕ_ｍは各プリプログラムされた積分サブピリ
オドに対して積分または非積分状態を定義し、ｕ_ｍがハイ（１）のときは積分が
実行され、ｕ_ｍがローのときは積分が行われないようにする。

【０１４５】従って、トータルの積分時間Ｔは、式（６）に示したように、プログラミング
係数ｕ_ｍ及び基本時間積分単位Ｔ_０によって決定される。従って、各単位セル１
２は固有の且つ独立して定義される電荷積分、即ち、電荷積分時間を経る。

【０１４６】図６に示されているように、Rst信号がハイになると、単一フレームのプログ
ラミング／積分／読み出しが開始される。Rst信号の直後には第１アレイプログ
ラミングサイクルが続く。

【０１４７】第１電荷積分の間、最上位のプログラミング係数ｕ_{ｑ−１，ｉ，ｊ}がそれぞれ
の単位セル１２にプログラムされている。第１アレイプログラミングの後にアレ
イ１０全体の電荷積分が続く。特許出願PCT/1L00/00129に記載されているように
、複数の電荷積分サブピリオドを伴う単位セル１２に対し、ｕ_{ｑ−１，ｉ，ｊ}＝
１の場合、単位セル１２（ｉ，ｊ）は時間Ｔ_ｑ−１＝２^ｑ−１・Ｔ_０の間電荷積
分を行う。しかしながら、ｕ_{ｑ−１，ｉ，ｊ}＝０の場合、単位セル１２ではこの
電荷積分ステップでは積分がなされない。このサイクルの後には、別のサイクル
が続く。この次に続くサイクルもアレイ全体のプログラミングから始まるが、こ
のときはｕ_{ｑ−２，ｉ，ｊ}係数でプログラミングされる。この後別の電荷積分ス
テップが続くが、このときは時間Ｔ_ｑ−２＝２^ｑ−２・Ｔ_０の間行われる。

【０１４８】サブピリオド電荷積分は最後の電荷積分（このときアレイは係数ｕ_{０，ｉ，ｊ} によってプログラムされ、最短積分Ｔ＝Ｔ_０となる）まで続く。各電荷積分では
、積分コンデンサに追加的に電荷が蓄積され、次の電荷積分まで保持される。実
効的に、各ピクセルに対する積分時間は異なり、式（６）によって定義されるよ
うにプログラミング係数ｕ_ｍによって支配される。

【０１４９】なお、ここでは積分サブピリオドＴ_ｍは最長から最短まで変化しているが、タ
イミングスケジュールの別の変形実施態様も可能であり、本発明の範囲内に入る
ものである。

【０１５０】プログラミング／積分時間の後にはイメージセンサアレイの読み出しが続く。
Ｔをトータルの積分時間、Ｔ_Ｒｄをイメージセンサアレイの読み出し時間、Ｔ_Ｐ _ｒｇをトータルのプログラミング時間、Ｔ_ＦＲを単一のフレームに割り当てられ
た時間、そしてｑをプログラム／積分サイクルの数とすると、（１６）Ｔ_ＦＲ＝Ｔ＋ｑ・Ｔ_Ｐｒｇ＋Ｔ_Ｒｄとなる。

【０１５１】例５：例３及び４で説明したイメージセンサに対し、プログラム／積分サイク
ルの数ｑ＝10；イメージセンサの読み出しに対しＴ_Ｒｄ＝８msec；積分に対しＴ
＝23.31msec；例４からのＴ_ｐｒｇは202.39632μsecとする。動画ビデオに対し
フレームレートは１秒当たり３０フレームなので、Ｔ_ＦＲ＝33.333msecとなる。
また１０回のプログラムサイクルによって消費される時間は2.023msecとなる。
そうすると、次の関係が成り立つ： 33.333msec＝23.31msec＋10・202.39632μsec＋８msec なお、１０回の積分があることから、２３．３１msec以下でステップ式に増加
する１０２３通りの異なる電荷積分値が可能である。

【０１５２】上記実施例から、各ピクセルを、時間単位刻みでプログラムされる広い範囲の
電荷蓄積時間で個々に独立してプログラムすることが可能であることがわかる。
このことは、広いダイナミックレンジのシーンをキャプチャするのに有効であり
、また、量子化ノイズを低減する上で重要である。プログラミングによって消費
される時間は十分に短く設計することが可能であり、最大積分時間にほとんど影
響しない。

【０１５３】本発明の別の有用な側面は、広い電荷積分時間ダイナミックレンジ（ＤＲ_Ｔ）
である。電荷積分時間ダイナミックレンジ（ＤＲ_Ｔ）が、

【０１５４】

【数１６】

【０１５５】で定義されるとすると（ここでＴはトータルの積分時間、Ｔ_０は基本時間積分単
位）、次の式が得られる。

【０１５６】

【数１７】

【０１５７】ｑ>>１とすると、次の式が得られる。

【０１５８】

【数１８】

【０１５９】積分時間ダイナミックレンジＤＲ_Ｔパラメータは人工網膜の高いダイナミック
レンジを実現する上でのキーとなる特性の一つである。プログラムロードバスが
広いほど及び／またはプログラムクロックが速いほど、より多くのプログラム／
積分サイクルが可能となり、従ってより広い積分時間ダイナミックレンジを得る
ことができる。

【０１６０】このように、本発明の実施例に基づいて構築され動作することで、アレイ１０
は単一の積分時間内で（または、単一フレーム内でといっても等価）、複数のプ
ログラミング及び電荷積分サブピリオドを提供する。約６０ＭＨｚのプログラム
クロックで動作する回路からなる提示された例は、現在の技術水準をなすＣＭＯ
Ｓ技術によって実現可能である。しかしながら、プログラムクロックが信号ノイ
ズに及ぼし得る影響を除去することに注意を払う必要がある。アレイ１０の外部
にある行プログラムローダ１８を介してプログラムがなされことから、回路は注
意深く隔離され、アレイから切り離される。たとえば、行プログラムローダ１８
の配置周りに適切なガードリング（guard ring）を設けることがこの目的を達成
するのに有効となり得る。

【０１６１】インタレースイメージセンサＴＶ形式イメージセンサは通常インタレースモードで動作する。インタレース
モードでは、フレーム出力は２つのフィールドに分割される。第１フィールドピ
リオドでは、ライン０、２、４、．．．が読み出される。第２フィールドピリオ
ドでは、ライン１、３、５、．．．が読み出される。読み出しタイミングはＴＶ
形式（ＮＴＳＣまたはＰＡＬ形式）のタイミングと整合される。インタレースイ
メージセンサでは、一方のフィールドについてプログラム／積分サイクルがなさ
れる一方で、他方のフィールドで読み出しがなされる。

【０１６２】図７及び図８を参照すると、インタレース型ＣＭＯＳイメージセンサアレイ５
０に対する独立／パーピクセル電荷積分制御の実施における様々な側面が示され
ている。

【０１６３】図７はイメージセンサアレイ５０のブロック図である。図８はアレイ５０内で
用いられる単位セル５２を示している。アレイ１０と同様の要素には同様の符号
を付し、これ以上説明しない。

【０１６４】好適実施例において、イメージセンサアレイ５０はＨ個のColPrg/ColSense列
と、Ｖ個のRwPrg/RwRdライン（行）を有し、ここでＶは奇数とする。好適には奇
数番のColPrgラインのプログラミングは偶数番のColSenseラインの読み出しと同
時になされる。

【０１６５】従って、この好適な実施のため、単位セル５２はColPrgラインがColSenseライ
ンから分離されていることを必要とする。

【０１６６】しかしながら、単位セル５２の他の側面は単位セル１２と同様であり、更なる
説明はしない。

【０１６７】イメージセンサアレイ５０は２つの行プログラム／読み出しデコーダ１６Ｅ、
１６Ｄを含んでいる。一方のラインデコーダが読み出しを制御している間、他方
はプログラミングを制御する。

【０１６８】行プログラム／読み出しデコーダ１６Ｅは偶数番の読み出し（RwRd）及びプロ
グラム（RwPrg）ラインを制御する。読み出しサイクルの間、デコーダ１６Ｅは
偶数番のRwRdライン（RwRd_0, RwRd_2, RwRd_4, RwRd_6....）を生成する。プロ
グラム／積分サイクルでは、デコーダ１６Ｅは偶数番のRwPrgライン（RwPrg_0,
RwPrg_2, RwPrg_4, RwPrg_6....）を生成する。

【０１６９】デコーダ１６Ｅの動作は複数の信号、即ち、偶数読み出し（read-even: RdEve
n）信号及び偶数プログラム（program-even: PrgEven）信号によって制御される
。RdEven信号がローでPrgEven信号がハイのとき、偶数番のRwPrgライン上の単位
セル５２が活動化される。RdEvenがハイでPrgEvenがローのとき、偶数番のRdRw
ライン上の単位セル５２が活動化される。RdEvenとPrgEvenの両方がローのとき
、デコーダ１６ＥからのRwRd及びRwPrgラインは全てローであり、従って非アク
ティブとなる。

【０１７０】行プログラム／読み出しデコーダ１６Ｄは奇数番の読み出し及びプログラムラ
インを制御する。読み出しサイクルの間、デコーダ１６Ｄは奇数番の読み出しラ
イン（RwRd_1, RwRd_3, RwRd_5, RwRd_7....）を生成する。プログラム／積分サ
イクルでは、デコーダ１６Ｄは奇数番のプログラムライン（RwPrg_1, RwPrg_3,
RwPrg_5, RwPrg_7....）を生成する。

【０１７１】デコーダ１６の動作は複数の信号、即ち奇数読み出し（read-odd: RdOdd）信
号及び奇数プログラム（program-odd: PrgOdd）信号によって制御される。RdOdd
信号がローでPrgOdd信号がハイのとき、奇数番のRwPrgライン上の単位セル５２
が活動化される。RdOddがハイでPrgOddがローのとき、奇数番のRdRwライン上の
単位セル５２が活動化される。RdOddとPrgOddの両方がローのとき、デコーダ１
６ＤからのRwRd及びRwPrgラインは全てローであり、従って非アクティブとなる
。

【０１７２】好適実施例では、RdEven信号はRdOdd信号と逆の極性であり、PrgEven信号はPr
gOdd信号と逆の極性である。しかしながら、この例では、全てのRwRdライン及び
RwPrgラインが非活動化されているときは全てのラインが同じ極性となることに
注意されたい。従って、デコーダ１６Ｅが偶数プログラム制御信号を生成すると
き、デコーダ１６Ｄは奇数読み出し制御信号を生成し、逆も成り立つ。

【０１７３】本発明のインタレースでの実施例に整合するように、読み出し回路１４は偶数
番と奇数番のRwRdライン上の単位セル５２を交互に読み出す。好適には、偶数番
のRwRdライン上の単位セル５２が最初に読み出され、続いて奇数番のRwRdライン
上の単位セル５２の読み出しがなされる。

【０１７４】偶数番の単位セル５２に対するプログラム／積分サイクルは奇数番の単位セル
５２の読み出しと同時になされる（逆も成り立つ）ため、Rst信号とInt信号は偶
数フィールドと奇数フィールドに対して分かれていることが好ましい。

【０１７５】従って、偶数積分（integrate-even: IntEven）信号が、偶数番のIntライン上
の単位セル５２の積分を活性化する。IntEven信号は、偶数番のRwRdライン上の
単位セル５２の読み出しの間は非活性化される。

【０１７６】また、偶数リセット（reset-even: RstEven）信号が、偶数番のRstライン上の
単位セル５２のリセットを活性化する。Rst信号は、偶数番のRwRdライン上の単
位セル５２の読み出しの間は非活性化される。

【０１７７】奇数積分（integrate-odd: IntOdd）信号及び奇数リセット（reset-odd: RstO
dd）信号は奇数番ライン上の単位セル５２に対して同様の機能を果たす。

【０１７８】図９を参照すると、行プログラムローダ５８が示されている。また図１０には
、ローダ５８の単一の行プログラミングにおける使用について示すタイミング図
が図示されている。図１１は、偶数フィールドラインプログラミングのタイミン
グ図である。上記した実施例と同様の要素には同様の符号を付し、以下では説明
を省略する。

【０１７９】図９に示した流れは図３に示した流れと同様であり、図３に関連して上記にお
いて説明したのと同様に機能する。しかしながら、単位セル５２は別個のColPrg
ラインとColSenseラインを有しており、従って３状態は必要なく、図９では示さ
れていないことに注意されたい。

【０１８０】また、図１０及び図１１に示したタイミングはそれぞれ図４及び図５に示した
のと同様であり、これらの図を参照して上述したのと同様に機能する。

【０１８１】しかしながら、図１１はPrgEven信号とPrgOdd信号の両方を図示しているのに
対し、図５はPrg信号しか図示していない。しかし、PrgEven信号がハイのときは
PrgOdd信号はローであり、また逆も成り立つので、適切なハイ信号（PrgEven信
号）は図５に示したようなPrg信号と同様に機能し、図１１に適用可能である。

【０１８２】図１１には示されていないが、RwPrgライン０、２、４、．．．の単位セル５
２がプログラムされている間、RwRdライン１、３、５、．．．上の単位セルの読
み出しがなされる。偶数番のRwPrgラインの単位セル５２のプログラミングの直
後、IntEven信号がハイになり、偶数行単位セル５２における電荷積分が開始さ
れる。しかしながら、IntOddはローに留まるため、奇数行単位セルでは電荷積分
はなされない。

【０１８３】ＴＰｒｇサイクルの各々に対するプログラミングサイクルは、偶数または奇数
のいずれでも、半分の行のみがプログラムされるため、半分になる。すなわち、（１８）Ｔ_Ｐｒｇ＝Intg(V/2+1)・Intg(H/p+1)・Ｔ_ｐ奇数行フィールドに対するプログラミングサイクルは偶数行フィールドと同様
である。ラインの総数が奇数となっても、プログラムするラインが一つすくない
ため、やや短い時間でなされる。

【０１８４】例６：例３及び４に記載した場合において、インタレース読み出しイメージセンサを
適用する。式（２０）に基づくと、アレイの偶数行フィールドをプログラムする
のに１０１．４０７６８μsecかかる。

【０１８５】図１２を参照すると、インタレース読み出し用のアレイ５０のプログラミング
及び積分サイクルのタイミング図が示されている。偶数フィールドと奇数フィー
ルドは互いに前後して交互にプログラムされることに気づくだろう。

【０１８６】偶数行フィールドの電荷積分は、偶数行単位セル５２内の積分コンデンサを放
電させるRstEvenによって開始される。続いて、偶数行フィールド単位セル５２
はｑ回のプログラム／積分サイクルを経る。これらのサイクルは、原理的には、
ノンインタレースイメージセンサアレイ１０について上記したのと同様であり、
ここでは詳述しない。

【０１８７】この特定のケースでは、偶数フィールドプログラミングは一方のフィールド時
間でなされ、読み出しは他方でなされる。従って、（１９）Ｔ_ＦＬ＝Ｔ＋ｑ・Ｔ_Ｐｒｇここで、Ｔ_ＦＬはフィールド時間である。

【０１８８】例７：例３及び例５で述べたのと同様のイメージセンサであるが、インタレース読み
出しタイプのものについて１０回のプログラム／積分サイクルを行う。フレーム
レートは１秒当たり３０フレームであり、フィールドレートは１秒当たり６０フ
ィールドである。この場合、Ｔ_ＦＬ＝１６．６６６msec、１０回のプログラムサ
イクルに要する時間は１．０１４msecであり、積分用に１５．６５２msecを残す
。１０回のサイクルがあることから、１５．６５２msec刻みで１０２３通りの異
なる電荷積分が可能である。

【０１８９】上記においてはアクティブ信号をハイ、非アクティブ信号をローとしたが、当
業者には明らかなように、逆極性及び成分も適用可能であり、本発明の範囲に含
まれる。

【０１９０】上記において開示した方法及び装置は特定のハードウェア及びソフトウェアに
関して説明されている。しかしながら、これら方法及び装置は、当業者が必要に
応じて商業的に入手可能なハードウェア及びソフトウェアを用いて本発明の実施
例を独自の実験を要することなく、従来の技法を用いて容易に実施可能な程度に
十分説明されている。

【図面の簡単な説明】

【図１】図１は、本発明の好適実施例に基づいて構築され動作する、ノンインタレース
ビデオを実現するためのイメージセンサアレイ構造を模式的に示す図である。

【図２】図２は、図１に示した構造とともに用いられる複数の積分サブピリオドを提供
するイメージセンサ単位セルを示す模式図である。

【図３】図３は、本発明の好適実施例に基づいて構築され動作する図１に示した構造に
おいて用いられる行プログラムローダの模式図である。

【図４Ａ】図４Ａは図１に示した構造を用いて実施する際の一回の行プログラミングのタ
イミング図である。

【図４Ｂ】図４Ｂは図１に示した構造を用いて実施する際の一回の行プログラミングのタ
イミング図である。

【図５】図５は図１に示した構造で実施されるプログラミングシーケンスのタイミング
図である。

【図６】図６は図１に示した構造で機能するプログラミング／積分インターバルのタイ
ミング図である。

【図７】図７は、本発明の代替的な好適実施例に基づいて構築され動作する、インタレ
ースビデオに対して実施するためのイメージセンサアレイ構造の模式図である。

【図８】図８は、図７に示した構造とともに用いられ、複数の積分サブピリオドを提供
する代替的なイメージセンサの模式図である。

【図９】図９は、本発明の代替的な好適実施例に基づいて構築され動作する、図７に示
した構造において用いられる行プログラムローダの模式図である。

【図１０Ａ】図１０Ａは図７の構造で実施される単一行プログラミングのタイミング図であ
る。

【図１０Ｂ】図１０Ｂは図７の構造で実施される単一行プログラミングのタイミング図であ
る。

【図１１】図７の構造で実施される偶数行プログラミングのタイミング図である。

【図１２】図７の構造で実施されるインタレース読み出し、プログラム及び積分サイクル
のタイミング図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＢＺ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷＦターム(参考） 4M118 AA02 AB01 BA14 DB03 DB09 DD12 FA06 5C024 CX43 GY31 HX31 HX35 HX55 JX11 JX14

Claims

【特許請求の範囲】

【請求項１】時間フレームの終わりにキャプチャしたイメージを生成するセン
サアレイであって、複数回のフレーム内電荷積分によって前記イメージを検出するための複数の単
位セルと、前記単位セルの各々を個別に制御するための制御手段とを含むことを特徴とす
るセンサアレイ。
【請求項２】前記電荷積分がコンデンサ放電であることを特徴とする請求項１
に記載のセンサアレイ。
【請求項３】前記単位セルが、光電流積分及び非積分状態を有するプログラム
可能な複数回電荷積分式単位セルであることを特徴とする請求項１に記載のセン
サアレイ。
【請求項４】前記制御手段が前記各単位セルの単一のフレームキャプチャにお
ける複数回の電荷積分を、他のセルの電荷積分とは独立して、個別に制御するた
めの手段を含んでいることを特徴とする請求項１に記載のセンサアレイ。
【請求項５】前記制御手段が、前記単一のフレームキャプチャの各々において
、前記セルの所定のグループに含まれる前記単位セルの各々の電荷を概ね同時に
且つ個別に積分するための手段を含んでいることを特徴とする請求項１に記載の
センサアレイ。
【請求項６】前記制御手段が、前記単位セルに複数の第１信号を伝達するための行選択ラインと、前記単位セルに複数の第２信号を伝達するための列選択ラインとを含み、前記第２信号はプログラム及びセンス信号を含むことを特徴とする請求項１に
記載のセンサアレイ。
【請求項７】前記制御手段が前記単位セルをプログラムするための手段を含ん
でいることを特徴とする請求項１に記載のセンサアレイ。
【請求項８】前記プログラムするための手段が、前記セルの所定のグループを
概ね同時にプログラムするための手段を含んでいることを特徴とする請求項７に
記載のセンサアレイ。
【請求項９】前記セルの前記グループが前記セルのラインであることを特徴と
する請求項８に記載のセンサアレイ。
【請求項１０】前記プログラムするための手段が、前記セルのラインを順次プ
ログラムするための手段を含んでいることを特徴とする請求項９に記載のセンサ
アレイ。
【請求項１１】前記プログラムするための手段が、前記複数の単位セルを含む
１または複数の前記ラインを順次プログラムするための手段を含むことを特徴と
する請求項９に記載のセンサアレイ。
【請求項１２】前記制御手段が前記単一のフレームキャプチャ内においてＮ個
（Ｎは１以上）の電荷積分サブピリオドを提供する手段を含むことを特徴とする
請求項４に記載のセンサアレイ。
【請求項１３】前記制御手段が前記電荷積分サブピリオドを定義する手段を含
むことを特徴とする請求項１２に記載のセンサアレイ。
【請求項１４】前記電荷積分サブピリオドが様々な時間長さを有することを特
徴とする請求項１２に記載のセンサアレイ。
【請求項１５】前記制御手段がクロック時間単位で細かい時間分解を与えるた
めの手段を含むことを特徴とする請求項１に記載のセンサアレイ。
【請求項１６】前記制御手段が広いダイナミックレンジの電荷積分ステップを
与える手段を含むことを特徴とする請求項１に記載のセンサアレイ。
【請求項１７】前記ダイナミックレンジが２^Ｎ−１積分時間単位ステップの範
囲にあることを特徴とする請求項１６に記載のセンサアレイ。
【請求項１８】前記単位セルの各々が、光検出器と、前記光検出器からの電荷を蓄積するための電荷蓄積素子と、前記単位セルの電荷積分状態を記憶するためのプログラム可能メモリとを含む
ことを特徴とする請求項１に記載のセンサアレイ。
【請求項１９】複数の単位セルを用いてイメージを検出するための方法であっ
て、前記単位セルの各々に個別にアクセスする過程と、各単位セルの電荷積分を、他の単位セルの電荷積分とは独立して制御する過程
とを有することを特徴とする方法。
【請求項２０】更に、各単位セルに対して電荷積分時間を決定する過程と、各単位セルを前記決定された電荷積分時間に基づいてプログラムする過程とを
含むことを特徴とする請求項１９に記載の方法。
【請求項２１】複数の単位セルを含むイメージセンサアレイのイントラシーン
ダイナミックレンジを向上するための方法であって、前記単位セルの各々に個別にアクセスする過程と、各単位セルを個別に制御する過程とを有することを特徴とする方法。
【請求項２２】前記個別に制御する過程が、前記単位セルの各々の電荷積分時
間を個別に制御する過程を含むことを特徴とする請求項２１に記載の方法。
【請求項２３】前記電荷積分時間を個別に制御する過程が、各単位セルを個別
にプログラムする過程を含むことを特徴とする請求項２１に記載の方法。
【請求項２４】前記各単位セルを個別にプログラムする過程が、各単位セルを
予め定められた電荷積分時間に基づいてプログラムする過程を含むことを特徴と
する請求項２３に記載の方法。
【請求項２５】前記各単位セルを個別にプログラムする過程が、各単位セルを
複数電荷積分サブピリオドでプログラムする過程を含むことを特徴とする請求項
２３に記載の方法。
【請求項２６】複数の単位セルを含むイメージセンサアレイのイントラシーン
ダイナミックレンジを向上するための方法であって、前記単位セルの各々に個別にアクセスする過程と、前記単位セルの各々を個別にプログラムする過程と、前記単位セルの電荷積分を個別に制御する過程とを含み、前記アクセスする過程、プログラムする過程及び制御する過程が、ビデオレー
トで行われることを特徴とする方法。
【請求項２７】イメージをキャプチャするための複数の単位セルを含むプログ
ラム可能なイメージセンサであって、データを担うための第１の複数（Ｐ個）の入力ラインと、前記セルに接続された第２の複数（Ｈ個）の列と（ここでＰはＨに等しいかま
たはＨより小さい）、動画ビデオの単一のフレーム内で、前記アレイをＮ回プログラムするべく、前
記データを受け取り、受け取った前記データを選択的に前記列へと分配するコン
トローラとを含むことを特徴とするプログラム可能なイメージセンサ。
【請求項２８】前記データがプログラミングデータであることを特徴とする請
求項２７に記載のプログラム可能なイメージセンサ。
【請求項２９】前記プログラミングデータが前記複数の単位セルの各々に対す
る電荷積分／非積分状態データを含むことを特徴とする請求項２８に記載のプロ
グラム可能なイメージセンサ。
【請求項３０】前記複数のプログラム可能な単位セルの各々が個別に制御され
ることを特徴とする請求項２８に記載のプログラム可能なイメージセンサ。