[go: up one dir, main page]

JP2003526973A - アナログ信号をディジタル信号に変換する方法 - Google Patents

アナログ信号をディジタル信号に変換する方法

Info

Publication number
JP2003526973A
JP2003526973A JP2001559145A JP2001559145A JP2003526973A JP 2003526973 A JP2003526973 A JP 2003526973A JP 2001559145 A JP2001559145 A JP 2001559145A JP 2001559145 A JP2001559145 A JP 2001559145A JP 2003526973 A JP2003526973 A JP 2003526973A
Authority
JP
Japan
Prior art keywords
signal
analog
digital
signal path
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001559145A
Other languages
English (en)
Other versions
JP3641612B2 (ja
Inventor
ケルン オトウマール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Georg Neumann GmbH
Original Assignee
Georg Neumann GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Georg Neumann GmbH filed Critical Georg Neumann GmbH
Publication of JP2003526973A publication Critical patent/JP2003526973A/ja
Application granted granted Critical
Publication of JP3641612B2 publication Critical patent/JP3641612B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00Conversion of analogue values to or from differential modulation
    • H03M3/30Delta-sigma modulation
    • H03M3/458Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H03M3/488Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control
    • H03M3/492Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control in feed forward mode, i.e. by determining the range to be selected directly from the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/18Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/188Multi-path, i.e. having a separate analogue/digital converter for each possible range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)

Abstract

(57)【要約】 この発明はアナログ入力信号(S1)をディジタル出力信号(S7)に変換するための方法に関する。アナログ入力信号(S1)は第1の信号路(2、3、5)において増幅され且つアナログ−ディジタル変換(5)される。より大きな信号振幅を伝送するために他のアナログ信号(S4)が第2の信号路(4、6)で得られる。上記アナログ信号(S4)はアナログ−ディジタル変換(6)される。第1の信号路(2、3、5)でディジタル化された信号(S5)と第2の信号路(4、6)でディジタル化された信号(S6)はディジタル信号プロセッサ(7)に供給され、該ディジタル信号プロセッサはディジタル出力信号(S7)を発生する。この発明の目的は、信号の解像度の急激な低下を防止すると共にできるだけ広いダイナミック・レンジを得ることにある。第2の信号路(4、6)に供給されるアナログ信号は非線形で且つ第1の信号路(2、3、5)で増幅されたアナログ信号(S2)に対して反対方向に歪まされる。このようにして、第1の信号路と第2の信号路の差動増幅は予め設定された閾値以上に増大し、それに伴って信号の振幅は増大する。その結果、歪んだ部分信号を組み合わせることにより、歪みのない出力信号(S7)が生成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、請求項1の前文部分による方法に関するものである。この形式の方
法は一般に知られている。
【0002】
【発明の背景】
所謂デルタ−シグマ変換器(delta−sigma converter)
は、特にオーディオ領域のアナログ有効信号の高解像度変換に好んで使用される
。これらの変換器は変調器制御回路において極めて高いパルス率(パルス周波数
)をもったデータの流れを生じさせ、この場合ディジタル出力信号のディジタル
状態の面積はアナログ情報を表わす。従って、ディジタル情報は最初時間面(t
ime plane)で受信され、有効信号の達成可能な解像度はパルス周波数
の関数を表わす。しかしながら、ジッタの形の信号パルス・エッジの不正確さお
よびエッジ・ノイズが有効情報に直接入り込むので、パルス周波数を任意に高く
選択することはできない。現在利用できる技術を使用することにより、24ビッ
ト解像度と約117dB(A−重付け:A−weighted))のダイナミッ
ク(ノイズとフル制御スケール間の信号間隔)の解像度がデルタ−シグマ変換器
で達成される。しかしながら、これらの値は、プロフェッショナル用のオーディ
オ信号処理の分野で必要とされるダイナミック・データよりも約15乃至25d
B低い。
【0003】 占有ダイナミック・レンジ(動的範囲)を幾つか、図1に具体的に示すように
好ましくは2つの部分レンジ(範囲)に分割することは、アナログ−ディジタル
変換時のダイナミック・レンジを拡大するために一般に知られている。図1は、
入力信号S1が第1の信号路中で加算器2を経て増幅器3に伝送されることを示
しており、ここで低レベル信号は例えば+30dBアナログ増幅される。増幅さ
れた信号S2は第1の信号路でアナログ−ディジタル変換器5に供給される。入
力信号S1はさらに第2の信号路に供給され、増幅されることなく第2のアナロ
グーディジタル変換器6に供給される。次に、第1の信号路と第2の信号路から
の2つのディジタル化された信号S5とS6はディジタル信号プロセッサ7に供
給されて、さらに信号処理される。このプロセッサの出力側で信号S5とS6を
組み合わせることにより最終ディジタル出力信号S7が発生される。
【0004】 第1の信号路中の増幅器3またはアナログ−ディジタル変換器5をオーバード
ライブ(過励振)することのない小さな信号振幅の場合は、出力信号S7を発生
するために、ディジタル信号S5はディジタル信号プロセッサ7の助けを借りて
増幅器3の増幅度だけ減衰される。その結果、アナログ−ディジタル変換器5か
らのディジタル・ノイズは同じ大きさだけ減少する。増幅器3の増幅度だけ減衰
したディジタル信号S5は、次にディジタル信号プロセッサ7によって切り換え
られて出力信号S7として通過させられる。これに対して、アナログ−ディジタ
ル変換器6の出力におけるディジタル信号S6はディジタル信号プロセッサ7に
よって遮断(ターン・オフ)された状態にある。
【0005】 第1のアナログ−ディジタル変換器5によってもはや処理することができない
より大きな信号振幅の場合は、この変換器5のディジタル出力信号S5は、ディ
ジタル信号プロセッサ7によって遮断(ターン・オフ)または消去される。増幅
されていない入力信号S1から得られたアナログ−ディジタル変換器6からのデ
ィジタル出力信号S6は、ディジタル信号プロセッサ7によって出力信号S7と
して使用される。
【0006】 増幅器3の好ましくないオーバードライブを回避するために、増幅器3の負帰
還路中に例えば背面結合(back−to−back)ダイオードD1、D2の
形式の非線形回路網を接続することができる。その結果、アナログ−ディジタル
変換器5の変調範囲を超過する大きな信号振幅に対しては増幅器3の増幅度が低
下し、制限(減衰)される。
【0007】
【発明が解決しようとする課題】 図1を参照して説明した方法は、“ゲイン・ステージング(gain sta
ging)”として専門部会で知られており、特に次に示すような欠点がある。 − 第1または第2の信号路からのディジタル化された信号S5、S6の引継
ぎ(引渡し、テイクオーバー:takeover)期間中の転換(切換え:ch
angeover)点におけるディジタル出力信号S7中の有効情報の解像度が
急激に変化する。転換点は、典型的には有効信号に対するダイナミック動作レン
ジの中心にある。この解像度の急激な変化は、特に高レベルおよび非常に低レベ
ルの音声が同時に生じるオーディオ・プログラミング信号に影響を及ぼす。 − 特に高周波信号成分に関して変化するディジタル化された有効信号から転
換点(切換え点)を時間的に適正に検出することは、特にアナログ−ディジタル
変換器の原理による極端な帯域幅の制限があることにより、少なからず問題があ
る。 − 相補的な影響をもつアナログ信号処理とディジタル信号処理との間の増幅
と時間的動作に関するバランスの精度は、歪みを防止するために特に高くなけれ
ばならない。 − 第1の信号路中の増幅器3の意図的なオーバードライブ(過励振)には高
い要求が課せられる。これには全く遅延を伴うことなく動作する必要があり、特
にオーバードライブ状態から正規の動作状態への変換は重要である(厳密である
)。 − 第1の信号路中の増幅器3の意図的なオーバードライブがたとえ全く問題
なく行われたとしても、信号S6からS5への転換の瞬間におけるエラーを避け
ることができない。これは、アナログ−ディジタル変換器5中のディジタル・デ
シメーション(digital decimation)フィルタが、アナログ
−ディジタル変換器5のオーバードライブによる誤りのあるデータを含み、0.
5乃至1ミリ秒の範囲の典型的な処理時間(通過時間、スループット)後まで問
題なしに動作を開始することはないという事実によるものである。
【0008】 従って、本発明の目的は、上述の形式の方法を使用して、有効な信号に対する
信号解像度およびスイッチング(切換え)動作の急激な変化を防止することにあ
る。さらに、本発明の目的は、2個の信号路を一層有効に利用して、より大きい
信号振幅に対してより高いあるいは最大可能な信号解像度を実現し、従ってダイ
ナミック・レンジを拡大し、同時にディジタル後処理に関して単純でエラーのな
い臨界的でない(重要でない)信号処理を可能にすることにある。
【0009】 本発明の目的は、請求項1の特徴をなす構成、動作によって達成される。請求
項1による本発明の好ましい方法の実施形態、変形例は従属請求項から理解する
ことができよう。
【0010】 以下、図示の実施形態を参照しつつ本発明をさらに詳細に説明する。
【0011】
【発明の実施の形態】
本発明による方法を実施するための図2に示す回路構成には、図1の回路構成
と同様に第1および第2の信号路が設けられている。第1の信号路は図1による
回路構成と同じ様に構成されており、すなわち加算器2、増幅器3およびアナロ
グ−ディジタル変換器5を含んでいる。第2の信号路はさらにアナログ−ディジ
タル変換器6を含み、第1のアナログ−ディジタル変換器5と第2のアナログ−
ディジタル変換器6のディジタル化された出力信号S5およびS6はディジタル
信号プロセッサ7に供給され、該ディジタル信号プロセッサ7は所望のディジタ
ル出力信号S7を発生する。第1の信号路中の増幅器3はまた小さな信号成分を
増幅するように作用し、この信号成分は、第1のアナログ−ディジタル変換器5
のノイズレベル以上と表されるべきものである。このため、アナログ−ディジタ
ル変換器5をオーバードライブする信号成分は、増幅器3の負帰還分枝路中の非
線形回路網D1、D2の作用により振幅の増大に伴って予め小さく増幅される。
非線形負帰還の結果として、増幅器3の出力信号S2は特定の信号振幅以上で歪
んだ信号形状を呈し、これは負帰還分枝路中の背面結合ダイオードD1、D2の
対数的特性曲線に追従する。
【0012】 図2による回路構成によって実施される方法の基本的な考え方は、増幅器3の
出力における制限されたあるいは歪んだ信号S2が、あたかも線形相互接続によ
って、または加算器2で2個の信号、すなわち線形入力信号S1と歪んだ信号S
4とを加算することによって発生されたのと同じように見えることである。従っ
て、生成された信号S2は歪んだ信号S4に対して相補的に歪んだ信号形式にな
る。歪んだ信号S4は第2の信号路中で後程説明する態様で発生され、この第2
の信号路中のアナログ−ディジタル変換器6に供給される。従って、ディジタル
信号プロセッサ7には相補的に歪んだ2個のディジタル信号S5とS6が供給さ
れ、これらの各信号はディジタル信号プロセッサ7中で適正な数学的符号と適正
な振幅で、すなわち増幅器3の選択された増幅度の比で組み合わされる。その結
果、信号プロセッサ7の出力において歪みのないディジタル出力信号S7が生成
される。ディジタル信号プロセッサ7は、これと同じように動作する任意のディ
ジタル回路構成と置換できることを理解することができよう。
【0013】 第2の信号路中には図示の実施例の歪んだ信号S4を発生させるための2個の
背面結合されたダイオードD1およびD2が設けられている。増幅器3の出力に
おける増幅された信号S2は、該増幅器3の負帰還分枝路中の背面結合されたダ
イオードD1およびD2に対する場合と同様に、上記2個の背面結合されたダイ
オードに供給される。背面結合ダイオードD1とD2によって第2の信号路中で
歪まされた信号S3は増幅器4の入力に供給され、該増幅器4はその出力に歪ん
だ信号S4を発生する。前述のように、この歪んだ信号S4は第2(第1)の信
号路中のアナログ−ディジタル変換器6に供給され、また加算器2に供給される
。加算器2で歪んだ信号S4を線形入力信号S1に加算することにより、負帰還
路の目的(意図)の範囲内で線形で且つ適正な数学的符号が生じる。その結果、
歪んだ信号S4の負帰還路を経由する閉制御回路が形成され、これによって自動
的に信号S2に対して相補的に歪まされた、相補的に歪んだ信号S3およびS4
が生成される。相補的に歪んだ信号S3とS4との間の信号振幅比をバランスさ
せるために増幅器4の増幅度は例えば増幅度2(+6dB)に調整される。
【0014】 図4に相補的に歪んだ信号S2およびS4の信号曲線が示されている(単に特
性、性質を示したもので、可能な尺度(スケーリング)については考慮していな
い)。これから明らかなように、信号S4は、第2の信号路中で背面結合ダイオ
ードD1、D2の閾値以下の如何なる情報も担持していない。従って、アナログ
−ディジタル変換器6の出力における対応するディジタル化された信号S6もま
た如何なる有効情報も含まず、内部ノイズのみを含む。ディジタル信号プロセッ
サ7でディジタル化された信号S5、S6を処理することにより、この場合はデ
ィジタル信号S6を遮断(スイッチ・オフ)することにより、すなわちディジタ
ル出力信号S7を発生させるためにそのディジタル信号S6を使用しないことに
より、帰還路が全く存在しない場合の内部ノイズを抑制することができる。
【0015】 アナログ−ディジタル変換器5中のノイズをアナログ入力信号のノイズよりも
遙かに小さくなるように低下させるために、増幅器3の増幅度を任意に選択する
ことができ、アナログとディジタル・ノイズとの間に言及するに足りる程度のノ
イズが付加されることはない。このことから、ディジタル信号S5とS6の加算
に当たって、じゃまな(干渉性の)ディジタル・ノイズ成分を含む状態では、ア
ナログ−ディジタル変換器5の出力において、信号S5は増幅器3の増幅度だけ
減衰(低減)される。
【0016】 第2の信号路中で増幅器4の入力の前に設置(インストール)された非線形回
路網は背面結合ダイオード以外の方法によっても実現できることは明らかである
。いずれの場合も、適正に相補的に歪んだ信号S3は歪んだ信号S4を加算器2
に線形状態で供給することによって自動的に発生されるから、非線形回路網は伝
送特性および公差(トレランス)に関して全く重要でない(厳密なものではない
)。信号S3とS4の間の所望の振幅比に関して、信号S3から歪んだ信号S4
を発生させ、信号S4を加算器2に負帰還的に供給することは、これによって閉
制御回路の安定化効果を生じさせることから有効である。
【0017】 しかしながら、実際には歪んだ信号S4を線形入力信号S1から直接得ること
によってもこの方法を実施することができる。この形式の回路が図3に示されて
いる。この変形例では、入力信号S1は増幅器4の前で非線形回路網(例えば、
背面結合ダイオードD1、D2)に直接供給される。
【0018】 全体からみて、本発明による方法は次のような有利な特徴を有している。 − 増幅器3とアナログ−ディジタル変換器5を具えた高解像度の第1の信号
路は常に動作状態(有効状態)にあり、決して遮断または消去されることはなく
、このため如何なる瞬間においてもディジタル出力信号S7を発生するのに寄与
している。 − 増幅器3の差動増幅用の尺度(基準、メジャー)としての解像度は、非線
形回路網が有効になる時点で減少し始める。図2また図3に示す実施例では、背
面結合ダイオードD1/D2の閾値で解像度が低下し始める。この解像度の低下
は、振幅が増大するに従ってゆっくりと、連続的に、自動的に、常に必要な最少
程度だけ生じ、正規の動作をするダイナミック・レンジでは解像度の低下はない
か、僅かな解像度の低下が生じるのみである。その結果、信号の振幅の各点は理
論的に可能な解像度でもって伝送される。 − 変調範囲に制限がある場合でも、両方の信号路は有効な信号を示すのに寄
与し、高解像度でより低い総合ノイズを実現することができる。 − アナログ−ディジタル変換器6の出力において、そこに存在するノイズを
抑制するためのディジタル化された信号S6のスイッチングは、有効な信号がス
イッチングされないことにより重要でなく(厳密でなく)、または反動(反作用
)を呈することもない。スイッチング情報は、2個の信号路から、好ましくは常
に動作状態にある第1の信号路の有効な信号から容易に且つ適正なタイミングで
得ることができる。 − ディジタル信号プロセッサ7におけるディジタル化された信号S5、S6
の組み合わせ(合成)は、純粋に数字で且つ補間による汚染のない純粋な状態で
行われ、それによってディジタル出力信号S7には歪みは殆ど生じない。場合に
よっては、補間キャラクタを適用することにより、ディジタル信号プロセッサ7
にフェージング(オーバラップ)・アルゴリズムを必要としない。 − 全ダイナミック・レンジにわたって2個のアナログ−ディジタル変換器5
、6のオーバードライブが生じることはなく、その結果、アナログ−ディジタル
変換器中のデシメーション・フィルタは時間的に任意の点で数学的に正しいデー
タを含むことになる。
【0019】 本発明の方法によれば、基本的には入力信号S1を2個以上の信号路に分割す
ることも可能で、このより多くの信号路に対応する幾つかの部分信号から相補的
に歪んだ信号S4が生成される。これらの幾つかの部分信号、歪んだ信号S4に
対応するその和、または信号S2の相補歪み成分は、対応する数のアナログ−デ
ィジタル変換器に供給される。
【0020】 部分信号は、もし必要があればこれらの部分信号を発生させるための非線形回
路網用の異なる伝送特性をもって図2また図3に示す回路の信号S4と同様に発
生される。
【0021】 図5の実施例を参照して示すように、本発明による方法は、一般に任意の信号
伝送用のダイナミック・レンジを拡大するために使用される。この場合、通常の
制限されたダイナミック(=チャンネル8、9)をもった任意の伝送路または記
憶媒体がアナログ−ディジタル変換器5、6と信号プロセッサ7の入力側との間
に設けられている。勿論、チャンネル8、9に各別のアナログ−ディジタル変換
器が設けられておれば、アナログ−ディジタル5、6を省略することができる。
この場合、これらの両方のチャンネル8、9が広い範囲にわたって基本的に同じ
形式の動作(振舞い)を呈する限り、個々のチャネル8、9の伝送特性は何の役
割も果たさない。
【図面の簡単な説明】
【図1】 図1はアナログ−ディジタル変換方法を実施するための従来の回路構成の一例
を示す図である。
【図2】 図2は本発明による方法を実施するための回路構成の例を示す図である。
【図3】 図3は本発明による方法を実施するための他の回路構成の例を示す図である。
【図4】 図4は、図2または図3による回路構成の第1および第2の信号路中の相補的
に歪んだ信号に関する信号曲線を示す図である。
【図5】 図5は本発明による方法を実施するための回路構成の変形例を示す回路図であ
る。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J022 AA01 BA04 BA08 CC01 CF02 CF07 【要約の続き】 振幅は増大する。その結果、歪んだ部分信号を組み合わ せることにより、歪みのない出力信号(S7)が生成さ れる。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 第1の信号路(2、3、5)でアナログ入力信号(S1)が
    アナログ処理され且つアナログ−ディジタル変換(5)され、 第2の信号路(4、6)で上記アナログ入力信号(S1)が第2のアナログ−
    ディジタル変換(5)され、 第1の信号路(2、3、5)でディジタル化された信号(S5)および第2の
    信号路(4、6)でディジタル化された信号(S6)はディジタル信号プロセッ
    サ(7)またはこれと同等の機能を具えたディジタル回路に供給されて、その部
    分信号からディジタル出力信号(S7)が形成され、 特徴として、第2の信号路中のアナログ信号(S4)は、第1の信号路で処理
    されたアナログ信号(S2)の歪みと反対方向の歪みを受ける、アナログ入力信
    号(S1)をディジタル出力信号(S7)に変換する方法。
  2. 【請求項2】 第2の信号路(4、6)は、反対方向に歪んだアナログ信号
    (S4)を発生させるために例えば背面結合ダイオード(D1、D2)の形式の
    非線形伝送特性をもった回路網を含むことを特徴とする、請求項1に記載の方法
  3. 【請求項3】 第1の信号路(2、3)で処理されたアナログ信号(S2)
    は第2の信号路(4、6)にその入力側で供給されることを特徴とする、請求項
    1または2に記載の方法。
  4. 【請求項4】 アナログ信号の入力信号(S1)は第2の信号路(4、6)
    にその入力側で供給されることを特徴とする、請求項1または2に記載の方法。
  5. 【請求項5】 第2の信号路(4、6)で歪まされたアナログ信号(S4)
    は、第1の信号路において、アナログ入力信号(S1)に線形で且つ正しい数学
    的符号をもって負帰還の態様で加算されて、反対方向に歪まされたアナログ信号
    (S2)が形成され、上記第1と第2の信号路中の反対方向に歪まされたアナロ
    グ信号(S2)と(S4)は、それぞれアナログ−ディジタル変換器(5または
    6)に供給され、生成された相補的に歪まされたディジタル信号(S5)および
    (S6)は、上記第1の信号路(2、3および5)における選択された増幅度と
    第2の信号路(4、6)における選択された増幅度とを考慮して正しい数学的符
    号と振幅をもって信号プロセッサ(7)で組み合わされて、歪みのないディジタ
    ル出力信号(S7)が形成されることを特徴とする、請求項1、2、3のいずれ
    かに記載の方法。
  6. 【請求項6】 第2の信号路(4、6)で歪まされたアナログ信号(S4)
    は、アナログ入力信号(S1)に線形で且つ正しい数学的符号をもって加算され
    て、第1の信号路において反対方向に歪まされたアナログ信号(S2)が形成さ
    れ、反対方向に歪まされたアナログ信号(S2)と(S4)は、それぞれアナロ
    グ−ディジタル変換器(5または6)に供給され、生成された相補的に歪まされ
    たディジタル信号(S5、S6)は、上記第1の信号路(2、3、5)における
    選択された増幅度と第2の信号路(4、6)における選択された増幅度とを考慮
    して正しい数学的符号と振幅をもって信号プロセッサ(7)で組み合わされて、
    歪みのないディジタル出力信号(S7)が形成されることを特徴とする、請求項
    1、2、4のいずれかに記載の方法。
  7. 【請求項7】 第2の信号路のディジタル信号(S6)は、これが入力信号
    (S1)からの有効な情報を含んでいない限り、信号プロセッサ(7)において
    遮断され、またはディジタル出力信号(S7)を形成するために使用されないこ
    とを特徴とする、請求項1乃至7のいずれかに記載の方法。
  8. 【請求項8】 第2の信号路においてディジタル信号(S6)を遮断するた
    めのスイッチング情報は、上記第2の信号路のディジタル信号(S6)を基準値
    と比較することにより該ディジタル信号(S6)から得られることを特徴とする
    、請求項7に記載の方法。
  9. 【請求項9】 第2の信号路のディジタル信号(S6)を禁止するためのス
    イッチング情報は、上記第1の信号路中のディジタル信号(S5)を基準値と比
    較することにより該ディジタル信号(S5)から得られることを特徴とする、請
    求項7に記載の方法。
  10. 【請求項10】 第1および第2の信号路の相補的に歪んだディジタル信号
    (S5、S6)は信号伝送路または記憶媒体(チャンネル8、9)を経て案内さ
    れ、また伝送されたまたは読出されたディジタル信号(S5、S6)は、上記信
    号伝送路または記憶媒体の受信側でディジタル信号プロセッサ(7)に供給され
    、該ディジタル信号プロセッサで組合わされて出力信号(S7)が形成されるこ
    とを特徴とする、請求項1乃至9のいずれかに記載の方法。
JP2001559145A 2000-02-11 2000-02-11 アナログ信号をディジタル信号に変換する方法及び装置 Expired - Lifetime JP3641612B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2000/001133 WO2001059932A1 (de) 2000-02-11 2000-02-11 Verfahren zum umwandeln eines analogen signals in ein digitales signal

Publications (2)

Publication Number Publication Date
JP2003526973A true JP2003526973A (ja) 2003-09-09
JP3641612B2 JP3641612B2 (ja) 2005-04-27

Family

ID=8163833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001559145A Expired - Lifetime JP3641612B2 (ja) 2000-02-11 2000-02-11 アナログ信号をディジタル信号に変換する方法及び装置

Country Status (6)

Country Link
US (1) US6707402B1 (ja)
EP (1) EP1254518B1 (ja)
JP (1) JP3641612B2 (ja)
AT (1) ATE269604T1 (ja)
DE (1) DE50006858D1 (ja)
WO (1) WO2001059932A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005032982B4 (de) * 2004-07-14 2010-04-22 Technische Universität München Verfahren und Vorrichtung zur Analog-Digital-Wandlung eines Eingangssignals
US7884745B2 (en) * 2005-04-15 2011-02-08 Sony United Kingdom Limited Analogue to digital conversion
DE102013108573A1 (de) * 2013-08-08 2015-02-12 Infineon Technologies Ag Verfahren und Vorrichtungen zur Analog/Digital-Wandlung
CA2973142C (en) 2015-02-16 2018-02-06 Sound Devices, LLC High dynamic range analog-to-digital conversion with selective regression based data repair

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0431214A1 (de) * 1989-12-08 1991-06-12 Siemens Aktiengesellschaft Analog-Digital-Wandleranordnung
US5210633A (en) 1990-09-12 1993-05-11 General Instrument Corporation Apparatus and method for linearizing the operation of an external optical modulator
US5451955A (en) * 1993-10-01 1995-09-19 Wide Band Systems, Inc. Digital amplitude quantizer
US6097324A (en) * 1998-06-17 2000-08-01 Lucent Technologies Inc. Method and apparatus for extending the spurious free dynamic range of an analog-to-digital converter
US6271780B1 (en) * 1998-10-08 2001-08-07 Cirrus Logic, Inc. Gain ranging analog-to-digital converter with error correction
US6515599B1 (en) * 2000-03-22 2003-02-04 Lucent Technologies Inc. High-power selective signal attenuator and method of attenuation
JP3606373B2 (ja) * 2000-12-26 2005-01-05 シャープ株式会社 フィルタ具備装置
US6445330B1 (en) * 2001-04-16 2002-09-03 Cirrus Logic, Inc. Capacitively coupled references for isolated analog-to-digital converter systems
US6473013B1 (en) * 2001-06-20 2002-10-29 Scott R. Velazquez Parallel processing analog and digital converter

Also Published As

Publication number Publication date
WO2001059932A1 (de) 2001-08-16
EP1254518A1 (de) 2002-11-06
EP1254518B1 (de) 2004-06-16
US6707402B1 (en) 2004-03-16
JP3641612B2 (ja) 2005-04-27
ATE269604T1 (de) 2004-07-15
DE50006858D1 (de) 2004-07-22

Similar Documents

Publication Publication Date Title
EP1435695B1 (en) Delta-sigma modulation apparatus and signal amplification apparatus
US7932790B2 (en) Switched modulation of a radio-frequency amplifier
US5021753A (en) Splatter controlled amplifier
JP2801644B2 (ja) ディザ回路
US5672998A (en) Class D amplifier and method
JPH11308109A (ja) D/a変換装置
JP2010161774A (ja) アナログ入力信号をデジタル出力信号に変換する方法
US7170360B2 (en) Device and method for digital pulse width modulation
JP3304826B2 (ja) フローティング型a/d変換器
JP2003526973A (ja) アナログ信号をディジタル信号に変換する方法
US9559645B2 (en) Switched amplifier for a variable supply voltage
US6107879A (en) Automatic dynamic range control circuit
US7345606B2 (en) DA-converter system and a method for converting a multi-bit digital signal to an analog signal
US9843345B2 (en) Transmitter with quantization noise compensation
KR950007310B1 (ko) 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스
JP2008048262A (ja) スイッチング増幅装置
JPH09214259A (ja) D級電力増幅器
US6266521B1 (en) Receiver and method for demodulating reception signals
JP2000040963A (ja) デジタル信号処理回路
EP0966096B1 (en) Method and apparatus for extending the dynamic range of a frequency mixer
CA2311833A1 (en) Mixed baseband-if predistortion system for linearising power amplifiers
JPH0555917A (ja) A/dコンバータ
JPH0746219A (ja) 直交周波数分割多重信号発生器
JPS62278898A (ja) 拡声装置
KR20010091159A (ko) 범용 원 폴 필터

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20040726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050124

R150 Certificate of patent or registration of utility model

Ref document number: 3641612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110128

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120128

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130128

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term