[go: up one dir, main page]

JP2003502915A - Line driver for POTS, xDSL or integrated POTS / xDSL interface - Google Patents

Line driver for POTS, xDSL or integrated POTS / xDSL interface

Info

Publication number
JP2003502915A
JP2003502915A JP2001504145A JP2001504145A JP2003502915A JP 2003502915 A JP2003502915 A JP 2003502915A JP 2001504145 A JP2001504145 A JP 2001504145A JP 2001504145 A JP2001504145 A JP 2001504145A JP 2003502915 A JP2003502915 A JP 2003502915A
Authority
JP
Japan
Prior art keywords
line
driver
transformer
circuit
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001504145A
Other languages
Japanese (ja)
Inventor
フィーレイ,マーク
Original Assignee
カテナ・ネットワークス・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カテナ・ネットワークス・インコーポレーテッド filed Critical カテナ・ネットワークス・インコーポレーテッド
Publication of JP2003502915A publication Critical patent/JP2003502915A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • H03F1/565Modifications of input or output impedances, not otherwise provided for using inductive elements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0002Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M11/00Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/062Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using different frequency bands for speech and other data
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Telephonic Communication Services (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

(57)【要約】 ドライバ回路(180)は、加入者回線に結合する次巻線(106,108)とインタフェース回路に結合する二次巻線(104)を有する変圧器と、前記インタフェース回路と前記回線の間で所定のインピーダンスマッチを、前記ドライバ回路の所定の周波数帯域にわたって提供するように前記次巻線を前記二次巻線に結合するフィードバック回路とを備えている。好ましい実施形態では、インタフェース回路はPOTSおよびADSLを提供する集積化されたライン・カードである。 (57) Abstract: A driver circuit (180) comprises a transformer having a next winding (106, 108) coupled to a subscriber line and a secondary winding (104) coupled to an interface circuit; A feedback circuit coupling the next winding to the secondary winding to provide a predetermined impedance match between the lines over a predetermined frequency band of the driver circuit. In a preferred embodiment, the interface circuit is an integrated line card providing POTS and ADSL.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】 本発明は、音声およびデータ通信システム、より詳細には、電話と高速データ
通信機能の組み合わせを2線式電話回線に結合するインタフェース回路に関する
The present invention relates to voice and data communication systems, and more particularly to interface circuits for coupling a combination of telephone and high speed data communication functions to a two wire telephone line.

【0002】 (発明の背景) インターネットがますます普及するにつれて、それに対応した、電話会社の市
内加入者回線に対する高速ディジタル伝送が要求されている。回線はツイストペ
ア銅電話線である。回線は、ネットワークに応じて、距離、直径、寿命および伝
送特性が異なる。これらの回線は、大規模な施設基盤が既に存在していることに
より、高速ディジタル通信サービスを提供するためのナチュラルコンジット(nat
ural coduit)である。これらの回線上のディジタル伝送システムは、通常、AD
SL、SDSL、HDSLおよびVDSLとしてそれぞれ公知の、非対称、対称
、高速および非常に高速なディジタル加入者回線を含む。通常、これらおよび他
の同様なプロトコルはxDSLとして公知である。
BACKGROUND OF THE INVENTION As the Internet becomes more and more popular, there is a demand for corresponding high-speed digital transmission to local subscriber lines of telephone companies. The line is a twisted pair copper telephone line. Lines have different distances, diameters, life spans, and transmission characteristics depending on the network. These lines have natural conduits (nat) to provide high-speed digital communication services due to the already existing large-scale facility infrastructure.
ural coduit). Digital transmission systems on these lines typically use AD
It includes asymmetric, symmetric, high speed and very high speed digital subscriber lines, known as SL, SDSL, HDSL and VDSL, respectively. These and other similar protocols are commonly known as xDSL.

【0003】 これらのxDSLの種類の中で、ADSLは、回線上で異なる周波数スペクト
ルを使用することにより、従来の音声サービスと共存することを意図している。
将来、同じ回線上の様々な周波数帯域内で複数の異なる伝送方式が使用されるで
あろうが、これらの伝送方式はxDSLの現在および新たな形態と同様に従来の
アナログ音声サービスを含むであろう。今日のADSLシステムでは、電話回線
を介したデータ用として、単純旧式の電話サービス(POTS)は0と4kHz
の間の周波数スペクトルを使用し、ADSLは30kHzと1.1MHzの間の
周波数スペクトルを使用している。このことが図1(a)に概略で示されている
。ADSLはまた周波数スペクトルを、通常、30kHz〜138kHzの低周
波数帯域の上流(加入者からCO)伝送と、通常、138kHz〜550kHz
または1.1MHzのより高い周波数帯域の下流伝送に分割する。ADSLは、
利用できる帯域幅を約4kHzのサブチャンネルに分割するディスクリート・マ
ルチトーン(DMT)・マルチキャリア技術を使用している。
Among these xDSL types, ADSL is intended to coexist with traditional voice services by using different frequency spectra on the line.
In the future, multiple different transmission schemes will be used in different frequency bands on the same line, but these transmission schemes will include traditional analog voice services as well as current and emerging forms of xDSL. Let's do it. In today's ADSL systems, the plain old telephone service (POTS) is 0 and 4 kHz for data over telephone lines.
, And ADSL uses a frequency spectrum between 30 kHz and 1.1 MHz. This is schematically shown in FIG. ADSL also transmits the frequency spectrum upstream (subscriber to CO) transmission in the low frequency band, typically 30 kHz to 138 kHz, and typically 138 kHz to 550 kHz.
Alternatively, it is divided into downstream transmissions in the higher frequency band of 1.1 MHz. ADSL is
It uses a discrete multitone (DMT) multicarrier technique that divides the available bandwidth into subchannels of approximately 4 kHz.

【0004】 ADSLモデムを組み込んでいる遠距離通信ネットワークに対するアーキテク
チャ、インタフェースおよびプロトコルが図1(b)に示されている。要素は、
中央局側4に複数のATU−C 2またはADSLモデムを備えている。ATU
−C 2は、広帯域データ8および狭帯域データ10のための集結点であるアク
セス・ノード6内に統合することができる。この文脈における広帯域および狭帯
域は、それぞれ、1Mbpsを超えるデータ転送速度用スイッチング・システム
および1Mbpsまたはそれ以下のデータ転送速度用スイッチングシステムを意
味している。アクセス・ノード6は、中央局または遠隔地に配置することができ
る。また、遠隔アクセス・ノードは、中央アクセス・ノードから範囲を定められ
ている。複数のATU−C 2は、スプリッタ12を介して電話回線14に結合
されている。顧客側の回線14も同様にスプリッタ12を介して電話回線14に
結合されている。顧客側の回線14は、スプリッタ12を介して、ターミナル適
応機能を実行するデバイスであるSM(サービス・モジュール)内に統合するこ
とができる顧客側のATU−R16またはADSLモデムに結合されている。例
は、セット・トップ・ボックス、PCインタフェースまたはLANルータである
。加入者電話20に対するPSTN(公衆交換電話ネットワーク)18は、PO
TSをADSLモデムから絶縁するスプリッタ12を介して回線14を共有して
いる。
The architecture, interfaces and protocols for a telecommunications network incorporating an ADSL modem are shown in FIG. 1 (b). The elements are
The central office side 4 is equipped with a plurality of ATU-C2 or ADSL modems. ATU
-C2 can be integrated in the access node 6, which is the confluence point for the wideband data 8 and the narrowband data 10. Wideband and narrowband in this context refer to switching systems for data rates above 1 Mbps and switching systems for data rates below 1 Mbps, respectively. The access node 6 can be located at a central office or at a remote location. The remote access node is also delimited from the central access node. The plurality of ATU-C 2 are coupled to the telephone line 14 via the splitter 12. Customer line 14 is also coupled to telephone line 14 via splitter 12. The customer line 14 is coupled via a splitter 12 to a customer ATU-R 16 or ADSL modem which can be integrated into a device (SM) which is a device performing the terminal adaptation function. Examples are set top boxes, PC interfaces or LAN routers. PSTN (Public Switched Telephone Network) 18 for subscriber telephone 20
The line 14 is shared via a splitter 12 that isolates the TS from the ADSL modem.

【0005】 図2に示されるように、アナログ・スプリッタ24は、それぞれのトランシー
バに入力される以前に、POTSとADSL帯域を分離するのに必要とされるフ
ィルタリングを提供している。通常、スプリッタ34は、電話と回線の間の低域
通過フィルタ36およびADSLトランシーバと回線の間の高域通過フィルタか
ら成る。LPFから出力される低周波数成分は通常の電話回線カードに送られる
。これらのアナログ信号は、A/DおよびCODECによって、ディジタル信号
に変換され、PCM信号として符号化される。その後、これらの信号は、他のP
CM信号と組み合わされ、他の中央局またはスイッチング・ネットワークに送信
されてもよい。スプリッタは、通常、非常に大きく、高価な部品である。スプリ
ッタをなくすためにこれまで複数の解決策が提案されてきた。たとえば、米国特
許第5757803号は改善されたスプリッタを記載しており、米国特許第58
89856号はディジタル・スプリッタを有する集積化されたADSLライン・
カードを記載している。
As shown in FIG. 2, the analog splitter 24 provides the filtering needed to separate the POTS and ADSL bands before they are input to their respective transceivers. Typically, the splitter 34 comprises a low pass filter 36 between the telephone and the line and a high pass filter between the ADSL transceiver and the line. The low frequency components output from the LPF are sent to a normal telephone line card. These analog signals are converted into digital signals by A / D and CODEC and encoded as PCM signals. These signals are then sent to other P's.
It may be combined with the CM signal and sent to other central offices or switching networks. Splitters are usually very large and expensive components. Several solutions have been proposed so far to eliminate the splitter. For example, US Pat. No. 5,757,803 describes an improved splitter, US Pat.
89856 is an integrated ADSL line with digital splitter
The card is listed.

【0006】 POTSスプリッタの機能は、異なる周波数帯域を分離しそれらを個々のトラ
ンシーバに送ることのみであると通常考えられている。実際の機能はもっと複雑
で、信号が適切に伝播し、関連する仕様を満足することを可能にするために、異
なる周波数における正しいインピーダンスを提供する必要に対応している。通常
のPOTSスプリッタはPOTSやADSL装置からの干渉の影響をなくしたり
、減じたりできないが、適切に設計されたインタフェースは、信号パスにおける
低域または高域通過フィルタの付加により、これらの問題をなくすことができる
It is generally believed that the function of a POTS splitter is to separate different frequency bands and send them to individual transceivers. The actual function is more complex, addressing the need to provide the correct impedance at different frequencies in order to allow the signal to propagate properly and meet the relevant specifications. Conventional POTS splitters cannot eliminate or reduce the effects of interference from POTS and ADSL equipment, but a properly designed interface eliminates these problems by adding low-pass or high-pass filters in the signal path. be able to.

【0007】 ライン・インタフェース・カードを回線に整合させることは、低周波数帯域に
おいてはそれほど複雑ではない。こうした整合をとる種々の回路は米国特許第5
515433に記載されている。しかし、これらの回路は、広帯域整合が必要と
される場合には制限される。従って、本発明は上述の欠点のいくつかを緩和する
ことを目的としている。
Matching the line interface card to the line is not very complicated in the low frequency band. Various circuits for achieving such matching are described in US Pat.
515433. However, these circuits are limited when broadband matching is required. The present invention is therefore aimed at alleviating some of the above-mentioned drawbacks.

【0008】 (発明の概要) 本発明は、集積化されたライン・インタフェース・モジュールにおいて、特に
、中央局または「ヘッド・エンド」でPOTSスプリッタに要求される一般的な
問題に対する解決策を提供することを目的としている。本発明の利点は、電話お
よびデータまたは異なるタイプのデータが2線式通信ライン上で異なる周波数ス
ペクトルを使用するような、電話とディジタル加入者回線(「DSL」)サービ
スまたは他の通信システムとの組み合わせに対して使用されてもよい。
SUMMARY OF THE INVENTION The present invention provides a solution to the common problems required for POTS splitters in integrated line interface modules, especially in central offices or "head ends". Is intended. An advantage of the present invention is that telephones and data or different types of data use different frequency spectra on a two-wire communication line, between telephones and digital subscriber line ("DSL") services or other communication systems. May be used for combinations.

【0009】 本発明の別の利点は、従来のPOTSスプリッタをなくし、周波数依存インピ
ーダンス合成が、ディジタル、アナログまたはディジタルとアナログ手段の組み
合わせのいずれかを用いた高度に集積化された回路により実装されることを可能
にする広帯域回線ドライバおよび終端を提供することである。本発明の別の利点
は、統合された音声およびデータを送るために電力、価格およびサイズを最小化
することである。
Another advantage of the present invention is that it eliminates the conventional POTS splitter and frequency dependent impedance synthesis is implemented by highly integrated circuits using either digital, analog or a combination of digital and analog means. To provide broadband line drivers and terminations that enable Another advantage of the present invention is that it minimizes power, cost and size to carry integrated voice and data.

【0010】 本発明によれば、加入者回線に結合する一次巻線とインタフェース回路に結合
する二次巻線を有する変圧器と、インタフェース回路と回線の間の所定のインピ
ーダンスマッチングを回路の所定の周波数帯域にわたって提供するために、一次
巻線を二次巻線に結合するフィードバック回路とを備えるドライブ回路が提供さ
れる。
According to the present invention, a transformer having a primary winding coupled to the subscriber line and a secondary winding coupled to the interface circuit, and a predetermined impedance matching between the interface circuit and the line is provided for the circuit. A drive circuit is provided that includes a feedback circuit that couples the primary winding to the secondary winding to provide over a frequency band.

【0011】 本発明の好ましい実施形態のこれらおよび他の特徴は、参照が本明細書の付属
する図に対してされている以下の詳細な説明においてより明らかになるであろう
These and other features of the preferred embodiments of the present invention will become more apparent in the following detailed description, in which reference is made to the accompanying drawings.

【0012】 (好ましい実施形態の説明) 以下の説明において、同じ数値は図において同様な構造を参照している。[0012]     (Description of preferred embodiments)   In the description below, like numerals refer to like structures in the figures.

【0013】 従来技術によれば、図2を参照すると、DSL中央局システムが数字20によ
り示されている。システムは、ディジタル・データを処理するADSLトランシ
ーバ21、POTSスプリッタ34およびSLIC(加入者ライン・インタフェ
ース回路)26を組み込んだPOTSトランシーバおよび音声データを処理する
CODEC22を備えている。音声信号を分離し、それをSLICおよびCOD
EC22に、また、高周波数データ信号をADSLトランシーバ21に供給する
POTSスプリッタ24は、加入者回線28に結合されている。ADSLトラン
シーバは、広帯域データ・パスに結合されたDSLベースバンド回路31、DS
Lベースバンド回路から給電され、回線ドライバを介してスプリッタ24に結合
しているDSLアナログ・フロント・エンド(AFE)33を含む。ADSLト
ランシーバは、広帯域データ・パスと回線の間で双方向通信を提供する。ディジ
タル処理回路は、変調、エコー消去およびイクオライゼーションのようなディジ
タル信号処理機能を提供する。通常、AFEは送信および受信チャンネルの両方
を含んでいる。送信チャンネルは、広帯域データ・バス、送信フィルタに結合さ
れたディジタル・アナログ変換器(D/A)とこれに続く、ハイブリッドを通し
てスプリッタに結合されているライン・ドライバを含む。受信チャンネルは、ハ
イブリッドに結合された受信フィルタ、ディジタル信号を広帯域データ・パス上
のディジタル処理ユニットに出力するアナログ・ディジタル変換器を駆動するプ
ログラマブル利得増幅器を含む。送信および受信チャンネルはともに変圧器によ
り回線に結合されるスプリッタに結合されている。
According to the prior art, referring to FIG. 2, a DSL central office system is designated by the numeral 20. The system comprises an ADSL transceiver 21 for processing digital data, a POTS splitter 34 and a POTS transceiver incorporating a SLIC (subscriber line interface circuit) 26 and a CODEC 22 for processing voice data. Separate the audio signal and send it to SLIC and COD
A POTS splitter 24, which supplies the EC 22 and high frequency data signals to the ADSL transceiver 21, is coupled to a subscriber line 28. The ADSL transceiver includes a DSL baseband circuit 31, DS coupled to a wideband data path.
It includes a DSL analog front end (AFE) 33 powered from L baseband circuitry and coupled to splitter 24 via a line driver. ADSL transceivers provide bidirectional communication between wideband data paths and lines. Digital processing circuits provide digital signal processing functions such as modulation, echo cancellation and equalization. AFEs typically include both transmit and receive channels. The transmit channel includes a wideband data bus, a digital-to-analog converter (D / A) coupled to the transmit filter, followed by a line driver coupled to the splitter through a hybrid. The receive channel includes a hybridly coupled receive filter, a programmable gain amplifier driving an analog-to-digital converter that outputs the digital signal to a digital processing unit on a wideband data path. Both the transmit and receive channels are coupled to a splitter which is coupled to the line by a transformer.

【0014】 本発明の背景で述べられたように、この構成に関しては多くの欠点が存在して
いる。
As mentioned in the background of the invention, there are many drawbacks with this arrangement.

【0015】 本発明は、図4に概略が示されるように、共通回線ドライバ46により音声/
データ・アナログ・フロント・エンド(AFE)42と音声/データ・ベースバ
ンド44を統合することによる、この従来の構成に対する修正を含む。従って、
統合されたユニットは、回線およびADSLとPCMデータを運ぶシステム・バ
スまたは複数のシステム・バスの間に双方向通信を提供する。この統合された手
法がとられる場合、それぞれの周波数帯域における周波数依存終端は、AFE4
2、ベースバンド44あるいは2つの組み合わせにより合成されなければならな
い。さらに、回線ドライバは、統合されたPOTSおよびADSLアプリケーシ
ョンにおいては200kHz〜1.1MHzとなるであろう、周波数帯域の全範
囲にわたってかなり平坦な応答を提供しなければならない。
The present invention uses a common line driver 46 for voice / audio, as schematically illustrated in FIG.
It includes a modification to this conventional configuration by integrating a data analog front end (AFE) 42 and a voice / data baseband 44. Therefore,
The integrated unit provides bidirectional communication between the line and the system bus or system buses carrying ADSL and PCM data. If this integrated approach is taken, the frequency dependent termination in each frequency band is
2, must be synthesized by baseband 44 or a combination of the two. Moreover, the line driver must provide a fairly flat response over the entire range of frequencies, which would be 200 kHz to 1.1 MHz in integrated POTS and ADSL applications.

【0016】 図5を参照すると、本発明の実施形態による音声およびデータ要求に対する、
図4の統合されたライン・インタフェース・モジュール40の上位レベル(top
level)のブロック図が詳細に示されている。AFE42は、回線に結合された回
線ドライバ52、インピーダンス合成を含む可能性があり、回線ドライバ52に
結合される広帯域AFE54およびA/DとD/A変換器56を含む。このよう
に、AFEは、回線とディジタル処理部44の間の双方向通信を提供し、全体的
または部分的に周波数依存インピーダンス合成を提供してもよい。
Referring to FIG. 5, for voice and data requests according to an embodiment of the present invention,
The integrated line interface module 40 of FIG.
level) block diagram is shown in detail. The AFE 42 may include a line driver 52 coupled to the line, impedance combining, and includes a wideband AFE 54 coupled to the line driver 52 and an A / D and D / A converter 56. As such, the AFE may provide bidirectional communication between the line and the digital processing unit 44, and may provide frequency dependent impedance synthesis in whole or in part.

【0017】 ディジタル処理部44は、AFE42に結合されたディジタル・インピーダン
ス合成ユニットを含んでもよい。そのユニットは、複合システムに対して要求さ
れる全体的か部分的かいずれかのインピーダンス合成を行い、周波数依存フィル
タリングおよびイクオライゼーションを提供する。複合信号は、音声CODEC
60およびADSLモデム62の機能を実行する1つまたは複数のDSPベース
処理要素を備えるベースバンド処理ユニットに結合されている。ベースバンド処
理ユニットは、高速ADSLデータおよびPCM音声信号を運ぶ1つまたは複数
のシステム・バスに結合されている。
The digital processing section 44 may include a digital impedance combining unit coupled to the AFE 42. The unit provides either the total or partial impedance synthesis required for the complex system and provides frequency dependent filtering and equalization. Composite signal is voice CODEC
60 and an ADSL modem 62 coupled to a baseband processing unit that comprises one or more DSP-based processing elements. The baseband processing unit is coupled to one or more system buses that carry high speed ADSL data and PCM voice signals.

【0018】 本アーキテクチャの特徴は、高度に集積化されたディジタルまたはアナログ回
路に複雑なインピーダンス合成機能を統合することを可能にする広帯域回線ドラ
イバ回路である。好ましい実施形態において、回線ドライバは、100mAまで
のDC給電能力と、200Hzと1.1MHzまたはそれ以上の間での平坦また
は平坦に近い周波数応答と、22VピークまでのAC信号振幅と、低電力消費と
を提供する。
A feature of the present architecture is a wideband line driver circuit that enables the integration of complex impedance combining functions into highly integrated digital or analog circuits. In a preferred embodiment, the line driver has a DC power supply capability of up to 100 mA, a flat or near flat frequency response between 200 Hz and 1.1 MHz or higher, an AC signal swing up to 22 V peak, and low power consumption. And provide.

【0019】 従来技術における一手法は、高電圧集積回路技術で実装された広帯域SLIC
を用いることである。この手法において、SLICは、両方のDC回線電流、低
周波音声信号および高周波データ信号を運ばなければならない。この手法は、ド
ライバ増幅器に要求される大きな信号電流と信号電圧のヘッドルームによる過度
の電力消費、シリコン技術において実装する困難さ、48Vバッテリ給電による
制限される回線範囲を含む種々の問題をこうむっている。
One technique in the prior art is wideband SLIC implemented with high voltage integrated circuit technology.
Is to use. In this approach, the SLIC must carry both DC line current, low frequency audio signals and high frequency data signals. This approach suffers from a variety of problems including excessive power consumption due to the large signal current and signal voltage headroom required for driver amplifiers, difficulty in implementing in silicon technology, and limited line range due to 48V battery power. There is.

【0020】 好ましい一手法は、統合された音声/xDSLユニットを回線に結合する変圧
器ベース駆動回路を使用することである。変圧器ベース解決策を用いる時の主な
困難さは、一次インダクタンス、漏れインダクタンスおよび巻線間キャパシタン
スの組み合わせおよびコアの制限による低周波数および高周波数での変圧器ロー
ルオフにより引き起こされる。
One preferred approach is to use a transformer-based drive circuit that couples the integrated voice / xDSL unit to the line. The main difficulty when using a transformer-based solution is caused by transformer roll-off at low and high frequencies due to the combination of primary inductance, leakage inductance and interwinding capacitance and core limitations.

【0021】 図6(a)〜6(f)を参照すると、統合された音声/xDSLユニットを回
線に結合する種々の変圧器ベース駆動回路が示されている。このアプリケーショ
ンにおいて回路の性能を線形化するためにフィードバック技術を用いることによ
り、全てが変圧器の制限により引き起こされる問題を避けることを目的としてい
る。
Referring to FIGS. 6 (a) -6 (f), various transformer-based drive circuits for coupling an integrated voice / xDSL unit to a line are shown. By using feedback techniques to linearize circuit performance in this application, everything is aimed at avoiding problems caused by transformer limitations.

【0022】 図6(b)に、入力をオーバー駆動するフィードバック・ループを持つ変圧器
構成が示されている。図6(c)では、変圧器対は第2変圧器上に高周波数フィ
ードフォワードを備えている。図6(d)は、コンデンサによる高周波数フィー
ドフォワードが備わっている図6(c)の構成の変形である。最後に、図6(e
)において、2つの変圧器がそれぞれに対する個別のドライブを備えている。
FIG. 6 (b) shows a transformer configuration with a feedback loop that overdrives the input. In Figure 6 (c), the transformer pair comprises a high frequency feedforward on the second transformer. FIG. 6 (d) is a modification of the configuration of FIG. 6 (c) with high frequency feedforward with capacitors. Finally, as shown in FIG.
), Two transformers are provided with separate drives for each.

【0023】 図7(a)〜7(f)において、広帯域変圧器は、図示されたような極性を有
する一次巻線と二次巻線を持つ分割一次側を有している。変圧器は単一の二次巻
線104を有している。本明細書では、一次側はライン給電変圧器の回線側を、
二次側は変圧器の音声/xDSLモデム側を指す。変圧器の二次に対する一次の
巻き数比は約1:1であるのが好ましいが、他の比でもよい。通常、一次巻線で
20mA〜100mAを運びながら、100mH〜2Hの磁化インダクタンスを
保持しなければならないライン変圧器は、1:1である。通常のAC電圧振幅は
、22voltsピークで、回線上を見るインピーダンスは音声帯域で約900
ohms程度、ADSL帯域で約100ohms程度である。
7 (a) -7 (f), the broadband transformer has a split primary with primary and secondary windings having the polarities shown. The transformer has a single secondary winding 104. In this specification, the primary side is the line side of the line-fed transformer,
The secondary side refers to the voice / xDSL modem side of the transformer. The primary to secondary turns ratio of the transformer is preferably about 1: 1 but other ratios are possible. Typically, the line transformer, which must carry a magnetizing inductance of 100mH to 2H while carrying 20mA to 100mA in the primary winding, is 1: 1. Normal AC voltage amplitude is 22 volts peak, and impedance seen on the line is about 900 in the voice band
ohms, about 100 ohms in the ADSL band.

【0024】 図7(a)を参照すると、(図示しない)インタフェース回路は、通常、中央
局と顧客家屋の間に延びるTIPおよびRING導線を有するツイストペア電話
回線に結合されたドライバ回路180に入力Vi を供給する。ドライブ回路は、
通常、50ohmであるそれぞれのライン給電要素Rfeedにより、TIPおよび
RINGラインにそれぞれ結合された一次巻線の対を有する変圧器を含む。一次
巻線の他端は、それぞれのバッテリ・リターンまたはTIP DCおよびトーク
(talk)・バッテリまたはRING DCに接続されている。変圧器の二次
側では、入力電圧Vi がそれぞれの反転オペアンプを介して二次のそれぞれの終
端に供給されている。
Referring to FIG. 7 (a), an interface circuit (not shown) typically inputs V to a driver circuit 180 coupled to a twisted pair telephone line having TIP and RING conductors extending between the central office and the customer premises. supply i . The drive circuit is
It includes a transformer with a pair of primary windings respectively coupled to the TIP and RING lines by respective line feed elements R feed , which are typically 50 ohms. The other end of the primary winding is connected to a respective battery return or TIP DC and a talk battery or RING DC. On the secondary side of the transformer, the input voltage V i is supplied to the respective ends of the secondary via respective inverting operational amplifiers.

【0025】 図7(a)において、一次巻線106が回線導体TIPの1つに結合された給
電抵抗107に一端で結合されており、二次巻線108が第2の回線導体RIN
Gに結合された給電抵抗110に結合されている。
In FIG. 7 (a), the primary winding 106 is coupled at one end to a feed resistor 107 that is coupled to one of the line conductors TIP, and the secondary winding 108 is a second line conductor RIN.
It is coupled to the feed resistor 110 which is coupled to G.

【0026】 図7(b)において、一次側の差動電圧が検知され、二次側にフィードバック
される。フィードバック回路は、変圧器の一次側で、差動出力電圧Voを検知し
、差動出力電圧Voを所望の出力電圧Viと比較し、フィードバック信号Vf を生
成するために誤差信号を高いゲインで乗算し、変圧器に対して増強された駆動力
を提供するために信号Vfで二次を駆動する。
In FIG. 7B, the differential voltage on the primary side is detected and fed back to the secondary side. Feedback circuit, the primary side of the transformer, senses the differential output voltage V o, by comparing the differential output voltage V o and the desired output voltage V i, the error signal to generate a feedback signal V f Multiply with high gain and drive the secondary with signal V f to provide enhanced drive for the transformer.

【0027】 図7(c)において、一次側の差動電圧が検知され、二次側にフィードバック
される。フィードバック回路は変圧器の一次側で差動出力電圧Vo を検知し、差
動出力電圧Voを所望の出力電圧Viと比較し、フィードバック信号Vf を生成す
るために誤差信号を高いゲインで乗算し、コンデンサを通してVf で変圧器の一
次側を駆動する。変圧器の二次側は所望の入力電圧Viにより駆動される。
In FIG. 7C, the differential voltage on the primary side is detected and fed back to the secondary side. The feedback circuit senses the differential output voltage V o at the primary side of the transformer, the differential output voltage V o is compared with the desired output voltage V i, a high gain error signal to produce a feedback signal V f Drive the primary side of the transformer with V f through a capacitor. The secondary side of the transformer is driven by the desired input voltage V i .

【0028】 図7(d)において、一次側の差動電圧が検知され、二次側にフィードバック
される。フィードバック回路は変圧器の一次側で差動出力電圧Vo を検知し、差
動出力電圧Voを所望の出力電圧Viと比較し、フィードバック信号Vf を生成す
るために誤差信号を高いゲインで乗算し、それぞれのコンデンサを通して相補的
信号Vf で変圧器の一次側を駆動する。変圧器の二次側はまたフィードバック信
号Vfにより駆動される。
In FIG. 7D, the differential voltage on the primary side is detected and fed back to the secondary side. The feedback circuit senses the differential output voltage V o at the primary side of the transformer, the differential output voltage V o is compared with the desired output voltage V i, a high gain error signal to produce a feedback signal V f And drive the primary side of the transformer with the complementary signal V f through the respective capacitors. The secondary side of the transformer is also driven by the feedback signal V f .

【0029】 図7(e)において、一次側の差動電圧が検知され、二次側にフィードバック
される。フィードバック回路は変圧器の一次側で差動出力電圧Vo を検知し、差
動出力電圧Voを所望の出力電圧Viと比較し、フィードバック信号Vf を生成す
るために誤差信号を高いゲインで乗算し、コンデンサを通して結合された第2変
圧器の一次側を駆動する。信号Vf は第2変圧器の二次を駆動し、第2変圧器の
次巻線は出力信号Vo に容量的に結合されている。第1変圧器の二次側は所望の
入力電圧Viにより駆動される。
In FIG. 7E, the differential voltage on the primary side is detected and fed back to the secondary side. The feedback circuit senses the differential output voltage V o at the primary side of the transformer, the differential output voltage V o is compared with the desired output voltage V i, a high gain error signal to produce a feedback signal V f And drives the primary side of a second transformer coupled through a capacitor. The signal V f drives the secondary of the second transformer, the secondary winding of the second transformer being capacitively coupled to the output signal V o . The secondary side of the first transformer is driven by the desired input voltage V i .

【0030】 図7(f)において、一次側の差動電圧が検知され、二次側にフィードバック
される。フィードバック回路は変圧器の一次側で差動出力電圧Vo を検知し、差
動出力電圧Vo を所望の出力電圧Viと比較し、フィードバック信号Vfを生成す
るために誤差信号を高いゲインで乗算し、コンデンサを通して結合された第2変
圧器の一次側を駆動する。信号Vf は第2変圧器の二次を駆動し、第2変圧器の
次巻線は出力信号Vo に容量的に結合されている。第1変圧器の二次側は出力信
号Vfにより駆動される。
In FIG. 7F, the differential voltage on the primary side is detected and fed back to the secondary side. The feedback circuit senses the differential output voltage V o at the primary side of the transformer, the differential output voltage V o is compared with the desired output voltage V i, a high gain error signal to produce a feedback signal V f And drives the primary side of a second transformer coupled through a capacitor. The signal V f drives the secondary of the second transformer, the secondary winding of the second transformer being capacitively coupled to the output signal V o . The secondary side of the first transformer is driven by the output signal V f .

【0031】 図7(g)は、第1変圧器の次巻線と出力電圧Vo の間にインピーダンスが付
加されていることを除いて図8(f)と同じである。この構成において、2つの
変圧器は、2つの変圧器と直列なインピーダンスにより決定されるクロスオーバ
ー周波数を持ち、異なる周波数帯での駆動力を提供するように構成されることが
できる。
FIG. 7 (g) is the same as FIG. 8 (f) except that an impedance is added between the next winding of the first transformer and the output voltage V o . In this configuration, the two transformers can be configured to have a crossover frequency determined by the impedance in series with the two transformers and provide driving power in different frequency bands.

【0032】 本発明はある特定の実施形態を参照して説明してきたが、その様々な修正につ
いては、本明細書に付属する請求項に概説した本発明の精神および範囲を逸脱す
ることなく、当業者には明らかになろう。
While the invention has been described with reference to certain specific embodiments, various modifications thereof can be made without departing from the spirit and scope of the invention as outlined in the claims appended hereto. It will be apparent to those skilled in the art.

【図面の簡単な説明】[Brief description of drawings]

【図1a】 ADSLシステムの周波数スペクトルを示す図である。Figure 1a   It is a figure which shows the frequency spectrum of an ADSL system.

【図1b】 ADSLシステム・アーキテクチャの概略図である。Figure 1b   1 is a schematic diagram of an ADSL system architecture.

【図2】 従来技術のADSLモデムの概略図である。[Fig. 2]   1 is a schematic diagram of a prior art ADSL modem.

【図3】 従来技術のDSLトランシーバの概略図である。[Figure 3]   1 is a schematic diagram of a prior art DSL transceiver.

【図4】 本発明の実施形態によるADSLモデムの概略図である。[Figure 4]   1 is a schematic diagram of an ADSL modem according to an embodiment of the present invention.

【図5】 本発明の実施形態によるADSLモデムの概略ブロック図である。[Figure 5]   FIG. 3 is a schematic block diagram of an ADSL modem according to an embodiment of the present invention.

【図6a】〜FIG. 6a

【図6f】 本発明の実施形態によるドライブ回路の概略図である。FIG. 6f   3 is a schematic diagram of a drive circuit according to an embodiment of the present invention. FIG.

【図7a】〜[Fig. 7a]

【図7f】 図6(a)〜6(f)の回路の詳細な概略回路図である。FIG. 7f   FIG. 7 is a detailed schematic circuit diagram of the circuits of FIGS. 6 (a) to 6 (f).

【手続補正書】[Procedure amendment]

【提出日】平成14年2月5日(2002.2.5)[Submission date] February 5, 2002 (2002.2.5)

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0021[Correction target item name] 0021

【補正方法】変更[Correction method] Change

【補正の内容】[Contents of correction]

【0021】 図6(a)〜6()を参照すると、統合された音声/xDSLユニットを回
線に結合する種々の変圧器ベース駆動回路が示されている。このアプリケーショ
ンにおいて回路の性能を線形化するためにフィードバック技術を用いることによ
り、全てが変圧器の制限により引き起こされる問題を避けることを目的としてい
る。
Referring to FIGS. 6 (a) -6 ( e ), various transformer-based drive circuits for coupling an integrated voice / xDSL unit to a line are shown. By using feedback techniques to linearize circuit performance in this application, everything is aimed at avoiding problems caused by transformer limitations.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0024[Name of item to be corrected] 0024

【補正方法】変更[Correction method] Change

【補正の内容】[Contents of correction]

【0024】 図7(a)を参照すると、(図示しない)インタフェース回路は、通常、中央
局と顧客家屋の間に延びるチップおよびリング導線を有するツイストペア電話回
線に結合されたドライバ回路180に入力Vi を供給する。ドライブ回路は、通
常、50ohmであるそれぞれのライン給電要素Rfeedにより、チップおよび ング導線 にそれぞれ結合された一次巻線の対を有する変圧器を含む。一次巻線の
他端は、それぞれのバッテリ・リターンまたはチップDCおよびトーク(tal
k)・バッテリまたはリングDCに接続されている。変圧器の二次側では、入力
電圧Vi がそれぞれの反転オペアンプを介して二次のそれぞれの終端に供給され
ている。
Referring to FIG. 7 (a), the interface circuit (not shown) typically inputs V to a driver circuit 180 coupled to a twisted pair telephone line having a tip and ring conductor extending between the central office and the customer premises. supply i . Drive circuit is generally the respective line feeding element R feed is 50ohm, comprises a transformer having a pair of primary windings coupled respectively to the chip and-ring conductor. The other end of the primary winding is connected to the respective battery return or chip DC and talk.
k) -Connected to battery or ring DC. On the secondary side of the transformer, the input voltage V i is supplied to the respective ends of the secondary via respective inverting operational amplifiers.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0025[Name of item to be corrected] 0025

【補正方法】変更[Correction method] Change

【補正の内容】[Contents of correction]

【0025】 図7(a)において、一次巻線106が回線導体チップの1つに結合された給
電抵抗107に一端で結合されており、二次巻線108が第2の回線導体リング に結合された給電抵抗110に結合されている。
In FIG. 7A, a primary winding 106 is coupled at one end to a feed resistor 107 that is coupled to one of the line conductor chips , and a secondary winding 108 is coupled to the second line conductor ring . Is connected to the power supply resistor 110 that is connected.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0031[Correction target item name] 0031

【補正方法】変更[Correction method] Change

【補正の内容】[Contents of correction]

【0031】 図7(g)は、第1変圧器の次巻線と出力電圧Vo の間にインピーダンスが付
加されていることを除いて図(f)と同じである。この構成において、2つの
変圧器は、2つの変圧器と直列なインピーダンスにより決定されるクロスオーバ
ー周波数を持ち、異なる周波数帯での駆動力を提供するように構成されることが
できる。
FIG. 7 (g) is the same as FIG. 7 (f) except that an impedance is added between the next winding of the first transformer and the output voltage V o . In this configuration, the two transformers can be configured to have a crossover frequency determined by the impedance in series with the two transformers and provide driving power in different frequency bands.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正の内容】[Contents of correction]

【図面の簡単な説明】[Brief description of drawings]

【図1a】 ADSLシステムの周波数スペクトルを示す図である。Figure 1a   It is a figure which shows the frequency spectrum of an ADSL system.

【図1b】 ADSLシステム・アーキテクチャの概略図である。Figure 1b   1 is a schematic diagram of an ADSL system architecture.

【図2】 従来技術のADSLモデムの概略図である。[Fig. 2]   1 is a schematic diagram of a prior art ADSL modem.

【図3】 従来技術のDSLトランシーバの概略図である。[Figure 3]   1 is a schematic diagram of a prior art DSL transceiver.

【図4】 本発明の実施形態によるADSLモデムの概略図である。[Figure 4]   1 is a schematic diagram of an ADSL modem according to an embodiment of the present invention.

【図5】 本発明の実施形態によるADSLモデムの概略ブロック図である。[Figure 5]   FIG. 3 is a schematic block diagram of an ADSL modem according to an embodiment of the present invention.

【図6a】〜FIG. 6a

【図6e】 本発明の実施形態によるドライブ回路の概略図である。FIG. 6e   3 is a schematic diagram of a drive circuit according to an embodiment of the present invention. FIG.

【図7a】〜[Fig. 7a]

【図7f】 図6(a)〜6()の回路の詳細な概略回路図である。7f is a detailed schematic circuit diagram of the circuit of FIGS. 6 (a) -6 ( e ). FIG.

【手続補正6】[Procedure correction 6]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】全図[Correction target item name] All drawings

【補正方法】変更[Correction method] Change

【補正の内容】[Contents of correction]

【図1a】 Figure 1a

【図1b】 Figure 1b

【図2】 [Fig. 2]

【図3】 [Figure 3]

【図4】 [Figure 4]

【図5】 [Figure 5]

【図6a】 FIG. 6a

【図6b】 FIG. 6b

【図6c】 FIG. 6c

【図6d】 FIG. 6d

【図6e】 FIG. 6e

【図7a】 FIG. 7a

【図7b】 FIG. 7b

【図7c】 FIG. 7c

【図7d】 FIG. 7d

【図7e】 [Fig. 7e]

【図7f】 FIG. 7f

───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,CY, DE,DK,ES,FI,FR,GB,GR,IE,I T,LU,MC,NL,PT,SE),OA(BF,BJ ,CF,CG,CI,CM,GA,GN,GW,ML, MR,NE,SN,TD,TG),AP(GH,GM,K E,LS,MW,MZ,SD,SL,SZ,TZ,UG ,ZW),EA(AM,AZ,BY,KG,KZ,MD, RU,TJ,TM),AE,AG,AL,AM,AT, AU,AZ,BA,BB,BG,BR,BY,CA,C H,CN,CR,CU,CZ,DE,DK,DM,DZ ,EE,ES,FI,GB,GD,GE,GH,GM, HR,HU,ID,IL,IN,IS,JP,KE,K G,KP,KR,KZ,LC,LK,LR,LS,LT ,LU,LV,MA,MD,MG,MK,MN,MW, MX,MZ,NO,NZ,PL,PT,RO,RU,S D,SE,SG,SI,SK,SL,TJ,TM,TR ,TT,TZ,UA,UG,US,UZ,VN,YU, ZA,ZW─────────────────────────────────────────────────── ─── Continued front page    (81) Designated countries EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, I T, LU, MC, NL, PT, SE), OA (BF, BJ , CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, K E, LS, MW, MZ, SD, SL, SZ, TZ, UG , ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, C H, CN, CR, CU, CZ, DE, DK, DM, DZ , EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, K G, KP, KR, KZ, LC, LK, LR, LS, LT , LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, PL, PT, RO, RU, S D, SE, SG, SI, SK, SL, TJ, TM, TR , TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 (a)加入者回線に結合する一次巻線およびインタフェース
回路に結合する二次巻線を有する変圧器と、 (b)前記インタフェース回路と前記回線の間で所定のインピーダンス整合を
、前記回路の所定の周波数帯域にわたって提供するように前記一次巻線を前記二
次巻線に結合するフィードバック回路と を備えるドライバ回路。
1. A transformer having (a) a primary winding coupled to a subscriber line and a secondary winding coupled to an interface circuit; and (b) a predetermined impedance matching between the interface circuit and the line. A feedback circuit that couples the primary winding to the secondary winding to provide over a predetermined frequency band of the circuit.
【請求項2】 前記インタフェース回路がPOTSプロトコルおよびxDS
Lプロトコルを提供する請求項1に記載のドライバ。
2. The interface circuit is a POTS protocol and xDS.
The driver of claim 1, which provides the L protocol.
【請求項3】 前記フィードバック回路が、前記変圧器の前記一次巻線を駆
動する誤差信号Vfを生成するために、前記回線上の差動出力電圧Voを前記イン
タフェース回路からの入力電圧Vi と比較する比較器を含む請求項1に記載のド
ライバ。
3. The feedback circuit converts a differential output voltage V o on the line to an input voltage V o from the interface circuit to generate an error signal V f that drives the primary winding of the transformer. The driver of claim 1 including a comparator that compares with i .
【請求項4】 前記所定の周波数帯が、データ通信用の高周波数帯および音
声通信用の低周波数帯を含む請求項1に記載のドライバ。
4. The driver according to claim 1, wherein the predetermined frequency band includes a high frequency band for data communication and a low frequency band for voice communication.
【請求項5】 前記変圧器が、共通給電点から前記回線上にそれぞれ第1お
よび第2タイプの信号を駆動する第1および第2変圧器を含む請求項1に記載の
ドライバ回路。
5. The driver circuit of claim 1, wherein the transformer includes first and second transformers driving first and second type signals on the line from a common feed point, respectively.
【請求項6】 前記第1タイプの信号がPOTS信号を含み、前記第2タイ
プの信号がDSL信号を含む請求項5に記載のドライバ。
6. The driver of claim 5, wherein the first type of signal comprises a POTS signal and the second type of signal comprises a DSL signal.
【請求項7】 前記フィードバック回路が変圧器ロール・オフに対する補償
を提供する請求項1に記載するドライバ。
7. The driver of claim 1, wherein the feedback circuit provides compensation for transformer roll off.
【請求項8】 前記フィードバック回路が、 フィードバック信号Vf を生成するために前記回線上の差動出力電圧を入力電
圧Viに比較する比較器と、 前記フィードバック信号を回線に結合するDC絶縁回路とを含む請求項1に記
載のドライバ。
8. A feedback circuit compares the differential output voltage on the line with an input voltage V i to produce a feedback signal V f, and a DC isolation circuit coupling the feedback signal to the line. The driver of claim 1, including:
【請求項9】 前記DC絶縁回路がコンデンサである請求項8に記載のドラ
イバ。
9. The driver according to claim 8, wherein the DC isolation circuit is a capacitor.
【請求項10】 前記DC絶縁回路が前記フィードバック信号Vf を前記変
圧器の前記二次側に結合する請求項8に記載のドライバ。
10. The driver of claim 8, wherein the DC isolation circuit couples the feedback signal V f to the secondary side of the transformer.
【請求項11】 前記DC絶縁回路が第3変圧器である請求項8に記載のド
ライバ。
11. The driver of claim 8, wherein the DC isolation circuit is a third transformer.
【請求項12】 前記第3変圧器が前記回線に容量的に結合されている請求
項11に記載のドライバ。
12. The driver of claim 11, wherein the third transformer is capacitively coupled to the line.
【請求項13】 前記次巻線と前記回線の間で結合されたライン・インピー
ダンス要素を含む請求項11に記載のドライバ。
13. The driver of claim 11 including a line impedance element coupled between the secondary winding and the line.
【請求項14】 前記第3変圧器がフィードバック信号Vf を前記第1変圧
器の前記二次巻線に結合する請求項11に記載のドライバ。
14. The driver of claim 11, wherein the third transformer couples a feedback signal V f to the secondary winding of the first transformer.
【請求項15】 前記第3変圧器もまた前記回線に容量的に結合されている
請求項14に記載のドライバ。
15. The driver of claim 14, wherein the third transformer is also capacitively coupled to the line.
【請求項16】 前記一次巻線と前記ラインの間で結合されたライン・イン
ピーダンス要素を含む請求項14に記載のドライバ。
16. The driver of claim 14 including a line impedance element coupled between the primary winding and the line.
【請求項17】 前記インタフェース回路が電話およびDSLを提供する集
積化されたライン・カードである請求項1に記載のドライバ。
17. The driver of claim 1, wherein the interface circuit is an integrated line card providing telephone and DSL.
【請求項18】 前記集積化されたライン・カードが前記カードの動作する
それぞれの周波数帯域において、所望の終端インピーダンスを生成するインピー
ダンス合成回路を含む請求項17に記載のドライバ。
18. The driver of claim 17, wherein the integrated line card includes an impedance combiner circuit that produces a desired termination impedance in each frequency band in which the card operates.
JP2001504145A 1999-06-10 2000-06-09 Line driver for POTS, xDSL or integrated POTS / xDSL interface Pending JP2003502915A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CA 2274171 CA2274171A1 (en) 1999-06-10 1999-06-10 Loop driver for pots, xdsl, or integrated pots/xdsl interface
CA2,274,171 1999-06-10
PCT/US2000/015992 WO2000078013A1 (en) 1999-06-10 2000-06-09 Loop driver for pots, xdsl, or integrated pots/xdsl interface

Publications (1)

Publication Number Publication Date
JP2003502915A true JP2003502915A (en) 2003-01-21

Family

ID=4163618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001504145A Pending JP2003502915A (en) 1999-06-10 2000-06-09 Line driver for POTS, xDSL or integrated POTS / xDSL interface

Country Status (5)

Country Link
EP (1) EP1186149A4 (en)
JP (1) JP2003502915A (en)
AU (1) AU5732100A (en)
CA (1) CA2274171A1 (en)
WO (1) WO2000078013A1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760433B2 (en) 2000-05-15 2004-07-06 Centillium Communications, Inc. Central office interface techniques for digital subscriber lines
US6826278B2 (en) * 2000-05-15 2004-11-30 Centillium Communications, Inc. Central office interface techniques for digital subscriber lines
US6831527B2 (en) 2002-12-17 2004-12-14 Adc Telecommunications, Inc. Insertion box
DE102005005538B4 (en) * 2005-02-07 2007-04-05 Infineon Technologies Ag Line driver circuit with high efficiency
US8896351B2 (en) 2008-03-19 2014-11-25 Lantiq Deutschland Gmbh Line driver method and apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515433A (en) * 1994-08-30 1996-05-07 Reltec Corporation Resistance forward telephone line feed circuit
US5598467A (en) * 1994-12-09 1997-01-28 National Semiconductor Corporation Signal interface circuit with selectable signal interface parameters
US5910970A (en) * 1996-05-09 1999-06-08 Texas Instruments Incorporated MDSL host interface requirement specification
WO1998058458A1 (en) * 1997-06-17 1998-12-23 Paradyne Corporation A method and apparatus for controlling the input impedance of an analog front end circuit of a data communications equipment (dce) device

Also Published As

Publication number Publication date
EP1186149A1 (en) 2002-03-13
WO2000078013A1 (en) 2000-12-21
CA2274171A1 (en) 2000-12-10
EP1186149A4 (en) 2004-09-15
AU5732100A (en) 2001-01-02

Similar Documents

Publication Publication Date Title
US6295343B1 (en) Method and apparatus for combining voice line card and xDSL line card functions
US6163579A (en) Broadband modem transformer hybird
US5930340A (en) Device and method for isolating voice and data signals on a common carrier
US7391764B2 (en) Method and system for combining symmetric DSL signals and voice signals
US6674845B2 (en) Method and apparatus for connecting broadband voice and data signals to telephone systems
US7305006B1 (en) System for allowing a single device to share multiple transmission lines
KR200207562Y1 (en) Sdsl data communication system using telephone circuit
EP1086575B1 (en) A method for separating narrowband and broadband services on a transmission link and a splitter element
US20060029215A1 (en) Lightning protection circuit
US6826278B2 (en) Central office interface techniques for digital subscriber lines
JP2003502915A (en) Line driver for POTS, xDSL or integrated POTS / xDSL interface
US6760433B2 (en) Central office interface techniques for digital subscriber lines
US6829336B1 (en) System and method for active filtering in a telecommunications network
US6741700B1 (en) Low insertion loss current sense circuit
CA2375153A1 (en) Loop driver for pots, xdsl, or integrated pots/xdsl interface
CA2383497C (en) Method and apparatus for combining voice line card and xdsl line card functions
US20070153835A1 (en) Providing High Data Rates in DSL Systems Connected by Multiple Pairs of Wires
JP2003199129A (en) Line interface for combining voice band signal and xdsl signal on twisted-pair copper line
KR200328611Y1 (en) Filter circuit for digital subscriber line
AU6493400A (en) Reduced power line driver
WO2006006932A1 (en) Apparatus for high-speed data connection
CA2390542A1 (en) A low insertion loss current sense circuit