[go: up one dir, main page]

JP2003347735A - Manufacturing method of multilayer wiring board - Google Patents

Manufacturing method of multilayer wiring board

Info

Publication number
JP2003347735A
JP2003347735A JP2002154220A JP2002154220A JP2003347735A JP 2003347735 A JP2003347735 A JP 2003347735A JP 2002154220 A JP2002154220 A JP 2002154220A JP 2002154220 A JP2002154220 A JP 2002154220A JP 2003347735 A JP2003347735 A JP 2003347735A
Authority
JP
Japan
Prior art keywords
forming
wiring pattern
hole
adhesive layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002154220A
Other languages
Japanese (ja)
Inventor
Yoshiyasu Saeki
佳泰 佐伯
Yasuhito Takahashi
康仁 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002154220A priority Critical patent/JP2003347735A/en
Publication of JP2003347735A publication Critical patent/JP2003347735A/en
Pending legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 微細なビアの形成が可能で密な配線パターン
とすることができる多層配線基板の製造方法を提供す
る。 【解決手段】 絶縁接着層27の所要部位に、配線パタ
ーン23が底部に露出するビアホール30をレーザー加
工により形成する工程と、ビアホール30内にソルダー
ペーストを充填してビア31を形成する充填工程と、第
2の積層ユニット32と第1の積層ユニット25とを、
対応するビア31と配線パターン24とが当接するよう
に重ね合わせて熱圧着し、ソルダーペーストによるビア
31を溶融して対応する配線パターン24に接続すると
共に、絶縁接着層27を熱硬化させる熱圧着工程とを含
むことを特徴とする。
A manufacturing method of a multilayer wiring board capable of forming a fine via and forming a dense wiring pattern is provided. SOLUTION: A step of forming a via hole 30 in which a wiring pattern 23 is exposed at the bottom of a required portion of an insulating adhesive layer 27 by laser processing, and a filling step of filling a solder paste in the via hole 30 to form a via 31. The second laminated unit 32 and the first laminated unit 25 are
Thermocompression bonding is performed such that the corresponding via 31 and the wiring pattern 24 are brought into contact with each other and are thermocompression bonded, and the via 31 made of solder paste is melted and connected to the corresponding wiring pattern 24 and the insulating adhesive layer 27 is thermoset. And a process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は多層配線基板の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board.

【0002】[0002]

【従来の技術】多層配線基板には種々の構成のものが知
られている。図9〜図14に、従来の多層配線基板の製
造方法の一例を示す。図9は、ガラス繊維入りの樹脂か
らなるベース材(ガラエポ基材)10の両面に銅箔1
1、11が形成されたシート材12である。図10に示
すように、このシート材12の両面の銅箔11、11を
フォトリソグラフィーによりエッチング加工して、ベー
ス材10の両面に配線パターン13、13を形成する。
2. Description of the Related Art Various types of multilayer wiring boards are known. 9 to 14 show an example of a conventional method for manufacturing a multilayer wiring board. FIG. 9 shows a copper foil 1 on both surfaces of a base material (glass epoxy base material) 10 made of glass-filled resin.
1 and 11 are sheet materials 12 formed. As shown in FIG. 10, the copper foils 11 and 11 on both surfaces of the sheet material 12 are etched by photolithography to form wiring patterns 13 and 13 on both surfaces of the base material 10.

【0003】次に、図11に示すように、配線パターン
13、13の所要部位を貫通するスルーホール14をプ
レス加工(パンチング)によって形成する。次に、図示
しないが、一方の配線パターン13上に所要厚さのはん
だシートを重ね合わせ、スルーホール14を形成したパ
ンチ(図示せず)により再度はんだシートを打抜き、図
12に示すように、打抜いたはんだポールをスルーホー
ル14内に押し込んでビア15を形成する。ビア15は
配線パターン13面から若干突出するように形成され
る。
Next, as shown in FIG. 11, a through hole 14 penetrating through a required portion of the wiring patterns 13 and 13 is formed by pressing (punching). Next, although not shown, a solder sheet having a required thickness is overlaid on one wiring pattern 13, and the solder sheet is punched again by a punch (not shown) in which a through hole 14 is formed, as shown in FIG. The punched solder pole is pushed into the through hole 14 to form the via 15. The via 15 is formed so as to slightly protrude from the surface of the wiring pattern 13.

【0004】上記のように形成した積層ユニット16
を、図13に示すように、絶縁接着層(プリプレグ材)
17を介在させて複数枚重ね合わせ、次いで図14に示
すように、真空熱圧着して、絶縁接着層17を熱硬化さ
せて多層配線基板18を製造することができる。ビア1
5は介在する絶縁接着層17を押しのけるようにして互
いに接触し、電気的導通がとられる。
The laminated unit 16 formed as described above.
As shown in FIG. 13, an insulating adhesive layer (prepreg material)
A multilayer wiring board 18 can be manufactured by stacking a plurality of sheets with 17 interposed therebetween, and then thermally curing the insulating adhesive layer 17 by vacuum thermocompression bonding as shown in FIG. Via 1
5 and 5 are brought into contact with each other so as to push away the intervening insulating adhesive layer 17 to be electrically connected.

【0005】[0005]

【発明が解決しようとする課題】上記従来の多層配線基
板18の製造方法には次のような課題がある。すなわ
ち、ベース材10はガラス繊維が入っていることから、
最低100μm程度とかなり厚さが大きく、しかも強度
の大きなガラス繊維が入っていることから、このベース
材10にスルーホール14を形成するパンチは必然的に
強度が大きな大径のものを用いなければならない。その
結果、スルーホール14は数百μm程度の大径のものと
なり、小径化には限界があり、密な配線パターン13を
形成できないという課題がある。また、ビア15間に、
絶縁接着層17が残存して、導電性を阻害するおそれも
ある。
The conventional method for manufacturing the multilayer wiring board 18 has the following problems. That is, since the base material 10 contains glass fiber,
Since a glass fiber with a very large thickness of at least about 100 μm and a high strength is contained, the punch for forming the through hole 14 in the base material 10 must inevitably have a large diameter with a high strength. Don't be. As a result, the through hole 14 has a large diameter of about several hundreds μm, and there is a limit to reducing the diameter, and there is a problem that the dense wiring pattern 13 cannot be formed. Also, between vias 15
The insulating adhesive layer 17 may remain and hinder the conductivity.

【0006】そこで本発明は上記課題を解決すべくなさ
れたものであり、その目的とするところは、微細なビア
の形成が可能で密な配線パターンとすることができ、ま
たビアの電気的な接続を確実に行える多層配線基板の製
造方法を提供するにある。
Accordingly, the present invention has been made to solve the above-mentioned problems, and the object of the present invention is to form fine vias and to form a dense wiring pattern, and to electrically connect vias. An object of the present invention is to provide a method of manufacturing a multilayer wiring board that can be reliably connected.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る多層配線基板の製造方法では、 a.絶縁ベース材の所要部位にスルーホールをレーザー
加工により形成する工程と、b.該絶縁ベース材の両面
に、スルーホールめっき層によって電気的に接続する配
線パターンを形成する工程と、c.前記a、bの工程に
よって得られた第1の積層ユニットの一方の面に前記配
線パターンを覆って絶縁接着層を形成する工程と、d.
該絶縁接着層の所要部位に、前記配線パターンが底部に
露出するビアホールをレーザー加工により形成する工程
と、e.前記ビアホール内にソルダーペーストを充填し
てビアを形成する充填工程と、f.前記c、d、eの工
程によって得られた第2の積層ユニットと前記第1の積
層ユニットとを、対応する前記ビアと配線パターンとが
当接するように重ね合わせて熱圧着し、ソルダーペース
トによる前記ビアを溶融して対応する前記配線パターン
に接続すると共に、前記絶縁接着層を熱硬化させる熱圧
着工程とを含むことを特徴とする。
In order to achieve the above object, a method for manufacturing a multilayer wiring board according to the present invention comprises: a. Forming a through hole in a required portion of the insulating base material by laser processing; b. Forming a wiring pattern electrically connected by a through-hole plating layer on both surfaces of the insulating base material; c. Forming an insulating adhesive layer on one surface of the first laminated unit obtained by the steps a and b so as to cover the wiring pattern; d.
Forming a via hole in the required part of the insulating adhesive layer by laser processing to expose the wiring pattern at the bottom; e. A filling step of filling the via hole with a solder paste to form a via; f. The second laminated unit obtained by the steps c, d, e and the first laminated unit are superposed and thermocompression bonded so that the corresponding via and the wiring pattern come into contact with each other, and solder paste is used. A thermocompression bonding step of melting the via and connecting to the corresponding wiring pattern, and thermosetting the insulating adhesive layer.

【0008】また、前記絶縁ベース材に、ガラス繊維を
含まない樹脂製のベース材を用いることを特徴とする。
また、前記bの配線パターンを形成する工程が、前記ス
ルーホールを形成した絶縁ベース材の表裏面およびスル
ーホール内壁に無電解めっき皮膜を形成する工程と、該
無電解めっき皮膜上に、該無電解めっき皮膜が形成すべ
き配線パターン通りのパターンで露出するレジストによ
るマスクパターンを形成するフォトリソグラフィー工程
と、前記スルーホール内および露出している無電解めっ
き皮膜上に電解めっき皮膜を形成する工程と、次いで前
記マスクパターンを除去し、さらにマスクパターンを除
去して露出した無電解めっき皮膜を除去する除去工程と
を含むことを特徴とする。
The insulating base material may be a resin base material that does not contain glass fibers.
In addition, the step of forming the wiring pattern b includes a step of forming an electroless plating film on the front and back surfaces of the insulating base material on which the through hole is formed and an inner wall of the through hole, and the electroless plating film on the electroless plating film. A photolithography process for forming a mask pattern with a resist exposed in a pattern according to a wiring pattern to be formed by an electroplating film, and a process for forming an electroplating film in the through hole and on the exposed electroless plating film; And then removing the mask pattern, and further removing the exposed electroless plating film by removing the mask pattern.

【0009】さらに、前記ビアを形成する工程が、前記
c工程の絶縁接着層上にさらに保護フイルムを形成する
工程と、該保護フイルムおよび絶縁接着層の所要部位
に、前記配線パターンが底部に露出する前記ビアホール
をレーザー加工により形成する工程と、該ビアホール内
にソルダーペーストを充填してビアを形成する充填工程
と、ビア形成後、前記保護フイルムを剥離する工程とを
含むことを特徴とする。
Further, the step of forming the via includes a step of further forming a protective film on the insulating adhesive layer in the step c, and the wiring pattern is exposed at a required portion of the protective film and the insulating adhesive layer. Forming a via hole by laser processing, a filling step of filling the via hole with a solder paste to form a via, and a step of peeling the protective film after forming the via.

【0010】[0010]

【発明の実施の形態】以下本発明の好適な実施の形態を
添付図面に基づき詳細に説明する。図1〜図8に製造工
程を示す。まず図1に示すように、絶縁ベース材20の
所要部位にスルーホール21をレーザー加工により形成
する。絶縁ベース材20には、厚さ50μm程度の、ガ
ラス繊維を含まないポリイミド樹脂フイルムを用いるこ
とができるが、これに限定されるものではない。レーザ
ー加工は炭酸ガスレーザーが好適であるが、これに限定
されない。絶縁ベース材にガラス繊維を含まない樹脂を
用いることによって、レーザー加工によって、直径50
μm前後の微細な孔径のスルーホール21をあけること
ができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings. A manufacturing process is shown in FIGS. First, as shown in FIG. 1, a through hole 21 is formed in a required portion of the insulating base material 20 by laser processing. As the insulating base material 20, a polyimide resin film having a thickness of about 50 μm and not containing glass fibers can be used, but the insulating base material 20 is not limited to this. The laser processing is preferably a carbon dioxide laser, but is not limited thereto. By using a resin that does not contain glass fiber as the insulating base material, a diameter of 50 can be obtained by laser processing.
A through hole 21 having a fine hole diameter of about μm can be formed.

【0011】次に、図2に示すように、絶縁ベース材2
0の両面に、スルーホールめっき層22によって電気的
に接続する配線パターン23、24を形成して、第1の
積層ユニット25に形成する。このスルーホールめっき
層22、配線パターン23、24を形成する方法も特に
限定されないが、微細パターンを得るにはセミアディチ
ブ法が好適である。
Next, as shown in FIG.
Wiring patterns 23 and 24 that are electrically connected by the through-hole plating layer 22 are formed on both surfaces of 0 and formed in the first laminated unit 25. A method for forming the through-hole plating layer 22 and the wiring patterns 23 and 24 is not particularly limited, but a semi-additive method is suitable for obtaining a fine pattern.

【0012】セミアディチブ法では、図示しないが、ま
ず、スルーホール21を形成した絶縁ベース材20の表
裏面およびスルーホール21内壁に無電解めっき皮膜を
形成する。次いで、該無電解めっき皮膜上に、該無電解
めっき皮膜が形成すべき配線パターン23、24通りの
パターンで露出するドライフイルムによるマスクパター
ンをフォトリソグラフィー法により形成する。なお、ド
ライフイルムでなく、感光性レジストを塗布して感光性
レジスト層を形成するようにしてもよい。次に、スルー
ホール21内および露出している無電解めっき皮膜上に
電解銅めっき皮膜を形成し、次いでマスクパターンを除
去し、さらにマスクパターンを除去して露出した無電解
めっき皮膜を除去するようにするのである。
In the semi-additive method, although not shown, first, an electroless plating film is formed on the front and back surfaces of the insulating base material 20 in which the through holes 21 are formed and on the inner walls of the through holes 21. Next, on the electroless plating film, a mask pattern made of dry film exposed in 24 patterns of wiring patterns 23 and 24 to be formed by the electroless plating film is formed by a photolithography method. Note that a photosensitive resist layer may be formed by applying a photosensitive resist instead of a dry film. Next, an electrolytic copper plating film is formed in the through hole 21 and on the exposed electroless plating film, then the mask pattern is removed, and the mask pattern is further removed to remove the exposed electroless plating film. To do.

【0013】次に図3に示すように、第1の積層ユニッ
ト25の一方の面に配線パターン23を覆って絶縁接着
層(プリプレグ材)27を積層し、さらに、この絶縁接
着層27上に保護フイルム28を積層して、仮熱圧着す
る。この仮熱圧着は上記素材を固定できれば足り、絶縁
接着層27を完全硬化させるものではない。絶縁接着層
27には、250℃程度の比較的低温で硬化する変性ポ
リイミド樹脂を好適に用いることができる。保護フイル
ム28にはポリイミドフイルムを用いることができる
が、絶縁接着層27から容易に剥離できるものであれば
材質は問わない。絶縁接着層27、保護フイルム28は
共に50μm程度の厚さでよいが、これに限定されな
い。
Next, as shown in FIG. 3, an insulating adhesive layer (prepreg material) 27 is laminated on one surface of the first laminated unit 25 so as to cover the wiring pattern 23, and further on the insulating adhesive layer 27. The protective film 28 is laminated and preliminarily thermocompression bonded. This temporary thermocompression is sufficient if the material can be fixed, and does not completely cure the insulating adhesive layer 27. For the insulating adhesive layer 27, a modified polyimide resin that is cured at a relatively low temperature of about 250 ° C. can be suitably used. A polyimide film can be used as the protective film 28, but any material can be used as long as it can be easily peeled off from the insulating adhesive layer 27. Both the insulating adhesive layer 27 and the protective film 28 may have a thickness of about 50 μm, but are not limited thereto.

【0014】次いで図4に示すように、保護フイルム2
8および絶縁接着層27の所要部位に、配線パターン2
3が底部に露出するビアホール30をレーザー加工によ
り形成する。このレーザー加工も、炭酸ガスレーザーに
より施すことができるが、これに限定されない。直径5
0μm程度の微細なスルーホール30を形成することが
できる。
Next, as shown in FIG. 4, the protective film 2
8 and the required portion of the insulating adhesive layer 27 on the wiring pattern 2
A via hole 30 in which 3 is exposed at the bottom is formed by laser processing. This laser processing can also be performed by a carbon dioxide laser, but is not limited thereto. Diameter 5
A fine through hole 30 of about 0 μm can be formed.

【0015】次に、図5に示すように、ビアホール30
内にスクリーン印刷法によりソルダーペーストを充填し
てビア31を形成する。ビア31形成後、保護フイルム
28を剥離する。これにより絶縁接着層27表面から端
部が若干突出したビア31を形成することができる。上
記のようにして、図5に示す第2の積層ユニット32を
形成する。
Next, as shown in FIG.
The via 31 is formed by filling the inside with a solder paste by a screen printing method. After the via 31 is formed, the protective film 28 is peeled off. As a result, the via 31 whose end portion slightly protrudes from the surface of the insulating adhesive layer 27 can be formed. As described above, the second stacked unit 32 shown in FIG. 5 is formed.

【0016】保護フイルム28は、上記のように、端部
が若干突出したビア31を形成するためと、絶縁接着層
27の表面にソルダーペーストが付着しないように保護
する役目をするが、スルーホール30内にソルダーペー
ストを絶縁接着層27表面に付着しないように充填でき
れば、保護フイルム28を必ずしも設けなくともよい。
As described above, the protective film 28 serves to protect the solder paste from adhering to the surface of the insulating adhesive layer 27 in order to form the vias 31 with slightly protruding ends. If the solder paste can be filled in 30 so as not to adhere to the surface of the insulating adhesive layer 27, the protective film 28 is not necessarily provided.

【0017】次に、図6に示すように、第2の積層ユニ
ット32と第1の積層ユニット25とを、対応するビア
31と配線パターン24とが当接するように重ね合わせ
て熱圧着する。図示の例では第2の積層ユニット32を
3層下側に重ね、最表層に1つの第1の積層ユニット2
5を重ねた。
Next, as shown in FIG. 6, the second laminated unit 32 and the first laminated unit 25 are superposed and thermocompression bonded so that the corresponding via 31 and the wiring pattern 24 are in contact with each other. In the illustrated example, the second stacked unit 32 is stacked three layers below, and one first stacked unit 2 is provided on the outermost layer.
5 was piled up.

【0018】この熱圧着により、図7に示すように、各
ユニット間のエアは排出され、絶縁接着層27が熱硬化
して一体化すると共に、熱圧着の際の熱によりソルダー
ペーストによるビア31が溶融し、対応する配線パター
ン24に確実に接続する。このようにして多層配線基板
34を得ることができる。なお、図8に示すように、表
層の配線パターン23、24の一部が露出するようにし
て、表裏面にソルダーレジスト層35を形成するように
してもよい。
As shown in FIG. 7, the air between each unit is discharged by this thermocompression bonding, and the insulating adhesive layer 27 is thermally cured and integrated, and the via 31 made of a solder paste by heat at the time of thermocompression bonding. Melts and is securely connected to the corresponding wiring pattern 24. In this way, the multilayer wiring board 34 can be obtained. In addition, as shown in FIG. 8, you may make it form the soldering resist layer 35 in front and back so that a part of wiring patterns 23 and 24 of surface layer may be exposed.

【0019】(付記1) 多層配線基板の製造方法にお
いて、 a.絶縁ベース材の所要部位にスルーホールをレーザー
加工により形成する工程と、 b.該絶縁ベース材の両面に、スルーホールめっき層に
よって電気的に接続する配線パターンを形成する工程
と、 c.前記a、bの工程によって得られた第1の積層ユニ
ットの一方の面に前記配線パターンを覆って絶縁接着層
を形成する工程と、 d.該絶縁接着層の所要部位に、前記配線パターンが底
部に露出するビアホールをレーザー加工により形成する
工程と、 e.前記ビアホール内にソルダーペーストを充填してビ
アを形成する充填工程と、 f.前記c、d、eの工程によって得られた第2の積層
ユニットと前記第1の積層ユニットとを、対応する前記
ビアと配線パターンとが当接するように重ね合わせて熱
圧着し、ソルダーペーストによる前記ビアを溶融して対
応する前記配線パターンに接続すると共に、前記絶縁接
着層を熱硬化させる熱圧着工程とを含むことを特徴とす
る多層配線基板の製造方法。 (付記2) 前記絶縁ベース材に、ガラス繊維を含まな
い樹脂製のベース材を用いることを特徴とする付記1記
載の多層配線基板の製造方法。 (付記3) 前記bの配線パターンを形成する工程が、
前記スルーホールを形成した絶縁ベース材の表裏面およ
びスルーホール内壁に無電解めっき皮膜を形成する工程
と、該無電解めっき皮膜上に、該無電解めっき皮膜が形
成すべき配線パターン通りのパターンで露出するレジス
トによるマスクパターンを形成するフォトリソグラフィ
ー工程と、前記スルーホール内および露出している無電
解めっき皮膜上に電解めっき皮膜を形成する工程と、次
いで前記マスクパターンを除去し、さらにマスクパター
ンを除去して露出した無電解めっき皮膜を除去する除去
工程とを含むことを特徴とする請求項1または2記載の
多層配線基板の製造方法。 (付記4) 前記ビアを形成する工程が、前記c工程の
絶縁接着層上にさらに保護フイルムを形成する工程と、
該保護フイルムおよび絶縁接着層の所要部位に、前記配
線パターンが底部に露出する前記ビアホールをレーザー
加工により形成する工程と、該ビアホール内にソルダー
ペーストを充填してビアを形成する充填工程と、ビア形
成後、前記保護フイルムを剥離する工程とを含むことを
特徴とする請求項項1、2または3記載の多層配線基板
の製造方法。 (付記5) 絶縁ベース材の両面に、該絶縁ベース材を
貫通するスルーホールめっき層によって電気的に接続す
る配線パターンが形成された第1の積層ユニットと、絶
縁ベース材の両面に、該絶縁ベース材を貫通するスルー
ホールめっき層によって電気的に接続する配線パターン
が形成され、一方の配線パターンを覆って絶縁接着層が
形成されると共に、該絶縁接着層に前記一方の配線パタ
ーンが底部に露出するするビアホールが形成され、該ビ
アホール内にソルダーペーストが充填されてビアが形成
された第2の積層ユニットとを具備し、前記第1の積層
ユニットと第2の積層ユニットとが、対応する前記ビア
と配線パターンとが当接するように重ね合わせて熱圧着
され、ソルダーペーストによる前記ビアが溶融して対応
する前記配線パターンに接続されると共に、前記絶縁接
着層が熱硬化されて一体化されていることを特徴とする
多層配線基板。
(Supplementary note 1) In the method of manufacturing a multilayer wiring board, a. Forming a through hole in a required portion of the insulating base material by laser processing; b. Forming a wiring pattern electrically connected by a through-hole plating layer on both surfaces of the insulating base material; c. Forming an insulating adhesive layer over the wiring pattern on one surface of the first laminated unit obtained by the steps a and b; d. Forming a via hole in the required portion of the insulating adhesive layer by laser processing in which the wiring pattern is exposed at the bottom; e. A filling step of filling the via hole with a solder paste to form a via; f. The second laminated unit obtained by the steps c, d, e and the first laminated unit are superposed and thermocompression bonded so that the corresponding via and the wiring pattern come into contact with each other, and solder paste is used. A method of manufacturing a multilayer wiring board, comprising: a thermocompression bonding step of melting the via and connecting to the corresponding wiring pattern, and thermosetting the insulating adhesive layer. (Additional remark 2) The manufacturing method of the multilayer wiring board of Additional remark 1 characterized by using the resin-made base material which does not contain glass fiber for the said insulation base material. (Supplementary Note 3) The step of forming the wiring pattern b is
A process of forming an electroless plating film on the front and back surfaces of the insulating base material in which the through hole is formed and an inner wall of the through hole, and a pattern according to the wiring pattern to be formed on the electroless plating film on the electroless plating film A photolithography process for forming a mask pattern with an exposed resist, a process for forming an electrolytic plating film in the through hole and on the exposed electroless plating film, and then removing the mask pattern, 3. A method for producing a multilayer wiring board according to claim 1, further comprising a removing step of removing the electroless plating film exposed by removing. (Supplementary Note 4) The step of forming the via includes a step of further forming a protective film on the insulating adhesive layer in the step c.
Forming a via hole in the required portion of the protective film and the insulating adhesive layer by laser processing to expose the wiring pattern at the bottom; filling a solder paste into the via hole to form a via; and via 4. The method of manufacturing a multilayer wiring board according to claim 1, further comprising a step of peeling off the protective film after the formation. (Additional remark 5) The 1st lamination | stacking unit in which the wiring pattern electrically connected by the through-hole plating layer which penetrates this insulation base material was formed in both surfaces of the insulation base material, and this insulation on both surfaces of an insulation base material A wiring pattern to be electrically connected is formed by a through-hole plating layer penetrating the base material, and an insulating adhesive layer is formed to cover one wiring pattern, and the one wiring pattern is formed on the bottom of the insulating adhesive layer. An exposed via hole is formed, and the via layer is filled with a solder paste and a via is formed, and the first laminated unit and the second laminated unit correspond to each other. The via pattern is superposed so that the via and the wiring pattern are in contact with each other, and the via pattern is melted by the solder paste to correspond to the wiring pattern. A multilayer wiring board, wherein the insulating adhesive layer is thermoset and integrated.

【0020】[0020]

【発明の効果】以上のように、本発明にかかる多層配線
基板の製造方法によれば、レーザー加工によってビアホ
ールを形成するので、微細なビアの形成が可能で、密な
配線パターンとすることができ、また熱圧着の際にビア
が溶融し、配線パターンに接着するので、配線パターン
間の電気的な接続を確実に行えるという効果を奏する。
As described above, according to the method for manufacturing a multilayer wiring board according to the present invention, since via holes are formed by laser processing, fine vias can be formed and a dense wiring pattern can be obtained. In addition, since the via melts and adheres to the wiring pattern at the time of thermocompression bonding, there is an effect that electrical connection between the wiring patterns can be surely performed.

【図面の簡単な説明】[Brief description of the drawings]

図1〜図8は、製造工程図を示し、 1 to 8 show manufacturing process diagrams,

【図1】絶縁ベース材にスルーホールを設けた状態の説
明図、
FIG. 1 is an explanatory diagram of a state in which a through hole is provided in an insulating base material,

【図2】絶縁ベース材の両面に配線パターンを形成した
第1の積層ユニットの説明図、
FIG. 2 is an explanatory diagram of a first laminated unit in which wiring patterns are formed on both surfaces of an insulating base material;

【図3】第1の積層ユニットの一方の面に絶縁接着層と
保護フイルムを熱圧着した状態の説明図、
FIG. 3 is an explanatory view showing a state in which an insulating adhesive layer and a protective film are thermocompression bonded to one surface of the first laminated unit;

【図4】保護フイルムと絶縁接着層にビアホールを形成
した状態の説明図、
FIG. 4 is an explanatory view showing a state in which a via hole is formed in a protective film and an insulating adhesive layer;

【図5】ビアを形成した状態の第2の積層ユニットの説
明図、
FIG. 5 is an explanatory diagram of a second stacked unit in a state where vias are formed;

【図6】第1の積層ユニットと第2の積層ユニットとを
重ね合わせた状態の説明図、
FIG. 6 is an explanatory diagram of a state in which the first laminated unit and the second laminated unit are overlaid;

【図7】多層配線基板の説明図、FIG. 7 is an explanatory diagram of a multilayer wiring board;

【図8】両面にソルダーレジスト層を設けた状態の説明
図であり、図9〜図14は従来の多層配線基板の製造方
法の一例を示す工程図で、
FIG. 8 is an explanatory diagram of a state in which solder resist layers are provided on both sides, and FIGS. 9 to 14 are process diagrams showing an example of a conventional method for manufacturing a multilayer wiring board;

【図9】両面銅張りベース材の説明図、FIG. 9 is an explanatory diagram of a double-sided copper-clad base material.

【図10】ベース材の両面に配線パターンを形成した状
態の説明図、
FIG. 10 is an explanatory diagram of a state in which a wiring pattern is formed on both surfaces of the base material;

【図11】配線パターンの所要部位にスルーホールを形
成した状態の説明図、
FIG. 11 is an explanatory diagram of a state in which a through hole is formed in a required portion of the wiring pattern;

【図12】スルーホール内にビアをパンチングにより埋
め込み形成した状態の説明図、
FIG. 12 is an explanatory diagram of a state in which a via is embedded in a through hole by punching;

【図13】積層ユニットを複数枚重ね合わせた状態の説
明図、
FIG. 13 is an explanatory diagram of a state in which a plurality of stacked units are stacked;

【図14】熱圧着して多層配線基板に形成した説明図で
ある。
FIG. 14 is an explanatory diagram formed on a multilayer wiring board by thermocompression bonding.

【符号の説明】[Explanation of symbols]

20 絶縁ベース材 21 スルーホール 22 スルーホールめっき皮膜 23、24 配線パターン 25 第1の積層ユニット 27 絶縁接着層 28 保護フイルム 30 ビアホール 31 ビア 32 第2の積層ユニット 34 多層配線基板 35 ソルダーレジスト層 20 Insulating base material 21 Through hole 22 Through-hole plating film 23, 24 Wiring pattern 25 First laminated unit 27 Insulating adhesive layer 28 Protective film 30 Beer Hall 31 Via 32 Second laminated unit 34 Multilayer wiring board 35 Solder resist layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/28 H05K 3/28 F // B23K 101:42 B23K 101:42 Fターム(参考) 4E068 AF01 DA11 5E314 BB02 CC15 FF05 GG24 5E346 AA43 CC04 CC10 FF13 FF18 GG15 HH07 ──────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme code (reference) H05K 3/28 H05K 3/28 F // B23K 101: 42 B23K 101: 42 F-term (reference) 4E068 AF01 DA11 5E314 BB02 CC15 FF05 GG24 5E346 AA43 CC04 CC10 FF13 FF18 GG15 HH07

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 多層配線基板の製造方法において、 a.絶縁ベース材の所要部位にスルーホールをレーザー
加工により形成する工程と、 b.該絶縁ベース材の両面に、スルーホールめっき層に
よって電気的に接続する配線パターンを形成する工程
と、 c.前記a、bの工程によって得られた第1の積層ユニ
ットの一方の面に前記配線パターンを覆って絶縁接着層
を形成する工程と、 d.該絶縁接着層の所要部位に、前記配線パターンが底
部に露出するビアホールをレーザー加工により形成する
工程と、 e.前記ビアホール内にソルダーペーストを充填してビ
アを形成する充填工程と、 f.前記c、d、eの工程によって得られた第2の積層
ユニットと前記第1の積層ユニットとを、対応する前記
ビアと配線パターンとが当接するように重ね合わせて熱
圧着し、ソルダーペーストによる前記ビアを溶融して対
応する前記配線パターンに接続すると共に、前記絶縁接
着層を熱硬化させる熱圧着工程とを含むことを特徴とす
る多層配線基板の製造方法。
1. A method of manufacturing a multilayer wiring board comprising: a. Forming a through hole in a required portion of the insulating base material by laser processing; b. Forming a wiring pattern electrically connected by a through-hole plating layer on both surfaces of the insulating base material; c. Forming an insulating adhesive layer on one surface of the first laminated unit obtained by the steps a and b so as to cover the wiring pattern; d. Forming a via hole in the required portion of the insulating adhesive layer by laser processing in which the wiring pattern is exposed at the bottom; e. A filling step of filling the via hole with a solder paste to form a via; f. The second laminated unit obtained by the steps c, d, e and the first laminated unit are superposed and thermocompression bonded so that the corresponding via and the wiring pattern come into contact with each other, and solder paste is used. A method of manufacturing a multilayer wiring board comprising: a thermocompression bonding step of melting the via and connecting to the corresponding wiring pattern, and thermosetting the insulating adhesive layer.
【請求項2】 前記絶縁ベース材に、ガラス繊維を含ま
ない樹脂製のベース材を用いることを特徴とする請求項
1記載の多層配線基板の製造方法。
2. The method of manufacturing a multilayer wiring board according to claim 1, wherein a resin base material not containing glass fibers is used as the insulating base material.
【請求項3】 前記bの配線パターンを形成する工程
が、 前記スルーホールを形成した絶縁ベース材の表裏面およ
びスルーホール内壁に無電解めっき皮膜を形成する工程
と、 該無電解めっき皮膜上に、該無電解めっき皮膜が形成す
べき配線パターン通りのパターンで露出するレジストに
よるマスクパターンを形成するフォトリソグラフィー工
程と、 前記スルーホール内および露出している無電解めっき皮
膜上に電解めっき皮膜を形成する工程と、 次いで前記マスクパターンを除去し、さらにマスクパタ
ーンを除去して露出した無電解めっき皮膜を除去する除
去工程とを含むことを特徴とする請求項1または2記載
の多層配線基板の製造方法。
3. The step of forming the wiring pattern b includes a step of forming an electroless plating film on the front and back surfaces of the insulating base material in which the through hole is formed and an inner wall of the through hole, and on the electroless plating film. A photolithography process for forming a mask pattern with a resist that is exposed in a pattern according to the wiring pattern to be formed by the electroless plating film, and an electrolytic plating film is formed in the through hole and on the exposed electroless plating film 3. The manufacturing of a multilayer wiring board according to claim 1, further comprising: removing the mask pattern, and further removing the exposed electroless plating film by removing the mask pattern. Method.
【請求項4】 前記ビアを形成する工程が、 前記c工程の絶縁接着層上にさらに保護フイルムを形成
する工程と、 該保護フイルムおよび絶縁接着層の所要部位に、前記配
線パターンが底部に露出する前記ビアホールをレーザー
加工により形成する工程と、 該ビアホール内にソルダーペーストを充填してビアを形
成する充填工程と、 ビア形成後、前記保護フイルムを剥離する工程とを含む
ことを特徴とする請求項項1、2または3記載の多層配
線基板の製造方法。
4. The step of forming the via includes a step of further forming a protective film on the insulating adhesive layer in the step c, and the wiring pattern is exposed at a required portion of the protective film and the insulating adhesive layer. Forming a via hole by laser processing, filling a solder paste into the via hole to form a via, and peeling the protective film after forming the via. Item 4. A method for producing a multilayer wiring board according to Item 1, 2 or 3.
JP2002154220A 2002-05-28 2002-05-28 Manufacturing method of multilayer wiring board Pending JP2003347735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002154220A JP2003347735A (en) 2002-05-28 2002-05-28 Manufacturing method of multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002154220A JP2003347735A (en) 2002-05-28 2002-05-28 Manufacturing method of multilayer wiring board

Publications (1)

Publication Number Publication Date
JP2003347735A true JP2003347735A (en) 2003-12-05

Family

ID=29771071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002154220A Pending JP2003347735A (en) 2002-05-28 2002-05-28 Manufacturing method of multilayer wiring board

Country Status (1)

Country Link
JP (1) JP2003347735A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6851599B2 (en) * 2001-07-05 2005-02-08 Nitto Denko Corporation Method for producing multilayer wiring circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6851599B2 (en) * 2001-07-05 2005-02-08 Nitto Denko Corporation Method for producing multilayer wiring circuit board

Similar Documents

Publication Publication Date Title
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
WO2007052674A1 (en) Multilayer printed wiring board for semiconductor device and process for producing the same
KR100747022B1 (en) Embedded printed circuit board and its manufacturing method
JP4994988B2 (en) Wiring board manufacturing method
JP2004228165A (en) Multilayer wiring board and its manufacturing method
JP2002076578A (en) Printed wiring board and manufacturing method therefor
JPH1013028A (en) Single-sides circuit board for multilayered printed wiring board and multilayered printed wiring board and its manufacture
WO2003005788A1 (en) Multilayer flexible wiring circuit board and its manufacturing method
JP2005079402A (en) Circuit board and its manufacturing method
JP5047906B2 (en) Wiring board manufacturing method
JP2009152496A (en) Manufacturing method of printed wiring board
JPH0837378A (en) Manufacture of multilayered wiring board with cavity
JP4602783B2 (en) Manufacturing method of rigid flex buildup wiring board
JP2003347735A (en) Manufacturing method of multilayer wiring board
JP4199957B2 (en) Manufacturing method of multilayer wiring board
JP3645780B2 (en) Build-up multilayer printed wiring board and manufacturing method thereof
JPH0766558A (en) Manufacture of rigid and flexible multilayer printed board
JP2006294666A (en) Flex rigid wiring board and manufacturing method thereof
JP2007335631A (en) Manufacturing method of laminated wiring board
JP4738895B2 (en) Manufacturing method of build-up type multilayer flexible circuit board
KR100722605B1 (en) Method for manufacturing full layer inner via hole printed circuit board using peel plating
JP2002344141A (en) Multilayer circuit board and method of manufacturing multilayer circuit board
JP3855670B2 (en) Multilayer circuit board manufacturing method
JP3594765B2 (en) Manufacturing method of multilayer printed wiring board
JP2005109299A (en) Multilayer wiring board and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080819