JP2003347333A

JP2003347333A - 半導体装置

Info

Publication number: JP2003347333A
Application number: JP2002148838A
Authority: JP
Inventors: Tsutomu Nakahara; 強中原; Mitsugi Oshima; 貢大島
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2002-05-23
Filing date: 2002-05-23
Publication date: 2003-12-05

Abstract

(57)【要約】【課題】半導体チップに形成されたバンプ間のショー
ト不良を防止する。【解決手段】半導体チップ上に形成したバンプの形状
を、半導体チップの外形を構成する線分に直角または平
行な線分以外の線分を含んで構成することにより、突起
電極間のスペースを大きくとる。例えば、半導体チップ
４上に形成したバンプ５の形状を三角形とし、隣接する
バンプ５間で三角形の頂点が上下逆になるように配置す
る。すなわち、隣接するバンプ５は、三角形、逆三角
形、三角形というように、交互に形状を反転させながら
一列に並ぶように配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関
し、特に、突起電極を密に設けた半導体装置に適用して
有効な技術に関する。

【０００２】

【従来の技術】半導体チップの実装技術において、突起
電極であるバンプが盛んに使用されるようになってきて
いる。

【０００３】バンプを使用した実装技術としては、半導
体チップ上に設けられたバンプと基板の電極を直接対向
して位置を合わせて密着させ、熱および圧力を加えて接
合するフリップチップボンディング技術や、バンプを設
けた半導体チップをフレキシブルフィルム基板にフェイ
スダウン実装するＴＡＢ（Tape Automated Bonding）
やＴＣＰ（Tape Carrier Package）技術が知られてい
る。

【０００４】

【発明が解決しようとする課題】上記した技術において
は、基板の配線密度を高くするため、半導体チップ上に
設けられたバンプの大きさを小さくするとともに、密に
配置することが行われている。

【０００５】しかし、バンプを密に配置した場合、半導
体チップを基板に実装する際に生ずるバンプの変形によ
り、隣接するバンプ間でショート不良が発生しやすくな
るという問題点がある。

【０００６】また、半導体チップに設けられたバンプに
導電性の異物が付着し、異物を介して隣接するバンプ間
でショート不良が発生するという問題点がある。

【０００７】特に、液晶ドライバは、入出力端子の数が
極めて多く、これに伴ってバンプ間の距離が極めて狭く
なっている。このため、半導体チップを基板に実装する
際に生ずるバンプの変形や導電性異物の付着により、シ
ョート不良が発生しやすいという問題点がある。

【０００８】本発明の目的は、バンプを密に配置して
も、隣接するバンプ間においてショート不良が発生しに
くい技術を提供することにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１１】本発明は、突起電極を設けた半導体チップ
を備え、前記突起電極の外形は、前記半導体チップの外
形を構成する線分に直角または平行な線分以外の線分を
含んで構成されているものである。

【００１２】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。また、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する。

【００１３】（実施の形態１）本実施の形態１の半導体
装置は、中継基板（インターポーザ）となるフィルム基
板とこのフィルム基板に搭載された半導体チップとによ
り構成されたチップオンフィルム（Chip On Film;Ｃ
ＯＦ）構造の液晶ドライバであり、例えばパソコンや移
動体通信端末の液晶基板に実装して使用されるものであ
る。

【００１４】図１は、半導体チップを搭載するフィルム
基板１を示す斜視図である。

【００１５】フィルム基板１は、ポリイミド樹脂よりな
る絶縁フィルム２の一面に銅（Ｃｕ）よりなるリード３
が形成されており、略中央部に半導体チップを搭載する
半導体チップ搭載領域Ａを有している。

【００１６】図２は、フィルム基板１に搭載される半導
体チップ４を示した平面図である。また、図３は、半導
体チップ４の一長辺の周辺を拡大した拡大図である。

【００１７】半導体チップ４は、単結晶シリコン基板か
ら構成され、その主面には、図示しない液晶駆動用回路
が形成されている。また、半導体チップ４の主面の周辺
部には、図２に示すように突起電極であるバンプ５（突
起電極）が半導体チップ４の長辺方向（ｘ軸方向）およ
び短辺方向（ｙ軸方向）に沿って一列に形成されてい
る。

【００１８】図４は、リード３が形成されたフィルム基
板１に半導体チップ４が搭載された様子を示す斜視図で
ある。

【００１９】半導体チップ４は、フィルム基板１の半導
体チップ搭載領域Ａ上に搭載されており、半導体チップ
４に形成された個々のバンプ５が、それに対応するフィ
ルム基板１上の個々のリード３に接続されている。

【００２０】半導体チップ４は、半導体ウェハ上に区画
されたチップ領域に周知の半導体製造技術を使用して液
晶駆動回路や入出力端子が形成され、この形成された入
出力端子上に上記バンプを形成後、半導体ウェハをダイ
シングしてチップ領域を個片化することにより製造され
たものである。

【００２１】半導体チップ４に形成されているバンプ５
は、図２、図３に示すように三角形の形状をしており、
隣接するバンプ５間で三角形の頂点が上下逆になるよう
に配置されている。すなわち、隣接するバンプ５は、三
角形、逆三角形、三角形というように、交互に形状を反
転させながら一列に並んでいる。

【００２２】バンプ５は、半導体チップ４の入出力端子
（ボンディングパッド）上に電解メッキ、無電解メッ
キ、蒸着またはスパッタリングなどの方法によって形成
される。

【００２３】以下に、三角形をしたバンプ５の間にある
スペースと長方形をしたバンプの間にあるスペースとを
比較する。

【００２４】図１４は、本発明者が検討した図であっ
て、液晶ドライバに搭載される半導体チップ１０１を示
した図である。また、図１５は、半導体チップ１０１の
一長辺の周辺を拡大した拡大図である。

【００２５】半導体チップ１０１に形成されたバンプ１
０２は、長方形の形状をしており、ｘ軸方向およびｙ軸
方向に沿って一列に形成されている。

【００２６】長方形をしたバンプ１０２間のｘ軸方向の
ピッチをＰとし、バンプ１０２のｘ軸方向の長さをａと
すると、隣接するバンプ１０２間のスペースは、Ｐ−ａ
となる。

【００２７】一方、図３に示す三角形をしたバンプ５間
のｘ軸方向のピッチを上記した長方形の形状をしたバン
プ１０２間のピッチと同じＰとし、三角形をしたバンプ
の底辺の長さをａとすると、隣接するバンプ５間のスペ
ースは、Ｐ−ａ／２となる。

【００２８】したがって、図３に示す三角形の形状をし
たバンプ５間のスペースは、図１５に示す長方形の形状
をしたバンプ１０２間のスペースに比べてａ／２だけ大
きくなることがわかる。

【００２９】このようにバンプ５の形状を、三角形、つ
まり半導体チップ４の外形を構成する線分に直角または
平行な線分以外の線分を含んで構成することにより、隣
接するバンプ５間のスペースを大きくとることができ
る。このため、導電性異物の付着によるショート不良や
半導体チップ４をフィルム基板１に実装する際のバンプ
５の変形によるショート不良を防止できる。したがっ
て、液晶ドライバの歩留まり向上を図ることができ、信
頼性向上を図ることができる。

【００３０】また、図３に示す三角形をしたバンプ５自
体の面積は、底辺の長さ（ｘ軸方向）をａ、高さ（ｙ軸
方向）をｂとするとａ×ｂ／２であり、図１５に示す長
方形をしたバンプ１０２の面積は、ｘ軸方向の長さを
ａ、ｙ軸方向の長さをｂとすると、ａ×ｂである。

【００３１】したがって、図３に示す三角形をしたバン
プ５自体の面積は、図１５に示す長方形をしたバンプ１
０２の面積に比べてａ×ｂ／２だけ小さくなる。このた
め、バンプ５に生ずる凹部も小さくなる。したがって、
バンプ５に針状のプローブを押し当てて電気的特性のテ
ストを行うときの接触不良を低減することができる。

【００３２】次に、本実施の形態１における半導体装置
である液晶ドライバの製造工程を説明する。

【００３３】まず、個々のチップ領域に液晶駆動回路と
入出力端子（ボンディングパット）を形成した半導体ウ
ェハを用意する。

【００３４】そして、半導体ウェハ上にバリアメタル膜
を形成した後、レジスト膜を塗布する。その後、露光、
現像を行うことによりバンプ形成のためのパターニング
を行う。パターニングは、入出力端子上部に、レジスト
膜が除去された三角形領域が形成されるように行う。

【００３５】次に、めっき法を使用して入出力端子上に
形成された三角形領域に金（Ａｕ）よりなるバンプを形
成する。このようにして、半導体チップ上に三角形に形
状をしたバンプを形成することができる。

【００３６】そして、不要となったレジスト膜を除去
し、新たに半導体ウェハ上にレジスト膜を塗布し、露
光、現像することによりバリアメタル膜をエッチングす
るパターンを形成する。そして形成したレジストパター
ンをマスクとしてウェハ上に露出しているバリアメタル
膜を除去した後、レジスト膜を除去する。その後、熱処
理を行う。

【００３７】次に、半導体ウェハをダイシングすること
により、チップ領域を個片化し、液晶駆動回路および三
角形のバンプを形成した半導体チップが形成される。

【００３８】その後、半導体チップ上に形成されたバン
プとフィルム基板に形成されているリードとを同時に一
括接続することにより、フィルム基板上に半導体チップ
を搭載し、液晶ドライバを形成する。

【００３９】（実施の形態２）図５は、本実施の形態２
における液晶ドライバに搭載される半導体チップ６の一
長辺の周辺を拡大した拡大図である。

【００４０】半導体チップ６の長辺の周辺部には、突起
電極であるバンプ７が形成されている。このバンプ７
は、台形の形状をしており、隣接するバンプ７間で台形
の形状が上下逆になるように配置されている。すなわ
ち、隣接するバンプ７は、交互に形状を反転させながら
一列に並んでいる。

【００４１】この並んでいるバンプ７間のｘ軸方向のピ
ッチをＰ、台形の下底（長い辺）の長さをａ、上底（短
い辺）の長さをｃとすると、隣接するバンプ７間のスペ
ースは、（Ｐ−（ａ＋ｃ）／２）となる。したがって、
台形の形状をしたバンプ７間のスペースは、図１５に示
す長方形の形状をしたバンプ１０２間のスペースに比べ
て（ａ−ｃ）／２だけ大きいことがわかる。

【００４２】このようにバンプ７の形状を、台形、つま
り半導体チップ６の外形を構成する線分に直角または平
行な線分以外の線分を含んで構成することにより、隣接
するバンプ７間のスペースを大きくとることができる。
このため、導電性異物の付着によるショート不良や半導
体チップ６をフィルム基板に実装する際のバンプ７の変
形によるショート不良を防止できる。

【００４３】また、バンプ７自体の面積は、下底（長い
辺）の長さをａ、上底（短い辺）の長さをｃ、ｙ軸方向
の長さをｂとすると、（ａ＋ｃ）×ｂ／２となる。した
がって、図１５に示す長方形のバンプ１０２に比べて
（ａ−ｃ）×ｂ／２だけ小さくなる。このため、バンプ
７に生ずる凹部も小さくなる。したがって、バンプ７に
針状のプローブを押し当てて電気的特性のテストを行う
ときの接触不良を低減することができる。

【００４４】（実施の形態３）図６は、本実施の形態３
における液晶ドライバに搭載される半導体チップ８の一
長辺の周辺を拡大した拡大図である。

【００４５】半導体チップ８の長辺の周辺部には、突起
電極であるバンプ９が形成されている。このバンプ９
は、五角形の形状をしており、隣接するバンプ９間での
形状が上下逆になるように配置されている。すなわち、
隣接するバンプ９は、交互に形状を反転させながら一列
に並んでいる。

【００４６】この並んでいるバンプ９間のｘ軸方向のピ
ッチをＰ、ｘ軸に平行な底辺の長さをａとすると、ｙ軸
方向の大きさにより、隣接するバンプ９間のスペースが
異なる。五角形の底辺の位置をｙ軸の原点とした場合、
隣接するバンプ９間のスペースは、ｙ＝ｂ／２で最小と
なりＰ−ａとなる。また、隣接するバンプ９間のスペー
スは、ｙ＝０、ｂで最大となり、Ｐ−ａ／２となる。し
たがって、ｙ軸方向の大きさに関係なく、スペースの値
がＰ−ａとなる長方形の形状をしたバンプ１０２に比べ
て、スペースを大きく取れることがわかる。

【００４７】このようにバンプ９の形状を、五角形、つ
まり半導体チップ８の外形を構成する線分に直角または
平行な線分以外の線分を含んで構成することにより、隣
接するバンプ９間のスペースを大きくとることができ
る。このため、導電性異物の付着によるショート不良や
半導体チップ８をフィルム基板に実装する際のバンプ９
の変形によるショート不良を防止できる。

【００４８】また、バンプ９自体の面積は、底辺（ｘ軸
方向）の長さをａ、ｙ軸方向の長さをｂとすると、３×
ａ×ｂ／４となる。つまり、図１５に示す長方形のバン
プ１０２に比べてａ×ｂ／４だけ小さくなる。このた
め、バンプ９に生ずる凹部も小さくなる。したがって、
バンプ９に針状のプローブを押し当てて電気的特性のテ
ストを行うときの接触不良を低減することができる。

【００４９】（実施の形態４）図７は、本実施の形態４
における液晶ドライバに搭載される半導体チップ１０の
一長辺の周辺を拡大した拡大図である。

【００５０】半導体チップ１０の長辺の周辺部には、突
起電極であるバンプ１１が形成されている。このバンプ
１１は、直角三角形の形状をしており、隣接するバンプ
１１間での形状が上下逆になるように配置されている。
すなわち、隣接するバンプ１１は、交互に形状を反転さ
せながら一列に並んでいる。

【００５１】この並んでいるバンプ１１間のｘ軸方向の
ピッチをＰ、ｘ軸方向の辺の長さをａとすると、隣接す
るバンプ１１間のスペースは、ｙ軸方向の大きさにより
大きさが異なる。三角形の底辺の位置をｙ軸の原点にし
た場合、バンプ１１間のスペースは、ｙ＝ｂで最小とな
りＰ−ａとなる。また、バンプ１１間のスペースは、ｙ
＝０で最大となり、Ｐとなる。したがって、ｙ軸方向の
大きさに関係なく、スペースの値がＰ−ａとなる長方形
の形状をしたバンプ１０２に比べて、スペースを大きく
取れることがわかる。

【００５２】このようにバンプ１１の形状を、半導体チ
ップ１０の外形を構成する線分に直角または平行な線分
以外の線分を含んで構成することにより、隣接するバン
プ１１間のスペースを大きくとることができる。このた
め、導電性異物の付着によるショート不良や半導体チッ
プ１０をフィルム基板に実装する際のバンプ１１の変形
によるショート不良を防止できる。

【００５３】また、三角形をしたバンプ１１自体の面積
は、底辺の長さ（ｘ軸方向）をａ、高さ（ｙ軸方向）を
ｂとするとａ×ｂ／２であり、図１５に示す長方形をし
たバンプ１０２の面積に比べてａ×ｂ／２だけ小さくな
る。このため、バンプ１１に生ずる凹部も小さくなる。
したがって、バンプ１１に針状のプローブを押し当てて
電気的特性のテストを行うときの接触不良を低減するこ
とができる。

【００５４】（実施の形態５）図８は、本実施の形態５
における液晶ドライバに搭載される半導体チップ１２の
一長辺の周辺を拡大した拡大図である。

【００５５】半導体チップ１２の長辺の周辺部には、突
起電極であるバンプ１３が形成されている。このバンプ
１３は、ツリー状の形状をしており、隣接するバンプ１
３間での形状が上下逆になるように配置されている。す
なわち、隣接するバンプ１３は、交互に形状を反転させ
ながら一列に並んでいる。

【００５６】この並んでいるバンプ１３間のｘ軸方向の
ピッチをＰ、底辺の長さをａとすると、ｙ軸方向の大き
さにより、隣接するバンプ１３間のスペースが異なる
が、最小でもＰ−ａ／２だけ離れている。したがって、
隣接するバンプ１３間のスペースは、スペースの値がＰ
−ａとなる長方形の形状をしたバンプ１０２に比べて、
大きくなることがわかる。

【００５７】このようにバンプ１３の形状を、曲線を含
んで構成することにより、隣接するバンプ１３間のスペ
ースを大きくとることができる。このため、導電性異物
の付着によるショート不良や半導体チップ１２をフィル
ム基板に実装する際のバンプ１３の変形によるショート
不良を防止できる。

【００５８】また、バンプ１３自体の面積は、図１５に
示す長方形のバンプ１０２に比べて小さくなる。このた
め、バンプ１３に生ずる凹部も小さくなる。したがっ
て、バンプ１３に針状のプローブを押し当てて電気的特
性のテストを行うときの接触不良を低減することができ
る。

【００５９】（実施の形態６）図９は、本実施の形態６
における液晶ドライバに搭載される半導体チップ１４の
一長辺の周辺を拡大した拡大図である。

【００６０】半導体チップ１４の長辺の周辺部には、突
起電極であるバンプ１５ａ、１５ｂが交互に配置されて
いる。このバンプ１５ａとバンプ１５ｂとは、異なる形
状をしている。すなわち、バンプ１５ａは、釣鐘状の形
状をしている一方で、バンプ１５ｂは、ツリーを逆さに
した形状をしている。バンプ１５ａ、１５ｂは、隣接し
ており、釣鐘を構成する曲線とツリーを逆さにした形状
を構成する曲線とは、並行になるように配置されてい
る。

【００６１】交互に並んでいるバンプ１５ａとバンプ１
５ｂとの間のピッチをＰ、バンプ１５ａ、１５ｂのｘ軸
に平行な辺の長さを共にａとすると、隣接するバンプ１
５ａ、１５ｂ間のスペースは、Ｐ−ａ／２となる。した
がって、隣接するバンプ１５ａ、１５ｂ間のスペース
は、図１５に示す長方形の形状をしたバンプ１０２間の
スペースＰ−ａに比べてａ／２だけ大きいことがわか
る。

【００６２】このようにバンプ１５ａ、１５ｂの形状
を、互いに並行する曲線を含んで構成することにより、
隣接するバンプ１５ａとバンプ１５ｂとの間のスペース
を大きくとることができる。このため、導電性異物の付
着によるショート不良や半導体チップ１４をフィルム基
板に実装する際のバンプ１５ａ、１５ｂの変形によるシ
ョート不良を防止できる。

【００６３】また、バンプ１５ａ、１５ｂ自体の面積
は、図１５に示す長方形のバンプ１０２に比べて小さく
なる。このため、バンプ１５ａ、１５ｂに生ずる凹部も
小さくなる。したがって、バンプ１５ａ、１５ｂに針状
のプローブを押し当てて電気的特性のテストを行うとき
の接触不良を低減することができる。

【００６４】（実施の形態７）図１０は、本実施の形態
７における液晶ドライバに搭載される半導体チップ１６
の一長辺の周辺を拡大した拡大図である。

【００６５】半導体チップ１６の長辺の周辺部には、突
起電極であるバンプ１７ａ、１７ｂが交互に配置されて
いる。このバンプ１７ａとバンプ１７ｂとは、異なる形
状をしている。すなわち、バンプ１７ａは、長方形の一
辺にお椀を逆さにしたような形をしており、バンプ１７
ｂは、長方形の一辺に富士山を逆さにしたような形をし
ている。バンプ１７ａ、１７ｂは、隣接しており、隣接
するバンプ１７ａを構成する曲線とバンプ１７ｂを構成
する曲線とは、並行になるように配置されている。

【００６６】交互に並んでいるバンプ１７ａとバンプ１
７ｂとの間のピッチをＰ、バンプ１７ａの底辺（ｘ軸に
平行な辺のうち長い辺）の長さをａ、バンプ１７ｂの底
辺（ｘ軸に平行な辺のうち短い辺）の長さをｄとする
と、隣接するバンプ１７ａ、１７ｂ間のスペースは、Ｐ
−（ａ＋ｄ）／２となる。したがって、隣接するバンプ
１７ａ、１７ｂ間のスペースは、図１５に示す長方形の
形状をしたバンプ１０２間のスペースＰ−ａに比べて
（ａ−ｄ）／２だけ大きいことがわかる。

【００６７】このようにバンプ１７ａ、１７ｂの形状
を、互いに並行する曲線を含んで構成することにより、
隣接するバンプ１７ａとバンプ１７ｂとの間のスペース
を大きくとることができる。このため、導電性異物の付
着によるショート不良や半導体チップ１６をフィルム基
板に実装する際のバンプ１７ａ、１７ｂの変形によるシ
ョート不良を防止できる。

【００６８】また、バンプ１７ａ、１７ｂ自体の面積
は、図１５に示す長方形のバンプ１０２に比べて小さく
なる。このため、バンプ１７ａ、１７ｂに生ずる凹部も
小さくなる。したがって、バンプ１７ａ、１７ｂに針状
のプローブを押し当てて電気的特性のテストを行うとき
の接触不良を低減することができる。

【００６９】（実施の形態８）図１１は、本実施の形態
８における液晶ドライバに搭載される半導体チップ１８
の一長辺の周辺を拡大した拡大図である。

【００７０】半導体チップ１８の長辺の周辺部には、突
起電極であるバンプ１９ａ、１９ｂが交互に配置されて
いる。このバンプ１９ａとバンプ１９ｂとは、異なる形
状をしている。すなわち、バンプ１９ａは、長方形の一
辺に釣鐘状の形をしており、バンプ１９ｂは、長方形の
一辺に富士山を逆さにしたような形をしている。

【００７１】交互に並んでいるバンプ１９ａとバンプ１
９ｂとの間のピッチをＰ、バンプ１９ａの底辺の長さを
ａ、バンプ１９ｂの底辺（ｘ軸に平行な辺のうち短い
辺）の長さをｄとすると、ｙ軸方向の大きさにより、隣
接するバンプ１９ａとバンプ１９ｂとの間のスペースが
異なるが、最小でも、隣接するバンプ１９ａとバンプ１
９ｂとの間のスペースは、Ｐ−（ａ＋ｄ）／２となる。
したがって、隣接するバンプ１９ａとバンプ１９ｂとの
間のスペースは、スペースの値がＰ−ａとなる長方形の
形状をしたバンプ１０２に比べて、大きくなることがわ
かる。

【００７２】このようにバンプ１９ａ、１９ｂの形状
を、曲線を含んで構成することにより、隣接するバンプ
１９ａとバンプ１９ｂとの間のスペースを大きくとるこ
とができる。このため、導電性異物の付着によるショー
ト不良や半導体チップ１８をフィルム基板に実装する際
のバンプ１９ａ、１９ｂの変形によるショート不良を防
止することができる。

【００７３】また、バンプ１９ａ、１９ｂ自体の面積
は、図１５に示す長方形のバンプ１０２に比べて小さく
なる。このため、バンプ１９ａ、１９ｂに生ずる凹部も
小さくなる。したがって、バンプ１９ａ、１９ｂに針状
のプローブを押し当てて電気的特性のテストを行うとき
の接触不良を低減することができる。

【００７４】（実施の形態９）図１２は、本実施の形態
９における半導体装置に搭載される半導体チップ２０の
一長辺の周辺を拡大した拡大図である。図１６は、本発
明者が検討した図であって、半導体チップ１０３の一長
辺の周辺を拡大した拡大図である。

【００７５】半導体チップ２０の長辺の周辺部には、突
起電極であるバンプ２１が千鳥状に配置されている。こ
の千鳥状に配置されたバンプ２１は、五角形の形状をし
ている。このようにバンプ２１の形状を五角形にしたこ
とにより、図１６に示したバンプの形状を長方形にする
場合に比べて、一列目のバンプ２１と二列目のバンプ２
１とのスペースを大きくとることができる。したがっ
て、導電性異物の付着によるショート不良や半導体チッ
プ２０をフィルム基板に実装する際のバンプ２１の変形
によるショート不良を防止することができる。

【００７６】また、五角形をしたバンプ２１の面積は、
図１６に示す長方形のバンプ１０４に比べて面積が小さ
くなっている。このため、バンプ２１に生ずる凹部も小
さくなる。したがって、バンプ２１に針状のプローブを
押し当てて電気的特性のテストを行うときの接触不良を
低減することができる。

【００７７】以上、本発明者によってなされた発明を前
記実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。

【００７８】実施の形態では、バンプが半導体チップの
外形を構成する辺に沿って並んでいる例を示したが、例
えば図１３に示すように半導体チップ２２の角部にバン
プ２３を形成してもよい。このように半導体チップ２２
の角部にもバンプ２３を形成することにより、バンプを
密に配置することができる。

【００７９】バンプの形状は、実施の形態で説明した形
状に限らず、例えばＶ字型の形状をしていてもよい。

【００８０】実施の形態では、液晶ドライバについて説
明したが液晶ドライバに限定されるものでなく、一般
に、突起電極を設けた半導体チップを実装する半導体装
置に適用することができる。

【００８１】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００８２】半導体チップ上に形成した突起電極の形状
を、半導体チップの外形を構成する線分に直角または平
行な線分以外の線分を含んで構成することにより、突起
電極間のスペースを大きくとることができる。したがっ
て、導電性異物の付着によるショート不良や半導体チッ
プをフィルム基板に実装する際のバンプの変形によるシ
ョート不良を防止できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である液晶ドライバのフ
ィルム基板を示す斜視図である。

【図２】本発明の一実施の形態である液晶ドライバに搭
載される半導体チップの平面図である。

【図３】本発明の一実施の形態である液晶ドライバに搭
載される半導体チップの一部を拡大した拡大図である。

【図４】フィルム基板に半導体チップを搭載した状態を
示す斜視図である。

【図５】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。

【図６】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。

【図７】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。

【図８】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。

【図９】本発明の他の実施の形態である液晶ドライバに
搭載される半導体チップの一部を拡大した拡大図であ
る。

【図１０】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。

【図１１】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。

【図１２】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。

【図１３】本発明の他の実施の形態である液晶ドライバ
に搭載される半導体チップの一部を拡大した拡大図であ
る。

【図１４】本発明者が検討した液晶ドライバに搭載され
る半導体チップの平面図である。

【図１５】本発明者が検討した液晶ドライバに搭載され
る半導体チップの一部を拡大した拡大図である。

【図１６】本発明者が検討した液晶ドライバに搭載され
る半導体チップの一部を拡大した拡大図である。

【符号の説明】

１フィルム基板２絶縁フィルム３リード４半導体チップ５バンプ６半導体チップ７バンプ８半導体チップ９バンプ１０半導体チップ１１バンプ１２半導体チップ１３バンプ１４半導体チップ１５ａバンプ１５ｂバンプ１６半導体チップ１７ａバンプ１７ｂバンプ１８半導体チップ１９ａバンプ１９ｂバンプ２０半導体チップ２１バンプ２２半導体チップ２３バンプ

Claims

【特許請求の範囲】

【請求項１】突起電極を設けた半導体チップを備え、前記突起電極の外形は、前記半導体チップの外形を構成
する線分に直角または平行な線分以外の線分を含んで構
成されていることを特徴とする半導体装置。
【請求項２】複数の突起電極を設けた半導体チップを
備え、前記突起電極の外形は、前記半導体チップの外形を構成
する線分に直角または平行な線分以外の線分を含んで構
成され、前記突起電極の外形を構成する線分であって、前記半導
体チップの外形を構成する線分に直角または平行な線分
以外の線分が、互いに隣り合う前記突起電極で平行であ
ることを特徴とする半導体装置。
【請求項３】複数の突起電極を設けた半導体チップを
備え、前記突起電極の外形は、曲線を含んで構成され、前記突起電極の外形を構成する曲線が、互いに隣り合う
前記突起電極で並行になっていることを特徴とする半導
体装置。
【請求項４】突起電極を設けた半導体チップを備え、前記突起電極の外形は、三角形で構成されていることを
特徴とする半導体装置。