JP2003338609A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method thereforInfo
- Publication number
- JP2003338609A JP2003338609A JP2002147703A JP2002147703A JP2003338609A JP 2003338609 A JP2003338609 A JP 2003338609A JP 2002147703 A JP2002147703 A JP 2002147703A JP 2002147703 A JP2002147703 A JP 2002147703A JP 2003338609 A JP2003338609 A JP 2003338609A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen barrier
- insulating film
- barrier film
- bismuth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000001257 hydrogen Substances 0.000 claims abstract description 126
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 126
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 123
- 230000004888 barrier function Effects 0.000 claims abstract description 108
- 229910052797 bismuth Inorganic materials 0.000 claims abstract description 54
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 49
- VUSQXHIQCFUDHK-UHFFFAOYSA-N bismuth tantalum Chemical compound [Ta][Bi] VUSQXHIQCFUDHK-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 49
- 239000003989 dielectric material Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 abstract description 23
- 230000008569 process Effects 0.000 abstract description 23
- 238000006722 reduction reaction Methods 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 268
- 239000003990 capacitor Substances 0.000 description 27
- 230000006866 deterioration Effects 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 239000010410 layer Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 239000000470 constituent Substances 0.000 description 9
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910000457 iridium oxide Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体記憶装置及
びその製造方法に関し、特に、絶縁性金属酸化物からな
る容量絶縁膜を用いた半導体記憶装置及びその製造方法
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device and a manufacturing method thereof, and more particularly to a semiconductor memory device using a capacitive insulating film made of an insulating metal oxide and a manufacturing method thereof.
【0002】[0002]
【従来の技術】近年、デジタル技術の進展に伴い、大容
量のデータを処理及び保存する傾向が推進されている状
況において、電子機器が一段と高度化していると共に電
子機器に使用される半導体装置やその中の半導体素子の
微細化が急速に進んできている。そのため、例えばダイ
ナミックRAMの高集積化を実現するために、従来の珪
素酸化物又は窒化物の代わりに高誘電体を容量絶縁膜材
料として用いる技術が広く研究開発されている。また、
従来にない低動作電圧と高速書き込み読み出しとを可能
にする不揮発性RAMの実用化を目指して、自発分極特
性を有する強誘電体膜を用いた半導体記憶装置に関する
研究開発が盛んに行なわれている。2. Description of the Related Art In recent years, along with the progress of digital technology, the tendency to process and store a large amount of data has been promoted, and electronic equipment has become more sophisticated and semiconductor devices used in the electronic equipment have become more sophisticated. The miniaturization of the semiconductor element in it is rapidly progressing. Therefore, for example, in order to realize high integration of a dynamic RAM, a technique of using a high dielectric material as a material for a capacitive insulating film in place of conventional silicon oxide or nitride has been widely researched and developed. Also,
Aiming at the practical application of a non-volatile RAM capable of an unprecedented low operating voltage and high-speed writing / reading, research and development on a semiconductor memory device using a ferroelectric film having a spontaneous polarization characteristic are actively conducted. .
【0003】前述のような半導体記憶装置を実現するた
めの最重要課題は、容量素子を特性劣化なくCMOS集
積回路に集積化できるプロセスを開発することである。The most important task for realizing the semiconductor memory device as described above is to develop a process capable of integrating a capacitive element in a CMOS integrated circuit without deterioration of characteristics.
【0004】ところで、例えば強誘電体膜を用いた従来
の容量素子を、CMOS集積回路に集積化しようとする
と、CMOS集積プロセスにおいて不可欠な、水素等の
還元性ガスの雰囲気中で行なわれる工程によって、容量
絶縁膜が還元されて容量素子の強誘電体特性が劣化して
しまう等の問題が生じる。By the way, for example, when an attempt is made to integrate a conventional capacitive element using a ferroelectric film into a CMOS integrated circuit, a process performed in an atmosphere of a reducing gas such as hydrogen, which is indispensable in the CMOS integrated process, is performed. However, the capacitance insulating film is reduced and the ferroelectric characteristics of the capacitance element are deteriorated.
【0005】具体的には、強誘電体材料等の金属酸化物
材料からなる薄膜を容量絶縁膜として用いる半導体記憶
装置の製造工程では、一般的に、容量素子の形成後に、
各容量素子間の電気的絶縁を主目的として層間絶縁膜に
より容量素子を被覆する。このとき、反応副生成物とし
て水素等の還元性ガスが発生する。また、半導体記憶装
置の製造においては、製造中に生じるトランジスタ特性
の劣化を修復するために、水素を混合したガス中で熱処
理を実施する必要である。ところが、これらの還元性ガ
ス雰囲気中で行なわれる工程によって、強誘電体特性の
劣化、特にリーク電流特性の低下が生じることが知られ
ている。Specifically, in a manufacturing process of a semiconductor memory device using a thin film made of a metal oxide material such as a ferroelectric material as a capacitive insulating film, generally, after forming a capacitive element,
The capacitative element is covered with an interlayer insulating film mainly for electrical insulation between the capacitative elements. At this time, a reducing gas such as hydrogen is generated as a reaction by-product. Further, in manufacturing a semiconductor memory device, it is necessary to perform heat treatment in a gas mixed with hydrogen in order to repair deterioration of transistor characteristics that occurs during manufacturing. However, it is known that the process performed in these reducing gas atmospheres causes deterioration of ferroelectric characteristics, particularly deterioration of leak current characteristics.
【0006】このような還元性ガスによる容量素子の特
性劣化、例えば強誘電体キャパシタの特性劣化を防止す
る対策として、水素等がキャパシタ部へ侵入することを
防止するために、酸化アルミニウム又は窒化チタン等か
らなる水素バリア膜によってキャパシタ部を被覆する方
法が提案されている。As a measure for preventing the characteristic deterioration of the capacitive element due to such reducing gas, for example, the characteristic deterioration of the ferroelectric capacitor, aluminum oxide or titanium nitride is used to prevent hydrogen and the like from entering the capacitor section. There has been proposed a method of covering the capacitor portion with a hydrogen barrier film made of, for example.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、酸化ア
ルミニウム又は窒化チタン等の従来の水素バリア膜材料
を用いた場合、原子層蒸着法等により非常に緻密な水素
バリア膜を成膜できるように特別な装置を用いたり又は
特別な工程を行なう必要があるので、製造コストが高く
なるという問題が生じる。すなわち、簡単な製造方法及
び構造で形成でき且つ水素等の侵入を確実に防止できる
水素バリア膜は未だに実現されていない。However, when a conventional hydrogen barrier film material such as aluminum oxide or titanium nitride is used, it is possible to form a very dense hydrogen barrier film by an atomic layer deposition method or the like. Since it is necessary to use a device or perform a special process, there arises a problem that the manufacturing cost becomes high. That is, a hydrogen barrier film that can be formed with a simple manufacturing method and structure and that can reliably prevent the intrusion of hydrogen and the like has not yet been realized.
【0008】前記に鑑み、本発明は、還元性ガス雰囲気
中で行なわれる工程における容量絶縁膜の還元反応を確
実且つ簡単に抑制し、それにより優れた特性を有する半
導体記憶装置を低コストで実現できるようにすることを
目的とする。In view of the above, the present invention surely and easily suppresses the reduction reaction of the capacitive insulating film in the process performed in a reducing gas atmosphere, thereby realizing a semiconductor memory device having excellent characteristics at low cost. The purpose is to be able to.
【0009】[0009]
【課題を解決するための手段】前記の目的を達成するた
め、本願発明者らは、様々な材料について水素バリア膜
材料としての適否を検討した結果、タンタル酸ビスマ
ス、ニオブ酸ビスマス又はタンタルニオブ酸ビスマスを
用いることによって、成膜時における水素の発生を防止
しながら且つ特別な工程を行なうことなく、水素等の侵
入を確実に防止できる水素バリア膜を簡単に実現できる
ことを見出した。In order to achieve the above object, the inventors of the present invention have examined various materials for suitability as hydrogen barrier film materials, and as a result, have found that bismuth tantalate, bismuth niobate or tantalum niobate. It has been found that by using bismuth, it is possible to easily realize a hydrogen barrier film capable of reliably preventing the intrusion of hydrogen and the like while preventing generation of hydrogen during film formation and performing no special process.
【0010】本発明は、前記の知見に基づいてなされた
ものであって、具体的には、本発明に係る半導体装置
は、容量絶縁膜と、該容量絶縁膜の少なくとも1つの面
に接するように設けられた電極とから構成される容量素
子を備えた半導体装置を前提とし、容量素子の少なくと
も一部分は、タンタル酸ビスマス、ニオブ酸ビスマス及
びタンタルニオブ酸ビスマスの少なくとも1つからなる
水素バリア膜によって被覆されている。The present invention has been made on the basis of the above findings, and specifically, a semiconductor device according to the present invention is configured so as to contact a capacitor insulating film and at least one surface of the capacitor insulating film. On the premise of a semiconductor device including a capacitive element composed of an electrode provided on a substrate, at least a part of the capacitive element is formed by a hydrogen barrier film made of at least one of bismuth tantalate, bismuth niobate and bismuth tantalum niobate. It is covered.
【0011】本発明の半導体装置によると、容量素子を
水素バリア膜によって被覆するため、還元性ガスが容量
絶縁膜へ拡散することを防止できるので、CMOS集積
プロセスで不可欠な、水素等の還元性ガスの雰囲気中で
行なわれる工程における、容量絶縁膜の還元反応を確実
に抑制でき、それによって強誘電体特性等の容量絶縁膜
特性の劣化、特にリーク電流特性の劣化を防止できる。
また、水素バリア膜材料として、タンタル酸ビスマス、
ニオブ酸ビスマス又はタンタルニオブ酸ビスマスを用い
るため、特別な工程を行なうことなく、水素バリア膜を
簡単に形成できる。従って、優れた特性を有する半導体
記憶装置を低コストで実現することができる。According to the semiconductor device of the present invention, since the capacitive element is covered with the hydrogen barrier film, it is possible to prevent the reducing gas from diffusing into the capacitive insulating film. It is possible to reliably suppress the reduction reaction of the capacitive insulating film in the process performed in a gas atmosphere, and thereby prevent the deterioration of the capacitive insulating film characteristics such as the ferroelectric characteristics, especially the leakage current characteristics.
Further, as a hydrogen barrier film material, bismuth tantalate,
Since bismuth niobate or bismuth tantalum niobate is used, the hydrogen barrier film can be easily formed without performing a special process. Therefore, a semiconductor memory device having excellent characteristics can be realized at low cost.
【0012】尚、本明細書において、「水素バリア膜」
とは、水素ガス等の還元性ガスの拡散に対するバリア膜
を意味するものとする。In the present specification, "hydrogen barrier film"
Means a barrier film against diffusion of reducing gas such as hydrogen gas.
【0013】本発明の半導体装置において、水素バリア
膜の少なくとも一部分は容量絶縁膜と直接接することが
好ましい。In the semiconductor device of the present invention, it is preferable that at least a part of the hydrogen barrier film is in direct contact with the capacitive insulating film.
【0014】このようにすると、容量絶縁膜と水素バリ
ア膜との間に層間膜を形成する必要がないので、半導体
記憶装置の製造を容易に行なうことができる。In this way, it is not necessary to form an interlayer film between the capacitive insulating film and the hydrogen barrier film, so that the semiconductor memory device can be easily manufactured.
【0015】本発明の半導体装置において、容量絶縁膜
は強誘電体材料又は高誘電体材料からなることが好まし
い。In the semiconductor device of the present invention, the capacitance insulating film is preferably made of a ferroelectric material or a high dielectric material.
【0016】このようにすると、容量絶縁膜材料として
例えばタンタル酸ストロンチウムビスマス等のビスマス
層状強誘電体を用いた場合、本発明の水素バリア膜材料
がビスマス層状強誘電体と同じ構成元素を含むと共にビ
スマス層状強誘電体と同属の結晶構造を持つので、水素
バリア膜材料の構成元素の拡散に起因する容量絶縁膜の
特性劣化が発生しない。すなわち、本発明の水素バリア
膜材料は、ビスマス層状強誘電体を容量絶縁膜材料とし
て用いた半導体記憶装置において特に効果を発揮するも
のである。In this way, when a bismuth layered ferroelectric material such as strontium bismuth tantalate is used as the material of the capacitive insulating film, the hydrogen barrier film material of the present invention contains the same constituent elements as the bismuth layered ferroelectric material. Since it has a crystal structure similar to that of the bismuth layered ferroelectric substance, characteristic deterioration of the capacitive insulating film due to diffusion of constituent elements of the hydrogen barrier film material does not occur. That is, the hydrogen barrier film material of the present invention is particularly effective in a semiconductor memory device using a bismuth layered ferroelectric substance as a capacitor insulating film material.
【0017】本発明の半導体装置において、水素バリア
膜の膜厚は5nm以上で且つ200nm以下であること
が好ましい。In the semiconductor device of the present invention, the hydrogen barrier film preferably has a thickness of 5 nm or more and 200 nm or less.
【0018】このようにすると、半導体記憶装置を微細
化しつつ、水素等の還元性ガスに起因する容量絶縁膜の
還元反応を確実に防止できる。This makes it possible to reliably prevent the reduction reaction of the capacitive insulating film due to the reducing gas such as hydrogen while miniaturizing the semiconductor memory device.
【0019】本発明に係る半導体装置の製造方法は、容
量絶縁膜と、該容量絶縁膜の少なくとも1つの面に接す
るように設けられた電極とから構成される容量素子を備
えた半導体装置の製造方法を前提とし、容量素子の少な
くとも一部分を被覆するように、タンタル酸ビスマス、
ニオブ酸ビスマス及びタンタルニオブ酸ビスマスの少な
くとも1つからなる水素バリア膜を形成する工程を備え
ている。A method of manufacturing a semiconductor device according to the present invention is a method of manufacturing a semiconductor device having a capacitive element including a capacitive insulating film and an electrode provided in contact with at least one surface of the capacitive insulating film. Given the method, bismuth tantalate, so as to cover at least a portion of the capacitive element,
The method includes a step of forming a hydrogen barrier film made of at least one of bismuth niobate and bismuth tantalum niobate.
【0020】本発明の半導体装置の製造方法によると、
容量素子を水素バリア膜によって被覆するため、還元性
ガスが容量絶縁膜へ拡散することを防止できるので、C
MOS集積プロセスで不可欠な、水素等の還元性ガスの
雰囲気中で行なわれる工程における、容量絶縁膜の還元
反応を確実に抑制でき、それによって強誘電体特性等の
容量絶縁膜の特性劣化、特にリーク電流特性の劣化を防
止できる。また、水素バリア膜材料として、タンタル酸
ビスマス、ニオブ酸ビスマス又はタンタルニオブ酸ビス
マスを用いるため、特別な工程を行なうことなく、水素
バリア膜を簡単に形成できる。従って、優れた特性を有
する半導体記憶装置を低コストで実現することができ
る。According to the method of manufacturing a semiconductor device of the present invention,
Since the capacitive element is covered with the hydrogen barrier film, it is possible to prevent the reducing gas from diffusing into the capacitive insulating film.
It is possible to reliably suppress the reduction reaction of the capacitive insulating film in the process performed in an atmosphere of a reducing gas such as hydrogen, which is indispensable in the MOS integration process, and thereby, the characteristic deterioration of the capacitive insulating film such as the ferroelectric property, especially, It is possible to prevent the deterioration of the leakage current characteristic. Moreover, since bismuth tantalate, bismuth niobate or bismuth tantalum niobate is used as the hydrogen barrier film material, the hydrogen barrier film can be easily formed without performing a special process. Therefore, a semiconductor memory device having excellent characteristics can be realized at low cost.
【0021】本発明の半導体装置の製造方法において、
水素バリア膜を形成する工程は、水素バリア膜の少なく
とも一部分が容量絶縁膜と直接接するように行なわれる
ことが好ましい。In the method of manufacturing a semiconductor device of the present invention,
The step of forming the hydrogen barrier film is preferably performed so that at least a part of the hydrogen barrier film is in direct contact with the capacitor insulating film.
【0022】このようにすると、容量絶縁膜と水素バリ
ア膜との間に層間膜を形成する必要がないので、半導体
記憶装置の製造を容易に行なうことができる。In this way, it is not necessary to form an interlayer film between the capacitive insulating film and the hydrogen barrier film, so that the semiconductor memory device can be easily manufactured.
【0023】本発明の半導体装置の製造方法において、
容量絶縁膜は強誘電体材料又は高誘電体材料からなるこ
とが好ましい。In the method of manufacturing a semiconductor device of the present invention,
The capacitive insulating film is preferably made of a ferroelectric material or a high dielectric material.
【0024】このようにすると、容量絶縁膜材料として
例えばタンタル酸ストロンチウムビスマス等のビスマス
層状強誘電体を用いた場合、本発明の水素バリア膜材料
がビスマス層状強誘電体と同じ構成元素を含むと共にビ
スマス層状強誘電体と同属の結晶構造を持つので、水素
バリア膜材料の構成元素の拡散に起因する容量絶縁膜の
特性劣化が発生しない。すなわち、本発明の水素バリア
膜材料は、ビスマス層状強誘電体を容量絶縁膜材料とし
て用いた半導体記憶装置において特に効果を発揮するも
のである。In this manner, when a bismuth layered ferroelectric material such as strontium bismuth tantalate is used as the material of the capacitive insulating film, the hydrogen barrier film material of the present invention contains the same constituent elements as the bismuth layered ferroelectric material. Since it has a crystal structure similar to that of the bismuth layered ferroelectric substance, characteristic deterioration of the capacitive insulating film due to diffusion of constituent elements of the hydrogen barrier film material does not occur. That is, the hydrogen barrier film material of the present invention is particularly effective in a semiconductor memory device using a bismuth layered ferroelectric substance as a capacitor insulating film material.
【0025】本発明の半導体装置の製造方法において、
水素バリア膜の膜厚は5nm以上で且つ200nm以下
であることが好ましい。In the method of manufacturing a semiconductor device of the present invention,
The thickness of the hydrogen barrier film is preferably 5 nm or more and 200 nm or less.
【0026】このようにすると、半導体記憶装置を微細
化しつつ、水素等の還元性ガスに起因する容量絶縁膜の
還元反応を確実に防止できる。By doing so, it is possible to surely prevent the reduction reaction of the capacitive insulating film due to the reducing gas such as hydrogen while miniaturizing the semiconductor memory device.
【0027】[0027]
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る半導体装置及びその製造方法に
ついて図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment) A semiconductor device and a method for manufacturing the same according to a first embodiment of the present invention will be described below with reference to the drawings.
【0028】図1(a)〜(c)は、第1の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。FIGS. 1A to 1C are sectional views showing each step of the method for manufacturing a semiconductor device according to the first embodiment.
【0029】まず、図1(a)に示すように、半導体基
板100の表面部に素子分離領域101を形成してトラ
ンジスタ領域を区画した後、該トランジスタ領域の半導
体基板100の上にゲート絶縁膜102を介してゲート
電極103を形成する。次に、ゲート電極103をマス
クとして半導体基板100に低濃度の不純物をイオン注
入した後、ゲート電極103の上面及び側面にゲート保
護絶縁膜104を形成し、その後、ゲート電極103及
びゲート保護絶縁膜104をマスクとして半導体基板1
00に高濃度の不純物をイオン注入する。これにより、
メモリセルを構成する電界効果型トランジスタのソース
領域又はドレイン領域となり且つLDD構造を有する不
純物拡散層105が形成される。First, as shown in FIG. 1A, an element isolation region 101 is formed on a surface portion of a semiconductor substrate 100 to partition a transistor region, and then a gate insulating film is formed on the semiconductor substrate 100 in the transistor region. A gate electrode 103 is formed via 102. Next, low-concentration impurities are ion-implanted into the semiconductor substrate 100 using the gate electrode 103 as a mask, and then a gate protective insulating film 104 is formed on the upper surface and side surfaces of the gate electrode 103, and then the gate electrode 103 and the gate protective insulating film are formed. Semiconductor substrate 1 using 104 as a mask
A high-concentration impurity is ion-implanted at 00. This allows
An impurity diffusion layer 105 having an LDD structure and serving as a source region or a drain region of a field effect transistor forming a memory cell is formed.
【0030】次に、図1(a)に示すように、半導体基
板100の上に全面に亘って第1の層間絶縁膜106を
堆積した後、続いて第1の層間絶縁膜106の上に全面
に亘って、タンタル酸ビスマス、ニオブ酸ビスマス及び
タンタルニオブ酸ビスマスの少なくとも1つからなる厚
さ5〜200nm程度の第1の水素バリア膜107を、
例えば有機金属分解法(MOD法)、有機金属化学的気
相成膜法(MOCVD法)又はスパッタリング法等を用
いて堆積する。その後、第1の水素バリア膜107及び
第1の層間絶縁膜106に対して順次ドライエッチング
を行なって、不純物拡散層105に達するコンタクトホ
ールを形成した後、該コンタクトホールが完全に埋まる
ように第1の水素バリア膜107の上に全面に亘って、
例えばタングステン膜又はポリシリコン膜等の導電膜を
CVD法を用いて堆積する。その後、該導電膜における
第1の水素バリア膜107の上側部分(つまりコンタク
トホールの外側部分)をエッチバック又はCMP法を用
いて除去することにより、不純物拡散層105のうちソ
ース領域又はドレイン領域のいずれか一方と接続するコ
ンタクトプラグ108を形成する。Next, as shown in FIG. 1A, after depositing a first interlayer insulating film 106 over the entire surface of the semiconductor substrate 100, the first interlayer insulating film 106 is subsequently deposited. A first hydrogen barrier film 107 made of at least one of bismuth tantalate, bismuth niobate and bismuth tantalum niobate and having a thickness of about 5 to 200 nm is formed over the entire surface.
For example, it is deposited by using a metal organic decomposition method (MOD method), a metal organic chemical vapor deposition method (MOCVD method), a sputtering method, or the like. After that, dry etching is sequentially performed on the first hydrogen barrier film 107 and the first interlayer insulating film 106 to form a contact hole reaching the impurity diffusion layer 105, and then a first contact hole is completely filled. 1 over the entire surface of the hydrogen barrier film 107,
For example, a conductive film such as a tungsten film or a polysilicon film is deposited by using the CVD method. After that, an upper portion of the first hydrogen barrier film 107 (that is, an outer portion of the contact hole) in the conductive film is removed by an etch back or a CMP method so that the source region or the drain region in the impurity diffusion layer 105 is removed. The contact plug 108 connected to either one is formed.
【0031】次に、第1の水素バリア膜107の上に全
面に亘って、下から順に例えばチタン膜、窒化チタン
膜、酸化イリジウム膜及び白金膜が堆積されてなる積層
膜をスパッタリング法を用いて形成した後、該積層膜を
ドライエッチングによりパターン化する。これにより、
図1(b)に示すように、コンタクトプラグ108と接
続する容量下部電極109が形成される。次に、容量下
部電極109の上を含む第1の水素バリア膜107の上
に全面に亘って、例えばビスマス層状ペロブスカイト構
造を有するタンタル酸ストロンチウムビスマスからなる
厚さ50〜200nm程度の強誘電体膜をMOD法、M
OCVD法又はスパッタリング法を用いて堆積した後、
該強誘電体膜をパターン化して容量絶縁膜110を形成
する。尚、第1の実施形態において、容量絶縁膜110
は、複数の容量下部電極109の上に跨ると共に各容量
下部電極109の外側まで延びるように形成されてい
る。Next, a laminated film formed by depositing, for example, a titanium film, a titanium nitride film, an iridium oxide film and a platinum film in this order from the bottom over the entire surface of the first hydrogen barrier film 107 by using the sputtering method. Then, the laminated film is patterned by dry etching. This allows
As shown in FIG. 1B, a capacitor lower electrode 109 connected to the contact plug 108 is formed. Next, a ferroelectric film having a thickness of about 50 to 200 nm made of, for example, strontium bismuth tantalate having a bismuth layered perovskite structure is formed over the entire surface of the first hydrogen barrier film 107 including the lower capacitor electrode 109. MOD method, M
After depositing using OCVD or sputtering,
The ferroelectric film is patterned to form a capacitive insulating film 110. Incidentally, in the first embodiment, the capacitive insulating film 110
Are formed so as to extend over the plurality of capacitance lower electrodes 109 and extend to the outside of each capacitance lower electrode 109.
【0032】次に、容量絶縁膜110の上を含む第1の
水素バリア膜107の上に全面に亘って、下から順に例
えば白金膜及びチタン膜(又は窒化チタン膜)が堆積さ
れてなる積層膜を形成した後、該積層膜をドライエッチ
ングによりパターン化する。これにより、図1(b)に
示すように、容量絶縁膜110を介して容量下部電極1
09と対向する容量上部電極111が形成され、その結
果、容量下部電極109、容量絶縁膜110及び容量上
部電極111からなる容量素子112が形成される。Next, a stacked layer formed by sequentially depositing, for example, a platinum film and a titanium film (or a titanium nitride film) on the entire surface of the first hydrogen barrier film 107 including the capacitor insulating film 110 from the bottom. After forming the film, the laminated film is patterned by dry etching. As a result, as shown in FIG. 1B, the capacitive lower electrode 1 is formed through the capacitive insulating film 110.
09, a capacitance upper electrode 111 is formed, and as a result, a capacitance element 112 including the capacitance lower electrode 109, the capacitance insulating film 110, and the capacitance upper electrode 111 is formed.
【0033】次に、図1(c)に示すように、容量上部
電極111の上を含む第1の水素バリア膜107の上に
全面に亘って、タンタル酸ビスマス、ニオブ酸ビスマス
及びタンタルニオブ酸ビスマスの少なくとも1つからな
る厚さ5〜200nm程度の第2の水素バリア膜113
を、例えばMOD法、MOCVD法又はスパッタリング
法等を用いて堆積する。これにより、容量素子112が
第1の水素バリア膜107及び第2の水素バリア膜11
3によって被覆される構造が形成される。具体的には、
容量下部電極109の下面及び容量絶縁膜110の下面
は第1の水素バリア膜107によって直接被覆されてお
り、容量上部電極111の上面及び側面並びに容量絶縁
膜110の側面は第2の水素バリア膜113によって直
接被覆されている。尚、第2の水素バリア膜113の形
成後に、第1の水素バリア膜107と第2の水素バリア
膜113とを、必要に応じてドライエッチングによりパ
ターン化してもよい。Next, as shown in FIG. 1C, bismuth tantalate, bismuth niobate, and tantalum niobate are entirely over the first hydrogen barrier film 107 including the upper capacitor electrode 111. Second hydrogen barrier film 113 made of at least one of bismuth and having a thickness of about 5 to 200 nm
Are deposited by using, for example, the MOD method, the MOCVD method, the sputtering method, or the like. As a result, the capacitive element 112 becomes the first hydrogen barrier film 107 and the second hydrogen barrier film 11.
A structure covered by 3 is formed. In particular,
The lower surface of the capacitive lower electrode 109 and the lower surface of the capacitive insulating film 110 are directly covered with the first hydrogen barrier film 107, and the upper surface and the side surface of the capacitive upper electrode 111 and the side surface of the capacitive insulating film 110 are the second hydrogen barrier film. Directly covered by 113. Note that after forming the second hydrogen barrier film 113, the first hydrogen barrier film 107 and the second hydrogen barrier film 113 may be patterned by dry etching, if necessary.
【0034】次に、図1(c)に示すように、第2の水
素バリア膜113の上を含む第1の層間絶縁膜106の
上に全面に亘って第2の層間絶縁膜114を堆積する。
次に、第2の層間絶縁膜114の上に全面に亘って、下
から順にチタン膜、窒化チタン膜、アルミニウム膜及び
窒化チタン膜が堆積されてなる積層膜、又は下から順に
チタン膜、窒化チタン膜、タングステン膜、チタン膜、
窒化チタン膜、アルミニウム膜及び窒化チタン膜が堆積
されてなる積層膜を形成した後、該積層膜をパターン化
して配線層115を形成する。Next, as shown in FIG. 1C, a second interlayer insulating film 114 is deposited over the entire surface of the first interlayer insulating film 106 including the second hydrogen barrier film 113. To do.
Next, a titanium film, a titanium nitride film, an aluminum film, and a titanium nitride film are stacked in this order from the bottom over the entire surface of the second interlayer insulating film 114, or a titanium film and a nitride film are sequentially stacked from the bottom. Titanium film, tungsten film, titanium film,
After forming a laminated film formed by depositing a titanium nitride film, an aluminum film, and a titanium nitride film, the laminated film is patterned to form a wiring layer 115.
【0035】以上に説明したように、第1の実施形態に
よると、容量素子112を第1の水素バリア膜107及
び第2の水素バリア膜113によって被覆するため、還
元性ガスが容量絶縁膜110へ拡散することを防止でき
る。このため、CMOS集積プロセスで不可欠な、水素
等の還元性ガスの雰囲気中で行なわれる工程における、
容量絶縁膜110の還元反応を確実に抑制できるので、
容量絶縁膜110の特性つまり強誘電体特性の劣化、特
にリーク電流特性の劣化を防止できる。また、第1の水
素バリア膜107及び第2の水素バリア膜113の材料
として、タンタル酸ビスマス、ニオブ酸ビスマス又はタ
ンタルニオブ酸ビスマスを用いるため、特別な工程を行
なうことなく、第1の水素バリア膜107及び第2の水
素バリア膜113を簡単に形成できる。従って、優れた
特性を有する半導体記憶装置を低コストで実現すること
ができる。As described above, according to the first embodiment, since the capacitive element 112 is covered with the first hydrogen barrier film 107 and the second hydrogen barrier film 113, the reducing gas contains the capacitive insulating film 110. Can be prevented from spreading. Therefore, in the process performed in an atmosphere of a reducing gas such as hydrogen, which is indispensable in the CMOS integration process,
Since the reduction reaction of the capacitive insulating film 110 can be surely suppressed,
It is possible to prevent the characteristics of the capacitive insulating film 110, that is, the deterioration of the ferroelectric characteristics, particularly the deterioration of the leakage current characteristics. In addition, since bismuth tantalate, bismuth niobate, or bismuth tantalum niobate is used as the material of the first hydrogen barrier film 107 and the second hydrogen barrier film 113, the first hydrogen barrier film can be formed without any special process. The film 107 and the second hydrogen barrier film 113 can be easily formed. Therefore, a semiconductor memory device having excellent characteristics can be realized at low cost.
【0036】図2は、本実施形態の半導体記憶装置のリ
ーク電流特性を、水素等の還元性ガスの雰囲気中で行な
われる工程(以下、水素処理と称することもある)の実
施前及び実施後のそれぞれについて、電流ー電圧測定法
を用いて測定した結果を示している。図2に示すよう
に、本実施形態の半導体記憶装置においては、水素処理
後でもリーク電流特性の劣化が発生していないことは明
らかである。FIG. 2 shows the leakage current characteristics of the semiconductor memory device of this embodiment before and after the step (hereinafter sometimes referred to as hydrogen treatment) performed in an atmosphere of a reducing gas such as hydrogen. The results of measurement using the current-voltage measurement method are shown for each of the above. As shown in FIG. 2, in the semiconductor memory device of this embodiment, it is clear that the leakage current characteristics are not deteriorated even after the hydrogen treatment.
【0037】また、第1の実施形態によると、第2の水
素バリア膜113によって容量絶縁膜110の側面が直
接被覆されている。このため、容量絶縁膜110と第2
の水素バリア膜113との間に層間膜を形成する必要が
ないので、半導体記憶装置の製造を容易に行なうことが
できる。Further, according to the first embodiment, the side surface of the capacitive insulating film 110 is directly covered with the second hydrogen barrier film 113. Therefore, the capacitive insulating film 110 and the second
Since it is not necessary to form an interlayer film with the hydrogen barrier film 113, the semiconductor memory device can be easily manufactured.
【0038】尚、第1の実施形態において、容量絶縁膜
110の材料として、ビスマス層状強誘電体の1つであ
るタンタル酸ストロンチウムビスマスを用いたが、これ
に代えて、チタン酸鉛等の他の強誘電体材料又はチタン
酸バリウム等の高誘電体材料を用いても同様の効果が得
られる。また、容量絶縁膜110の材料として、本実施
形態の如く例えばタンタル酸ストロンチウムビスマス等
のビスマス層状強誘電体を用いた場合、本実施形態の水
素バリア膜材料がビスマス層状強誘電体と同じ構成元素
を含むと共にビスマス層状強誘電体と同属の結晶構造を
持つので、水素バリア膜材料の構成元素の拡散に起因す
る容量絶縁膜110の特性劣化が発生しない。すなわ
ち、本実施形態の水素バリア膜材料、具体的には、タン
タル酸ビスマス、ニオブ酸ビスマス及びタンタルニオブ
酸ビスマスは、ビスマス層状強誘電体を容量絶縁膜材料
として用いた半導体記憶装置において特に効果を発揮す
るものである。In the first embodiment, strontium bismuth tantalate, which is one of the bismuth layered ferroelectrics, is used as the material of the capacitive insulating film 110, but other materials such as lead titanate are used instead. The same effect can be obtained by using the above ferroelectric material or a high dielectric material such as barium titanate. When a bismuth layered ferroelectric material such as strontium bismuth tantalate is used as the material of the capacitive insulating film 110, the hydrogen barrier film material of this embodiment has the same constituent element as the bismuth layered ferroelectric material. And has a crystal structure of the same genus as the bismuth layered ferroelectric substance, the characteristic deterioration of the capacitive insulating film 110 due to the diffusion of the constituent elements of the hydrogen barrier film material does not occur. That is, the hydrogen barrier film material of the present embodiment, specifically, bismuth tantalate, bismuth niobate, and bismuth tantalum niobate are particularly effective in a semiconductor memory device using a bismuth layered ferroelectric as a capacitor insulating film material. It is something to demonstrate.
【0039】また、第1の実施形態において、第1の水
素バリア膜107及び第2の水素バリア膜113のそれ
ぞれの膜厚は5nm以上で且つ200nm以下であるこ
とが好ましい。このようにすると、半導体記憶装置を微
細化しつつ、水素等の還元性ガスに起因する容量絶縁膜
110の還元反応を確実に防止できる。In the first embodiment, the film thickness of each of the first hydrogen barrier film 107 and the second hydrogen barrier film 113 is preferably 5 nm or more and 200 nm or less. This makes it possible to reliably prevent the reduction reaction of the capacitive insulating film 110 due to the reducing gas such as hydrogen while miniaturizing the semiconductor memory device.
【0040】また、第1の実施形態において、第1の水
素バリア膜107及び第2の水素バリア膜113によっ
て容量素子112の全体を被覆したが、これに代えて、
例えば第1の水素バリア膜107又は第2の水素バリア
膜113のいずれか一方のみよって容量素子112の一
部分を被覆した場合にも、ある程度の効果が得られるこ
とは言うまでもない。Further, in the first embodiment, the entire capacitive element 112 is covered with the first hydrogen barrier film 107 and the second hydrogen barrier film 113, but instead of this,
Needless to say, even when a part of the capacitor 112 is covered with only one of the first hydrogen barrier film 107 and the second hydrogen barrier film 113, a certain degree of effect can be obtained.
【0041】また、第1の実施形態において、1トラン
ジスタ・1キャパシタ型のメモリセル構造を有する半導
体記憶装置を対象としたが、これに限られず、他のメモ
リセル構造を有する半導体記憶装置、例えば1トランジ
スタ型のメモリセルのように、トランジスタのゲート部
にトランジスタと一体的に形成されたキャパシタを有す
る半導体記憶装置を対象としてもよい。Further, although the semiconductor memory device having the one-transistor / one-capacitor type memory cell structure is targeted in the first embodiment, the present invention is not limited to this, and a semiconductor memory device having another memory cell structure, for example, A semiconductor memory device having a capacitor formed integrally with the transistor at the gate portion of the transistor, such as a one-transistor type memory cell, may be targeted.
【0042】(第2の実施形態)以下、本発明の第2の
実施形態に係る半導体装置及びその製造方法について図
面を参照しながら説明する。(Second Embodiment) A semiconductor device and a method of manufacturing the same according to a second embodiment of the present invention will be described below with reference to the drawings.
【0043】図3(a)〜(c)は、第2の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。FIGS. 3A to 3C are sectional views showing each step of the method for manufacturing a semiconductor device according to the second embodiment.
【0044】まず、図3(a)に示すように、半導体基
板100の表面部に素子分離領域101を形成してトラ
ンジスタ領域を区画した後、該トランジスタ領域の半導
体基板100の上にゲート絶縁膜102を介してゲート
電極103を形成する。次に、ゲート電極103をマス
クとして半導体基板100に低濃度の不純物をイオン注
入した後、ゲート電極103の上面及び側面にゲート保
護絶縁膜104を形成し、その後、ゲート電極103及
びゲート保護絶縁膜104をマスクとして半導体基板1
00に高濃度の不純物をイオン注入する。これにより、
メモリセルを構成する電界効果型トランジスタのソース
領域又はドレイン領域となり且つLDD構造を有する不
純物拡散層105が形成される。First, as shown in FIG. 3A, an element isolation region 101 is formed on the surface of a semiconductor substrate 100 to partition a transistor region, and then a gate insulating film is formed on the semiconductor substrate 100 in the transistor region. A gate electrode 103 is formed via 102. Next, low-concentration impurities are ion-implanted into the semiconductor substrate 100 using the gate electrode 103 as a mask, a gate protective insulating film 104 is formed on the upper surface and side surfaces of the gate electrode 103, and then the gate electrode 103 and the gate protective insulating film are formed. Semiconductor substrate 1 using 104 as a mask
A high-concentration impurity is ion-implanted at 00. This allows
An impurity diffusion layer 105 having an LDD structure and serving as a source region or a drain region of a field effect transistor forming a memory cell is formed.
【0045】次に、図3(a)に示すように、半導体基
板100の上に全面に亘って第1の層間絶縁膜106を
堆積した後、続いて第1の層間絶縁膜106の上に全面
に亘って、タンタル酸ビスマス、ニオブ酸ビスマス及び
タンタルニオブ酸ビスマスの少なくとも1つからなる厚
さ5〜200nm程度の第1の水素バリア膜107を、
例えばMOD法、MOCVD法又はスパッタリング法等
を用いて堆積する。その後、第1の水素バリア膜107
及び第1の層間絶縁膜106に対して順次ドライエッチ
ングを行なって、不純物拡散層105に達するコンタク
トホールを形成した後、該コンタクトホールが完全に埋
まるように第1の水素バリア膜107の上に全面に亘っ
て、例えばタングステン膜又はポリシリコン膜等の導電
膜をCVD法を用いて堆積する。その後、該導電膜にお
ける第1の水素バリア膜107の上側部分(つまりコン
タクトホールの外側部分)をエッチバック又はCMP法
を用いて除去することにより、不純物拡散層105のう
ちソース領域又はドレイン領域のいずれか一方と接続す
るコンタクトプラグ108を形成する。Next, as shown in FIG. 3A, after depositing the first interlayer insulating film 106 over the entire surface of the semiconductor substrate 100, the first interlayer insulating film 106 is subsequently deposited. A first hydrogen barrier film 107 made of at least one of bismuth tantalate, bismuth niobate, and bismuth tantalum niobate and having a thickness of about 5 to 200 nm is formed over the entire surface.
For example, it is deposited by using the MOD method, the MOCVD method, the sputtering method, or the like. Then, the first hydrogen barrier film 107
Then, dry etching is sequentially performed on the first interlayer insulating film 106 to form a contact hole reaching the impurity diffusion layer 105, and then on the first hydrogen barrier film 107 so that the contact hole is completely filled. A conductive film such as a tungsten film or a polysilicon film is deposited on the entire surface by using the CVD method. After that, an upper portion of the first hydrogen barrier film 107 (that is, an outer portion of the contact hole) in the conductive film is removed by an etch back or a CMP method so that the source region or the drain region in the impurity diffusion layer 105 is removed. The contact plug 108 connected to either one is formed.
【0046】次に、第1の水素バリア膜107の上に全
面に亘って、下から順に例えばチタン膜、窒化チタン
膜、酸化イリジウム膜及び白金膜が堆積されてなる積層
膜をスパッタリング法を用いて形成した後、該積層膜を
ドライエッチングによりパターン化する。これにより、
図3(b)に示すように、コンタクトプラグ108と接
続する容量下部電極109が形成される。次に、容量下
部電極109の上を含む第1の水素バリア膜107の上
に全面に亘って、例えばビスマス層状ペロブスカイト構
造を有するタンタル酸ストロンチウムビスマスからなる
厚さ50〜200nm程度の強誘電体膜をMOD法、M
OCVD法又はスパッタリング法を用いて堆積した後、
該強誘電体膜をパターン化して容量絶縁膜110を形成
する。尚、第2の実施形態において、容量絶縁膜110
は、複数の容量下部電極109の上に跨ると共に各容量
下部電極109の外側まで延びるように形成されてい
る。Next, a laminated film formed by depositing, for example, a titanium film, a titanium nitride film, an iridium oxide film, and a platinum film in this order from the bottom on the entire surface of the first hydrogen barrier film 107 by using the sputtering method. Then, the laminated film is patterned by dry etching. This allows
As shown in FIG. 3B, a capacitor lower electrode 109 connected to the contact plug 108 is formed. Next, a ferroelectric film having a thickness of about 50 to 200 nm made of, for example, strontium bismuth tantalate having a bismuth layered perovskite structure is formed over the entire surface of the first hydrogen barrier film 107 including the lower capacitor electrode 109. MOD method, M
After depositing using OCVD or sputtering,
The ferroelectric film is patterned to form a capacitive insulating film 110. Incidentally, in the second embodiment, the capacitive insulating film 110
Are formed so as to extend over the plurality of capacitance lower electrodes 109 and extend to the outside of each capacitance lower electrode 109.
【0047】次に、容量絶縁膜110の上を含む第1の
水素バリア膜107の上に全面に亘って、下から順に例
えば白金膜及びチタン膜(又は窒化チタン膜)が堆積さ
れてなる積層膜を形成した後、該積層膜をドライエッチ
ングによりパターン化する。これにより、図3(b)に
示すように、容量絶縁膜110を介して容量下部電極1
09と対向する容量上部電極111が形成され、その結
果、容量下部電極109、容量絶縁膜110及び容量上
部電極111からなる容量素子112が形成される。Next, a stacked layer formed by sequentially depositing, for example, a platinum film and a titanium film (or a titanium nitride film) over the entire surface of the first hydrogen barrier film 107 including the capacitive insulating film 110. After forming the film, the laminated film is patterned by dry etching. As a result, as shown in FIG. 3B, the capacitive lower electrode 1 is formed through the capacitive insulating film 110.
09, a capacitance upper electrode 111 is formed, and as a result, a capacitance element 112 including the capacitance lower electrode 109, the capacitance insulating film 110, and the capacitance upper electrode 111 is formed.
【0048】次に、図3(c)に示すように、容量上部
電極111の上を含む第1の水素バリア膜107の上に
全面に亘って、容量素子保護絶縁膜116を形成する。
その後、容量素子保護絶縁膜116の上に全面に亘っ
て、タンタル酸ビスマス、ニオブ酸ビスマス及びタンタ
ルニオブ酸ビスマスの少なくとも1つからなる厚さ5〜
200nm程度の第2の水素バリア膜113を、例えば
MOD法、MOCVD法又はスパッタリング法等を用い
て堆積する。これにより、容量素子112が第1の水素
バリア膜107及び第2の水素バリア膜113によって
被覆される構造が形成される。具体的には、容量下部電
極109の下面及び容量絶縁膜110の下面は第1の水
素バリア膜107によって直接被覆されており、容量上
部電極111の上面及び側面並びに容量絶縁膜110の
側面は容量素子保護絶縁膜116を介して第2の水素バ
リア膜113によって被覆されている。尚、第2の水素
バリア膜113の形成後に、第1の水素バリア膜107
と第2の水素バリア膜113と容量素子保護絶縁膜11
6とを、必要に応じてドライエッチングによりパターン
化してもよい。Next, as shown in FIG. 3C, a capacitive element protective insulating film 116 is formed over the entire surface of the first hydrogen barrier film 107 including the capacitive upper electrode 111.
Then, a thickness of at least one of bismuth tantalate, bismuth niobate, and bismuth tantalum niobate is formed over the entire surface of the capacitor element protective insulating film 116 to a thickness of 5 to 5.
The second hydrogen barrier film 113 having a thickness of about 200 nm is deposited by using, for example, the MOD method, the MOCVD method, the sputtering method, or the like. Thus, a structure in which the capacitor 112 is covered with the first hydrogen barrier film 107 and the second hydrogen barrier film 113 is formed. Specifically, the lower surface of the capacitive lower electrode 109 and the lower surface of the capacitive insulating film 110 are directly covered with the first hydrogen barrier film 107, and the upper surface and side surface of the capacitive upper electrode 111 and the side surface of the capacitive insulating film 110 are capacitive. It is covered with the second hydrogen barrier film 113 via the element protection insulating film 116. Note that the first hydrogen barrier film 107 is formed after the second hydrogen barrier film 113 is formed.
And the second hydrogen barrier film 113 and the capacitor protection insulating film 11
6 and 6 may be patterned by dry etching if necessary.
【0049】次に、図3(c)に示すように、第2の水
素バリア膜113の上を含む第1の層間絶縁膜106の
上に全面に亘って第2の層間絶縁膜114を堆積する。
次に、第2の層間絶縁膜114の上に全面に亘って、下
から順にチタン膜、窒化チタン膜、アルミニウム膜及び
窒化チタン膜が堆積されてなる積層膜、又は下から順に
チタン膜、窒化チタン膜、タングステン膜、チタン膜、
窒化チタン膜、アルミニウム膜及び窒化チタン膜が堆積
されてなる積層膜を形成した後、該積層膜をパターン化
して配線層115を形成する。Next, as shown in FIG. 3C, a second interlayer insulating film 114 is deposited over the entire surface of the first interlayer insulating film 106 including the second hydrogen barrier film 113. To do.
Next, a titanium film, a titanium nitride film, an aluminum film, and a titanium nitride film are stacked in this order from the bottom over the entire surface of the second interlayer insulating film 114, or a titanium film and a nitride film are sequentially stacked from the bottom. Titanium film, tungsten film, titanium film,
After forming a laminated film formed by depositing a titanium nitride film, an aluminum film, and a titanium nitride film, the laminated film is patterned to form a wiring layer 115.
【0050】以上に説明したように、第2の実施形態に
よると、容量素子112を第1の水素バリア膜107及
び第2の水素バリア膜113によって被覆するため、還
元性ガスが容量絶縁膜110へ拡散することを防止でき
る。このため、CMOS集積プロセスで不可欠な、水素
等の還元性ガスの雰囲気中で行なわれる工程における、
容量絶縁膜110の還元反応を確実に抑制できるので、
容量絶縁膜110の特性つまり強誘電体特性の劣化、特
にリーク電流特性の劣化を防止できる。また、第1の水
素バリア膜107及び第2の水素バリア膜113の材料
として、タンタル酸ビスマス、ニオブ酸ビスマス又はタ
ンタルニオブ酸ビスマスを用いるため、特別な工程を行
なうことなく、第1の水素バリア膜107及び第2の水
素バリア膜113を簡単に形成できる。従って、優れた
特性を有する半導体記憶装置を低コストで実現すること
ができる。As described above, according to the second embodiment, since the capacitive element 112 is covered with the first hydrogen barrier film 107 and the second hydrogen barrier film 113, the reducing gas contains the capacitive insulating film 110. Can be prevented from spreading. Therefore, in the process performed in an atmosphere of a reducing gas such as hydrogen, which is indispensable in the CMOS integration process,
Since the reduction reaction of the capacitive insulating film 110 can be surely suppressed,
It is possible to prevent the characteristics of the capacitive insulating film 110, that is, the deterioration of the ferroelectric characteristics, particularly the deterioration of the leakage current characteristics. In addition, since bismuth tantalate, bismuth niobate, or bismuth tantalum niobate is used as the material of the first hydrogen barrier film 107 and the second hydrogen barrier film 113, the first hydrogen barrier film can be formed without any special process. The film 107 and the second hydrogen barrier film 113 can be easily formed. Therefore, a semiconductor memory device having excellent characteristics can be realized at low cost.
【0051】具体的には、本実施形態の半導体記憶装置
のリーク電流特性は、図2に示す第1の実施形態のリー
ク電流特性と同様であった。すなわち、本実施形態の半
導体記憶装置においても、水素処理後にリーク電流特性
の劣化は発生しなかった。Specifically, the leakage current characteristic of the semiconductor memory device of this embodiment was similar to the leakage current characteristic of the first embodiment shown in FIG. That is, also in the semiconductor memory device of this embodiment, the deterioration of the leak current characteristics did not occur after the hydrogen treatment.
【0052】また、第2の実施形態によると、容量絶縁
膜110の側面は容量素子保護絶縁膜116を介して第
2の水素バリア膜113により被覆されている。このた
め、水素バリア膜材料の構成元素が容量絶縁膜110に
拡散することを抑制でき、それによって容量絶縁膜11
0の特性劣化をより確実に防止できる。Further, according to the second embodiment, the side surface of the capacitive insulating film 110 is covered with the second hydrogen barrier film 113 via the capacitive element protective insulating film 116. Therefore, the constituent elements of the hydrogen barrier film material can be suppressed from diffusing into the capacitive insulating film 110, whereby the capacitive insulating film 11 can be suppressed.
The characteristic deterioration of 0 can be prevented more reliably.
【0053】尚、第2の実施形態において、容量絶縁膜
110の材料として、ビスマス層状強誘電体の1つであ
るタンタル酸ストロンチウムビスマスを用いたが、これ
に代えて、チタン酸鉛等の他の強誘電体材料又はチタン
酸バリウム等の高誘電体材料を用いても同様の効果が得
られる。また、容量絶縁膜110の材料として、本実施
形態の如く例えばタンタル酸ストロンチウムビスマス等
のビスマス層状強誘電体を用いた場合、本実施形態の水
素バリア膜材料がビスマス層状強誘電体と同じ構成元素
を含むと共にビスマス層状強誘電体と同属の結晶構造を
持つので、水素バリア膜材料の構成元素の拡散に起因す
る容量絶縁膜110の特性劣化が発生しない。すなわ
ち、本実施形態の水素バリア膜材料、具体的には、タン
タル酸ビスマス、ニオブ酸ビスマス及びタンタルニオブ
酸ビスマスは、ビスマス層状強誘電体を容量絶縁膜材料
として用いた半導体記憶装置において特に効果を発揮す
るものである。In the second embodiment, strontium bismuth tantalate, which is one of the bismuth layered ferroelectrics, is used as the material of the capacitive insulating film 110, but other materials such as lead titanate are used instead. The same effect can be obtained by using the above ferroelectric material or a high dielectric material such as barium titanate. When a bismuth layered ferroelectric material such as strontium bismuth tantalate is used as the material of the capacitive insulating film 110, the hydrogen barrier film material of this embodiment has the same constituent element as the bismuth layered ferroelectric material. And has a crystal structure of the same genus as the bismuth layered ferroelectric substance, the characteristic deterioration of the capacitive insulating film 110 due to the diffusion of the constituent elements of the hydrogen barrier film material does not occur. That is, the hydrogen barrier film material of the present embodiment, specifically, bismuth tantalate, bismuth niobate, and bismuth tantalum niobate are particularly effective in a semiconductor memory device using a bismuth layered ferroelectric as a capacitor insulating film material. It is something to demonstrate.
【0054】また、第2の実施形態において、第1の水
素バリア膜107及び第2の水素バリア膜113のそれ
ぞれの膜厚は5nm以上で且つ200nm以下であるこ
とが好ましい。このようにすると、半導体記憶装置を微
細化しつつ、水素等の還元性ガスに起因する容量絶縁膜
110の還元反応を確実に防止できる。In addition, in the second embodiment, the film thickness of each of the first hydrogen barrier film 107 and the second hydrogen barrier film 113 is preferably 5 nm or more and 200 nm or less. This makes it possible to reliably prevent the reduction reaction of the capacitive insulating film 110 due to the reducing gas such as hydrogen while miniaturizing the semiconductor memory device.
【0055】また、第2の実施形態において、第1の水
素バリア膜107及び第2の水素バリア膜113によっ
て容量素子112の全体を被覆したが、これに代えて、
例えば第1の水素バリア膜107又は第2の水素バリア
膜113のいずれか一方のみよって容量素子112の一
部分を被覆した場合にも、ある程度の効果が得られるこ
とは言うまでもない。Further, in the second embodiment, the entire capacitive element 112 is covered with the first hydrogen barrier film 107 and the second hydrogen barrier film 113, but instead of this,
Needless to say, even when a part of the capacitor 112 is covered with only one of the first hydrogen barrier film 107 and the second hydrogen barrier film 113, a certain degree of effect can be obtained.
【0056】また、第2の実施形態において、1トラン
ジスタ・1キャパシタ型のメモリセル構造を有する半導
体記憶装置を対象としたが、これに限られず、他のメモ
リセル構造を有する半導体記憶装置、例えば1トランジ
スタ型のメモリセルのように、トランジスタのゲート部
にトランジスタと一体的に形成されたキャパシタを有す
る半導体記憶装置を対象としてもよい。In the second embodiment, the semiconductor memory device having the one-transistor / one-capacitor memory cell structure is targeted, but the present invention is not limited to this, and a semiconductor memory device having another memory cell structure, for example, A semiconductor memory device having a capacitor formed integrally with the transistor at the gate portion of the transistor, such as a one-transistor type memory cell, may be targeted.
【0057】[0057]
【発明の効果】本発明によると、半導体記憶装置の製造
工程における還元性ガス雰囲気中での工程において、水
素等に起因する容量絶縁膜の還元反応を確実に抑制でき
るので、強誘電体特性等の容量絶縁膜特性の劣化、特に
リーク電流特性の低下を防止できる。また、特別な工程
を行なうことなく、水素バリア膜を簡単に形成できるの
で、優れた特性を有する半導体記憶装置を低コストで実
現することができる。According to the present invention, the reduction reaction of the capacitive insulating film due to hydrogen or the like can be surely suppressed in the process in the reducing gas atmosphere in the manufacturing process of the semiconductor memory device, so that the ferroelectric characteristics, etc. It is possible to prevent the deterioration of the characteristics of the capacitive insulating film, especially the deterioration of the leakage current characteristics. Moreover, since the hydrogen barrier film can be easily formed without performing a special process, a semiconductor memory device having excellent characteristics can be realized at low cost.
【図面の簡単な説明】[Brief description of drawings]
【図1】(a)〜(c)は本発明の第1の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。1A to 1C are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第1の実施形態に係る半導体装置のリ
ーク電流特性を、還元性ガス雰囲気中で行なわれる工程
の実施前及び実施後のそれぞれについて、電流ー電圧測
定法を用いて測定した結果を示す図である。FIG. 2 is a diagram showing a leakage current characteristic of the semiconductor device according to the first embodiment of the present invention, measured by a current-voltage measuring method before and after a process performed in a reducing gas atmosphere. It is a figure which shows the result.
【図3】(a)〜(c)は本発明の第2の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。3A to 3C are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention.
100 半導体基板 101 素子分離領域 102 ゲート絶縁膜 103 ゲート電極 104 ゲート保護絶縁膜 105 不純物拡散層 106 第1の層間絶縁膜 107 第1の水素バリア膜 108 コンタクトプラグ 109 容量下部電極 110 容量絶縁膜 111 容量上部電極 112 容量素子 113 第2の水素バリア膜 114 第2の層間絶縁膜 115 配線層 116 容量素子保護絶縁膜 100 semiconductor substrate 101 element isolation region 102 gate insulating film 103 gate electrode 104 Gate protection insulation film 105 Impurity diffusion layer 106 first interlayer insulating film 107 first hydrogen barrier film 108 Contact plug 109 capacitance lower electrode 110 capacitance insulating film 111 Capacitor upper electrode 112 Capacitive element 113 Second hydrogen barrier film 114 Second interlayer insulating film 115 wiring layer 116 Capacitor protection insulation film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/788 H01L 27/10 651 29/792 Fターム(参考) 5F058 BA20 BC03 BD01 BD05 BF06 BF12 BF80 BJ10 5F083 AD10 AD21 AD49 FR02 FR05 GA25 GA27 JA14 JA17 JA38 JA39 JA40 JA43 JA60 MA06 MA17 PR40 5F101 BA62 BB02 BD02 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 29/788 H01L 27/10 651 29/792 F term (reference) 5F058 BA20 BC03 BD01 BD05 BF06 BF12 BF80 BJ10 5F083 AD10 AD21 AD49 FR02 FR05 GA25 GA27 JA14 JA17 JA38 JA39 JA40 JA43 JA60 MA06 MA17 PR40 5F101 BA62 BB02 BD02
Claims (8)
も1つの面に接するように設けられた電極とから構成さ
れる容量素子を備えた半導体装置であって、 前記容量素子の少なくとも一部分は、タンタル酸ビスマ
ス、ニオブ酸ビスマス及びタンタルニオブ酸ビスマスの
少なくとも1つからなる水素バリア膜によって被覆され
ていることを特徴とする半導体装置。1. A semiconductor device comprising a capacitive element including a capacitive insulating film and an electrode provided in contact with at least one surface of the capacitive insulating film, wherein at least a part of the capacitive element is provided. A semiconductor device covered with a hydrogen barrier film comprising at least one of bismuth tantalate, bismuth niobate, and bismuth tantalum niobate.
前記容量絶縁膜と直接接することを特徴とする請求項1
に記載の半導体装置。2. The at least part of the hydrogen barrier film is in direct contact with the capacitive insulating film.
The semiconductor device according to.
電体材料からなることを特徴とする請求項1に記載の半
導体装置。3. The semiconductor device according to claim 1, wherein the capacitance insulating film is made of a ferroelectric material or a high dielectric material.
且つ200nm以下であることを特徴とする請求項1に
記載の半導体装置。4. The semiconductor device according to claim 1, wherein the hydrogen barrier film has a film thickness of 5 nm or more and 200 nm or less.
も1つの面に接するように設けられた電極とから構成さ
れる容量素子を備えた半導体装置の製造方法であって、 前記容量素子の少なくとも一部分を被覆するように、タ
ンタル酸ビスマス、ニオブ酸ビスマス及びタンタルニオ
ブ酸ビスマスの少なくとも1つからなる水素バリア膜を
形成する工程を備えていることを特徴とする半導体装置
の製造方法。5. A method of manufacturing a semiconductor device, comprising a capacitive element including a capacitive insulating film and an electrode provided so as to contact at least one surface of the capacitive insulating film, the method comprising: A method of manufacturing a semiconductor device, comprising the step of forming a hydrogen barrier film made of at least one of bismuth tantalate, bismuth niobate, and bismuth tantalum niobate so as to cover at least a part.
記水素バリア膜の少なくとも一部分が前記容量絶縁膜と
直接接するように行なわれることを特徴とする請求項5
に記載の半導体装置の製造方法。6. The step of forming the hydrogen barrier film is performed so that at least a part of the hydrogen barrier film is in direct contact with the capacitance insulating film.
A method of manufacturing a semiconductor device according to item 1.
電体材料からなることを特徴とする請求項5に記載の半
導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 5, wherein the capacitance insulating film is made of a ferroelectric material or a high dielectric material.
且つ200nm以下であることを特徴とする請求項5に
記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 5, wherein the film thickness of the hydrogen barrier film is 5 nm or more and 200 nm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147703A JP2003338609A (en) | 2002-05-22 | 2002-05-22 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002147703A JP2003338609A (en) | 2002-05-22 | 2002-05-22 | Semiconductor device and manufacturing method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003338609A true JP2003338609A (en) | 2003-11-28 |
Family
ID=29706098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002147703A Pending JP2003338609A (en) | 2002-05-22 | 2002-05-22 | Semiconductor device and manufacturing method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003338609A (en) |
-
2002
- 2002-05-22 JP JP2002147703A patent/JP2003338609A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100522211B1 (en) | Semiconductor device and method of fabricating the same | |
US6750492B2 (en) | Semiconductor memory with hydrogen barrier | |
US6730951B2 (en) | Capacitor, semiconductor memory device, and method for manufacturing the same | |
KR970008552A (en) | Capacitor Manufacturing Method of Semiconductor Device | |
JP2002151657A (en) | Dielectric element and method of manufacturing the same | |
JP3643091B2 (en) | Semiconductor memory device and manufacturing method thereof | |
JP2003068993A (en) | Semiconductor device and its manufacturing method | |
JPH10326865A (en) | Method for manufacturing semiconductor device using dielectric film | |
JPH0837282A (en) | Capacitive device, semiconductor device and manufacture thereof | |
US7473949B2 (en) | Ferroelectric capacitor and method of manufacturing the same | |
JP5190198B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003338609A (en) | Semiconductor device and manufacturing method therefor | |
JP4002882B2 (en) | Capacitor element, semiconductor memory device and manufacturing method thereof | |
KR100464938B1 (en) | A method for forming capacitor using polysilicon plug structure in semiconductor device | |
JP2004193176A (en) | Semiconductor device and its manufacturing method | |
US20070080383A1 (en) | Semiconductor device | |
JP3967315B2 (en) | Capacitor element, semiconductor memory device and manufacturing method thereof | |
JP2004235560A (en) | Dielectric memory and its manufacturing method | |
JP4067470B2 (en) | Manufacturing method of semiconductor device | |
JP2004363151A (en) | Semiconductor storage device and its manufacturing method | |
KR100846368B1 (en) | Memory device and manufacturing method thereof | |
KR100867363B1 (en) | Semiconductor device and manufacturing method thereof | |
JP2005317917A (en) | Semiconductor device | |
JP2001274354A (en) | Semiconductor device and method of manufacturing the same, and ferroelectric memory device and method of manufacturing the same | |
JP2009152295A (en) | Semiconductor memory device and manufacturing method thereof |