[go: up one dir, main page]

JP2003333838A - Self-excited switching power supply - Google Patents

Self-excited switching power supply

Info

Publication number
JP2003333838A
JP2003333838A JP2002142430A JP2002142430A JP2003333838A JP 2003333838 A JP2003333838 A JP 2003333838A JP 2002142430 A JP2002142430 A JP 2002142430A JP 2002142430 A JP2002142430 A JP 2002142430A JP 2003333838 A JP2003333838 A JP 2003333838A
Authority
JP
Japan
Prior art keywords
transistor
terminal
base
power supply
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002142430A
Other languages
Japanese (ja)
Other versions
JP3710763B2 (en
Inventor
Naoki Tonami
直樹 砺波
Junya Kaneda
淳也 金田
Isato Nakatsubo
勇人 中坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cosel Co Ltd
Original Assignee
Cosel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cosel Co Ltd filed Critical Cosel Co Ltd
Priority to JP2002142430A priority Critical patent/JP3710763B2/en
Publication of JP2003333838A publication Critical patent/JP2003333838A/en
Application granted granted Critical
Publication of JP3710763B2 publication Critical patent/JP3710763B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 簡単な構成でスイッチング周波数の高周波化
を可能とし、出力リップル電圧を抑え、小型化にも寄与
する自励式スイッチング電源装置を提供する。 【解決手段】 入力端子1と第1のトランジスタQ1の
制御端子間に第2のトランジスタQ2を直列に接続し、
第1のトランジスタQ1の制御端子と基準電位端子3と
の間に第3のトランジスタQ3を接続する。第3のトラ
ンジスタQ3の制御端子と基準電位端子3との間に第4
のトランジスタQ4を接続する。出力端子2の電圧変動
を第3のトランジスタQ3の制御端子に付与して、第1
のトランジスタQ1をスイッチングし、整流して出力電
圧を得る。第1のトランジスタQ1のコレクタからの信
号により、第4のトランジスタQ4を駆動して、第1の
トランジスタQ1がオフしている期間は第3のトランジ
スタQ3もオフさせる。
(57) Abstract: A self-excited switching power supply device capable of increasing a switching frequency with a simple configuration, suppressing an output ripple voltage, and contributing to downsizing is provided. SOLUTION: A second transistor Q2 is connected in series between an input terminal 1 and a control terminal of the first transistor Q1,
The third transistor Q3 is connected between the control terminal of the first transistor Q1 and the reference potential terminal 3. The fourth transistor is connected between the control terminal of the third transistor Q3 and the reference potential terminal 3.
Is connected. The voltage variation of the output terminal 2 is given to the control terminal of the third transistor Q3,
Is switched and rectified to obtain an output voltage. The fourth transistor Q4 is driven by a signal from the collector of the first transistor Q1, and the third transistor Q3 is also turned off while the first transistor Q1 is off.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、直流電流をスイ
ッチングし平滑して所望の電圧に変換し電子機器に供給
するスイッチング電源装置であって、自励発振方式によ
りスイッチングする自励式スイッチング電源装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device for switching a DC current, converting it to a desired voltage for smoothing, and supplying it to an electronic device. .

【0002】[0002]

【従来の技術】従来、スイッチング電源の駆動方式の一
つとして、自励発振方式がある(以下、自励式と呼
ぶ)。自励式スイッチング電源装置は比較的簡単な回路
で構成可能であり、主に小容量の電源装置に適用され
る。この自励式スイッチング電源装置として、図5に示
すような回路があった。
2. Description of the Related Art Conventionally, there is a self-excited oscillation system (hereinafter referred to as a self-excited system) as one of the driving systems for switching power supplies. The self-excited switching power supply device can be configured with a relatively simple circuit, and is mainly applied to a small capacity power supply device. As this self-excited switching power supply device, there is a circuit as shown in FIG.

【0003】図5に示す回路は、高電位側の入力端子1
と低電位側である基準電位側の端子3との間にフィルタ
用のコンデンサC1が接続され、入力端子1にチョーク
コイルL1と整流用のダイオードD1が直列に接続さ
れ、ダイオードD1のカソードが出力端子2に接続され
ている。出力端子2と基準電位端子3間には、平滑用の
出力コンデンサC2が接続されている。
The circuit shown in FIG. 5 has an input terminal 1 on the high potential side.
And a reference potential side terminal 3 which is the low potential side, a filter capacitor C1 is connected, a choke coil L1 and a rectifying diode D1 are connected in series to the input terminal 1, and the cathode of the diode D1 is output. It is connected to terminal 2. A smoothing output capacitor C2 is connected between the output terminal 2 and the reference potential terminal 3.

【0004】入力端子1と基準電位端子3間には、チョ
ークコイルL1と直列にnpn型のトランジスタQ1が
接続され、トランジスタQ1のエミッタが基準電位端子
3に接続されている。入力端子1とトランジスタQ1の
ベース間には、抵抗R1とpnp型のトランジスタQ2
が、直列に接続されている。トランジスタQ2は、エミ
ッタが抵抗R1を介して入力端子1に接続され、コレク
タはトランジスタQ1のベースに接続されている。トラ
ンジスタQ2のベースは、トランジスタQ1とチョーク
コイルL1の接続点にコンデンサC6を介して接続され
ているとともに、基準電位端子3に抵抗R5を介して接
続されている。また、トランジスタQ2のベースと入力
端子1間に、カソードが入力端子1に接続されたダイオ
ードD2が接続されている。
An npn-type transistor Q1 is connected in series with the choke coil L1 between the input terminal 1 and the reference potential terminal 3, and the emitter of the transistor Q1 is connected to the reference potential terminal 3. A resistor R1 and a pnp-type transistor Q2 are provided between the input terminal 1 and the base of the transistor Q1.
Are connected in series. The transistor Q2 has an emitter connected to the input terminal 1 via the resistor R1 and a collector connected to the base of the transistor Q1. The base of the transistor Q2 is connected to the connection point between the transistor Q1 and the choke coil L1 via the capacitor C6, and is also connected to the reference potential terminal 3 via the resistor R5. A diode D2 having a cathode connected to the input terminal 1 is connected between the base of the transistor Q2 and the input terminal 1.

【0005】さらに、トランジスタQ1のベースと基準
電位端子3間に、npn型のトランジスタQ3が設けら
れ、トランジスタQ3のコレクタがトランジスタQ1の
ベースに、エミッタが基準電位端子3に接続されてい
る。トランジスタQ3のベースは、pnp型のトランジ
スタQ5のコレクタに接続され、トランジスタQ5のエ
ミッタが出力端子2に接続されている。トランジスタQ
5のベースは、抵抗R6を介して出力端子2に接続され
ているとともに、抵抗R7とシャントレギュレータIC
1の直列回路を介して基準電位端子3に接続されてい
る。シャントレギュレータIC1のリファレンス端子
は、コンデンサC7と抵抗R8の直列回路を介してその
カソードに接続されているとともに、出力端子2と基準
電位端子3間に直列に接続された抵抗R9,R10間に
接続されている。
Further, an npn-type transistor Q3 is provided between the base of the transistor Q1 and the reference potential terminal 3, the collector of the transistor Q3 is connected to the base of the transistor Q1, and the emitter is connected to the reference potential terminal 3. The base of the transistor Q3 is connected to the collector of the pnp type transistor Q5, and the emitter of the transistor Q5 is connected to the output terminal 2. Transistor Q
The base of No. 5 is connected to the output terminal 2 via the resistor R6, and the resistor R7 and the shunt regulator IC are connected together.
It is connected to the reference potential terminal 3 via the series circuit 1. The reference terminal of the shunt regulator IC1 is connected to its cathode through a series circuit of a capacitor C7 and a resistor R8, and is also connected between resistors R9 and R10 connected in series between the output terminal 2 and the reference potential terminal 3. Has been done.

【0006】次に、図5に示す自励式スイッチング電源
回路の動作を説明する。先ず、入力端子1に直流電圧が
印加されると、抵抗R1,R5を経てトランジスタQ2
のベース電流が流れ、トランジスタQ2がオンする。ト
ランジスタQ2がオンするとそのコレクタ電流がトラン
ジスタQ1のベースに流れて、トランジスタQ1をオン
し、トランジスタQ1のコレクタ電位が基準電位まで引
き下げられる。これによりチョークコイルL1に電流が
流れエネルギーが蓄えられる。
Next, the operation of the self-excited switching power supply circuit shown in FIG. 5 will be described. First, when a DC voltage is applied to the input terminal 1, the transistor Q2 passes through the resistors R1 and R5.
The base current of the transistor Q2 flows and the transistor Q2 is turned on. When the transistor Q2 is turned on, its collector current flows into the base of the transistor Q1 to turn on the transistor Q1 and the collector potential of the transistor Q1 is lowered to the reference potential. As a result, a current flows through the choke coil L1 and energy is stored.

【0007】また、定常動作状態においては、トランジ
スタQ5のコレクタからは出力電圧に応じたほぼ一定の
制御電流I1が流れる。制御電流I1は、トランジスタ
Q1がオンした瞬間にコンデンサC3を介してトランジ
スタQ1のコレクタ電位が伝達されることにより負電位
まで引き下げられたトランジスタQ3のベース電位を、
コンデンサC3を充電しながら、トランジスタQ3のオ
ン電圧まで上昇させる。この充電に要する所定期間後に
トランジスタQ3のベースがオン電圧に達すると、制御
電流I1はトランジスタQ3のベースに流れ込み、トラ
ンジスタQ3はオンに移行する。
Further, in the steady operation state, a substantially constant control current I1 corresponding to the output voltage flows from the collector of the transistor Q5. The control current I1 reduces the base potential of the transistor Q3 lowered to a negative potential by transmitting the collector potential of the transistor Q1 via the capacitor C3 at the moment when the transistor Q1 is turned on.
While charging the capacitor C3, the voltage is raised to the on-voltage of the transistor Q3. When the base of the transistor Q3 reaches the ON voltage after a predetermined period required for this charging, the control current I1 flows into the base of the transistor Q3, and the transistor Q3 is turned ON.

【0008】トランジスタQ3がオンしコレクタ電流を
流し始めると、トランジスタQ2から供給されるトラン
ジスタQ1へのベース電流を減少させ、かつトランジス
タQ1のベース蓄積電荷を引抜くことになる。これによ
り、トランジスタQ1のコレクタ電流は増加できなくな
り、チョークコイルL1の通過電流も増加できなくな
る。すると、チョークコイルL1の極性が反転をはじ
め、トランジスタQ1はオフ状態に移行する。
When the transistor Q3 is turned on and begins to flow the collector current, the base current supplied from the transistor Q2 to the transistor Q1 is reduced and the base accumulated charge of the transistor Q1 is extracted. As a result, the collector current of the transistor Q1 cannot be increased, and the passing current of the choke coil L1 cannot be increased. Then, the polarity of the choke coil L1 begins to reverse, and the transistor Q1 shifts to the off state.

【0009】チョークコイルL1の極性が反転を始める
と、トランジスタQ1とチョークコイルL1の接続点a
の電位は上昇し、その電圧信号はコンデンサC6を介し
てトランジスタQ2のベース電位を引き上げ、トランジ
スタQ2はオフ状態に移行する。また、前記電圧信号は
コンデンサC3を介してトランジスタQ3のベースに与
えられ、ベース電圧を上昇させトランジスタQ3のオン
を促進するとともに、トランジスタQ1のオフを促進す
る。
When the polarity of the choke coil L1 starts to reverse, the connection point a between the transistor Q1 and the choke coil L1 is a.
Rises, the voltage signal raises the base potential of the transistor Q2 via the capacitor C6, and the transistor Q2 shifts to the off state. Further, the voltage signal is given to the base of the transistor Q3 via the capacitor C3 to raise the base voltage to promote the turning on of the transistor Q3 and the turning off of the transistor Q1.

【0010】そして、トランジスタQ1がオフした後、
チョークコイルL1からダイオードD1を介して出力コ
ンデンサC2に電流が流れ、チョークコイルL1に蓄え
られたエネルギーが放出される。チョークコイルL1の
エネルギーが放出され尽くすと、チョークコイルL1の
極性は再び反転を始める。トランジスタQ1とチョーク
コイルL1の接続点aの電位は下降すると、その電圧信
号はコンデンサC6を介してトランジスタQ2のベース
電位を引き下げ、トランジスタQ2はオン状態に移行す
る。また、前記電圧信号はコンデンサC3を介してトラ
ンジスタQ3のベース電位を引き下げ、トランジスタQ
3をオフする。トランジスタQ3のオフにより、オン状
態のトランジスタQ2のコレクタ電流がトランジスタQ
1のベースに流入し、トランジスタQ1はオンに移行す
る。
Then, after the transistor Q1 is turned off,
A current flows from the choke coil L1 to the output capacitor C2 via the diode D1, and the energy stored in the choke coil L1 is released. When the energy of the choke coil L1 is exhausted, the polarity of the choke coil L1 starts reversing again. When the potential at the connection point a between the transistor Q1 and the choke coil L1 drops, the voltage signal pulls down the base potential of the transistor Q2 via the capacitor C6, and the transistor Q2 shifts to the ON state. Further, the voltage signal pulls down the base potential of the transistor Q3 via the capacitor C3,
Turn off 3. When the transistor Q3 is turned off, the collector current of the transistor Q2 in the on state is changed to the transistor Q3.
1 and the transistor Q1 is turned on.

【0011】このようにして図5の回路は自励発振し、
トランジスタQ1とチョークコイルL1の接続点aの電
圧変動をダイオードD1で整流し出力コンデンサC2で
平滑することにより、出力端子2へ直流電力を供給す
る。
In this way, the circuit of FIG.
DC voltage is supplied to the output terminal 2 by rectifying the voltage fluctuation at the connection point a between the transistor Q1 and the choke coil L1 by the diode D1 and smoothing it by the output capacitor C2.

【0012】ここで、出力電圧の安定化について説明す
る。例えば図5に示す回路の出力電流を減少させると、
出力電圧が上昇し、シャントレギュレータIC1のリフ
ァレンス端子電位が上昇し、シャントレギュレータIC
1のカソード電流I2が増加する。これにより、トラン
ジスタQ5のベース電流が増加し、トランジスタQ5の
コレクタ電流が増加し、コンデンサC3の充電速度が増
し、上述のようにトランジスタQ3のオフ時間が減少す
る。トランジスタQ3のオフ時間の減少により、トラン
ジスタQ1のオン時間が減少して出力電圧を低下させ
る。図5に示す電源回路では、以上の動作による負帰還
がかかり、出力電圧の安定化が図られる。
Here, stabilization of the output voltage will be described. For example, if the output current of the circuit shown in FIG. 5 is reduced,
The output voltage rises, the reference terminal potential of the shunt regulator IC1 rises, and the shunt regulator IC
The cathode current I2 of unity increases. As a result, the base current of the transistor Q5 increases, the collector current of the transistor Q5 increases, the charging speed of the capacitor C3 increases, and the off time of the transistor Q3 decreases as described above. Due to the decrease in the off time of the transistor Q3, the on time of the transistor Q1 is decreased and the output voltage is decreased. In the power supply circuit shown in FIG. 5, negative feedback is applied by the above operation, and the output voltage is stabilized.

【0013】なお、ダイオードD2とダイオードD3
は、それぞれトランジスタQ2とトランジスタQ3のベ
ースエミッタ間の逆電圧による破壊防止用に接続してあ
るもので、入出力電圧の条件によっては削除される。
Incidentally, the diode D2 and the diode D3
Are connected to prevent breakdown due to reverse voltage between the base and emitter of the transistors Q2 and Q3, respectively, and may be deleted depending on the input / output voltage conditions.

【0014】[0014]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の自励式スイッチング電源装置においては、ト
ランジスタQ1のオフした後、そのオフ期間に、チョー
クコイルL1が電流を放出し尽くし、上述の動作により
トランジスタQ3をオフし、トランジスタQ1のベース
電位が上昇してトランジスタQ1はオン状態に移行す
る。しかし、トランジスタQ1のオフ期間の間は、常に
トランジスタQ3のベースに制御電流I1が流入してお
り、トランジスタQ3はオン状態にある。チョークコイ
ルL1の極性反転の後、トランジスタQ3がオフするま
でには、トランジスタQ3のベース蓄積電荷を引き抜く
時間を必要とするため、トランジスタQ2のコレクタ電
流はしばらくの間トランジスタQ3のコレクタに流入
し、その間トランジスタQ1のベース電流は流れず、ト
ランジスタQ1のオンタイミングが遅れると言う問題が
あった。
However, in such a conventional self-excited switching power supply device as described above, after the transistor Q1 is turned off, the choke coil L1 exhausts current during the off period, and the above-mentioned operation is performed. The transistor Q3 is turned off, the base potential of the transistor Q1 rises, and the transistor Q1 is turned on. However, during the off period of the transistor Q1, the control current I1 always flows into the base of the transistor Q3, and the transistor Q3 is in the on state. After the polarity of the choke coil L1 is inverted, it takes time for the base Q3 of the transistor Q3 to be extracted before the transistor Q3 is turned off. Therefore, the collector current of the transistor Q2 flows into the collector of the transistor Q3 for a while, During that time, the base current of the transistor Q1 does not flow, and there is a problem that the on-timing of the transistor Q1 is delayed.

【0015】この結果、この自励式スイッチング電源装
置を高周波数でスイッチングさせようとすると、トラン
ジスタQ1のターンオンが上記のように遅れ、トランジ
スタQ1は間欠動作しやすくなり、間欠動作すると出力
リップル電圧の増大を招くことから、スイッチング周波
数の高周波化に限界があった。スイッチング周波数を上
げられないと、チョークコイルL1の磁気飽和の面から
チョークコイルL1の外形の小型化の妨げとなり、結果
として電源装置の小型化の障害となっていた。また、定
常時のスイッチング周波数を低く設定しても、図5に示
すスイッチング電源装置の回路は、出力電流を減少させ
るとスイッチング周波数を上げることにより出力電圧の
安定化を行うため、低出力電流時にはスイッチング周波
数が上昇し、間欠動作を引き起こし、出力リップル電圧
の増大を招くという問題点もあった。
As a result, when it is attempted to switch the self-excited switching power supply device at a high frequency, the turn-on of the transistor Q1 is delayed as described above, the transistor Q1 is likely to be intermittently operated, and the intermittent operation causes an increase in output ripple voltage. Therefore, there is a limit to increase the switching frequency. If the switching frequency cannot be increased, the external size of the choke coil L1 is hindered from the viewpoint of magnetic saturation of the choke coil L1, which results in an obstacle to the miniaturization of the power supply device. Even when the steady-state switching frequency is set low, the circuit of the switching power supply device shown in FIG. 5 stabilizes the output voltage by increasing the switching frequency when the output current is decreased. There is also a problem in that the switching frequency rises, causing intermittent operation and increasing the output ripple voltage.

【0016】この発明は、上記の従来の技術に鑑みてな
されたもので、簡単な構成でスイッチング周波数の高周
波化を可能とし、出力リップル電圧を抑え、小型化にも
寄与する自励式スイッチング電源装置を提供することを
目的とする。
The present invention has been made in view of the above prior art, and is a self-excited switching power supply device that can increase the switching frequency with a simple structure, suppress the output ripple voltage, and contribute to downsizing. The purpose is to provide.

【0017】[0017]

【課題を解決するための手段】この発明は、入力端子と
基準電位間にチョークコイルと第1のトランジスタが直
列に接続され、上記入力端子または基準電位と上記第1
のトランジスタの制御端子間にインピーダンス素子と第
2のトランジスタが直列に接続され、上記第1のトラン
ジスタの制御端子と基準電位または入力端子との間に第
3のトランジスタが接続され、上記第1のトランジスタ
と上記チョークコイルの接続点から上記第2のトランジ
スタの制御端子に信号を供給し、電流信号に変換された
出力端子の電圧変動を第3のトランジスタの制御端子に
付与して上記第1のトランジスタのスイッチングを行
い、上記第1のトランジスタとチョークコイルの接続点
の電圧を整流して出力電圧を得る自励式スイッチング電
源装置であって、第3のトランジスタの制御端子と基準
電位または入力端子との間に第4のトランジスタを接続
し、上記第1のトランジスタと上記チョークコイル間を
適宜抵抗等を介して上記第4のトランジスタの制御端子
に接続し、上記第1のトランジスタのコレクタからの信
号により上記第4のトランジスタを駆動して、上記第1
のトランジスタがオフしている期間は上記第3のトラン
ジスタもオフさせるようにした自励式スイッチング電源
装置である。
According to the present invention, a choke coil and a first transistor are connected in series between an input terminal and a reference potential, and the input terminal or the reference potential and the first transistor are connected.
The impedance element and the second transistor are connected in series between the control terminals of the transistors, and the third transistor is connected between the control terminal of the first transistor and the reference potential or the input terminal. A signal is supplied from the connection point between the transistor and the choke coil to the control terminal of the second transistor, and the voltage fluctuation of the output terminal converted into the current signal is applied to the control terminal of the third transistor to supply the signal to the first terminal. What is claimed is: 1. A self-excited switching power supply device which switches a transistor to rectify a voltage at a connection point between the first transistor and a choke coil to obtain an output voltage, wherein a control terminal of a third transistor and a reference potential or an input terminal are provided. A fourth transistor is connected between the first transistor and the choke coil via a resistor or the like. Serial connected to the control terminal of the fourth transistor, and driving the fourth transistor by a signal from the collector of the first transistor, the first
In the self-excited switching power supply device, the third transistor is also turned off while the transistor is off.

【0018】また、上記基準電位または入力端子と上記
第3のトランジスタの制御端子との間に容量素子が接続
されたものである。また、上記第4のトランジスタの制
御端子と上記第1のトランジスタのコレクタ間に、上記
第4のトランジスタのターンオフを促進するダイオード
が接続されたものである。上記インピーダンス素子は抵
抗である。
A capacitance element is connected between the reference potential or the input terminal and the control terminal of the third transistor. A diode for promoting turn-off of the fourth transistor is connected between the control terminal of the fourth transistor and the collector of the first transistor. The impedance element is a resistor.

【0019】この発明の自励式スイッチング電源装置
は、第3のトランジスタが第1のトランジスタのベース
蓄積電荷を引抜き、第1のトランジスタがオフとなった
後、第4のトランジスタにより第3のトランジスタのベ
ースを基準電位または入力電位と短絡し、第1のトラン
ジスタがオフしてから所定時間の後、第3のトランジス
タもオフさせておくものである。これによって、次に第
1のトランジスタがオンするタイミングで、第2のトラ
ンジスタから流れ出す電流を全て第1のトランジスタの
ベースに注入し、第1のトランジスタのターンオンを早
めるようにしたものである。
In the self-excited switching power supply device according to the present invention, after the third transistor draws the electric charge accumulated in the base of the first transistor and the first transistor is turned off, the fourth transistor turns on the third transistor. The base is short-circuited to the reference potential or the input potential, and the third transistor is also turned off after a predetermined time has passed since the first transistor was turned off. As a result, all the current flowing from the second transistor is injected into the base of the first transistor at the timing when the first transistor is turned on next, so that the turn-on of the first transistor is accelerated.

【0020】[0020]

【発明の実施の形態】以下、この発明の実施の形態につ
いて図面に基づいて説明する。図1は、この発明の一実
施形態の自励式スイッチング電源装置を示すもので、図
5に示す従来の回路と同様の構成は同一の符号を付して
説明する。この実施形態の自励式スイッチング電源装置
は、高電位側の入力端子1と低電位側である基準電位側
の端子3との間にコンデンサC1が接続され、入力端子
1にチョークコイルL1とダイオードD1が直列に接続
され、ダイオードD1のカソードが出力端子2に接続さ
れている。出力端子2と基準電位端子3間には、出力コ
ンデンサC2が接続されている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a self-excited switching power supply device according to an embodiment of the present invention. The same components as those of the conventional circuit shown in FIG. In the self-excited switching power supply device of this embodiment, a capacitor C1 is connected between an input terminal 1 on the high potential side and a terminal 3 on the reference potential side which is the low potential side, and a choke coil L1 and a diode D1 are connected to the input terminal 1. Are connected in series, and the cathode of the diode D1 is connected to the output terminal 2. An output capacitor C2 is connected between the output terminal 2 and the reference potential terminal 3.

【0021】入力端子1と基準電位端子3間には、チョ
ークコイルL1と直列にnpn型のトランジスタQ1が
接続され、トランジスタQ1のエミッタが基準電位端子
3に接続されている。入力端子1とトランジスタQ1の
ベース間には、抵抗R1とpnp型のトランジスタQ2
が、直列に接続されている。トランジスタQ2は、エミ
ッタが抵抗R1を介して入力端子1に接続され、コレク
タは、トランジスタQ1のベースに接続されている。ト
ランジスタQ2のベースは、トランジスタQ1とチョー
クコイルL1の接続点にコンデンサC6を介して接続さ
れているとともに、基準電位端子3に抵抗R5を介して
接続されている。また、トランジスタQ2のベースと入
力端子1間に、カソードが入力端子1に接続されたダイ
オードD2が接続されている。
An npn-type transistor Q1 is connected in series with the choke coil L1 between the input terminal 1 and the reference potential terminal 3, and the emitter of the transistor Q1 is connected to the reference potential terminal 3. A resistor R1 and a pnp-type transistor Q2 are provided between the input terminal 1 and the base of the transistor Q1.
Are connected in series. The transistor Q2 has an emitter connected to the input terminal 1 via the resistor R1, and a collector connected to the base of the transistor Q1. The base of the transistor Q2 is connected to the connection point between the transistor Q1 and the choke coil L1 via the capacitor C6, and is also connected to the reference potential terminal 3 via the resistor R5. A diode D2 having a cathode connected to the input terminal 1 is connected between the base of the transistor Q2 and the input terminal 1.

【0022】さらに、トランジスタQ1のベースと基準
電位端子3間に、npn型のトランジスタQ3が設けら
れ、トランジスタQ3のコレクタがトランジスタQ1の
ベースに、エミッタが基準電位端子3に接続されてい
る。トランジスタQ3のベースは、pnp型のトランジ
スタQ5のコレクタに接続され、トランジスタQ5のエ
ミッタが出力端子2に接続されている。トランジスタQ
5のベースは、抵抗R6を介して出力端子2に接続され
ているとともに、抵抗R7とシャントレギュレータIC
1の直列回路を介して基準電位端子3に接続されてい
る。シャントレギュレータIC1のリファレンス端子
は、コンデンサC7と抵抗R8の直列回路を介してその
カソードに接続されているとともに、出力端子2と基準
電位端子3間に直列に接続された抵抗R9,R10間に
接続されている。
Further, an npn-type transistor Q3 is provided between the base of the transistor Q1 and the reference potential terminal 3, the collector of the transistor Q3 is connected to the base of the transistor Q1, and the emitter is connected to the reference potential terminal 3. The base of the transistor Q3 is connected to the collector of the pnp type transistor Q5, and the emitter of the transistor Q5 is connected to the output terminal 2. Transistor Q
The base of No. 5 is connected to the output terminal 2 via the resistor R6, and the resistor R7 and the shunt regulator IC are connected together.
It is connected to the reference potential terminal 3 via the series circuit 1. The reference terminal of the shunt regulator IC1 is connected to its cathode through a series circuit of a capacitor C7 and a resistor R8, and is also connected between resistors R9 and R10 connected in series between the output terminal 2 and the reference potential terminal 3. Has been done.

【0023】トランジスタQ3のベースと基準電位端子
3との間には、npn型のトランジスタQ4が設けられ
ている。このトランジスタQ4のコレクタはトランジス
タQ3のベースに接続され、エミッタが基準電位端子3
に接続されている。トランジスタQ4のベースは、抵抗
R11を介してトランジスタQ1のコレクタに接続され
ているとともに、抵抗R12とコンデンサC8の並列回
路を介して基準電位端子3に接続されている。さらに、
トランジスタQ4のベースとトランジスタQ1のコレク
タ間には、アノードがそのベースにカソードがコレクタ
に接続されたダイオードD4が設けられている。
An npn-type transistor Q4 is provided between the base of the transistor Q3 and the reference potential terminal 3. The collector of this transistor Q4 is connected to the base of the transistor Q3, and its emitter is the reference potential terminal 3
It is connected to the. The base of the transistor Q4 is connected to the collector of the transistor Q1 via the resistor R11, and is also connected to the reference potential terminal 3 via the parallel circuit of the resistor R12 and the capacitor C8. further,
Between the base of the transistor Q4 and the collector of the transistor Q1 is provided a diode D4 whose anode is connected to its base and whose cathode is connected to its collector.

【0024】次に、この実施形態の自励式スイッチング
電源装置の動作について、図1を基にして説明する。こ
の回路においても基本的な自励発振の動作は、上記従来
の技術の図5に示す回路と同様であり、入力端子1に直
流電圧が印加されると、抵抗R1,R5を経てトランジ
スタQ2のベース電流が流れ、トランジスタQ2がオン
する。トランジスタQ2がオンするとそのコレクタ電流
がトランジスタQ1のベースに流れて、トランジスタQ
1をオンし、トランジスタQ1のコレクタ電位が基準電
位まで引き下げられる。これによりチョークコイルL1
に電流が流れエネルギーが蓄えられる。
Next, the operation of the self-excited switching power supply device of this embodiment will be described with reference to FIG. Also in this circuit, the basic self-oscillation operation is similar to that of the circuit shown in FIG. 5 of the above-mentioned prior art. When a DC voltage is applied to the input terminal 1, the transistor Q2 passes through the resistors R1 and R5. A base current flows, turning on the transistor Q2. When the transistor Q2 turns on, its collector current flows to the base of the transistor Q1 and the transistor Q1
1 is turned on, and the collector potential of the transistor Q1 is lowered to the reference potential. As a result, the choke coil L1
An electric current flows through and energy is stored.

【0025】また、定常動作状態においては、トランジ
スタQ5のコレクタから、出力電圧に応じたほぼ一定の
制御電流I1が流れる。制御電流I1は、トランジスタ
Q1がオンした瞬間にコンデンサC3を介してトランジ
スタQ1のコレクタ電位が伝達されることにより負電位
まで引き下げられたトランジスタQ3のベース電位を、
コンデンサC3を充電しながら、トランジスタQ3のオ
ン電圧まで上昇させる。この充電に要する所定期間後に
トランジスタQ3のベースがオン電圧に達すると、制御
電流I1はトランジスタQ3のベースに流れ込み、トラ
ンジスタQ3はオンに移行する。
Further, in the steady operation state, a substantially constant control current I1 corresponding to the output voltage flows from the collector of the transistor Q5. The control current I1 reduces the base potential of the transistor Q3 lowered to a negative potential by transmitting the collector potential of the transistor Q1 via the capacitor C3 at the moment when the transistor Q1 is turned on.
While charging the capacitor C3, the voltage is raised to the on-voltage of the transistor Q3. When the base of the transistor Q3 reaches the ON voltage after a predetermined period required for this charging, the control current I1 flows into the base of the transistor Q3, and the transistor Q3 is turned ON.

【0026】トランジスタQ3がオンしコレクタ電流を
流し始めると、トランジスタQ2から供給されるトラン
ジスタQ1へのベース電流を減少させ、かつトランジス
タQ1のベース蓄積電荷を引抜くことになる。これによ
り、トランジスタQ1のコレクタ電流は増加できなくな
り、チョークコイルL1の通過電流も増加できなくな
る。すると、チョークコイルL1の極性が反転をはじ
め、トランジスタQ1はオフ状態に移行する。
When the transistor Q3 is turned on and the collector current begins to flow, the base current supplied from the transistor Q2 to the transistor Q1 is reduced and the base accumulated charge of the transistor Q1 is extracted. As a result, the collector current of the transistor Q1 cannot be increased, and the passing current of the choke coil L1 cannot be increased. Then, the polarity of the choke coil L1 begins to reverse, and the transistor Q1 shifts to the off state.

【0027】チョークコイルL1の極性が反転を始める
と、トランジスタQ1とチョークコイルL1の接続点a
の電位は上昇し、その電圧信号はコンデンサC6を介し
てトランジスタQ2のベース電位を引き上げ、トランジ
スタQ2はオフ状態に移行する。また、前記電圧信号は
コンデンサC3を介してトランジスタQ3のベースに与
えられ、ベース電圧を上昇させトランジスタQ3のオン
を促進するとともに、トランジスタQ1のオフを促進す
る。
When the polarity of the choke coil L1 begins to reverse, the connection point a between the transistor Q1 and the choke coil L1 is a.
Rises, the voltage signal raises the base potential of the transistor Q2 via the capacitor C6, and the transistor Q2 shifts to the off state. Further, the voltage signal is given to the base of the transistor Q3 via the capacitor C3 to raise the base voltage to promote the turning on of the transistor Q3 and the turning off of the transistor Q1.

【0028】そして、トランジスタQ1がオフした後、
チョークコイルL1からダイオードD1を介して出力コ
ンデンサC2に電流が流れ、チョークコイルL1に蓄え
られたエネルギーが放出される。ここまでの動作は、上
記従来の技術の図5に示す回路と同様である。
Then, after the transistor Q1 is turned off,
A current flows from the choke coil L1 to the output capacitor C2 via the diode D1, and the energy stored in the choke coil L1 is released. The operation up to this point is similar to that of the circuit shown in FIG.

【0029】トランジスタQ1がオフした後、この実施
形態の回路では、トランジスタQ1のコレクタ電位は出
力端子2の電位にダイオードD1のVfを加えた電位まで
上昇する。この電圧信号は抵抗R11、抵抗R12、コ
ンデンサC8により設定される遅延時間を経て、トラン
ジスタQ4のベース電圧をトランジスタQ4がオンでき
る電位まで引き上げる。そして、トランジスタQ4はオ
ンし、トランジスタQ3のベース電位を低下させ、トラ
ンジスタQ3をオフする。即ち、トランジスタQ3がト
ランジスタQ1をオフさせた後、設定した遅延時間後に
トランジスタQ3もオフする。
After the transistor Q1 is turned off, in the circuit of this embodiment, the collector potential of the transistor Q1 rises to the potential of the output terminal 2 plus Vf of the diode D1. This voltage signal raises the base voltage of the transistor Q4 to a potential at which the transistor Q4 can be turned on after a delay time set by the resistors R11, R12 and the capacitor C8. Then, the transistor Q4 is turned on, the base potential of the transistor Q3 is lowered, and the transistor Q3 is turned off. That is, after the transistor Q3 turns off the transistor Q1, the transistor Q3 also turns off after a set delay time.

【0030】その後、トランジスタQ1のオフ期間にチ
ョークコイルL1からダイオードD1を介して出力コン
デンサC2に電流が流れ、チョークコイルL1に蓄えら
れたエネルギーが放出され尽くすと、チョークコイルL
1の極性は再び反転を始める。トランジスタQ1とチョ
ークコイルL1の接続点aの電位は下降すると、その電
圧信号はコンデンサC6を介してトランジスタQ2のベ
ース電位を引き下げ、トランジスタQ2はオン状態に移
行する。
After that, when the current flows from the choke coil L1 to the output capacitor C2 via the diode D1 during the off period of the transistor Q1 and the energy stored in the choke coil L1 is exhausted, the choke coil L1 is discharged.
The polarity of 1 starts reversing again. When the potential at the connection point a between the transistor Q1 and the choke coil L1 drops, the voltage signal pulls down the base potential of the transistor Q2 via the capacitor C6, and the transistor Q2 shifts to the ON state.

【0031】この実施形態の回路では、トランジスタQ
2がオンし始めてトランジスタQ2に流れるコレクタ電
流は、図5の従来の回路とは異なり、トランジスタQ3
には流れずに全てトランジスタQ1のベースに供給され
るため、トランジスタQ1は急速にオン状態に移行す
る。
In the circuit of this embodiment, the transistor Q
2 starts to turn on, the collector current flowing through the transistor Q2 is different from that of the conventional circuit of FIG.
Is not supplied to the transistor Q1 and is supplied to the base of the transistor Q1, so that the transistor Q1 is rapidly turned on.

【0032】このようにして図1の回路は高速に自励発
振し、トランジスタQ1とチョークコイルL1の接続点
aの電圧変動を、ダイオードD1で整流し出力コンデン
サC2で平滑することにより、出力端子2へ直流電力を
供給する。
In this way, the circuit of FIG. 1 self-oscillates at a high speed, rectifies the voltage fluctuation at the connection point a between the transistor Q1 and the choke coil L1 by the diode D1 and smoothes it by the output capacitor C2, and thereby the output terminal Supply DC power to 2.

【0033】ここで、ダイオードD4は、トランジスタ
Q1がオンしたときに、トランジスタQ4のベース電位
を急速に引き下げて、素早くトランジスタQ4をオフす
るためのものである。また、ダイオードD2とダイオー
ドD3は、それぞれ従来の図5の回路で説明したよう
に、トランジスタQ2とトランジスタQ3のベースエミ
ッタ間の逆電圧による破壊防止用に接続してある。
Here, the diode D4 is for rapidly lowering the base potential of the transistor Q4 when the transistor Q1 is turned on, so that the transistor Q4 is quickly turned off. Further, the diode D2 and the diode D3 are connected to prevent destruction due to a reverse voltage between the base and emitter of the transistor Q2 and the transistor Q3, as described in the conventional circuit of FIG.

【0034】出力電圧の安定化については、従来の図5
の回路と同様に、出力電流を減少させると、出力電圧が
上昇し、シャントレギュレータIC1のリファレンス端
子電位が上昇し、シャントレギュレータIC1のカソー
ド電流I2が増加する。これにより、トランジスタQ5
のベース電流が増加し、トランジスタQ5のコレクタ電
流が増加し、コンデンサC3の充電速度が増し、上述の
ようにトランジスタQ3のオフ時間が減少する。トラン
ジスタQ3のオフ時間の減少により、トランジスタQ1
のオン時間が減少して出力電圧を低下させる。図1に示
す電源回路でも、以上の動作による負帰還がかかり、出
力電圧の安定化が図られる。
Regarding the stabilization of the output voltage, as shown in FIG.
When the output current is decreased, the output voltage increases, the reference terminal potential of the shunt regulator IC1 increases, and the cathode current I2 of the shunt regulator IC1 increases, as in the circuit of FIG. As a result, the transistor Q5
, The collector current of the transistor Q5 increases, the charging speed of the capacitor C3 increases, and the off time of the transistor Q3 decreases as described above. Due to the reduction of the off time of the transistor Q3, the transistor Q1
The ON time of is reduced and the output voltage is reduced. Even in the power supply circuit shown in FIG. 1, negative feedback is applied by the above operation, and the output voltage is stabilized.

【0035】以上の動作により、トランジスタQ1のタ
ーンオンを早められることから、高周波スイッチング時
の間欠動作を抑制し、スイッチング周波数の高周波化を
可能とし、装置の小型化にも寄与する。また、低出力電
流時にスイッチング周波数が上昇しても、間欠動作を抑
制し、出力リップル電圧の増大を抑えることができる。
By the above operation, the turn-on of the transistor Q1 can be accelerated, so that the intermittent operation during high frequency switching can be suppressed, the switching frequency can be increased, and the device can be miniaturized. Further, even if the switching frequency rises when the output current is low, the intermittent operation can be suppressed and the increase of the output ripple voltage can be suppressed.

【0036】次にこの発明の第二実施形態について、図
2を基にして説明する。ここで上述の実施形態と同様の
構成は同一の符号を付して説明を省略する。図2に示す
スイッチング電源装置の回路は、上記第一実施形態にお
けるコンデンサC3とダイオードD3を削除し、トラン
ジスタQ3のベースと基準電位間にコンデンサC4を接
続したものである。コンデンサC4は、コンデンサC3
と同様に、トランジスタQ3がオンするタイミングを設
定する機能を担うものである。
Next, a second embodiment of the present invention will be described with reference to FIG. Here, the same configurations as those of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted. The circuit of the switching power supply device shown in FIG. 2 is obtained by removing the capacitor C3 and the diode D3 in the first embodiment and connecting a capacitor C4 between the base of the transistor Q3 and the reference potential. The capacitor C4 is the capacitor C3
Similarly, it has a function of setting the timing at which the transistor Q3 is turned on.

【0037】この第二実施形態の回路の動作は、トラン
ジスタQ3によりトランジスタQ1をオフさせた期間に
おいて、上記第一実施形態と同様に、設定した遅延時間
後にトランジスタQ3がオフする。その後トランジスタ
Q1のオフ期間にチョークコイルL1が電流を放出し尽
くし、極性反転した電圧信号がコンデンサC6を経由し
てトランジスタQ2のベースに入り、トランジスタQ2
がオンし始めると、トランジスタQ2に流れるコレクタ
電流は、全てトランジスタQ1のベースに供給される。
このため、トランジスタQ1は急速にオン状態に移行す
ることができる。この動作は、上記第一実施形態と同様
であり、上記実施形態と同様に、間欠発振を抑制しスイ
ッチング周波数の高周波化や、電源装置の小型化を可能
とする。
In the operation of the circuit of the second embodiment, the transistor Q3 is turned off after the set delay time in the period in which the transistor Q1 is turned off by the transistor Q3, as in the first embodiment. After that, the choke coil L1 exhausts the current during the off period of the transistor Q1, and the voltage signal whose polarity is inverted enters the base of the transistor Q2 via the capacitor C6, and the transistor Q2
Is turned on, all the collector current flowing through the transistor Q2 is supplied to the base of the transistor Q1.
Therefore, the transistor Q1 can be rapidly turned on. This operation is similar to that of the first embodiment, and like the above embodiment, it is possible to suppress intermittent oscillation, increase the switching frequency, and downsize the power supply device.

【0038】さらに、この実施形態ではコンデンサC3
の削除により、上記第一実施形態におけるトランジスタ
Q3ベースエミッタ間の逆電圧による破壊防止用ダイオ
ードD3は不要となる。従って、図1の回路構成では逆
電圧による破壊防止用ダイオードD3を設けなければな
らないような入出力条件の場合、この図2に示す回路が
好ましい。
Further, in this embodiment, the capacitor C3
By eliminating the above, the diode D3 for preventing breakdown due to the reverse voltage between the base and emitter of the transistor Q3 in the first embodiment becomes unnecessary. Therefore, in the case of the input / output condition that the diode D3 for preventing the breakdown due to the reverse voltage must be provided in the circuit configuration of FIG. 1, the circuit shown in FIG. 2 is preferable.

【0039】次にこの発明の第三実施形態について、図
3を基にして説明する。ここで上述の実施形態と同様の
構成は同一の符号を付して説明を省略する。図3に示す
スイッチング電源装置の回路は、極性反転型電源にこの
発明を適用したものである。この実施形態では、トラン
ジスタQ1〜Q5が、図1の回路に対して以下のように
変えられている。トランジスタQ1はpnp型、トラン
ジスタQ2はnpn型、トランジスタQ3はpnp型、
トランジスタQ4はpnp型、トランジスタQ5はnp
n型のトランジスタに置き換えられている。
Next, a third embodiment of the present invention will be described with reference to FIG. Here, the same configurations as those of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted. The circuit of the switching power supply device shown in FIG. 3 applies the present invention to a polarity reversal type power supply. In this embodiment, the transistors Q1-Q5 are modified as follows with respect to the circuit of FIG. The transistor Q1 is a pnp type, the transistor Q2 is an npn type, the transistor Q3 is a pnp type,
The transistor Q4 is a pnp type, and the transistor Q5 is an np type.
It is replaced by an n-type transistor.

【0040】そして、出力端子2からは、極性が反転し
た出力が出される。また、トランジスタQ5のベース
が、基準電位端子3に接続され、上記第一実施形態と同
様に、制御電流I1によりトランジスタQ1をオン・オ
フさせる。この動作は、コンデンサC3が充電され、ト
ランジスタQ3のオンによりトランジスタQ1がオフす
る。このトランジスタQ1のオフの後、トランジスタQ
4のオンによりトランジスタQ3もオフさせている。こ
れにより、トランジスタQ2がオンし始めてトランジス
タQ2に流れるコレクタ電流は、トランジスタQ3には
流れずに全てトランジスタQ1のベースから供給され、
トランジスタQ1は急速にオン状態に移行する。従っ
て、この実施形態においても、上記第一実施形態と同様
の効果を得ることができるものである。
Then, from the output terminal 2, an output whose polarity is inverted is output. The base of the transistor Q5 is connected to the reference potential terminal 3, and the transistor Q1 is turned on / off by the control current I1 as in the first embodiment. In this operation, the capacitor C3 is charged, and the transistor Q3 is turned on to turn off the transistor Q1. After turning off this transistor Q1, the transistor Q
The transistor Q3 is also turned off when the transistor 4 is turned on. As a result, the collector current that starts to turn on in the transistor Q2 and flows in the transistor Q2 does not flow in the transistor Q3, but is entirely supplied from the base of the transistor Q1.
The transistor Q1 is rapidly turned on. Therefore, also in this embodiment, the same effect as the first embodiment can be obtained.

【0041】次にこの発明の第四実施形態について、図
4を基にして説明する。ここで上述の実施形態と同様の
構成は同一の符号を付して説明を省略する。図4に示す
スイッチング電源装置の回路は、上記第三実施形態にお
けるコンデンサC3とダイオードD3を削除し、トラン
ジスタQ3のベースと入力端子1間にコンデンサC4を
接続したものである。コンデンサC4は、コンデンサC
3と同様に、トランジスタQ3がオンするタイミングを
設定する機能を担うものである。
Next, a fourth embodiment of the present invention will be described with reference to FIG. Here, the same configurations as those of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted. In the circuit of the switching power supply device shown in FIG. 4, the capacitor C3 and the diode D3 in the third embodiment are deleted, and the capacitor C4 is connected between the base of the transistor Q3 and the input terminal 1. The capacitor C4 is a capacitor C
Similar to the function 3, the function of setting the timing at which the transistor Q3 is turned on is performed.

【0042】この第四実施形態の回路の動作は、トラン
ジスタQ3によりトランジスタQ1をオフさせた期間に
おいて、上記第三実施形態と同様に、設定した遅延時間
後にトランジスタQ3がオフする。その後トランジスタ
Q1のオフ期間にチョークコイルL1が電流を放出し尽
くし、極性反転した電圧信号がコンデンサC6を経由し
てトランジスタQ2のベースに入り、トランジスタQ2
がオンし始めると、トランジスタQ2に流れるコレクタ
電流は、全てトランジスタQ1のベースから供給され
る。このため、トランジスタQ1は急速にオン状態に移
行することができる。この動作は、上記第三実施形態と
同様であり、上記実施形態と同様に、間欠発振を抑制し
スイッチング周波数の高周波化や、電源装置の小型化を
可能とする。
In the operation of the circuit of the fourth embodiment, the transistor Q3 is turned off after the set delay time in the period in which the transistor Q1 is turned off by the transistor Q3, as in the third embodiment. After that, the choke coil L1 exhausts the current during the off period of the transistor Q1, and the voltage signal whose polarity is inverted enters the base of the transistor Q2 via the capacitor C6, and the transistor Q2
Is turned on, the collector current flowing through the transistor Q2 is entirely supplied from the base of the transistor Q1. Therefore, the transistor Q1 can be rapidly turned on. This operation is the same as in the third embodiment, and similarly to the above-described embodiment, it is possible to suppress intermittent oscillation, increase the switching frequency, and downsize the power supply device.

【0043】さらに、この実施形態ではコンデンサC3
の削除により、上記第三実施形態におけるトランジスタ
Q3ベースエミッタ間の逆電圧による破壊防止用ダイオ
ードD3は不要となる。従って、図3の回路構成では逆
電圧による破壊防止用ダイオードD3を設けなければな
らないような入出力条件の場合、この図4に示す回路が
好ましい。
Further, in this embodiment, the capacitor C3
By eliminating the above, the diode D3 for preventing breakdown due to the reverse voltage between the base and emitter of the transistor Q3 in the third embodiment becomes unnecessary. Therefore, the circuit shown in FIG. 4 is preferable under the input / output conditions in which the diode D3 for preventing breakdown due to the reverse voltage must be provided in the circuit configuration of FIG.

【0044】なお、この発明の自励式スイッチング電源
装置は、上記実施形態に限定されず、トランジスタは種
々のトランジスタを利用することができるものであり、
同様の機能を有する回路であればよい。その他の電子素
子も適宜選択可能なものであり、回路構成も適宜変更し
得るものである。
The self-excited switching power supply device of the present invention is not limited to the above embodiment, and various types of transistors can be used as the transistors.
Any circuit having a similar function may be used. Other electronic elements can be selected as appropriate, and the circuit configuration can be appropriately changed.

【0045】[0045]

【発明の効果】この発明の自励式スイッチング電源装置
は、スイッチング素子である第1のトランジスタをオフ
させる第3のトランジスタのベースと基準電位又は入力
端子間にトランジスタを接続し、その制御信号を第1の
トランジスタのコレクタから得ることにより、第1のト
ランジスタのターンオンを早め、スイッチング周波数の
高周波化と間欠発振の抑制を可能としている。これより
小型のチョークコイルを使用することができ、結果とし
て小型のスイッチング電源装置を得ることが可能とな
る。また、低出力電流時の間欠動作を抑制できることか
ら、低出力電流時の出力リップル電圧を低減することが
できる。
According to the self-excited switching power supply device of the present invention, a transistor is connected between the base of the third transistor for turning off the first transistor, which is a switching element, and the reference potential or the input terminal, and the control signal is supplied to the first transistor. By obtaining from the collector of the first transistor, the turn-on of the first transistor can be accelerated, the switching frequency can be increased, and the intermittent oscillation can be suppressed. A choke coil smaller than this can be used, and as a result, a small switching power supply device can be obtained. Moreover, since the intermittent operation at low output current can be suppressed, the output ripple voltage at low output current can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第一実施形態の自励式スイッチング
電源装置の概略回路図である。
FIG. 1 is a schematic circuit diagram of a self-excited switching power supply device according to a first embodiment of the present invention.

【図2】この発明の第二実施形態の自励式スイッチング
電源装置の概略回路図である。
FIG. 2 is a schematic circuit diagram of a self-excited switching power supply device according to a second embodiment of the present invention.

【図3】この発明の第三実施形態の自励式スイッチング
電源装置の概略回路図である。
FIG. 3 is a schematic circuit diagram of a self-excited switching power supply device according to a third embodiment of the present invention.

【図4】この発明の第四実施形態の自励式スイッチング
電源装置の概略回路図である。
FIG. 4 is a schematic circuit diagram of a self-excited switching power supply device according to a fourth embodiment of the present invention.

【図5】従来の自励式スイッチング電源装置の概略回路
図である。
FIG. 5 is a schematic circuit diagram of a conventional self-excited switching power supply device.

【符号の説明】[Explanation of symbols]

1 入力端子 2 出力端子 3 基準電位端子 C1,C2,C3,C4,C6,C7,C8 コンデ
ンサ D1,D2,D3,D4 ダイオード IC1 シャントレギュレータ L1 チョークコイル R1,R5,R6,R7,R8,R9,R10,R1
1,R12 抵抗 Q1,Q2,Q3,Q4,Q5 トランジスタ
1 input terminal 2 output terminal 3 reference potential terminals C1, C2, C3, C4, C6, C7, C8 capacitors D1, D2, D3, D4 diode IC1 shunt regulator L1 choke coil R1, R5, R6, R7, R8, R9, R10, R1
1, R12 resistors Q1, Q2, Q3, Q4, Q5 transistors

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中坪 勇人 富山県富山市上赤江町1丁目6番43号 コ ーセル株式会社内 Fターム(参考) 5H730 AA10 AA15 AS01 AS04 BB14 BB52 DD02 DD42 EE07 FD01 FD22 FG07    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hayato Nakatsubo             1-643 Kamiakae-cho, Toyama City, Toyama Prefecture             -In cell corporation F-term (reference) 5H730 AA10 AA15 AS01 AS04 BB14                       BB52 DD02 DD42 EE07 FD01                       FD22 FG07

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力端子と基準電位間にチョークコイル
と第1のトランジスタが直列に接続され、入力端子また
は基準電位と第1のトランジスタの制御端子間にインピ
ーダンス素子と第2のトランジスタが直列に接続され、
第1のトランジスタとチョークコイルの接続点から第2
のトランジスタの制御端子に信号を供給し、第1のトラ
ンジスタの制御端子と基準電位または入力端子との間に
第3のトランジスタが接続され、電流信号に変換された
出力端子の電圧変動を第3のトランジスタの制御端子に
付与し、第1のトランジスタとチョークコイルの接続点
の電圧を整流して出力電圧を得る自励式スイッチング電
源装置において、第3のトランジスタの制御端子と基準
電位または入力端子との間に第4のトランジスタを接続
し、上記第1のトランジスタと上記チョークコイル間を
上記第4のトランジスタの制御端子に接続し、上記第1
のトランジスタからの信号により上記第4のトランジス
タを駆動して上記第3のトランジスタをオフすることを
特徴とする自励式スイッチング電源装置。
1. A choke coil and a first transistor are connected in series between an input terminal and a reference potential, and an impedance element and a second transistor are connected in series between the input terminal or the reference potential and a control terminal of the first transistor. Connected,
From the connection point of the first transistor and the choke coil to the second
A signal is supplied to the control terminal of the first transistor, the third transistor is connected between the control terminal of the first transistor and the reference potential or the input terminal, and the voltage fluctuation of the output terminal converted into the current signal In the self-excited switching power supply device which is applied to the control terminal of the transistor and rectifies the voltage at the connection point of the first transistor and the choke coil to obtain the output voltage, the control terminal of the third transistor and the reference potential or the input terminal A fourth transistor is connected between the first transistor and the choke coil, and the fourth transistor is connected to the control terminal of the fourth transistor.
A self-excited switching power supply device characterized in that the fourth transistor is driven by a signal from the transistor to turn off the third transistor.
【請求項2】 上記基準電位または入力端子と上記第3
のトランジスタの制御端子との間に容量素子が接続され
たものであることを特徴とする請求項1記載の自励式ス
イッチング電源装置。
2. The reference potential or input terminal and the third terminal
The self-excited switching power supply device according to claim 1, wherein a capacitive element is connected between the transistor and the control terminal of the transistor.
【請求項3】 上記第4のトランジスタの制御端子と上
記第1のトランジスタのコレクタ間に、上記第4のトラ
ンジスタのターンオフを促進するダイオードが接続され
たことを特徴とする請求項1または2記載の自励式スイ
ッチング電源装置。
3. The diode for promoting turn-off of the fourth transistor is connected between the control terminal of the fourth transistor and the collector of the first transistor. Self-excited switching power supply.
【請求項4】 上記インピーダンス素子は抵抗であるこ
とを特徴とする請求項1,2または3記載の自励式スイ
ッチング電源装置。
4. The self-excited switching power supply device according to claim 1, wherein the impedance element is a resistor.
JP2002142430A 2002-05-17 2002-05-17 Self-excited switching power supply Expired - Fee Related JP3710763B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002142430A JP3710763B2 (en) 2002-05-17 2002-05-17 Self-excited switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142430A JP3710763B2 (en) 2002-05-17 2002-05-17 Self-excited switching power supply

Publications (2)

Publication Number Publication Date
JP2003333838A true JP2003333838A (en) 2003-11-21
JP3710763B2 JP3710763B2 (en) 2005-10-26

Family

ID=29702711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142430A Expired - Fee Related JP3710763B2 (en) 2002-05-17 2002-05-17 Self-excited switching power supply

Country Status (1)

Country Link
JP (1) JP3710763B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187789A (en) * 2007-01-29 2008-08-14 Mitsumi Electric Co Ltd Dc/dc converter
CN102684493A (en) * 2012-05-17 2012-09-19 浙江工业大学 BJT type self-excited Boost converter equipped with main switching tube with low drive loss
CN102710132A (en) * 2012-05-17 2012-10-03 浙江工业大学 Feedback type bipolar junction transistor (BJT) self-exciting Boost converter
CN102769380A (en) * 2012-05-17 2012-11-07 浙江工业大学 BJT Self-excited Buck-Boost Converter with Small Driving Loss of Main Switch
WO2014036512A1 (en) * 2012-08-31 2014-03-06 Fairchild Semiconductor Corporation Ultra low ripple boost converter
CN103986329A (en) * 2014-06-10 2014-08-13 杭州钛丽能源科技有限公司 Input adaptive self-excited Cuk transformer
WO2019165589A1 (en) * 2018-02-28 2019-09-06 Tridonic Gmbh & Co Kg Ripple suppression circuit, controlling method and driving equipment
WO2021248266A1 (en) * 2020-06-08 2021-12-16 Tridonic Gmbh & Co Kg Ripple suppression circuit, controlling method and driving equipment

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187789A (en) * 2007-01-29 2008-08-14 Mitsumi Electric Co Ltd Dc/dc converter
CN102684493A (en) * 2012-05-17 2012-09-19 浙江工业大学 BJT type self-excited Boost converter equipped with main switching tube with low drive loss
CN102710132A (en) * 2012-05-17 2012-10-03 浙江工业大学 Feedback type bipolar junction transistor (BJT) self-exciting Boost converter
CN102769380A (en) * 2012-05-17 2012-11-07 浙江工业大学 BJT Self-excited Buck-Boost Converter with Small Driving Loss of Main Switch
WO2014036512A1 (en) * 2012-08-31 2014-03-06 Fairchild Semiconductor Corporation Ultra low ripple boost converter
CN103986329A (en) * 2014-06-10 2014-08-13 杭州钛丽能源科技有限公司 Input adaptive self-excited Cuk transformer
WO2019165589A1 (en) * 2018-02-28 2019-09-06 Tridonic Gmbh & Co Kg Ripple suppression circuit, controlling method and driving equipment
CN111742618A (en) * 2018-02-28 2020-10-02 赤多尼科两合股份有限公司 Ripple suppression circuit, control method and driving apparatus
WO2021248266A1 (en) * 2020-06-08 2021-12-16 Tridonic Gmbh & Co Kg Ripple suppression circuit, controlling method and driving equipment

Also Published As

Publication number Publication date
JP3710763B2 (en) 2005-10-26

Similar Documents

Publication Publication Date Title
US6198637B1 (en) Switching power supply circuit
CN1037307C (en) Power supply circuit with standby arrangement
JP2003235256A (en) Switching power unit
KR100268201B1 (en) Switching power supply device
JP2001145344A (en) Dc-dc converter
JP2000184698A (en) Switching power supply
JP3711555B2 (en) DC / DC converter
JP2003333838A (en) Self-excited switching power supply
US4514679A (en) Secondary switch controller circuit for power supply
CN104321962A (en) Oscillator circuit with voltage booster
JP6116002B2 (en) DC-DC power supply circuit
JP2003339157A (en) Self-excited switching power supply
JPH0951672A (en) Self-excited step-down DC-DC converter
JP3118424B2 (en) Self-excited switching power supply
JP2015154682A (en) Dc/dc converter
CN1066295C (en) Power-supply circuit
JP2002345235A (en) Switching power supply
JP3061207U (en) Power supply
JPH069584Y2 (en) DC-DC converter power supply starting circuit
JP3499659B2 (en) Self-excited switching power supply circuit
JP2000184702A (en) Power supply
JP3100593B1 (en) Chopper circuit
JP2977442B2 (en) Switching power supply
JP3369490B2 (en) Current limiter circuit for power supply circuit
JP3131428B1 (en) Chopper circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040401

A977 Report on retrieval

Effective date: 20050627

Free format text: JAPANESE INTERMEDIATE CODE: A971007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050713

A61 First payment of annual fees (during grant procedure)

Effective date: 20050810

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees