JP2003332848A - ポップ音防止回路 - Google Patents

Abstract

(57)【要約】 【課題】 起動時のポップ音の発生を防止する。 【解決手段】 電源投入時に動作してカップリングコン
デンサＣ１１の電圧がＰＷＭ信号の中心電圧になるまで
の期間中電圧を発生する電圧源回路２０と、電源投入時
に徐々に内部抵抗を減少させて電圧源回路２０で発生し
た電圧をカップリングコンデンサＣ１１に供給するアナ
ログスイッチ回路３０とを具備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＰＷＭ方式を利用し
た増幅器において、起動時や停止時に流れる突入電流に
よって発生するノイズ（ポップ音）を防止するポップ音
防止回路に関するものである。

【０００２】

【従来の技術】図７は従来の増幅器の構成を示すブロッ
ク図である。図７において、Ｃ１１はカップリングコン
デンサ、Ｌ１１はローパスフィルタを構成するインダク
タ、Ｃ１２は同ローパスフィルタを構成するコンデン
サ、ＳＰはスピーカ、１０は入力信号をＰＷＭ変調し増
幅するＰＷＭ発生回路である。ＰＷＭ発生回路１０は、
イネーブル端子１の電圧ＥＮpwmが「Ｈ」になると動作
して図示しない入力端子に入力された信号をＰＷＭ変調
し増幅する。発生したＰＷＭ信号は、カップリングコン
デンサＣ１１を介してインダクタＬ１１とコンデンサＣ
１２からなるローパスフィルタに入力することによりそ
こで平滑され、スピーカＳＰを駆動する。

【０００３】しかし、起動前はカップリングコンデンサ
Ｃ１１の両端の電位差はゼロであるが、起動時には信号
の中心電圧まで充電が行われる。また、停止時には、カ
ップリングコンデンサＣ１１の両端の電位差がゼロにな
るまで放電が行われる。このようなときに発生する突入
電流がスピーカＳＰに流れることにより、ポップ音が発
生する。

【０００４】そこで、このポップ音を低減させるため
に、従来では、スピーカＳＰに並列にトランジスタＱ１
１を接続し、トランジスタ制御回路４０によってそのト
ランジスタＱ１１を起動時や停止時に導通させることに
より、スピーカＳＰを短絡させることが行われていた。

【０００５】図８は別の従来の増幅器の構成を示す図で
ある。６０は出力トランジスタを複数個に分割したＰＷ
Ｍ出力部、５０はＰＷＭ出力部６０のトランジスタの数
を制御するトランジスタ数制御回路である。

【０００６】この構成では、起動時には、トランジスタ
数制御回路５０によりＰＷＭ出力部６０の出力部トラン
ジスタの合計サイズと数をゼロから徐々に増加してカッ
プリングコンデンサＣ１１を徐々に充電し、停止時は、
ＰＷＭ出力部６０のトランジスタの合計サイズと数を徐
々に減らす事でカップリングコンデンサＣ１１を徐々に
放電し、スピーカＳＰに流れる突入電流を抑えることが
行われていた。

【０００７】

【発明が解決しようとする課題】しかし、図７に示した
方法では、トランジスタＱ１１ならびにトランジスタ制
御回路４０を別途設ける必要があり、実装面積を要する
という問題があった。

【０００８】また、図８に示した方法では、ＰＷＭ出力
部６０のトランジスタの数を細かく制御する必要があ
り、電源電圧３．３Ｖの場合、１０ビットで制御しても
３．２ｍＶ程度のステップとなる。よって、数ｍＶでの
制御を行うとすると、トランジスタ数制御回路５０の規
模が大きくなりＩＣ化した場合にチップ面積及び消費電
流の増加を招くという問題があった。また、ＰＷＭ出力
部６０のトランジスタの配線が複雑になり、配線容量の
増加により特性の劣化を招く問題もあった。

【０００９】本発明の目的は、小規模な回路で、消費電
流も増加させずに、起動時、停止時におけるポップ音を
防止できるようにしたポップ音防止回路を提供すること
である。

【００１０】

【課題を解決するための手段】請求項１にかかる発明
は、入力信号に応じたＰＷＭ信号を発生するＰＷＭ発生
回路と、該ＰＷＭ発生回路の出力端子に一端が接続され
たカップリングコンデンサと、該カップリングコンデン
サの他端に一端が接続されたローパスフィルタと、該ロ
ーパスフィルタの他端に接続されたスピーカとを具備す
る増幅器のポップ音を防止するためのポップ音防止回路
であって、前記増幅器の電源投入時に動作して電圧を発
生する電圧源回路と、前記増幅器の電源投入時に徐々に
内部抵抗を減少させ前記電圧源回路で発生した電圧を前
記カップリングコンデンサに供給するアナログスイッチ
回路とを具備することを特徴とするポップ音防止回路と
した。

【００１１】請求項２にかかる発明は、請求項１に記載
のポップ音防止回路において、前記電圧源回路は、前記
カップリングコンデンサの電圧を検出する出力検出抵抗
を具備し、前記カップリングコンデンサの電圧が前記Ｐ
ＷＭ発生回路のキャリアパルスの平均値に到達すること
により前記電圧の供給を停止することを特徴とするポッ
プ音防止回路とした。

【００１２】請求項３にかかる発明は、請求項２に記載
のポップ音防止回路において、前記出力検出抵抗は、前
記カップリングコンデンサの電荷放電用抵抗を兼ねるこ
とを特徴とするポップ音防止回路とした。

【００１３】請求項４にかかる発明は、請求項２又は３
に記載のポップ音防止回路において、前記電圧源回路
は、前記電圧の供給を停止するときその停止を緩やかに
行うことを特徴とするポップ音防止回路とした。

【００１４】

【発明の実施の形態】ポップ音を抑制するためには、ス
ピーカに流れる電流を制御して、そのスピーカによる空
気振動が可聴域の範囲外（２０Ｈｚ以下、２０ｋＨｚ以
上）になるようにするか、あるいは可聴域（２０Ｈｚ〜
２０ｋＨｚ）であっても人間が聞き取れるエネルギー以
下にする必要がある。前者の場合、スピーカに流れ込む
電流の周波数成分が１０Ｈｚであったとしても、通常で
は可聴域の周波数成分をもつ高調波成分が生成される
が、そのエネルギーが小さければ、音は実質的に聞こえ
ない。そして、高調波成分を少なくするためには、１０
Ｈｚ程度あるいやより低い周波数を基本波とし、カップ
リングコンデンサに充電を開始する時とカップリングコ
ンデンサの両端の電位差が信号中点の電圧とほぼ等しく
なるまで充電された時点の充電電流の変化を少なくし、
スピーカの両端の電位差を大きくしないことが効果的で
ある。

【００１５】そこで、本発明では、起動時にスピーカに
流れる突入電流の基本波成分が充分低い周波数領域にな
るように制御して、起動時のポップ音の発生を防止す
る。また、停止時のポップ音の発生防止は、高抵抗によ
りカップリングコンデンサの電荷を放電させることによ
り実現する。以下、詳しく説明する。

【００１６】［第１の実施形態］図１は本発明の第１の
実施形態のポップ音防止回路を具備する増幅器のブロッ
ク図である。１０は図示しない入力端子から入力するア
ナログ又はデジタルの信号をＰＷＭ変調し増幅するＰＷ
Ｍ発生回路、２０は所定期間だけ電圧を発生する電圧源
回路、３０は電源投入時にアナログスイッチ本体の内部
抵抗が徐々に減少するよう制御されるアナログスイッチ
回路、Ｃ１１はカップリングコンデンサ、Ｌ１１はロー
パスフィルタを構成するインダクタ、Ｃ１２は同ローパ
スフィルタを構成するコンデンサ、ＳＰはスピーカであ
る。このうち、ポップ音防止回路は、定電圧源回路２０
とアナログスイッチ回路３０とで構成される。

【００１７】ＰＷＭ発生回路１０はイネーブル端子１の
電圧ＥＮpwmが「Ｌ」のときは非動作状態にあり、
「Ｈ」になっている期間中動作する。動作中は、入力信
号をＰＷＭ変調し増幅して出力するが、入力信号がない
ときは５０％デューティのパルス（キャリアパルス）を
出力する。そのパルスの平均電圧（直流電圧）は信号の
中心電圧であるバイアス電圧Ｖbiasである。

【００１８】電圧源回路２０とアナログスイッチ回路３
０は、イネーブル端子２の電圧ＥＮccが「Ｌ」のときは
非動作状態にあり、「Ｈ」になると動作する。電圧源回
路２０は、電圧ＥＮccが「Ｈ」になると電圧を発生して
アナログスイッチ回路３０に供給する。アナログスイッ
チ回路３０は、電圧ＥＮccが「Ｈ」になると内部抵抗を
徐々に減少して電圧源回路２０からカップリングコンデ
ンサＣ１１に流れる充電電流を徐々に増加させ、カップ
リングコンデンサＣ１１の電圧がバイアス電圧Ｖbiasに
近づくと、充電電流を減少させ、カップリングコンデン
サＣ１１の電圧をバイアス電圧Ｖbiasに緩やかに落ち着
かせる。

【００１９】図２は上記した電圧源回路２０とアナログ
スイッチ回路３０の部分の具体的な回路図である。電圧
源回路２０は、インバータＩＮＶ１、ＰＭＯＳトランジ
スタＱ１、ＮＭＯＳトランジスタＱ２、前記したバイア
ス電圧Ｖbiasに相当する基準電圧Ｖｒを設定する基準電
圧設定抵抗Ｒ１，Ｒ２、出力端子３に接続されるカップ
リングコンデンサＣ１１の電圧を検出する出力検出抵抗
Ｒ３，Ｒ４、イネーブル端子２の電圧ＥＮccにより内部
の電流源トランジスタの導通／遮断が制御されるオペア
ンプ２１、およびＰＭＯＳトランジスタＱ３からなる。
なお、出力検出抵抗Ｒ３，Ｒ４は大きな抵抗値（例えば
１００ＫΩ〜１ＭΩのオーダー）に設定されている。

【００２０】また、アナログスイッチ回路３０は、イン
バータＩＮＶ２，ＩＮＶ３、ＰＭＯＳトランジスタＱ
４、ＮＭＯＳトランジスタＱ５、同一容量のコンデンサ
Ｃ１，Ｃ２、同一電流値の定電流源Ｉ１，Ｉ２、及びア
ナログスイッチ本体を構成するＰＭＯＳトランジスタＱ
６とＮＭＯＳトランジスタＱ７からなる。

【００２１】さて、電源投入時には、図３の時刻ｔ１で
イネーブル端子２の電圧ＥＮccが「Ｈ」となる。これに
より、電圧源回路２０では、インバータＩＮＶ１の出力
が「Ｌ」となって、トランジスタＱ１，Ｑ２が導通し、
またオペアンプ２１が動作開始となり、オペアンプ２１
の反転入力側に分割抵抗Ｒ１，Ｒ２で電源電圧を分割し
た基準電圧Ｖｒが印加する。このとき、出力端子３には
まだ電圧が現れていないので、オペアンプ２１の非反転
入力端子の電圧はゼロであり、そのオペアンプ２１の出
力電圧は低電圧となる。このため、トランジスタＱ３は
充分に導通して高電圧をドレインから出力する。

【００２２】アナログスイッチ回路３０では、インバー
タＩＮＶ２の出力が「Ｈ」、インバータＩＮＶ３が
「Ｌ」となり、トランジスタＱ４，Ｑ５が遮断して、コ
ンデンサＣ１には定電流源Ｉ１により定電流充電が開始
し、コンデンサＣ２には定電流源Ｉ２により定電流充電
が開始する。よって、トランジスタＱ６のゲート電圧Ｖ
ｐはコンデンサＣ１の値と定電流源Ｉ１の電流値にって
決まる時定数で徐々に電圧が低下し、トランジスタＱ７
のゲート電圧ＶｎはコンデンサＣ２の値と定電流源Ｉ２
の電流値によって決まる時定数で徐々に電圧が上昇す
る。このため、トランジスタＱ６，Ｑ７からなるアナロ
グスイッチ本体が内部抵抗を徐々に減少させるので、電
圧源回路２０から供給された電圧がアナログスイッチ回
路３０から出力端子３に接続されているカップリングコ
ンデンサＣ１１に緩やかな変化率で増加しながら印加さ
れ、その電圧Ｖoutが徐々に上昇する。このとき、前記
したアナログスイッチ本体を制御するゲート電圧Ｖｐ、
Ｖｎの時定数を、可聴域の低い側（２０Ｈｚ）に相当す
る５０ｍｓの２倍程度にしておくと、カップリングコン
デンサＣ１１の充電電圧が１０Ｈｚ程度の周波数の変化
率で緩やかに上昇する。

【００２３】そして、出力端子３の電圧Voutを出力検出
抵抗Ｒ３，Ｒ４で分割した電圧が前記した基準電圧Ｖｒ
を越えると、オペアンプ２１の出力電圧が高くなり、ト
ランジスタＱ３の内部抵抗が大きくなるので、電圧源回
路２０の出力電圧が低下し、アナログスイッチ本体の両
端の電位差が小さくなり、出力端子３の電圧Voutの上昇
の変化率が小さくなる。これにより、カップリングコン
デンサＣ１１の充電電圧の上昇率がさらに緩やかにな
る。トランジスタＱ３は最終的に遮断する。

【００２４】そこで、電源電圧Ｖddの値、電圧源回路２
０の基準電圧設定抵抗Ｒ１，Ｒ２の分割比、出力検出抵
抗Ｒ３，Ｒ４の分割比等を適宜設定して、カップリング
コンデンサＣ１１の電圧が前記したバイアス電圧Ｖbias
に達したときにカップリングコンデンサＣ１１への充電
を終了させるようにする。

【００２５】この後、図３の時刻ｔ２でイネーブル端子
２の電圧ＥＮccを「Ｌ」に切り替えて電圧源回路２０と
アナログスイッチ回路３０の動作を停止させ、イネーブ
ル端子１の電圧ＥＮpwmを「Ｈ」に切り替えてＰＷＭ発
生回路１０の動作を開始させる。このＰＷＭ発生回路１
０の出力信号は無入力のときはデューティ５０％のパル
ス（平均値はＶbias）であるので、カップリングコンデ
ンサＣ１１での極端な充放電は起こらない。

【００２６】以上から、カップリングコンデンサＣ１１
の電圧Ｖoutは、図３の波形図に示すように、イネーブ
ル端子２の電圧ＥＮccが「Ｌ」→「Ｈ」に切り替わると
き可聴周波数より充分低い１０Ｈｚ以下の周波数で変化
してゆっくり上昇し、そのＥＮccが「Ｈ」→「Ｌ」に切
り替わる直前にゆっくりＶbiasに落ち着く電圧となる。
また、スピーカＳＰに印加する電圧Ｖspは電圧Ｖoutの
変化時点で緩やかに変化する電圧となり、ポップ音が発
生することはない。

【００２７】上記のように、イネーブル端子２の電圧Ｅ
Ｎccが「Ｌ」になると、電圧源回路２０は動作停止とな
るが、詳しくは、インバータＩＮＶ１の出力が「Ｈ」と
なって、トランジスタＱ１，Ｑ２が遮断となり、基準電
圧設定抵抗Ｒ１，Ｒ２の共通接続点はフローティングと
なる。また出力検出抵抗Ｒ３，Ｒ４の共通接続点の電圧
は所定値（動作状態によって変化する）である。また、
オペアンプ２１は内部の電流源トランジスタが遮断して
非動作状態にあり、出力は高インピーダンスである。よ
って、トランジスタＱ３は遮断して、アナログスイッチ
回路３０に電圧は供給されない。

【００２８】また、アナログスイッチ回路３０では、イ
ンバータＩＮＶ２の出力が「Ｌ」、インバータＩＮＶ３
の出力が「Ｈ」となり、トランジスタＱ４，Ｑ５が導通
してコンデンサＣ１，Ｃ２が短絡されその電荷が放電さ
れる。よって、トランジスタＱ６はゲート電圧Ｖｐが
「Ｈ」となり遮断、トランジスタＱ７はゲート電圧Ｖｎ
が「Ｌ」となり遮断している。

【００２９】以上から、イネーブル端子２の電圧ＥＮcc
が「Ｌ」のときは、カップリングコンデンサＣ１１に接
続される出力端子３からアナログスイッチ回路３０側を
みたインピーダンスは高インピーダンスとなり、ＰＷＭ
発生回路１０がスピーカＳＰを駆動する動作に影響を与
えることはない。

【００３０】次に、動作を停止するときは、イネーブル
端子１の電圧ＥＮpwmが「Ｈ」→「Ｌ」になり、カップ
リングコンデンサＣ１１には電圧Ｖbiasが残ることにな
るが、そのカップリングコンデンサＣ１１には高抵抗で
ある出力検出抵抗Ｒ３，Ｒ４が接続されているので、こ
の抵抗Ｒ３，Ｒ４を経由して放電が行われる。この放電
もゆっくり行われ、ポップ音が出ることはない。

【００３１】図４は図２の回路の起動時の出力電圧Ｖou
tとスピーカに加わる電圧Ｖspのシミュレーション結果
を示す図であり電源電圧が２Ｖのときのもの、図５は電
源電圧が１．６Ｖのときのものである。このように電源
電圧が１．６Ｖと低い場合であっても、アナログスイッ
チ回路３０のアナログスイッチ本体の両端の電圧を充分
確保できるので、そのアナログスイッチ本体の抵抗値を
最適に制御することによって、カップリングコンデンサ
Ｃ１１の充電開始時、充電終了時の電圧変化やスピーカ
ＳＰにかかる電圧の変化を緩やかに行い、ポップ音の発
生を防止できることが分かる。

【００３２】［第２の実施形態］図２に示した第１の実
施形態において、使用する電源電圧がある程度高い場合
（例えば、２Ｖ以上）には、逆バイアス状態を大きくす
ることができ、アナログスイッチ本体の内部抵抗値を大
きく設定できるので、トランジスタＱ６，Ｑ７の一方を
省略することができる。図６はＰＭＯＳトランジスタＱ
６を省略した場合のアナログスイッチ回路３０Ａを示す
図で、このときはトランジスタＱ４を制御するインバー
タＩＮＶ２、トランジスタＱ４、コンデンサＣ１、定電
流源Ｉ１等も省略でき、回路を大幅に簡略化できる。

【００３３】［その他の実施形態］前記第１，第２の実
施形態では、オペアンプ２１によりトランジスタＱ３の
遮断が緩やかに行われるようにしたが、このオペアンプ
２１を比較器に代えることもできる。比較器の場合は出
力電圧ＶoutがＶbiasに達したときにその出力電圧を
「Ｌ」→「Ｈ」に変化させ、その時点でトランジスタＱ
３を遮断させるが、それ以前にトランジスタＱ６，Ｑ７
は両端の電位差が小さくなり充電電流が減少しているの
で、電圧Ｖoutの波形が大きく変化することはなく、ポ
ップ音の防止は効果的に行われる。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
簡単な回路構成で低消費電流、小面積を実現でき、また
電源電圧が低い場合でも起動時や停止時のポップ音を防
止する事が可能となる。

【図面の簡単な説明】

【図１】 本発明の第１の実施形態のポップ音防止回路
を具備する増幅器のブロック図である。

【図２】 図１のポップ音防止回路部分の具体的な回路
図である。

【図３】 図２のポップ音防止回路の動作の波形図であ
る。

【図４】 本発明の第１の実施形態のポップ音防止回路
の電源電圧が２Ｖのときの電圧ＶoutとＶspのシミュレ
ーション結果を示す波形図である。

【図５】 本発明の第１の実施形態のポップ音防止回路
の電源電圧が１．６Ｖのときの電圧ＶoutとＶspのシミ
ュレーション結果を示す波形図である。

【図６】 本発明の第２の実施形態のポップ音防止回路
部分の回路図である。

【図７】 従来のポップ音防止回路を具備する増幅器の
ブロック図である。

【図８】 別の従来の８ビットで制御するポップ音防止
回路を具備する増幅器のブロック図である。 １０：ＰＷＭ発生回路 ２０：電圧源回路、２１：オペアンプ ３０，３０Ａ：アナログスイッチ回路

フロントページの続き Ｆターム(参考） 5J091 AA02 AA27 AA41 CA36 CA48 CA49 CA92 FA04 HA10 HA17 HA25 HA29 HA32 HA33 HA39 KA01 KA04 KA05 KA11 KA12 KA17 KA62 SA05 TA01 TA06 UW01 5J092 AA02 AA41 CA48 CA49 FA01 FA18 HA10 HA25 HA29 HA32 HA33 HA39 KA01 KA04 KA05 KA11 KA25 KA42 KA53 KA62 5J500 AA02 AA27 AA41 AC36 AC48 AC49 AC92 AF01 AF04 AF18 AH10 AH17 AH25 AH29 AH32 AH33 AH39 AK01 AK04 AK05 AK11 AK12 AK17 AK25 AK42 AK53 AK62 AS05 AT01 AT06 WU01

Claims (4)

【特許請求の範囲】
1. 【請求項１】入力信号に応じたＰＷＭ信号を発生するＰ
   ＷＭ発生回路と、該ＰＷＭ発生回路の出力端子に一端が
   接続されたカップリングコンデンサと、該カップリング
   コンデンサの他端に一端が接続されたローパスフィルタ
   と、該ローパスフィルタの他端に接続されたスピーカと
   を具備する増幅器のポップ音を防止するためのポップ音
   防止回路であって、 前記増幅器の電源投入時に動作して電圧を発生する電圧
   源回路と、前記増幅器の電源投入時に徐々に内部抵抗を
   減少させ前記電圧源回路で発生した電圧を前記カップリ
   ングコンデンサに供給するアナログスイッチ回路とを具
   備することを特徴とするポップ音防止回路。
2. 【請求項２】請求項１に記載のポップ音防止回路におい
   て、 前記電圧源回路は、前記カップリングコンデンサの電圧
   を検出する出力検出抵抗を具備し、前記カップリングコ
   ンデンサの電圧が前記ＰＷＭ発生回路のキャリアパルス
   の平均値に到達することにより前記電圧の供給を停止す
   ることを特徴とするポップ音防止回路。
3. 【請求項３】請求項２に記載のポップ音防止回路におい
   て、 前記出力検出抵抗は、前記カップリングコンデンサの電
   荷放電用抵抗を兼ねることを特徴とするポップ音防止回
   路。
4. 【請求項４】請求項２又は３に記載のポップ音防止回路
   において、 前記電圧源回路は、前記電圧の供給を停止するときその
   停止を緩やかに行うことを特徴とするポップ音防止回
   路。