[go: up one dir, main page]

JP2003332560A - 半導体装置及びマイクロプロセッサ - Google Patents

半導体装置及びマイクロプロセッサ

Info

Publication number
JP2003332560A
JP2003332560A JP2002137495A JP2002137495A JP2003332560A JP 2003332560 A JP2003332560 A JP 2003332560A JP 2002137495 A JP2002137495 A JP 2002137495A JP 2002137495 A JP2002137495 A JP 2002137495A JP 2003332560 A JP2003332560 A JP 2003332560A
Authority
JP
Japan
Prior art keywords
glass substrates
light emitting
light
emitting element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002137495A
Other languages
English (en)
Other versions
JP2003332560A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kiyoshi Kato
清 加藤
Yasuyuki Arai
康行 荒井
Mai Akiba
麻衣 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002137495A priority Critical patent/JP2003332560A/ja
Priority to TW092112055A priority patent/TWI279004B/zh
Priority to US10/428,158 priority patent/US7342258B2/en
Priority to EP03009851A priority patent/EP1363149A3/en
Priority to KR10-2003-0030377A priority patent/KR20030088372A/ko
Priority to CNB031312969A priority patent/CN100341158C/zh
Priority to EP10178794A priority patent/EP2312566A3/en
Priority to CNA2007101423022A priority patent/CN101122660A/zh
Publication of JP2003332560A publication Critical patent/JP2003332560A/ja
Publication of JP2003332560A5 publication Critical patent/JP2003332560A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Optical Communication System (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 安価なガラス基板を用い、情報量の増加に対
応でき、なおかつ高性能で高速動作が可能な集積回路を
有する半導体装置の提供を課題とする。 【解決手段】 集積回路を構成する種々の回路を複数の
ガラス基板上に形成し、各ガラス基板間の信号の伝送
は、光信号を用いる所謂光インターコネクションで行な
う。具体的には、あるガラス基板に形成された上段の回
路の出力側に発光素子を設け、別のガラス基板に形成さ
れた後段の回路の入力側に、該発光素子と対向するよう
に受光素子を形成する。そして上段の回路から出力され
た電気信号から変換された光信号が発光素子から出力さ
れ、該光信号を受光素子が電気信号に変換し、後段の回
路に入力される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ガラス基板上に形
成された結晶構造を有する半導体膜を用いて構成される
半導体装置に係り、該装置内における信号の伝達を、光
インターコネクションにより行なう半導体装置に関す
る。
【０００２】
【従来の技術】絶縁基板又は絶縁膜上に形成される薄膜
トランジスタ（ＴＦＴ）は、シリコンウェハに形成され
るＭＯＳトランジスタに比べて製造方法が簡単であり、
大型の基板を用いて低コストで製造できるという特徴が
ある。
【０００３】特に、活性層が多結晶シリコン膜で形成さ
れるＴＦＴ（多結晶ＴＦＴ）は、非晶質シリコンを用い
たＴＦＴに比べて移動度が大きいので、表示装置や光電
変換だけでなく集積回路の分野も含めたより広汎な機能
素子への適用が望まれている。
【０００４】しかし、多結晶ＴＦＴの電気的特性は、所
詮単結晶のシリコンウェハに形成されるＭＯＳトランジ
スタ（単結晶トランジスタ）の特性に匹敵するものでは
なかった。特にオン電流や移動度は、結晶粒界における
欠陥の存在により、多結晶ＴＦＴが単結晶トランジスタ
に比べ劣っていた。そのため、多結晶ＴＦＴを用いて集
積回路の作製を試みた場合、十分なオン電流を得ようと
するとＴＦＴのサイズを抑えることができなかった。さ
らに、大型のガラス基板上に微細なパターンを高速で描
画するのは困難であり、これらのことが集積回路の高集
積化の隘路となっていた。
【０００５】
【発明が解決しようとする課題】集積回路において十分
に高集積化がなされないと、各素子を接続している配線
が長くなり、配線抵抗が高まる。配線抵抗が高まると、
信号の遅延や波形の乱れを引き起こし、信号の伝送量を
低下させてしまい、該集積回路の情報処理の性能が制限
され、高性能で高速動作が可能な集積回路の実現を阻む
こととなる。また、配線の長距離化に伴い配線間の寄生
容量が増大し、配線への充放電エネルギーが増加して消
費電力が増大してしまう。
【０００６】また１枚のガラス基板上に様々な半導体回
路を一体形成することは、歩留りの低下を招く要因にな
る。さらに集積回路は様々な機能を有する回路で構成さ
れており、各回路ごとにＴＦＴに求められる性能に違い
が生じることは当然予測される。そこで、所望の性能を
得るため、同一基板上の各回路ごとにＴＦＴの構成を最
適化しようとすると、プロセスが複雑になり、さらに工
程数も増大するため、歩留りが低下し、また製品を完成
させるまでかかる時間（TAT：Turn Around Time）を短
縮化するのが難しくなる。
【０００７】逆に複数の基板に形成された半導体回路ど
うしをＦＰＣ等で電気的に接続すると、接続している部
分は物理的な衝撃に弱いため、機械的強度における信頼
性が低くなる。またＦＰＣ等によって接続した場合、半
導体装置が処理する信号の情報量が増加するにつれ、接
続端子の数が増え、接点不良の発生確率が高まる。
【０００８】そして、半導体装置が処理する情報量のさ
らなる増加により接続端子の数が増えると、基板の端部
において接続端子を配置しきれなくなる事態も起こり得
る。しかし、接続端子の配置場所を確保するためだけに
基板の面積を拡大することは、半導体装置の小型化を妨
げる要因ともなり望ましくない。
【０００９】本発明は上述したことに鑑み、安価なガラ
ス基板を用い、情報量の増加に対応でき、なおかつ高性
能で高速動作が可能な集積回路を有する半導体装置の提
供を課題とする。
【００１０】
【課題を解決するための手段】本発明では上記課題を解
決するために、集積回路を構成する種々の回路を複数の
ガラス基板上に形成し、各ガラス基板間の信号の伝送
は、光信号を用いる所謂光インターコネクションで行な
う。
【００１１】具体的には、あるガラス基板に形成された
上段の回路の出力側に発光素子を設け、別のガラス基板
に形成された後段の回路の入力側に、該発光素子と対向
するように受光素子を形成する。そして上段の回路から
出力された電気信号から変換された光信号が発光素子か
ら出力され、該光信号を受光素子が電気信号に変換し、
後段の回路に入力される。
【００１２】このように光インターコネクションを用い
ることで、ガラス基板間でデータの伝送を行うことがで
きる。また、受光素子が設けられたガラス基板を更に積
層すれば、一つの発光素子の信号を複数の受光素子で受
光することができる、つまり一つのガラス基板から同時
に複数の他のガラス基板に伝送することができ、非常に
高速な光バスを形成することができる。
【００１３】そして単結晶のシリコンウェハとは異な
り、ガラス基板は光を透過するので、３枚以上のガラス
基板間の信号の伝送を比較的容易に行なうことが可能で
ある。そして、上述したようにガラス基板上に形成され
たＴＦＴは単結晶トランジスタに比べて動作速度が低
い。しかし、ガラス基板間の信号の伝送に光信号を用い
ることで、基板間を伝送する信号のバス幅を大きく取る
ことができ、複数のガラス基板上の回路で効率の良い並
列動作をさせることが可能になるので、単結晶トランジ
スタと比較したときのガラス基板上に形成されたＴＦＴ
の動作速度の低さをカバーすることが可能である。
【００１４】また、単結晶のシリコンウェハの場合に比
べてガラス基板上に形成された回路の集積度が低くて
も、基板間の信号の伝送に光信号を用いることで複数の
ガラス基板を積層することができるので、装置が水平方
向に嵩張るのを防ぐことができる。さらに配線の長距離
化を防ぐことができ、配線容量に起因する消費電力の増
加を抑えられる。
【００１５】また、各基板ごとにプロセスを変更すれ
ば、各回路のＴＦＴの構成を容易に最適化することがで
きるので、最適化に際し、基板１枚ごとの工程数の増加
を抑え、製品を完成させるまでかかる時間（TAT：Turn
Around Time）を抑えることができる。また、安価なガ
ラス基板を用いることでコストを抑えることができ、簡
単な製造方法で作製することが可能である。
【００１６】そして、各基板に形成された回路を組み合
わせて１つの集積回路を構成するので、１つの基板上に
集積回路を形成する場合に比べて、歩留りを高めること
ができる。また、基板間の信号の伝送に光信号を用いる
ことで、回路間を電気的に接続するためのＦＰＣ等の端
子の数を抑えることができ、機械的強度における信頼性
を高めることができる。さらに、処理する信号の情報量
が増加しても、端子の部分における接点不良の発生によ
る歩留りの低下を抑えることができる。
【００１７】そして、光信号の送受を行なう発光素子及
び受光素子は、ＦＰＣの端子と異なり必ずしも基板の端
部に配置する必要がないので、レイアウト上の制約が小
さくなり、処理する情報量のさらなる増加に対応しやす
い。
【００１８】このように本発明は、高性能で高速動作が
可能な集積回路を有する半導体装置の提供を可能とす
る。
【００１９】
【発明の実施の形態】本発明の半導体装置の構成につい
て、以下詳しく説明する。
【００２０】図１（Ａ）に、本発明の半導体装置が有す
るガラス基板の構成を、一例として示す。図１（Ａ）に
おいて、ガラス基板１０上には、半導体素子で形成され
た１つまたは複数の回路１１が形成されている。さら
に、ガラス基板１０上には、光信号の送受を行なう光入
出力部１２と、該光入出力部１２に出入りする電気信号
を処理するインターフェース１３とを有している。
【００２１】光入出力部１２は、光信号を受信するため
の受光素子が形成された光入力部１４と、光信号を送信
するための発光素子が形成された光出力部１５とを有し
ている。図１（Ａ）では、説明を分かり易くするため、
光入力部１４と光出力部１５とを区分けして示している
が、光信号を受信する機能を有する素子と、光信号を送
信する機能を有する素子とが混在していても良い。
【００２２】また図１（Ａ）では、他基板との間の信号
の送受を光信号のみによって行う場合について示してい
るが、信号の一部を電気信号のまま送受しても良く、電
気信号のまま送受用の機能、例えば端子などを有してい
ても良い。
【００２３】図１（Ｂ）に、図１（Ａ）に示したガラス
基板を重ね合わせ、各基板間で光信号の送受信を行なっ
ている様子を示す。各基板どうしで光入出力部１２が重
なり合っており、各基板間で光信号の送受を行なうこと
で、各基板１０に形成された回路１１からなる集積回路
が構築される。
【００２４】図２（Ａ）に、光入出力部１２のより具体
的な構成を示す。図２（Ａ）では、基板間で１つの発光
素子１６に対して少なくとも１つの受光素子１７が対応
している様子を示している。発光素子は、ガラス基板上
に形成することができ、なおかつ指向性を有する発光が
得られる素子であることが望ましい。
【００２５】なお図２（Ａ）では光入出力部１２に発光
素子１６と受光素子１７のみ示しているが、実際には電
気信号により発光素子を発光させるための駆動部と、受
光素子から得られた電気信号を増幅する回路や、得られ
た電気信号の波形を整形するための回路を設ける。なお
これらの機能をインターフェース１３が備えるようにし
ても良い。
【００２６】図２（Ｂ）に、光入力部１４と光出力部１
５の具体的な構成を示す。光出力部１５は、発光素子１
６と、インターフェース１３から出力された電気信号
（出力信号）を用いて該発光素子１６を発光させるため
の発光素子駆動部１８を有している。発光素子駆動部１
８の具体的な構成は、発光素子１６の構成に合わせて適
宜決めることができる。
【００２７】光入力部１４は、受光素子１７と、該受光
素子１７において得られた電気信号を増幅するための増
幅回路１９と、電気信号の波形を整形するための波形整
形回路２０とを有している。なお、増幅回路１９と波形
整形回路２０は必ずしも設ける必要はなく、またこれら
の回路の他に、電気信号の波形に何らかの処理を加える
回路を有していても良い。図２（Ｂ）では、波形整形回
路２０から出力された電気信号がインターフェース１３
に入力される。
【００２８】なお、図２（Ａ）では、発光素子と受光素
子が一対一で対応している例について示したが、本発明
はこの構成に限定されない。２つ以上の発光素子が１つ
の受光素子に対応していても良いし、１つの発光素子が
２つ以上の受光素子に対応していても良い。
【００２９】図３（Ａ）に、それぞれ異なる基板に形成
された２つの発光素子が、さらに別の基板上に形成され
た１つの受光素子に対応している様子を示す。発光素子
３０は、発せられる光が、発光素子３１の形成されてい
るガラス基板３３を透過して受光素子３２に入射するよ
うに配置されている。上記構成により、発光素子３０か
ら光信号を受光素子３２に送っている間に、発光素子３
１が形成されている基板において別の動作を行うことが
でき、逆に発光素子３１から光信号を受光素子３２に送
っている間に、発光素子３０が形成されている基板にお
いて別の動作を行うことができる。
【００３０】逆に、それぞれ異なる基板に形成された２
つの受光素子が、さらに別の基板上に形成された１つの
発光素子に対応している場合、複数の基板へ同時に光信
号を送信することができる。
【００３１】また図３（Ｂ）に、複数の受光素子で得ら
れた電気信号のいずれかを選択し、例えば増幅回路のよ
うな光入力部内のほかの回路や、インターフェースに送
る機能を有する選択回路を設けた場合を示す。図３
（Ｂ）では、それぞれ異なる基板上に形成された２つの
発光素子３５、３６から発せられた光信号を、さらに別
の基板上に形成された２つの受光素子３７、３８におい
て電気信号に変換する。そして得られる２つの電気信号
のいずれか一方を、選択回路３９において選択し、後段
の回路に送信する。上記構成により、図３（Ａ）の場合
と同様に、発光素子１つあたりの発振周波数を低くする
ことができ、発光素子の駆動を制御する発光素子駆動部
の負担を小さくすることができる。
【００３２】なお、ガラス基板間で光信号によるデータ
の伝送を並列に行うためには、光信号の経路を夫々独立
させる必要がある。しかし、光の拡散の度合いによって
は、光信号が対応しない受光素子に入射する所謂クロス
トークが生じる場合がある。光の拡散の度合いは、発光
素子から発せられる光の指向性と、光信号の経路におけ
る媒質の屈折率に依存する。よって、クロストークがな
るべく抑えられるように光の拡散を考慮し、用いる発光
素子の光の指向性に合わせて、受光素子と発光素子をレ
イアウトし、基板の厚さ、基板間の距離、基板間の媒質
等を適宜設定することが望ましい。またクロストークを
防ぐために、光信号の経路に、円筒形またはそれに近い
断面をもつ光ファイバーや、平面状の誘電体薄膜にそっ
て光を伝える薄膜導波路等の光導波路を設けても良い。
【００３３】なお本発明で用いる基板はガラス基板に限
定されない。透過性を有し、半導体素子の形成やその他
のプロセスにおける処理温度に耐え得る基板であれば、
プラスチック基板など、ガラス基板以外の基板も用いる
ことは当然可能である。
【００３４】
【実施例】以下、本発明の実施例について説明する。
【００３５】（実施例１）本実施例では、マイクロプロ
セッサに代表されるＣＰＵ（Central ProcessingUnit）
のＣＰＵコアを複数のガラス基板上に形成し、各基板間
を光インターコネクションによって接続する例について
説明する。
【００３６】ガラス基板上に形成されたＴＦＴは単結晶
トランジスタに比べて動作速度が遅い。そのため、ガラ
ス基板上にＣＰＵを形成した場合、処理内容が複雑化す
ると単一のＣＰＵコアでは、十分な速度で処理を実行す
ることが困難である。そこでＣＰＵコアの一連の処理
を、その目的別にいくつかの処理に分け、各処理に一つ
の基板上に形成されたＣＰＵコアを割り当てる。そして
各ＣＰＵコアが形成された複数の基板を光インターコネ
クションで接続することで、単一のＣＰＵコアを用いた
場合と同じく一連の処理を行うことができる。それぞれ
の基板上に形成されたＣＰＵコアは割り当てられた処理
だけを行えばよく、単一のＣＰＵコアですべての処理を
行う場合にくらべて処理速度が向上する。
【００３７】図４に、本実施例のマイクロプロセッサの
斜視図を示す。マイクロプロセッサ１００は、ガラス基
板を用いた複数のＣＰＵコア用基板１０１、メインメモ
リ１０２、クロックコントローラ１０３、キャッシュコ
ントローラ１０４、シリアルインターフェース１０５、
Ｉ／Ｏポート１０６等から構成される。勿論、図４に示
すマイクロプロセッサは簡略化した一例であり、実際の
マイクロプロセッサはその用途によって多種多様な構成
を有している。
【００３８】ＣＰＵコア用基板１０１は透過性を有する
基板で形成されており、本実施例ではガラス基板を用い
ている。そして、ＣＰＵコア用基板１０１は、光入出力
部１０７と、インターフェース１０８と、ＣＰＵコア１
０９と、キャッシュメモリ１１０とをそれぞれ有してい
る。
【００３９】なお光入出力部１０７には、電気信号を光
信号として出力する機能を有する素子と、光信号を電気
信号に変換する機能を有する素子の両方を有していても
良いし、基板によっては片方だけ有していても良い。そ
して、マイクロプロセッサ１００を構成する他の回路と
の間で、電気信号を光信号に変換せずにそのまま送受信
するための端子を有していても良い。
【００４０】キャッシュメモリ１１０は、ＣＰＵコア１
０９とメインメモリ１０２の間に介在した、小容量で高
速のメモリである。高速動作のＣＰＵコアは高速動作の
メモリを必要とする。しかし、ＣＰＵコアの動作スピー
ドにあったアクセスタイムをもつ高速の大容量メモリを
使用した場合、一般的にコストが高くなってしまう。Ｃ
ＰＵコアはキャッシュメモリをアクセスすることにより
メインメモリのスピードによらず、高速で動作すること
が可能となる。
【００４１】以下、各ＣＰＵコア１０９の動作の一例に
ついて説明する。
【００４２】例えば、まず実行初期において、プログラ
ムをメインメモリ１０２や他の外付メモリなどから、各
ＣＰＵコア用基板１０１のキャッシュメモリ１１０（Ｓ
ＲＡＭ）にダウンロードする。マスターとなるＣＰＵコ
ア１０９がこれを行っても良い。
【００４３】次に、スレーブとなる各ＣＰＵコア１０９
は、同じＣＰＵコア用基板１０１のキャッシュメモリ１
１０に格納されたプログラムを順に実行する。同じＣＰ
Ｕコア用基板１０１のキャッシュメモリ１１０は、プロ
グラムを格納するだけでなく、ワーク領域としても機能
し、ＣＰＵコア１０９の計算結果等を一時的に格納す
る。
【００４４】各ＣＰＵコア１０９が、他のＣＰＵコア１
０９の出力結果や、メインメモリ１０２といった、ＣＰ
Ｕコア用基板内のキャッシュメモリ１１０以外との信号
のやりとりが必要となる場合には、光入出力部１０７を
経由して、これを行う。
【００４５】ＣＰＵコア１０９の数に応じて全体の動作
速度は向上する。特に、ＣＰＵコア１０９間の信号や、
ＣＰＵコア用基板１０１外への信号のやりとりが少ない
場合に、並列化の効果が高い。
【００４６】プログラム例としては、例えば、非常に多
くの極小値をもつ位相空間内において最小値を探すよう
な最適化問題（例えば、自動配線、セールスマンの巡回
問題）や、バラツキの評価（回路シミュレーション、
等）において、モンテカルロ法やシミュレーテッドアニ
ーリングなどを適用する場合が挙げられる。
【００４７】これらのプログラムでは、基本的には、独
立に、多数回、同じサブプログラムを実行する構造とな
っており、各サブプログラムを異なるＣＰＵコア１０９
に担当させる事で、実質的には、各ＣＰＵコア用基板１
０１内のＣＰＵコア１０９とキャッシュメモリ１１０で
完結したプログラムを実行することができ、理想的な並
列計算を行うことが可能となる。
【００４８】なお、ＣＰＵコア間の処理速度がまちまち
だと処理全体で見たときに不都合が起きる場合があるの
で、スレーブとなる各ＣＰＵコア間の処理速度のバラン
スを、マスターとなるＣＰＵコアでとるようにしても良
い。
【００４９】（実施例２）本実施例では、本発明の半導
体装置の１つである半導体表示装置の一実施例について
説明する。
【００５０】図５に本実施例の半導体表示装置の構成を
ブロック図で示す。図５では２枚のガラス基板を用いて
おり、第１の基板２００には外部入力端子２２５、ＶＲ
ＡＭ（Video Random Access Memory）２０１、タイミン
グ信号発生回路２０２、映像信号処理回路２０３、制御
信号用光出力部２０４及び映像信号用光出力部２０５が
設けられている。
【００５１】制御信号用光出力部２０４及び映像信号用
光出力部２０５には、それぞれ１つまたは複数の発光素
子２２０と、それに対応する発光素子駆動部２２１とが
形成されている。なお、１つの発光素子駆動部２２１が
複数の発光素子２２０に対応していても良いし、一対一
で対応していても良い。
【００５２】また、第２の基板２１０には、制御信号用
光入力部２１１、映像信号用光入力部２１２、信号線駆
動回路２１３、走査線駆動回路２１４及び画素部２１５
が設けられている。
【００５３】制御信号用光入力部２１１及び映像信号用
光入力部２１２には、それぞれ１つまたは複数の受光素
子２２２と、それに対応する増幅回路２２３及び波形整
形回路２２４とが形成されている。
【００５４】ＶＲＡＭ２０１には外部入力端子２２５か
ら入力された画像情報を有するデータが記憶されてお
り、映像信号処理回路２０３では、信号線駆動回路２１
３の規格に合わせて、該データをに何らかの処理を加
え、映像信号として映像信号出力部２０５に送る。映像
信号出力部２０５の発光素子駆動部２２１では、送られ
た映像信号を用いて発光素子２２０の発光を制御する。
【００５５】一方、タイミング信号発生回路では、映像
信号処理回路２０３、信号線駆動回路２１３、走査線駆
動回路２１４の駆動のタイミングを制御するクロック信
号（ＣＬＫ）、スタートパルス信号（ＳＰ）、ラッチ信
号等の信号が生成される。映像信号処理回路２０３の駆
動を制御する信号は直接該回路に与えられるが、第２の
基板２１０に形成された回路、ここでは信号線駆動回路
２１３、走査線駆動回路２１４に与える信号は、制御信
号用光出力部２０４において光信号に変換され、制御信
号用光入力部２１１において再び電気信号に変換され
る。そして電気信号に変換された各種制御信号は、信号
線駆動回路２１３、走査線駆動回路２１４に与えられ
る。
【００５６】信号線駆動回路２１３は与えられた制御信
号のタイミングに同期して駆動し、映像信号をサンプリ
ングして画素部２１５に入力する。また走査線駆動回路
２１４も入力された制御信号に同期して、画素部２１５
の各画素に映像信号が入力されるタイミングを制御す
る。
【００５７】なお、本実施例では画像情報を有するデー
タを、外部入力端子２２５を介して電気信号として伝送
しているが、電気信号としてではなく光信号として伝送
するようにしても良い。
【００５８】図６に実施例で用いたアクティブマトリク
ス型の半導体表示装置の信号線駆動回路、走査線駆動回
路、画素部の具体的な構成を示す。なお図６では、画素
部に画像を表示する素子の１つである発光素子として、
ＯＬＥＤ（ＯＬＥＤ：Organic Light Emitting Devic
e）を用いた場合を示す。
【００５９】図６（Ａ）において信号線駆動回路２１３
は、シフトレジスタ２１３＿１、ラッチＡ２１３＿２、
ラッチＢ２１３＿３、Ｄ／Ａ変換回路２１３＿４を有し
ている。シフトレジスタ２１３＿１は、入力されたクロ
ック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基
づき、タイミング信号を順に発生させ、後段の回路へタ
イミング信号を順次供給する。
【００６０】なおシフトレジスタ２１３＿１からのタイ
ミング信号を、バッファ等（図示せず）によって緩衝増
幅し、後段の回路へ緩衝増幅したタイミング信号を順次
供給しても良い。タイミング信号が供給される配線に
は、多くの回路あるいは素子が接続されているために負
荷容量（寄生容量）が大きい。この負荷容量が大きいた
めに生ずるタイミング信号の立ち上がりまたは立ち下が
りの”鈍り”を防ぐために、このバッファが設けられ
る。
【００６１】シフトレジスタ２１３＿１からのタイミン
グ信号は、ラッチＡ２１３＿２に供給される。ラッチＡ
２１３＿２は、デジタルの映像信号を処理する複数のス
テージのラッチを有している。ラッチＡ２１３＿２は、
前記タイミング信号が入力されると同時に、映像信号を
順次書き込み、保持する。
【００６２】なお、ラッチＡ２１３＿２に映像信号を取
り込む際に、ラッチＡ２１３＿２が有する複数のステー
ジのラッチに、順に映像信号を入力する。
【００６３】ラッチＡ２１３＿２の全ステージのラッチ
への映像信号の書き込みが一通り終了するまでの時間
を、ライン期間と呼ぶ。すなわち、ラッチＡ２１３＿２
中で一番左側のステージのラッチに映像信号の書き込み
が開始される時点から、一番右側のステージのラッチに
映像信号の書き込みが終了する時点までの時間間隔がラ
イン期間である。実際には、上記ライン期間に水平帰線
期間が加えられた期間をライン期間に含むことがある。
【００６４】１ライン期間が終了すると、ラッチＢ２１
３＿３にラッチ信号（Latch Signal）が供給される。こ
の瞬間、ラッチＡ２１３＿２に書き込まれ保持されてい
る映像信号は、ラッチＢ２１３＿３に一斉に送出され、
ラッチＢ２１３＿３の全ステージのラッチに書き込ま
れ、保持される。
【００６５】映像信号をラッチＢ２１３＿３に送出し終
えたラッチＡ２１３＿２は、シフトレジスタ２１３＿１
からのタイミング信号に基づき、再び映像信号の書き込
みを順次行う。
【００６６】この２順目の１ライン期間中には、ラッチ
Ｂ２１３＿３に書き込まれ、保持されている映像信号が
Ｄ／Ａ変換回路２１３＿４においてアナログに変換さ
れ、画素部２１５に設けられた信号線に入力される。
【００６７】なお、Ｄ／Ａ変換回路２１３＿４は必ずし
も用いる必要はなく、時分割階調を行なう場合は、Ｄ／
Ａ変換回路２１３＿４を用いずに、デジタルの映像信号
をそのまま画素部２１５に設けられた信号線に入力す
る。
【００６８】なお、光入出力部における光信号のバス幅
を広く取ることができるので、光入力部における入力信
号数が１ライン分の信号線の数と同じにすることも可能
である。この場合、タイミング信号で順にラッチを選択
して書き込まなくとも、一度に全ステージのラッチへの
書き込みができるので、シフトレジスタを用いなくても
駆動が可能である。また、光入力部における入力信号数
が１ライン分の全信号線に対応していなくとも、いずれ
にしろ光入出力部における光信号のバス幅を広く取るこ
とができるので、端子を用いたときよりも信号線駆動回
路の駆動周波数を十分落とすことができる。
【００６９】また、光入力部における入力信号数が１ラ
イン分の信号線の数と同じ場合、ラッチＢを設けなくと
も駆動が可能である。
【００７０】一方、走査線駆動回路２１４は、それぞれ
シフトレジスタ２１４＿１、バッファ２１４＿２を有し
ている。また場合によっては、さらにレベルシフタを有
していても良い。
【００７１】走査線駆動回路２１４において、シフトレ
ジスタ２１４＿１からの選択信号がバッファ（図示せ
ず）に供給され、対応する走査線に供給される。
【００７２】図６（Ｂ）に画素部の一部を示す。各走査
線には、１ライン分の画素のＴＦＴ２３０のゲートが接
続されている。そして、１ライン分の画素のＴＦＴ２３
０を一斉にＯＮにしなくてはならないので、バッファ２
１４＿２は大きな電流を流すことが可能なものが用いら
れる。
【００７３】次に、本実施例の半導体表示装置の外観に
ついて説明する。図７（Ａ）は図５に示した半導体表示
装置の斜視図の一実施例である。また図７（Ｂ）はその
断面を示したものである。
【００７４】第１の基板２００上に形成された外部入力
端子２２５は、ＦＰＣ２３１に接続されており、ＦＰＣ
２３１を介して画像情報を有するデータが外部入力端子
２２５に入力される。また図７（Ｂ）に示すように、第
１の基板２００上にはＶＲＡＭ２０１、映像信号処理回
路２０３、映像信号用光出力部２０５が設けられてい
る。なお、図７（Ｂ）で示した以外に、第１の基板２０
０上にはタイミング信号発生回路２０２と、制御信号用
光出力部２０４が形成されている。
【００７５】第１の基板２００は、接着剤２３３により
第２の基板２１０と対向するように張り合わされてい
る。この接着剤２３３は、光を透過し、なおかつクロス
トークを考慮した上での最適な屈折率を有する材料であ
れば良い。
【００７６】第２の基板２１０上には、画素部２１５
と、信号線駆動回路２１３と、映像信号用光入力部２１
２とが形成されている。なお、図７（Ｂ）で示した以外
に、第２の基板２１０上には走査線駆動回路２１４と、
制御信号用光入力部２１１が形成されている。
【００７７】第２の基板２１０上に形成された画素部２
１５は、第２の基板２１０とカバー材２３２との間に、
不活性ガスまたは樹脂等と共に密封されている。なお第
２の基板２１０とカバー材２３２とは、シール材２３４
で封止されている。
【００７８】第１の基板２００上に形成された映像信号
用光出力部２０５は、接着材２３３と第２の基板２１０
を間に挟んで、映像信号用光入力部２１２と重なり合っ
ている。また図示してはいないが、制御信号用光出力部
２０４と制御信号用光入力部２１１も、接着材２３３と
第２の基板２１０を間に挟んで重なり合っている。
【００７９】なお本実施例では、ＯＬＥＤを用いた半導
体表示装置について説明したが、半導体表示装置はこれ
に限定されず、ＯＬＥＤ以外の発光素子を表示素子とし
て用いた半導体表示装置であっても良いし、液晶表示装
置（ＬＣＤ）、ＰＤＰ、ＤＬＰやその他の半導体表示装
置であっても良い。
【００８０】本実施例は、実施例１と組み合わせて実施
することが可能である。
【００８１】（実施例３）本実施例では、回路が形成さ
れた基板の重ね合わせ方の一実施例について説明する。
【００８２】図８（Ａ）に本実施例の半導体装置の断面
図の一例を示す。複数の基板３００には、それぞれ光入
力部３０１と光出力部３０２が設けられている。また、
各基板間には接着材３０４が充填されており、基板間の
距離はスペーサ３０３によって固定されている。
【００８３】なお、基板間に必ずしも接着材を充填させ
る必要はなく、部分的に接着材を用いて、光入力部と光
出力部の間には空気や、不活性ガス、その他気体が存在
するようにしても良い。
【００８４】各基板に設けられた光出力部３０２は、他
の基板３００に形成された少なくとも１つの光入力部３
０１に対応している。そして本実施例では、対応する光
入力部３０１と光出力部３０２の間に存在する基板３０
０の数が極力少なくなるように、各基板３００の水平方
向の位置が定められている。
【００８５】光入力部３０１と光出力部３０２の間に存
在する基板３００の数が多くなると、図８（Ｂ）に示す
ように、接着材２３３と基板３００との屈折率の違いに
より、光が屈折したり、光の一部が反射したりすること
で、拡散してクロストークが生じやすくなる。図８
（Ｃ）に示すように、光入力部３０１と光出力部３０２
の間の光の経路上において、媒質の変化を少なくするこ
とで、光の拡散を抑え、クロストークを抑えることがで
きる。
【００８６】本実施例は、実施例１または２と組み合わ
せて実施することが可能である。
【００８７】（実施例４）本実施例では、光入力部と光
出力部の間に光導波路の１つである光ファイバーアレイ
を設け、クロストークを防止する構成について説明す
る。
【００８８】図９（Ａ）に、光ファイバーアレイの一部
を拡大して示す。光ファイバーアレイ４００は、複数の
光ファイバー４０１が束になっており、各光ファイバー
４０１間は緩衝材等で埋められている。全ての光ファイ
バー４０１は光の伝播方向が揃うように配置されている
【００８９】光ファイバー４０１は、光が伝搬される屈
折率の高いコア４０２と、周囲の屈折率の低いクラッド
４０３とで構成されている。
【００９０】図９（Ｂ）に、２つの基板間に光ファーバ
ーアレイ４００を配置した様子を示す。第１の基板４０
５と第２の基板４０６には、それぞれ光入出力部４０
７、４０８が向かい合うように設けられている。そし
て、光入出力部４０７、４０８の間に挟まれるように、
第１の基板４０５と第２の基板４０６の間に光ファイバ
ーアレイ４００が配置されている。
【００９１】光ファイバーアレイ４００は、光ファイバ
ーアレイ４００内の光の伝播方向と、光入出力部４０
７、４０８間の光信号の進行方向とが一致するように配
置されている。
【００９２】本実施例のように光ファイバーアレイを用
いることで、発光素子から発せられる光の指向性が高ま
り、クロストークを効果的に防ぐことができる。
【００９３】本実施例は、実施例１〜３と組み合わせて
実施することが可能である。
【００９４】（実施例５）本実施例では、同一基板上に
おける光入力部と光出力部の具体的な作製方法について
説明する。
【００９５】図１０において、基板５００には、例えば
コーニング社の１７３７ガラス基板に代表される無アル
カリガラス基板を用いた。そして、基板５００の素子が
形成される面に、下地膜５０１をプラズマＣＶＤ法やス
パッタ法で形成した。下地膜５０１は図示していない
が、窒化珪素膜を２５〜１００ｎｍ（ここでは５０ｎｍ
の厚さ）と、酸化シリコン膜を５０〜３００ｎｍ（ここ
では１５０ｎｍの厚さ）とを形成した。また、下地膜５
０１は、窒化珪素膜や窒化酸化シリコン膜のみを用いて
も良い。
【００９６】次に、この下地膜５０１の上に５０ｎｍの
厚さの、非晶質珪素膜をプラズマＣＶＤ法で形成した。
非晶質珪素膜は含有水素量にもよるが、好ましくは４０
０〜５５０℃で数時間加熱して脱水素処理を行い、含有
水素量を５atom％以下として、結晶化の工程を行うこと
が望ましい。また、非晶質珪素膜をスパッタ法や蒸着法
などの他の作製方法で形成しても良いが、膜中に含まれ
る酸素、窒素などの不純物元素を十分低減させておくこ
とが望ましい。
【００９７】なお、半導体膜は珪素だけではなくシリコ
ンゲルマニウムを用いるようにしても良い。シリコンゲ
ルマニウムを用いる場合、ゲルマニウムの濃度は０．０
１〜４．５atomic％程度であることが好ましい。
【００９８】ここで、下地膜と非晶質珪素膜とはいずれ
もプラズマＣＶＤ法で作製されるものであり、このとき
下地膜と非晶質珪素膜を真空中で連続して形成しても良
い。下地膜５０１を形成後、一旦大気雰囲気にさらされ
ない工程にすることにより、表面の汚染を防ぐことが可
能となり、作製されるＴＦＴの特性バラツキを低減させ
ることができた。
【００９９】そして、公知の技術により非晶質珪素膜を
結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポ
リシリコン膜ともいう）を形成する。公知の結晶化方法
としては、電熱炉を使用した熱結晶化方法、レーザー光
を用いたレーザーアニール結晶化法、赤外光を用いたラ
ンプアニール結晶化法がある。本実施例では、ＸｅＣｌ
ガスを用いたエキシマレーザー光を用いて結晶化する。
【０１００】なお、本実施例では線状に加工したパルス
発振型のエキシマレーザー光を用いるが、矩形であって
も良いし、連続発振型のアルゴンレーザー光や連続発振
型のエキシマレーザー光を用いることもできる。
【０１０１】また、本実施例では結晶質珪素膜をＴＦＴ
の活性層として用いるが、非晶質珪素膜を活性層として
用いることも可能である。
【０１０２】なお、オフ電流を低減する必要のあるＴＦ
Ｔの活性層を非晶質珪素膜で形成し、オン電流の大きさ
に重点が置かれているＴＦＴの活性層を結晶質珪素膜で
形成することは有効である。非晶質珪素膜はキャリア移
動度が低いため電流を流しにくくオフ電流が流れにく
い。即ち、電流を流しにくい非晶質珪素膜と電流を流し
やすい結晶質珪素膜の両者の利点を生かすことができ
る。
【０１０３】こうして形成された結晶質珪素膜をパター
ニングして、島状の半導体層（以下、活性層という）５
０３〜５０５を形成した。
【０１０４】次に、活性層５０３〜５０５を覆って、酸
化シリコンまたは窒化珪素を主成分とするゲート絶縁膜
５０６を形成した。本実施例では、プラズマＣＶＤ法で
ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合
し、反応圧力４０Ｐａ、基板温度３００〜４００℃と
し、高周波（１３．５６ＭＨｚ）、電力密度０．５〜
０．８Ｗ／ｃｍ2で放電させて、酸化シリコン膜を形成
した。このようにして作製される酸化シリコン膜は、そ
の後４００〜５００℃の熱アニールによりゲート絶縁膜
として良好な特性を得ることができる。また窒化アルミ
ニウムをゲート絶縁膜として用いることができる。窒化
アルミニウムは熱伝導率が比較的高く、ＴＦＴで発生し
た熱を効果的に拡散させることができる。またアルミニ
ウムの含まれない酸化珪素や酸化窒化珪素等を形成した
後、窒化アルミニウムを積層したものをゲート絶縁膜と
して用いても良い。（図１０（Ａ））
【０１０５】そして、ゲート絶縁膜５０６の上に導電膜
を１００〜５００ｎｍの厚さで成膜し、パターニングす
ることで、ゲート電極５０８〜５１０を形成する。
【０１０６】なお、本実施例ではゲート電極をＴａ、
Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または
前記元素を主成分とする合金材料もしくは化合物材料で
形成する。また、リン等の不純物元素をドーピングした
多結晶シリコン膜に代表される半導体膜を用いてもよ
い。また単層の導電膜ではなく、複数の層からなる導電
膜を積層したものであっても良い。
【０１０７】例えば、第１の導電膜を窒化タンタル（Ｔ
ａＮ）で形成し、第２の導電膜をＷとする組み合わせ、
第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２
の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとす
る組み合わせで形成することが好ましい。また、第１の
導電膜及び第２の導電膜としてリン等の不純物元素をド
ーピングした多結晶シリコン膜に代表される半導体膜
や、ＡｇＰｄＣｕ合金を用いてもよい。
【０１０８】また、２層構造に限定されず、例えば、タ
ングステン膜、アルミニウムとシリコンの合金（Ａｌ−
Ｓｉ）膜、窒化チタン膜を順次積層した３層構造として
もよい。また、３層構造とする場合、タングステンに代
えて窒化タングステンを用いてもよいし、アルミニウム
とシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウ
ムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、
窒化チタン膜に代えてチタン膜を用いてもよい。
【０１０９】なお、導電膜の材料によって、適宜最適な
エッチングの方法や、エッチャントの種類を選択するこ
とが重要である。
【０１１０】次に、ｎ型の不純物元素を添加する工程を
行い、ｎ型の不純物領域５１２〜５１７を形成する。こ
こでは、フォスフィン（ＰＨ3）を用いたイオンドープ
法で行った。
【０１１１】次にｎチャネル型ＴＦＴが形成される領域
をレジストマスク５２０で覆って、ｐチャネル型ＴＦＴ
が形成される領域に、ｐ型の不純物元素を添加する工程
を行い、ｐ型の不純物領域５２１、５２２を形成した。
ここではジボラン（Ｂ2Ｈ6）を用いてイオンドープ法で
添加した（図１０（Ｃ））。
【０１１２】そして、導電型の制御を目的とし、それぞ
れの島状半導体層に添加された不純物元素を活性化する
工程を行う。この工程はファーネスアニール炉を用いる
熱アニール法で行う。その他に、レーザーアニール法、
またはラピッドサーマルアニール法（ＲＴＡ法）を適用
することができる。熱アニール法では酸素濃度が１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で
４００〜７００℃、代表的には５００〜６００℃で行う
ものであり、本実施例では５００℃で４時間の熱処理を
行う。ただし、ゲート電極５０８〜５１０が熱に弱い場
合には、配線等を保護するため層間絶縁膜（シリコンを
主成分とする）を形成した後で活性化を行うことが好ま
しい。
【０１１３】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体層を水素化する工程を行う。この工程は
熱的に励起された水素により半導体層のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【０１１４】次いで、図１０（Ｄ）に示すように、１０
〜２００ｎｍの厚さの酸化窒化シリコンからなる第１無
機絶縁膜５２１を、ＣＶＤ法を用いて形成する。なお、
第１無機絶縁膜は酸化窒化シリコン膜に限定されず、後
に形成される有機樹脂膜への水分の出入りを抑えること
ができる、窒素を含む無機の絶縁膜であれば良く、例え
ば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニ
ウムを用いることができる。
【０１１５】なお、窒化アルミニウムは熱伝導率が比較
的高く、ＴＦＴや発光素子などで発生した熱を効果的に
拡散させることができる。
【０１１６】次に、第１無機絶縁膜５２１の上に、ポジ
型の感光性有機樹脂から成る有機樹脂膜５２２を成膜す
る。本実施例ではポジ型の感光性のアクリルを用いて有
機樹脂膜５２２を形成するが、本発明はこれに限定され
ない。
【０１１７】本実施例では、スピンコート法によりポジ
型の感光性アクリルを塗布し、焼成することで、有機樹
脂膜５２２を形成する。なお有機樹脂膜５２２の膜厚
は、焼成後、０．７〜５μm（さらに好ましくは２〜４
μm）程度になるようにする。
【０１１８】次に、フォトマスクを用いて開口部を形成
したい部分を露光する。そして、ＴＭＡＨ（テトラメチ
ルアンモニウムハイドロオキサイド）を主成分とする現
像液で現像した後、基板を乾燥させ、２２０℃、１時間
程度の焼成を行う。そして、図１０（Ｄ）に示したよう
に有機樹脂膜５２２に開口部が形成され、該開口部にお
いて第１無機絶縁膜５２１が一部露出された状態にな
る。
【０１１９】なお、ポジ型の感光性アクリルは薄茶色に
着色しているので、発光素子から発せられる光が基板側
に向かっているときは、脱色処理を施す。この場合、焼
成する前に、再び現像後の感光性アクリル全体を露光す
る。このときの露光は、開口部を形成するための露光に
比べて、やや強い光を照射したり、照射時間を長くした
りするようにし、完全に露光が行なわれるようにする。
例えば、２μｍの膜厚のポジ型のアクリル樹脂を脱色す
るとき、超高圧水銀灯のスペクトル光であるｇ線（４３
６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成
る多波長光を利用する等倍投影露光装置（具体的にはＣ
ａｎｏｎ製のＭＰＡ）を用いる場合、６０ｓｅｃ程度照
射する。この露光により、ポジ型のアクリル樹脂が完全
に脱色される。
【０１２０】また本実施例では、現像後に２２０℃で焼
成を行なっているが、現像後にプリベークとして１００
℃程度の低温で焼成してから、２２０℃の高温で焼成す
るようにしても良い。
【０１２１】そして図１０（Ｄ）に示すように、第１無
機絶縁膜５２１が一部露出された該開口部と、有機樹脂
膜５２２を覆って、ＲＦスパッタ法を用いて窒化珪素か
らなる第２無機絶縁膜５２３を成膜する。第２無機絶縁
膜５２３の膜厚は１０〜２００ｎｍ程度が望ましい。ま
た、第２無機絶縁膜は酸化窒化シリコン膜に限定され
ず、有機樹脂膜５２２への水分の出入りを抑えることが
できる、窒素を含む無機の絶縁膜であれば良く、例えば
窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウ
ムを用いることができる。
【０１２２】なお、酸化窒化珪素膜または酸化窒化アル
ミニウム膜は、その酸素と窒素のatomic%の割合が、そ
のバリア性に大きく関与している。酸素に対する窒素の
割合が高ければ高いほど、バリア性が高められる。ま
た、具体的には、窒素の割合が酸素の割合よりも高い方
が望ましい。
【０１２３】またＲＦスパッタ法を用いて成膜された膜
は緻密性が高く、バリア性に優れている。ＲＦスパッタ
の条件は、例えば酸化窒化珪素膜を成膜する場合、Ｓｉ
ターゲットで、Ｎ2、Ａｒ、Ｎ2Ｏをガスの流量比が３
１：５：４となるように流し、圧力０．４Ｐａ、電力３
０００Ｗとして成膜する。また、例えば窒化珪素膜を成
膜する場合、Ｓｉターゲットで、チャンバー内のＮ2、
Ａｒをガスの流量比が２０：２０となるように流し、圧
力０．８Ｐａ、電力３０００Ｗ、成膜温度を２１５℃と
して成膜する。
【０１２４】この有機樹脂膜５２２と、第１無機絶縁膜
５２１と、第２無機絶縁膜５２３とで、第１の層間絶縁
膜が形成される。
【０１２５】次に、図１１（Ａ）に示すように、有機樹
脂膜５２２の開口部において、レジストマスク５２４を
形成し、ゲート絶縁膜５０６、第１無機絶縁膜５２１及
び第２無機絶縁膜５２３に、ドライエッチング法を用い
てコンタクトホールを形成する。
【０１２６】このコンタクトホールの開口により、不純
物領域５１２〜５１５、５１６、５１７が一部露出され
た状態になる。このドライエッチングの条件は、ゲート
絶縁膜５０６、第１無機絶縁膜５２１及び第２無機絶縁
膜５２３の材料によって適宜設定する。本実施例では、
ゲート絶縁膜５０６に酸化珪素、第１無機絶縁膜５２１
に酸化窒化珪素、第２無機絶縁膜５２３に窒化珪素を用
いているので、まず、ＣＦ4、Ｏ2、Ｈｅをエッチングガ
スとして窒化珪素からなる第２無機絶縁膜５２３と酸化
窒化珪素からなる第１無機絶縁膜５２１をエッチング
し、その後ＣＨＦ 3を用いて酸化珪素からなるゲート絶
縁膜５０６をエッチングする。
【０１２７】なおエッチングの際に、開口部において有
機樹脂膜５２２が露出しないようにすることが肝要であ
る。
【０１２８】次に、コンタクトホールを覆うように、第
２無機絶縁膜５２３上に導電膜を成膜し、パターニング
することで、第１の不純物領域５１２〜５１５、５１
６、５１７に接続された配線５２６〜５３１が形成され
る。
【０１２９】なお本実施例では、第２無機絶縁膜５２３
上に、Ｔｉ膜を１００ｎｍ、Ａｌ膜３００ｎｍ、Ｔｉ膜
１５０ｎｍをスパッタ法で連続して形成した３層構造の
導電膜としたが本発明はこの構成に限定されない。単層
の導電膜で形成しても良いし、３層以外の複数の層から
なる導電膜で形成しても良い。また材料もこれに限定さ
れない。
【０１３０】例えば、Ｔｉ膜を成膜した後、Ｔｉを含む
Ａｌ膜を積層した導電膜を用いてもよいし、Ｔｉ膜を成
膜した後、Ｗを含むＡｌ膜を積層した導電膜を用いても
良い。
【０１３１】次に、第２無機絶縁膜５２３の上に、バン
クとなる有機樹脂膜を成膜する。本実施例ではポジ型の
感光性のアクリルを用いるが、本発明はこれに限定され
ない。本実施例では、スピンコート法によりポジ型の感
光性アクリルを塗布し、焼成することで、有機樹脂膜を
形成する。なお有機樹脂膜５２２の膜厚は、焼成後、
０．７〜５μm（さらに好ましくは２〜４μm）程度にな
るようにする。
【０１３２】次に、フォトマスクを用いて開口部を形成
したい部分を露光する。そして、ＴＭＡＨ（テトラメチ
ルアンモニウムハイドロオキサイド）を主成分とする現
像液で現像した後、基板を乾燥させ、２２０℃、１時間
程度の焼成を行う。そして、図１１（Ｃ）に示したよう
に開口部を有するバンク５３３が形成され、該開口部に
おいて配線５２９、５３１が一部露出された状態にな
る。
【０１３３】なお、ポジ型の感光性アクリルは薄茶色に
着色しているので、発光素子から発せられる光が基板側
に向かっているときは、脱色処理を施す。脱色処理は有
機樹脂膜５２２に施した脱色処理と同様に行なう。
【０１３４】バンクに感光性の有機樹脂を用いること
で、開口部の断面に丸みをもたせることができるので、
後に形成される電界発光層や陰極のカバレッジを良好と
することができ、発光領域が減少するシュリンクとよば
れる不良を低減させることができる。
【０１３５】そして図１２（Ａ）に示すように、配線５
２９、５３１が一部露出された該開口部と、バンク５３
３を覆って、ＲＦスパッタ法を用いて窒化珪素からなる
第３無機絶縁膜５３４を成膜する。第３無機絶縁膜５３
４の膜厚は１０〜２００ｎｍ程度が望ましい。また、第
３無機絶縁膜５３４は酸化窒化シリコン膜に限定され
ず、バンク５３３への水分の出入りを抑えることができ
る、窒素を含む無機の絶縁膜であれば良く、例えば窒化
珪素、窒化アルミニウムまたは酸化窒化アルミニウムを
用いることができる。
【０１３６】なお、酸化窒化珪素膜または酸化窒化アル
ミニウム膜は、その酸素と窒素のatomic%の割合が、そ
のバリア性に大きく関与している。酸素に対する窒素の
割合が高ければ高いほど、バリア性が高められる。ま
た、具体的には、窒素の割合が酸素の割合よりも高い方
が望ましい。
【０１３７】次に図１２（Ａ）に示すように、バンク５
３３の開口部においてレジストマスク５３５を形成し、
第３無機絶縁膜５３４に、ドライエッチング法を用いて
コンタクトホールを形成する。
【０１３８】このコンタクトホールの開口により、配線
５２９、５３１が一部露出された状態になる。このドラ
イエッチングの条件は、第３無機絶縁膜５３４の材料に
よって適宜設定する。本実施例では、第３無機絶縁膜５
３４に窒化珪素を用いているので、ＣＦ4、Ｏ2、Ｈｅを
エッチングガスとして窒化珪素からなる第３無機絶縁膜
５３４をエッチングする。
【０１３９】なおエッチングの際に、開口部においてバ
ンク５３３が露出しないようにすることが肝要である。
【０１４０】次に、透明導電膜、例えばＩＴＯ膜を１１
０ｎｍの厚さに形成し、パターニングを行うことで、配
線５３１に接する画素電極５４０と、ダイオードで生じ
た電流を得るための引き出し配線５４１を形成する。ま
た、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）
を混合した透明導電膜を用いても良い。この画素電極５
４０が発光素子の陽極となる（図１２（Ｂ））。
【０１４１】次に、画素電極５４０上に電界発光層５４
２を蒸着法により形成し、更に蒸着法により陰極（Ｍｇ
Ａｇ電極）５４３を形成する。このとき電界発光層５４
２及び陰極５４３を形成するに先立って画素電極５４０
に対して熱処理を施し、水分を完全に除去しておくこと
が望ましい。なお、本実施例ではＯＬＥＤの陰極として
ＭｇＡｇ電極を用いるが、仕事関数の小さい導電膜であ
れば公知の他の材料、例えばＣａ、Ａｌ、ＣａＦ、Ｍｇ
Ａｇ、ＡｌＬｉであっても良い。
【０１４２】なお陰極としてＡｌＬｉを用いた場合、窒
素を含んだ第３の層間絶縁膜５３４によって、ＡｌＬｉ
中のＬｉが、第３の層間絶縁膜５３４より基板側に入り
込んでしまうのを防ぐことができる。
【０１４３】なお、電界発光層５４２としては、公知の
材料を用いることができる。本実施例では正孔輸送層
（Hole transporting layer）及び発光層（Emitting la
yer）でなる２層構造を電界発光層とするが、正孔注入
層、電子注入層若しくは電子輸送層のいずれかを設ける
場合もある。このように組み合わせは既に様々な例が報
告されており、そのいずれの構成を用いても構わない。
例えば、電子輸送層またはホールブロッキング層とし
て、ＳＡｌｑやＣＡｌｑなどを用いても良い。
【０１４４】なお、電界発光層５４２の膜厚は１０〜４
００[nm]（典型的には６０〜１５０[nm]）、陰極５４３
の厚さは８０〜２００[nm]（典型的には１００〜１５０
[nm]）とすれば良い。
【０１４５】こうして図１２（Ｂ）に示すような構造の
発光装置が完成する。図１２（Ａ）において５５０は光
出力部であり、５５１は光入力部に相当する。光出力部
５５０において、画素電極５４０、電界発光層５４２、
陰極５４３の重なっている部分５５２がＯＬＥＤに相当
する。
【０１４６】５５３は受光素子として用いるＴＦＴであ
り、ゲート電極５０９には、受光素子５５３に光が照射
されていない時に、不純物領域５１５と不純物領域５１
４の間に設けられたチャネル形成領域５５５に電流が流
れないような電圧が与えられている。つまり、ＴＦＴ５
５３がｎチャネル型ＴＦＴの場合、閾値電圧より低い電
圧が与えられており、ｐチャネル型ＴＦＴの場合、閾値
電圧より高い電圧が与えられている。
【０１４７】なお、本実施例で示すＴＦＴの構成及び具
体的な作製方法はほんの一例であり、本発明はこの構成
に限定されない。
【０１４８】また本発明の半導体装置が有するＴＦＴの
構造は、本実施例に示したものに限定されない。ＴＦＴ
の構成は適宜設計者が設定することができる
【０１４９】なお、実際には図１２（Ｂ）まで完成した
ら、さらに外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（ラミネートフィルム、紫外線
硬化樹脂フィルム等）や透光性のカバー材でパッケージ
ング（封入）することが好ましい。その際、カバー材の
内部を不活性雰囲気にしたり、内部に吸湿性材料（例え
ば酸化バリウム）を配置したりするとＯＬＥＤの信頼性
が向上する。
【０１５０】なお、本発明は上述した作製方法に限定さ
れず、公知の方法を用いて作製することが可能である。
また本実施例は、実施例１〜実施例４と自由に組み合わ
せることが可能である。
【０１５１】（実施例６）本実施例では、同一基板上に
おける光入力部と光出力部の、実施例５に示したのとは
異なる構成について説明する。
【０１５２】図１３（Ａ）において、第２の無機絶縁膜
５６５上にカソード電極５６０が形成されている。カソ
ード電極５６０は、半導体膜に導電型を付与する不純物
を添加することで得られる。そして、カソード電極５６
０上には光電変換層５６１、アノード電極５６２が順に
積層されている。アノード電極５６２もカソード電極５
６０と同様に、半導体膜にカソード電極５６０と逆の一
導電型を付与する不純物を添加することで得られる。カ
ソード電極５６０と、光電変換層５６１と、アノード電
極５６２とによって、フォトダイオード５６３が形成さ
れる。
【０１５３】一方、感光性の有機樹脂で形成されたバン
ク５６６には、開口部が形成されており、該開口部にお
いてアノード電極５６２と、ＴＦＴ５６７に接続されて
いる配線５６８とが一部露出している。そして開口部を
覆うようにバンク５６６上には、第３の無機絶縁膜５６
９が成膜されている。
【０１５４】そして第３の無機絶縁膜５６９は、バンク
５６６の開口部においてドライエッチングされており、
アノード電極５６２と、ＴＦＴ５６７に接続されている
配線５６８とが一部露出している。そして第３の無機絶
縁膜５６９上に、フォトダイオード５６３において発生
した電流を得るための引き出し配線５６４が第３の層間
絶縁膜５６９上に、アノード電極５６２と接続するよう
に形成されている。
【０１５５】また、第３の無機絶縁膜５６９上に、発光
素子５７０の画素電極５７１が形成されている。そして
画素電極５７１上に、電界発光層５７２と、陰極５７３
が順に積層されている。画素電極５７１と、電界発光層
５７２と、陰極５７３とによって発光素子５７０が構成
されている。
【０１５６】図１３（Ａ）では、引き出し配線５６４
と、画素電極５７１とが透明導電膜で形成されている。
よって発光素子５７０から発せられる光は基板側に放射
される。
【０１５７】図１３（Ｂ）に、発光素子の画素電極に陰
極を用い、発光素子から発せられる光が基板と反対側に
放射される構成を示す。図１３（Ｂ）において、引き出
し配線５８０と画素電極５８１は同じ陰極材料で形成さ
れており、画素電極５８１上に、電界発光層５８２を間
に挟んで重なり合うように陽極５８３が形成されてい
る。画素電極５８１、電界発光層５８２、陽極５８３と
で発光素子５８４が形成されている。
【０１５８】本実施例は、実施例１〜５と組み合わせて
実施することが可能である。
【０１５９】（実施例７）本発明の半導体装置は、様々
な電子機器への適用が可能である。その一例は、携帯情
報端末（電子手帳、モバイルコンピュータ、携帯電話
等）、ビデオカメラ、デジタルカメラ、パーソナルコン
ピュータ、テレビ受像器、携帯電話、投影型表示装置等
が挙げられる。それら電子機器の具体例を図１４に示
す。
【０１６０】図１４（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明の
半導体装置を表示部２００３またはその他の回路に用い
ることで、本発明の表示装置が完成する。なお、表示装
置は、パソコン用、ＴＶ放送受信用、広告表示用などの
全ての情報表示用表示装置が含まれる。
【０１６１】図１４（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の半導体装置を表示部２１
０２またはその他の回路に用いることで、本発明のデジ
タルスチルカメラが完成する。
【０１６２】図１４（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
半導体装置を表示部２２０３またはその他の回路に用い
ることで、本発明のノート型パーソナルコンピュータが
完成する。
【０１６３】図１４（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の半導体装置を表示部２３０２またはその他
の回路に用いることで、本発明のモバイルコンピュータ
が完成する。
【０１６４】図１４（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示する。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器な
ども含まれる。本発明の半導体装置を表示部Ａ、Ｂ２４
０３、２４０４またはその他の回路に用いることで、本
発明の画像再生装置が完成する。
【０１６５】図１４（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の半導体装置を表示部２５０２またはその他の回路に用
いることで、本発明のゴーグル型ディスプレイが完成す
る。
【０１６６】図１４（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の半導体装置を表示部２６
０２またはその他の回路に用いることで、本発明のビデ
オカメラが完成する。
【０１６７】ここで図１４（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
なお、表示部２７０３は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。
本発明の半導体装置を表示部２７０３またはその他の回
路に用いることで、本発明の携帯電話が完成する。
【０１６８】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例は実施例１〜６に示したいずれの構
成とも組み合わせて実施することが可能である。
【０１６９】（実施例８）発光素子から発せられる光
は、クロストークの低減という観点から、指向性の高い
光であることが望ましい。本実施例では、指向性の高い
光が得られる発光素子の構成について説明する。
【０１７０】図１５（Ａ）に、指向性の高い光が得られ
る発光素子の断面図を示す。図１５（Ａ）において、Ｔ
ＦＴを覆うように層間絶縁膜８０３が形成されている。
該層間絶縁膜８０３は開口部を有しており、該開口部に
おいてＴＦＴの不純物領域８０１が層間絶縁膜８０３上
に形成された配線８０９と接している。
【０１７１】配線８０９は複数の導電膜を積層すること
で形成されており、本実施例では、ＴａＮからなる第１
の導電膜８０２、Ａｌからなる第２の導電膜８０４が順
に積層されている。第１の導電膜８０２と第２の導電膜
８０４はこの材料に限定されないが、第１の導電膜８０
２はその一部を発光素子の陰極として用いるので、陰極
として用いるのに十分な程度、仕事関数の低い材料で、
なおかつ光を透過せずに反射するような材料を用いる。
【０１７２】そして配線８０９を覆って有機樹脂膜を成
膜し、部分的にエッチングすることで開口部を有するバ
ンク８０５を形成する。このとき有機樹脂膜のエッチン
グと共に、配線８０９の第２の導電膜８０４も一部エッ
チングし、陰極となる第１の導電膜８０２を部分的に露
出させる。
【０１７３】その後、バンク８０５の開口部に電界発光
層８０６を成膜する。本実施例では、電界発光層８０６
が、バンク８０５の開口部の端部において第２の導電膜
８０４が一部露出するように成膜されているが、導電膜
８０４が露出しないように電界発光層８０６で完全に覆
っていても良い。
【０１７４】そして電界発光層８０６上に陽極８０７を
成膜する。陽極８０７は電界発光層８０６内にある程度
光を閉じ込めるために、陽極として用いるのに十分な程
度仕事関数が高く、なおかつ光を透過せずに反射するよ
うな材料を用いることが望ましい。本実施例では陽極８
０７としてＡｌＬｉを用いた。
【０１７５】第１の導電膜８０２と、電界発光層８０６
と、陽極８０７とが重なる部分において、発光素子８０
８が形成される。
【０１７６】さらに陽極８０７は、バンク８０５の開口
部の端部において光が第２の導電膜８０４に反射して放
射するように、電界発光層８０６を一部露出させて成膜
されている。上記構成により、電界発光層８０６におい
て生成された光が、第１の導電膜８０２と陽極８０７に
おいて反射を繰り返し、バンク８０５の開口部の端部に
おいて電界発光層８０６の一部露出したところから放射
され、なおかつバンクの開口部の端部において第２の導
電膜８０４によって反射されるので、指向性の良い光が
得られる。
【０１７７】なお、電界発光層８０６の劣化を防ぐため
に、光が放射される部分を完全に露出させるのではな
く、光を透過する程度の薄い金属膜や、透過性を有する
その他の膜で覆い、電界発光層８０６内に水分や酸素が
混入するのを防ぐようにしても良い。
【０１７８】図１５（Ｂ）に、指向性の高い光が得られ
る発光素子の、図１５（Ａ）とは異なる断面図を示す。
【０１７９】図１５（Ｂ）において、ＴＦＴを覆うよう
に層間絶縁膜８１５が形成されている。該層間絶縁膜８
１５は開口部を有しており、該開口部においてＴＦＴの
不純物領域８１０が層間絶縁膜８１５上に形成された配
線８１１と接している。
【０１８０】配線８１１はその一部を発光素子の陰極と
して用いるので、陰極として用いるのに十分な程度、仕
事関数の低い材料で、なおかつ光を透過せずに反射する
ような材料を用いる。本実施例ではＴａＮを用いた。
【０１８１】そして配線８１１を覆って有機樹脂膜を成
膜し、部分的にエッチングすることで開口部を有するバ
ンク８１２を形成する。その後、バンク８１２の開口部
に電界発光層８１３を成膜する。そして電界発光層８１
３上に陽極８１４を成膜する。陽極８１４は光を電界発
光層８１３内にある程度閉じ込めるために、陽極として
用いるのに十分な程度仕事関数が高く、なおかつ光を透
過せずに反射するような材料を用いることが望ましい。
本実施例では陽極８１４としてＡｌＬｉを用いた。
【０１８２】配線８１１と、電界発光層８１３と、陽極
８１４とが重なる部分において、発光素子８１６が形成
される。
【０１８３】さらに陽極８１４は、バンク８１２の開口
部において、電界発光層８１３と配線８１１と重なる領
域において、開口部を有し、該開口部において電界発光
層８１３を一部露出させるように成膜されている。上記
構成により、電界発光層８１３において生成された光
が、配線８１１と陽極８１４において反射を繰り返し、
電界発光層８１３の一部露出したところから放射される
ので、指向性の良い光が得られる。
【０１８４】なお、電界発光層８１３の劣化を防ぐため
に、光が放射される部分を完全に露出させるのではな
く、光を透過する程度の薄い金属膜や、透過性を有する
その他の膜で覆い、電界発光層８１３内に水分や酸素が
混入するのを防ぐようにしても良い。
【０１８５】また、本実施例では電界発光層で生成され
た光が陽極に形成された開口部から放射されているが、
陰極に形成された開口部から放射するようにしても良
い。
【０１８６】本実施例は、実施例１〜７と組み合わせて
実施することが可能である。
【０１８７】
【発明の効果】本発明は透過性を有する基板を用いるこ
とで、３枚以上の基板間の信号の伝送を比較的容易に行
なうことが可能である。また、基板間を伝送する信号の
バス幅を大きく取ることができ、複数のガラス基板上の
回路で効率の良い並列動作をさせることが可能になるの
で、単結晶トランジスタと比較したときのガラス基板上
に形成されたＴＦＴの動作速度の低さをカバーすること
が可能である。
【０１８８】また、単結晶のシリコンウェハの場合に比
べてガラス基板上に形成された回路の集積度が低くて
も、基板間の信号の伝送に光信号を用いることで複数の
ガラス基板を積層することができるので、装置が水平方
向に嵩張るのを防ぐことができる。さらに配線の長距離
化を防ぐことができ、配線容量に起因する消費電力の増
加を抑えられる。
【０１８９】また、各基板ごとにプロセスを変更すれ
ば、各回路のＴＦＴの構成を容易に最適化することがで
きるので、最適化に際し、基板１枚ごとの工程数の増加
を抑え、製品を完成させるまでかかる時間を抑えること
ができる。また、安価なガラス基板を用いることでコス
トを抑えることができ、簡単な製造方法で作製すること
が可能である。
【０１９０】そして、各基板に形成された回路を組み合
わせて１つの集積回路を構成するので、１つの基板上に
集積回路を形成する場合に比べて、歩留りを高めること
ができる。また、基板間の信号の伝送に光信号を用いる
ことで、回路間を電気的に接続するためのＦＰＣ等の端
子の数を抑えることができ、機械的強度における信頼性
を高めることができる。さらに、処理する信号の情報量
が増加しても、端子の部分における接点不良の発生によ
る歩留りの低下を抑えることができる。
【０１９１】そして、光信号の送受を行なう発光素子及
び受光素子は、ＦＰＣの端子と異なり必ずしも基板の端
部に配置する必要がないので、レイアウト上の制約が小
さくなり、処理する情報量のさらなる増加に対応しやす
い。
【０１９２】このように本発明は、高性能で高速動作が
可能な集積回路を有する半導体装置の提供を可能とす
る。
【図面の簡単な説明】
【図１】 光入出力部を有するガラス基板の構成を示
す図。
【図２】 光入出力部の構成を示す図。
【図３】 発光素子と受光素子の対応関係を示す図。
【図４】 本発明のマイクロプロセッサの構成を示す
図。
【図５】 本発明の半導体表示装置の構成を示すブロ
ック図。
【図６】 信号線駆動回路、走査線駆動回路及び画素
部の構成を示す図。
【図７】 本発明の半導体表示装置の斜視図及び断面
図。
【図８】 本発明の半導体装置の基板の配置に関する
一実施例を示す図。
【図９】 光ファイバーアレイと光入出力部との位置
関係を示す図。
【図１０】 本発明の半導体装置の作製工程を示す図。
【図１１】 本発明の半導体装置の作製工程を示す図。
【図１２】 本発明の半導体装置の作製工程を示す図。
【図１３】 本発明の半導体装置の作製工程を示す図。
【図１４】 本発明の半導体装置の作製工程を示す図。
【図１５】 本発明の半導体装置の発光素子の一実施例
を示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋葉 麻衣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Ｆターム(参考） 5F089 AA01 AA06 AB03 AC10 AC15 AC17 AC19 AC24 AC30 CA11 CA12 CA20 DA14 EA01 EA03 EA10

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】半導体素子を有する回路がそれぞれ形成さ
    れた複数のガラス基板を有する半導体装置であって、 前記複数の各ガラス基板は、発光素子と、受光素子の両
    方またはいずれか一方を有し、 前記発光素子から発せられた光信号を前記受光素子にお
    いて電気信号に変換することで、前記複数のガラス基板
    に形成された各回路間の信号の伝送が行なわれることを
    特徴とする半導体装置。
  2. 【請求項２】半導体素子を有する回路がそれぞれ形成さ
    れた複数のガラス基板を有する半導体装置であって、 前記複数のガラス基板の少なくとも１つに、複数の画素
    を有する画素部が形成されており、 前記複数の各ガラス基板は、発光素子と、受光素子の両
    方またはいずれか一方を有し、 前記発光素子から発せられた光信号を前記受光素子にお
    いて電気信号に変換することで、前記複数のガラス基板
    に形成された前記各回路と前記画素部間の信号の伝送が
    行なわれることを特徴とする半導体装置。
  3. 【請求項３】半導体素子を有する回路がそれぞれ形成さ
    れた複数のガラス基板を有する半導体装置であって、 前記複数の各ガラス基板は、発光素子と、受光素子の両
    方またはいずれか一方を有し、 前記複数のガラス基板のうち、いずれか１つのガラス基
    板において、前記回路から出力された第１の電気信号が
    前記発光素子によって光信号に変換され、 前記複数のガラス基板のうち、前記１つのガラス基板以
    外の１つまたは複数のガラス基板において、前記光信号
    が前記受光素子において第２の電気信号に変換され、前
    記第２の電気信号が波形整形されて前記回路に入力され
    ることを特徴とする半導体装置。
  4. 【請求項４】半導体素子を有する回路がそれぞれ形成さ
    れた複数のガラス基板を有する半導体装置であって、 前記複数の各ガラス基板は、発光素子と、受光素子の両
    方またはいずれか一方を有し、 前記複数のガラス基板の少なくとも１つに、複数の画素
    を有する画素部が形成されており、 前記複数のガラス基板のうち、前記画素部が形成された
    ガラス基板以外のいずれか１つのガラス基板において、
    前記回路から出力された第１の電気信号が前記発光素子
    によって光信号に変換され、 前記画素部が形成されたガラス基板において、前記光信
    号が前記受光素子において第２の電気信号に変換され、
    前記第２の電気信号により前記画素部に画像が表示され
    ることを特徴とする半導体装置。
  5. 【請求項５】請求項１乃至請求項４のいずれか１項にお
    いて、 前記発光素子は、陽極と、陰極と、前記陽極と陰極の間
    に形成された電界発光層とを有し、 前記陽極及び前記陰極は金属を含み、なおかつ光を反射
    し、 前記陽極と前記陰極のいずれか一方に形成された開口部
    から放射される光を用いて、前記光信号が形成されるこ
    とを特徴とする半導体装置。
  6. 【請求項６】請求項１乃至請求項５のいずれか１項にお
    いて、 前記複数の各ガラス基板間の間隙に、透光性を有する樹
    脂が設けられていることを特徴とする半導体装置。
  7. 【請求項７】請求項６において、 前記複数のガラス基板の少なくとも２つはその端部が他
    の前記ガラス基板と揃っておらず、 前記少なくとも２つのガラス基板において、対応する前
    記発光素子と前記受光素子の間に前記樹脂のみが存在し
    ていることを特徴とする半導体装置。
  8. 【請求項８】半導体素子を有する回路がそれぞれ形成さ
    れた複数のガラス基板を有する半導体装置であって、 前記複数のガラス基板の少なくとも１つに、複数の画素
    を有する画素部が形成されており、 前記複数の各画素には、第１の発光素子と、ＴＦＴとが
    形成されており、 前記複数の各ガラス基板は、第２の発光素子と、受光素
    子の両方またはいずれか一方を有し、 前記第２の発光素子から発せられた光信号を前記受光素
    子において電気信号に変換することで、前記複数のガラ
    ス基板に形成された前記各回路と前記画素部間の信号の
    伝送が行なわれることを特徴とする半導体装置。
  9. 【請求項９】半導体素子を有する回路がそれぞれ形成さ
    れた複数のガラス基板を有する半導体装置であって、 前記複数のガラス基板の少なくとも１つに、複数の画素
    を有する画素部が形成されており、 前記複数の各画素には、第１の発光素子と、ＴＦＴとが
    形成されており、 前記複数の各ガラス基板は、第２の発光素子と、受光素
    子の両方またはいずれか一方を有し、 前記複数のガラス基板のうち、前記画素部が形成された
    ガラス基板以外のいずれか１つのガラス基板において、
    前記回路から出力された第１の電気信号が前記第２の発
    光素子によって光信号に変換され、 前記画素部が形成されたガラス基板において、前記光信
    号が前記受光素子において第２の電気信号に変換され、
    前記第２の電気信号によって前記第１の発光素子の輝度
    が制御されることを特徴とする半導体装置。
  10. 【請求項１０】請求項８または請求項９において、 前記第２の発光素子は、陽極と、陰極と、前記陽極と陰
    極の間に形成された電界発光層とを有し、 前記陽極及び前記陰極は金属を含み、なおかつ光を反射
    し、 前記陽極と前記陰極のいずれか一方に形成された開口部
    から放射される光を用いて、前記光信号が形成されるこ
    とを特徴とする半導体装置。
  11. 【請求項１１】請求項８乃至請求項１０のいずれか１項
    において、 前記複数の各ガラス基板間の間隙に、透光性を有する樹
    脂が設けられていることを特徴とする半導体装置。
  12. 【請求項１２】請求項１１において、 前記複数のガラス基板の少なくとも２つはその端部が他
    の前記ガラス基板と揃っておらず、 前記少なくとも２つのガラス基板において、対応する前
    記第２の発光素子と前記受光素子の間に前記樹脂のみが
    存在していることを特徴とする半導体装置。
  13. 【請求項１３】ＣＰＵコア、キャッシュメモリがそれぞ
    れ形成された複数のガラス基板を有するマイクロプロセ
    ッサであって、 前記複数の各ガラス基板は、発光素子と、受光素子の両
    方またはいずれか一方を有し、 前記発光素子から発せられた光信号を前記受光素子にお
    いて電気信号に変換することで、前記複数のガラス基板
    に形成された各ＣＰＵコア間の信号の伝送が行なわれる
    ことを特徴とするマイクロプロセッサ。
  14. 【請求項１４】ＣＰＵコア、キャッシュメモリがそれぞ
    れ形成された複数のガラス基板を有するマイクロプロセ
    ッサであって、 前記複数の各ガラス基板は、発光素子と、受光素子の両
    方またはいずれか一方を有し、 前記複数のガラス基板のうち、いずれか１つのガラス基
    板において、前記ＣＰＵコアまたは前記キャッシュメモ
    リから出力された第１の電気信号が前記発光素子によっ
    て光信号に変換され、 前記複数のガラス基板のうち、前記１つのガラス基板以
    外の１つまたは複数のガラス基板において、前記光信号
    が前記受光素子において第２の電気信号に変換され、前
    記第２の電気信号が波形整形されて前記ＣＰＵコアまた
    は前記キャッシュメモリに入力されることを特徴とする
    マイクロプロセッサ。
  15. 【請求項１５】請求項１３または請求項１４において、 前記発光素子は、陽極と、陰極と、前記陽極と陰極の間
    に形成された電界発光層とを有し、 前記陽極及び前記陰極は金属を含み、なおかつ光を反射
    し、 前記陽極と前記陰極のいずれか一方に形成された開口部
    から放射される光を用いて、前記光信号が形成されるこ
    とを特徴とするマイクロプロセッサ。
  16. 【請求項１６】請求項１３乃至請求項１５のいずれか１
    項において、 前記複数の各ガラス基板間の間隙に、透光性を有する樹
    脂が設けられていることを特徴とするマイクロプロセッ
    サ。
  17. 【請求項１７】請求項１６において、 前記複数のガラス基板の少なくとも２つはその端部が他
    の前記ガラス基板と揃っておらず、 前記少なくとも２つのガラス基板において、対応する前
    記発光素子と前記受光素子の間に前記樹脂のみが存在し
    ていることを特徴とするマイクロプロセッサ。
JP2002137495A 2002-05-13 2002-05-13 半導体装置及びマイクロプロセッサ Withdrawn JP2003332560A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002137495A JP2003332560A (ja) 2002-05-13 2002-05-13 半導体装置及びマイクロプロセッサ
TW092112055A TWI279004B (en) 2002-05-13 2003-05-01 Semiconductor device and microprocessor
US10/428,158 US7342258B2 (en) 2002-05-13 2003-05-02 Semiconductor device for performing the transmission of a signal in the relevant device by means of an optical interconnect
EP03009851A EP1363149A3 (en) 2002-05-13 2003-05-13 Optical backplane
KR10-2003-0030377A KR20030088372A (ko) 2002-05-13 2003-05-13 반도체 장치 및 마이크로프로세서
CNB031312969A CN100341158C (zh) 2002-05-13 2003-05-13 半导体器件及微处理器
EP10178794A EP2312566A3 (en) 2002-05-13 2003-05-13 Oled display with optical interconnect between driving plane and display plane
CNA2007101423022A CN101122660A (zh) 2002-05-13 2003-05-13 半导体器件及微处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002137495A JP2003332560A (ja) 2002-05-13 2002-05-13 半導体装置及びマイクロプロセッサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010046352A Division JP5525868B2 (ja) 2010-03-03 2010-03-03 発光装置および半導体装置

Publications (2)

Publication Number Publication Date
JP2003332560A true JP2003332560A (ja) 2003-11-21
JP2003332560A5 JP2003332560A5 (ja) 2006-05-18

Family

ID=29267757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002137495A Withdrawn JP2003332560A (ja) 2002-05-13 2002-05-13 半導体装置及びマイクロプロセッサ

Country Status (6)

Country Link
US (1) US7342258B2 (ja)
EP (2) EP2312566A3 (ja)
JP (1) JP2003332560A (ja)
KR (1) KR20030088372A (ja)
CN (2) CN100341158C (ja)
TW (1) TWI279004B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503582A (ja) * 2012-11-14 2016-02-04 クアルコム，インコーポレイテッド シリコン貫通光インターコネクト

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6680130B2 (en) * 2002-05-28 2004-01-20 Agere Systems, Inc. High K dielectric material and method of making a high K dielectric material
JP4094386B2 (ja) 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8283679B2 (en) * 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates
US7472296B2 (en) * 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
EP1696368B1 (en) * 2005-02-28 2011-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7564066B2 (en) * 2005-11-09 2009-07-21 Intel Corporation Multi-chip assembly with optically coupled die
DE102006040788B4 (de) * 2006-08-31 2013-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Optokoppler mit organischem Lichtemitter und anorganischem Photodetektor
WO2008053789A1 (en) * 2006-10-31 2008-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552356B2 (en) * 2010-03-01 2013-10-08 Pratt & Whitney Rocketdyne, Inc. Optical power converter
JP5558446B2 (ja) * 2011-09-26 2014-07-23 株式会社東芝 光電変換装置及びその製造方法
CN103810981B (zh) * 2014-01-26 2016-01-06 京东方科技集团股份有限公司 阵列基板和显示面板
CN104035894B (zh) * 2014-06-17 2017-01-25 西安电子科技大学 基于光互连的并行访问存储系统
US11562902B2 (en) * 2020-07-19 2023-01-24 Applied Materials, Inc. Hydrogen management in plasma deposited films

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106157A (en) * 1980-12-24 1982-07-01 Toshiba Corp Integrated circuit
JPS5837977A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置
JPS58196047A (ja) * 1982-05-12 1983-11-15 Tokyo Inst Of Technol 積層光回路
JPS6384063A (ja) * 1986-09-27 1988-04-14 Mitsubishi Electric Corp 積層形半導体集積回路装置
JPH0323671A (ja) * 1989-06-21 1991-01-31 Nippon Sheet Glass Co Ltd 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール
JPH08274296A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 半導体集積回路
JPH10214044A (ja) * 1997-01-31 1998-08-11 Sanyo Electric Co Ltd 表示装置
JPH11251069A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd 表示装置及びその製造方法
JP2000082807A (ja) * 1998-09-04 2000-03-21 Seiko Epson Corp 光伝達手段を備えた装置
JP2001135479A (ja) * 1999-11-08 2001-05-18 Canon Inc 発光素子、並びにそれを用いた画像読取装置、情報処理装置及びディスプレイ装置
JP2002083953A (ja) * 2000-06-30 2002-03-22 Seiko Epson Corp 実装用微小構造体および光伝送装置
JP2002124661A (ja) * 2001-07-06 2002-04-26 Shin Etsu Handotai Co Ltd 半導体装置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1025320A (en) * 1963-05-22 1966-04-06 Matsushita Electric Ind Co Ltd Radiant energy responsive display device
FR2262407B1 (ja) * 1974-02-22 1977-09-16 Radiotechnique Compelec
JPS584470B2 (ja) * 1975-04-02 1983-01-26 株式会社日立製作所 ヒカリケツゴウハンドウタイソウチ オヨビ ソノセイホウ
JPS6130059A (ja) * 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS6182466A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 光センサ
US4811210A (en) * 1985-11-27 1989-03-07 Texas Instruments Incorporated A plurality of optical crossbar switches and exchange switches for parallel processor computer
US4766471A (en) * 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
JPS6351681A (ja) * 1986-08-20 1988-03-04 Agency Of Ind Science & Technol 半導体装置
DE3713067A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement und verfahren zu dessen herstellung
DE3633251A1 (de) * 1986-09-30 1988-03-31 Siemens Ag Optoelektronisches koppelelement
US4843587A (en) * 1987-12-10 1989-06-27 General Dynamics Pomona Division Processing system for performing matrix multiplication
US4830444A (en) * 1987-12-31 1989-05-16 American Telephone And Telegraph Company, At&T Bell Laboratories Optical switch
JPH0215679A (ja) * 1988-07-04 1990-01-19 Ricoh Co Ltd 実装方法
US4988891A (en) * 1989-05-09 1991-01-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor neural network including photosensitive coupling elements
US5339090A (en) * 1989-06-23 1994-08-16 Northern Telecom Limited Spatial light modulators
US5095380A (en) * 1990-02-16 1992-03-10 Nec Corporation Photoelectronic interconnection network for high-speed information processing
GB2245732A (en) * 1990-06-29 1992-01-08 Philips Electronic Associated Optical data processing device
EP0477036B1 (en) * 1990-09-21 1995-12-27 Nippon Sheet Glass Co. Ltd. Optical information transmitting device
US6627953B1 (en) * 1990-12-31 2003-09-30 Kopin Corporation High density electronic circuit modules
US5317436A (en) * 1990-12-31 1994-05-31 Kopin Corporation A slide assembly for projector with active matrix moveably mounted to housing
US5861929A (en) * 1990-12-31 1999-01-19 Kopin Corporation Active matrix color display with multiple cells and connection through substrate
GB9108382D0 (en) * 1991-04-19 1991-06-05 Philips Electronic Associated Opto-electronic memory system
JPH05152608A (ja) * 1991-06-29 1993-06-18 Toshiba Corp 光素子および光バス、およびこれらを用いた光学式プロセツサ間結合網
JP3179523B2 (ja) 1991-08-01 2001-06-25 浜松ホトニクス株式会社 集積化光電論理演算システム及び並列型集積化光電論理演算システム
US5200631A (en) * 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
US5357122A (en) * 1991-09-05 1994-10-18 Sony Corporation Three-dimensional optical-electronic integrated circuit device with raised sections
US5297232A (en) * 1991-10-30 1994-03-22 Westinghouse Electric Corp. Wireless neural network and a wireless neural processing element
US5266794A (en) * 1992-01-21 1993-11-30 Bandgap Technology Corporation Vertical-cavity surface emitting laser optical interconnect technology
KR950004420B1 (ko) 1992-03-30 1995-04-28 주식회사금성사 제어코드 학습 원격제어 수신기와 학습 및 제어방법
GB2267165A (en) * 1992-05-11 1993-11-24 Sharp Kk Optical information processor
US5353247A (en) * 1992-05-27 1994-10-04 Faris Sadeg M Optical mass storage system and memory cell incorporated therein
US5502837A (en) * 1992-08-11 1996-03-26 Sun Microsystems, Inc. Method and apparatus for clocking variable pixel frequencies and pixel depths in a memory display interface
US5249245A (en) * 1992-08-31 1993-09-28 Motorola, Inc. Optoelectroinc mount including flexible substrate and method for making same
JP3019632B2 (ja) * 1992-10-16 2000-03-13 カシオ計算機株式会社 フォトセンサシステム及びその駆動方法
US5291324A (en) * 1992-11-24 1994-03-01 At&T Bell Laboratories Comparison apparatus with freespace optical interconnections between optoelectronic integrated circuits
US5491571A (en) * 1993-01-19 1996-02-13 Hughes Aircraft Company Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
GB9313841D0 (en) 1993-07-05 1993-08-18 Philips Electronics Uk Ltd An electro-optic device
GB9315126D0 (en) * 1993-07-21 1993-09-01 Philips Electronics Uk Ltd Opto-electronic memory systems
DE59405248D1 (de) * 1993-09-23 1998-03-19 Siemens Ag Optokoppler und Verfahren zu dessen Herstellung
US5523704A (en) * 1993-10-04 1996-06-04 Ford Motor Company Method and circuit for actively controlling the transition impedance of multiplex communications nodes
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
US5546209A (en) * 1994-03-11 1996-08-13 University Of Southern California One-to-many simultaneous and reconfigurable optical two-dimensional plane interconnections using multiple wavelength, vertical cavity, surface-emitting lasers and wavelength-dependent detector planes
US5478658A (en) * 1994-05-20 1995-12-26 At&T Corp. Article comprising a microcavity light source
JP3397565B2 (ja) 1996-03-05 2003-04-14 三洋電機株式会社 光伝達電子回路基板および光伝達電子回路基板装置
US5832147A (en) * 1996-11-27 1998-11-03 Motorola, Inc. Holographic optical interconnect system and method for board-to-board and chip-to-chip communication interconnections
US6111902A (en) * 1997-05-09 2000-08-29 The Trustees Of Princeton University Organic semiconductor laser
US6160828A (en) * 1997-07-18 2000-12-12 The Trustees Of Princeton University Organic vertical-cavity surface-emitting laser
US5848214A (en) * 1997-07-16 1998-12-08 The United States Of America As Represented By The Secretary Of The Air Force Optically-guiding multichip module
JPH11251059A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd カラー表示装置
JP3692844B2 (ja) * 1998-07-24 2005-09-07 セイコーエプソン株式会社 電界発光素子、及び電子機器
JP2000058882A (ja) 1998-07-31 2000-02-25 Yoshifumi Ando 半導体メモリの光伝送
US6429461B1 (en) * 1998-10-19 2002-08-06 Rohm Co., Ltd. Surface light emitting devices
JP3959662B2 (ja) 1999-03-23 2007-08-15 セイコーエプソン株式会社 光信号伝送装置およびその製造方法
US20020101816A1 (en) * 1999-05-20 2002-08-01 Michael F. Braitberg Removable optical storage device and system
JP2001068742A (ja) * 1999-08-25 2001-03-16 Sanyo Electric Co Ltd 混成集積回路装置
DE19963165C1 (de) 1999-11-04 2001-03-08 Giesecke & Devrient Gmbh Kartenförmiger Datenträger mit Anzeigeeinrichtung
US6509574B2 (en) * 1999-12-02 2003-01-21 Texas Instruments Incorporated Optocouplers having integrated organic light-emitting diodes
TW480727B (en) * 2000-01-11 2002-03-21 Semiconductor Energy Laboratro Semiconductor display device
EP1281690B1 (en) 2000-03-02 2009-10-14 Sekisui Chemical Co., Ltd. Interlayer film for laminated glass and laminated glass
US6665479B2 (en) * 2000-03-06 2003-12-16 Shayda Technologies, Inc. Polymeric devices including optical waveguide laser and optical amplifier
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US6661940B2 (en) * 2000-07-21 2003-12-09 Finisar Corporation Apparatus and method for rebroadcasting signals in an optical backplane bus system
US6893743B2 (en) * 2000-10-04 2005-05-17 Mitsubishi Chemical Corporation Organic electroluminescent device
GB0024804D0 (en) * 2000-10-10 2000-11-22 Microemissive Displays Ltd An optoelectronic device
US20020159487A1 (en) * 2001-01-19 2002-10-31 Siros Technologies, Inc. Chirp-free directly modulated light source with integrated wavelocker
US20060082627A9 (en) * 2001-02-27 2006-04-20 Bright Christopher J Formulation and method for depositing a material on a substrate
US6527460B2 (en) * 2001-06-27 2003-03-04 International Business Machines Corporation Light emitter control system
JP3881888B2 (ja) * 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
KR20030068415A (ko) * 2002-02-14 2003-08-21 샤프 가부시키가이샤 표시장치, 전자기기 및 카메라
US6657235B1 (en) * 2002-05-22 2003-12-02 Agilent Technologies, Inc. Optical excitation/detection device using discrete photoemitter devices
JP4373063B2 (ja) * 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
JP4094386B2 (ja) * 2002-09-02 2008-06-04 株式会社半導体エネルギー研究所 電子回路装置
JP4574118B2 (ja) * 2003-02-12 2010-11-04 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8283679B2 (en) * 2003-06-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having light-emitting element and light-receiving element for transmitting among circuits formed over the plurality of substrates

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57106157A (en) * 1980-12-24 1982-07-01 Toshiba Corp Integrated circuit
JPS5837977A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置
JPS58196047A (ja) * 1982-05-12 1983-11-15 Tokyo Inst Of Technol 積層光回路
JPS6384063A (ja) * 1986-09-27 1988-04-14 Mitsubishi Electric Corp 積層形半導体集積回路装置
JPH0323671A (ja) * 1989-06-21 1991-01-31 Nippon Sheet Glass Co Ltd 集積化機能デバイス及びその製造方法並びにこのデバイスを用いた機能モジュール
JPH08274296A (ja) * 1995-03-29 1996-10-18 Hitachi Ltd 半導体集積回路
JPH10214044A (ja) * 1997-01-31 1998-08-11 Sanyo Electric Co Ltd 表示装置
JPH11251069A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd 表示装置及びその製造方法
JP2000082807A (ja) * 1998-09-04 2000-03-21 Seiko Epson Corp 光伝達手段を備えた装置
JP2001135479A (ja) * 1999-11-08 2001-05-18 Canon Inc 発光素子、並びにそれを用いた画像読取装置、情報処理装置及びディスプレイ装置
JP2002083953A (ja) * 2000-06-30 2002-03-22 Seiko Epson Corp 実装用微小構造体および光伝送装置
JP2002124661A (ja) * 2001-07-06 2002-04-26 Shin Etsu Handotai Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016503582A (ja) * 2012-11-14 2016-02-04 クアルコム，インコーポレイテッド シリコン貫通光インターコネクト

Also Published As

Publication number Publication date
US20040007706A1 (en) 2004-01-15
CN100341158C (zh) 2007-10-03
EP2312566A2 (en) 2011-04-20
CN1458695A (zh) 2003-11-26
EP1363149A3 (en) 2004-08-18
TWI279004B (en) 2007-04-11
CN101122660A (zh) 2008-02-13
EP1363149A2 (en) 2003-11-19
TW200308098A (en) 2003-12-16
KR20030088372A (ko) 2003-11-19
US7342258B2 (en) 2008-03-11
EP2312566A3 (en) 2011-08-31

Similar Documents

Publication Publication Date Title
JP2003332560A (ja) 半導体装置及びマイクロプロセッサ
JP6997231B2 (ja) 発光装置
JP4574158B2 (ja) 半導体表示装置及びその作製方法
US6894432B2 (en) Light emitting device and production method thereof
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
KR20070074594A (ko) 유기 발광 다이오드들과 함께 집적된 산화 아연 로우 및컬럼 드라이버들을 이용하는 방법 및 디스플레이
JP2005518557A (ja) アクティブマトリックス型有機電界発光表示装置及びその製造方法
JP2005038833A (ja) 発光装置及び発光装置の作製方法
JP2003229283A (ja) 平面表示装置およびその製造方法
JP2002083689A (ja) 発光装置
KR100821604B1 (ko) 배선 기판, 전기 광학 장치, 전자 기기, 배선 기판의 제조방법, 전기 광학 장치의 제조 방법, 및 전자 기기의 제조방법
KR101795997B1 (ko) 유기발광다이오드 표시장치 및 그 제조 방법
WO2024017060A1 (zh) 显示基板及显示装置
KR101139283B1 (ko) 반도체 장치
CN115732572A (zh) 具有氧化物半导体的显示装置
CN111627963A (zh) 一种像素单元及显示面板
JP2007258189A (ja) 発光装置の作製方法
JP2003151770A (ja) 自己発光表示装置
JP5525868B2 (ja) 発光装置および半導体装置
JP5127853B2 (ja) 表示装置
JP2004327977A (ja) 薄膜トランジスタ及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100303

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100331

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100514

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120201