JP2003332353A - Semiconductor device for communication equipment and equipment for communication system - Google Patents
Semiconductor device for communication equipment and equipment for communication systemInfo
- Publication number
- JP2003332353A JP2003332353A JP2002134212A JP2002134212A JP2003332353A JP 2003332353 A JP2003332353 A JP 2003332353A JP 2002134212 A JP2002134212 A JP 2002134212A JP 2002134212 A JP2002134212 A JP 2002134212A JP 2003332353 A JP2003332353 A JP 2003332353A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- layer
- lattice constant
- communication equipment
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 通信技術において重要な役割を果たすヘテロ
接合電界効果型トランジスタにおいて、高速化、高耐圧
化を同時に実現すること。
【解決手段】 ヘテロ接合電界効果型トランジスタにお
いて二次元電子ガスの流れるチャネル層に対して引張り
歪みをあたえるとともに価電子帯側のバンド不連続を調
節してバンド構造を最適化する。従来よりも高い移動度
と高いキャリア濃度をもつ二次元電子ガスを実現するの
でより高速に動作し、なおかつ電離衝突によるイオン化
を抑制することにより高耐圧化が図れる。
(57) [Problem] To simultaneously realize high speed and high breakdown voltage in a heterojunction field effect transistor which plays an important role in communication technology. SOLUTION: In a hetero-junction field-effect transistor, a band structure is optimized by applying tensile strain to a channel layer through which a two-dimensional electron gas flows and adjusting band discontinuity on a valence band side. Since a two-dimensional electron gas having a higher mobility and a higher carrier concentration than in the prior art is realized, the device operates at a higher speed, and a high breakdown voltage can be achieved by suppressing ionization due to ionization collision.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ヘテロ接合電界効
果型トランジスタとその製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a heterojunction field effect transistor and a method for manufacturing the same.
【0002】[0002]
【従来の技術】従来から、InP基板に格子整合するI
nAlAs/InGaAsへテロ接合を用いたヘテロ接
合電界効果型トランジスタ(以下、HFETと記す)の
高性能化が進められ、集積回路への応用が盛んである。2. Description of the Related Art Conventionally, I that is lattice-matched to an InP substrate
Heterojunction field effect transistors (hereinafter referred to as HFETs) using nAlAs / InGaAs heterojunctions have been advanced in performance and are being applied to integrated circuits.
【0003】図11は、従来の代表的なHFETの断面
構造図である。図11に示すように、半絶縁性のInP
基板1101上に、バッファー層であるアンドープのI
nAlAs層1102(以下、アンドープであることを
i−と記す)を2000Å、チャネル層となるi−In
GaAs層1103を150Å、スペーサ層としてIn
AlAs層1104を20Å、例えば5×1012cm
−2の面密度のSiを有する原子層ドーピング面からな
るキャリア供給層1105を、バリア層としてInAl
As層1106を150Å、1×1019cm−3のS
iを有するn+−InGaAs層1107をキャップ層
として順次エピタキシャル工法により成長させている。FIG. 11 is a sectional structural view of a typical conventional HFET. As shown in FIG. 11, semi-insulating InP
A buffer layer, undoped I, is formed on the substrate 1101.
The nAlAs layer 1102 (hereinafter, undoped is referred to as i-) is 2000 Å, i-In serving as a channel layer
The GaAs layer 1103 is 150 Å and the spacer layer is In
The AlAs layer 1104 is set to 20 Å, for example, 5 × 1012 cm
-2 is used as a barrier layer for the carrier supply layer 1105 having an atomic layer doping surface having Si with a surface density of -2.
As layer 1106 is 150 Å, 1 × 1019 cm-3 S
The n + -InGaAs layer 1107 having i is used as a cap layer and grown sequentially by the epitaxial method.
【0004】当該半導体表面層には、例えばAuGe/
Ni等によるソース電極1110及びドレイン電極11
09のオーミックコンタクト領域が形成され、二次元電
子ガス1108と電気的に接続されている。ゲート電極
1111の領域はエッチングによりキャップ層1107
を除去し、バリア層1106上にゲート電極1111が
形成されている。The semiconductor surface layer is, for example, AuGe /
Source electrode 1110 and drain electrode 11 made of Ni or the like
09 ohmic contact region is formed and electrically connected to the two-dimensional electron gas 1108. The region of the gate electrode 1111 is etched to form a cap layer 1107.
And the gate electrode 1111 is formed on the barrier layer 1106.
【0005】ゲート電極1111の領域に印加する電圧
により、高い移動度の二次元電子ガス1108の濃度を
変化させ、ソース電極1110とドレイン電極1109
に流れる電流を制御することにより、トランジスタ動作
を得る。The concentration of the two-dimensional electron gas 1108 having high mobility is changed by the voltage applied to the region of the gate electrode 1111 so that the source electrode 1110 and the drain electrode 1109 can be changed.
Transistor operation is obtained by controlling the current flowing through.
【0006】[0006]
【発明が解決しようとする課題】上記構造のHFETで
は、キャリアが走行するチャネル層1103に、InP
に格子整合したInGaAsを使用している。また、I
nGaAsチャネル層1103に隣接するようにInA
lAsスペーサ層1104が用いられているが、この層
はInGaAsとの間に0.5eVの伝導帯バンド不連
続量を持ち、これによって二次元電子ガスの強い閉じこ
めを実現している。また、InGaAs層は電子の有効
質量が小さく、高い移動度を実現することができるの
で、トランジスタの高周波特性にとっては有利である。In the HFET having the above structure, InP is formed in the channel layer 1103 in which carriers travel.
InGaAs that is lattice-matched to is used. Also, I
InA so as to be adjacent to the nGaAs channel layer 1103
Although the 1As spacer layer 1104 is used, this layer has a conduction band discontinuity amount of 0.5 eV with InGaAs, which realizes strong confinement of the two-dimensional electron gas. In addition, the InGaAs layer has a small effective mass of electrons and can achieve high mobility, which is advantageous for the high-frequency characteristics of the transistor.
【0007】しかしながらその反面、InP基板に格子
整合したInGaAsはバンドギャップが0.77eV
と小さく、衝突イオン化が起こりやすいとともに走行中
のキャリアが大きな運動エネルギーを持ったときにより
上の準位へ遷移しやすい。On the other hand, however, InGaAs lattice-matched with the InP substrate has a band gap of 0.77 eV.
Is small, collision ionization is likely to occur, and when the traveling carrier has large kinetic energy, it is more likely to transit to the upper level.
【0008】衝突イオン化が起こると電子・ホール対が
生成される。このうち電子は他のキャリア電子と同様に
ドレイン電極へと流れるが、ホールはエネルギー障壁の
存在によってソース・ドレイン電極へ流れることができ
ない。また、チャネル層とバッファ層の間にもホールに
とってのエネルギー障壁があり、衝突イオン化によって
チャネル層内に生成されたホールはチャネル層内に蓄積
したままとなる。さらに衝突イオン化の頻度が高くなる
とホール濃度が高くなり、一部のホールはゲート電極に
流れ込むためゲートリーク電流の原因の一つとなる。When impact ionization occurs, electron-hole pairs are generated. Of these, electrons flow to the drain electrode like other carrier electrons, but holes cannot flow to the source / drain electrodes due to the existence of the energy barrier. There is also an energy barrier for holes between the channel layer and the buffer layer, and holes generated in the channel layer by impact ionization remain accumulated in the channel layer. Further, as the frequency of impact ionization increases, the hole concentration increases, and some holes flow into the gate electrode, which is one of the causes of the gate leakage current.
【0009】またチャネル内に蓄積したホールはトラン
ジスタ内のポテンシャル分布を変化させ、ソース抵抗や
しきい値電圧を変化させ、その結果として、トランジス
タの出力特性が不安定となる。さらにそれらの特性の変
化がドレイン電流の増加を誘起し、電流の増加が衝突イ
オン化をさらに増加させることによってトランジスタの
破壊に至ることもある。すなわちホールの蓄積によって
トランジスタの耐圧は著しく低下する。Further, the holes accumulated in the channel change the potential distribution in the transistor, change the source resistance and the threshold voltage, and as a result, the output characteristics of the transistor become unstable. In addition, changes in these characteristics may induce an increase in drain current, which may lead to transistor breakdown by further increasing impact ionization. That is, the breakdown voltage of the transistor is significantly reduced due to the accumulation of holes.
【0010】一方、衝突イオン化が起こるまでのエネル
ギーを持っていないとしても走行中のキャリアが大きな
運動エネルギーを持ったときにより上の準位へ遷移して
しまうとキャリアの閉じこめが弱くなり、移動度が下が
るという問題がある。On the other hand, even if the carrier does not have the energy required for collisional ionization to occur, if the traveling carrier has a large kinetic energy and transitions to an upper level, the trapping of the carrier becomes weak and the mobility is increased. There is a problem that
【0011】本発明が解決しようとする課題は、上記の
問題を解決し、耐圧性、特性安定化に優れ、ゲートリー
ク電流が低減されたHFETを提供することである。The problem to be solved by the present invention is to solve the above problems and to provide an HFET having excellent withstand voltage and stable characteristics, and having a reduced gate leakage current.
【0012】[0012]
【課題を解決するための手段】上記の問題は衝突イオン
化によって生成されたホールがチャネル内に蓄積するこ
とであり、低いバンドギャップエネルギーを持つ材料で
チャネルを動作せざるを得ないことに起因する。バンド
ギャップエネルギーが低いことは電子の有効質量が軽い
ことと等価であり、高速動作には欠かせない特性であ
る。従って、電子が流れるチャネル部分には極力エネル
ギーギャップの低い材料を使用したうえで二次元電子ガ
スの閉じこめを強力にし、衝突イオン化を抑制してホー
ルが生成されないようにしておく必要がある。また、高
濃度で高移動度の二次元電子ガスを発生させるためには
閉じこめが十分になされている必要があるので、チャネ
ル層とスペーサ層との界面に存在する伝導帯側バンド不
連続量は極力大きくあるべきである。このように超高移
動度の状態を作り上げることによって、HFETにおけ
るドレインソース間の加速電界は小さくすることがで
き、同時に相互コンダクタンスが大きくとれるようにな
るため雑音指数に関しても改善が図れるようになる。The above-mentioned problem is that holes generated by impact ionization are accumulated in the channel, and it is necessary to operate the channel with a material having a low band gap energy. . A low bandgap energy is equivalent to a low effective mass of electrons, which is an essential property for high-speed operation. Therefore, it is necessary to use a material having a low energy gap as much as possible in the channel portion where electrons flow, and to strengthen the confinement of the two-dimensional electron gas to suppress impact ionization and prevent holes from being generated. Further, since confinement is required to be sufficient to generate a high-concentration and high-mobility two-dimensional electron gas, the amount of conduction band side band discontinuity existing at the interface between the channel layer and the spacer layer is It should be as big as possible. By creating a state of ultra-high mobility in this way, the acceleration electric field between the drain and source in the HFET can be made small, and at the same time, the mutual conductance can be made large, so that the noise figure can also be improved.
【0013】これらの目的を達成するために、本発明に
おいてはチャネル層へ引っ張り歪みを加えて二次元電子
ガスの移動度を高める。また、スペーサ層にはSb(ア
ンチモン)系材料を導入し、チャネル層へはP(燐)や
N(窒素)などのV族元素を積極的に使用した材料を導
入することでエネルギーバンドギャップを大きく変える
ことなく二次元電子ガスの閉じこめを維持し、なおかつ
チャネル層とバッファ層の間にあるエネルギー障壁を低
くする。In order to achieve these objects, in the present invention, tensile strain is applied to the channel layer to increase the mobility of the two-dimensional electron gas. In addition, by introducing an Sb (antimony) -based material into the spacer layer and into the channel layer by using a material that positively uses a group V element such as P (phosphorus) and N (nitrogen), the energy bandgap is increased. The confinement of the two-dimensional electron gas is maintained without much change, and the energy barrier between the channel layer and the buffer layer is lowered.
【0014】[0014]
【発明の実施の形態】(実施例1)本発明の第1の実施
例について、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) A first embodiment of the present invention will be described with reference to the drawings.
【0015】図1はasなる格子定数を持つ基板もしく
は下地となる材料に対してa(a>asまたはa<as)
という格子定数の異なる材料を積層する場合の格子変形
の様子と応力のかかり方を示したものである。もちろ
ん、この格子定数差が大きすぎれば材料自身に破断が生
じるため転位や欠陥の発生を伴って歪みを緩和すること
になる。よって、以下の説明はすべて歪み臨界膜厚を超
えていない状態での話である。[0015] Figure 1 is a relative material comprising a substrate or base having a s becomes a lattice constant (a> a s or a <a s)
Shows how the lattice deformation occurs and how stress is applied when materials with different lattice constants are laminated. Of course, if the difference in the lattice constant is too large, the material itself will be broken, and the strain will be relaxed along with the generation of dislocations and defects. Therefore, the following explanations are all about the condition where the strain critical film thickness is not exceeded.
【0016】図1に示したように、下地となる材料より
も大きな格子定数を持つ材料を積層しようとすると、そ
の材料は横方向の格子定数を下地の層にそろえようとす
るので圧縮応力がかかり、一方で縦方向の格子定数を大
きくしてエピタキシャル成長をする。また、下地となる
材料よりも小さな格子定数を持つ材料を積層しようとす
るとその材料は横方向の格子定数を下地の層にそろえよ
うとするので引張り応力がかかり、一方で縦方向の格子
定数を小さくしてエピタキシャル成長をする。As shown in FIG. 1, when a material having a lattice constant larger than that of the underlying material is laminated, the material tries to align the lateral lattice constant with the underlying layer, so that the compressive stress is increased. On the other hand, epitaxial growth is performed by increasing the lattice constant in the vertical direction. Also, when trying to stack a material having a lattice constant smaller than that of the underlying material, the material tries to align the lateral lattice constant with the underlying layer, so tensile stress is applied, while the longitudinal lattice constant is increased. It is made smaller and epitaxial growth is performed.
【0017】このように自らの格子定数を変化させるこ
とによって下地の材料に横方向の格子定数を揃えようと
することで自らは格子を変形させているので、その変形
に応じてバンド構造も変化を受ける。その様子を示した
ものが図2である。Since the lattice is deformed by trying to make the lattice constant in the lateral direction uniform with the underlying material by changing the lattice constant in this way, the band structure also changes according to the deformation. Receive. This is shown in FIG.
【0018】図2では、一例としてInP基板上のIn
GaAsについて示す。In1-xGaxAsはその組成が
In0.53Ga0.47Asの時にInP基板と格子整合し、
このときのバンドギャップエネルギーは0.77eVと
なる。このときのポテンシャル状態を示したものが図2
(b)である。ここで注目すべきは価電子帯の重い正孔
(HH)と軽い正孔(LH)は縮体しており、運動量0
の点、即ちk=0の点では両者が重なり合っていること
である。In FIG. 2, as an example, In on an InP substrate is used.
It shows about GaAs. In 1-x Ga x As is lattice-matched with the InP substrate when its composition is In 0.53 Ga 0.47 As,
The band gap energy at this time is 0.77 eV. Figure 2 shows the potential state at this time.
It is (b). It should be noted here that the heavy holes (HH) and the light holes (LH) in the valence band are condensed and have a momentum of 0.
In other words, at the point of, that is, at the point of k = 0, both are overlapping.
【0019】この状態に対し、Inの組成を増やすと
(x<0.47)InGaAsの格子定数はInPより
も大きくなり、x<0.47の状態となるわけだから歪
みを考慮しなければ図2に点線で示したようにバンドギ
ャップエネルギーは小さくなるべきである。In contrast to this state, when the In composition is increased (x <0.47), the lattice constant of InGaAs becomes larger than that of InP, and the state of x <0.47 is obtained. The band gap energy should be small, as indicated by the dashed line in 2.
【0020】ところが今論じているように、InPより
も格子定数が大きいような組成のInGaAsをエピタ
キシャル成長させると前述のように圧縮応力がかかり、
図2(a)の状態となる。図2(a)に示したように本
来ならばエネルギーバンドギャップはInPに格子整合
している状態よりも図2の点線で示したように小さくな
るはずであるが圧縮応力がかかっているため組成から割
り出されるバンドギャップよりも大きなバンドギャップ
を持つことになる。また、同時にHHとLHの状態関数
は縮退がとけ、各々のポテンシャル頂上位置は分離し、
圧縮応力がかかっている場合にはHHがLHの上に来る
ことになる。なお、δは歪みによるバンドギャップの変
化量であって、ここではδを伝導帯側に2/3、価電子
帯側に1/3で割り振られる。またξはHHとLHの分
離した量を等分した値である。この場合のバンドギャッ
プは電子のポテンシャル極小とHHのポテンシャル極大
の間で見ることになるわけであるが、その大きさは組成
から求められるバンドギャップエネルギーをEg(x)
として、
Eg(x)−δEhy+ξ
となる。However, as just discussed, when epitaxially growing InGaAs having a composition having a lattice constant larger than that of InP, compressive stress is applied as described above,
The state shown in FIG. As shown in FIG. 2 (a), the energy band gap should be smaller than that in the case of lattice matching with InP as shown by the dotted line in FIG. 2, but the composition due to the compressive stress. It will have a larger bandgap than that calculated from. At the same time, the state functions of HH and LH are degenerated, and the potential top positions are separated,
When compressive stress is applied, HH will come above LH. It should be noted that δ is the amount of change in the band gap due to strain, and here, δ is allocated to the conduction band side by 2/3 and the valence band side by 1/3. Further, ξ is a value obtained by equally dividing the separated amount of HH and LH. The band gap in this case is to be seen between the potential maximum of the electron and the potential maximum of HH, and the magnitude is the band gap energy obtained from the composition Eg (x).
Then, Eg (x) −δEhy + ξ.
【0021】一方、Inの組成を減らすと(x>0.4
7)InGaAsの格子定数はInPよりも小さくな
り、x>0.47の状態となるわけだから歪みを考慮し
なければ図2に点線で示したようにバンドギャップエネ
ルギーは大きくなるべきである。ところが今論じている
ように、InPよりも格子定数が小さいような組成のI
nGaAsをエピタキシャル成長させると前述のように
引張り応力がかかり、図2(c)の状態となる。図2
(c)に示したように本来ならばエネルギーバンドギャ
ップはInPに格子整合している状態よりも図2の点線
で示したように大きくなるはずであるが、引張り応力が
かかっているため組成から割り出されるバンドギャップ
よりも小さなバンドギャップを持つことになる。また、
同時にHHとLHの状態関数は縮退がとけ、圧縮の時と
同じように各々のポテンシャル頂上位置は分離し、引張
り応力がかかっている場合は圧縮応力の時とは逆にLH
がHHの上に来る。なお、δは歪みによるバンドギャッ
プの変化量であって、ここではδを伝導帯側に2/3、
価電子帯側に1/3で割り振られる。またξはHHとL
Hの分離した量を等分した値である。この場合のバンド
ギャップエネルギーは電子のポテンシャル極小とLHの
ポテンシャル極大の間で見ることになるわけであるが、
その大きさは組成から求められるバンドギャップエネル
ギーをEg(x)として、
Eg(x)−δEhy−ξ
となる。On the other hand, when the composition of In is reduced (x> 0.4)
7) Since the lattice constant of InGaAs is smaller than that of InP and x> 0.47, the band gap energy should be large as shown by the dotted line in FIG. 2 unless strain is taken into consideration. However, as I have just discussed, I with a composition such that the lattice constant is smaller than that of InP.
When nGaAs is epitaxially grown, tensile stress is applied as described above, and the state shown in FIG. 2C is obtained. Figure 2
As shown in (c), the energy band gap should be larger than that in the lattice matching with InP as shown by the dotted line in FIG. 2, but due to the tensile stress, the composition is different from the composition. It will have a smaller bandgap than the indexed bandgap. Also,
At the same time, the state functions of HH and LH are degenerated, and the respective potential peak positions are separated as in the case of compression, and when tensile stress is applied, LH is opposite to that of compression stress.
Comes over HH. Note that δ is the amount of change in the band gap due to strain, and here, δ is 2/3 on the conduction band side,
It is allocated at 1/3 on the valence band side. Ξ is HH and L
It is a value obtained by equally dividing the separated amount of H. The band gap energy in this case is to be seen between the potential minimum of the electron and the potential maximum of the LH.
The magnitude is Eg (x) −δEhy−ξ, where Eg (x) is the band gap energy obtained from the composition.
【0022】上記の説明では、組成を変えることによっ
てバンドギャップエネルギーが変化すると同時に歪みの
効果によってもバンドギャップエネルギーが変わってし
まっているので話が複雑になっているが、もしバンドギ
ャップエネルギーが変わらない状態を想定して以上をま
とめると、圧縮応力がかかればバンドギャップエネルギ
ーは本来の値よりも大きくなり、引っ張り応力を加えれ
ばバンドギャップエネルギーは本来の値よりも小さくな
る。In the above description, the bandgap energy is changed by changing the composition, and at the same time, the bandgap energy is also changed by the effect of strain, which makes the story complicated, but if the bandgap energy is changed. Summing up the above assuming that there is no state, the band gap energy becomes larger than the original value when a compressive stress is applied, and becomes smaller than the original value when a tensile stress is applied.
【0023】次に歪みを加えた場合にヘテロ界面で生じ
ている現象について図3を用いて説明する。In組成を
増やした場合、前述したようにx<0.47となり圧縮
応力がかかる。このときのバンドギャップエネルギーは
組成から割り出される大きさよりも大きくなることは前
述したとおりである。図3(a)の点線で示したEg Aが
組成から割り出されるバンドギャップエネルギーであ
り、圧縮歪みによって伝導帯側でδEc、価電子帯側で
はHHとLHの分離が生じると共にδEvだけ位置がず
れ、最終的には図3(a)の実線で示したようにヘテロ
界面が形成される。このときδは伝導帯側に2/3、価
電子帯側に1/3で割り振られるわけであるが、伝導帯
側は単純に2/3Ehyだけ増えるのに対し、価電子帯
側は若干複雑である。すなわち、1/3Ehyだけの増
加分が価電子帯側に割り振られることは変わりないが、
価電子帯側ではHHとLHの分離が生じるため組成から
割り出されるバンドギャップエネルギーの価電子帯側頂
上を1/3Ehyだけ下げた位置から見てHH側にξだ
け上がり、LH側にξだけ下がることになる。よって価
電子帯側の変化量は「1/3Ehy−ξ」となる。この
様子は図2(a)と図3(a)の両方に示した。また、
このことから図3(a)において示したバンド不連続量
は組成から割り出されるInPとの伝導帯側の不連続量
ΔEcに対しては「ΔEc−2/3Ehy」、おなじく
組成から割り出されるInPとの価電子帯側の不連続量
ΔEvに対しては「ΔEv−1/3Ehy+ξ」という
ことになる。Next, the phenomenon occurring at the hetero interface when strain is applied will be described with reference to FIG. When the In composition is increased, x <0.47 and the compressive stress is applied as described above. As described above, the band gap energy at this time becomes larger than the size determined from the composition. A bandgap energy E g A indicated by a dotted line in FIG. 3 (a) is indexed from the composition, .DELTA.Ec in the conduction band by the compression strain, Delta] Ev only the position with the separation of the HH and LH occurs in the valence band side And the hetero interface is finally formed as shown by the solid line in FIG. At this time, δ is allocated to the conduction band side by 2/3 and the valence band side by 1/3, but the conduction band side simply increases by 2 / 3Ehy, while the valence band side is slightly complicated. Is. That is, the increase of only 1/3 Ehy is allocated to the valence band side,
On the valence band side, HH and LH are separated, so the band gap energy calculated from the composition rises by ξ toward the HH side and ξ toward the LH side when viewed from the position where the valence band side peak is lowered by 1/3 Ehy. Will go down. Therefore, the amount of change on the valence band side is “1 / 3Ehy−ξ”. This state is shown in both FIG. 2 (a) and FIG. 3 (a). Also,
From this, the amount of band discontinuity shown in FIG. 3A is determined from the composition, which is “ΔEc−2 / 3Ehy” for the discontinuity amount ΔEc on the conduction band side with InP which is determined from the composition. For the discontinuity amount ΔEv with InP on the valence band side, it is “ΔEv−1 / 3Ehy + ξ”.
【0024】このことからも解るように圧縮応力がかか
っている場合には組成から割り出されるバンドギャップ
エネルギーよりも大きなエネルギーとなると共に、その
広がり方の割合は伝導帯側により多く割かれることにな
る。つまり、価電子帯側の不連続量ΔEvは差が縮まる
方向にヘテロ接合が形成されることになる。As can be seen from this fact, when compressive stress is applied, the energy becomes larger than the band gap energy determined from the composition, and the rate of its spread is divided more toward the conduction band side. Become. That is, the heterojunction is formed in the direction in which the difference in the discontinuity amount ΔEv on the valence band side is reduced.
【0025】一方、In組成を減らした場合、前述した
ようにx>0.47となり引張り応力がかかる。このと
きのバンドギャップエネルギーは組成から割り出される
大きさよりも小さくなることは前述したとおりである。
図3(b)の点線で示したE g Aが組成から割り出される
バンドギャップエネルギーであり、引張り歪みによって
伝導帯側でδEc、価電子帯側ではHHとLHの分離が
生じると共にδEvだけ位置がずれ、最終的には図3
(b)の実線で示したようにヘテロ界面が形成される。
このときδは伝導帯側に2/3、価電子帯側に1/3で
割り振られるわけであるが、伝導帯側は単純に2/3E
hyだけ減るのに対し、価電子帯側は若干複雑である。
すなわち、1/3Ehyだけの減少分が価電子帯側に割
り振られることは変わりがないが、価電子帯側ではHH
とLHの分離が生じるため組成から割り出されるバンド
ギャップエネルギーの価電子帯側頂上を1/3Ehyだ
け上げた位置から見てLH側にξだけ上がり、HH側に
ξだけ下がることになる。よって価電子帯側の変化量は
「1/3Ehy+ξ」となる。この様子は図2(c)と
図3(b)の両方に示した。また、このことから図3
(b)において示したバンド不連続量は組成から割り出
されるInPとの伝導帯側の不連続量ΔEcに対しては
「ΔEc+2/3Ehy」、おなじく組成から割り出さ
れるInPとの価電子帯側の不連続量ΔEvに対しては
「ΔEv+1/3Ehy+ξ」ということになる。On the other hand, when the In composition is reduced,
Thus, x> 0.47 and tensile stress is applied. This and
Bandgap energy of mushrooms is determined from composition
As described above, it is smaller than the size.
E shown by the dotted line in FIG. g AIs determined from the composition
Bandgap energy, depending on tensile strain
ΔEc is on the conduction band side, and HH and LH are separated on the valence band side.
As it occurs, the position shifts by δEv, and finally, as shown in FIG.
A hetero interface is formed as shown by the solid line in (b).
At this time, δ is 2/3 on the conduction band side and 1/3 on the valence band side.
It is allocated, but the conduction band side is simply 2 / 3E
While it is reduced by hy, the valence band side is slightly complicated.
That is, the decrease of only 1/3 Ehy is divided to the valence band side.
It is still shaken, but HH on the valence band side
Band that can be determined from the composition because separation of LH and LH occurs
The top of the gap energy on the valence band side is 1/3 Ehy
When viewed from the raised position, it rises by ξ to the LH side and then to the HH side.
It will be lowered by ξ. Therefore, the amount of change on the valence band side is
It becomes “1 / 3Ehy + ξ”. This is shown in Figure 2 (c)
Both are shown in FIG. Also, from this,
The band discontinuity amount shown in (b) is calculated from the composition.
The discontinuity amount ΔEc on the conduction band side with InP is
"ΔEc + 2 / 3Ehy", determined from the same composition
The discontinuity ΔEv on the valence band side with InP
This means “ΔEv + 1 / 3Ehy + ξ”.
【0026】このことからも解るように引張り応力がか
かっている場合には組成から割り出されるバンドギャッ
プエネルギーよりも小さなエネルギーとなると共に、そ
の広がり方の割合は圧縮応力の時とは異なり、歪みの量
やIn組成によって多少異なる。ただし、現実問題とし
て非常に大きな歪みを与えることは結晶の品質を著しく
劣化させてしまうので、必要以上に大きな歪みを与える
ことは好ましくないためバンドギャップの広がり方の割
合はおおむね均等になるものと考えて良い。As can be seen from this, when a tensile stress is applied, the energy becomes smaller than the bandgap energy determined from the composition, and the rate of its spread is different from that at the time of compressive stress. And the In composition. However, as a practical matter, giving a very large strain will significantly deteriorate the quality of the crystal, so it is not preferable to give a larger strain than necessary, so that the proportion of the bandgap expansion should be roughly equal. You can think.
【0027】バンド不連続についての説明をまとめる
と、圧縮応力をかけた場合にはバンドギャップエネルギ
ーが広がり、ΔEcとΔEvは小さくなる。このときの
差の縮み具合は価電子帯側よりも伝導帯側で顕著とな
る。引っ張り応力をかけた場合にはバンドギャップエネ
ルギーが狭くなり、同時にΔEcとΔEvは大きくなる
が、このときの差の広がり具合はほぼ均等である。To summarize the band discontinuity, when compressive stress is applied, the band gap energy expands and ΔEc and ΔEv decrease. The degree of contraction of the difference at this time becomes more remarkable on the conduction band side than on the valence band side. When a tensile stress is applied, the band gap energy becomes narrower and ΔEc and ΔEv become larger at the same time, but the extent of the difference at this time is almost equal.
【0028】また、歪みの効果はそれが引っ張りであっ
ても圧縮であっても電子の散乱を抑制する効果を持って
おり、歪みがかかってさえいれば必然的に電子の移動度
は高まる。Further, the effect of strain has the effect of suppressing the scattering of electrons regardless of whether it is tensile or compressive, and the electron mobility inevitably increases if strain is applied.
【0029】これらのことをHEMTデバイスにおける
チャネル層に応用しようとする場合、移動度は高い方が
良いためバンドギャップを大きくすることは好ましくな
く、またチャネル層とスペーサ層との伝導帯バンド不連
続量が大きくなっていることが重要となってくる。よっ
てチャネル層に加える歪みは引張り歪みであることが必
要条件となる。In the case of applying these things to the channel layer in the HEMT device, it is not preferable to increase the band gap because the mobility is better and the conduction band band discontinuity between the channel layer and the spacer layer is not preferable. It is important that the amount is large. Therefore, the strain applied to the channel layer must be tensile strain.
【0030】以上をふまえて本発明における実施例を具
体的に述べる。Based on the above, the embodiments of the present invention will be specifically described.
【0031】本実施形態のHFETの断面構造を図4に
示す。The cross-sectional structure of the HFET of this embodiment is shown in FIG.
【0032】図4において、401は半絶縁性InP基
板、402はInP基板401に格子整合したアンドー
プInAlAsからなるバッファ層、403は例えばI
nP基板に格子整合したアンドープInGaAsで構成
されチャネル層の一部となっている下部チャネル層、4
04はInP基板よりも格子定数が小さい材料であって
例えばInの組成比が0.53よりも小さい組成のIn
GaAsで構成される本チャネル層、405は例えばア
ンドープのInAlAsで構成されるスペーサ層、40
6は例えば5×1012cm−2の面密度でSiを有す
る原子層ドーピング面からなるキャリア供給層、407
は例えばアンドープInAlAsで構成されるバリア
層、408は1×1019cm−3程度のSiを有する
n+−InGaAsコンタクト層、410はドレイン電
極、411はソース電極、412はゲート電極である。
当該半導体表面には、例えばAuGe/Ni等によるソ
ース電極411及びドレイン電極410のオーミックコ
ンタクト領域が形成され、二次元電子ガス409と電気
的に接続されている。In FIG. 4, 401 is a semi-insulating InP substrate, 402 is a buffer layer made of undoped InAlAs lattice-matched to the InP substrate 401, and 403 is, for example, I.
Lower channel layer 4 composed of undoped InGaAs lattice-matched to the nP substrate and forming a part of the channel layer, 4
Reference numeral 04 denotes a material having a lattice constant smaller than that of the InP substrate, for example, In having a composition ratio of In smaller than 0.53.
This channel layer made of GaAs, 405 is a spacer layer made of, for example, undoped InAlAs, 40
Reference numeral 6 denotes a carrier supply layer composed of an atomic layer doping surface having Si with an area density of 5 × 10 12 cm −2, for example, 407.
Is a barrier layer made of undoped InAlAs, 408 is an n + -InGaAs contact layer having Si of about 1 × 10 19 cm −3, 410 is a drain electrode, 411 is a source electrode, and 412 is a gate electrode.
On the semiconductor surface, ohmic contact regions of the source electrode 411 and the drain electrode 410 made of AuGe / Ni or the like are formed, and are electrically connected to the two-dimensional electron gas 409.
【0033】以上のような構造のHFETを図4に示し
たX−X’の領域で見た場合のバンド構造図を図5に示
す。図5において、501が前述のInGaAs下部チ
ャネル層403を、502が前述のInGaAs本チャ
ネル層404を、503が前述のInAlAsスペーサ
層405を、504が前述のキャリア供給層406を、
505が前述のアンドープInAlAsバリア層407
を、506が二次元電子ガス409をそれぞれバンド構
造図として示したものである。FIG. 5 shows a band structure diagram when the HFET having the above structure is viewed in the region XX 'shown in FIG. In FIG. 5, 501 is the aforementioned InGaAs lower channel layer 403, 502 is the aforementioned InGaAs main channel layer 404, 503 is the aforementioned InAlAs spacer layer 405, and 504 is the aforementioned carrier supply layer 406.
505 is the undoped InAlAs barrier layer 407 described above.
506 is a band structure diagram of the two-dimensional electron gas 409.
【0034】いま、InGaAs本チャネル層502に
おいてIn組成を減らす方向に変化させた場合、x>
0.47となって格子定数が下地にあるInPに格子整
合したInGaAs下部チャネル層501やInGaA
s本チャネル層502の上にあって、InPに格子整合
したInAlAsスペーサ層503に対して格子定数が
小さくなるため、InGaAs本チャネル層502には
引張り応力がかかる。前述したように、このときInG
aAs本チャネル層502のバンドギャップエネルギー
は組成から見積もれば格子整合している場合よりもバン
ドギャップは広がるのであるが、同時に引張り歪みがか
かってくるためバンドギャップは広がらず、一方でΔE
cが大きくなる。例えばx=0.5程度としておくとE
g=0.74eVとなり、ΔEc=0.57eVとな
り、バンドギャップエネルギーはその大きさをやや小さ
くするだけにとどまり、ΔEcを大きくすることができ
る。さらには前述したように歪みの効果によって電子の
散乱が抑制されるため、二次元電子ガス506の移動度
は高くなる。これによって本チャネル層502の材料そ
のものの移動度が高まるとともにΔEcが大きくなるの
で二次元電子ガス506への閉じこめも強くなって移動
度が高まり、HEMT素子としての性能を高めることが
できる。Now, when the In composition in the InGaAs main channel layer 502 is changed so as to be decreased, x>
0.47, and the InGaAs lower channel layer 501 and InGaA whose lattice constant is lattice-matched to the underlying InP.
Since the lattice constant is smaller than that of the InAlAs spacer layer 503 lattice-matched to InP on the s main channel layer 502, tensile stress is applied to the InGaAs main channel layer 502. As mentioned above, InG
The band gap energy of the aAs main channel layer 502 is larger than that in the case where lattice matching is estimated from the composition, but at the same time, tensile strain is applied, so that the band gap does not widen, while ΔE
c becomes large. For example, if x = 0.5, then E
Since g = 0.74 eV and ΔEc = 0.57 eV, the band gap energy can be increased only by slightly reducing the magnitude, and ΔEc can be increased. Further, since the electron scattering is suppressed by the effect of strain as described above, the mobility of the two-dimensional electron gas 506 becomes high. As a result, the mobility of the material itself of the channel layer 502 is increased and ΔEc is increased, so that the confinement in the two-dimensional electron gas 506 is strengthened and the mobility is increased, and the performance as a HEMT element can be improved.
【0035】本発明における第一の実施例では本チャネ
ル層502の格子定数をInPよりも小さくするように
設定することによって本チャネル層502に引張り歪み
を与え、バンドギャップの縮小による材料そのものの移
動度を高める効果とInPに格子整合したInAlAs
スペーサ層503に対する伝導帯バンド不連続ΔEcを
大きくすることの二点が主眼であるので、この用件さえ
満たしていて、バンドギャップエネルギーが1.0eV
以下の材料であれば本チャネル層502に使用する材料
は基本的にはどのような材料であっても良い。In the first embodiment of the present invention, the lattice constant of the channel layer 502 is set smaller than that of InP to give tensile strain to the channel layer 502, and the movement of the material itself due to the reduction of the band gap. InAlAs lattice-matching with InP
Since the two main points are to increase the conduction band discontinuity ΔEc with respect to the spacer layer 503, even this requirement is satisfied, and the band gap energy is 1.0 eV.
Basically, any material may be used for the channel layer 502 as long as it is the following material.
【0036】本発明において、使用している材料はIII
族原料にGa、In、AlをV族原料にN、P、As、
Sbを使用したIII−V族化合物半導体を意識してお
り、以上のような要件を満たしている材料の例をx>
0.47のIn1-xGaxAs以外に挙げるとするならば
InPN、InGaAsP、InGaPN、InGaA
sN、InGaAsPNなどがそれに当たる。In the present invention, the material used is III
Ga, In, and Al are used as group materials, and N, P, As are used as group V materials,
Considering III-V group compound semiconductors using Sb, examples of materials that meet the above requirements x>
InPN, InGaAsP, InGaPN, InGaA, other than 0.47 In 1-x Ga x As
Examples include sN and InGaAsPN.
【0037】なお、歪みの有無にかかわらず基本的には
Pを入れることで価電子帯の頂上位置が下がってΔEv
が小さくなりNを入れることで価電子帯頂上の位置を変
えずに伝導帯極小が下がってΔEcが大きくなる。この
ことをふまえ本実施例のように本チャネル層502に引
張り歪みを与えた場合、ΔEvも大きくなっているの
で、ΔEvを小さくしてΔEcが大きくなるように適切
な材料を選ぶことによってさらなるデバイス特性の向上
が望める。It should be noted that regardless of the presence or absence of distortion, basically by inserting P, the top position of the valence band is lowered and ΔEv
Becomes smaller, and by adding N, the conduction band minimum decreases and ΔEc increases without changing the position of the top of the valence band. Based on this, when tensile strain is applied to the channel layer 502 as in the present example, ΔEv is also increased. Therefore, by further reducing ΔEv and increasing ΔEc, a further device can be obtained. It can be expected to improve the characteristics.
【0038】さらには同様な理由によってInPに格子
整合したInAlAsスペーサ層503は必ずしもIn
0.48Al0.52Asである必要はなく、III族元素として
のAlに対してV族元素のAs,P,Sbを混ぜ合わせ
た混晶をHFET素子のバリア層及び/又はスペーサ層
へ導入することでもデバイス特性の向上が望める。For the same reason, the InAlAs spacer layer 503 lattice-matched with InP is not necessarily In.
It does not have to be 0.48 Al 0.52 As, and it is also possible to introduce a mixed crystal in which Al, which is a group III element, and As, P, Sb of a group V element are mixed into the barrier layer and / or the spacer layer of the HFET element. Improvement of device characteristics can be expected.
【0039】また、引っ張り歪みを与えるに際して本チ
ャネル層502の組成を一意的に決め、InP基板に格
子整合した下部チャネル層501の上にエピタキシャル
成長する構造で説明してきたが本チャネル層502の組
成はInPへの格子整合状態から所望の歪み量になるま
で連続的に変化させる構造であっても良い。その際、本
チャネル層502は成長初期段階ではInP基板に格子
整合しているのだから下部チャネル層501は無くても
前述してきたようなHEMT素子の特性向上が遜色なく
得られる。The composition of the channel layer 502 is uniquely determined when the tensile strain is applied, and the epitaxial growth is performed on the lower channel layer 501 lattice-matched to the InP substrate. However, the composition of the channel layer 502 is as follows. The structure may be such that the lattice matching state with InP is continuously changed until the desired strain amount is obtained. At this time, since the channel layer 502 is lattice-matched to the InP substrate in the initial stage of growth, the above-described improvement in the characteristics of the HEMT device can be obtained without any problem even without the lower channel layer 501.
【0040】(実施例2)本発明の第2の実施例につい
て、図面を参照しながら説明する。本実施形態のHFE
Tの断面構造を図6に示す。図6において、601は半
絶縁性InP基板、602は例えばアンドープInAl
Asからなるバッファ層、603は例えばInGaAs
からなるチャネル層、604は例えばアンドープのAl
AsSbで構成されるスペーサ層、605は例えば5×
1012cm−2の面密度でSiを有する原子層ドーピ
ング面からなるキャリア供給層、606は例えばアンド
ープAlAsSbで構成されるバリア層、607は1×
1019cm−3程度のSiを有するn+−InGaA
sコンタクト層、609はドレイン電極、610はソー
ス電極、611はゲート電極である。当該半導体表面に
は、例えばAuGe/Ni等によるソース電極610及
びドレイン電極609のオーミックコンタクト領域が形
成され、二次元電子ガス608と電気的に接続されてい
る。(Embodiment 2) A second embodiment of the present invention will be described with reference to the drawings. HFE of this embodiment
The sectional structure of T is shown in FIG. In FIG. 6, 601 is a semi-insulating InP substrate, and 602 is, for example, undoped InAl.
A buffer layer made of As, 603 is, for example, InGaAs
And a channel layer 604 made of, for example, undoped Al
A spacer layer made of AsSb, 605 is, for example, 5 ×
A carrier supply layer composed of an atomic layer doping surface having Si at an area density of 1012 cm −2, 606 is a barrier layer composed of, for example, undoped AlAsSb, and 607 is 1 ×.
N + -InGaA having Si of about 1019 cm-3
s contact layer, 609 is a drain electrode, 610 is a source electrode, and 611 is a gate electrode. On the surface of the semiconductor, ohmic contact regions of the source electrode 610 and the drain electrode 609 made of AuGe / Ni or the like are formed and electrically connected to the two-dimensional electron gas 608.
【0041】以上のような構造のHFETを図6に示し
たX−X’の領域で見た場合のバンド構造図を図7に示
す。図7において、701は例えばInGaAsからな
るチャネル層603を702は例えばアンドープのAl
AsSbで構成されるスペーサ層604を703は例え
ば5×1012cm−2の面密度でSiを有する原子層
ドーピング面からなるキャリア供給層605を704は
例えばアンドープAlAsSbで構成されるバリア層6
06をそれぞれバンド構造図として示したものである。FIG. 7 shows a band structure diagram when the HFET having the above structure is viewed in the region XX 'shown in FIG. In FIG. 7, 701 is a channel layer 603 made of, for example, InGaAs, and 702 is, for example, undoped Al.
The spacer layer 604 made of AsSb is a barrier layer 6 made of, for example, undoped AlAsSb and the carrier supply layer 605 made of an atomic layer-doped surface having Si at a surface density of 5 × 10 12 cm −2.
06 is shown as a band structure diagram.
【0042】いま、AlAsSbスペーサ層702にお
いてAs組成を減らす方向に変化させた場合、すなわち
AlAsxSb1-xにおいてx≦0.51とした場合を考
える。このときAlAsSbはInPに対して格子定数
が大きい状態となる。このため下地にあるInPに格子
整合したInGaAsチャネル層701はAlAsSb
によって引張り歪みを受け、本発明の第一の実施例にお
いて説明したように電子の散乱が抑制されるとともにバ
ンドギャップエネルギーが小さくなり、伝導帯の極小値
が下がるためAlAsSbスペーサ層702との界面に
おいて伝導帯のバンド不連続ΔEcが大きくなる。以上
の現象の結果としAlAsSbスペーサ層702とIn
GaAsチャネル層701との界面に存在する二次元電
子ガス705の移動度が高められ、HEMTデバイスの
素子性能が向上する。Now, consider a case where the As composition is changed in the AlAsSb spacer layer 702 so as to be reduced, that is, x ≦ 0.51 in AlAs x Sb 1-x . At this time, AlAsSb has a larger lattice constant than InP. Therefore, the InGaAs channel layer 701 lattice-matched to the underlying InP is formed of AlAsSb.
Is subjected to tensile strain by the above, the electron scattering is suppressed and the band gap energy is reduced as described in the first embodiment of the present invention, and the minimum value of the conduction band is lowered, so that at the interface with the AlAsSb spacer layer 702. The band discontinuity ΔEc of the conduction band becomes large. As a result of the above phenomenon, the AlAsSb spacer layer 702 and the In
The mobility of the two-dimensional electron gas 705 existing at the interface with the GaAs channel layer 701 is increased, and the element performance of the HEMT device is improved.
【0043】なお、本発明における第二の実施例はスペ
ーサ層に用いる材料をInPよりも格子定数の大きい材
料で構成することが特徴であるから、この用件さえ満た
していればその他の部位における材料は基本的には任意
で良くなる。一例を挙げると、チャネル層701にはI
nPに格子整合させたInGaAsPやInGaAsP
Nなどが考えられるし、スペーサ層702にはx≦0.
48としたIn1-xAlxAsやx≦0.51としたAl
AsxSb1-xにPを含めたAlAsPSbなどが考えら
れ、キャリア供給層703とバリア層704にはInP
に格子整合するInAlAsなどが考えられる。本発明
における第一の実施例でも述べたようにスペーサ層70
2の組成は単一である必要はなく、チャネル層701側
からキャリア供給層側へ向かって所望の歪み量をInP
への格子整合状態になるように連続的に変化させる構造
であっても良い。その場合格子不整合がキャリア供給層
703に残っていても良く、バリア層704に残ってい
ても良い。The second embodiment of the present invention is characterized in that the material used for the spacer layer is a material having a lattice constant larger than that of InP. The material is basically arbitrary and can be improved. As an example, the channel layer 701 has an I
InGaAsP or InGaAsP lattice-matched to nP
N or the like is considered, and the spacer layer 702 has x ≦ 0.
In 1-x Al x As set to 48 or Al set to x ≦ 0.51
AlAsPSb containing P in As x Sb 1-x is considered, and InP is used for the carrier supply layer 703 and the barrier layer 704.
InAlAs which is lattice-matched to As described in the first embodiment of the present invention, the spacer layer 70
The composition of 2 does not have to be a single composition, and a desired strain amount of InP can be obtained from the channel layer 701 side toward the carrier supply layer side.
It may be a structure in which it is continuously changed so as to be in a lattice matching state with. In that case, the lattice mismatch may remain in the carrier supply layer 703 or the barrier layer 704.
【0044】(実施例3)本発明の第3の実施例につい
て、図8に示した素子断面図を参照しながら説明する。
図8において、801はは半絶縁性InP基板、802
は例えばアンドープInAlAsからなるバッファ層、
803は例えばInPよりも格子定数が大きい組成のI
nGaAsからなる下部チャネル層、804は例えばI
nP基板に格子整合したアンドープInGaAsで構成
されチャネル層の一部となっている本チャネル層、80
5は例えばアンドープのInAlAsで構成されるスペ
ーサ層、806は例えば5×1012cm−2の面密度
でSiを有する原子層ドーピング面からなるキャリア供
給層、807は例えばアンドープInAlAsで構成さ
れるバリア層、808は1×1019cm−3程度のS
iを有するn+−InGaAsコンタクト層、810は
ドレイン電極、811はソース電極、812はゲート電
極である。当該半導体表面には、例えばAuGe/Ni
等によるソース電極811及びドレイン電極810のオ
ーミックコンタクト領域が形成され、二次元電子ガス8
09と電気的に接続されている。(Embodiment 3) A third embodiment of the present invention will be described with reference to the sectional view of the element shown in FIG.
In FIG. 8, 801 is a semi-insulating InP substrate, 802
Is a buffer layer made of undoped InAlAs,
803 is, for example, I having a composition having a larger lattice constant than InP.
A lower channel layer made of nGaAs, and 804 is, for example, I
The present channel layer, which is made of undoped InGaAs lattice-matched to the nP substrate and is a part of the channel layer, 80
5 is, for example, a spacer layer made of undoped InAlAs, 806 is a carrier supply layer made of an atomic layer-doped surface having Si with a surface density of 5 × 10 12 cm −2, 807 is a barrier layer made of undoped InAlAs, and the like. 808 is S of about 1 × 1019 cm−3
An n + -InGaAs contact layer having i, 810 is a drain electrode, 811 is a source electrode, and 812 is a gate electrode. On the semiconductor surface, for example, AuGe / Ni
And the like, ohmic contact regions of the source electrode 811 and the drain electrode 810 are formed, and the two-dimensional electron gas 8
09 is electrically connected.
【0045】以上のような構造のHFETを図8に示し
たX−X’の領域で見た場合のバンド構造図を図9に示
す。図9において、901が前述のInGaAs下部チ
ャネル層803を、902が前述のInGaAs本チャ
ネル層804を、903が前述のInAlAsスペーサ
層805を、904が前述のキャリア供給層806を、
905が前述のアンドープInAlAsバリア層807
を、906が二次元電子ガス809をそれぞれバンド構
造図として示したものである。FIG. 9 shows a band structure diagram when the HFET having the above structure is viewed in the region XX 'shown in FIG. In FIG. 9, 901 is the above-mentioned InGaAs lower channel layer 803, 902 is the above-mentioned InGaAs main channel layer 804, 903 is the above-mentioned InAlAs spacer layer 805, and 904 is the above-mentioned carrier supply layer 806.
905 is the undoped InAlAs barrier layer 807 described above.
906 shows the two-dimensional electron gas 809 as a band structure diagram.
【0046】いま、InGaAs下部チャネル層901
においてIn組成を増やす方向に変化させた場合、x<
0.47となって格子定数が下地にあるInP基板によ
りも大きくなり、このInGaAs下部チャネル層90
1上にあるInPに格子整合したInGaAsで構成さ
れる本チャネル層902を引っ張るようになる。このと
きの歪みは主にこの本チャネル層902にかかるため、
前述したような歪みの効果はこの本チャネル層902に
おいて強く効果が現れる。すなわち、電子の散乱が押さ
えられるとともにスペーサ層903との間に形成される
ΔEcがより大きくなって本チャネル層902を流れる
二次元電子ガス906の移動度が向上することになる。
このことから二次元電子ガス906への閉じこめが強く
なって移動度が高まり、HEMT素子としての性能を高
めることができる。Now, the InGaAs lower channel layer 901
When the In composition is changed to increase in x, x <
0.47, the lattice constant becomes larger than that of the underlying InP substrate.
The main channel layer 902 made of InGaAs lattice-matched to InP on the first layer is pulled. Since the strain at this time is mainly applied to this main channel layer 902,
The effect of strain as described above is strongly exerted in this channel layer 902. That is, scattering of electrons is suppressed, and ΔEc formed between the spacer layer 903 and the spacer layer 903 is increased, so that the mobility of the two-dimensional electron gas 906 flowing through the channel layer 902 is improved.
For this reason, the confinement in the two-dimensional electron gas 906 becomes stronger, the mobility is increased, and the performance as a HEMT element can be improved.
【0047】ところで、本実施例における目的は下部チ
ャネル層901の格子定数をInP基板よりも大きくと
ることで本チャネル層902に引張り歪みを与え、そこ
を流れる二次元電子ガス移動度を高めることにあるわけ
なので下部チャネル層に用いる材料はInPよりも格子
定数が大きければ任意で良くなる。基本的にはIII族原
料にGa、In、AlをV族原料にN、P、As、Sb
を使用したIII−V族化合物半導体ということになる
が、いくつか使用可能な例を挙げるとするならばInG
aAsP、InPSbN、InPAsN、InAlAs
N等が使用可能である。By the way, the purpose of this embodiment is to make the lower channel layer 901 have a lattice constant larger than that of the InP substrate so as to give tensile strain to this channel layer 902 and increase the mobility of the two-dimensional electron gas flowing therethrough. Therefore, the material used for the lower channel layer may be any material as long as it has a lattice constant larger than that of InP. Basically, Ga, In, and Al are used as group III raw materials and N, P, As, and Sb are used as group V raw materials.
III-V group compound semiconductors made of InG.
aAsP, InPSbN, InPAsN, InAlAs
N etc. can be used.
【0048】また、このときの本チャネル層膜902の
膜厚は2nm以上であれば良いし、下部チャネル層90
1も2nm以上の膜厚として挿入層のように扱うことも
可能である。本発明における第一の実施例でも述べたよ
うに下部チャネル層901は単一の組成で構成される層
でなくとも良く、本チャネル層902側へ向かってIn
Pへの格子整合状態から所望の歪み量になるように連続
的に変化させる構造であっても良い。その場合、格子不
整合が下部チャネル層の下地の層から始まっていても良
い。At this time, the thickness of the main channel layer film 902 may be 2 nm or more, and the lower channel layer 90 may be formed.
It is also possible to treat 1 as a film thickness of 2 nm or more like an insertion layer. As described in the first embodiment of the present invention, the lower channel layer 901 does not have to be a layer composed of a single composition.
The structure may be such that the lattice matching state with P is continuously changed so as to obtain a desired strain amount. In that case, the lattice mismatch may start from the underlying layer of the lower channel layer.
【0049】本チャネル層902に歪みを持たせるので
あれば下部チャネル層901を省いてしまい、その下地
に存在するInAlAsで構成したバッファ層に格子不
整合を持たせることも可能で、その際に使用する材料や
格子不整合の持たせ方についても前述の通りである。If the channel layer 902 is to be strained, the lower channel layer 901 may be omitted and the buffer layer made of InAlAs existing thereunder may have a lattice mismatch. The materials to be used and how to provide the lattice mismatch are also as described above.
【0050】(実施例4)本発明の第4の実施例につい
て、図面を参照しながら説明する。本実施形態のHFE
Tの断面構造を図10に示す。図10において、100
1は半絶縁性InP基板、1002は例えばアンドープ
InAlAsからなるバッファ層、1003は例えばI
nPよりも格子定数が大きいInGaAsPからなる下
部チャネル層、1004は例えばInPよりも格子定数
が大きいInGaAsからなる本チャネル層、1005
は例えばInPよりも格子定数が大きく、アンドープの
AlAsSbで構成されるスペーサ層、1006は例え
ば5×1012cm−2の面密度でSiを有する原子層
ドーピング面からなるキャリア供給層、1007は例え
ばアンドープInAlAsで構成されるバリア層、10
08は1×1019cm−3程度のSiを有するn+−
InGaAsコンタクト層、1009はドレイン電極、
1010はソース電極、1012はゲート電極である。
当該半導体表面には、例えばAuGe/Ni等によるソ
ース電極1010及びドレイン電極1009のオーミッ
クコンタクト領域が形成され、二次元電子ガス1011
と電気的に接続されている。(Embodiment 4) A fourth embodiment of the present invention will be described with reference to the drawings. HFE of this embodiment
The sectional structure of T is shown in FIG. In FIG. 10, 100
1 is a semi-insulating InP substrate, 1002 is a buffer layer made of, for example, undoped InAlAs, and 1003 is I, for example.
A lower channel layer made of InGaAsP having a lattice constant larger than nP, 1004 is a main channel layer made of InGaAs having a lattice constant larger than InP, 1005, for example.
Is a spacer layer having a lattice constant larger than that of InP and made of undoped AlAsSb, 1006 is a carrier supply layer made of an atomic layer doping surface having Si with a surface density of 5 × 10 12 cm −2, and 1007 is undoped InAlAs, for example. A barrier layer composed of 10
08 is n + − having Si of about 1 × 1019 cm−3
InGaAs contact layer, 1009 is drain electrode,
Reference numeral 1010 is a source electrode and 1012 is a gate electrode.
On the semiconductor surface, ohmic contact regions of the source electrode 1010 and the drain electrode 1009 made of AuGe / Ni or the like are formed, and the two-dimensional electron gas 1011 is formed.
Is electrically connected to.
【0051】本発明における実施例1から実施例3にお
いて、各々のケースではある一つの領域についてのみ格
子定数の異なる層を用意しておき、最終的にチャネル層
へ引張り歪みを与えるという構成をとってきたが、歪み
臨界膜厚とエネルギーバンドギャップの考慮とによって
十分に歪みを与えきれないケースがある。その際には上
記構成のように複合的に歪みを与えてある一つの領域だ
けに負担がかかるということを避けるようにすることも
できる。その際の組み合わせは3種類の方式のうち少な
くとも二種類以上を組み合わせてあれば良く、使用する
材料等の状況に応じて適宜選択すれば良い。また、複合
的に歪みを与えることによってその効果は相乗的なもの
となり、よりいっそうの素子特性向上が期待できる。In each of the first to third embodiments of the present invention, a layer having a different lattice constant is prepared for only one region in each case, and a tensile strain is finally applied to the channel layer. However, there are cases where the strain cannot be sufficiently given due to the consideration of the strain critical film thickness and the energy band gap. In that case, it is possible to avoid that the strain is applied to only one region that is complexly distorted as in the above configuration. The combination in that case should just combine at least 2 or more types out of 3 types, and should just select suitably according to the conditions, such as the material used. In addition, the effect is synergistic by providing a complex distortion, and further improvement in device characteristics can be expected.
【0052】[0052]
【発明の効果】以上説明したように、HFETにおける
バッファ層、スペーサ層、チャネル層、またはチャネル
層内のうち、少なくとも一つの部位に従来のInP基板
とは格子定数がことなり、最終的には二次元電子ガスの
流れるチャネル層に対して引張り歪みをあたえ、同時に
使用する材料のバンドギャップとバンドラインナップと
を最適化していくことにより、チャネル層そのものの移
動度を高め、さらには大きな伝導帯バンド不連続を実現
して従来よりも高い移動度と高いキャリア濃度の二次元
電子ガスをもつHFET素子を実現し、なおかつ電離衝
突によるイオン化を抑制したHFET素子を提供しう
る。As described above, at least one of the buffer layer, the spacer layer, the channel layer, or the channel layer in the HFET has a lattice constant different from that of the conventional InP substrate, and finally, By giving tensile strain to the channel layer in which the two-dimensional electron gas flows and optimizing the band gap and band lineup of the materials used at the same time, the mobility of the channel layer itself is increased, and a large conduction band band is obtained. It is possible to provide a HFET device that realizes discontinuity and realizes a two-dimensional electron gas having higher mobility and higher carrier concentration than before, and that suppresses ionization due to ionization collision.
【図1】歪みと格子定数の関係を示す図FIG. 1 is a diagram showing the relationship between strain and lattice constant.
【図2】歪みのかかり方とエネルギーバンドギャップの
変化を示す図FIG. 2 is a diagram showing how strain is applied and changes in energy band gap.
【図3】歪みのかかり方とバンド不連続量を示す図FIG. 3 is a diagram showing how distortion is applied and the amount of band discontinuity.
【図4】本発明の第1の実施例にかかるHFETの側面
図FIG. 4 is a side view of the HFET according to the first embodiment of the present invention.
【図5】本発明の第1の実施例にかかるHFET構造と
エネルギーバンドの関係図FIG. 5 is a diagram showing the relationship between the HFET structure and the energy band according to the first embodiment of the present invention.
【図6】本発明の第2の実施例にかかるHFETの側面
図FIG. 6 is a side view of an HFET according to a second embodiment of the present invention.
【図7】本発明の第2の実施例にかかるHFET構造と
エネルギーバンドの関係図FIG. 7 is a diagram showing the relationship between the HFET structure and the energy band according to the second embodiment of the present invention.
【図8】本発明の第3の実施例にかかるHFETの側面
図FIG. 8 is a side view of an HFET according to a third embodiment of the present invention.
【図9】本発明の第3の実施例にかかるHFET構造と
エネルギーバンドの関係図FIG. 9 is a relational diagram of the HFET structure and the energy band according to the third embodiment of the present invention.
【図10】本発明の第4の実施例にかかるHFETの側
面図FIG. 10 is a side view of an HFET according to a fourth embodiment of the present invention.
【図11】従来技術によるHFETのエネルギーバンド
の関係図FIG. 11 is a relationship diagram of energy bands of a conventional HFET.
401 基板 402 バッファ層 403 下部チャネル層 404 本チャネル層 405 スペーサ層 406 キャリア供給層 407 バリア層 408 キャップ層 409 二次元電子ガス 410 ドレイン電極 411 ソース電極 601 基板 602 バッファ層 603 チャネル層 604 スペーサ層 605 キャリア供給層 606 バリア層 607 キャップ層 608 二次元電子ガス 609 ドレイン電極 610 ソース電極 611 ゲート電極 801 基板 802 バッファ層 803 下部チャネル層 804 本チャネル層 805 スペーサ層 806 キャリア供給層 807 バリア層 808 キャップ層 809 二次元電子ガス 810 ドレイン電極 811 ソース電極 1001 基板 1002 バッファ層 1003 下部チャネル層 1004 本チャネル層 1005 スペーサ層 1006 キャリア供給層 1007 バリア層 1008 キャップ層 1009 二次元電子ガス 1010 ドレイン電極 1011 ソース電極 1101 基板 1102 バッファ層 1103 チャネル層 1104 スペーサ層 1105 キャリア供給層 1106 バリア層 1107 キャップ層 1108 二次元電子ガス 1109 ドレイン電極 1110 ソース電極 1111 ゲート電極 401 substrate 402 buffer layer 403 Lower channel layer 404 Channel layer 405 spacer layer 406 Carrier supply layer 407 barrier layer 408 Cap layer 409 Two-dimensional electron gas 410 drain electrode 411 Source electrode 601 board 602 buffer layer 603 channel layer 604 spacer layer 605 Carrier supply layer 606 barrier layer 607 Cap layer 608 Two-dimensional electron gas 609 drain electrode 610 Source electrode 611 gate electrode 801 substrate 802 buffer layer 803 Lower channel layer 804 channel layer 805 spacer layer 806 Carrier supply layer 807 barrier layer 808 Cap layer 809 Two-dimensional electron gas 810 drain electrode 811 Source electrode 1001 substrate 1002 buffer layer 1003 Lower channel layer 1004 Channel layer 1005 spacer layer 1006 Carrier supply layer 1007 barrier layer 1008 cap layer 1009 Two-dimensional electron gas 1010 drain electrode 1011 source electrode 1101 substrate 1102 buffer layer 1103 Channel layer 1104 Spacer layer 1105 Carrier supply layer 1106 Barrier layer 1107 Cap layer 1108 Two-dimensional electron gas 1109 drain electrode 1110 Source electrode 1111 Gate electrode
Claims (22)
されたバッファ層と、 前記バッファ層の上に設けられ、前記バッファ層よりも
伝導帯端のポテンシャルが低いIII−V族化合物半導体
で形成されたチャネル層において、チャネル層本体の格
子定数が前記基板と異なることおよび/または他の層が
前記基板と格子定数を異にすることによって引張り歪み
を有しており、 前記チャネル層の上に設けられ、伝導帯端のポテンシャ
ルが前記チャネル層の伝導帯端のポテンシャルよりも高
いIII−V族化合物半導体で形成されたスペーサ層と、 前記スペーサ層上に設けられ、同じく伝導帯端のポテン
シャルが前記チャネル層の伝導帯端のポテンシャルより
も高いIII−V族化合物半導体で形成され、不純物がド
ープされた電子供給層と、 前記電子供給層上に設けられ、同じく伝導帯端のポテン
シャルが前記チャネル層の伝導帯端のポテンシャルより
も高いIII−V族化合物半導体で形成され、不純物がド
ープされたバリア層とを含むことを特徴とする通信機器
用半導体装置。1. A substrate of a III-V group compound semiconductor, a buffer layer formed on the substrate and formed of a III-V group compound semiconductor, and a buffer layer provided on the buffer layer and more than the buffer layer. In a channel layer formed of a III-V group compound semiconductor having a low potential at the conduction band edge, the channel layer body has a lattice constant different from that of the substrate and / or another layer has a lattice constant different from that of the substrate. A spacer layer formed of a III-V group compound semiconductor, which has a tensile strain by, is provided on the channel layer, and has a conduction band edge potential higher than a conduction band edge potential of the channel layer; An impurity formed of a III-V group compound semiconductor provided on the spacer layer and having a conduction band edge potential higher than the conduction band edge potential of the channel layer. Is provided on the electron supply layer, and is formed of a III-V group compound semiconductor that is provided on the electron supply layer and has a conduction band edge potential higher than the conduction band edge potential of the channel layer. And a barrier layer formed on the semiconductor device.
いて、チャネル層の有する引張り歪みがチャネル層本体
の格子定数を基板の持つ格子定数よりも小さくなってい
るために発現していることを特徴とする通信機器用半導
体装置。2. The semiconductor device for communication equipment according to claim 1, wherein the tensile strain of the channel layer is exhibited because the lattice constant of the channel layer body is smaller than the lattice constant of the substrate. A characteristic semiconductor device for communication equipment.
いて、基板がInPであり、チャネルを構成している材
料がIII族原料をIn、Al、Gaのうち少なくとも一
つを使用し、V族原料をN、As、P、Sbのうち少な
くとも一つを使用するように構成されるIII−V族化合
物半導体であることを特徴とする通信機器用半導体装
置。3. The semiconductor device for a communication device according to claim 2, wherein the substrate is InP, and the material forming the channel is at least one of Group III raw materials selected from In, Al, and Ga. A semiconductor device for communication equipment, which is a III-V group compound semiconductor configured to use at least one of N, As, P, and Sb as a group raw material.
いて、チャネル層を構成している材料がIn1-xGaxA
sであって、xの値はx≧0.47であることを特徴と
する通信機器用半導体装置。4. The semiconductor device for communication equipment according to claim 3, wherein the material forming the channel layer is In 1-x Ga x A.
A semiconductor device for a communication device, wherein s and the value of x satisfy x ≧ 0.47.
いて、チャネルを構成している材料がInGaAsP、
InGaAsPNのうちのいずれかであることを特徴と
する通信機器用半導体装置。5. The semiconductor device for communication equipment according to claim 3, wherein the material forming the channel is InGaAsP,
A semiconductor device for communication equipment, which is one of InGaAsPN.
いて、チャネルを構成している材料の組成が基板側では
格子整合しており、スペーサ層側に向かうにつれてその
格子定数が連続的もしくは段階的に小さくなるように構
成されることを特徴とする通信機器用半導体装置。6. The semiconductor device for communication equipment according to claim 3, wherein the composition of the material forming the channel is lattice-matched on the substrate side, and the lattice constant is continuous or steps toward the spacer layer side. A semiconductor device for a communication device, which is configured to be smaller in size.
いて、チャネル層の有する引張り歪みが、スペーサ層の
格子定数を基板の持つ格子定数よりも大きくすることに
よって発現していることを特徴とする通信機器用半導体
装置。7. The semiconductor device for communication equipment according to claim 1, wherein the tensile strain of the channel layer is exhibited by making the lattice constant of the spacer layer larger than the lattice constant of the substrate. Semiconductor device for communication equipment.
いて、基板がInPであり、スペーサを構成している材
料がIII族原料をIn、Al、Gaのうち少なくとも一
つを使用し、V族原料をN、As、P、Sbのうち少な
くとも一つを使用するように構成されるIII−V族化合
物半導体であることを特徴とする通信機器用半導体装
置。8. The semiconductor device for communication equipment according to claim 7, wherein the substrate is InP, and the material forming the spacer is at least one of Group III raw materials selected from In, Al, and Ga. A semiconductor device for communication equipment, which is a III-V group compound semiconductor configured to use at least one of N, As, P, and Sb as a group raw material.
いて、スペーサ層を構成している材料がAlAsxSb
1-xであって、xの値はx≦0.51であることを特徴
とする通信機器用半導体装置。9. The semiconductor device for communication equipment according to claim 8, wherein the material forming the spacer layer is AlAs x Sb.
A semiconductor device for communication equipment, wherein 1-x , and the value of x is x ≦ 0.51.
おいて、スペーサ層を構成している材料がInAlAS
b、AlGaAsSbのうちのいずれかであることを特
徴とする通信機器用半導体装置。10. The semiconductor device for communication equipment according to claim 8, wherein the material forming the spacer layer is InAlAS.
b, AlGaAsSb, or a semiconductor device for communication equipment.
おいて、スペーサ層を構成している材料の組成がチャネ
ル層側ではInPの格子定数よりも大きく設定されてお
り、キャリア供給層側に向かうにつれてその格子定数が
連続的もしくは段階的にInPに近づくように構成され
ることを特徴とする通信機器用半導体装置。11. The semiconductor device for a communication device according to claim 8, wherein the composition of the material forming the spacer layer is set to be larger than the lattice constant of InP on the channel layer side, and goes toward the carrier supply layer side. A semiconductor device for communication equipment, characterized in that its lattice constant is configured to approach InP continuously or stepwise.
おいて、チャネル層の有する引張り歪みがバッファ層の
格子定数を基板の持つ格子定数よりも大きくすることに
よって発現していることを特徴とする通信機器用半導体
装置。12. The semiconductor device for a communication device according to claim 1, wherein the tensile strain of the channel layer is exhibited by making the lattice constant of the buffer layer larger than the lattice constant of the substrate. Semiconductor device for communication equipment.
において、基板がInPであり、バッファ層を構成して
いる材料がIII族原料をIn、Al、Gaのうち少なく
とも一つを使用し、V族原料をN、As、P、Sbのう
ち少なくとも一つを使用するように構成されるIII−V
族化合物半導体であることを特徴とする通信機器用半導
体装置。13. The semiconductor device for communication device according to claim 12, wherein the substrate is InP, and the material forming the buffer layer is at least one of Group III raw materials selected from In, Al, and Ga. III-V configured to use at least one of N, As, P and Sb as a group V raw material
A semiconductor device for a communication device, which is a group compound semiconductor.
において、バッファ層を構成している材料がAlAsx
Sb1-xであって、xの値はx≦0.51であることを
特徴とする通信機器用半導体装置。14. The semiconductor device for communication equipment according to claim 13, wherein the material forming the buffer layer is AlAs x.
A semiconductor device for communication equipment, wherein Sb 1-x , and the value of x is x ≦ 0.51.
において、スペーサ層を構成している材料がInAlA
s、AlGaAsSbのうちのいずれかであることを特
徴とする通信機器用半導体装置。15. The semiconductor device for a communication device according to claim 13, wherein the material forming the spacer layer is InAlA.
s or AlGaAsSb, a semiconductor device for communication equipment.
において、バッファ層を構成している材料の組成がIn
P基板側ではInPの格子定数に整合しており、チャネ
ル層側に向かうにつれてその格子定数が連続的もしくは
段階的にInPよりも大きくなるように構成されること
を特徴とする通信機器用半導体装置。16. The semiconductor device for communication equipment according to claim 13, wherein the composition of the material forming the buffer layer is In.
The semiconductor device for a communication device is characterized in that the P substrate side is matched with the lattice constant of InP, and the lattice constant becomes larger than InP continuously or stepwise toward the channel layer side. .
おいて、チャネル層の有する引張り歪みがチャネル内に
挿入された層の格子定数を基板の持つ格子定数よりも大
きくすることによって発現していることを特徴とする通
信機器用半導体装置。17. The semiconductor device for communication equipment according to claim 1, wherein the tensile strain of the channel layer is exhibited by making the lattice constant of the layer inserted in the channel larger than the lattice constant of the substrate. A semiconductor device for communication equipment characterized by the above.
において、基板がInPであり、チャネル内挿入層を構
成している材料がIII族原料をIn、Al、Gaのうち
少なくとも一つを使用し、V族原料をN、As、P、S
bのうち少なくとも一つを使用するように構成されるII
I−V族化合物半導体であることを特徴とする通信機器
用半導体装置。18. The semiconductor device for communication equipment according to claim 17, wherein the substrate is InP, and the material forming the intra-channel insertion layer is at least one of In, Al, and Ga as a group III raw material. The group V raw material as N, As, P, S
II configured to use at least one of b
A semiconductor device for communication equipment, which is a group IV compound semiconductor.
において、チャネル内挿入層を構成している材料がIn
1-xGaxAsyP1-yであって、xの値はx≦0.2、y
の値はy≦0.6であることを特徴とする通信機器用半
導体装置。19. The semiconductor device for communication equipment according to claim 17, wherein the material forming the intra-channel insertion layer is In.
1-x Ga x As y P 1-y , and the value of x is x ≦ 0.2, y
The value of is y ≦ 0.6. A semiconductor device for a communication device.
において、スペーサ層を構成している材料がInPSb
N、InPAsN、InAlAsNのうちのいずれかで
あることを特徴とする通信機器用半導体装置。20. The semiconductor device for communication equipment according to claim 13, wherein the material forming the spacer layer is InPSb.
A semiconductor device for a communication device, which is any one of N, InPAsN, and InAlAsN.
において、チャネル内挿入層を構成している材料の組成
がInP基板側ではInPの格子定数に整合しており、
本チャネル層側に向かうにつれてその格子定数が連続的
もしくは段階的にInPよりも大きくなるように構成さ
れることを特徴とする通信機器用半導体装置。21. The semiconductor device for a communication device according to claim 13, wherein the composition of the material forming the intra-channel insertion layer is matched with the lattice constant of InP on the InP substrate side.
A semiconductor device for a communication device, characterized in that the lattice constant thereof is continuously or stepwise made larger than that of InP toward the channel layer side.
おいて、チャネル層の有する引張り歪みが(1)チャネ
ル層本体の格子定数を基板の持つ格子定数よりも小さく
すること、(2)スペーサ層の格子定数を基板の持つ格
子定数よりも大きくすること、(3)バッファ層の格子
定数を基板の持つ格子定数よりも大きくすること、
(4)チャネル内に挿入された層の格子定数を基板の持
つ格子定数よりも大きくすること、のうち少なくとも2
つ以上の手段を用いることにより発現していることを特
徴とする通信機器用半導体装置。22. The semiconductor device for a communication device according to claim 1, wherein the tensile strain of the channel layer is (1) the lattice constant of the channel layer body is smaller than the lattice constant of the substrate, and (2) the spacer layer. The lattice constant of is larger than that of the substrate, and (3) the lattice constant of the buffer layer is larger than that of the substrate,
(4) At least 2 of making the lattice constant of the layer inserted in the channel larger than the lattice constant of the substrate
A semiconductor device for a communication device, which is expressed by using one or more means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134212A JP2003332353A (en) | 2002-05-09 | 2002-05-09 | Semiconductor device for communication equipment and equipment for communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002134212A JP2003332353A (en) | 2002-05-09 | 2002-05-09 | Semiconductor device for communication equipment and equipment for communication system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003332353A true JP2003332353A (en) | 2003-11-21 |
Family
ID=29696933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002134212A Pending JP2003332353A (en) | 2002-05-09 | 2002-05-09 | Semiconductor device for communication equipment and equipment for communication system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003332353A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010225906A (en) * | 2009-03-24 | 2010-10-07 | Asahi Kasei Electronics Co Ltd | Field-effect transistor, and method of manufacturing the same |
WO2010113501A1 (en) * | 2009-03-31 | 2010-10-07 | 旭化成エレクトロニクス株式会社 | Semiconductor device |
JP2011014900A (en) * | 2009-06-29 | 2011-01-20 | Imec | Method for manufacturing iii-v engineered substrate, and the iii-v engineered substrate |
JP2012514348A (en) * | 2008-12-31 | 2012-06-21 | インテル コーポレイション | Quantum well MOSFET channel with uniaxial strain generated by metal source / drain and conformal regrowth source / drain |
CN109755334A (en) * | 2018-12-29 | 2019-05-14 | 苏州焜原光电有限公司 | A kind of growing method of tetra- component material of AlGaAsSb |
CN115000212A (en) * | 2022-06-13 | 2022-09-02 | 河南大学 | Two-dimensional direct band gap semiconductor detector and preparation method thereof |
-
2002
- 2002-05-09 JP JP2002134212A patent/JP2003332353A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012514348A (en) * | 2008-12-31 | 2012-06-21 | インテル コーポレイション | Quantum well MOSFET channel with uniaxial strain generated by metal source / drain and conformal regrowth source / drain |
JP2010225906A (en) * | 2009-03-24 | 2010-10-07 | Asahi Kasei Electronics Co Ltd | Field-effect transistor, and method of manufacturing the same |
US8441037B2 (en) | 2009-03-31 | 2013-05-14 | Asahi Kasei Microdevices Corporation | Semiconductor device having a thin film stacked structure |
US20120018782A1 (en) * | 2009-03-31 | 2012-01-26 | Hirotaka Geka | Semiconductor device |
CN102379033A (en) * | 2009-03-31 | 2012-03-14 | 旭化成微电子株式会社 | Semiconductor device |
WO2010113501A1 (en) * | 2009-03-31 | 2010-10-07 | 旭化成エレクトロニクス株式会社 | Semiconductor device |
TWI415260B (en) * | 2009-03-31 | 2013-11-11 | Asahi Kasei Microdevices Corp | Semiconductor device |
JP5451750B2 (en) * | 2009-03-31 | 2014-03-26 | 旭化成エレクトロニクス株式会社 | Semiconductor device |
JP2011014900A (en) * | 2009-06-29 | 2011-01-20 | Imec | Method for manufacturing iii-v engineered substrate, and the iii-v engineered substrate |
CN109755334A (en) * | 2018-12-29 | 2019-05-14 | 苏州焜原光电有限公司 | A kind of growing method of tetra- component material of AlGaAsSb |
CN109755334B (en) * | 2018-12-29 | 2020-10-13 | 苏州焜原光电有限公司 | Growing method of AlGaAsSb four-component material |
CN115000212A (en) * | 2022-06-13 | 2022-09-02 | 河南大学 | Two-dimensional direct band gap semiconductor detector and preparation method thereof |
CN115000212B (en) * | 2022-06-13 | 2023-05-23 | 河南大学 | A two-dimensional direct band gap semiconductor detector and its preparation method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100429786C (en) | Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment and methods of fabricating same | |
US5705827A (en) | Tunnel transistor and method of manufacturing same | |
JP2676442B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
JPH0669222A (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JPH0812916B2 (en) | Field effect transistor | |
US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
KR960000385B1 (en) | Field Effect Transistor | |
US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
JPH0645366A (en) | Field effect transistor | |
JP2001177089A (en) | Field effect transistor | |
JP2003332353A (en) | Semiconductor device for communication equipment and equipment for communication system | |
JP3667331B2 (en) | HETERO FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND TRANSMITTING / RECEIVING DEVICE EQUIPPED WITH THE SAME | |
CA2225844C (en) | Field effect transistor | |
EP0558011B1 (en) | High electron mobility transistor | |
JP2005191449A (en) | Field effect transistor | |
EP0718890B1 (en) | Field effect transistor | |
JPH09237889A (en) | Semiconductor crystal laminated body and semiconductor device using the same | |
JP4766743B2 (en) | Heterojunction field effect transistor | |
Poornachandran | Double-Gate (DG) InAs-based HEMT Architecture for THz Applications | |
JPH0645368A (en) | Heterojunction semiconductor device | |
JP2003203931A (en) | Heterojunction field-effect transistor | |
Miyamoto | Recent progress in compound semiconductor electron devices | |
JP2004342743A (en) | Semiconductor devices for communication equipment | |
JP4243593B2 (en) | HETERO FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND TRANSMITTING / RECEIVING APPARATUS EQUIPPED |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
A02 | Decision of refusal |
Effective date: 20050412 Free format text: JAPANESE INTERMEDIATE CODE: A02 |