JP2003318264A - 出力特性可変型半導体集積回路装置 - Google Patents
出力特性可変型半導体集積回路装置Info
- Publication number
- JP2003318264A JP2003318264A JP2002117113A JP2002117113A JP2003318264A JP 2003318264 A JP2003318264 A JP 2003318264A JP 2002117113 A JP2002117113 A JP 2002117113A JP 2002117113 A JP2002117113 A JP 2002117113A JP 2003318264 A JP2003318264 A JP 2003318264A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- circuit device
- code
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 230000005856 abnormality Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 １つの半導体集積回路装置に仕様別のコード
を入力することで、使用者側の要求に合った特性の出力
を得ることが可能な半導体集積回路装置を提供する。 【解決手段】 基準電圧Ｖｒｅｆが増幅器Ａ１の一方の
入力端子（＋）に接続され、出力側の電圧ＶＯが複数の
抵抗Ｒ０〜Ｒ１６で分圧されて該増幅器Ａ１の他方の入
力端子（−）に負帰還されることにより出力電圧が制御
される。この時、半導体集積回路装置に入力されるコー
ドに応じて、対応するスイッチ素子Ｑ１１〜Ｑ２５をＯ
Ｎ／ＯＦＦして抵抗の接続を可変とし、分圧比を制御す
ることにより入力されるコードに対応した出力電圧に設
定することができる。
を入力することで、使用者側の要求に合った特性の出力
を得ることが可能な半導体集積回路装置を提供する。 【解決手段】 基準電圧Ｖｒｅｆが増幅器Ａ１の一方の
入力端子（＋）に接続され、出力側の電圧ＶＯが複数の
抵抗Ｒ０〜Ｒ１６で分圧されて該増幅器Ａ１の他方の入
力端子（−）に負帰還されることにより出力電圧が制御
される。この時、半導体集積回路装置に入力されるコー
ドに応じて、対応するスイッチ素子Ｑ１１〜Ｑ２５をＯ
Ｎ／ＯＦＦして抵抗の接続を可変とし、分圧比を制御す
ることにより入力されるコードに対応した出力電圧に設
定することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、入力されるコード
に応じて出力特性を可変とする半導体集積回路に関す
る。
に応じて出力特性を可変とする半導体集積回路に関す
る。
【０００２】
【従来の技術】電子機器とそのニーズの多様化にともな
い、従来の少品種多量生産から多品種少量生産へと変化
が起こっている。また、激化する市場競争にあって、こ
のような要求にこたえるため、多くのメーカに短い納期
で多品種の半導体集積回路装置を供給する必要がある。
い、従来の少品種多量生産から多品種少量生産へと変化
が起こっている。また、激化する市場競争にあって、こ
のような要求にこたえるため、多くのメーカに短い納期
で多品種の半導体集積回路装置を供給する必要がある。
【０００３】しかし、供給側から見れば、そのような半
導体集積回路装置は開発・生産効率が著しく悪く、ま
た、コストアップの大きな要因にもなるが、上記の要求
にこたえるため、論理回路、とりわけゲートアレイを含
むＡＳＩＣの分野に於いては、商品メーカが商品の生産
時に回路の構成を一定の枠内であれば変更できるフィー
ルド・プログラマブル・ゲートアレイやプログラマブル
・ロジック（ＰＬＤ）が使用されている。
導体集積回路装置は開発・生産効率が著しく悪く、ま
た、コストアップの大きな要因にもなるが、上記の要求
にこたえるため、論理回路、とりわけゲートアレイを含
むＡＳＩＣの分野に於いては、商品メーカが商品の生産
時に回路の構成を一定の枠内であれば変更できるフィー
ルド・プログラマブル・ゲートアレイやプログラマブル
・ロジック（ＰＬＤ）が使用されている。
【０００４】
【発明が解決しようとする課題】前述の如く、このよう
なプログラマブル半導体集積回路は、論理回路で構成さ
れ、その論理構造を変更して使用しているため、例えば
増幅率や出力電圧のようなアナログ出力の特性を変更す
ることは困難である。そこで、特開平９-３３０１３５
のような動作特性補正装置が提案されており、制御レジ
スタの値に応じてアナログ出力を変更することが示され
ているが、この場合、誤った値が設定されたとしても、
そのことを認識するのが難しかったり、複数の利用者に
本半導体集積回路を異なる仕様のものとして提供するこ
とはできないという問題があった。
なプログラマブル半導体集積回路は、論理回路で構成さ
れ、その論理構造を変更して使用しているため、例えば
増幅率や出力電圧のようなアナログ出力の特性を変更す
ることは困難である。そこで、特開平９-３３０１３５
のような動作特性補正装置が提案されており、制御レジ
スタの値に応じてアナログ出力を変更することが示され
ているが、この場合、誤った値が設定されたとしても、
そのことを認識するのが難しかったり、複数の利用者に
本半導体集積回路を異なる仕様のものとして提供するこ
とはできないという問題があった。
【０００５】本発明は、上記の実情に鑑み、１つの半導
体集積回路装置に仕様別のコードを入力することで、使
用者側の要求に合った特性の出力を得ることが可能な半
導体集積回路装置を提供するとともに、このコードが正
しく入力されたか否かを判断可能にする出力端子を備え
た半導体集積回路装置を提供するものである。
体集積回路装置に仕様別のコードを入力することで、使
用者側の要求に合った特性の出力を得ることが可能な半
導体集積回路装置を提供するとともに、このコードが正
しく入力されたか否かを判断可能にする出力端子を備え
た半導体集積回路装置を提供するものである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、基準電圧が増幅器の一方の入力端子に接続され、出
力側の電圧が複数の抵抗で分圧されて該増幅器の他方の
入力端子に負帰還されることにより出力電圧が制御され
る電源装置を有する半導体集積回路装置にあって、前記
半導体集積回路装置に入力されるコードに応じて、スイ
ッチ素子を制御して分圧比を変更することにより、前記
コードに対応した出力電圧に設定する。
め、基準電圧が増幅器の一方の入力端子に接続され、出
力側の電圧が複数の抵抗で分圧されて該増幅器の他方の
入力端子に負帰還されることにより出力電圧が制御され
る電源装置を有する半導体集積回路装置にあって、前記
半導体集積回路装置に入力されるコードに応じて、スイ
ッチ素子を制御して分圧比を変更することにより、前記
コードに対応した出力電圧に設定する。
【０００７】更に、入力されるコードに応じて内部の素
子の接続を可変することにより、出力される電気的特性
を可変する半導体集積回路装置にあって、前記コードの
入力が所定の入力値でなかった場合に異常を報せる出力
端子を備えている。
子の接続を可変することにより、出力される電気的特性
を可変する半導体集積回路装置にあって、前記コードの
入力が所定の入力値でなかった場合に異常を報せる出力
端子を備えている。
【０００８】上記発明によれば、一つの半導体集積回路
装置で複数の特性を切換えて利用することができるた
め、それぞれ別の特性を必要とする複数の利用者に対し
て、それぞれの特性に対応するコードを与えて、一つの
半導体集積回路装置を供給することで足りる。そのた
め、半導体集積回路装置の開発や製造工程が簡素化で
き、コストも低減することができるという優れた効果を
発揮する。
装置で複数の特性を切換えて利用することができるた
め、それぞれ別の特性を必要とする複数の利用者に対し
て、それぞれの特性に対応するコードを与えて、一つの
半導体集積回路装置を供給することで足りる。そのた
め、半導体集積回路装置の開発や製造工程が簡素化で
き、コストも低減することができるという優れた効果を
発揮する。
【０００９】また、出力端子を設けることにより、所定
のコードが正しく入力されたか否かを確認できるので、
所定回数続けて正しいコードが入力されなかった場合に
は、制御装置からシリアル送信を行わないようにするこ
とが容易にできるようになる。
のコードが正しく入力されたか否かを確認できるので、
所定回数続けて正しいコードが入力されなかった場合に
は、制御装置からシリアル送信を行わないようにするこ
とが容易にできるようになる。
【００１０】更に、特定の利用者が複数の特性を利用し
たい場合も、必要な複数のコードを製造者より入手すれ
ばよく、複数の種類の半導体集積回路装置を使用する必
要はない。更に、利用者にはその利用者が必要とするコ
ードのみ与えられるため、コードの桁数などを増やせ
ば、他の利用者がその内容を知ることがより困難とな
り、セキュリティーの面に於いても向上を図ることが可
能となる
たい場合も、必要な複数のコードを製造者より入手すれ
ばよく、複数の種類の半導体集積回路装置を使用する必
要はない。更に、利用者にはその利用者が必要とするコ
ードのみ与えられるため、コードの桁数などを増やせ
ば、他の利用者がその内容を知ることがより困難とな
り、セキュリティーの面に於いても向上を図ることが可
能となる
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照して説明する。図１は本発明の基本的な構成
を説明するブロック図で、図２はアナログ出力回路に於
ける基本的な構成を説明するブロック図である。
図面を参照して説明する。図１は本発明の基本的な構成
を説明するブロック図で、図２はアナログ出力回路に於
ける基本的な構成を説明するブロック図である。
【００１２】図１に於いて、例えば、２進数で表現され
るコード００１００１が図示しない制御装置から本発明
の半導体集積回路装置に入力されると、そのコードに対
応した特性が出力されることをブロック図で表してい
る。この場合、このコード００１００１はその特性を要
求した利用者に供給されるユーザコードと特性設定コー
ドからなるものであって、同じ特性を要求した他の利用
者や違う特性を要求した他の利用者には提供されること
はない。
るコード００１００１が図示しない制御装置から本発明
の半導体集積回路装置に入力されると、そのコードに対
応した特性が出力されることをブロック図で表してい
る。この場合、このコード００１００１はその特性を要
求した利用者に供給されるユーザコードと特性設定コー
ドからなるものであって、同じ特性を要求した他の利用
者や違う特性を要求した他の利用者には提供されること
はない。
【００１３】図２に於いては、上記のコードが半導体集
積回路装置の内部にあるメモリーセルに入力され、出力
回路であるアナログ回路の構成や接続を変化させること
により、入力されたコードに応じたアナログ特性を出力
することを示している。
積回路装置の内部にあるメモリーセルに入力され、出力
回路であるアナログ回路の構成や接続を変化させること
により、入力されたコードに応じたアナログ特性を出力
することを示している。
【００１４】図３はアナログ特性をＭＯＳトランジスタ
をＯＮ／ＯＦＦさせることにより変化させる回路構成を
示している。シリアルデータとして入力される入力コー
ドは本発明の半導体集積回路装置の利用者に与えられた
コードを示し、その利用者を特定するユーザコードと半
導体集積回路装置の特性を変更させる特性設定コードと
が組み合わされたものである。図示されているシリアル
インターフェースは半導体集積回路装置に備えられてお
り、例えばパソコンなどで使用されている方式でもよい
し、独自方式であってもよい。
をＯＮ／ＯＦＦさせることにより変化させる回路構成を
示している。シリアルデータとして入力される入力コー
ドは本発明の半導体集積回路装置の利用者に与えられた
コードを示し、その利用者を特定するユーザコードと半
導体集積回路装置の特性を変更させる特性設定コードと
が組み合わされたものである。図示されているシリアル
インターフェースは半導体集積回路装置に備えられてお
り、例えばパソコンなどで使用されている方式でもよい
し、独自方式であってもよい。
【００１５】ここで、制御回路は、外部からシリアルイ
ンターフェースを通して入力される入力コードに含まれ
るユーザコードをデコードするとともに、シリアル−パ
ラレル変換機能を有しており、入力コードに含まれる特
性設定コードをパラレルに変換する。Ｑ１〜Ｑ６はＮＭ
ＯＳトランジスタを表し、それぞれのドレインはアナロ
グ回路ブロックの図示しない素子に接続されている。
ンターフェースを通して入力される入力コードに含まれ
るユーザコードをデコードするとともに、シリアル−パ
ラレル変換機能を有しており、入力コードに含まれる特
性設定コードをパラレルに変換する。Ｑ１〜Ｑ６はＮＭ
ＯＳトランジスタを表し、それぞれのドレインはアナロ
グ回路ブロックの図示しない素子に接続されている。
【００１６】また、制御回路は利用者が入力した入力コ
ードのユーザコード部分のみを最初にデコードし、その
結果が、利用しようとする半導体集積回路装置で予め設
定されている内容と一致しない場合、エラーフラッグを
たてて、出力をエラー出力回路のＮＭＯＳトランジスタ
のＱ７のゲートに送る。トランジスタＱ７は半導体集積
回路装置のエラー出力端子に接続されている。このエラ
ー出力端子に外部プルアップ抵抗を接続することによ
り、エラーフラッグによりＱ７がＯＮした場合、そのエ
ラー出力端子の電位はＬレベルになり、入力されたユー
ザコードが誤りであることが知らされる。この場合、制
御回路はユーザコードに続いて入力される特性設定コー
ドのデコードは行わないため、特性設定コードによる半
導体集積回路装置の特性の変更は実施されない。
ードのユーザコード部分のみを最初にデコードし、その
結果が、利用しようとする半導体集積回路装置で予め設
定されている内容と一致しない場合、エラーフラッグを
たてて、出力をエラー出力回路のＮＭＯＳトランジスタ
のＱ７のゲートに送る。トランジスタＱ７は半導体集積
回路装置のエラー出力端子に接続されている。このエラ
ー出力端子に外部プルアップ抵抗を接続することによ
り、エラーフラッグによりＱ７がＯＮした場合、そのエ
ラー出力端子の電位はＬレベルになり、入力されたユー
ザコードが誤りであることが知らされる。この場合、制
御回路はユーザコードに続いて入力される特性設定コー
ドのデコードは行わないため、特性設定コードによる半
導体集積回路装置の特性の変更は実施されない。
【００１７】反対に、制御回路によりデコードされたユ
ーザコードが、利用しようとする半導体集積回路装置で
予め設定されている内容と一致した場合、制御回路はエ
ラーフラッグを立てないので、トランジスタＱ７がＯＮ
することはない。その場合、制御回路は引き続き入力さ
れる特性設定コードを取り込んで、下記の動作を行な
う。
ーザコードが、利用しようとする半導体集積回路装置で
予め設定されている内容と一致した場合、制御回路はエ
ラーフラッグを立てないので、トランジスタＱ７がＯＮ
することはない。その場合、制御回路は引き続き入力さ
れる特性設定コードを取り込んで、下記の動作を行な
う。
【００１８】今、本発明の半導体集積回路装置の利用者
に与えられた特性設定コードが、例えば、００１００１
であるとする。この特性設定コードがシリアルインター
フェースを介して入力されると、制御回路はそのコード
をパラレルに変換して出力し、トランジスタＱ１、Ｑ
２、Ｑ４、Ｑ５のゲートには“０”（Ｌレベル）が、ト
ランジスタＱ３とＱ６のゲートには“１”（Ｈレベル）
が与えられる。“１”が入力されたトランジスタＱ３と
Ｑ６はＯＮされて、アナログ回路ブロック内の図示しな
い素子をグランドに接続する。“０”が入力されたトラ
ンジスタはＯＦＦの状態になり、アナログ回路ブロック
内の図示しない素子は、例えば電源電圧Ｖｃｃのレベル
が与えられたりして、他のコードによる回路構成や特性
とは別のものになる。このようにアナログ回路ブロック
の素子の実質的な接続状態が変更されることにより、出
力される回路特性が変わってくる。
に与えられた特性設定コードが、例えば、００１００１
であるとする。この特性設定コードがシリアルインター
フェースを介して入力されると、制御回路はそのコード
をパラレルに変換して出力し、トランジスタＱ１、Ｑ
２、Ｑ４、Ｑ５のゲートには“０”（Ｌレベル）が、ト
ランジスタＱ３とＱ６のゲートには“１”（Ｈレベル）
が与えられる。“１”が入力されたトランジスタＱ３と
Ｑ６はＯＮされて、アナログ回路ブロック内の図示しな
い素子をグランドに接続する。“０”が入力されたトラ
ンジスタはＯＦＦの状態になり、アナログ回路ブロック
内の図示しない素子は、例えば電源電圧Ｖｃｃのレベル
が与えられたりして、他のコードによる回路構成や特性
とは別のものになる。このようにアナログ回路ブロック
の素子の実質的な接続状態が変更されることにより、出
力される回路特性が変わってくる。
【００１９】上記の説明に於いて、外部から入力される
特性設定コードをそのままパラレルに変換した後、
“０”と“１”の信号を、各ビットに対応するトランジ
スタに出力する構成としたが、特性設定コードをデコー
ドして、例えば０００００１であればトランジスタＱ１
を、００００１０であればトランジスタＱ２を、０００
０１１であればトランジスタＱ３をそれぞれＯＮする回
路構成にすることもできる。
特性設定コードをそのままパラレルに変換した後、
“０”と“１”の信号を、各ビットに対応するトランジ
スタに出力する構成としたが、特性設定コードをデコー
ドして、例えば０００００１であればトランジスタＱ１
を、００００１０であればトランジスタＱ２を、０００
０１１であればトランジスタＱ３をそれぞれＯＮする回
路構成にすることもできる。
【００２０】このように、半導体集積回路装置で予め設
定されたコードと、入力されるユーザコードが照合さ
れ、一致した場合のみ特性の変更が行われるので、別の
ユーザコードを持つ他のユーザやユーザコードを持たな
い不特定の利用者は、該当する半導体集積回路の特性設
定機能を利用することができず、セキュリティー機能も
同時に確立することが可能になる。
定されたコードと、入力されるユーザコードが照合さ
れ、一致した場合のみ特性の変更が行われるので、別の
ユーザコードを持つ他のユーザやユーザコードを持たな
い不特定の利用者は、該当する半導体集積回路の特性設
定機能を利用することができず、セキュリティー機能も
同時に確立することが可能になる。
【００２１】図４は可変出力電圧回路に本発明を応用し
た例である。外部からの入力コードはシリアルインター
フェースを介して制御回路に入力される。この場合、入
力コードに含まれる利用者を特定するユーザコードの処
理に関しては、図３を参照して説明したように、制御回
路による照合が行われる。半導体集積回路装置で予め設
定されたユーザコードと一致しない場合、制御回路から
信号が出力されてエラー出力回路のＮＭＯＳトランジス
タＱ７がＯＮされると同時に、引き続き入力される特性
設定コードに基づく処理を行わない。
た例である。外部からの入力コードはシリアルインター
フェースを介して制御回路に入力される。この場合、入
力コードに含まれる利用者を特定するユーザコードの処
理に関しては、図３を参照して説明したように、制御回
路による照合が行われる。半導体集積回路装置で予め設
定されたユーザコードと一致しない場合、制御回路から
信号が出力されてエラー出力回路のＮＭＯＳトランジス
タＱ７がＯＮされると同時に、引き続き入力される特性
設定コードに基づく処理を行わない。
【００２２】ユーザコードが一致する場合、シリアルイ
ンターフェースを介して引き続き入力される特性設定コ
ードを処理する。例えば、その特性設定コードが４桁の
２進数で０００１の場合、制御回路でデコードされて、
１０進数の１に対応するＮＭＯＳトランジスタＱ１１の
ゲートに信号を出力してＱ１１のみをＯＮにする。００
１０の場合、１０進数の２に対応するＮＭＯＳトランジ
スタＱ１２のみＯＮにするように構成されている。ま
た、本例では、基準電圧Ｖｒｅｆが非反転入力端子に接
続された増幅器Ａ１において、その出力電圧ＶＯは、出
力側に直列に接続された抵抗Ｒ０〜Ｒ１６で分圧された
後、反転入力端子に帰還されている。更に、出力電圧を
分圧する分圧率は抵抗Ｒ０とその下端に接続されたＲ１
からＲ１６により決定される。ＯＮされたトランジスタ
は同じ番号をもつ抵抗の下端部をグランドに導くように
構成されている。
ンターフェースを介して引き続き入力される特性設定コ
ードを処理する。例えば、その特性設定コードが４桁の
２進数で０００１の場合、制御回路でデコードされて、
１０進数の１に対応するＮＭＯＳトランジスタＱ１１の
ゲートに信号を出力してＱ１１のみをＯＮにする。００
１０の場合、１０進数の２に対応するＮＭＯＳトランジ
スタＱ１２のみＯＮにするように構成されている。ま
た、本例では、基準電圧Ｖｒｅｆが非反転入力端子に接
続された増幅器Ａ１において、その出力電圧ＶＯは、出
力側に直列に接続された抵抗Ｒ０〜Ｒ１６で分圧された
後、反転入力端子に帰還されている。更に、出力電圧を
分圧する分圧率は抵抗Ｒ０とその下端に接続されたＲ１
からＲ１６により決定される。ＯＮされたトランジスタ
は同じ番号をもつ抵抗の下端部をグランドに導くように
構成されている。
【００２３】今、本発明の半導体集積回路装置の利用者
に与えられた特性設定コード、例えば、０００１が、シ
リアルインターフェースを介して制御回路に入力される
と、デコードされて出力され、トランジスタＱ１１のゲ
ートには“１”（Ｈレベル）が、その他のトランジスタ
のゲートには“０”（Ｌレベル）が与えられる。そのた
め、トランジスタＱ１１はＯＮされて、抵抗Ｒ１の下端
部をグランドに導く。このような回路構成に於いて、増
幅器Ａ１の反転入力端子に帰還される電圧は、ＶＯ×
（Ｒ１＋Ｒ２＋…Ｒ１６）／(Ｒ０＋（Ｒ１＋Ｒ２＋…
Ｒ１６）)となるが、Ｒ１の下端部が接地されるため、
Ｒ２以降の抵抗値は０になり、ＶＯ×Ｒ１／（Ｒ０＋Ｒ
１）になる。次の例として、トランジスタＱ１２のみが
ＯＮされる場合、抵抗Ｒ２の下端部が接地されるため、
帰還される電圧は、ＶＯ×（Ｒ１＋Ｒ２）／（Ｒ０＋Ｒ
１＋Ｒ２）となり、分圧率が変更される。
に与えられた特性設定コード、例えば、０００１が、シ
リアルインターフェースを介して制御回路に入力される
と、デコードされて出力され、トランジスタＱ１１のゲ
ートには“１”（Ｈレベル）が、その他のトランジスタ
のゲートには“０”（Ｌレベル）が与えられる。そのた
め、トランジスタＱ１１はＯＮされて、抵抗Ｒ１の下端
部をグランドに導く。このような回路構成に於いて、増
幅器Ａ１の反転入力端子に帰還される電圧は、ＶＯ×
（Ｒ１＋Ｒ２＋…Ｒ１６）／(Ｒ０＋（Ｒ１＋Ｒ２＋…
Ｒ１６）)となるが、Ｒ１の下端部が接地されるため、
Ｒ２以降の抵抗値は０になり、ＶＯ×Ｒ１／（Ｒ０＋Ｒ
１）になる。次の例として、トランジスタＱ１２のみが
ＯＮされる場合、抵抗Ｒ２の下端部が接地されるため、
帰還される電圧は、ＶＯ×（Ｒ１＋Ｒ２）／（Ｒ０＋Ｒ
１＋Ｒ２）となり、分圧率が変更される。
【００２４】このようにして、分圧率を変更すると、以
下の式で表せる出力電圧ＶＯも変化することになる。 ＶＯ＝Ｖｒｅｆ×（Ｒ０＋Ｒ１＋…Ｒ１６）／（Ｒ１＋
…Ｒ１６）
下の式で表せる出力電圧ＶＯも変化することになる。 ＶＯ＝Ｖｒｅｆ×（Ｒ０＋Ｒ１＋…Ｒ１６）／（Ｒ１＋
…Ｒ１６）
【００２５】上記のように、入力される特性設定コード
に応じて出力電圧ＶＯは変化するため、入力される特性
設定コードに応じた出力電圧を出力する電源回路として
も利用することもできるし、図４に示すように、この電
源回路を半導体集積回路装置内の他の回路の基準電圧に
することにより、入力される特性設定コードに応じて基
準電圧を切り換えることができ、そのため、様々な機能
を持つアナログ回路の特性を変えることも可能になる。
に応じて出力電圧ＶＯは変化するため、入力される特性
設定コードに応じた出力電圧を出力する電源回路として
も利用することもできるし、図４に示すように、この電
源回路を半導体集積回路装置内の他の回路の基準電圧に
することにより、入力される特性設定コードに応じて基
準電圧を切り換えることができ、そのため、様々な機能
を持つアナログ回路の特性を変えることも可能になる。
【００２６】尚、上記の例では、入力される特性設定コ
ードを４桁や６桁の２進数として説明したが、その他の
桁数で回路を構成してもよいし、回路に別のデコーダを
付加することにより１０進数を入力してもよい。また、
スイッチ素子としてＮＭＯＳトランジスタを使って説明
したが、ＰＭＯＳでもよいし、ＣＭＯＳやバイポーラト
ランジスタで構成することもできる。
ードを４桁や６桁の２進数として説明したが、その他の
桁数で回路を構成してもよいし、回路に別のデコーダを
付加することにより１０進数を入力してもよい。また、
スイッチ素子としてＮＭＯＳトランジスタを使って説明
したが、ＰＭＯＳでもよいし、ＣＭＯＳやバイポーラト
ランジスタで構成することもできる。
【００２７】
【発明の効果】以上、説明したように本発明の特性可変
型半導体集積回路装置によれば、一つの半導体集積回路
装置で複数の特性を切換えて利用することができるた
め、それぞれ別の特性を必要とする複数の利用者に対し
て、それぞれの特性に対応するコードを与えて、一つの
半導体集積回路装置を供給することで足りる。そのた
め、半導体集積回路装置の開発や製造工程が簡素化で
き、コストも低減することができる。
型半導体集積回路装置によれば、一つの半導体集積回路
装置で複数の特性を切換えて利用することができるた
め、それぞれ別の特性を必要とする複数の利用者に対し
て、それぞれの特性に対応するコードを与えて、一つの
半導体集積回路装置を供給することで足りる。そのた
め、半導体集積回路装置の開発や製造工程が簡素化で
き、コストも低減することができる。
【００２８】また、出力端子を設けることにより、所定
のコードが正しく入力されたか否かを確認できるので、
所定回数続けて正しいコードが入力されなかった場合に
は、制御装置からシリアル送信を行わないようにするこ
とが容易にできるようになる。
のコードが正しく入力されたか否かを確認できるので、
所定回数続けて正しいコードが入力されなかった場合に
は、制御装置からシリアル送信を行わないようにするこ
とが容易にできるようになる。
【００２９】更に、特定の利用者が複数の特性を利用し
たい場合も、必要な複数のコードを製造者より入手すれ
ばよく、複数の種類の半導体集積回路装置を使用する必
要はない。更に、利用者にはその利用者が必要とするコ
ードのみ与えられるため、コードの桁数などを増やせ
ば、他の利用者がその内容を知ることがより困難とな
り、セキュリティーの面に於いても向上を図ることが可
能となる。
たい場合も、必要な複数のコードを製造者より入手すれ
ばよく、複数の種類の半導体集積回路装置を使用する必
要はない。更に、利用者にはその利用者が必要とするコ
ードのみ与えられるため、コードの桁数などを増やせ
ば、他の利用者がその内容を知ることがより困難とな
り、セキュリティーの面に於いても向上を図ることが可
能となる。
【図１】 本発明の基本的な構成を説明するブロック図
である。
である。
【図２】 アナログ出力回路に於ける基本的な構成を説
明するブロック図である。
明するブロック図である。
【図３】 ＭＯＳトランジスタをＯＮ／ＯＦＦさせるこ
とによりアナログ特性を変化させる回路構成図である。
とによりアナログ特性を変化させる回路構成図である。
【図４】 可変出力電圧回路に本発明を応用した例であ
る。
る。
Ａ１ 増幅器
Ｑ１〜Ｑ７、Ｑ１１〜Ｑ２５ トランジスタ
Ｒ、Ｒ０〜Ｒ１６ 抵抗
Ｖｃｃ 電源電圧
ＶＯ 出力電圧
Ｖｒｅｆ 基準電圧
Claims (2)
- 【請求項１】 基準電圧が増幅器の一方の入力端子に接
続され、出力側の電圧が複数の抵抗で分圧されて該増幅
器の他方の入力端子に負帰還されることにより出力電圧
が制御される電源装置を有する半導体集積回路装置にあ
って、 前記半導体集積回路装置は前記半導体集積回路装置に入
力されるコードに応じて、スイッチ素子を制御して分圧
比を変更可能であり、前記コードに対応した出力電圧に
設定することを特徴とした半導体集積回路装置。 - 【請求項２】 入力されるコードに応じて内部の素子の
接続を可変することにより、出力される電気的特性を可
変する半導体集積回路装置にあって、前記コードの入力
が所定の入力値でなかった場合に異常を報せる出力端子
を備えていることを特徴とした半導体集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117113A JP2003318264A (ja) | 2002-04-19 | 2002-04-19 | 出力特性可変型半導体集積回路装置 |
| US10/417,106 US6703955B2 (en) | 2002-04-19 | 2003-04-17 | Variable-output-characteristic semiconductor integrated circuit device |
| CNB031225357A CN1332507C (zh) | 2002-04-19 | 2003-04-18 | 输出特性可变型半导体集成电路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002117113A JP2003318264A (ja) | 2002-04-19 | 2002-04-19 | 出力特性可変型半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003318264A true JP2003318264A (ja) | 2003-11-07 |
Family
ID=29207811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002117113A Pending JP2003318264A (ja) | 2002-04-19 | 2002-04-19 | 出力特性可変型半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6703955B2 (ja) |
| JP (1) | JP2003318264A (ja) |
| CN (1) | CN1332507C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017126687A (ja) * | 2016-01-15 | 2017-07-20 | 日立オートモティブシステムズ株式会社 | 制御装置及び書込み装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019585B1 (en) * | 2003-03-25 | 2006-03-28 | Cypress Semiconductor Corporation | Method and circuit for adjusting a reference voltage signal |
| EP2487797B1 (en) | 2011-02-11 | 2014-04-09 | Dialog Semiconductor GmbH | Minimum differential non-linearity trim DAC |
| CN106953511B (zh) * | 2017-04-28 | 2019-06-21 | 昆山龙腾光电有限公司 | 开关电源电路及其调节方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4281319A (en) * | 1980-06-30 | 1981-07-28 | Ricoh Company, Ltd. | Digital-to-analog converter |
| US4491825A (en) * | 1981-06-09 | 1985-01-01 | Analog Devices, Incorporated | High resolution digital-to-analog converter |
| US5469164A (en) * | 1993-09-30 | 1995-11-21 | Ford Motor Company | Circuit and method for digital to analog signal conversion |
| US5604501A (en) * | 1994-10-21 | 1997-02-18 | Lucent Technologies Inc. | Digital-to-analog converter with reduced number of resistors |
| US5831566A (en) * | 1996-05-07 | 1998-11-03 | Vlsi Technology, Inc. | Low voltage digital-to-analog converter |
| JP3543493B2 (ja) | 1996-06-07 | 2004-07-14 | 株式会社デンソー | 電子回路の動作特性補正装置 |
| US5841382A (en) * | 1997-03-19 | 1998-11-24 | Lucent Technologies Inc. | Fast testing of D/A converters |
| JP3779056B2 (ja) * | 1998-01-30 | 2006-05-24 | 富士通株式会社 | 電圧発生回路、及び、ｄ／ａ変換回路 |
| US6268819B1 (en) * | 1999-06-29 | 2001-07-31 | Texas Instruments Corporated | Bit interpolation in a resistor string data converter |
| JP3281621B2 (ja) * | 1999-12-21 | 2002-05-13 | 松下電器産業株式会社 | 高精度ｄａ変換回路 |
-
2002
- 2002-04-19 JP JP2002117113A patent/JP2003318264A/ja active Pending
-
2003
- 2003-04-17 US US10/417,106 patent/US6703955B2/en not_active Expired - Lifetime
- 2003-04-18 CN CNB031225357A patent/CN1332507C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017126687A (ja) * | 2016-01-15 | 2017-07-20 | 日立オートモティブシステムズ株式会社 | 制御装置及び書込み装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030197634A1 (en) | 2003-10-23 |
| CN1452247A (zh) | 2003-10-29 |
| US6703955B2 (en) | 2004-03-09 |
| CN1332507C (zh) | 2007-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101132173B (zh) | 用于提供校准的片上终端阻抗的技术 | |
| CN101194216B (zh) | 输出电平电压调节电路 | |
| US6628223B2 (en) | Resistance changeable device for data transmission system | |
| TWI391942B (zh) | 晶片內建終端裝置及包含該晶片內建終端裝置的半導體記憶裝置 | |
| JP2000059202A (ja) | ドライバ回路の出力インピ―ダンス校正回路 | |
| JP2005130217A (ja) | 半導体集積回路の入出力インターフェース回路 | |
| US7119714B2 (en) | Multi-bit digital input using a single pin | |
| US6473020B2 (en) | D/A conversion apparatus with divided voltage selecting unit | |
| JP2003318264A (ja) | 出力特性可変型半導体集積回路装置 | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| CN106253906A (zh) | 具有改进性能的用于数字模拟转换的装置和相关方法 | |
| JP2889168B2 (ja) | マイクロコントローラのテスト回路 | |
| US11443781B2 (en) | Semiconductor system and method of operating the same | |
| JP3209967B2 (ja) | 電流セル及びこれを用いたディジタル／アナログ変換器 | |
| US5710778A (en) | High voltage reference and measurement circuit for verifying a programmable cell | |
| JPH01211396A (ja) | デコーダバッファ回路 | |
| US7676537B2 (en) | Address generation method for combining multiple selection results | |
| US20070285294A1 (en) | Apparatus and method of generating reference voltage of semiconductor integrated circuit | |
| JP2000323650A (ja) | トリミング回路 | |
| US6226696B1 (en) | Programmable circuit for sensing computer pointing devices to sink a different amount of current depending on the requirements of the device | |
| US9419588B1 (en) | Output driver having output impedance adaptable to supply voltage and method of use | |
| US4264968A (en) | Basic circuit for electronic timepieces | |
| KR960015931B1 (ko) | 프로그램어블 가변저항 회로 | |
| JP2621628B2 (ja) | 半導体メモリ | |
| JP3128477B2 (ja) | 電圧分割回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070612 |