[go: up one dir, main page]

JP2003316294A - Electro-optical devices and electronic equipment - Google Patents

Electro-optical devices and electronic equipment

Info

Publication number
JP2003316294A
JP2003316294A JP2002122814A JP2002122814A JP2003316294A JP 2003316294 A JP2003316294 A JP 2003316294A JP 2002122814 A JP2002122814 A JP 2002122814A JP 2002122814 A JP2002122814 A JP 2002122814A JP 2003316294 A JP2003316294 A JP 2003316294A
Authority
JP
Japan
Prior art keywords
potential side
electrode
capacitance electrode
electro
side capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002122814A
Other languages
Japanese (ja)
Other versions
JP4026398B2 (en
Inventor
Hisaki Kurashina
久樹 倉科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002122814A priority Critical patent/JP4026398B2/en
Publication of JP2003316294A publication Critical patent/JP2003316294A/en
Application granted granted Critical
Publication of JP4026398B2 publication Critical patent/JP4026398B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 電気光学装置において、蓄積容量を構成する
固定電位側容量電極の配線遅延を問題化させないことに
より、高品質な画像を表示することの可能とする。 【解決手段】 TFTアレイ基板上に、画素電極(9
a)、これに接続されたTFT、該TFTに接続された
走査線及びデータ線(6a)とを備えるとともに、画素
電極に接続された画素電位側容量電極としての中継層
(71)、誘電体膜及び固定電位側容量電極としての透
明電極(300)の積層構造を有する蓄積容量(70)
を備えている。このうち透明電極は、基板全面にベタ状
に形成すると効果的である。
(57) Abstract: A high-quality image can be displayed in an electro-optical device by not causing a wiring delay of a fixed potential side capacitor electrode forming a storage capacitor to be a problem. SOLUTION: A pixel electrode (9) is provided on a TFT array substrate.
a), a TFT connected thereto, a scanning line and a data line (6a) connected to the TFT, and a relay layer (71) as a pixel potential side capacitance electrode connected to the pixel electrode; Storage capacitor (70) having a laminated structure of a film and a transparent electrode (300) as a fixed potential side capacitance electrode
It has. Of these, it is effective to form the transparent electrode in a solid pattern over the entire surface of the substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶装置等の電気
光学装置及び電子機器の技術分野に属し、特に、画素電
極に対してデータ線を通じ画像信号を供給することで画
像表示が可能であるとともに、該画素電極における前記
画像信号に応じた電位保持特性を向上させるためコンデ
ンサの一種たる蓄積容量を備えた電気光学装置、及びそ
のような電気光学装置を具備してなる電子機器の技術分
野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the technical field of electro-optical devices such as liquid crystal devices and electronic equipment, and in particular, image display is possible by supplying image signals to pixel electrodes through data lines. Along with the technical field of an electro-optical device including a storage capacitor, which is a kind of a capacitor, for improving the potential holding characteristic of the pixel electrode according to the image signal, and an electronic device including such an electro-optical device. Belong to

【0002】[0002]

【背景技術】従来、マトリクス状に配列された画素電極
及び該電極の各々に接続された薄膜トランジスタ(Thin
Film Transistor;以下適宜、「TFT」という。)、
該TFTの各々に接続され、行及び列方向にそれぞれ平
行に設けられた走査線及びデータ線等を備えるととも
に、前記走査線に対しては走査線駆動回路による駆動
が、前記データ線に対してはデータ線駆動回路による駆
動が、それぞれ行われることによって、いわゆるアクテ
ィブマトリクス駆動が可能な電気光学装置が知られてい
る。
2. Description of the Related Art Conventionally, pixel electrodes arranged in a matrix and thin film transistors (Thin
Film Transistor; hereinafter referred to as "TFT" as appropriate. ),
A scanning line and a data line, which are connected to each of the TFTs and are provided in parallel in the row and column directions, are provided, and the scanning line driving circuit drives the scanning line with respect to the data line. There is known an electro-optical device capable of so-called active matrix driving by being driven by a data line driving circuit.

【0003】このような電気光学装置においては、上述
したTFT及び画素電極等を備えたTFTアレイ基板上
に更に、TFT及び画素電極に接続された蓄積容量が備
えられることがある。この蓄積容量により、画素電極に
印加された電位を一定期間保持することが可能となり、
その電位保持特性を顕著に向上させることが可能とな
る。
In such an electro-optical device, a storage capacitor connected to the TFT and the pixel electrode may be further provided on the TFT array substrate having the above-mentioned TFT and the pixel electrode. This storage capacitor makes it possible to hold the potential applied to the pixel electrode for a certain period,
It is possible to remarkably improve the potential holding characteristic.

【0004】より具体的には、前記蓄積容量は、誘電体
膜を挟んだ一対の電極からなり、そのうちの一方の電極
は、前記画素電極に接続されその電位と同一の電位とな
る画素電位側容量電極、他方の電極は、固定電位とされ
た固定電位側容量電極とされるのが一般的である。ま
た、従来、走査線の延在する方向に沿って容量線を形成
し、この容量線の一部を、固定電位側容量電極として利
用する構成もあった。
More specifically, the storage capacitor comprises a pair of electrodes sandwiching a dielectric film, one electrode of which is connected to the pixel electrode and has the same potential as that of the pixel potential side. The capacitance electrode and the other electrode are generally fixed potential side capacitance electrodes having a fixed potential. Further, conventionally, there is also a configuration in which a capacitance line is formed along a direction in which a scanning line extends and a part of this capacitance line is used as a fixed potential side capacitance electrode.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述の
ような電気光学装置においては、前述の蓄積容量を構成
する固定電位側容量電極における配線遅延が生じること
で、画像上にクロストークを生じさせるなどの結果、画
質の劣化を招くという問題点があった。これは、電気光
学装置をより小型に、あるいはより高精細にという大き
な目的の下、電気光学装置を構成する固定電位側容量電
極その他の各種構成要素の狭小化が図られていることに
よる。つまり、固定電位側容量電極の狭小化が進むこと
によって、その電気抵抗値が高まり、配線遅延が生じる
こととなっているのである。
However, in the electro-optical device as described above, a wiring delay occurs in the fixed potential side capacitance electrode forming the above-mentioned storage capacitance, which causes crosstalk on the image. As a result, there is a problem that image quality is deteriorated. This is because the fixed-potential-side capacitance electrode and other various components forming the electro-optical device are being narrowed down for the purpose of making the electro-optical device smaller or higher definition. That is, as the capacitance electrode on the fixed potential side is further narrowed, its electric resistance value is increased and wiring delay is caused.

【0006】このような問題に対処するため、例えば、
固定電位側容量電極を厚くするという試みが考えられ
る。これによれば、該固定電位側容量電極の断面積は大
きくなり、その電気抵抗値を小さくすることが可能とな
るからである。しかしながら、固定電位側容量電極を厚
膜化すると、以下のような種々の問題が新たに生じる。
In order to deal with such a problem, for example,
An attempt to increase the thickness of the fixed potential side capacitance electrode can be considered. According to this, the cross-sectional area of the fixed potential side capacitance electrode is increased, and the electric resistance value thereof can be reduced. However, if the fixed-potential-side capacitance electrode is made thicker, the following various problems newly arise.

【0007】第一に、該固定電位側容量電極の内部応力
の問題である。すなわち、固定電位側容量電極を厚膜化
すると、その内部に作用する応力が大きくなり、時に
は、自らを破壊に至らしめたり、あるいは該応力が外部
に発散・作用することによって、固定電位側容量電極の
周囲に形成された各種構成(例えば、層間絶縁膜等)に
クラックを生じさせるなどといった不具合を生じさせる
可能性があるのである。また第二に、厚膜化された固定
電位側容量電極に対するエッチングその他の加工の困難
性が増すことである。例えば、蓄積容量が、下から順に
画素電位側容量電極、誘電体膜及び固定電位側容量電極
という積層構造を有する場合であって、固定電位側容量
電極に対してコンタクトホールを開孔しなければならな
い等の場合においては、その下に位置する誘電体膜に対
する当該加工の影響を考えあわせながら、厚膜化された
固定電位側容量電極に対するエッチングを適正に実施す
ることは一般に困難が伴う。悪い場合には、画素電位側
容量電極と固定電位側容量電極との短絡という場合も生
じることになる。さらに第三に、固定電位側容量電極を
厚膜化すると、その上層の構成に段差を生じさせるとい
う問題もある。
First, there is a problem of internal stress of the fixed potential side capacitance electrode. That is, when the fixed-potential-side capacitance electrode is made thicker, the stress acting on the inside becomes larger, and sometimes the self-destruction or the stress diverges / acts to the outside, resulting in the fixed-potential-side capacitance. There is a possibility of causing problems such as cracks in various structures (for example, an interlayer insulating film) formed around the electrodes. Secondly, the difficulty of etching and other processing for the fixed potential side capacitive electrode having a thick film is increased. For example, in the case where the storage capacitor has a laminated structure of a pixel potential side capacitance electrode, a dielectric film and a fixed potential side capacitance electrode in order from the bottom, a contact hole must be opened for the fixed potential side capacitance electrode. In the case where it does not occur, it is generally difficult to properly perform etching on the fixed-potential-side capacitance electrode that has been made thicker, while considering the influence of the processing on the dielectric film located thereunder. In the worst case, a short circuit may occur between the pixel potential side capacitance electrode and the fixed potential side capacitance electrode. Thirdly, if the fixed potential side capacitance electrode is thickened, there is a problem that a step is generated in the structure of the upper layer.

【0008】また、従来においては、TFTに対する光
入射を防止するため、固定電位側容量電極に対して遮光
性能が求められることがあった。これは、TFT、とり
わけそのチャネル領域に対して光が入射すると光リーク
電流が発生し、画像上にフリッカ等を生じさせることが
あるからである。このような不具合を解消するために
は、例えば、該固定電位側容量電極を、遮光性材料、す
なわち例えばWSi(タングステンシリサイド)等の高
融点金属等から構成すると有効ではあるが、そのような
材料を用いると、上述の応力の問題や加工困難性等の問
題はより深刻となる。つまり、固定電位側容量電極に対
して、それが低抵抗化されるべきであるということと、
遮光性能をもつべきであるということとは、一般に相反
する要求になると考えられるのである。
Further, in the past, in order to prevent light from entering the TFT, the fixed potential side capacitance electrode may be required to have a light shielding performance. This is because when light enters the TFT, especially its channel region, a light leak current is generated, which may cause flicker or the like on the image. In order to solve such a problem, for example, it is effective that the fixed potential side capacitance electrode is made of a light shielding material, that is, a refractory metal such as WSi (tungsten silicide). If the above is used, the above-mentioned problems of stress and processing difficulty become more serious. In other words, for the fixed potential side capacitance electrode, that resistance should be lowered, and
It should be considered that the fact that it should have light-shielding performance is generally a conflicting requirement.

【0009】本発明は、上記問題点に鑑みてなされたも
のであり、蓄積容量を構成する固定電位側容量電極の配
線遅延を問題化させないことにより、高品質な画像を表
示することの可能な電学光学装置及び電子機器を提供す
ることを課題とする。また、本発明は、TFTに対する
光入射を防止することで、フリッカ等のない高品質な画
像を表示することの可能な電気光学装置及び電子機器を
提供することをも課題とする。
The present invention has been made in view of the above problems, and it is possible to display a high-quality image by not making the wiring delay of the fixed potential side capacitance electrode constituting the storage capacitance a problem. An object is to provide an electro-optical device and an electronic device. Another object of the present invention is to provide an electro-optical device and electronic equipment capable of displaying a high-quality image without flicker by preventing light from entering the TFT.

【0010】[0010]

【課題を解決するための手段】本発明の電気光学装置
は、上記課題を解決するため、基板上に、走査線及びデ
ータ線に対応して設けられた薄膜トランジスタと、該薄
膜トランジスタに対応して設けられた画素電極と、前記
画素電極に接続された画素電位側容量電極、誘電体膜及
び固定電位側容量電極を順次積層してなる蓄積容量とを
備えてなり、前記固定電位側容量電極は透明導電性材料
からなる。
In order to solve the above-mentioned problems, an electro-optical device of the present invention is provided with a thin film transistor provided corresponding to a scanning line and a data line on a substrate and a thin film transistor provided corresponding to the thin film transistor. And a storage capacitor formed by sequentially stacking a pixel potential side capacitance electrode connected to the pixel electrode, a dielectric film, and a fixed potential side capacitance electrode, the fixed potential side capacitance electrode being transparent. It is made of a conductive material.

【0011】本発明の電気光学装置によれば、まず、走
査線を通じて、薄膜トランジスタの動作を制御すること
が可能となるとともに、データ線を通じて、前記薄膜ト
ランジスタを介して画素電極に画像信号を書き込むこと
が可能となることで、いわゆるアクティブマトリクス駆
動を行うことが可能である。また、本発明に係る電気光
学装置には、蓄積容量が備えられていることにより、画
素電極における電位保持特性が顕著に向上することとな
る。
According to the electro-optical device of the present invention, first, the operation of the thin film transistor can be controlled through the scanning line, and at the same time, the image signal can be written in the pixel electrode through the thin film transistor through the data line. As a result, so-called active matrix driving can be performed. Further, since the electro-optical device according to the present invention is provided with the storage capacitor, the potential holding characteristic of the pixel electrode is significantly improved.

【0012】なお、上記構成に加えて、共通電極を有す
る対向基板、該対向基板及び前記基板間に挟持されてな
る液晶等の電気光学物質(以下、「液晶」で代表す
る。)等を備え、前記画素電極及び前記共通電極間(す
なわち、画素毎の液晶)に所定の電位差を与えることに
よれば、該液晶の配向状態を変更させ、その光の透過率
を変更させることが可能となる。よって、このような液
晶に、前記基板における反射光又は前記基板を透過する
透過光を入射させるようにしておけば、前記透過率の変
更に応じて該液晶を抜けてきた出射光の階調を変化させ
ることが可能となるから、画像を表示することが可能と
なる。この場合において、液晶中を光が透過する領域
は、前記画素電極が形成された領域及びその上下の領域
が、ほぼそれに該当することとなり(以下、当該領域の
ことを指して、「開口領域」という。)、それ以外の、
走査線及びデータ線等が備えられる領域は、非開口領域
ということになる。
In addition to the above structure, an opposing substrate having a common electrode, an electro-optical substance such as liquid crystal sandwiched between the opposing substrate and the substrate (hereinafter represented by "liquid crystal"), and the like are provided. By applying a predetermined potential difference between the pixel electrode and the common electrode (that is, the liquid crystal for each pixel), it is possible to change the alignment state of the liquid crystal and change the light transmittance thereof. . Therefore, if the reflected light from the substrate or the transmitted light transmitted through the substrate is made to enter such a liquid crystal, the gradation of the emitted light that has exited the liquid crystal according to the change in the transmittance can be adjusted. Since it can be changed, it is possible to display an image. In this case, the region where the light is transmitted through the liquid crystal is almost the same as the region where the pixel electrode is formed and the regions above and below the region (hereinafter referred to as the “opening region”). Other than that,
The area provided with the scanning lines and the data lines is a non-open area.

【0013】ここで特に、本発明においては、前記蓄積
容量を構成する固定電位側容量電極、誘電体膜及び画素
電位側容量電極のうち、固定電位側容量電極は、透明導
電性材料からなる。したがって、本発明によれば、固定
電位側容量電極の形態を、従来に比べて極めて自由に選
択し得ることになる。というのは、「透明」であるか
ら、仮に、該固定電位側容量電極が開口領域の全部又は
一部を覆うような形で形成されたとしても、光の通過を
大きく阻害するようなことがなく、画像表示に重大な悪
影響を及ぼさないからである。つまり、この場合におい
ては、平面的に面積を広げるような形で固定電位側容量
電極を形成することによって、低抵抗化を図ることがで
きることになる。なお、この場合、固定電位側容量電極
を厚膜化する必要はないから、そうすることによって生
じる、背景技術の項で述べたような種々の不具合を被る
こともない。
Particularly in the present invention, the fixed potential side capacitance electrode among the fixed potential side capacitance electrode, the dielectric film and the pixel potential side capacitance electrode forming the storage capacitance is made of a transparent conductive material. Therefore, according to the present invention, the form of the fixed potential side capacitance electrode can be selected extremely freely as compared with the conventional case. Because it is “transparent”, even if the fixed-potential-side capacitance electrode is formed so as to cover all or part of the opening region, it may significantly impede the passage of light. This is because there is no serious adverse effect on the image display. That is, in this case, the resistance can be reduced by forming the fixed-potential-side capacitance electrode in such a manner that the area is enlarged in a plane. In this case, since it is not necessary to thicken the fixed potential side capacitance electrode, various problems such as those described in the background art section are not caused.

【0014】以上のように、本発明によれば、固定電位
側容量電極における配線遅延の問題を有効に解決するこ
とが可能となり、高品質な画像を表示することが可能で
きるのである。
As described above, according to the present invention, it is possible to effectively solve the problem of wiring delay in the fixed potential side capacitance electrode, and it is possible to display a high quality image.

【0015】なお、本発明に係る固定電位側容量電極の
具体的形態については、後述する本発明の各種態様で述
べるように、例えばベタ状に形成したり、あるいはデー
タ線に沿うように形成したりすると好適ではあるが、本
発明は、そのような形態に特に限定されるものではな
い。要は、配線遅延が問題とならないような低抵抗化が
図れるように、固定電位側容量電極の「面積」を確保
し、あるいは、低抵抗化を図りうる「形態」を採用すれ
ば、それでよいのである。なお、この場合における「面
積」の大きさ、あるいは固定電位側容量電極の形態を具
体的にどのようにするかは、実験的、経験的、理論的、
あるいはシミュレーションによって適宜定め得る。
The specific form of the fixed potential side capacitance electrode according to the present invention is, for example, formed in a solid shape or along a data line, as described in various aspects of the present invention described later. However, the present invention is not particularly limited to such a form. The point is that the "area" of the fixed potential side capacitance electrode is secured so that the resistance can be lowered so that the wiring delay does not become a problem, or the "form" that can reduce the resistance is adopted. Of. In this case, the size of the “area” or the specific form of the fixed potential side capacitance electrode is determined experimentally, empirically, theoretically,
Alternatively, it can be appropriately determined by simulation.

【0016】また、本発明にいう「透明導電性材料」と
は、例えば、ITO(Indium Tin Oxide)、IZO(In
dium Zinc Oxide)等であればよい。
The "transparent conductive material" referred to in the present invention is, for example, ITO (Indium Tin Oxide) or IZO (In
dium Zinc Oxide) etc.

【0017】さらに、本発明にいう「蓄積容量」を構成
する三要素、すなわち画素電位側容量電極、誘電体膜及
び固定電位側容量電極からなる積層構造は、相対的な関
係においてこの順序が守られていればよい。例えば、下
から順に、画素電位側容量電極、誘電体膜及び固定電位
側容量電極という積層構造であってもよいし、その逆
に、上から順に当該積層構造が実現されていてもよい。
Furthermore, the order of the three elements constituting the "storage capacitor" of the present invention, that is, the laminated structure consisting of the pixel potential side capacitance electrode, the dielectric film and the fixed potential side capacitance electrode is kept in a relative relationship. It has to be done. For example, a laminated structure of a pixel potential side capacitance electrode, a dielectric film, and a fixed potential side capacitance electrode may be arranged in order from the bottom, or conversely, the lamination structure may be realized in order from the top.

【0018】加えて、本発明にいう「電気光学物質」と
しては、上述したように、液晶が該当する場合が典型的
であるが、その他にも、適当なバインダ内に分散された
粉末EL(エレクトロ・ルミネッセンス)、あるいは無
機又は有機EL等もまた該当し得る。この場合において
は、走査線及びデータ線に対する適当な通電を行うこと
によってELに対して電界を印加することが可能とな
り、これにより該EL自身が発光することで、画像が表
示されるというメカニズムになるが、このような「EL
表示装置」においても、上述のTFT、走査線及びデー
タ線、蓄積容量等が備えられる場合が考えられることか
らすると、そのような場合においても、本発明の適用は
当然に可能である。
In addition, as the "electro-optical substance" in the present invention, a liquid crystal is typically applicable as described above, but in addition, powder EL (dispersed in a suitable binder) Electroluminescence), or inorganic or organic EL, etc. may also apply. In this case, it is possible to apply an electric field to the EL by appropriately energizing the scanning line and the data line, and the EL itself emits light, which causes a mechanism of displaying an image. It becomes like this "EL
Since it can be considered that the "display device" also includes the above-mentioned TFTs, scanning lines and data lines, storage capacitors, etc., the application of the present invention is naturally possible even in such a case.

【0019】本発明の電気光学装置の一態様では、前記
固定電位側容量電極は、前記画素電極の形成領域に対応
する開口領域の少なくとも一部を覆うように形成されて
いる。
In one aspect of the electro-optical device of the present invention, the fixed potential side capacitance electrode is formed so as to cover at least a part of an opening region corresponding to the formation region of the pixel electrode.

【0020】この態様によれば、既に述べたように、固
定電位側容量電極を開口領域に至るような比較的大きな
面積を有する形状で形成し得ることにより、その低抵抗
化が図れ、もって配線遅延の問題を有効に解消すること
が可能である。また、該固定電位側容量電極は「透明」
であるから、これを開口領域に至るように形成したとし
ても、画像上の明るさを著しく損ねるというようなこと
がなく、画像の品質を高位に保つことが可能である。
According to this aspect, as described above, since the fixed potential side capacitance electrode can be formed in a shape having a relatively large area reaching the opening region, the resistance thereof can be reduced, and thus the wiring can be formed. It is possible to effectively solve the problem of delay. Also, the fixed potential side capacitance electrode is “transparent”
Therefore, even if it is formed so as to reach the opening area, it is possible to maintain the image quality at a high level without significantly impairing the brightness on the image.

【0021】本発明の電気光学装置の一態様では、前記
固定電位側容量電極は、前記基板上で、ベタ状に形成さ
れている。
In one aspect of the electro-optical device of the present invention, the fixed potential side capacitive electrode is formed in a solid shape on the substrate.

【0022】この態様によれば、固定電位側容量電極が
ベタ状に形成されていることから、配線遅延の問題は殆
ど生じ得ない。すなわち、本態様によれば、上述したよ
うな作用効果をより確実に享受することが可能となるの
である。なお、この場合においては、一般に、固定電位
側容量電極と開口領域とを平面視すると、それらが重な
り合う領域が必ず存在することとなるが、そのような場
合であっても、固定電位側容量電極が「透明」であるこ
とにより、画像の品質を貶めるようなことがないのは既
に述べたとおりである。
According to this aspect, since the fixed potential side capacitance electrode is formed in a solid shape, the problem of wiring delay hardly occurs. That is, according to this aspect, it is possible to more reliably enjoy the above-described effects. In this case, generally, when the fixed potential side capacitance electrode and the opening region are viewed in a plan view, there is always an overlapping region, but even in such a case, the fixed potential side capacitance electrode is also present. As described above, the fact that "is transparent" does not deteriorate the quality of the image.

【0023】本発明の電気光学装置の他の態様では、前
記固定電位側容量電極は、前記データ線及び前記画素電
位側容量電極間に層間絶縁膜を介して配置されている。
In another aspect of the electro-optical device of the present invention, the fixed potential side capacitance electrode is arranged between the data line and the pixel potential side capacitance electrode via an interlayer insulating film.

【0024】この態様によれば、固定電位側容量電極が
電気シールドとして作用しうることにより、データ線及
び画素電側容量電極間の容量カップリングの発生を抑制
することが可能となる。これにより、画素電位側容量電
極に接続された画素電極の電位が、前記容量カップリン
グによって変動するというような事態を未然に回避する
ことが可能となるから、例えばデータ線に沿った形の表
示ムラを画像上に発生させるといった可能性を殆ど排除
することが可能となる。したがって、本構成によれば、
より高品質な画像を表示することができる。
According to this aspect, since the fixed potential side capacitance electrode can act as an electric shield, it is possible to suppress the occurrence of capacitance coupling between the data line and the pixel side capacitance electrode. This makes it possible to avoid a situation in which the potential of the pixel electrode connected to the pixel potential side capacitance electrode fluctuates due to the capacitance coupling, and thus, for example, a display along a data line is performed. It is possible to almost eliminate the possibility of causing unevenness on the image. Therefore, according to this configuration,
A higher quality image can be displayed.

【0025】なお、この構成においては、上又は下から
順に、画素電位側容量電極、固定電位側容量電極及びデ
ータ線という積層構造が予定されているが、上述したよ
うに、蓄積容量を構成する三要素の積層構造は、これら
の相対的な関係が守られている限り、具体的にどのよう
なものであってもよいから、場合によっては、基板上に
おいて、下から順に、データ線、固定電位側容量電極及
び画素電側容量電極という積層構造を作り込んでもよ
い。
In this structure, a laminated structure of the pixel potential side capacitance electrode, the fixed potential side capacitance electrode and the data line is planned in order from the top or the bottom, but as described above, the storage capacitance is constituted. The laminated structure of the three elements may be of any specific type as long as the relative relationship between them is maintained. Therefore, in some cases, the data line and the fixed line are sequentially arranged from the bottom on the substrate. A laminated structure of a potential side capacitance electrode and a pixel side capacitance electrode may be formed.

【0026】また、固定電位側容量電極がベタ状に形成
される態様(その各種態様も含む。)では更に、前記画
素電極及び前記薄膜トランジスタ並びに前記データ線及
び前記薄膜トランジスタの少なくとも一方を電気的に接
続するコンタクトホールを更に備え、前記固定電位側容
量電極には、前記コンタクトホールが形成される位置に
応じた孔が形成されているようにするとよい。
Further, in a mode in which the fixed potential side capacitance electrode is formed in a solid shape (including various modes thereof), at least one of the pixel electrode, the thin film transistor, the data line and the thin film transistor is electrically connected. It is preferable that a contact hole is further provided, and a hole corresponding to a position where the contact hole is formed is formed in the fixed potential side capacitance electrode.

【0027】このような構成によれば、コンタクトホー
ルの形成を無理なく行うことができるから、本発明に係
る電気光学装置を構成する、上述した各種構成間の電気
的な接続を無理なく実現することができる。
According to this structure, the contact hole can be formed without difficulty, so that the electrical connection between the above-described various structures forming the electro-optical device according to the present invention can be realized without difficulty. be able to.

【0028】なお、本態様にいう「孔」は、該孔が設け
られる固定電位側容量電極が、配線遅延を解消するため
に要求される面積を有するように形成されれば、それで
足りるという事情に鑑み、特に精度高く形成される必要
はない。すなわち、当該孔は、前記コンタクトホールを
貫通させるに足りる十分な大きさの孔であって、固定電
位側容量電極の面積を著しく減少させるような大きさの
孔でなければよく、製造上、特段の注意を要しないので
ある。
The "hole" referred to in this embodiment is sufficient if the fixed potential side capacitance electrode provided with the hole is formed to have an area required to eliminate the wiring delay. In view of the above, it is not necessary to form it with high accuracy. That is, the hole may be a hole having a size sufficient for penetrating the contact hole and not a hole having a size that significantly reduces the area of the fixed potential side capacitive electrode. Is not necessary.

【0029】本発明の電気光学装置の他の態様では、前
記走査線及び前記データ線のそれぞれは、マトリクス状
に配列された前記画素電極間を縫うように複数配設され
てなり、前記固定電位側容量電極は、前記画素電位側容
量電極及び前記データ線間に配置されるとともに、複数
の前記データ線のうちの少なくとも一のデータ線に沿っ
て形成されている。
In another aspect of the electro-optical device of the present invention, a plurality of the scanning lines and the data lines are arranged so as to sew between the pixel electrodes arranged in a matrix, and the fixed potential is provided. The side capacitance electrode is arranged between the pixel potential side capacitance electrode and the data line, and is formed along at least one data line of the plurality of data lines.

【0030】この態様によれば、固定電位側容量電極
が、前記画素電位側容量電極及び前記データ線間に配置
され、かつ、少なくとも一のデータ線に沿って形成され
ていることにより、該データ線と該画素電位側容量電極
との間で、該固定電位側容量電極が電気シールドとして
作用し得ることになるから、この両者間で容量カップリ
ングの生じることを未然に防止することが可能となる。
したがって、画素電位側容量電極に接続される画素電極
における電位変動を生じさせるなどということがないか
ら、高品位な画像を表示することが可能となる。このよ
うな作用効果は、上述したベタ状に固定電位側容量電極
を形成する形態にあっても同様に享受しうる。
According to this aspect, since the fixed potential side capacitance electrode is arranged between the pixel potential side capacitance electrode and the data line and is formed along at least one data line, the data Since the fixed potential side capacitive electrode can act as an electric shield between the line and the pixel potential side capacitive electrode, it is possible to prevent capacitive coupling between the two in advance. Become.
Therefore, it is possible to display a high-quality image because there is no possibility of causing potential fluctuations in the pixel electrode connected to the pixel potential side capacitance electrode. Such an effect can be similarly enjoyed even in the above-described form in which the fixed potential side capacitance electrode is formed in a solid state.

【0031】なお、本態様にいう「データ線に沿って形
成」というのは、データ線の直上又は直下に固定電位側
容量電極が形成される場合を当然に含む他、該データ線
の幅を超えるような固定電位側容量電極が形成される場
合をも含む。このような場合、固定電位側容量電極の縁
部は開口領域に至るような形となるが、既に述べたよう
に、本発明に係る固定電位側容量電極は透明導電性材料
からなるから、画素開口率の減少という不具合を招くこ
とがなく、明るい画像を表示することが依然可能であ
る。したがって、本態様によっても、当然ならが、固定
電位側容量電極の大面積化による低抵抗化を図ることが
できるのである。
The term "formed along the data line" in this embodiment naturally includes the case where the fixed potential side capacitance electrode is formed immediately above or below the data line, and also includes the width of the data line. It also includes a case where a fixed potential side capacitance electrode that exceeds the limit is formed. In such a case, the edge portion of the fixed potential side capacitive electrode reaches the opening region, but as described above, the fixed potential side capacitive electrode of the present invention is made of the transparent conductive material, and It is still possible to display a bright image without causing the problem of reduction in aperture ratio. Therefore, according to this aspect, it is of course possible to reduce the resistance by increasing the area of the fixed potential side capacitance electrode.

【0032】この態様では特に、前記固定電位側容量電
極は、平面的にみて、格子状に形成されているようにす
るとよい。
In this aspect, it is particularly preferable that the fixed potential side capacitance electrode is formed in a lattice shape when seen in a plan view.

【0033】このような構成によれば、例えば、前記の
走査線及びデータ線が、格子状に形成されている場合に
おいて、該走査線及びデータ線が形成されている非開口
領域に沿うように、固定電位側容量電極が形成されるこ
とになる。これによれば、「少なくともデータ線に沿っ
て」形成されるという場合の一態様である、「データ線
のみに沿って」形成される場合よりも、固定電位側容量
電極の更なる低抵抗化が図れることになるし、また、ほ
ぼ非開口領域のみに固定電位側容量電極を存在させるよ
うな形をとることが可能となることから、画像への影響
を極力抑えることができる。
According to such a structure, for example, when the scanning lines and the data lines are formed in a grid pattern, the scanning lines and the data lines are arranged along the non-aperture area where the scanning lines and the data lines are formed. , The fixed potential side capacitance electrode is formed. According to this, the resistance of the capacitor electrode on the fixed potential side can be further reduced as compared with the case of being formed "along the data line", which is one mode of the case of being formed "at least along the data line". In addition, since it is possible to form the capacitance electrode on the fixed potential side only in the substantially non-opening region, the influence on the image can be suppressed as much as possible.

【0034】また、固定電位側容量電極が「少なくとも
データ線に沿って」形成される態様と、「格子状」に形
成される態様では特に、前記固定電側容量電極が沿って
形成されるデータ線は、一時に画像信号の供給対象とさ
れるデータ線の組のうち、当該組の両端に位置するデー
タ線を含むようにするとよい。
In addition, in the aspect in which the fixed potential side capacitance electrode is formed "at least along the data line" and the aspect in which it is formed in the "lattice shape", the data formed along the fixed charge side capacitance electrode The lines may include data lines located at both ends of the set of data lines to which the image signal is to be supplied at one time.

【0035】このような構成によれば、例えば、シリア
ル−パラレル変換を受けた画像信号を、グループ毎の複
数のデータ線に対して供給する場合において、上述した
ような容量カップリングの問題を生じさせないようにす
ることが可能である。以下、その事情を詳しく説明す
る。
According to such a configuration, for example, when the image signal subjected to the serial-parallel conversion is supplied to the plurality of data lines of each group, the problem of capacitive coupling as described above occurs. It is possible to prevent it. Hereinafter, the circumstances will be described in detail.

【0036】まず一般に、データ線に対する画像信号の
供給方法としては種々のものが提案されているが、その
中には、隣接する複数のデータ線をグループ分けした上
で、該グループ毎に同時に画像信号を供給する方法があ
る。ところが、この場合、画像信号の供給を現に受けて
いるグループ(以下、「供給グループ」という。)と、
それに隣接するグループ(以下、「非供給グループ」と
いう。)との間において、当該位置に対応して延在する
データ線にほぼ沿った形で、画像上に表示ムラが現れる
という不具合があったのである。
Generally, various methods have been proposed as a method of supplying an image signal to a data line. Among them, a plurality of adjacent data lines are divided into groups, and an image is simultaneously displayed for each group. There is a method of supplying a signal. However, in this case, a group that is currently receiving the supply of the image signal (hereinafter referred to as “supply group”),
Between the group adjacent to it (hereinafter, referred to as "non-supply group"), there was a problem that display unevenness appeared on the image in a form substantially along the data line extending corresponding to the position. Of.

【0037】これは、前記供給グループと前記非供給グ
ループとのちょうど端境に存在する画素電極において、
画像信号に正確に対応した電界が結果的に印加されない
ことによる。より詳しくは、この場合、当該画素電極の
一方の端には、画像信号が供給されるデータ線が存在
し、他方の端には画像信号が供給されないデータ線が存
在するということになるから、当該画素電極に対して、
画像信号に対応した正確な電界を印加したとしても、当
該画素電極と前記画像信号が供給されないデータ線との
間における容量カップリングの影響で、その電位に変動
が生じるのである。ちなみに、供給グループ内にあっ
て、前記端境に位置しない画素電極における電位につい
ては、そのような不都合は生じないことになる。
This is because in the pixel electrodes that exist just at the end of the supply group and the non-supply group,
This is because the electric field corresponding to the image signal is not applied as a result. More specifically, in this case, one end of the pixel electrode has a data line to which an image signal is supplied, and the other end has a data line to which an image signal is not supplied. For the pixel electrode
Even if an accurate electric field corresponding to an image signal is applied, the potential thereof varies due to the influence of capacitive coupling between the pixel electrode and the data line to which the image signal is not supplied. Incidentally, such inconvenience does not occur with respect to the potentials of the pixel electrodes in the supply group which are not located at the end boundaries.

【0038】ここで、本態様においては特に、「一時に
画像信号の供給対象とされるデータ線の組」、すなわち
供給グループのうち、その両端に位置するデータ線につ
いては、該データ線に沿って前述した固定電位側容量電
極が形成されているのである。ここに、「両端に位置す
るデータ線」とは、上述にいう供給グループと非供給グ
ループとのちょうど端境に存在する画素電極と、容量カ
ップリングを生じさせるおそれのあるデータ線というこ
とになる。
Here, particularly in this embodiment, the "set of data lines to which the image signal is to be supplied at one time", that is, the data lines located at both ends of the supply group, are arranged along the data lines. Thus, the fixed potential side capacitance electrode described above is formed. Here, the "data lines located at both ends" are the data lines that may cause capacitive coupling with the pixel electrodes that exist just at the boundary between the supply group and the non-supply group described above. .

【0039】したがって、本態様によれば、当該データ
線について、画素電位側容量電極との容量カップリング
を生じさせるおそれを殆どなくすことが可能となり、も
って上述のようなデータ線にほぼ沿った形の表示ムラの
発生を解消することが可能となるのである。
Therefore, according to this aspect, it is possible to almost eliminate the possibility of capacitive coupling between the data line and the pixel-potential-side capacitance electrode, so that the data line can be shaped substantially along the line. It is possible to eliminate the occurrence of display unevenness.

【0040】本発明の電気光学装置の他の態様では、前
記画素電位側容量電極は、遮光性材料からなる。
In another aspect of the electro-optical device of the present invention, the pixel potential side capacitance electrode is made of a light shielding material.

【0041】この態様によれば、固定電位側容量電極が
透明導電性材料からなることによる不都合を有効に解消
することが可能となる。すなわち、従来においては、固
定電位側容量電極を遮光性材料からなる構成とすること
で、薄膜トランジスタに対する光入射を未然に防止し、
光リーク電流の発生を防止していたところ、本発明で
は、固定電位側容量電極を透明導電性材料からなるよう
にしているため、もはやその遮光性能を期待することが
できないが、該固定電位側容量電極に対向配置される画
素電位側容量電極を遮光性材料からなるようにすれば、
従前と略同様にして、薄膜トランジスタに対する光入射
を未然に防止することが可能となるのである。
According to this aspect, it is possible to effectively eliminate the inconvenience caused by the fixed potential side capacitive electrode made of a transparent conductive material. That is, in the past, by configuring the fixed potential side capacitive electrode of a light-shielding material, it is possible to prevent light from entering the thin film transistor.
In the present invention, when the light leakage current is prevented from occurring, the fixed potential side capacitance electrode is made of a transparent conductive material, so that the light shielding performance can no longer be expected, but the fixed potential side capacitance electrode is no longer expected. If the pixel potential side capacitance electrode arranged opposite to the capacitance electrode is made of a light shielding material,
In substantially the same manner as before, it becomes possible to prevent light from entering the thin film transistor.

【0042】したがって、本態様によれば、薄膜トラン
ジスタのチャネル領域において、光リーク電流を発生さ
せることが殆どなく、フリッカ等のない高品質な画像を
表示することが可能となる。
Therefore, according to this aspect, it is possible to display a high-quality image without flicker and the like, with almost no light leakage current being generated in the channel region of the thin film transistor.

【0043】なお、このような遮光性材料の例として
は、例えば、Ti(チタン)、Cr(クロム)、W(タ
ングステン)、Ta(タンタル)、Mo(モリブデン)
等の高融点金属のうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド、ポリシリサイド等がある。
Examples of such a light-shielding material include, for example, Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum).
There are simple metals, alloys, metal silicides, polysilicides, etc. containing at least one of refractory metals such as

【0044】この態様では特に、前記画素電位側容量電
極は、多層構造を有するようにするとよい。
Particularly in this aspect, it is preferable that the pixel potential side capacitance electrode has a multilayer structure.

【0045】このような構成によれば、例えば、該画素
電位側容量電極を、導電性のポリシリコン層からなる層
と遮光性材料からなる層との二層構造などとすることが
可能である。この場合、ポリシリコンからなる層を、該
画素電位側容量電極と薄膜トランジスタの半導体層との
直接的な接続を図るために利用することによって、遮光
性材料が直接的に前記半導体層と接続されることによっ
て被る不都合、すなわち両者間でいわゆる電食が生じ最
終的に電気的な導通が不可能となるなどといった不具合
を被る可能性を極力抑制することが可能となる。
According to this structure, for example, the pixel potential side capacitance electrode can have a two-layer structure including a layer made of a conductive polysilicon layer and a layer made of a light shielding material. . In this case, the light-shielding material is directly connected to the semiconductor layer by using the layer made of polysilicon for direct connection between the pixel potential side capacitance electrode and the semiconductor layer of the thin film transistor. As a result, it is possible to suppress as much as possible the inconvenience caused, that is, the problem that so-called electrolytic corrosion occurs between the two and eventually electrical conduction becomes impossible.

【0046】ちなみに、上述にいう「電食」とは、導電
性を有するポリシリコン中に含まれる、例えばP(リ
ン)等の元素が、遮光性材料たるWSi等に吸い上げら
れる現象を言う。この場合、両材料間の界面では、単結
晶シリコンが形成されるなどして絶縁性を有するように
なり、最終的には、両者間の導電性が保たれなくなって
しまう。本態様では、このような事態の発生を未然に回
避することが可能となるのである。
Incidentally, the above-mentioned "electrolytic corrosion" means a phenomenon in which an element such as P (phosphorus) contained in conductive polysilicon is sucked up by WSi or the like which is a light shielding material. In this case, the interface between the two materials becomes insulative due to the formation of single crystal silicon, etc., and finally the electrical conductivity between the two materials cannot be maintained. In this aspect, it is possible to prevent such a situation from occurring.

【0047】なお、本態様にいう「多層構造」として
は、上述の他、種々の形態が考えられ得ることは言うま
でもない。例えば、基本的には、上述のように、導電性
のポリシリコンからなる層と遮光性材料からなる層との
二層構造としつつも、このうち遮光性材料からなる層に
ついては、これを更に、上層は光反射性の高い材料で、
下層は光吸収性の高い材料で構成する等の構造としても
よい(すなわち、この場合においては、実質的に三層構
造となる。)。
Needless to say, various forms other than the above can be considered as the "multilayer structure" in this embodiment. For example, basically, as described above, while having a two-layer structure of a layer made of conductive polysilicon and a layer made of a light-shielding material, the layer made of a light-shielding material is further , The upper layer is a material with high light reflectivity,
The lower layer may have a structure such as being composed of a material having a high light absorption property (that is, in this case, it has a substantially three-layer structure).

【0048】本発明の電気光学装置の他の態様では、前
記固定電位側容量電極の厚さは、50〜500nmであ
る。
In another aspect of the electro-optical device of the present invention, the fixed potential side capacitance electrode has a thickness of 50 to 500 nm.

【0049】この態様によれば、例えば、固定電位側容
量電極が、開口領域に至るような形で形成されるとして
も、該固定電位側容量電極の厚さが、該開口領域を透過
する光の妨げにならない、すなわち電気光学装置全体の
透明性の維持にとって好適な範囲内に限定されることに
なる。したがって、本態様によれば、透明性の低下によ
る画像品質の低下を極力回避することが可能となる。な
お、このような厚さの限定は、固定電位側容量電極が、
ベタ状に形成される場合において、特に有効となる。
According to this aspect, for example, even if the fixed potential side capacitance electrode is formed so as to reach the opening region, the thickness of the fixed potential side capacitance electrode is equal to that of the light passing through the opening region. However, it is limited to a range suitable for maintaining the transparency of the entire electro-optical device. Therefore, according to this aspect, it is possible to avoid deterioration of image quality due to deterioration of transparency as much as possible. In addition, such a limitation of the thickness is that the fixed potential side capacitance electrode is
It is particularly effective when formed into a solid shape.

【0050】本発明の電気光学装置の他の態様では、前
記固定電位側容量電極下に位置する層間絶縁膜の表面に
は、平坦化処理が施されている。
In another aspect of the electro-optical device of the present invention, the surface of the interlayer insulating film located under the fixed potential side capacitance electrode is subjected to a flattening treatment.

【0051】この態様によれば、固定電位側容量電極を
平坦に形成することが可能となり、例えば段差に起因す
るカバーレッジの悪化等によって、固定電位側容量電極
の一部に亀裂を生じさせるようなことがない。これによ
り、容量カップリングの影響の、より有効な排除が可能
となる。
According to this aspect, it is possible to form the fixed potential side capacitance electrode flat, and to cause a crack in a part of the fixed potential side capacitance electrode due to deterioration of the coverage due to a step or the like. There is nothing. This allows a more effective elimination of the effects of capacitive coupling.

【0052】なお、「平坦化処理」とは、例えば、CM
P(Chemical Mechanical Polishing)処理、あるいは
エッチバック処理等が該当し得る。
The "flattening process" means, for example, CM
P (Chemical Mechanical Polishing) processing, etch back processing, or the like may be applicable.

【0053】本発明の電気光学装置の他の態様では、前
記固定電位側容量電極に代えて又は加えて、前記画素電
位側容量電極が透明導電性材料からなる。
In another aspect of the electro-optical device of the present invention, the pixel potential side capacitance electrode is made of a transparent conductive material instead of or in addition to the fixed potential side capacitance electrode.

【0054】この態様によれば、画素電位側容量電極に
ついて、固定電位側容量電極が透明導電性材料からなる
場合について上述したのと略同様な作用効果を享受する
ことが可能である。すなわち、画素電位側容量電極を大
面積化することによって、これについての配線遅延の問
題を有効に解消し得る。そして、その大面積化によって
も画像の明るさを著しく損ねることなく画像の品質を高
位に保つことが可能となるのである。
According to this aspect, with respect to the pixel potential side capacitance electrode, it is possible to receive substantially the same operational effects as those described above in the case where the fixed potential side capacitance electrode is made of the transparent conductive material. That is, by increasing the area of the capacitor electrode on the pixel potential side, it is possible to effectively solve the wiring delay problem. Even if the area is increased, the image quality can be maintained at a high level without significantly impairing the brightness of the image.

【0055】本発明の電子機器は、上述した本発明の電
気光学装置(ただし、その各種態様を含む。)を具備し
てなる。
The electronic equipment of the present invention comprises the above-mentioned electro-optical device of the present invention (however, including its various aspects).

【0056】本発明の電子機器によれば、上述した本発
明の電気光学装置を具備してなるから、固定電位側容量
電極の配線遅延が問題とならないことにより、高品位な
画像を表示することの可能な、投射型表示装置(液晶プ
ロジェクタ)、液晶テレビ、携帯電話、電子手帳、ワー
ドプロセッサ、ビューファインダ型又はモニタ直視型の
ビデオテープレコーダ、ワークステーション、テレビ電
話、POS端末、タッチパネル等の各種電子機器を実現
することができる。
According to the electronic apparatus of the present invention, since it is equipped with the above-described electro-optical device of the present invention, the wiring delay of the fixed potential side capacitive electrode does not pose a problem, and a high quality image is displayed. Various types of electronic devices such as projection-type display devices (liquid crystal projectors), liquid crystal televisions, mobile phones, electronic organizers, word processors, viewfinder-type or monitor direct-view type video tape recorders, workstations, videophones, POS terminals, touch panels, etc. Equipment can be realized.

【0057】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにされる。
The operation and other advantages of the present invention will be apparent from the embodiments described below.

【0058】[0058]

【発明の実施の形態】以下では、本発明の実施の形態に
ついて図を参照しつつ説明する。以下の実施形態は、本
発明の電気光学装置を液晶装置に適用したものである。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. The following embodiments apply the electro-optical device of the present invention to a liquid crystal device.

【0059】(第1実施形態)まず、本発明の第1実施
形態における電気光学装置の画素部における構成につい
て、図1から図3を参照して説明する。ここに、図1
は、電気光学装置の画像表示領域を構成するマトリクス
状に形成された複数の画素における各種素子、配線等の
等価回路である。また、図2は、データ線、走査線、画
素電極等が形成されたTFTアレイ基板の相隣接する複
数の画素群の平面図であり、図3は、図2のA−A´断
面図である。なお、図3においては、各層・各部材を図
面上で認識可能な程度の大きさとするため、該各層・各
部材ごとに縮尺を異ならしめてある。
(First Embodiment) First, the structure of the pixel portion of the electro-optical device according to the first embodiment of the present invention will be described with reference to FIGS. Figure 1
Is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that form an image display area of the electro-optical device. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, etc. are formed, and FIG. 3 is a sectional view taken along line AA ′ of FIG. is there. In FIG. 3, the scales of the layers and members are different from each other in order to make the layers and members recognizable in the drawing.

【0060】図1において、第1実施形態における電気
光学装置の画像表示領域を構成するマトリクス状に形成
された複数の画素には、それぞれ、画素電極9aと当該
画素電極9aをスイッチング制御するためのTFT30
とが形成されており、画像信号が供給されるデータ線6
aが当該TFT30のソースに電気的に接続されてい
る。データ線6aに書き込む画像信号S1、S2、…、
Snは、この順に線順次に供給しても構わないし、相隣
接する複数のデータ線6a同士に対して、グループ毎に
供給するようにしてもよい。
In FIG. 1, a pixel electrode 9a and a pixel electrode 9a for switching control of a plurality of pixels formed in a matrix form the image display area of the electro-optical device according to the first embodiment. TFT30
And the data line 6 to which the image signal is supplied.
a is electrically connected to the source of the TFT 30. Image signals S1, S2, ...
Sn may be supplied line-sequentially in this order, or may be supplied to a plurality of adjacent data lines 6a in groups.

【0061】また、TFT30のゲートに走査線3aが
電気的に接続されており、所定のタイミングで、走査線
3aにパルス的に走査信号G1、G2、…、Gmを、こ
の順に線順次で印加するように構成されている。画素電
極9aは、TFT30のドレインに電気的に接続されて
おり、スイッチング素子であるTFT30を一定期間だ
けそのスイッチを閉じることにより、データ線6aから
供給される画像信号S1、S2、…、Snを所定のタイ
ミングで書き込む。
The scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2, ..., Gm are applied to the scanning line 3a in a pulse-wise manner in this order at a predetermined timing. Is configured to. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and by closing the switch of the TFT 30, which is a switching element, for a certain period, the image signals S1, S2, ..., Sn supplied from the data line 6a are transmitted. Write at a predetermined timing.

【0062】画素電極9aを介して電気光学物質の一例
としての液晶に書き込まれた所定レベルの画像信号S
1、S2、…、Snは、対向基板に形成された対向電極
との間で一定期間保持される。液晶は、印加される電圧
レベルにより分子集合の配向や秩序が変化することによ
り、光を変調し、階調表示を可能とする。ノーマリーホ
ワイトモードであれば、各画素の単位で印加された電圧
に応じて入射光に対する透過率が減少し、ノーマリーブ
ラックモードであれば、各画素の単位で印加された電圧
に応じて入射光に対する透過率が増加され、全体として
電気光学装置からは画像信号に応じたコントラストをも
つ光が出射する。
An image signal S of a predetermined level written in liquid crystal as an example of an electro-optical material via the pixel electrode 9a.
, S2, ..., Sn are held for a certain period between the counter electrode and the counter electrode formed on the counter substrate. The liquid crystal modulates light by changing the orientation and order of the molecular assembly depending on the applied voltage level, and enables gradation display. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in each pixel unit, and in the normally black mode, the incident light is incident according to the voltage applied in each pixel unit. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

【0063】ここで保持された画像信号がリークするの
を防ぐために、画素電極9aと対向電極との間に形成さ
れる液晶容量と並列に蓄積容量70を付加する。この蓄
積容量70は、走査線3aに並んで設けられ、定電位に
固定された固定電位側容量電極としての透明電極300
を含んでいる。なお、第1実施形態においては、後述す
るように、透明電極300がベタ状に形成されているこ
とに特徴がある(図1は回路図であることから、該透明
電極300は図式的に線状に描かれている。)。
In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 is provided side by side with the scanning line 3a and is fixed to the constant potential as a transparent electrode 300 as a fixed potential side capacitive electrode.
Is included. The first embodiment is characterized in that the transparent electrode 300 is formed in a solid shape as described later (since FIG. 1 is a circuit diagram, the transparent electrode 300 is schematically shown as a line. It is drawn in a shape.)

【0064】以下では、上記データ線6a、走査線3
a、TFT30等による、上述のような回路動作が実現
される電気光学装置の、より現実的な構成について、図
2及び図3を参照して説明する。
In the following, the data line 6a and the scanning line 3 will be described.
A more realistic configuration of the electro-optical device that realizes the above-described circuit operation by the a, the TFT 30, and the like will be described with reference to FIGS. 2 and 3.

【0065】まず、第1実施形態に係る電気光学装置
は、図2のA−A´線断面図たる図3に示すように、透
明なTFTアレイ基板10と、これに対向配置される透
明な対向基板20とを備えている。TFTアレイ基板1
0は、例えば、石英基板、ガラス基板、シリコン基板か
らなり、対向基板20は、例えばガラス基板や石英基板
からなる。
First, in the electro-optical device according to the first embodiment, as shown in FIG. 3, which is a sectional view taken along the line AA ′ of FIG. 2, a transparent TFT array substrate 10 and a transparent TFT array substrate arranged to face the transparent TFT array substrate 10 are arranged. The counter substrate 20 is provided. TFT array substrate 1
0 is, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is, for example, a glass substrate or a quartz substrate.

【0066】図3に示すように、TFTアレイ基板10
には、画素電極9aが設けられており、その上側には、
ラビング処理等の所定の配向処理が施された配向膜16
が設けられている。画素電極9aは、例えばITO膜等
の透明導電性膜からなる。他方、対向基板20には、そ
の全面に渡って対向電極21が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜22が設けられている。このうち対向電極21もま
た、上述の画素電極9aと同様に、例えばITO膜等の
透明導電性膜からなる。なお、前記の配向膜16及び2
2は、例えば、ポリイミド膜等の透明な有機膜からな
る。
As shown in FIG. 3, the TFT array substrate 10
Is provided with a pixel electrode 9a, and on the upper side thereof,
Alignment film 16 subjected to a predetermined alignment treatment such as rubbing treatment
Is provided. The pixel electrode 9a is made of a transparent conductive film such as an ITO film. On the other hand, the counter substrate 20 is provided with a counter electrode 21 over the entire surface thereof, and on the lower side thereof, an alignment film 22 subjected to a predetermined alignment treatment such as a rubbing treatment is provided. Of these, the counter electrode 21 is also made of, for example, a transparent conductive film such as an ITO film, similarly to the above-mentioned pixel electrode 9a. The alignment films 16 and 2 are
2 is made of, for example, a transparent organic film such as a polyimide film.

【0067】一方、図2において、前記画素電極9a
は、TFTアレイ基板10上に、マトリクス状に複数設
けられており(図中破線により、画素電極9aの縁部9
a´が示されている)、画素電極9aの縦横の境界に各
々沿ってデータ線6a及び走査線3aが設けられてい
る。データ線6aは、アルミニウム膜等の金属膜あるい
は合金膜からなる。また、走査線3aは、半導体層1a
のうち図中右上がりの斜線領域で示したチャネル領域1
a´に対向するように配置されており、走査線3aはゲ
ート電極として機能する。すなわち、走査線3aとデー
タ線6aとの交差する箇所にはそれぞれ、チャネル領域
1a´に走査線3aの本線部がゲート電極として対向配
置された画素スイッチング用のTFT30が設けられて
いる。
On the other hand, in FIG. 2, the pixel electrode 9a is
Are provided in a matrix on the TFT array substrate 10 (indicated by the broken line in the figure, the edge portion 9 of the pixel electrode 9a is
(a 'is shown), and the data line 6a and the scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. The data line 6a is made of a metal film such as an aluminum film or an alloy film. Further, the scanning line 3a is the semiconductor layer 1a.
Channel region 1 shown by the shaded area in the figure
The scanning line 3a is arranged so as to face a ', and functions as a gate electrode. That is, pixel switching TFTs 30 are provided at the intersections of the scanning lines 3a and the data lines 6a, in which the main line portions of the scanning lines 3a are opposed to each other as gate electrodes in the channel region 1a '.

【0068】TFT30は、図3に示すように、LDD
(Lightly Doped Drain)構造を有しており、その構成
要素としては、上述したようにゲート電極として機能す
る走査線3a、例えばポリシリコン膜からなり走査線3
aからの電界によりチャネルが形成される半導体層1a
のチャネル領域1a´、走査線3aと半導体層1aとを
絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aに
おける低濃度ソース領域1b及び低濃度ドレイン領域1
c並びに高濃度ソース領域1d及び高濃度ドレイン領域
1eを備えている。
As shown in FIG. 3, the TFT 30 has an LDD.
It has a (Lightly Doped Drain) structure, and its constituent elements are the scanning lines 3a functioning as the gate electrodes as described above, for example, the scanning lines 3a made of a polysilicon film.
a semiconductor layer 1a in which a channel is formed by an electric field from a
Channel region 1a ', an insulating film 2 including a gate insulating film that insulates the scanning line 3a from the semiconductor layer 1a, a low concentration source region 1b and a low concentration drain region 1 in the semiconductor layer 1a.
c and a high concentration source region 1d and a high concentration drain region 1e.

【0069】なお、TFT30は、好ましくは図3に示
したようにLDD構造をもつが、低濃度ソース領域1b
及び低濃度ドレイン領域1cに不純物の打ち込みを行わ
ないオフセット構造をもってよいし、走査線3aの一部
からなるゲート電極をマスクとして高濃度で不純物を打
ち込み、自己整合的に高濃度ソース領域及び高濃度ドレ
イン領域を形成するセルフアライン型のTFTであって
もよい。また、第1実施形態では、画素スイッチング用
TFT30のゲート電極を、高濃度ソース領域1d及び
高濃度ドレイン領域1e間に1個のみ配置したシングル
ゲート構造としたが、これらの間に2個以上のゲート電
極を配置してもよい。このようにデュアルゲート、ある
いはトリプルゲート以上でTFTを構成すれば、チャネ
ルとソース及びドレイン領域との接合部のリーク電流を
防止でき、オフ時の電流を低減することができる。さら
に、TFT30を構成する半導体層1aは非単結晶層で
も単結晶層でも構わない。単結晶層の形成には、貼り合
わせ法等の公知の方法を用いることができる。半導体層
1aを単結晶層とすることで、特に周辺回路の高性能化
を図ることができる。
Although the TFT 30 preferably has an LDD structure as shown in FIG. 3, it has a low concentration source region 1b.
Further, the low concentration drain region 1c may have an offset structure in which no impurity is implanted, or the impurity is implanted at a high concentration by using the gate electrode which is a part of the scanning line 3a as a mask, and the high concentration source region and the high concentration are self-aligned. A self-aligned TFT that forms the drain region may be used. Further, in the first embodiment, the gate electrode of the pixel switching TFT 30 has a single gate structure in which only one gate electrode is arranged between the high-concentration source region 1d and the high-concentration drain region 1e, but two or more gate electrodes are provided between them. A gate electrode may be arranged. As described above, if the TFT is configured with dual gates or triple gates or more, it is possible to prevent the leak current at the junction between the channel and the source and drain regions, and reduce the off-time current. Further, the semiconductor layer 1a forming the TFT 30 may be a non-single crystal layer or a single crystal layer. A known method such as a bonding method can be used for forming the single crystal layer. By forming the semiconductor layer 1a as a single crystal layer, it is possible to particularly improve the performance of peripheral circuits.

【0070】一方、図3においては、蓄積容量70が、
TFT30の高濃度ドレイン領域1e及び画素電極9a
に接続された画素電位側容量電極としての中継層71
と、固定電位側容量電極としての透明電極300とが、
誘電体膜75を介して対向配置されることにより形成さ
れている。この蓄積容量70によれば、画素電極9aに
おける電位保持特性を顕著に高めることが可能となる。
On the other hand, in FIG. 3, the storage capacitor 70 is
High-concentration drain region 1e of TFT 30 and pixel electrode 9a
Relay layer 71 as a pixel potential side capacitance electrode connected to
And the transparent electrode 300 as the fixed potential side capacitance electrode,
It is formed by being opposed to each other via the dielectric film 75. With this storage capacitor 70, the potential holding characteristic of the pixel electrode 9a can be remarkably improved.

【0071】そして、第1実施形態においては特に、蓄
積容量70を構成する固定電位側容量電極として、例え
ば例えばITO、IZO等の透明導電性材料からなる透
明電極300が、図2及び図3、あるいは図4の斜視図
に示すように、TFTアレイ基板10の全面に関して、
ベタ状に形成されている。ここに図4は、第1実施形態
における透明電極300をはじめとする、その周囲の構
成の配置態様を立体的に示した斜視図である。なお、図
4では、該透明電極300の具体的態様を図示すること
を主な目的としているため、TFT30の半導体層1
a、コンタクトホール81及び85、並びに中継層71
のみを図示している。
In the first embodiment, in particular, as the fixed potential side capacitance electrode forming the storage capacitor 70, the transparent electrode 300 made of a transparent conductive material such as ITO or IZO is used as shown in FIGS. Alternatively, as shown in the perspective view of FIG. 4, regarding the entire surface of the TFT array substrate 10,
It is formed in a solid shape. FIG. 4 is a perspective view three-dimensionally showing the arrangement of the surrounding structure including the transparent electrode 300 in the first embodiment. In addition, in FIG. 4, since the main purpose is to illustrate a specific mode of the transparent electrode 300, the semiconductor layer 1 of the TFT 30 is illustrated.
a, contact holes 81 and 85, and relay layer 71
Only illustrated.

【0072】この全面ベタ状の透明電極300には、図
2乃至図4に示すように、画素電極9a及び中継層71
間を電気的に接続するコンタクトホール85、並びに、
TFT30の高濃度ソース領域1d及びデータ線6a間
を電気的に接続するコンタクトホール81が形成される
位置に対応して孔300aが形成されている。これによ
り、中継層71及び画素電極9a間並びにTFT30及
びデータ線6a間の電気的な接続は何ら障害なく実現す
ることが可能となっている。なお、この孔300aは精
度高く形成される必要はない。コンタクトホール81又
は85の孔径に概ね一致するように形成すればよいので
ある。
As shown in FIG. 2 to FIG. 4, the pixel electrode 9a and the relay layer 71 are formed on the transparent electrode 300 having a solid surface.
A contact hole 85 for electrically connecting the two, and
A hole 300a is formed corresponding to a position where a contact hole 81 for electrically connecting the high-concentration source region 1d of the TFT 30 and the data line 6a is formed. Thereby, electrical connection between the relay layer 71 and the pixel electrode 9a and between the TFT 30 and the data line 6a can be realized without any obstacle. The hole 300a does not need to be formed with high precision. The contact hole 81 or 85 may be formed so as to have a diameter substantially equal to that of the contact hole 81 or 85.

【0073】また、この透明電極300の厚さは、第1
実施形態に係る電気光学装置の透明性を可能な限り維持
するという要請からすると、できる限り薄くすることが
好ましく、より具体的には例えば、50〜500nmの
範囲にあるとするのが好ましい。これによって、TFT
アレイ基板10及び対向基板20からなる電気光学装置
全体についての透明性を十分に確保すること、すなわち
対向基板20側からTFTアレイ基板10側へ抜ける光
の透過に障害を生じさせないことが可能となる。
The thickness of the transparent electrode 300 is the first
From the request of maintaining the transparency of the electro-optical device according to the embodiment as much as possible, it is preferable to make the thickness as thin as possible, and more specifically, for example, it is preferably in the range of 50 to 500 nm. This allows the TFT
It is possible to sufficiently secure the transparency of the entire electro-optical device including the array substrate 10 and the counter substrate 20, that is, to prevent the transmission of light passing from the counter substrate 20 side to the TFT array substrate 10 side to be obstructed. .

【0074】さらに、この透明電極300は、画素電極
9aが配置された画像表示領域10aからその周囲に延
設され、定電位源と電気的に接続されて、固定電位とさ
れる。このような定電位源としては、データ線駆動回路
101に供給される正電源や負電源の定電位源でもよい
し、対向基板20の対向電極21に供給される定電位で
も構わない。また、より具体的には、第1実施形態に係
る電気光学装置が、+Vボルト及び−Vボルトという反
転したレベルの二つの信号で交互に駆動される場合にお
いては、これら+Vボルト及び−Vボルトの中間の電位
(以下、「LCCOM電位」という。)を供給する電源
に、第1実施形態に係る透明電極300を接続してもよ
い。
Further, the transparent electrode 300 extends from the image display area 10a in which the pixel electrode 9a is arranged to the periphery thereof and is electrically connected to a constant potential source to have a fixed potential. Such a constant potential source may be a positive potential source or a negative power source constant potential source supplied to the data line driving circuit 101, or a constant potential source supplied to the counter electrode 21 of the counter substrate 20. Further, more specifically, in the case where the electro-optical device according to the first embodiment is alternately driven by two signals of inverted levels of + V volt and −V volt, these + V volt and −V volt are used. The transparent electrode 300 according to the first embodiment may be connected to a power supply that supplies an intermediate potential (hereinafter, referred to as “LCCOM potential”).

【0075】一方、蓄積容量70を構成する画素電位側
容量電極たる中継層71は、図2乃至図4に示すよう
に、誘電体膜75を介して、前述の透明電極300に対
向配置されている。そして、この中継層71は、遮光性
材料からなる層(以下、「遮光層」という。)711及
び導電性のポリシリコン膜からなる層(以下、「ポリシ
リコン層」という。)712という二層構造を有してい
る。このうち、遮光層711は、例えば、Ti(チタ
ン)、Cr(クロム)、W(タングステン)、Ta(タ
ンタル)、Mo(モリブデン)等の高融点金属のうちの
少なくとも一つを含む、金属単体、合金、金属シリサイ
ド、ポリシリサイド等の遮光性材料からなる。
On the other hand, as shown in FIGS. 2 to 4, the relay layer 71, which is the pixel potential side capacitance electrode forming the storage capacitor 70, is arranged so as to face the above-mentioned transparent electrode 300 via the dielectric film 75. There is. The relay layer 71 has two layers: a layer 711 made of a light-shielding material (hereinafter referred to as “light-shielding layer”) 711 and a layer made of a conductive polysilicon film (hereinafter referred to as “polysilicon layer”) 712. It has a structure. Of these, the light shielding layer 711 includes, for example, at least one of refractory metals such as Ti (titanium), Cr (chrome), W (tungsten), Ta (tantalum), and Mo (molybdenum), and is a simple metal. , An alloy, a metal silicide, a polysilicide, or the like.

【0076】なお、中継層71は、画素電位側容量電極
としての機能のほか、コンタクトホール83及び85を
介して、画素電極9aとTFT30の高濃度ドレイン領
域1eとを中継接続する機能をもつ。このように中継層
71を利用すれば、層間距離が例えば2000nm程度
と長くても、両者間を一つのコンタクトホールで接続す
る技術的困難性を回避しつつ、比較的小径の二つ以上の
直列なコンタクトホールで両者間を良好に接続すること
ができ、画素開口率を高めることが可能となる。また、
コンタクトホール開孔時におけるエッチングの突き抜け
防止にも役立つ。
The relay layer 71 has a function as a capacitance electrode on the pixel potential side and a function of relay connection between the pixel electrode 9a and the high concentration drain region 1e of the TFT 30 via the contact holes 83 and 85. By using the relay layer 71 in this manner, even if the interlayer distance is as long as about 2000 nm, for example, it is possible to avoid the technical difficulty of connecting the two via a single contact hole, and at the same time, to connect two or more series having a relatively small diameter. The contact holes can be satisfactorily connected to each other, and the pixel aperture ratio can be increased. Also,
It also helps prevent penetration of etching when opening contact holes.

【0077】最後に、蓄積容量70を構成するもう一つ
の構成たる誘電体膜75は、図3に示すように、例えば
膜厚5〜200nm程度の比較的薄いHTO(High Tem
perature Oxide)膜、LTO(Low Temperature Oxid
e)膜等の酸化シリコン膜、あるいは窒化シリコン膜等
から構成される。蓄積容量70を増大させる観点から
は、膜の信頼性が十分に得られる限りにおいて、誘電体
膜75は薄いほどよい。
Finally, as shown in FIG. 3, the dielectric film 75, which is another component of the storage capacitor 70, is a relatively thin HTO (High Tem) having a film thickness of, for example, about 5 to 200 nm.
perature oxide film, LTO (Low Temperature Oxid)
e) A silicon oxide film such as a film or a silicon nitride film. From the viewpoint of increasing the storage capacitance 70, the thinner the dielectric film 75 is, the better as long as the reliability of the film is sufficiently obtained.

【0078】図2及び図3においては、上記のほか、T
FT30の下側に、下側遮光膜11aが設けられてい
る。下側遮光膜11aは、格子状にパターニングされて
おり、これにより各画素の開口領域を規定している。こ
のような下側遮光膜11aを設けることにより、TFT
30に対する下側からの光入射を未然に防止することが
可能となる。そして、第1実施形態においては、中継層
71を構成する遮光層711が備えられていたから、結
局、TFT30に対する上側及び下側の両側からの光入
射を未然に防止することが可能となるのである。なお、
下側遮光膜11aについては、前述の透明電極300の
場合と同様に、その電位変動がTFT30に対して悪影
響を及ぼすことを避けるために、画像表示領域からその
周囲に延設して定電位源に接続するとよい。
2 and 3, in addition to the above, T
A lower light shielding film 11a is provided below the FT 30. The lower light-shielding film 11a is patterned in a lattice pattern, and thereby defines the opening area of each pixel. By providing such a lower light-shielding film 11a, the TFT
It is possible to prevent light from entering the 30 from below. In addition, in the first embodiment, since the light shielding layer 711 forming the relay layer 71 is provided, it is possible to prevent light from entering the TFT 30 from both the upper side and the lower side. In addition,
As in the case of the transparent electrode 300 described above, the lower light-shielding film 11a is extended from the image display region to the periphery thereof so as to prevent the potential fluctuation from adversely affecting the TFT 30, and a constant potential source. Connect to.

【0079】また、TFT30下には、下地絶縁膜12
が設けられている。下地絶縁膜12は、下側遮光膜11
aからTFT30を層間絶縁する機能のほか、TFTア
レイ基板10の全面に形成されることにより、TFTア
レイ基板10の表面研磨時における荒れや、洗浄後に残
る汚れ等で画素スイッチング用のTFT30の特性変化
を防止する機能を有する。
Under the TFT 30, the base insulating film 12 is formed.
Is provided. The base insulating film 12 is the lower light-shielding film 11
In addition to the function of insulating the TFT 30 from a through the interlayer insulation, it is formed on the entire surface of the TFT array substrate 10 to change the characteristics of the TFT 30 for pixel switching due to surface roughness of the TFT array substrate 10 and stains remaining after cleaning. It has a function to prevent

【0080】加えて、走査線3a上には、高濃度ソース
領域1dへ通じるコンタクトホール81及び高濃度ドレ
イン領域1eへ通じるコンタクトホール83がそれぞれ
開孔された第1層間絶縁膜41が形成されている。
In addition, on the scanning line 3a, a first interlayer insulating film 41 is formed in which a contact hole 81 communicating with the high concentration source region 1d and a contact hole 83 communicating with the high concentration drain region 1e are formed. There is.

【0081】第1層間絶縁膜41上には、中継層71及
び透明電極300が形成されており、これらの上には高
濃度ソース領域1dへ通じるコンタクトホール81及び
中継層71へ通じるコンタクトホール85がそれぞれ開
孔された第2層間絶縁膜42が形成されている。
A relay layer 71 and a transparent electrode 300 are formed on the first interlayer insulating film 41, and a contact hole 81 leading to the high concentration source region 1d and a contact hole 85 leading to the relay layer 71 are formed thereon. And a second interlayer insulating film 42 is formed.

【0082】なお、第1実施形態では、第1層間絶縁膜
41に対しては、約1000℃の焼成を行うことによ
り、半導体層1aや走査線3aを構成するポリシリコン
膜に注入したイオンの活性化を図ってもよい。他方、第
2層間絶縁膜42に対しては、このような焼成を行わな
いことにより、透明電極300の界面付近に生じるスト
レスの緩和を図るようにしてもよい。
In the first embodiment, the first interlayer insulating film 41 is baked at about 1000 ° C. to remove the ions implanted in the polysilicon film forming the semiconductor layer 1a and the scanning line 3a. It may be activated. On the other hand, the second interlayer insulating film 42 may be subjected to no such firing to reduce the stress generated near the interface of the transparent electrode 300.

【0083】第2層間絶縁膜42上には、データ線6a
が形成されており、これらの上には中継層71へ通じる
コンタクトホール85が形成された第3層間絶縁膜43
が形成されている。この第3層間絶縁膜43は、CMP
(Chemical Mechanical Polishing)処理等により平坦
化されており、その下方に存在する各種配線や素子等に
よる段差に起因する液晶層50の配向不良を低減するこ
とが可能となる。ただし、このように第3層間絶縁膜4
3に平坦化処理を施すのに代えて、又は加えて、TFT
アレイ基板10、下地絶縁膜12、第1層間絶縁膜41
及び第2層間絶縁膜42のうち少なくとも一つに溝を掘
って、データ線6a等の配線やTFT30等を埋め込む
ことにより、平坦化処理を行ってもよい。
The data line 6a is formed on the second interlayer insulating film 42.
Are formed, and the third interlayer insulating film 43 in which a contact hole 85 leading to the relay layer 71 is formed is formed thereon.
Are formed. The third interlayer insulating film 43 is formed by CMP.
Since it is flattened by (Chemical Mechanical Polishing) processing or the like, it is possible to reduce the alignment failure of the liquid crystal layer 50 due to the step due to various wirings and elements existing therebelow. However, as described above, the third interlayer insulating film 4
In place of or in addition to performing the flattening treatment on 3, the TFT
Array substrate 10, base insulating film 12, first interlayer insulating film 41
Alternatively, the flattening process may be performed by forming a groove in at least one of the second interlayer insulating film 42 and burying the wiring such as the data line 6a and the TFT 30.

【0084】このような構成となる第1実施形態の電気
光学装置においては、上記透明電極300の存在を要因
として、次のような作用効果が奏されることとなる。
In the electro-optical device of the first embodiment having such a configuration, the following operational effects are exhibited due to the presence of the transparent electrode 300.

【0085】まず、蓄積容量70を構成する固定電位側
容量電極が、TFTアレイ基板10の全面に関して、ベ
タ状に形成された透明電極300とされていることか
ら、配線遅延が問題とならない。このような透明電極3
00が、高い電気抵抗値を有することはもはや考えにく
いからである。したがって、第1実施形態によれば、画
像上にクロストークやフリッカ等を生じさせることない
高品質な画像を表示することが可能となるのである。
First, since the fixed potential side capacitive electrode forming the storage capacitor 70 is the transparent electrode 300 formed in a solid pattern over the entire surface of the TFT array substrate 10, the wiring delay does not matter. Such a transparent electrode 3
It is no longer conceivable that 00 has a high electric resistance value. Therefore, according to the first embodiment, it is possible to display a high-quality image without causing crosstalk or flicker on the image.

【0086】また、図3及び図4からもわかるとおり、
第1実施形態における全面ベタ状の透明電極300は、
データ線6aと中継層71との間に位置する関係にある
ように形成されているから、これら両者間で容量カップ
リングを生じさせる可能性を低減することが可能とな
る。これにより、中継層71と同電位となる画素電極9
aの電位もまた、好適に維持することが可能となるか
ら、例えば、データ線6aに沿った形の表示ムラ等を発
生させる可能性を低減することが可能となる。したがっ
て、第1実施形態によれば、この点からも、高品質な画
像を表示することができるのである。
As can be seen from FIGS. 3 and 4,
In the first embodiment, the transparent electrode 300 having a solid surface is
Since the data line 6a and the relay layer 71 are formed so as to be in a positional relationship, it is possible to reduce the possibility of causing capacitive coupling between them. As a result, the pixel electrode 9 having the same potential as the relay layer 71 is formed.
Since the potential of a can also be preferably maintained, it is possible to reduce the possibility of causing display unevenness or the like along the data line 6a, for example. Therefore, according to the first embodiment, also from this point, it is possible to display a high-quality image.

【0087】さらに、第1実施形態においては、中継層
71が遮光層711を備えていたことにより、TFT3
0に対する光遮蔽に係る作用効果も発揮されることにな
る。これにより、TFT30のチャネル領域1a´にお
ける光リーク電流の発生を抑制することが可能となるか
ら、フリッカ等のない高品質な画像を表示することが可
能となる。
Further, in the first embodiment, since the relay layer 71 is provided with the light shielding layer 711, the TFT 3
The effect of light shielding for 0 is also exhibited. As a result, it is possible to suppress the generation of a light leak current in the channel region 1a 'of the TFT 30, so that it is possible to display a high quality image without flicker.

【0088】加えて、該中継層71は、前述の遮光層7
1を上層とするとともに、その下層としてポリシリコン
層711を有する二層構造となっていたことにより、次
のような作用効果が奏される。すなわち、仮に、中継層
71が遮光層711の一層のみからなる場合を考える
と、該中継層71とTFT30を構成する半導体層1a
の高濃度ドレイン領域1eとの電気的接続は、該遮光層
711を介して行わざるを得ず、この場合において、例
えば該遮光層711が、WSi等の高融点金属等からな
ると、半導体層1aと遮光層711との間でいわゆる電
食が生じ、時間の経過とともに両者間の電気的導通が図
れなくなる可能性が高くなる。しかるに、第1実施形態
においては、図3及び図4に示すように、該中継層71
とTFT30の高濃度ドレイン領域1eとの電気的な接
続の実現にあたり、直接的に接触するのは、高濃度ドレ
イン領域1eと該中継層71中のポリシリコン層712
とであることにより、上述のような問題が生じないので
ある(図3のコンタクトホール83を参照)。
In addition, the relay layer 71 is the light shielding layer 7 described above.
By having a two-layer structure in which 1 is the upper layer and the polysilicon layer 711 is the lower layer, the following operational effects are obtained. That is, assuming that the relay layer 71 is composed of only one light shielding layer 711, the semiconductor layer 1 a forming the relay layer 71 and the TFT 30.
The electrical connection with the high-concentration drain region 1e must be made through the light-shielding layer 711. In this case, for example, when the light-shielding layer 711 is made of a refractory metal such as WSi, the semiconductor layer 1a is formed. There is a high possibility that so-called electrolytic corrosion will occur between the light shielding layer 711 and the light shielding layer 711, and electrical conduction between the two will not be achieved over time. However, in the first embodiment, as shown in FIGS. 3 and 4, the relay layer 71 is
In order to realize electrical connection between the high-concentration drain region 1e of the TFT 30 and the high-concentration drain region 1e of the TFT 30, direct contact is made between the high-concentration drain region 1e and the polysilicon layer 712 in the relay layer 71.
Therefore, the above problem does not occur (see the contact hole 83 in FIG. 3).

【0089】以上を要するに、第1実施形態によれば、
ベタ状の透明電極300によって実現されるところの固
定電位側容量電極の低抵抗化と、中継層71が備える遮
光層711によって実現されるところのTFT30に対
する遮光という相反する要請を同時に実現しているとい
うことができる。
In summary, according to the first embodiment,
The contradictory requirements of lowering the resistance of the fixed-potential-side capacitance electrode, which is realized by the solid transparent electrode 300, and the light shielding of the TFT 30, which is realized by the light shielding layer 711 included in the relay layer 71, are simultaneously realized. Can be said.

【0090】更に加えて、第1実施形態では、透明電極
300がTFTアレイ基板10上にベタ状に形成されて
いることにより、データ線6a及び中継層71間の容量
カップリングの発生を抑制することで画素電極9aの電
位を安定させ、かつ、中継層71がポリシリコン層71
2を含むことにより、中継層71が本来備えるべき、T
FT30及び画素電極9a間の電気的な中継機能を滞り
なく実現することもできるのである。
In addition, in the first embodiment, since the transparent electrode 300 is formed in a solid shape on the TFT array substrate 10, the occurrence of capacitive coupling between the data line 6a and the relay layer 71 is suppressed. As a result, the potential of the pixel electrode 9a is stabilized, and the relay layer 71 serves as the polysilicon layer 71.
By including 2, the relay layer 71 should have T
The electrical relay function between the FT 30 and the pixel electrode 9a can be realized without delay.

【0091】なお、上記第1実施形態においては、蓄積
容量70が、TFTアレイ基板10上で、下から順に、
画素電位側容量電極としての中継層71、誘電体膜75
及び固定電位側容量電極としての透明電極300という
積層構造をなしていたが、本発明は、このような形態に
限定されるものではない。例えば、この逆に、下から順
に、透明電極300、誘電体膜75及び中継層71とい
う積層構造を構成してもよい。ただし、この場合におい
ては、透明電極300がデータ線6a及び中継層71間
に位置しないことになるから、上述した容量カップリン
グに関する作用効果は得られないことになる。しかしな
がら、この場合更に、データ線6aを当該透明電極30
0の更に下側に位置させることは必ずしも不可能ではな
いので、そのような場合であれば、上述の「逆」の積層
構造をとったとしても、容量カップリングに関する作用
効果が同様に奏されることとなる。
In the first embodiment, the storage capacitors 70 are arranged on the TFT array substrate 10 in order from the bottom.
Relay layer 71 as a pixel potential side capacitance electrode, dielectric film 75
Also, although the laminated structure of the transparent electrode 300 as the fixed potential side capacitance electrode is formed, the present invention is not limited to such a form. For example, conversely, a laminated structure of the transparent electrode 300, the dielectric film 75, and the relay layer 71 may be configured in this order from the bottom. However, in this case, since the transparent electrode 300 is not located between the data line 6a and the relay layer 71, the above-described action and effect regarding the capacitive coupling cannot be obtained. However, in this case, the data line 6a is further connected to the transparent electrode 30.
Since it is not always impossible to position it further below 0, in such a case, even if the above-mentioned "reverse" laminated structure is adopted, the same function and effect as the capacitive coupling can be obtained. The Rukoto.

【0092】また、上記第1実施形態においては触れな
かったが、場合により、第1層間絶縁膜41の表面に対
して、その上に蓄積容量70を形成する前に、CMP処
理等の平坦化処理を実施してもよい。このようにすれ
ば、中継層71、誘電体膜75、そして透明電極300
を平坦に形成することが可能となるから、該透明電極3
00をベタ状に形成する第1実施形態において、その内
部の領域に段差を生じさせることがなく、例えばクラッ
ク等の発生を回避することが可能となる。
Although not mentioned in the first embodiment, in some cases, the surface of the first interlayer insulating film 41 is flattened by a CMP process or the like before the storage capacitor 70 is formed thereon. Processing may be carried out. By doing so, the relay layer 71, the dielectric film 75, and the transparent electrode 300 are formed.
Since it is possible to form the flat surface, the transparent electrode 3
In the first embodiment in which 00 is formed in a solid shape, it is possible to avoid generation of cracks, for example, without generating a step in the area inside thereof.

【0093】さらに、上記第1実施形態では、蓄積容量
70において、固定電位側容量電極としての機能を有す
る側の電極のみについて、これを透明電極300とする
形態について述べたが、本発明はこのような形態に限定
されるものではなく、場合によっては、画素電位側容量
電極としての機能を有する中継層71についてもまた、
ITO、IZO等の透明導電性材料からなる形態として
もよい。このような形態によれば、画素電位側容量電極
についても配線遅延の問題を有効に解消することが可能
である。
Further, in the first embodiment described above, only the electrode on the side having the function as the fixed potential side capacitive electrode in the storage capacitor 70 is described as the transparent electrode 300, but the present invention is not limited to this. However, the relay layer 71 having a function as a pixel potential side capacitive electrode is not limited to the above-described configuration, and depending on the case,
It may be made of a transparent conductive material such as ITO or IZO. According to such a configuration, it is possible to effectively solve the problem of wiring delay even for the pixel potential side capacitance electrode.

【0094】(第2実施形態)以下では、本発明の第2
の実施形態について、図5を参照しながら説明する。こ
こに、図5は、図2と同趣旨の図であって、同図とは透
明電極の形態が異なるものを示す平面図である。なお、
この第2実施形態に係る電気光学装置の構成は、後の説
明で特に断りがない限り、上述の第1実施形態と全く同
様であるので、図面上同一の符号が示されているものに
ついては、その説明を省略することとする。このこと
は、後述する第3以降の各実施形態においても同様であ
る。
(Second Embodiment) Hereinafter, the second embodiment of the present invention will be described.
The embodiment will be described with reference to FIG. Here, FIG. 5 is a diagram having the same meaning as FIG. 2, and is a plan view showing a transparent electrode having a different form from that of FIG. In addition,
The configuration of the electro-optical device according to the second embodiment is exactly the same as that of the above-described first embodiment unless otherwise specified in the description below, and therefore components having the same reference numerals in the drawings will be referred to. , Its description will be omitted. This also applies to each of the third and subsequent embodiments described below.

【0095】第2実施形態では、第1実施形態において
透明電極300がTFTアレイ基板10の全面に関して
ベタ状に形成されていたのに代えて、図5に示すよう
に、走査線3a及びデータ線6aの形成領域に対応する
ように、格子状に形成された透明電極301が備えられ
ている。
In the second embodiment, instead of the transparent electrode 300 formed in a solid shape over the entire surface of the TFT array substrate 10 in the first embodiment, as shown in FIG. 5, the scanning lines 3a and the data lines are formed. Transparent electrodes 301 formed in a grid pattern are provided so as to correspond to the formation regions of 6a.

【0096】ここで、第2実施形態に係る透明電極30
1は、走査線3a及びデータ線6aの形態領域内に、い
わば完全に閉じ込めるようにして形成する必要はない。
言い換えると、透明電極301の縁部301aと画素電
極9aの縁部9a´とは、図5に示すように、相当程度
重なり合っていてもよいのである。なぜなら、このよう
な形態としても、透明電極301は「透明」であるか
ら、開口領域を通過する光の妨げにはならず、画像上に
重大な悪影響を及ぼさないからである。
Here, the transparent electrode 30 according to the second embodiment.
1 does not need to be formed so as to be completely confined within the morphological regions of the scanning lines 3a and the data lines 6a.
In other words, the edge portion 301a of the transparent electrode 301 and the edge portion 9a 'of the pixel electrode 9a may substantially overlap each other as shown in FIG. This is because, even in such a form, the transparent electrode 301 is “transparent”, so that it does not obstruct the light passing through the opening region and does not have a serious adverse effect on the image.

【0097】したがって、このような形態であっても、
上記第1実施形態で得られた、固定電位側容量電極の低
抵抗化という作用効果は略同様に得られることになる。
Therefore, even in such a form,
The effect of lowering the resistance of the fixed potential side capacitance electrode obtained in the first embodiment can be obtained in substantially the same manner.

【0098】また、このような形態でも、固定電位とさ
れた透明電極301が、データ線6a及び中継層71間
に存在していることは上記第1実施形態と変わりなく、
したがって、これら両者間における容量カップリングの
発生を防止することができるから、高品質な画像の表示
が可能となる。
Also in this embodiment, the transparent electrode 301 having a fixed potential exists between the data line 6a and the relay layer 71, which is the same as the first embodiment.
Therefore, it is possible to prevent the occurrence of capacitive coupling between them, so that it is possible to display a high quality image.

【0099】(第3実施形態)以下では、本発明の第3
の実施形態について、図6を参照しながら説明する。こ
こに、図6は、図2と同趣旨の図であって、同図とは透
明電極の形態が異なるものを示す平面図である。
(Third Embodiment) The third embodiment of the present invention will be described below.
The embodiment will be described with reference to FIG. Here, FIG. 6 is a view having the same effect as FIG. 2, and is a plan view showing a transparent electrode having a different form from that of FIG.

【0100】第3実施形態では、第2実施形態において
透明電極301がすべてのデータ線6a上に存在するよ
うに、格子状に形成されていたのに代えて、図6に示す
ように、複数のデータ線6aのうちから、例えば数本お
きのデータ線6aを選択し、当該データ線6a及び走査
線3aの形成領域に対応するように、格子状の透明電極
302が備えられている。
In the third embodiment, as shown in FIG. 6, a plurality of transparent electrodes 301 are formed in a grid pattern so that the transparent electrodes 301 exist on all the data lines 6a in the second embodiment. For example, every several data lines 6a are selected from among the data lines 6a, and the grid-shaped transparent electrodes 302 are provided so as to correspond to the formation regions of the data lines 6a and the scanning lines 3a.

【0101】この際、上述の「選択」は、例えば以下の
ような基準で行うことができる。すなわち、複数のデー
タ線6aに対し、隣接する複数のデータ線6aの組に対
して、パラレル信号たる画像信号を一時に供給する画像
信号供給方法を考えた場合、該画像信号が一時に送給さ
れる一組のデータ線6a(供給グループ)のうち、その
両端に位置するデータ線6a、などというようである。
これによれば、当該供給グループと、該供給グループに
画像信号が供給されている際、その両隣に位置する画像
信号が供給されていない非供給グループとの端境に位置
する画素電極9aの電位の変動を未然に防止することが
可能となる。というのは、上述のようなデータ線6aに
関して固定電位たる透明電極302を形成すれば、該デ
ータ線6aと中継層71との間で容量カップリングが生
じるのを防止することができ、これにより、該中継層7
1に電気的に接続された画素電極9aの電位が変動する
ことを防止することができるからである。
At this time, the above-mentioned "selection" can be performed based on the following criteria, for example. That is, when considering an image signal supply method for temporarily supplying an image signal which is a parallel signal to a set of a plurality of adjacent data lines 6a with respect to a plurality of data lines 6a, the image signal is supplied at a time. Among the set of data lines 6a (supply group) to be formed, the data lines 6a located at both ends thereof are considered to be.
According to this, when the image signal is supplied to the supply group, the potential of the pixel electrode 9a located at the boundary between the supply group and the non-supply group which is located on both sides of the supply group and is not supplied with the image signal. It is possible to prevent the fluctuation of This is because by forming the transparent electrode 302 having a fixed potential with respect to the data line 6a as described above, it is possible to prevent capacitive coupling from occurring between the data line 6a and the relay layer 71. , The relay layer 7
This is because the potential of the pixel electrode 9a electrically connected to 1 can be prevented from changing.

【0102】要するに、上述のような基準で選択された
データ線6aに対して透明電極302を形成する形態に
よれば、容量カップリングの影響が最も生じやすい箇所
に、固定電位たる透明電極302を形成することによ
り、画素電極9aの電位変動を防止することで、高品質
な画像を表示することが可能となるのである。
In short, according to the embodiment in which the transparent electrode 302 is formed on the data line 6a selected on the basis of the above-mentioned reference, the transparent electrode 302 having a fixed potential is provided at the place where the influence of capacitive coupling is most likely to occur. By forming it, it is possible to display a high-quality image by preventing the potential variation of the pixel electrode 9a.

【0103】(電気光学装置の全体構成)以下では、以
上のように構成された第1ないし第3実施形態における
電気光学装置の全体構成を図7及び図8を参照して説明
する。なお、図7は、TFTアレイ基板をその上に形成
された各構成要素とともに対向基板20の側からみた平
面図であり、図8は図7のH−H´断面図である。
(Overall Configuration of Electro-Optical Device) The overall configuration of the electro-optical device according to the first to third embodiments configured as described above will be described below with reference to FIGS. 7 and 8. 7. FIG. 7 is a plan view of the TFT array substrate together with the constituent elements formed thereon as seen from the counter substrate 20, and FIG. 8 is a sectional view taken along line HH 'of FIG.

【0104】図7及び図8において、本実施形態に係る
電気光学装置では、TFTアレイ基板10と対向基板2
0とが対向配置されている。TFTアレイ基板10と対
向基板20との間には、液晶層50が封入されており、
TFTアレイ基板10と対向基板20とは、画像表示領
域10aの周囲に位置するシール領域に設けられたシー
ル材52により相互に接着されている。
7 and 8, in the electro-optical device according to this embodiment, the TFT array substrate 10 and the counter substrate 2 are used.
0 and 0 are arranged to face each other. A liquid crystal layer 50 is enclosed between the TFT array substrate 10 and the counter substrate 20,
The TFT array substrate 10 and the counter substrate 20 are adhered to each other by a sealing material 52 provided in a sealing region located around the image display region 10a.

【0105】シール材52は、両基板を貼り合わせるた
め、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫
外線、加熱等により硬化させられたものである。また、
このシール材52中には、本実施形態における電気光学
装置を、液晶装置がプロジェクタ用途のように小型で拡
大表示を行う液晶装置に適用するのであれば、両基板間
の距離(基板間ギャップ)を所定値とするためのグラス
ファイバ、あるいはガラスビーズ等のギャップ材(スペ
ーサ)が散布されている。あるいは、当該電気光学装置
を液晶ディスプレイや液晶テレビのように大型で等倍表
示を行う液晶装置に適用するのであれば、このようなギ
ャップ材は、液晶層50中に含まれてよい。
The sealing material 52 is made of, for example, an ultraviolet curable resin or a thermosetting resin in order to bond the two substrates together, and is cured by ultraviolet rays, heating or the like. Also,
In the sealing material 52, if the electro-optical device according to the present embodiment is applied to a liquid crystal device in which the liquid crystal device is small and performs enlarged display, such as a projector application, the distance between both substrates (inter-substrate gap). A glass fiber or a gap material (spacer) such as glass beads is dispersed to obtain a predetermined value. Alternatively, if the electro-optical device is applied to a large-sized liquid crystal device such as a liquid crystal display or a liquid crystal television that displays at the same size, such a gap material may be included in the liquid crystal layer 50.

【0106】シール材52の外側の領域には、データ線
6aに画像信号を所定のタイミングで供給することによ
り該データ線6aを駆動するデータ線駆動回路101及
び外部回路接続端子102がTFTアレイ基板10の一
辺に沿って設けられており、走査線3aに走査信号を所
定のタイミングで供給することにより、走査線3aを駆
動する走査線駆動回路104が、この一辺に隣接する二
辺に沿って設けられている。
In the area outside the sealing material 52, the data line driving circuit 101 and the external circuit connection terminal 102 for driving the data line 6a by supplying the image signal to the data line 6a at a predetermined timing are provided with the TFT array substrate. The scanning line driving circuit 104, which is provided along one side of the scanning line 3a, drives the scanning line 3a by supplying the scanning signal to the scanning line 3a at a predetermined timing. It is provided.

【0107】なお、走査線3aに供給される走査信号遅
延が問題にならないのならば、走査線駆動回路104は
片側だけでもよいことは言うまでもない。また、データ
線駆動回路101を画像表示領域10aの辺に沿って両
側に配列してもよい。
Needless to say, the scanning line driving circuit 104 may be provided on only one side if the delay of the scanning signal supplied to the scanning line 3a does not matter. Further, the data line driving circuits 101 may be arranged on both sides along the side of the image display area 10a.

【0108】TFTアレイ基板10の残る一辺には、画
像表示領域10aの両側に設けられた走査線駆動回路1
04間をつなぐための複数の配線105が設けられてい
る。また、対向基板20のコーナ部の少なくとも一箇所
においては、TFTアレイ基板10と対向基板20との
間で電気的に導通をとるための導通材106が設けられ
ている。
On the remaining side of the TFT array substrate 10, the scanning line driving circuit 1 provided on both sides of the image display area 10a.
A plurality of wirings 105 are provided to connect between 04. In addition, at least one location of the corner portion of the counter substrate 20 is provided with a conductive material 106 for electrically connecting the TFT array substrate 10 and the counter substrate 20.

【0109】図8において、TFTアレイ基板10上に
は、画素スイッチング用のTFTや走査線、データ線等
の配線が形成された後の画素電極9a上に、配向膜が形
成されている。他方、対向基板20上には、対向電極2
1のほか、最上層部分に配向膜が形成されている。ま
た、液晶層50は、例えば一種又は数種類のネマテッィ
ク液晶を混合した液晶からなり、これら一対の配向膜間
で、所定の配向状態をとる。
In FIG. 8, on the TFT array substrate 10, an alignment film is formed on the pixel electrodes 9a after the TFTs for pixel switching and wirings such as scanning lines and data lines are formed. On the other hand, on the counter substrate 20, the counter electrode 2
1, an alignment film is formed on the uppermost layer. The liquid crystal layer 50 is made of, for example, liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed, and a predetermined alignment state is established between the pair of alignment films.

【0110】なお、TFTアレイ基板10上には、これ
らのデータ線駆動回路101、走査線駆動回路104等
に加えて、複数のデータ線6aに画像信号を所定のタイ
ミングで印加するサンプリング回路、複数のデータ線6
aに所定電圧レベルのプリチャージ信号を画像信号に先
行して各々供給するプリチャージ回路、製造途中や出荷
時の当該電気光学装置の品質、欠陥等を検査するための
検査回路等を形成してもよい。
On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104, etc., a sampling circuit for applying an image signal to a plurality of data lines 6a at a predetermined timing, Data line 6
In a, a precharge circuit for supplying a precharge signal of a predetermined voltage level prior to each image signal, an inspection circuit for inspecting the quality, defects, etc. of the electro-optical device during manufacturing or shipping are formed. Good.

【0111】また、データ線駆動回路101及び走査線
駆動回路104をTFTアレイ基板10上に設ける代わ
りに、例えばTAB(Tape Automated Bonding)基板上
に実装された駆動用LSIに、TFTアレイ基板10の
周辺部に設けられた異方性導電フィルムを介して電気的
及び機械的に接続するようにしてもよい。また、対向基
板20の投射光が入射する側及びTFTアレイ基板10
の出射光が出射する側には、それぞれ、例えばTN(Tw
isted Nematic)モード、VA(Vertically Aligned)
モード、PDLC(Polymer Dispersed Liquid Crysta
l)モード等の動作モードや、ノーマリーホワイトモー
ド・ノーマリーブラックモードの別に応じて、偏光フィ
ルム、位相差フィルム、偏光板等が所定の方向で配置さ
れる。
Further, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, a driving LSI mounted on a TAB (Tape Automated Bonding) substrate is provided with the TFT array substrate 10 You may make it electrically and mechanically connect through the anisotropic conductive film provided in the peripheral part. Further, the side of the counter substrate 20 on which the projection light is incident and the TFT array substrate 10
On the side where the emitted light of is emitted, for example, TN (Tw
isted Nematic) mode, VA (Vertically Aligned)
Mode, PDLC (Polymer Dispersed Liquid Crysta
l) A polarizing film, a retardation film, a polarizing plate, etc. are arranged in a predetermined direction according to an operation mode such as a mode or a normally white mode / a normally black mode.

【0112】(電子機器)次に、以上詳細に説明した電
気光学装置をライトバルブとして用いた電子機器の一例
たる投射型カラー表示装置の実施形態について、その全
体構成、特に光学的な構成について説明する。ここに、
図9は、投射型カラー表示装置の図式的断面図である。
(Electronic Equipment) Next, with respect to an embodiment of a projection type color display device which is an example of an electronic equipment using the electro-optical device described above in detail as a light valve, the overall construction, particularly the optical construction will be described. To do. here,
FIG. 9 is a schematic sectional view of a projection type color display device.

【0113】図9において、本実施形態における投射型
カラー表示装置の一例たる液晶プロジェクタ1100
は、駆動回路がTFTアレイ基板上に搭載された液晶装
置を含む液晶モジュールを3個用意し、それぞれRGB
用のライトバルブ100R、100G及び100Bとし
て用いたプロジェクタとして構成されている。液晶プロ
ジェクタ1100では、メタルハライドランプ等の白色
光源のランプユニット1102から投射光が発せられる
と、3枚のミラー1106及び2枚のダイクロックミラ
ー1108によって、RGBの三原色に対応する光成分
R、G及びBに分けられ、各色に対応するライトバルブ
100R、100G及び100Bにそれぞれ導かれる。
この際特に、B光は、長い光路による光損失を防ぐため
に、入射レンズ1122、リレーレンズ1123及び出
射レンズ1124からなるリレーレンズ系1121を介
して導かれる。そして、ライトバルブ100R、100
G及び100Bによりそれぞれ変調された三原色に対応
する光成分は、ダイクロックプリズム1112により再
度合成された後、投射レンズ1114を介してスクリー
ン1120にカラー画像として投射される。
In FIG. 9, a liquid crystal projector 1100 which is an example of the projection type color display device in this embodiment.
Prepares three liquid crystal modules including a liquid crystal device in which the driving circuit is mounted on the TFT array substrate.
It is configured as a projector used as the light valves 100R, 100G, and 100B for the. In the liquid crystal projector 1100, when the projection light is emitted from the lamp unit 1102 of a white light source such as a metal halide lamp, the three mirrors 1106 and the two dichroic mirrors 1108 cause the light components R, G and R corresponding to the three primary colors of RGB to be generated. It is divided into B and is led to the light valves 100R, 100G and 100B corresponding to the respective colors.
At this time, in particular, the B light is guided through a relay lens system 1121 including an entrance lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. Then, the light valves 100R, 100
The light components corresponding to the three primary colors respectively modulated by G and 100B are combined again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.

【0114】本発明は、上述した実施形態に限られるも
のではなく、請求の範囲及び明細書全体から読み取れる
発明の要旨、あるいは思想に反しない範囲で適宜変更可
能であり、そのような変更を伴う電気光学装置及び電子
機器もまた、本発明の技術的範囲に含まれるものであ
る。
The present invention is not limited to the above-described embodiments, but can be appropriately modified within the scope of the gist or the concept of the invention which can be read from the claims and the entire specification, and accompanying such modifications. Electro-optical devices and electronic devices are also included in the technical scope of the present invention.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1実施形態の電気光学装置におけ
る画像表示領域を構成するマトリクス状の複数の画素に
設けられた各種素子、配線等の等価回路を示す回路図で
ある。
FIG. 1 is a circuit diagram showing an equivalent circuit of various elements, wirings and the like provided in a plurality of pixels in a matrix forming an image display area in an electro-optical device according to a first embodiment of the present invention.

【図2】 本発明の第1実施形態の電気光学装置におけ
るデータ線、走査線、画素電極等が形成されたTFTア
レイ基板の相隣接する複数の画素群の平面図である。
FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device according to the first embodiment of the invention.

【図3】 図2のA−A´断面図である。3 is a cross-sectional view taken along the line AA ′ of FIG.

【図4】 透明電極の配置態様を示した斜視図である。FIG. 4 is a perspective view showing an arrangement mode of transparent electrodes.

【図5】 図2と同趣旨の図であるが、本発明の第2実
施形態に係り、同図とは透明電極が格子状に形成されて
いる点で異なる態様となる平面図である。
FIG. 5 is a diagram having the same effect as FIG. 2, but is a plan view relating to the second embodiment of the present invention and showing a mode different from that of FIG. 2 in that transparent electrodes are formed in a grid pattern.

【図6】 図2と同趣旨の図であるが、本発明の第3実
施形態に係り、同図とは透明電極が格子状に形成されて
いる点で異なる(図5とも異なる。)態様となる平面図
である。
FIG. 6 is a view having the same effect as FIG. 2, but relates to the third embodiment of the present invention and is different from that in FIG. 2 in that the transparent electrodes are formed in a grid shape (also different from FIG. 5). FIG.

【図7】 本発明の実施形態の電気光学装置におけるT
FTアレイ基板を、その上に形成された各構成要素とと
もに対向基板の側から見た平面図である。
FIG. 7 shows T in the electro-optical device according to the embodiment of the invention.
It is the top view which looked at an FT array substrate from the counter substrate side with each component formed on it.

【図8】 図7のH−H´断面図である。8 is a cross-sectional view taken along line HH 'of FIG.

【図9】 本発明の電子機器の実施形態である投射型カ
ラー表示装置の一例たるカラー液晶プロジェクタを示す
図式的断面図である。
FIG. 9 is a schematic cross-sectional view showing a color liquid crystal projector which is an example of a projection type color display device which is an embodiment of an electronic apparatus of the invention.

【符号の説明】[Explanation of symbols]

3a…走査線 6a…データ線 9a…画素電極 10…TFTアレイ基板 11a…下側遮光膜 30…TFT 70…蓄積容量 71…中継層 711…遮光層 712…ポリシリコン層 75…誘電体膜 300、301、302…透明電極(本発明にいう「固
定電位側容量電極」の一例に該当する。) 300a…孔 83、85…コンタクトホール
3a ... Scan line 6a ... Data line 9a ... Pixel electrode 10 ... TFT array substrate 11a ... Lower light-shielding film 30 ... TFT 70 ... Storage capacitor 71 ... Relay layer 711 ... Light-shielding layer 712 ... Polysilicon layer 75 ... Dielectric film 300, 301, 302 ... Transparent electrodes (corresponding to an example of "fixed potential side capacitance electrode" in the present invention) 300a ... Holes 83, 85 ... Contact holes

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA25 JA29 JA36 JA38 JA42 JA46 JB05 JB13 JB23 JB32 JB38 JB51 JB57 JB63 JB69 KA04 KA05 KA12 KA18 KA22 NA05 NA22 NA25 NA27 NA28 NA29 RA05 5C094 AA03 BA03 BA43 CA19 DA15 EA04 EA05 EA07 FB19 5F110 AA21 AA30 BB02 CC02 DD02 DD03 DD05 DD11 EE09 EE27 GG12 HJ23 HL03 HL04 HL05 HL06 HL08 HM14 HM15 NN03 NN42 NN44 NN46 NN48 NN72 NN73 QQ11 QQ16 QQ19    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 2H092 JA25 JA29 JA36 JA38 JA42                       JA46 JB05 JB13 JB23 JB32                       JB38 JB51 JB57 JB63 JB69                       KA04 KA05 KA12 KA18 KA22                       NA05 NA22 NA25 NA27 NA28                       NA29 RA05                 5C094 AA03 BA03 BA43 CA19 DA15                       EA04 EA05 EA07 FB19                 5F110 AA21 AA30 BB02 CC02 DD02                       DD03 DD05 DD11 EE09 EE27                       GG12 HJ23 HL03 HL04 HL05                       HL06 HL08 HM14 HM15 NN03                       NN42 NN44 NN46 NN48 NN72                       NN73 QQ11 QQ16 QQ19

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、 走査線及びデータ線に対応して設けられた薄膜トランジ
スタと、 該薄膜トランジスタに対応して設けられた画素電極と、
前記画素電極に接続された画素電位側容量電極、誘電
体膜及び固定電位側容量電極を順次積層してなる蓄積容
量とを備えてなり、 前記固定電位側容量電極は透明導電性材料からなること
を特徴とする電気光学装置。
1. A thin film transistor provided on a substrate corresponding to a scanning line and a data line, and a pixel electrode provided corresponding to the thin film transistor,
A pixel potential side capacitance electrode connected to the pixel electrode, a dielectric film, and a storage capacitance formed by sequentially laminating a fixed potential side capacitance electrode, and the fixed potential side capacitance electrode is made of a transparent conductive material. An electro-optical device characterized by.
【請求項2】 前記固定電位側容量電極は、前記画素電
極の形成領域に対応する開口領域の少なくとも一部を覆
うように形成されていることを特徴とする請求項1に記
載の電気光学装置。
2. The electro-optical device according to claim 1, wherein the fixed potential side capacitance electrode is formed so as to cover at least a part of an opening region corresponding to a formation region of the pixel electrode. .
【請求項3】 前記固定電位側容量電極は、前記基板上
で、ベタ状に形成されていることを特徴とする請求項1
又は2に記載の電気光学装置。
3. The fixed potential side capacitance electrode is formed in a solid shape on the substrate.
Or the electro-optical device according to 2.
【請求項4】 前記固定電位側容量電極は、前記データ
線及び前記画素電位側容量電極間に層間絶縁膜を介して
配置されている請求項1乃至3のいずれか一項に記載の
電気光学装置。
4. The electro-optical device according to claim 1, wherein the fixed potential side capacitance electrode is arranged between the data line and the pixel potential side capacitance electrode via an interlayer insulating film. apparatus.
【請求項5】 前記画素電極及び前記薄膜トランジスタ
並びに前記データ線及び前記薄膜トランジスタの少なく
とも一方を電気的に接続するコンタクトホールを更に備
え、 前記固定電位側容量電極には、前記コンタクトホールが
形成される位置に応じた孔が形成されていることを特徴
とする請求項3又は4に記載の電気光学装置。
5. A contact hole for electrically connecting at least one of the pixel electrode, the thin film transistor, and the data line and the thin film transistor, wherein the contact hole is formed in the fixed potential side capacitance electrode. 5. The electro-optical device according to claim 3, wherein a hole corresponding to is formed.
【請求項6】 前記走査線及び前記データ線のそれぞれ
は、マトリクス状に配列された前記画素電極間を縫うよ
うに複数配設されてなり、 前記固定電位側容量電極は、前記画素電位側容量電極及
び前記データ線間に配置されるとともに、複数の前記デ
ータ線のうちの少なくとも一のデータ線に沿って形成さ
れていることを特徴とする請求項1又は2に記載の電気
光学装置。
6. A plurality of each of the scanning lines and the data lines are arranged so as to sew between the pixel electrodes arranged in a matrix, and the fixed potential side capacitance electrode is the pixel potential side capacitance. The electro-optical device according to claim 1, wherein the electro-optical device is arranged between an electrode and the data line, and is formed along at least one data line of the plurality of data lines.
【請求項7】 前記固定電位側容量電極は、平面的にみ
て、格子状に形成されていることを特徴とする請求項6
に記載の電気光学装置。
7. The fixed potential side capacitance electrode is formed in a lattice shape when seen in a plan view.
The electro-optical device according to.
【請求項8】 前記固定電側容量電極が沿って形成され
るデータ線は、一時に画像信号の供給対象とされるデー
タ線の組のうち、当該組の両端に位置するデータ線を含
むことを特徴とする請求項6又は7に記載の電気光学装
置。
8. The data line formed along the fixed capacitance electrode includes a data line located at both ends of the set of data lines to which an image signal is to be temporarily supplied. The electro-optical device according to claim 6 or 7.
【請求項9】 前記画素電位側容量電極は、遮光性材料
からなることを特徴とする請求項1乃至8のいずれか一
項に記載の電気光学装置。
9. The electro-optical device according to claim 1, wherein the pixel potential side capacitance electrode is made of a light shielding material.
【請求項10】 前記画素電位側容量電極は、多層構造
を有することを特徴とする請求項9に記載の電気光学装
置。
10. The electro-optical device according to claim 9, wherein the pixel potential side capacitance electrode has a multilayer structure.
【請求項11】 前記固定電位側容量電極の厚さは、5
0〜500nmであることを特徴とする請求項1乃至1
0のいずれか一項に記載の電気光学装置。
11. The fixed potential side capacitance electrode has a thickness of 5
It is 0-500 nm, It is characterized by the above-mentioned.
The electro-optical device according to any one of 0.
【請求項12】 前記固定電位側容量電極下に位置する
層間絶縁膜の表面には、平坦化処理が施されていること
を特徴とする請求項1乃至11のいずれか一項に記載の
電気光学装置。
12. The electricity according to claim 1, wherein the surface of the interlayer insulating film located under the fixed potential side capacitance electrode is subjected to a planarization treatment. Optical device.
【請求項13】 前記固定電位側容量電極に代えて又は
加えて、前記画素電位側容量電極が透明導電性材料から
なることを特徴とする請求項1乃至8又は11若しくは
12のいずれか一項に記載の電気光学装置。
13. The pixel potential side capacitance electrode, instead of or in addition to the fixed potential side capacitance electrode, is made of a transparent conductive material, according to any one of claims 1 to 8 or 11 or 12. The electro-optical device according to.
【請求項14】 請求項1乃至13のいずれか一項に記
載の電気光学装置を具備してなることを特徴とする電子
機器。
14. An electronic apparatus comprising the electro-optical device according to claim 1. Description:
JP2002122814A 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus Expired - Fee Related JP4026398B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002122814A JP4026398B2 (en) 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002122814A JP4026398B2 (en) 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2003316294A true JP2003316294A (en) 2003-11-07
JP4026398B2 JP4026398B2 (en) 2007-12-26

Family

ID=29538325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002122814A Expired - Fee Related JP4026398B2 (en) 2002-04-24 2002-04-24 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP4026398B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091063A (en) * 2004-09-21 2006-04-06 Casio Comput Co Ltd Liquid crystal display element
JP2007003903A (en) * 2005-06-24 2007-01-11 Seiko Epson Corp ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
US9299729B2 (en) 2011-04-01 2016-03-29 Seiko Epson Corporation Electro-optical device, projection-type display device, and electronic apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006091063A (en) * 2004-09-21 2006-04-06 Casio Comput Co Ltd Liquid crystal display element
US7505098B2 (en) 2004-09-21 2009-03-17 Casio Computer Co., Ltd. Display panel having a reflective layer and manufacturing method thereof
JP2007003903A (en) * 2005-06-24 2007-01-11 Seiko Epson Corp ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
US9299729B2 (en) 2011-04-01 2016-03-29 Seiko Epson Corporation Electro-optical device, projection-type display device, and electronic apparatus

Also Published As

Publication number Publication date
JP4026398B2 (en) 2007-12-26

Similar Documents

Publication Publication Date Title
CN101252135B (en) Electro-optical device, manufacturing method thereof, and electronic device
JP3767590B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP5245333B2 (en) Electro-optical device and electronic apparatus
JP3700697B2 (en) Electro-optical device and electronic apparatus
KR100614737B1 (en) Electro-optical devices and electronic devices
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP2009122253A (en) Electro-optical device and electronic apparatus
US7561220B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor
JP2009122256A (en) Electro-optical device and electronic apparatus
JP5176814B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2008225034A (en) Electro-optical device and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP5104140B2 (en) Electro-optical device and electronic apparatus
JP4857775B2 (en) Electro-optic device
JP2012155198A (en) Electro-optic device and electronic apparatus
JP4214741B2 (en) Electro-optical device and electronic apparatus
JP5707970B2 (en) Electro-optical device and electronic apparatus
JP4026398B2 (en) Electro-optical device and electronic apparatus
JP2009300477A (en) Electro-optical device and electronic apparatus
JP3925549B2 (en) Electro-optical device and electronic apparatus
JP2009053417A (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP2008191518A (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2001075123A (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP4259528B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP5176852B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071001

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4026398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees