JP2003302952A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素ずらしによって表示器の解像度よりも見
かけ上高い解像度の画像を表示する表示装置において、
装置のコストダウンと小型化を図る。 【解決手段】 表示器１０のコントローラに転送されて
くる画像データを、画像処理回路１１に直接入力して画
像処理を行い、画像処理後の各フレームの画像データを
分解して複数のサブフレームの画像データを取得し、そ
の各サブフレームの画像データに基づいて、表示器１０
が各サブフレームの表示を行う。このとき、画像データ
の分解は、画像データをフレームメモリ１２に記憶さ
せ、各サブフレームの表示に必要なデータのみを読み出
すことによって行うとよい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画素ずらしを行
うことにより、表示素子の解像度よりも見かけ上高い解
像度の画像を表示する表示装置に関する。

【０００２】

【従来の技術】従来から、液晶表示器等の表示器を用い
て画像を表示する表示装置において、１フレームの画像
データを複数のサブフレームに分割して、各サブフレー
ム毎に表示（あるいは投射）位置をずらして表示を行う
ことにより、表示器の解像度よりも見かけ上高い解像度
の画像を表示する表示装置が知られている。そして、こ
のような手法は、画素ずらしと呼ばれている。

【０００３】このような表示装置としては、例えば、特
許文献１に、１フレームを４フィールド（サブフレー
ム）で構成し、各フィールドの画像を対応するフレーム
メモリに書き込み、表示用液晶パネルに対して表示位置
をずらすための偏光方向制御用液晶パネルと水晶板を２
組用い、第１のフィールドの画像は表示位置を変化させ
ずに表示し、第２のフィールドの画像は水平方向に１／
２画素ピッチだけずらして表示し、第３のフィールドの
画像は垂直方向に１／２画素ピッチだけずらして表示
し、第４のフィールドの画像は水平方向と垂直方向に１
／２画素ピッチずつずらして表示し、これらの各フィー
ルドの画像を合成して表示を行う表示装置が開示されて
いる。

【０００４】このような表示装置によれば、表示用液晶
パネルの４倍の画素数の高精細な画像を表示することが
できるため、表示用液晶パネルの画素数を増やすことな
く表示画像の高精細化が可能になる。また、特許文献２
には、液晶表示パネルからの光の光軸を所定の方向に振
動させて画素ずらしを行うウォブリングのモードを複数
持たせるようにした映像表示装置が開示されており、こ
のような装置によれば、異種の入力映像信号に対しても
画素ずらしによる高精細化を図ることが可能になる。

【０００５】さらに、関連する技術として、特許文献３
には画像データを２ないし４のフレームメモリにフィー
ルド毎に分配し、その各フレームメモリから画像データ
を読み出して表示用液晶パネルによって各フィールドの
表示を行う投影表示装置が開示されている。特許文献４
には、２つのフィールドメモリを交互に書き込みモード
および読み出しモードとして、一方のフィールドメモリ
に映像信号を書き込んでいる期間に、他方のフィールド
メモリから書き込まれている映像信号を書き込み速度の
Ｎ倍速で読み出して、横方向に少しずつシフトした画像
をＮ枚作成して、その表示に同期した画素ずらしを行う
映像表示装置が開示されている。

【０００６】

【特許文献１】特開平４−６３３３２号公報

【特許文献２】特開２００１−１５７２２９号公報

【特許文献３】特許２９３９８２６号公報

【特許文献４】特開平９−２３０８３３号公報

【０００７】

【発明が解決しようとする課題】しかしながら、特許文
献１あるいは３に開示されている表示装置においては、
表示すべき画像データを分配器によって一旦各フィール
ドに対応するフレームメモリに分配してから表示器に転
送しているため、画像処理やフレームメモリへの読み出
し／書き込み制御に必要な周辺回路が複雑になり、それ
に伴って部品コストが上昇するため、装置全体の高コス
ト化につながるという問題があった。また、複雑な回路
を形成するために装置が大型化してしまうという問題も
あった。特に、高精細化、大容量化を進めた場合にこの
傾向が顕著であるが、この点の改善については特許文献
１および３のみならず特許文献２，４においても特に触
れられていない。また、これらの文献には画像の表示に
必要な画像処理、例えば画像データの画素数と表示素子
の画素数（解像度）が一致しない場合の解像度変換，明
るさ補正，コントラスト調整，色調調整，操作指示画面
のスーパーインポーズ等の処理と画素ずらしとの関係に
ついては何ら記載されておらず、これらの画像処理回路
の配置についても、なんら記載されていない。

【０００８】また、特許文献４は、画像データを書き込
み時のＮ倍速で読み出すことを開示しているが、例えば
画像を４つのサブフレームに分解する画素ずらしを考え
ると、元の画像のフレームレートが６０Ｈｚである場
合、各サブフレームは２４０Ｈｚで表示する必要があ
る。そして、近年画像の高精細化が進んでいることか
ら、各サブフレームにおける画素数、ひいては画像デー
タ量も多くなっており、このような多量の画像データを
高速に読み出すメモリを使用することはコスト高につな
がるが、この点の改善については特に記載がない。この
発明は、このような問題を解決し、画素ずらしによって
表示器の解像度よりも見かけ上高い解像度の画像を表示
する表示装置において、画像データに対する画像処理を
可能としながら装置のコストダウンと小型化を図ること
を目的とする。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
め、この発明の表示装置は、入力された画像データに対
して画像処理を行う画像処理手段と、その手段による画
像処理後の各フレームの画像データを分解して複数のサ
ブフレームの画像データを取得する分解手段と、その手
段によって取得された各サブフレームの画像データに基
づいてサブフレーム毎に表示位置を順次切り替えて画像
の表示を行う表示手段とを設けたものである。

【００１０】この発明の表示装置はまた、入力された画
像データを記憶するバッファ手段と、上記画像データに
対して画像処理を行う画像処理手段と、上記バッファ手
段に記憶した画像データを上記画像処理に適したタイミ
ングで上記画像処理手段に入力する手段と、上記画像処
理手段による画像処理後の各フレームの画像データを分
解して複数のサブフレームの画像データを取得する分解
手段と、その手段によって取得された各サブフレームの
画像データに基づいてサブフレーム毎に表示位置を順次
切り替えて画像の表示を行う表示手段とを設けたもので
ある。

【００１１】このような表示装置において、上記バッフ
ァ手段を、書き込みと読み出しを非同期で行うメモリに
よって構成するとよい。さらに、上記バッファ手段を、
それぞれ上記フレーム１つ分の画像データを記憶する記
憶容量を有する二つのメモリによって構成し、上記フレ
ーム１つ分の画像データを上記メモリの一方に記憶さ
せ、次のフレームの画像データを上記メモリの他方に記
憶させ、上記メモリに記憶させた画像データの読み出し
を、他方の上記メモリに上記画像データを書き込んでい
る期間で行うようにするとよい。

【００１２】また、上記の各表示装置において、上記画
像処理後の画像データを記憶する記憶手段を設け、上記
分解手段が、上記記憶手段に記憶された画像データから
各サブフレームの表示に必要なデータのみを読み出すこ
とによって各サブフレームの画像データを取得する手段
であるとよい。さらに、上記記憶手段が、上記表示手段
へのデータ転送側に、その表示手段を構成する表示素子
の信号入力バスの幅と等しいバス幅の出力バスを設けた
記憶素子を有するとよい。

【００１３】あるいは、上述した表示装置において、上
記画像処理後の画像データを１フレーム分毎に記憶領域
の先頭アドレスから順次アドレスに対応させて記憶する
記憶手段を設け、上記分解手段を、上記各サブフレーム
の順序を示すサブフレーム番号から表示するサブフレー
ムの画像データのアドレスを求め、上記記憶手段におけ
る上記記憶領域のその求めたアドレスに記憶されている
画像データを順次読み出すことによって各サブフレーム
の画像データを取得する手段とするとよい。さらに、上
記各サブフレームのサブフレーム番号と、上記記憶領域
中でそのサブフレームの画像データが格納されている先
頭アドレスと格納アドレスの増加パターンの情報とから
なるアドレス情報とを対応させて記憶させるアドレス記
憶手段を設け、上記分解手段を、上記サブフレーム番号
と上記アドレス情報とから各サブフレームの画像データ
を読み出すべきアドレスを生成して、上記記憶領域のそ
の生成したアドレスに記憶されている画像データを順次
読み出すことによって各サブフレームの画像データを取
得する手段とするとよい。

【００１４】あるいはまた、上述した表示装置におい
て、上記各サブフレームに対応する記憶領域と、所定の
信号に従って各記憶領域のうちのデータの書き込み及び
読み出しを行うべき記憶領域を切り換える切換手段とを
有し、上記画像処理後の画像データを、上記切換手段に
よる切り換えに従って上記サブフレーム毎にそのサブフ
レームと対応する記憶領域に書込クロック信号によって
書き込みアドレスをインクリメントさせながら記憶する
記憶手段を設け、上記分解手段を、上記切換手段による
切り換えに従って上記サブフレーム毎にそのサブフレー
ムと対応する記憶領域から読出クロック信号によって読
み出しアドレスをインクリメントさせながら読み出すこ
とによって各サブフレームの画像データを取得する手段
とするとよい。

【００１５】あるいは、上記各サブフレームに対応する
記憶領域と、その各記憶領域の出力をその記憶領域から
の読み出しを許可する読出許可信号に従ってハイインピ
ーダンスに固定する手段とを有し、上記画像処理後の画
像データを、上記各記憶領域への書き込みを許可する書
込許可信号に従って、書込クロック信号によって書き込
みアドレスをインクリメントさせながら上記サブフレー
ム毎にそのサブフレームと対応する記憶領域に記憶させ
る記憶手段を設け、上記分解手段を、上記サブフレーム
番号に従って設定される上記各記憶領域毎の上記読出許
可信号に従って、上記サブフレーム毎にそのサブフレー
ムと対応する記憶領域から読出クロック信号によって読
み出しアドレスをインクリメントさせながら画像データ
を出力させ、その対応する記憶領域以外の記憶領域の出
力はハイインピーダンスに固定させることによって各サ
ブフレームの画像データを取得する手段としてもよい。

【００１６】あるいは、アドレス移動の規則を記憶する
規則記憶手段と、上記画像処理後の画像データを、上記
サブフレームの構成に応じて上記規則記憶手段から選択
した規則に従って書込クロック信号によって書き込みア
ドレスを移動させながら記憶領域に記憶する記憶手段と
を設け、上記分解手段を、上記記憶手段に記憶された画
像データを上記サブフレーム毎に読出クロック信号によ
って読み出しアドレスをインクリメントさせながら読み
出すことによって各サブフレームの画像データを取得す
る手段としてもよい。これらの表示装置において、上記
記憶手段と上記分解手段とを同一のチップ上に形成する
とよい。

【００１７】また、この発明は、入力された画像データ
に対して画像処理を行い、画像処理後の１フレーム毎の
画像データを、複数のサブフレーム毎に配列され、各サ
ブフレーム内では所定の順序に配列された状態で出力す
る画像処理手段と、その手段によって取得された各サブ
フレームの画像データに基づいてサブフレーム毎に表示
位置を順次切り替えて画像の表示を行う表示手段とを備
え、上記所定の順序は、上記表示手段による表示に必要
な順序である表示装置も提供する。これらの表示装置に
おいて、上記各サブフレームの画像データを記憶するサ
ブフレームデータバッファ手段と、その手段に記憶した
上記各サブフレームの画像データを、各サブフレーム毎
の表示に適したタイミングで上記表示手段に入力する手
段とを設け、上記サブフレームバッファ手段を、書き込
みと読み出しを非同期で行うメモリによって構成すると
よい。

【００１８】さらに、これらの表示装置において、上記
表示手段が、光源と、その光源からの光を均一化する均
一化手段と、その均一化後の光を複数の色の光に分離す
る分離手段と、その分離後の各色の光を入力された画像
データに従ってそれぞれ変調する変調手段と、その変調
後の各色の光を合成する合成手段と、その合成後の光を
投射する投射手段とを有するとよい。あるいは、上記表
示手段が、光源と、その光源からの光を均一化する均一
化手段と、その均一化後の光を時分割で複数の色の光に
分離する分離手段と、その分離後の各色の光を入力され
た画像データに従ってそれぞれ変調する変調手段と、そ
の変調後の光を投射する投射手段とを有するとよい。

【００１９】

【発明の実施の形態】以下、この発明の好ましい実施の
形態を図面を参照して説明する。 〔第１の実施形態：図１，図２，図９，図１０〕まず、
この発明の表示装置の第１の実施形態である液晶プロジ
ェクタについて説明する。図１はその液晶プロジェクタ
における表示器のコントローラの構成を示すブロック
図、図２は第１の比較例の液晶プロジェクタにおける表
示器のコントローラの構成を示すブロック図、図９はこ
の発明の第１の実施形態の液晶プロジェクタの概略構成
を示す図、図１０はその液晶プロジェクタにおける画素
シフトとサブフレーム構成について説明するための図で
ある。

【００２０】この液晶プロジェクタは、モノクロの液晶
プロジェクタであり、図９に示すように、光源６１，フ
ィルタ６２，レンズ６３，インテグレータ６４，偏光変
換素子６５，表示器１０，偏光ビームスプリッタ（ＰＢ
Ｓ）６７，ピクセルシフト素子６８，投射レンズ６９を
備え、これらの各部材が表示手段を構成する。そして、
光源から出射した光を表示すべき画像の画像データに基
づいて表示器１０で変調し、その光をスクリーン７０に
投射することによって画像をスクリーン７０上に表示す
る装置である。

【００２１】光源６１としては、ここでは１２０Ｗの超
高圧水銀ランプを用い、フィルタ６２によって光源６１
からの出射光から表示に不要な紫外線や赤外線をカット
している。そして、レンズ６３によってその光を集光
し、複数枚のレンズを平面上に並べて組み合わせたフラ
イアイレンズからなる均一化手段であるインテグレータ
６４によって均一化し、偏光板等の偏光変換素子６５に
よって偏光方向を一方向に揃える。偏光方向の揃った光
は、偏光ビームスプリッタ６７によって反射されて液晶
パネルからなる表示器１０に入射する。ここで、表示器
１０としては、ツイストネマチック（ＴＮ）液晶を用い
画素毎に薄膜トランジスタ（ＴＦＴ）を設けた６４０×
４８０画素の液晶表示パネル（液晶表示素子）を用いた
が、もちろん他の素子を用いてもよい。この表示器１０
は、後述するピクセルシフト素子と共に変調手段を構成
する。

【００２２】入力された画像データに基づいて表示器１
０によって変調された光は、偏光ビームスプリッタ６７
を透過し、ピクセルシフト素子６８に入射する。このピ
クセルシフト素子は偏光方向制御用液晶パネルと複屈折
板である水晶板との組み合わせを２組用いて構成され、
所定の信号に従って、表示器１０によって変調された光
（画像）の位置を画像の縦方向と横方向について選択的
にそれぞれ１／２画素分ずらすことができるユニットで
ある。このピクセルシフト素子６８によって位置をずら
された光を、投射手段である投射レンズ６９によってス
クリーン７０上に拡大して投射することによって、画像
データに基づいた画像を表示することができる。

【００２３】ここで、この液晶プロジェクタにおいて
は、ピクセルシフト素子６８による画素ずらし処理を行
うことにより、見かけ上の解像度を増加させている。す
なわち、１フレーム分の画像データを４つのサブフレー
ムに分割し、各サブフレームの画像データに基づいて表
示器１０で変調を行い、その画像をピクセルシフト素子
６８によってサブフレーム毎に表示位置を順次切り替え
てスクリーン７０上に投射することにより、残像効果に
よって画像の観察者には各サブフレームの画像がそれぞ
れ別の画素で表示されているかのように見え、見かけ上
縦横それぞれ表示器１０の画素数の２倍の１２８０×９
６０画素の解像度で表示を行うことができる。

【００２４】従って、表示すべき画像の１フレームの画
像データは、１２８０×９６０画素分のデータで構成さ
れる。そして、図１０に太線で区切って示した２行２列
の４画素のデータが表示器１０の１画素の表示に用いら
れる画像データであり、第１のサブフレームでは図１０
ので示す部分の６４０×４８０画素分の画像データの
みを表示器１０に入力して表示を行い、同様に第２のサ
ブフレームでは、第３のサブフレームでは、第４の
サブフレームではの位置のデータのみによって表示を
行うことになる。

【００２５】このような液晶プロジェクタにおいて、表
示器１０のコントローラは、図１に示すように画像処理
回路１１，フレームメモリ１２，制御回路１３を備えて
いる。画像処理回路１１は画像処理手段であり、外部装
置から入力されるか装置全体を統括制御する図示しない
主制御部によって生成され、表示すべき画像の画像デー
タを入力する入力手段として機能する主制御部によって
所定のクロックに同期して転送されてくる画像データに
対して、ガンマ補正，コントラスト調整，明るさ調整等
の画像処理を行う回路である。これらの画像処理は、１
画素分ずつ入力順に行い、処理後の画像データもその順
番で出力する。なお、ここでは画像データはライン
（行）毎にデータ（列）番号の若い方から順（行／列
順）に転送されてくるものとする。

【００２６】フレームメモリ１２は、画像処理回路１１
による画像処理後の画像データを記憶する記憶手段であ
り、画像処理後の画像データを記憶して、各サブフレー
ム毎にそのサブフレームの画像データを表示器１０に対
して出力する。このことにより、表示器１０が各サブフ
レーム毎にそのサブフレームの表示を行うことができ
る。なお、ここでは画像データの記憶は各フレーム毎に
入力順に０から昇順のアドレスに行うものとする。制御
回路１３は、画像処理回路１１による画像処理を制御す
ると共に、フレームメモリ１２から表示器１０への画像
データの転送も制御する回路である。そして、フレーム
メモリに記憶された各フレームの画像データを第１から
第４のサブフレームの画像データに分解して各サブフレ
ームの画像データを取得し、各サブフレーム毎にそのサ
ブフレームの画像データを表示器１０に対して出力させ
る分解手段として機能する。なお、ここで「取得」と
は、「抽出」を含むものとする。

【００２７】ここで、図１０に示した通り、第１のサブ
フレームの画像データは奇数行奇数列の画素のデータ、
第２のサブフレームの画像データは奇数行偶数列の画素
のデータ等、各サブフレームの画像データの格納位置は
規則的に並んでおり、また、格納順も上述の通り行／列
順であるので、各サブフレームの画像データの格納アド
レスは、比較的簡単な計算によって求めることができ
る。そこで、この計算式を予め制御回路１３に設定ある
いは記憶しておくことにより、各サブフレームの画像デ
ータが格納されているアドレスを算出し、アドレスを指
定してそのサブフレームの画像データのみを行／列順に
読み出して表示器１０に転送させることができる。すな
わち、各フレームの画像データの分解を行うことができ
る。表示器１０によって表示を行うためには、表示に用
いる画像データを行／列順に入力する必要があるが、上
記のようなコントローラを用いることにより、各サブフ
レームの画像データをフレームメモリ１２から行／列順
に読み出して直接表示器１０に入力することができる。

【００２８】このような液晶プロジェクタによれば、少
ない記憶容量のメモリで表示器のコントローラを構成で
き、またそこに設ける処理回路や制御回路も簡素化でき
るため、コントローラの低コスト化と小型化を図ること
ができ、ひいては装置全体の低コスト化と小型化を図る
ことができる。この点について比較例を用いてさらに説
明する。この実施形態の液晶プロジェクタの第１の特徴
は、転送されてくる画像データを直接画像処理回路１１
に入力し、画像処理後の画像データを各サブフレームの
画像データに分解する点であるが、発明者らは、このよ
うな構成による効果を確認するため、比較例（第１の比
較例）として、表示器１０に図２に示すようなコントロ
ーラを備え、他の点は第１の実施形態のものと同じ液晶
プロジェクタを試作した。

【００２９】この第１の比較例の液晶プロジェクタで
は、コントローラに転送されてくる画像データを一旦フ
レームメモリ１２に記憶し、上記の実施形態の場合と同
様に分解手段として機能する制御回路２３によって各サ
ブフレームの画像データに分解して、各サブフレーム毎
に設けた画像処理回路２１ａによってサブフレーム毎に
個別に画像処理を行う。そして、各画像処理回路２１ａ
からの出力から信号切替回路２４によって表示を行うサ
ブフレームの画像データを選択して表示器１０に出力す
る。上述の第１の実施形態の液晶プロジェクタとこの比
較例の液晶プロジェクタとの比較を行ったところ、その
結果は表１に示す通りであった。なお、部品コストと回
路規模はコントローラのみについて第１の実施形態の場
合を１とした相対値で示している。

【００３０】

【表１】

【００３１】このように、第１の実施形態と第１の比較
例では、最終的な表示品質は同等であるが、第１の比較
例が部品コストで２．５倍、回路規模で１．５倍を要し
ている。さらに、操作性も第１の実施形態の方が良好で
あった。この比較から、第１の実施形態の液晶プロジェ
クタでは、各フレームの画像データを各サブフレームの
画像データに分解する前に一括して画像処理を行ってい
るため、画像処理回路１１が１つでよく、比較例の画像
処理回路２１の場合のように各サブフレーム毎の画像処
理回路２１ａを設けなくてよいので、その分回路規模を
低減し、部品コストを削減することが可能であることが
わかる。

【００３２】また、この実施形態の液晶プロジェクタの
第２の特徴は、フレームメモリ１２に記憶した画像処理
後の１フレームの画像データから各サブフレームの表示
に必要な画像データのみを読み出して表示器１０に対し
て出力する点である。発明者らは、このような構成によ
る効果を確認するため、比較例（第２の比較例）とし
て、フレームメモリ１２に代えて各サブフレーム毎のフ
レームメモリを設け、画像処理後の画像データを各サブ
フレーム毎の画像データに分解してから対応するメモリ
に記憶させ、そこから表示器１０に対して出力するよう
にした液晶プロジェクタを試作した。第１の実施形態の
液晶プロジェクタとこの第２の比較例の液晶プロジェク
タとの比較を行ったところ、その結果は表２に示す通り
であった。なお、部品コストと回路規模はコントローラ
のみについて第１の実施形態の場合を１とした相対値で
示している。

【００３３】

【表２】

【００３４】このように、第１の実施形態と第２の比較
例では、最終的な表示品質は同等であるが、第２の比較
例が部品コストで２．２倍、回路規模で１．８倍を要し
ている。このうち、第２の比較例で部品コストが大幅に
割高になっている主な理由として、メモリの合計記憶容
量が第１の実施形態の場合の２倍必要であったことが挙
げられる。この比較から、第１の実施形態の場合のよう
に、フレームメモリ１２を一つだけ設け、各サブフレー
ムの表示に必要な画像データをそこから読み出すように
することにより、部品コストを削減するとともに小型化
を図ることができることがわかる。なお、上述した第１
の特徴と第２の特徴のいずれか一方のみを有する装置を
構成した場合であっても、その特徴による効果を得るこ
とができる。

【００３５】〔第２の実施形態：図３乃至図５，図１
１〕次に、この発明の表示装置の第２の実施形態である
液晶プロジェクタについて説明する。図３はその液晶プ
ロジェクタにおける表示器のコントローラの構成を示す
ブロック図、図４は第３の比較例の液晶プロジェクタに
おける表示器のコントローラの構成を示すブロック図、
図５は図３及び図４に示した３２ビットラッチの動作タ
イミングを示す図、図１１はこの発明の第２の実施形態
の液晶プロジェクタの概略構成を示す図である。

【００３６】この液晶プロジェクタは、カラーの液晶プ
ロジェクタであり、構成は図９に示した第１の実施形態
の液晶プロジェクタとほぼ同様であるが、図１１に示す
ように、レンズ６３とインテグレータ６４との間に、回
転カラーフィルタ７１と、レンズ６３と同等な第２のレ
ンズ７２を備えている。また、表示器１０に用いる液晶
としては高速応答性を重視して強誘電性液晶を採用して
いる。回転カラーフィルタ７１は分離手段であり、赤
（Ｒ），緑（Ｇ），青（Ｂ）の３色のカラーフィルタを
備え、光源から偏光ビームスプリッタ６７へ向かう光路
と平行な軸を中心に回転可能なカラーフィルタである。
この回転カラーフィルタ７１を所定のタイミングで回動
させることにより、光源６１からの光を時分割的にＲ，
Ｇ，Ｂの各色の光に分離することができる。

【００３７】そして、これに同期して各色の画像データ
に基づいた変調を表示器１０によって行うことにより、
時分割的に各色の画像の表示を行うことができる。これ
らの各色の画像をスクリーン７０上の同一の位置に投射
することにより、残像効果によって重ね合わせて認識さ
れ、フルカラーの画像として認識される。このようなカ
ラー画像の表示法はフィールドシーケンシャルと呼ばれ
ている。この液晶プロジェクタにおいても、第１の実施
形態の場合と同様に画素ずらしを行っており、１フレー
ムの画像を４つのサブフレームに分割することによっ
て、６４０×４８０画素の表示器１０で１２８０×９６
０画素の画像の表示を行っている。もちろん、各サブフ
レーム毎にＲＧＢの各色の画像の表示を行っている。ま
た、フレームレートは６０Ｈｚであり、各画素の画像デ
ータはＲＧＢ各色について、２５６階調を実現する８ビ
ットの大きさである。

【００３８】このような液晶プロジェクタにおいて、表
示器１０はデータ入力バスのバス幅が３２ビットであ
り、そのコントローラは、図３に示すように画像処理回
路３１，３２ビットバッファ３３，フレームメモリ３
２，制御回路３４を備えている。ここで、３２ビットバ
ッファ３３及びフレームメモリ３２は、ＲＧＢの各色に
対応させて同一の構成のものを３つずつ設けている。こ
れらの各々は符号にそれぞれＲ，Ｇ，Ｂの添え字を付け
て示し、総称する場合には添え字のない符号で示すもの
とする。画像処理回路３１は、第１の実施形態で図１を
用いて説明した画像処理回路１１の場合と同様に、入力
される画像データに対して画像処理を行う回路である。
しかし、この実施形態の画像データは、ＲＧＢの３色の
画像データによって構成されるので、これらのデータは
色毎に対応する３２ビットバッファ３３（３３Ｒ，３３
Ｇ，３３Ｂ）に対して出力する。

【００３９】各フレームメモリ３２は、第１の実施形態
で図１を用いて説明したフレームメモリ１２に相当する
記憶手段であるが、このフレームメモリ３２を構成する
記憶素子であるメモリユニットのデータ出力バスのバス
幅を、表示器１０における信号入力バスのバス幅と等し
い３２ビットとしている。従って、各フレームメモリ３
２から読み出された画像データは、ラッチ等を介するこ
となく表示器１０に入力することができる。各フレーム
メモリ３２Ｒ，３２Ｇ，３２Ｂの出力データは表示器１
０の同じ入力バスに接続しているが、後述するように各
フレームメモリ３２から同時にデータが出力されること
はないので、例えばデータを出力しないフレームメモリ
３２の出力をハイインピーダンスにする等により、必要
なデータを正常に入力することができる。なお、メモリ
ユニットのデータ入力バスのバス幅も、出力バスのバス
幅と同じ３２ビットである。

【００４０】この３２ビットの入出力バスを持つフレー
ムメモリ３２の記憶素子は、８ビットのメモリユニット
を４個並列に設けることによって構成し、各メモリユニ
ットに対して個別にあるいは同時にアドレスを指定でき
るよう、アドレスの切替回路を設けた。これらの各メモ
リユニットによる記憶領域が、それぞれフレームメモリ
３２の記憶領域の一部となる。また、ここでは各フレー
ムメモリ３２の記憶容量は各色の２フレーム分の画像デ
ータを記憶できる容量としたが、この発明の効果を得る
ためには最低限１フレーム分の画像データが記憶できる
容量があればよい。

【００４１】一方、画像処理回路１１の出力バスは８ビ
ット幅であるので、８ビット×４個の各３２ビットバッ
ファ３３を設け、画像処理後の画像データを３２ビット
分まとめて対応するフレームメモリ３２に書き込むよう
にしている。この３２ビットバッファ３３は、図５に示
すように第１から第４のラッチに転送されてくる８ビッ
トデータを順次読み込み、フレームメモリ３２のバス幅
と同じ３２ビットのデータをフレームメモリ３２に対し
て出力する。制御回路３４は、画像処理回路３１による
画像処理を制御すると共に、３２ビットバッファ３３か
らフレームメモリ３２への画像データの転送及びフレー
ムメモリ３２から表示器１０への画像データの転送も制
御する回路である。

【００４２】表示器１０にこのようなコントローラを設
けた液晶プロジェクタにおいて、第１の実施形態の場合
と同様に行／列順にコントローラに転送されてくる画像
データは、画像処理回路３１に入力されて画素毎にガン
マ補正，コントラスト調整，明るさ調整等の画像処理を
施され、各色のデータに分離され、８ビットずつ対応す
る色の３２ビットバッファ３３に出力される。そして、
３２ビットのデータが３２ビットバッファ３３に入力さ
れたところで対応するフレームメモリ３２に転送され、
所定のアドレスに書き込まれる。このとき、フレームメ
モリ３２には行／列順のアドレスに書き込む。

【００４３】各フレームメモリ３２に記憶された画像デ
ータは、各サブフレームの各色の表示を行うため、所定
のタイミングで必要なデータのみが読み出されて表示器
１０に転送される。ここで、フレームメモリ３２は２フ
レーム分の画像データを記憶できる記憶容量を有するの
で、読み出しは、そのフレームの画像データの書き込み
が終了してから行い、この読み出し中に次のフレームの
画像データの書き込みを別の記憶領域に対して行うよう
にしている。

【００４４】上述の通り、１画素の１色の画像データは
８ビットで、フレームメモリ３２の出力バスの幅は３２
ビットであるので、４画素分の画像データを一度に読み
出して転送することになる。また、画像データは行／列
順のアドレスに書き込まれていることから、第１の実施
の形態の場合と同様に、各フレームの画像データが格納
されているアドレスを容易に算出することができる。す
なわち、各行の画像データの先頭アドレスを求め、これ
に表３に示す数値を加えたアドレスから画像データを読
み出せば、各サブフレーム毎にそのサブフレームの表示
に用いる連続した４画素の画像データを読み出すことが
できる。ここで、各行の初めの読み出しはｎ＝１を代入
して得られる４つのアドレスから行い、以下ｎを２，
３，・・・と増しながら行う。このアドレスの演算は制
御回路３４によって行うことができる。

【００４５】

【表３】

【００４６】そして、各サブフレームにおいてそのサブ
フレームのＲの画像データをフレームメモリ３２Ｒから
読み出して表示器１０に入力してＲの表示を行い、次に
Ｇの画像データをフレームメモリ３２Ｇから読み出して
Ｇの表示を行い、さらに同様にＢの画像データを読み出
してＢの表示を行うことにより、各サブフレームの表示
をフィールドシーケンシャルに行うことができる。これ
を４つのサブフレームについて行うことにより、１フレ
ームの表示が完了する。

【００４７】このような液晶プロジェクタによれば、こ
のフレームメモリ３２のデータ出力バスのバス幅を、表
示器１０における信号入力バスのバス幅と等しくするこ
とにより、フレームメモリ３２から表示器１０への画像
データの転送を高速に行うことができるため、フレーム
メモリ３２に要求されるアクセス速度を低く抑えること
ができる。メモリはアクセス速度の速いものほど高価で
あるので、このことにより装置のコストを低減すること
ができる。この点について、比較例も用いてさらに説明
する。

【００４８】発明者らは、このような構成による効果を
確認するため、比較例（第３の比較例）として、表示器
１０に図４に示すようなコントローラを備え、他の点は
第２の実施形態のものと同じ液晶プロジェクタを試作し
た。この第３の比較例の液晶プロジェクタは、フレーム
メモリ３２′として、データ入力バスとデータ出力バス
のバス幅がそれぞれ８ビットのものを用いている。従っ
て、画像処理回路１１との間に３２ビットバッファは設
けていない。しかし、フレームメモリ３２′と表示器１
０の間に３２ビットバッファ３３を設け、データのビッ
ト数を表示器１０のデータ入力バスと合わせている。

【００４９】上述した第２の実施形態の液晶プロジェク
タにおいては、６４０×４８０画素の表示器１０を用い
て表示を行っている。そして、フレームレート６０Ｈｚ
でフィールドシーケンシャルにＲＧＢの表示を行い、各
フレームは４つのサブフレームで構成されているので、
各サブフレームの各色の画像データは、１／（３×４×
６０）＝１／７２０秒以内にフレームメモリ３２から表
示器１０へ転送しなければならない。従って、１画素の
１色の画像データは８ビット（＝１バイト）であること
から、転送速度は６４０×４８０／（１／７２０）≒２
２１．２メガバイト／秒が必要となる。

【００５０】従って、フレームメモリ３２の出力バスの
幅は３２ビット（＝４バイト）であるので、出力側の動
作速度（読み出し速度）が、２２１．２／４＝５５．３
ＭＨｚ以上、アクセス時間にして１８ナノ秒以下であれ
ば、表示を行うことができる。入力側は、１サブフレー
ムの３色の画像を表示する間に次のサブフレームの１色
の画像データを各フレームメモリ３２に書きこめばよい
ので、出力側の１／３の１８．４３ＭＨｚ以上の動作速
度（書き込み速度）、アクセス時間にして５４ナノ秒以
下で対応可能である。そして、実際にこのような動作速
度のフレームメモリ３２を使用してフィールドシーケン
シャルのカラー表示を行うことができた。

【００５１】一方、第３の比較例の液晶プロジェクタで
は、各フレームメモリ３２′の出力バスの幅は８ビット
（＝１バイト）であるので、入力側は２２１．２／３≒
７３．７ＭＨｚ以上の動作速度、アクセス時間にして１
３ナノ秒以下で対応可能であるが、出力側は、２２１．
２ＭＨｚ以上の動作速度、アクセス時間にして４．５ナ
ノ秒以下が必要になる。１フレームの画像データの量は
約３．５メガバイトであり、４．５ナノ秒のアクセス速
度のこれだけの容量のメモリを作成すると大きなコスト
がかかるため、この比較例の構成でフィールドシーケン
シャルのカラー表示を実現することは現実的ではなかっ
た。

【００５２】このような比較例の構成でも、回転カラー
フィルタ７１に代えてダイクロイックミラー等を設けて
光源６１からの光を空間的に各色に分割し、各色毎に表
示器１０を設け、色毎に変調した光（画像）を合成する
ことによって表示を行う空間分割式のカラー表示を行う
場合には、１サブフレームの時間で各色の画像データを
表示器１０に入力すればよいので、動作速度が７３．７
ＭＨｚあれば表示を行うことができた。しかし、このよ
うな空間分割式の液晶プロジェクタでは、各色毎の表示
器１０が必要となり、制御回路の規模も大きくなるた
め、装置のコストアップや大型化につながる。さらに、
この場合であっても、要求される動作速度は上述した第
２の実施形態の場合よりも速い７３．７ＭＨｚであるの
で、記憶素子のコストも高くなる。

【００５３】従って、以上説明した第２の実施形態のよ
うに、フレームメモリのデータ出力バスのバス幅を、表
示器における信号入力バスのバス幅と等しくすることに
より、安価なメモリを用いて装置を構成でき、装置のコ
ストを低減することができることがわかる。なお、あま
りバス幅を広くすると基板上の配線が困難になることか
ら、バス幅としては３２ビット幅が最も好ましかった。
また、ここではカラー表示を行う場合について説明した
が、この実施形態の構成はモノクロの場合にも適用でき
ることは言うまでもない。この場合にはもちろん各色毎
に３２ビットバッファ３３とフレームメモリ３２とを設
ける必要はない。

【００５４】〔第３の実施形態：図６〕次に、この発明
の表示装置の第３の実施形態である液晶プロジェクタに
ついて説明する。図６はその液晶プロジェクタにおける
表示器のコントローラの構成を示すブロック図である。
この液晶プロジェクタは、表示器１０のコントローラの
構成以外の点については第１の実施形態の液晶プロジェ
クタと同様であるので、それ以外の点についての説明は
省略するか簡単にする。

【００５５】この液晶プロジェクタにおいては、図６に
示すように、表示器１０のコントローラに画像処理回路
４１，アドレス発生回路４２，制御回路４３，画像デー
タ用ＲＡＭ４４を設けて、これらによって画像処理手段
を構成している。そして、入力手段として機能する図示
しない主制御部によって所定のクロックに同期して転送
されてくる画像データを一旦画像データ用ＲＡＭ４４に
順次格納する。そして、制御回路４３からの第２の制御
信号に従ってアドレス発生回路４２が生成するアドレス
信号によって画像データ用ＲＡＭ４４におけるアドレス
を指定し、そのアドレスから画像データを読み出して順
次画像処理回路４１に出力する。この画像データには、
画像処理回路４１によって第１の実施形態の場合と同様
にガンマ補正，コントラスト調整，明るさ調整等の画像
処理が施され、そのまま表示器１０に対して出力され
る。

【００５６】ここで、アドレス発生回路４２は、画像デ
ータが各サブフレーム毎に配列され、各サブフレーム内
では行／列順に配列された状態で出力するようにアドレ
スを順次生成する。第１の実施形態の場合と同様に、主
制御部によって転送されてくる画像データは行／列順に
配列されているので、これを画像データ用ＲＡＭ４４の
入力順のアドレスに記憶すれば、容易に各サブフレーム
の画像データが格納されているアドレスを算出し、アド
レスを指定してそのサブフレームの画像データのみを行
／列順に読み出して画像処理回路４１に出力させること
ができる。

【００５７】このような液晶プロジェクタによれば、画
像処理後の１フレーム毎の画像データを、複数のサブフ
レーム毎に配列され、各サブフレーム内では所定の順序
に配列された状態で出力するようにしたことにより、フ
レームメモリを設ける必要がないため、部品コストを低
減し、ひいては装置全体のコストを低減することができ
る。この点について、比較例を用いてさらに説明する。

【００５８】発明者らは、このような構成による効果を
確認するため、比較例（第４の比較例）として、この第
３の実施形態の液晶プロジェクタを次のように改変した
液晶プロジェクタを試作した。すなわち、表示器１０の
コントローラにおいて、画像データ用ＲＡＭ４４及びア
ドレス発生回路４２を設けずに、転送されてくる画像デ
ータを直接画像処理回路４１に入力して画像処理を行
い、処理後の画像データを、各サブフレーム毎に対応さ
せて設けたフレームメモリにサブフレーム毎に分けて記
憶させるようにした。そして、各サブフレームの表示を
行う際に、対応するフレームメモリから画像データを読
み出して表示を行うようにした。上述した第３の実施形
態の液晶プロジェクタとこの第４の比較例の液晶プロジ
ェクタとの比較結果は表４に示す通りであった。なお、
表中の各評価値は、コントローラのみについて、第３の
実施形態の場合を１とした相対値で示している。

【００５９】

【表４】

【００６０】表に示すとおり、比較例の構成ではコント
ローラの部品点数が少なく、回路規模は低減できたが、
画像データをサブフレーム毎に分離するためにサブフレ
ーム毎にフレームメモリを設けたため、メモリにかかる
コストが第３の実施形態の場合の２．２倍であった。表
示の大容量化と高速化が進む現状では、メモリの部品コ
ストへの寄与率が高いため、メモリコストを低減できる
この実施形態の構成は低コスト化に有効であることがわ
かった。

【００６１】なお、ここではモノクロの液晶プロジェク
タについて説明したが、カラーの液晶プロジェクタの場
合にもこの実施形態の構成を適用することができる。こ
の場合、各色の画像データを同じアドレスに記憶できる
ように画像データ用ＲＡＭ４４を設計し、読み出す際に
１画素分の画像データを読み出し、必要な色のデータの
みを選択して画像処理回路４１に出力するようにしても
よいし、各色の画像データを別々のアドレスに記憶し
て、読み出す際に必要な色の画像データのみを読み出す
ようにしてもよい。

【００６２】〔第４の実施形態〕次に、この発明の表示
装置の第４の実施形態である液晶プロジェクタについて
説明する。この液晶プロジェクタは、フレームメモリ１
２からの画像データの読み出し制御以外の点については
第１の実施形態の液晶プロジェクタと同様であるので、
それ以外の点についての説明は省略するか簡単にする。
なお、この実施形態において、フレームメモリ１２は、
アドレスを入力することによってそのアドレスに対して
データの入出力を行うメモリユニットとして、ＳＲＡＭ
（スタティックラム）によって構成している。

【００６３】フレームメモリ１２への画像データの書き
込みは、第１の実施形態の場合と同様に、行／列順に画
像処理回路１１から出力されてくる画像データを各フレ
ーム毎に入力順に０から昇順のアドレスに行う。従っ
て、１フレーム分毎に記憶領域の先頭アドレスから順次
アドレスに対応させて記憶させることになる。一方、読
み出しは各サブフレームの順序を示すサブフレーム番号
から表示するサブフレームの画像データのアドレスを求
め、フレームメモリ１２におけるそのアドレスに記憶さ
れている画像データを順次読み出すことによって行う。
ここで、Ｎサブフレームで１フレームを構成する場合に
は、各サブフレームに１からＮまでの自然数の番号を付
す。

【００６４】ここではサブフレームは４つであるので、
サブフレーム番号のカウントは例えば、制御回路１３に
２ビットカウンタを設け、１サブフレームの表示完了を
示す垂直同期信号によってカウントアップすることによ
り行うことができる。そして、アドレス記憶手段とし
て、このサブフレーム番号と、フレームメモリ１２中で
そのサブフレームの画像データが格納されている先頭ア
ドレスと格納アドレスの増加パターンの情報とからなる
アドレス情報とを対応させて記憶するテーブルを、制御
回路１３に設ける。格納アドレスの増加パターンとして
は、読み出し毎のアドレスの増分や読み出し回数を用い
るとよい。

【００６５】この実施形態の場合には、例えば第２のサ
ブフレームの画像データは、図１０に示したように、１
行目は２列目から１列おきに配置され、２行目には配置
されていない。従って、先頭画素のアドレスは００００
００Ｈ（末尾のＨは数値が１６進数であることを示す）
であり、１フレームの画像データの列数は１２８０であ
るので、アドレス０００００１Ｈからアドレスを２ずつ
増して６４０回読み出しを行うことにより、１行目に配
置された第２のサブフレームの画像データを全て読み出
すことができる。ここで、６４０回目に読み出すアドレ
スは０００４ＦＦＨとなる。そして、２行目の０００５
００Ｈから０００９ＦＦＨまでのアドレスは飛ばして、
３行目の２画素目である０００Ａ０１Ｈのアドレスから
再びアドレスを２ずつ増して６４０回の読み出しを行
い、以下これを９６０行の最終アドレス１２ＢＦＦＦＨ
まで繰り返すことにより、第２のサブフレームの画像デ
ータを全て読み出すことができる。

【００６６】このような読み出しを行うためには、サブ
フレーム番号が２の場合のアドレス情報として、例え
ば、開始アドレス０００００１Ｈ、増加パターン情報と
して２Ｈを６３９回と５０２Ｈを１回を４７９回繰り返
してさらに２Ｈを６３９回繰り返す規則をテーブルに記
憶させておけばよい。このような情報を記憶させておく
ことにより、複雑な演算回路を用いなくても、簡単な論
理回路によって読み出すべきアドレスを順次生成して読
み出しを行うことができる。サブフレーム番号とアドレ
ス情報とを対応させたテーブルに表５に示すような内容
を記憶させておき、表示すべきサブフレームのサブフレ
ーム番号に従ってこの情報を参照することにより、各サ
ブフレームの画像データを上記の場合と同様に簡単な回
路によって読み出して表示器１０に対して出力すること
ができる。

【００６７】

【表５】

【００６８】あるいは、表６に示すような内容をテーブ
ルに記憶させておき、表示画像の水平同期信号を行毎の
タイミングとして用い、２行単位で読み出し処理を繰り
返すようにしてもよい。表６には１行目と２行目の規則
を示しているが、１行につき５００Ｈをアドレスに加算
することにより、各行における読み出しアドレスを求め
ることができる。

【００６９】

【表６】

【００７０】このような液晶プロジェクタによれば、画
像データをサブフレーム毎のデータに分解する処理の制
御を極めて簡易な回路によって実現できるため、表示器
のコントローラの部品点数を削減し、低コスト化と小型
化を図ることができる。この点について、発明者らが各
サブフレームに対応するフレームメモリを設けて画像処
理後の画像データをサブフレーム毎に分けて記憶する構
成としたコントローラを備えた液晶プロジェクタを比較
例（第５の比較例）として試作し、この実施形態の場合
と比較したところ、結果は表７に示す通りであった。こ
こで、部品コストと回路規模はコントローラのみについ
て、この第４の実施形態の場合を１とした相対値で示し
ている。

【００７１】

【表７】

【００７２】比較例ではメモリの記憶容量がこの実施例
の２倍必要であり、制御回路も複雑なものが必要になっ
たため、表７に示すように、部品コストで２．２倍、回
路規模で１．８倍を要した。このことからも、この第４
の実施形態の構成によれば低コスト化と小型化が実現で
きることがわかる。

【００７３】〔第５の実施形態：図７，図８〕次に、こ
の発明の表示装置の第５の実施形態である液晶プロジェ
クタについて説明する。図７はその液晶プロジェクタに
おける表示器のコントローラに備えるフレームメモリの
構成を示すブロック図、図８はそのフレームメモリ及び
その制御回路を１チップで構成した場合の構成例を示す
図である。この液晶プロジェクタは、表示器１０のコン
トローラの構成以外の点については第１の実施形態の液
晶プロジェクタと同様であるので、それ以外の点につい
ての説明は省略するか簡単にする。

【００７４】この液晶プロジェクタでは、表示器１０の
コントローラに備える記憶手段であるフレームメモリ１
２として、ＦＩＦＯ（ファーストイン・ファーストアウ
ト）の構成としたメモリシステムを用いている。このメ
モリシステムには、第１の実施形態では制御回路１３に
含まれていた部分も一部含まれる。このメモリシステム
は、図７に示す構成であり、読み出し及び書き込みは、
それぞれポインタによって指定されるメモリセル５７上
の特定の位置に対して行われる。ポインタは、書き込み
と読み出しの各々について用意され、それぞれ、書き込
み，読み出しが許可されている場合に対応するクロック
の入力によってインクリメントされる。許可されていな
い場合にはクロックが入力されてもインクリメントしな
い。そして、ポインタリセット信号（書込リセット信
号，読出リセット信号）によって先頭のアドレスにリセ
ットされる。

【００７５】このメモリシステムには、制御回路１３か
らの読出クロック，書込クロック，読出許可信号，書込
許可信号，読出リセット信号，書込リセット信号，出力
許可信号の入力を受け、メモリセル５７へのデータの読
み書きを制御するタイミングコントローラ５１を備えて
いる。そして、このタイミングコントローラ５１にセル
フリフレッシュ機能を持たせることにより、メモリセル
を安価なＤＲＡＭで構成することができ、低コスト化を
図ることができる。また、このメモリシステムにおい
て、ライトアドレスレジスタ５３は書込ポインタ（書き
込みアドレス）の値を記憶するレジスタであり、リード
アドレスレジスタ５４は読出ポインタ（読み出しアドレ
ス）の値を記憶するレジスタである。アドレスセレクタ
５２は、書込許可信号と読出許可信号に従って、これら
のレジスタの記憶する値の一方を選択し、そのメモリセ
ル５７上のアクセス位置を指定する回路である。

【００７６】この液晶プロジェクタにおいては、表示器
１０として３２ビット幅の信号入力バスを備えた液晶パ
ネルを用いているので、入力データＤＩｎと出力データ
ＤＯｕｔのバス幅も、これに合わせて３２ビットとして
いる。そして、８ビットのメモリユニットを４個並列に
設け、これらの各メモリユニットへの読み書きを共通の
読出クロック，書込クロック，読出許可信号，書込許可
信号，読出リセット信号，書込リセット信号及び出力許
可信号によって制御することにより、常に共通のアドレ
スに対して読み書きが行われるようにし、実質的にこれ
らを３２ビットのメモリユニット（以下「メモリアレ
イ」という）として動作させている。

【００７７】また、メモリセル５７には各サブフレーム
に対応した記憶領域として４つのメモリアレイを設け、
８ビットのメモリユニットを計１６ユニット使用してい
る。そして、ライトアドレスレジスタ５３及びリードア
ドレスレジスタ５４は各メモリアレイ毎に設けている
が、ライトデータレジスタ５５及びリードデータレジス
タ５６、入力バッファ５８及び出力バッファ５９は各メ
モリアレイで共通とし、各メモリアレイの同一のピン名
のデータ入出力端子を互いに接続して同一の入出力バス
に接続することにより、回路構成の単純化と部品点数の
削減を図っている。従って、このメモリシステムは、デ
ータ入力端子とデータ出力端子として各３２本、クロッ
クや制御信号として７×４＝２８本の信号線で駆動する
ことができる。

【００７８】このようなメモリセル５７に対して書き込
みを行う場合には、入力データＤＩｎを入力バッファ５
８を介してライトデータレジスタ５５に転送する。この
とき、書込許可信号がイネーブルになっていると、書込
クロックに従って、ライトアドレスレジスタ５３で指定
されているアドレスに対してライトデータレジスタ５５
の内容が書き込まれると同時に、ライトアドレスレジス
タ５３がインクリメントされる。書込クロックの次の書
き込みタイミングでも書込許可信号がイネーブルであれ
ば、次のアドレスに対してライトデータレジスタ５５の
内容が書きこまれるので、連続してデータの書き込みを
行う場合には、このタイミングまでに入力バッファ５８
からライトデータレジスタ５５へ次のデータを転送して
おく。

【００７９】ここで、例えば第１サブフレームの画像デ
ータが転送されてきた場合には第１サブフレームに対応
するメモリアレイへの書込許可信号のみをイネーブル
し、他のメモリアレイへの書込許可信号をディスエーブ
ルする。このようにすれば、各メモリアレイに対して共
通のデータ入力を行っても、必要なメモリアレイのみに
書き込みを行うことができる。なお、画像データは行／
列順になるように記憶するものとする。

【００８０】読み出しは、読出許可信号がイネーブルに
なっている場合に行われる。読出許可信号がイネーブル
になると、読出クロックに従って、メモリセル５７のリ
ードアドレスレジスタ５４で指定されているアドレスに
記憶されているデータが読み出され、リードデータレジ
スタ５６に格納されると共に、リードアドレスレジスタ
５４がインクリメントされる。そして、出力許可信号が
イネーブルであれば、メモリセルリードデータレジスタ
５６に格納されているデータは出力バッファ５９を介し
て出力データＤＯｕｔとして出力される。なお、出力許
可信号を設けず、読み出したデータが常に出力データＤ
Ｏｕｔとして出力されるようにしてもよい。読出許可信
号がイネーブルである限りは、次々とアドレスをインク
リメントさせながら読み出しが行われる。

【００８１】読み出しの場合も、例えば第１のサブフレ
ームの表示を行う場合には、第１のサブフレームに対応
するメモリアレイへの読出許可信号のみをイネーブル
し、他のメモリアレイへの読出許可信号をディスエーブ
ルする。このようにすれば、各メモリアレイを共通の出
力バスに接続しても、表示を行うサブフレームの画像デ
ータのみを行／列順に取得して表示器１０に対して出力
することができる。このとき、各メモリアレイあるいは
これを構成するメモリユニットに、読出許可信号がディ
スエーブルの場合には出力をハイインピーダンスに固定
する手段を設けるとよい。このようにすれば、表示を行
うサブフレームの画像データのみを安定して取得するこ
とができる。

【００８２】従って、コントローラをこのような構成と
することにより、画像処理回路１１から入力される画像
処理後の画像データを、各サブフレーム毎にそのサブフ
レームと対応するメモリアレイに記憶させ、各サブフレ
ームの画像データをそのサブフレームと対応するメモリ
アレイから読み出すことができる。なお、制御回路１３
は転送する画像データの画素位置や表示するサブフレー
ムのサブフレーム番号に従って読出許可信号と書込許可
信号を生成し、切換手段として機能する。サブフレーム
番号は、第４の実施形態の場合と同様に１サブフレーム
の表示完了を示す垂直同期信号を用いてカウントするこ
とができる。このようなメモリシステムによれば、クロ
ック信号によってメモリへの書き込みアドレスとメモリ
からの読み出しアドレスを制御して各サブフレームの表
示に必要な画像データを取得することができるので、フ
レームメモリへの読み書きの制御を極めて簡単な回路で
行うことができる。従って、表示器のコントローラにお
ける制御回路の規模を小さくすることができ、小型化と
低コスト化を図ることができる。

【００８３】なお、この実施形態の構成の場合、１画素
の画像データが８ビットであるとすると、３２ビットの
１回の書き込みでサブフレーム内の連続する４画素のデ
ータを対応するメモリアレイの各メモリユニットに書き
込むことになる。しかし、行／列順に転送されてくる画
像データには、図１０に示したように各サブフレームの
画像データは１画素おきに含まれている。そこで、この
メモリシステムに入力する前に各サブフレームの画像デ
ータが４画素単位で並ぶようにデータの整列を行ってい
る。しかし、このような整列は、例えば６４ビットのラ
ッチを設け、画像データを８画素分記憶して１，３，
５，７画素目の計３２ビットと２，４，６，８画素目の
計３２ビットのデータとに分けて順次メモリユニットに
入力するといった極めて簡単な回路により、容易に行う
ことができる。従って、小型化と低コスト化というこの
発明の効果に影響を与えることはない。

【００８４】また、比較例（第６の比較例）として、こ
の第５の実施形態において用いたメモリシステムについ
て、上述したメモリアレイに代えて、アドレス値を直接
入力することによって書き込み及び読み出しアドレスを
指定するメモリを用いて表示器のコントローラを構成し
た液晶プロジェクタを試作した。この第６の比較例にお
いても、１アドレス当たり３２ビットのデータを記憶す
ることができるが、６４０×４８０画素分の画像データ
を記憶するだけの領域のアドレスを設定するためには、
１７本のアドレス線が必要となった。従って、各メモリ
ユニットに入力するアドレス線の配線が複雑になり、全
体として制御回路の回路規模や部品点数の増加を招くこ
ととなった。一方、第５の実施形態の場合では、クロッ
クと少数の制御信号によって書き込み及び読み出しアド
レスの制御を行うため、基板上のレイアウト等が容易で
あった。従って、この比較からも、このような構成によ
って、表示器のコントローラの、ひいては装置全体の小
型化と低コスト化を実現できることがわかる。

【００８５】また、この実施形態で説明したメモリシス
テムは、上記の整列を行う回路や、制御回路１３のうち
そのメモリシステムの制御に関与する部分と共に、シリ
コン基板上に図８に示すように１チップとして作成する
ことができる。この状態では、少なくとも記憶手段と分
解手段とが同一のチップ上に形成されていることにな
る。このメモリシステムは全てロジックレベルで構成さ
れているため、アナログ系を含む場合に比べて１チップ
化に適している。このチップに、画像処理回路１１によ
る画像処理後の画像データ（８ビット）を入力し、図示
しない主制御部からの表示制御信号や表示データ制御信
号に応じてチップ上の制御回路によってメモリシステム
に対するデータの読み書きを制御することにより、表示
に必要な画像データを表示に必要な順で３２ビット幅の
出力バスで出力することができる。ここで、表示制御信
号は表示開始やサブフレーム等を制御する信号、表示デ
ータ制御信号は水平同期信号及び垂直同期信号である。
作成したチップを外部端子に接続して用いることによ
り、部品点数と回路規模をさらに削減し、小型化を図る
ことができる。

【００８６】〔第６の実施形態〕次に、この発明の表示
装置の第６の実施形態である液晶プロジェクタについて
説明する。この液晶プロジェクタは、メモリセル５７に
メモリアレイを１つのみ設け、ここに各サブフレーム毎
にアドレス領域を分けて画像データを記録するようにし
た点が第５の実施形態の液晶プロジェクタと異なる。こ
の点及びこれに関連する点以外は第５の実施形態の場合
と同様であるので、相違点以外の説明は簡単にするか省
略する。

【００８７】この液晶プロジェクタにおいては、各サブ
フレーム毎の画像データをアドレス領域を分けて記憶す
るために、第５の実施形態の場合のように書き込み時に
アドレスを単純にインクリメントするのではなく、書き
込み毎に所定の規則に従ってアドレスを移動させている
（従ってＦＩＦＯではない）。例えば１２８０×９６０
で各画素８ビットの画像データを記憶する場合、１アド
レスには３２ビットのデータを記憶するので、アドレス
は０００００Ｈから４ＡＦＦＦＨが必要となる。

【００８８】これを図１０に示したような４つのサブフ
レームに分けて記憶するには、第１のサブフレームの画
像データは０００００Ｈから１２ＢＦＦＨまでの１２Ｃ
００Ｈ個のアドレスに記憶し、以下、第２，第３，第４
のサブフレームのデータは、昇順に１２Ｃ００Ｈ個のア
ドレスに記憶する。また、各サブフレームの画像データ
は行／列順のアドレスに記憶する。このような制御を行
うため、この液晶プロジェクタにおいては、制御回路１
３に不揮発性の規則記憶手段を設け、ここにアドレス移
動の規則を記憶させている。

【００８９】上述した４サブフレームの場合には、１行
目（奇数行目）は奇数列が第１のサブフレームであり、
偶数列が第２のサブフレームであるので、第５の実施形
態の場合と同様に画像データを整列して入力するものと
すると、まず第１のサブフレームの画像データと第２の
サブフレームの画像データが交互に１６０回ずつ（合計
１２８０画素分）入力されることになる。そして、２行
目（偶数行目）は奇数列が第４のサブフレームであり、
偶数列が第３のサブフレームであるので、第４のサブフ
レームの画像データと第３のサブフレームの画像データ
が交互に１６０回ずつ（合計１２８０画素分）入力され
ることになる。そして、これが交互に４８０回ずつ（９
６０行分）繰り返されることになる。

【００９０】従って、上述のアドレス移動の規則として
は、例えば以下のようなようなものを記憶させておけば
よい。すなわち、初めに第１のサブフレームの１組目の
４画素分の画像データをアドレス０００００Ｈに書き込
み、次に１２Ｃ００Ｈを加えてアドレス１２Ｃ００Ｈに
第２のサブフレームの１組目の画像データを書き込み、
次に１２ＢＦＦＨを引いてアドレス００００１Ｈに第１
のサブフレームの２組目の画像データを書き込み、・・
・、という課程を１６０回繰り返す。

【００９１】そして、第２のサブフレームの１６０組目
の画像データの書き込みが終了したら（アドレスは１２
Ｃ９ＦＨ）これに２５７６１Ｈを加えてアドレス３８４
００Ｈに第４のサブフレームの１組目の画像データを書
き込み、次に１２Ｃ００Ｈを引いてアドレス２５８００
Ｈに第３のサブフレームの１組目の画像データを書き込
み、次に１２Ｃ０１Ｈを加えてアドレス３８４０１Ｈに
第４のサブフレームの２組目の画像データを書き込み、
・・・、という課程を１６０回繰り返す。そして、第４
のサブフレームの１６０組目の画像データの書き込みが
終了したら（アドレスは３８４９ＦＨ）、この時点で２
行分の画像データの書き込みが終了するので、次に３８
３ＦＦＨを引いてアドレス０００Ａ０Ｈに戻って３行目
の第１のサブフレームの１組目の画像データを書き込
む。そしてまた上記のように２行分の書き込みを行い、
・・・、という課程を４８０回繰り返す。

【００９２】このような規則に従って書込クロック信号
によってアドレスを変化させることにより、１フレーム
分の画像データを各サブフレーム毎に分けて表示順にメ
モリセル５７の０００００Ｈから４ＡＦＦＦＨまでのア
ドレスに書き込むことができる。このような規則に従っ
てアドレスを変化させる処理は、極めて簡単な回路によ
って行うことができる。このようにすれば、読み出し時
にはアドレスを０００００Ｈから順に読み出しクロック
に従ってインクリメントして読み出すだけで、各サブフ
レームの画像データを行／列順に読み出して表示器１０
に対して出力することができる。

【００９３】また、上述した規則記憶手段に複数の移動
規則を記憶させておけば、サブフレームの数や分割法が
変わった場合でも、容易に対応することができる。例え
ば、１フレームを２つのサブフレームに分け、奇数行を
第１のサブフレーム、偶数行を第２のサブフレームとし
てこの液晶プロジェクタで表示を行う場合を考えると、
１フレームの画像データは６４０×９６０画素分という
ことになる。そして、奇数行の第１のサブフレームの画
像データが１６０回（６４０画素分）続けて入力され、
次に偶数行の第２のサブフレームの画像データが１６０
回続けて入力され、・・・、という課程を４８０回繰り
返すことになるので、上述した場合と同様にこれに対応
した移動規則を規則記憶手段に記憶させておけばよい。

【００９４】そして、サブフレームの分割法に対応した
移動規則を規則記憶手段から読み出して、フレームメモ
リ１２（メモリセル５７）への書き込み時に書き込みク
ロックによってその規則に従ってアドレスを変化させて
書き込みを行うことにより、サブフレームの分割法が変
化する場合でも容易に対応することができる。ただし、
上述した２サブフレームの場合には、第５の実施形態の
場合のようなメモリユニットへの入力時のデータの整列
は不要であるので、データ整列の方式も規則記憶手段に
記憶しておき、整列もサブフレームの分割法に従って選
択した方式によって制御するようにするとよい。

【００９５】このような液晶プロジェクタによれば、画
像データをサブフレーム毎のデータに分解する処理の制
御を極めて簡易な回路によって実現できるため、表示器
のコントローラの部品点数を削減し、低コスト化と小型
化を図ることができる。また、特に読み出し制御を単純
なものにしているため、特に高速化の要求される読み出
し側の処理を高速に行うことができるので、各メモリユ
ニットに要求される動作速度を低く抑え、コストを低減
することができる。なお、規則記憶手段をＥＥＰＲＯＭ
等の書き換え可能な不揮発性記憶手段で構成することに
より、移動規則の書き換えが可能になり、外部から必要
なデータを更新することにより、新たな分割法にも対応
できるようにすることができる。

【００９６】〔各実施形態の変形例〕以上説明した各実
施形態において、画像データは（各色）８ビット、表示
器１０のデータ入力バスのバス幅は３２ビットである例
について説明したが、これに限られるものではないこと
はもちろんである。また、各実施形態において画像デー
タが行／列順にコントローラに転送され、表示器１０で
の表示にその順でのデータ入力が必要である例について
説明したが、必ずしもこのような順に限られるものでは
ないこともいうまでもない。表示器１０での表示に必要
な配列順がコントローラへの転送順と異なる場合でも、
書き込み又は読み出しアドレスの移動規則等を適切に設
定することにより、対応することができる。

【００９７】また、第２の実施形態を除いては例として
モノクロの液晶プロジェクタについて説明したが、説明
中に記載した第３の実施形態を除き、カラーの液晶プロ
ジェクタに適用することも可能である。このとき、第２
の実施形態の場合と同様に色毎にフレームメモリを設け
るようにするとよい。さらに、ここでは例として液晶プ
ロジェクタについて説明したが、この発明は投写式でな
い液晶ディスプレイやその他の表示装置に対しても適用
可能である。

【００９８】ここで、この発明を適用する表示装置であ
るカラーの液晶プロジェクタの別の構成例について図１
２を用いて説明する。図１２は、その液晶プロジェクタ
の概略構成を示す図である。なお、図１２は、図９及び
図１１に対応する部分をこれらの図における上側から見
た状態を示す図である。この液晶プロジェクタは、図１
２に示すように、光源６１，フィルタ６２，フライアイ
レンズ７４，第１，第２，第３のダイクロイックミラー
８１，８２，８３，第１，第２のミラー８４，８５，第
１，第２，第３の表示器８６，８７，８８，色合成用ダ
イクロイックプリズム８９を備え、これらの各部材が図
示しないピクセルシフト素子及び投射レンズと共に表示
手段を構成する。

【００９９】この液晶プロジェクタにおいては、光源６
１として１２０Ｗの超高圧水銀ランプを用い、フィルタ
６２によって光源からの出射光から表示に不要な紫外線
や赤外線をカットしている。そして、均一化手段である
フライアイレンズ７４，７４でその光のうち表示器８
６，８７，８８に入射する部分の照度分布を均一化す
る。この均一化後の光のうち、赤色成分の光は第１のダ
イクロイックミラー８１を透過し、第１のミラー８４で
反射されて第１の表示器８６に入射する。緑色成分の光
は、第１のダイクロイックミラー８１で反射され、第２
のダイクロイックミラー８２でも反射されて第２の表示
器８７に入射する。青色成分の光は、第１のダイクロイ
ックミラー８１で反射され、第２のダイクロイックミラ
ー８２を透過し、第３のダイクロイックミラー８３と第
２のミラー８５で反射されて第３の表示器８８に入射す
る。ここで、これらの第１，第２，第３のダイクロイッ
クミラー８１，８２，８３が分離手段である。

【０１００】変調手段である各表示器８６，８７，８８
は、図９及び図１１に示した表示器１０に相当する液晶
パネルであるが、透過型のものを用いている。そして、
各々入力される各色の画像データに従って各色の光を変
調する。各表示器８６，８７，８８によってそれぞれ変
調された各色の光は、合成手段である色合成用ダイクロ
イックプリズム８９によって合成され、フルカラーの表
示画像となる。そして、図示は省略したが、図９に示し
た場合と同様に、この表示画像をピクセルシフト素子に
よって位置をずらしたあと投射手段である投射レンズに
よってスクリーン上に拡大して投射することによって、
画像データに基づいたカラー画像を表示することができ
る。

【０１０１】この液晶プロジェクタにおいても、第１の
実施形態の場合と同様に画素ずらしを行っており、１フ
レームの画像を４つのサブフレームに分割することによ
って、各々６４０×４８０画素の表示器８６，８７，８
８を用いて１２８０×９６０画素のカラー画像の表示を
行うことができる。このような表示装置にこの発明を適
用した場合も、従来の装置と比較した場合に各実施形態
で説明した効果を得ることができる。

【０１０２】〔バッファ手段を設ける変形例：図１３乃
至図１７〕以上説明した各実施形態においては、第３の
実施形態を除き、図示しない主制御部から転送されてく
る画像データを直接画像処理回路に入力する例について
説明した。しかしながら、このような構成の場合、画像
処理回路においては画素毎に画像処理を行う必要があ
る。そこで、画像処理回路において複数画素あるいは複
数ラインの画像データを用いた画像処理を行う必要があ
る場合、画像処理回路の前段にバッファ（バッファ手
段）を設け、主制御部から転送されてくる画像データを
一旦ここに記憶させ、その画像データを画像処理に適し
たタイミングで画像処理回路に入力するようにするとよ
い。

【０１０３】次に、このようなバッファを設けた変形例
について説明する。ここでは、第１の実施形態の液晶プ
ロジェクタにこの変形を適用した例について説明する
が、この変形は、第３の実施形態を除く他の実施形態に
ついても同様に適用できるものである。この液晶プロジ
ェクタは、表示器１０のコントローラの構成以外の点に
ついては第１の実施形態の液晶プロジェクタとほぼ同様
であるので、それ以外の点についての説明は省略するか
簡単にする。

【０１０４】図１３にこの変形例における表示器のコン
トローラの構成を示す。この変形例の液晶プロジェクタ
においては、表示器１０のコントローラは、図１３に示
すように画像処理回路１１，フレームメモリ１２，制御
回路１３，データ入力部１４，バッファ制御回路１５，
バッファ１６を備えている。そして、主制御部から転送
されてくる画像データは、データ入力部１４に入力す
る。このとき、第１の実施形態では説明を省略したが、
水平同期信号と垂直同期信号等の制御信号も主制御部か
らデータ入力部１４に入力する。図１３では画像データ
と制御信号を合わせて画像信号として示している。

【０１０５】そして、このデータ入力部１４は、画像信
号のうち制御信号をバッファ制御回路１５に、画像デー
タをバッファ１６に対して出力する。このとき必要であ
れば、伝送に用いる信号を、論理素子等が用いる＋５Ｖ
や＋３．３ＶをＨｉｇｈ，０ＶをＬｏｗとした論理信号
に変換したり、画像データをシリアル−パラレル変換し
て並列化し、動作クロックを低下させる等の処理を行
う。ここで後の処理に不都合がない程度に動作クロック
を低下させておくと、バッファ１６にはアクセス速度の
遅い安価なメモリを使用することができるので、装置の
コストを低減することができる。

【０１０６】バッファ制御回路１５は、主制御部から転
送され、データ入力部１４から入力する水平・垂直同期
信号および制御回路１３からの制御信号に基づいてバッ
ファ１６における画像データの読み書きを制御する回路
である。バッファ１６は、主制御部から転送されてくる
画像データを、画像処理に適したタイミングで画像処理
回路に入力するために一時的に記憶させるバッファ手段
であり、例えばＳＲＡＭによって構成することができ
る。

【０１０７】バッファ１６は、最低限、画像処理回路１
１における画像処理で必要とされる間だけ画像データを
記憶しておけるだけの容量があればよい。しかし、画像
処理回路の構成の自由度という点からは、２フレーム分
の画像データの記憶領域が用意できるだけの容量がある
と好ましい。このようにすれば、フレーム１つ分の画像
データを記憶領域の一方に記憶させ、次のフレームの画
像データを記憶領域の他方に記憶させ、各記憶領域に記
憶させた画像データの読み出しを、他方の記憶領域に画
像データを書き込んでいる期間で行うことができるの
で、次のフレーム分の画像データが転送されている間
は、フレーム内のいかなる場所の画像データでも参照し
ながら画像処理を行うことができるためである。例え
ば、１フレームが６４０×４８０画素分の１画素８ビッ
トの画像データで構成され、６０Ｈｚのフレームレート
で表示を行う場合、画像データは２４ＭＨｚ８ビットで
主制御部から転送されてくるが、これをデータ入力部１
４で１２ＭＨｚ１６ビットの信号に変換すると、バッフ
ァ１６をアクセスタイム５５ナノ秒、容量２５６キロワ
ード×２（１ワード１６ビット）のＳＲＡＭを用いて構
成することができる。

【０１０８】なお、バッファ１６は、マルチポートＶＲ
ＡＭ（ビデオＲＡＭ）を用いて構成してもよい。マルチ
ポートＶＲＡＭは、信号の入力用のポートと出力用のポ
ートを個別に持ち、データの書き込みと読み出しを非同
期で行うことができるので、一定のタイミングで主制御
部から転送されてくる画像データを書き込みながら画像
処理回路１１における画像処理に適したタイミングで読
み出すためには好適な構成である。また、入力と出力で
ポートが兼用のメモリを用いる場合でも、データの書き
込みと読み出しをラインバッファ等の記憶素子を介して
行い、非同期に入力と出力を制御することにより、同様
に非同期な読み出しと書き込みを実現することができ
る。このような制御に用いる回路は、例えばＦＰＧＡ
（Field Programmable Gate Array）を用いて構成する
ことができる。画像処理回路１１が画像処理を行って処
理後の画像データをフレームメモリ１２に記憶させ、制
御回路１３が分解手段として機能してここから各サブフ
レーム毎にそのサブフレームの画像データを表示器１０
に対して出力させることは、第１の実施形態の場合と同
様である。

【０１０９】次に、この変形例が有効となる画像処理回
路の例を図１４に示す。図１４に示すのは、画像の明暗
の調整を行う回路である。この場合、画像処理回路１１
には最大値最小値検出回路１１１，演算回路１１２，ル
ックアップテーブル（ＬＵＴ）１１３を設ける。そし
て、まずバッファ１６から調整を行う範囲の画像データ
を最大値最小値検出回路１１１に入力し、この範囲の画
像データが示す画素値の最大値と最小値を検出する。そ
して、この値をもとに演算回路１１２で補正前の画像デ
ータの各値と補正後の画像データの値の対応関係を算出
してＬＵＴ１１３に記憶させる。例えば、補正前の最小
値を補正後の０，最大値を補正後の２５５として、その
間の値は０と２５５の間に適宜割り振るようにすればよ
い。その後、バッファ１６から画像データをＬＵＴ１１
３に入力し、これを参照して値を変換する。

【０１１０】このような画像処理回路で画像処理を行う
ことにより、処理前の画像データに係る画像が全体とし
て明るすぎたり暗すぎたりする場合でも、明暗を調整し
て見易い画像を表示することができる。そして、このよ
うな画像処理は、バッファ１６を設け、画像処理回路１
１において処理対象以外の画素の画像データも参照して
画像処理を行うことができるようにすることにより、可
能になるのである。なお、画像処理回路１１において行
う画像処理はこれに限られるものではなく、もちろん複
数の処理を続けて行ってもよい。ここで、画像処理回路
の別の構成例を図１５に示す。図１５に示すのは、画面
設定等を行うための操作指示画面を、ユーザの操作に応
じて、主制御部からの画像データに係る画面にスーパー
インポーズ（重ね合わせ）表示するための回路である。

【０１１１】この場合、画像処理回路１１′の合成画像
記憶部１１６には、予めこの操作指示に応じて表示すべ
き表，文字，図等の画像データを記憶しておく。この合
成画像記憶部１１６をＥＥＰＲＯＭやフラッシュＲＯＭ
等の電気的に書き換え可能な記憶素子を用いて構成すれ
ば、バージョンアップ時等必要な場合には、素子を取り
外すことなく容易に内容を更新することができる。

【０１１２】そして、この液晶プロジェクタの操作部１
２０でユーザによる操作指示を受け付け、この内容を画
像処理回路１１′の画像合成部１１５に入力し、画像合
成部１１５がこの操作指示に応じて表示すべき表，文
字，図等の画像データを合成画像記憶部１１６から取得
し、画像加算部１１４に入力する。一方、画像加算部１
１４にはバッファ１６から読み出された処理対象の画像
データも入力し、ここでスーパーインポーズのための演
算処理を行う。ここでの演算方法により、半透明な画像
を重ねたり、完全に元の画像に上書きしたりといった表
示を行うことができる。カラー表示の場合には、表示色
を変えることも可能である。このような表示は、画像デ
ータを各サブフレームに分解する前に画像処理を行うこ
とによって可能になるものである。

【０１１３】バッファ１６を設けることにより、第１の
実施形態の場合と比較してメモリやその制御回路分のコ
ストは上昇するが、画像処理回路における画像処理を、
主制御部からの画像データの入力タイミングと非同期で
行うことができるので、回路の設計自由度が増し、様々
な画像処理を行って品質のよい表示を行うことができ
る。各実施形態において説明した変形例においても同様
な効果を得るためにはやはりバッファ１６が必要であ
り、同等な画像処理が可能な構成同士で比較すれば、や
はりこの発明に係る構成によって回路規模とコストが低
減できると言えるのである。

【０１１４】なお、図２を用いて説明した第１の比較例
は、画像処理回路２１の前にフレームメモリを設けてい
るので、一見すると上記のような種々の画像処理が可能
であるようにも思えるが、各サブフレーム毎に個別に画
像処理を行っているので、複数のサブフレームに亘る画
像データを参照する画像処理や、図１５を用いて説明し
たような画像処理は困難であり、実現したとしても処理
回路が極めて複雑になり、結局回路規模とコストは大き
くなってしまう。

【０１１５】次に、上述したバッファ１６をＳＲＡＭ等
の入力と出力でポートが兼用のメモリによって構成する
場合に好適な構成を図１６に示す。バッファ１６には２
フレーム分の画像データの記憶領域が用意できるだけの
容量があると好ましいことは上述したが、この記憶領域
をそれぞれ１フレーム分の画像データを記憶できる容量
を有するメモリユニットによって構成するとよい。図１
６に示す例では、これがそれぞれ第１のメモリ４０１と
第２のメモリ４０３に該当する。

【０１１６】そして、これらのメモリについてそれぞ
れ、メモリの書き込み／読み出しの動作状態に応じて接
続先を切り換える切換器として、第１の切換器４０２と
第２の切換器４０４とを設けている。そして、バッファ
制御回路１５からの各制御信号によってメモリの書き込
み／読み出しの動作状態及び対象アドレスを制御し、各
切換器は、メモリが書き込み動作を行う場合にはメモリ
の入出力ポートを画像データの入力と接続し、メモリが
読み出し動作を行う場合にはメモリの入出力ポートをセ
レクタ４０５と接続する。セレクタ４０５は、バッファ
制御回路１５からの各制御信号に応じて第１の切換器４
０２又は第２の切換器４０４の一方の出力を選択して画
像処理回路１１に対して出力する回路である。

【０１１７】そして、初めのフレームの画像データが入
力されている間は第１のメモリ４０１を書き込み状態に
して第１の切換器４０２を介して画像データをここに書
き込み、次のフレームの画像データが入力されている間
は第２のメモリ４０３を書き込み状態にして第２の切換
器４０４を介してここに書き込むようにする。そして、
第２のメモリ４０３を書き込み状態にしている間には、
第１のメモリ４０１を読み出し状態にして第１の切換器
４０２からセレクタ４０５を介して画像処理回路１１に
画像データを出力させる。第１のメモリ４０１を書き込
み状態にしている間には、第２のメモリ４０３を読み出
し状態にして第２の切換器４０４からセレクタ４０５を
介して画像処理回路１１に画像データを出力させる。図
１６に示した回路にこのような動作を行わせることによ
り、入力と出力でポートが兼用のメモリを用いた場合で
も画像データの書き込みと読み出しを非同期で行って画
像処理回路１１における広範な画像処理を可能とするこ
とができる。

【０１１８】バッファ１６にこのような２つのメモリユ
ニットを設けた場合、その読み書きは、図１７に示す回
路によっても制御することができる。この回路におい
て、５０１，５０３はバッファ、５０２，５０４は制御
端子に入力する信号のＨｉｇｈ／Ｌｏｗによって出力を
バッファの内容とハイインピーダンスとに切り換えるこ
とができるトライステートバッファ、５０５はインバー
タである。この回路においては、制御信号ＡのＨ／Ｌに
よって画像データの転送方向を切り換えることができる
ので、これと同期してメモリの読み出し／書き込み動作
を制御すれば、簡単な回路構成で２つのメモリユニット
を用いたバッファ１６の動作を制御することができる。
この点について、制御信号ＡのＨ／Ｌに対応した各ゲー
トの出力状態を表８に示す。

【０１１９】

【表８】

【０１２０】すなわち、制御信号ＡがＨｉｇｈの場合に
は、トライステートバッファ５０２は入力する画像デー
タをバッファして第１のメモリに対して出力するので第
１のメモリにこれを書き込むことができる一方、アンド
ゲート５０６の出力は、インバータ５０５からの入力が
ＬＯＷであるので、バッファ５０１から入力する画像デ
ータの内容に関わらずＬＯＷになる。一方、トライステ
ートバッファ５０４の出力は、制御端子にＬｏｗが入力
されるためハイインピーダンスとなるので、画像データ
は第２のメモリへは入力されない。また、第２のメモリ
から画像データを読み出すと、その画像データはバッフ
ァ５０３を介してアンドゲート５０７に入力し、他方の
入力がＨｉｇｈであるので、そのまま出力され、アンド
ゲート５０６の出力がＬｏｗであるので、オアゲート５
０８もそのまま通過し、画像処理回路１１に対して出力
される。

【０１２１】制御信号ＡがＬｏｗの場合には、トライス
テートバッファ５０２の出力がハイインピーダンスにな
るので、画像データは第１のメモリへは入力されず、逆
にトライステートバッファ５０４は画像データをバッフ
ァして第２のメモリに対して出力するので、第２のメモ
リにこれを書き込むことができる。アンドゲート５０７
の出力は、一方の入力がＬｏｗであるので、画像データ
の内容に関わらずＬｏｗになる。一方、第１のメモリか
ら画像データを読み出すと、その画像データはバッファ
５０１を介してアンドゲート５０６に入力し、他方の入
力がＨｉｇｈであるので、そのまま出力され、オアゲー
ト５０８もそのまま通過し、画像処理回路１１に対して
出力される。

【０１２２】従って、制御信号ＡがＨｉｇｈの時に第１
のメモリを書き込み許可、第２のメモリを読み出し許
可、Ｌｏｗの時に第１のメモリを読み出し許可、第２の
メモリを書き込み許可とすればよい。図１７に示した回
路１つでメモリの１つの入出力ピンを制御できるので、
８ビットのＳＲＡＭであれば８つ、１６ビットのＳＲＡ
Ｍであれば１６の回路を並列に設けることにより、各メ
モリに対する画像データの入出力を制御することができ
る。

【０１２３】なお、ここではバッファ１６を画像処理回
路１１の前段に設ける例について説明したが、このよう
なバッファを、各サブフレームに分解した画像データを
記憶するサブフレームデータバッファ手段として設けて
もよい。ここに記憶した各サブフレームの画像データ
を、各サブフレーム毎の表示に適したタイミングで表示
器１０に入力することにより、表示器１０における表示
に最適なタイミングで画像データを入力することができ
る。

【０１２４】

【発明の効果】以上説明してきたように、この発明の表
示装置によれば、少ない記憶容量のメモリで表示器のコ
ントローラを構成でき、またそこに設ける処理回路や制
御回路も簡素化できるため、コントローラの低コスト化
と小型化を図ることができ、ひいては装置全体の低コス
ト化と小型化を図ることができる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態の液晶プロジェクタ
における表示器のコントローラの構成を示すブロック図
である。

【図２】第１の比較例の液晶プロジェクタにおける表示
器のコントローラの構成を示すブロック図である。

【図３】この発明の第２の実施形態の液晶プロジェクタ
における表示器のコントローラの構成を示すブロック図
である。

【図４】第３の比較例の液晶プロジェクタにおける表示
器のコントローラの構成を示すブロック図である

【図５】図３及び図４に示した３２ビットラッチの動作
タイミングを示す図である。

【図６】この発明の第３の実施形態の液晶プロジェクタ
における表示器のコントローラの構成を示すブロック図
である。

【図７】この発明の第５の実施形態の液晶プロジェクタ
における表示器のコントローラに備えるフレームメモリ
の構成を示すブロック図である。

【図８】そのフレームメモリ及びその制御回路を１チッ
プで構成した場合の構成例を示す図である。

【図９】この発明の第１の実施形態の液晶プロジェクタ
の概略構成を示す図である。

【図１０】その液晶プロジェクタにおける画素シフトと
サブフレーム構成について説明するための図である。

【図１１】この発明の第２の実施形態の液晶プロジェク
タの概略構成を示す図である。

【図１２】この発明の変形例の液晶プロジェクタの概略
構成を示す図である。

【図１３】この発明の別の変形例の液晶プロジェクタに
おける表示器のコントローラの構成を示すブロック図で
ある。

【図１４】図１３に示したコントローラにおける画像処
理回路の構成例を示すブロック図である。

【図１５】その別の構成例を示すブロック図である。

【図１６】図１３に示したバッファの構成例を示す図で
ある。

【図１７】図１３に示したバッファにおける画像データ
の入出力制御回路の図１６とは別の構成例を示す図であ
る。

【符号の説明】

１０：表示器 １１，１１′，３１，４１：画像処理回路 １２，３２，３２′：フレームメモリ １３，２３，３４，３４′，４３：制御回路 １４：データ入力部 １５：バッファ制御回路 １６：バッファ ２４：信号切替回路 ３３：３２ビットバッファ ４２：アドレス発生回路 ４４：画像データ用ＲＡＭ ５１：タイミングコントローラ ５２：アドレスセレクタ ５３：ライトアドレスレジスタ ５４：リードアドレスレジスタ ５５：ライトデータレジスタ ５６：リードデータレジスタ ５７：メモリセル ５８：入力バッファ ５９：出力バッファ ６１：光源 ６２：フィルタ ６３：レンズ ６４：インテグレータ ６５：偏光変換素子 ６７：偏光ビームスプリッタ ６８：ピクセルシフト素子 ６９：投射レンズ ７０：スクリーン ７１：回転カラーフィルタ ７２：第２のレンズ ７４：フライアイレンズ ８１：第１のダイクロイックミラー ８２：第２のダイクロイックミラー ８３：第３のダイクロイックミラー ８４：第１のミラー ８５：第２のミラー ８６：第１の表示器 ８７：第２の表示器 ８８：第３の表示器 ８９：色合成用ダイクロイックプリズム

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０３Ｂ 21/00 Ｇ０３Ｂ 21/00 Ｅ ５Ｃ０８０ Ｇ０９Ｇ 3/20 ６３１ Ｇ０９Ｇ 3/20 ６３１Ｂ ６３１Ｄ ６３２ ６３２Ｚ ６４１ ６４１Ｅ ６８０ ６８０Ｃ (72)発明者 浪江 健史 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 滝口 康之 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 宮垣 一也 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 逢坂 敬信 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 (72)発明者 加藤 幾雄 東京都大田区中馬込１丁目３番６号 株式 会社リコー内 Ｆターム(参考） 2H088 EA13 EA14 EA15 EA18 EA45 GA02 HA07 HA08 HA13 HA15 HA25 HA28 JA05 MA20 2H091 FA05X FA10Z FA11X FA26X FA26Z FA41Z FD24 GA12 GA13 HA07 LA11 MA07 2H093 NA16 NA65 NC13 NC14 NC29 NC34 NC43 ND42 ND49 NF05 NG02 2K103 AA05 AA16 BB02 BB05 5C006 AA14 AA22 AF07 AF44 AF45 AF47 BB11 BC16 BF02 BF24 BF26 BF28 EC11 FA51 FA56 5C080 AA10 CC03 DD07 DD27 EE32 FF09 GG12 JJ02 JJ03 JJ06 KK43

Claims (16)

【特許請求の範囲】
1. 【請求項１】 入力された画像データに対して画像処理
   を行う画像処理手段と、 該手段による画像処理後の各フレームの画像データを分
   解して複数のサブフレームの画像データを取得する分解
   手段と、 該手段によって取得された各サブフレームの画像データ
   に基づいてサブフレーム毎に表示位置を順次切り替えて
   画像の表示を行う表示手段とを備えたことを特徴とする
   表示装置。
2. 【請求項２】 入力された画像データを記憶するバッフ
   ァ手段と、 前記画像データに対して画像処理を行う画像処理手段
   と、 前記バッファ手段に記憶した画像データを前記画像処理
   に適したタイミングで前記画像処理手段に入力する手段
   と、 前記画像処理手段による画像処理後の各フレームの画像
   データを分解して複数のサブフレームの画像データを取
   得する分解手段と、 該手段によって取得された各サブフレームの画像データ
   に基づいてサブフレーム毎に表示位置を順次切り替えて
   画像の表示を行う表示手段とを備えたことを特徴とする
   表示装置。
3. 【請求項３】 請求項２記載の表示装置であって、 前記バッファ手段を、書き込みと読み出しを非同期で行
   うメモリによって構成したことを特徴とする表示装置。
4. 【請求項４】 請求項２又は３記載の表示装置であっ
   て、 前記バッファ手段を、それぞれ前記フレーム１つ分の画
   像データを記憶する記憶容量を有する二つのメモリによ
   って構成し、 前記フレーム１つ分の画像データを前記メモリの一方に
   記憶させ、次のフレームの画像データを前記メモリの他
   方に記憶させ、前記メモリに記憶させた画像データの読
   み出しを、他方の前記メモリに前記画像データを書き込
   んでいる期間で行うようにしたことを特徴とする表示装
   置。
5. 【請求項５】 請求項１乃至４のいずれか一項記載の表
   示装置であって、 前記画像処理後の画像データを記憶する記憶手段を設
   け、 前記分解手段は、前記記憶手段に記憶された画像データ
   から各サブフレームの表示に必要なデータのみを読み出
   すことによって各サブフレームの画像データを取得する
   手段であることを特徴とする表示装置。
6. 【請求項６】 請求項５記載の表示装置であって、 前記記憶手段は、前記表示手段へのデータ転送側に、該
   表示手段を構成する表示素子の信号入力バスの幅と等し
   いバス幅の出力バスを設けた記憶素子を有することを特
   徴とする表示装置。
7. 【請求項７】 入力された画像データに対して画像処理
   を行い、画像処理後の１フレーム毎の画像データを、複
   数のサブフレーム毎に配列され、各サブフレーム内では
   所定の順序に配列された状態で出力する画像処理手段
   と、 該手段によって取得された各サブフレームの画像データ
   に基づいてサブフレーム毎に表示位置を順次切り替えて
   画像の表示を行う表示手段とを備え、 前記所定の順序は、前記表示手段による表示に必要な順
   序であることを特徴とする表示装置。
8. 【請求項８】 請求項１乃至４のいずれか一項記載の表
   示装置であって、 前記画像処理後の画像データを１フレーム分毎に記憶領
   域の先頭アドレスから順次アドレスに対応させて記憶す
   る記憶手段を設け、 前記分解手段が、前記各サブフレームの順序を示すサブ
   フレーム番号から表示するサブフレームの画像データの
   アドレスを求め、前記記憶手段における前記記憶領域の
   該求めたアドレスに記憶されている画像データを順次読
   み出すことによって各サブフレームの画像データを取得
   する手段であることを特徴とする表示装置。
9. 【請求項９】 請求項８記載の表示装置であって、 前記各サブフレームのサブフレーム番号と、前記記憶領
   域中で該サブフレームの画像データが格納されている先
   頭アドレスと格納アドレスの増加パターンの情報とから
   なるアドレス情報とを対応させて記憶させるアドレス記
   憶手段を設け、前記分解手段は、前記サブフレーム番号
   と前記アドレス情報とから各サブフレームの画像データ
   を読み出すべきアドレスを生成して、前記記憶領域の該
   生成したアドレスに記憶されている画像データを順次読
   み出すことによって各サブフレームの画像データを取得
   する手段であることを特徴とする表示装置。
10. 【請求項１０】 請求項１乃至４のいずれか一項記載の
    表示装置であって、 前記各サブフレームに対応する記憶領域と、所定の信号
    に従って各記憶領域のうちのデータの書き込み及び読み
    出しを行うべき記憶領域を切り換える切換手段とを有
    し、前記画像処理後の画像データを、前記切換手段によ
    る切り換えに従って前記サブフレーム毎に該サブフレー
    ムと対応する記憶領域に書込クロック信号によって書き
    込みアドレスをインクリメントさせながら記憶する記憶
    手段を設け、 前記分解手段が、前記切換手段による切り換えに従って
    前記サブフレーム毎に該サブフレームと対応する記憶領
    域から読出クロック信号によって読み出しアドレスをイ
    ンクリメントさせながら読み出すことによって各サブフ
    レームの画像データを取得する手段であることを特徴と
    する表示装置。
11. 【請求項１１】 請求項１乃至４のいずれか一項記載の
    表示装置であって、 前記各サブフレームに対応する記憶領域と、該各記憶領
    域の出力をその記憶領域からの読み出しを許可する読出
    許可信号に従ってハイインピーダンスに固定する手段と
    を有し、前記画像処理後の画像データを、前記各記憶領
    域への書き込みを許可する書込許可信号に従って、書込
    クロック信号によって書き込みアドレスをインクリメン
    トさせながら前記サブフレーム毎に該サブフレームと対
    応する記憶領域に記憶させる記憶手段を設け、 前記分解手段が、前記サブフレーム番号に従って設定さ
    れる前記各記憶領域毎の前記読出許可信号に従って、前
    記サブフレーム毎に該サブフレームと対応する記憶領域
    から読出クロック信号によって読み出しアドレスをイン
    クリメントさせながら画像データを出力させ、該対応す
    る記憶領域以外の記憶領域からの出力はハイインピーダ
    ンスに固定させることによって各サブフレームの画像デ
    ータを取得する手段であることを特徴とする表示装置。
12. 【請求項１２】 請求項１乃至４のいずれか一項記載の
    表示装置であって、 アドレス移動の規則を記憶する規則記憶手段と、 前記画像処理後の画像データを、前記サブフレームの構
    成に応じて前記規則記憶手段から選択した規則に従って
    書込クロック信号によって書き込みアドレスを移動させ
    ながら記憶領域に記憶する記憶手段とを設け、 前記分解手段が、前記記憶手段に記憶された画像データ
    を前記サブフレーム毎に読出クロック信号によって読み
    出しアドレスをインクリメントさせながら読み出すこと
    によって各サブフレームの画像データを取得する手段で
    あることを特徴とする表示装置。
13. 【請求項１３】 請求項１０乃至１２のいずれか一項記
    載の表示装置であって、 前記記憶手段と前記分解手段とが同一のチップ上に形成
    されていることを特徴とする表示装置。
14. 【請求項１４】 請求項１乃至１３のいずれか一項記載
    の表示装置であって、 前記各サブフレームの画像データを記憶するサブフレー
    ムデータバッファ手段と、 該手段に記憶した前記各サブフレームの画像データを、
    各サブフレーム毎の表示に適したタイミングで前記表示
    手段に入力する手段とを備え、 前記サブフレームバッファ手段を、書き込みと読み出し
    を非同期で行うメモリによって構成したことを特徴とす
    る表示装置。
15. 【請求項１５】 請求項１乃至１４のいずれか一項記載
    の表示装置であって、 前記表示手段が、光源と、該光源からの光を均一化する
    均一化手段と、該手段による均一化後の光を複数の色の
    光に分離する分離手段と、該手段による分離後の各色の
    光を入力された画像データに従ってそれぞれ変調する変
    調手段と、該手段による変調後の各色の光を合成する合
    成手段と、該手段による合成後の光を投射する投射手段
    とを有することを特徴とする表示装置。
16. 【請求項１６】 請求項１乃至１４のいずれか一項記載
    の表示装置であって、 前記表示手段が、光源と、該光源からの光を均一化する
    均一化手段と、該手段による均一化後の光を時分割で複
    数の色の光に分離する分離手段と、該手段による分離後
    の各色の光を入力された画像データに従ってそれぞれ変
    調する変調手段と、該手段による変調後の光を投射する
    投射手段とを有することを特徴とする表示装置。