JP2003282586A - Semiconductor device, electro-optical device, electronic device, and method of manufacturing semiconductor device - Google Patents
Semiconductor device, electro-optical device, electronic device, and method of manufacturing semiconductor deviceInfo
- Publication number
- JP2003282586A JP2003282586A JP2002078217A JP2002078217A JP2003282586A JP 2003282586 A JP2003282586 A JP 2003282586A JP 2002078217 A JP2002078217 A JP 2002078217A JP 2002078217 A JP2002078217 A JP 2002078217A JP 2003282586 A JP2003282586 A JP 2003282586A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- semiconductor
- semiconductor device
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 300
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000013078 crystal Substances 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 42
- 238000005224 laser annealing Methods 0.000 claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 14
- 238000002425 crystallisation Methods 0.000 claims description 13
- 230000008025 crystallization Effects 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims description 6
- 238000001953 recrystallisation Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 239000004973 liquid crystal related substance Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 389
- 239000002585 base Substances 0.000 description 32
- 230000001681 protective effect Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101100513046 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) eth-1 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000002386 leaching Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- IXFOBQXJWRLXMD-ZIQFBCGOSA-N para-nitrophenyl 1-thio-β-d-glucopyranoside Chemical compound O[C@@H]1[C@@H](O)[C@H](O)[C@@H](CO)O[C@H]1SC1=CC=C([N+]([O-])=O)C=C1 IXFOBQXJWRLXMD-ZIQFBCGOSA-N 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- ZCUFMDLYAMJYST-UHFFFAOYSA-N thorium dioxide Chemical compound O=[Th]=O ZCUFMDLYAMJYST-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 大きい結晶粒の多結晶シリコン膜を有して電
気的特性の良いトランジスタを得る。
【解決手段】 絶縁膜又は絶縁基板上に形成されるトラ
ンジスタにおいて、半導体膜(13)の一部が厚膜(13a)に
形成される。厚膜(13a)部分はソース又はドレイン領域
に形成され、チャネル領域に向かって平面視で突出する
部分を含む。それにより、アニールの際に、厚膜(13a)
部分に一部非溶融の半導体膜を残し、この非溶融部分の
突出部分から少なくともチャネル領域に大結晶粒の多結
晶シリコン膜(131)を成長させる。
(57) Abstract: A transistor having a polycrystalline silicon film with large crystal grains and excellent electric characteristics is obtained. In a transistor formed on an insulating film or an insulating substrate, a part of a semiconductor film (13) is formed as a thick film (13a). The thick film (13a) portion is formed in the source or drain region and includes a portion projecting toward the channel region in plan view. Thereby, during annealing, the thick film (13a)
A portion of the non-melted semiconductor film is left, and a polycrystalline silicon film (131) of large crystal grains is grown at least in the channel region from the protruding portion of the non-melted portion.
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置、電気光学
装置、電子機器及び半導体装置の製造方法に関し、特
に、半導体膜の結晶性を改善し得る半導体装置及びその
製造方法の提供に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, an electro-optical device, an electronic device and a method for manufacturing a semiconductor device, and more particularly to a semiconductor device capable of improving crystallinity of a semiconductor film and a method for manufacturing the same.
【０００２】[0002]
【背景の技術】薄型の表示装置等には、半導体膜として
多結晶シリコンを用いた薄膜トランジスタ（ＴＦＴ）が
使用される。特性の良いＴＦＴを得るには、結晶性の良
い多結晶シリコン膜を得ることが重要である。この結晶
性の良い多結晶シリコン膜を形成する方法として、レー
ザアニール法が使用されている。レーザアニール法は基
板に堆積されたシリコン膜を一旦溶融して再結晶化し、
シリコン膜の結晶性を改善するものである。ＣＶＤ法で
直接多結晶シリコン膜を形成する方法や固相成長法に比
べて結晶性の良い多結晶シリコン膜を得ることができ
る。BACKGROUND ART Thin-film display devices and the like use thin film transistors (TFTs) using polycrystalline silicon as a semiconductor film. In order to obtain a TFT with good characteristics, it is important to obtain a polycrystalline silicon film with good crystallinity. A laser annealing method is used as a method for forming the polycrystalline silicon film having good crystallinity. The laser annealing method melts and recrystallizes the silicon film deposited on the substrate once,
It improves the crystallinity of the silicon film. A polycrystalline silicon film having better crystallinity can be obtained as compared with the method of directly forming a polycrystalline silicon film by the CVD method or the solid phase growth method.
【０００３】例えば、特開平０８−１８１３２５にはレ
ーザアニール法を用いて非晶質の半導体膜を溶融し、再
結晶化させる例が記載されている。For example, Japanese Patent Laid-Open No. 08-181325 describes an example in which an amorphous semiconductor film is melted and recrystallized by using a laser annealing method.
【０００４】また、特開２０００−１５５３３４には、
半導体膜材料と格子定数の近い物質（例えば、サファイ
アα−Ａｌ２Ｏ３等）を下地膜とし、この上に半導体材
料を堆積して形成した半導体膜をレーザアニールし、溶
融した半導体材料を下地膜上にエピタキシャル成長させ
る例が紹介されている。Further, Japanese Patent Laid-Open No. 2000-155334 discloses that
A substance having a lattice constant close to that of the semiconductor film material (for example, sapphire α-Al 2 O 3 or the like) is used as a base film, and the semiconductor film formed by depositing the semiconductor material on the base film is laser-annealed to melt down the semiconductor material. An example of epitaxial growth on the formation is introduced.
【０００５】しかしながら、従来のレーザアニール法
は、基板上に形成されたブランケットシリコン膜の全面
を走査しながらレーザ照射をするものであり、得られる
多結晶シリコン膜を構成する結晶粒の大きさは精々数１
００ｎｍであり、ＴＦＴのチャネル部のサイズに比して
結晶粒が小さく、ＴＦＴのチャネル領域には多数の結晶
粒界が存在する。このため、多結晶シリコンＴＦＴの電
気的特性は単結晶シリコンのトランジスタに比べて劣
り、特性のばらつきも大きい傾向にある。However, in the conventional laser annealing method, laser irradiation is performed while scanning the entire surface of the blanket silicon film formed on the substrate, and the size of the crystal grains forming the obtained polycrystalline silicon film is small. Number 1 at best
The size is 00 nm, the crystal grains are smaller than the size of the channel portion of the TFT, and a large number of crystal grain boundaries exist in the channel region of the TFT. Therefore, the electrical characteristics of the polycrystalline silicon TFT are inferior to those of the single crystal silicon transistor, and the characteristics tend to vary widely.
【０００６】よって、本発明は、特性の良い半導体装置
を提供することを目的とする。Therefore, it is an object of the present invention to provide a semiconductor device having good characteristics.
【０００７】また、本発明は特性の均一性が良いトラン
ジスタを提供することを目的とする。Another object of the present invention is to provide a transistor having good uniformity of characteristics.
【０００８】また、本発明は表示パネルに使用して好適
なＴＦＴを提供することを目的とする。Another object of the present invention is to provide a TFT suitable for use in a display panel.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
本発明の半導体装置は、絶縁膜又は絶縁基板上に形成さ
れる半導体装置において、第１及び第２の領域が形成さ
れる半導体膜を含み、上記半導体膜は第１の領域におい
て部分的に膜厚が他よりも厚くなっている厚膜部分を有
し、この厚膜部分は前記第２の領域に向かって平面視で
突出する形状を含んでいる。In order to achieve the above object, a semiconductor device of the present invention is a semiconductor device formed on an insulating film or an insulating substrate, in which a semiconductor film having a first region and a second region is formed. The semiconductor film has a thick film portion partially thicker than other portions in the first region, and the thick film portion projects toward the second region in a plan view. Is included.
【００１０】かかる構成とすることによって、アニール
の際に厚膜部分に非溶融部分を残し、この部分をシード
として結晶化又は再結晶化を行い、シードの突出する形
状によって第２の領域に大粒径の結晶を成長させること
が可能となる。第１及び第２の領域は説明の便宜に使用
されており、各領域はソース、ドレイン、チャネル、Ｐ
／Ｎ接合、抵抗領域等の特定の機能を持っていても良
く、また、持たなくても良い。With such a structure, a non-melted portion is left in the thick film portion during annealing, and this portion is used as a seed for crystallization or recrystallization, and a large area is formed in the second region due to the protruding shape of the seed. It becomes possible to grow crystals of a grain size. The first and second regions are used for convenience of description, and each region includes a source, a drain, a channel, and a P.
It may or may not have a specific function such as / N junction or a resistance region.
【００１１】更に、上記半導体膜は結晶化又は再結晶化
されており、上記厚膜部分の平面視で突出する部分から
前記第２の領域に向かって結晶が成長している。Further, the semiconductor film is crystallized or recrystallized, and crystals are grown from the portion of the thick film portion protruding in plan view toward the second region.
【００１２】好ましくは、上記半導体膜はアニールによ
って結晶化又は再結晶化され、このアニールは、上記厚
膜部分に溶融しない部分が残るようにしてなされる。ア
ニールはレーザアニールを含み、このレーザアニール
は、前記厚膜部分に溶融しない部分を残すようにしてな
される。この部分をシードとして結晶化又は再結晶化を
行う。[0012] Preferably, the semiconductor film is crystallized or recrystallized by annealing, and this annealing is performed so that an unmelted portion remains in the thick film portion. The annealing includes laser annealing, and this laser annealing is performed so as to leave the unmelted portion in the thick film portion. Crystallization or recrystallization is performed using this portion as a seed.
【００１３】好ましくは、上記厚膜部分の平面視で突出
する部分は、上記第２の領域の近傍位置である。それに
より、第２の領域に良質の結晶膜を形成する。Preferably, the projecting portion of the thick film portion in plan view is a position near the second region. Thereby, a good quality crystal film is formed in the second region.
【００１４】好ましくは、上記半導体膜の厚膜部分は、
該半導体膜下部の下地基板の段差を利用して形成され
る。それにより、半導体膜を形成するだけで厚膜部分を
形成することが可能となる。Preferably, the thick film portion of the semiconductor film is
It is formed by utilizing the step difference of the base substrate below the semiconductor film. Thereby, the thick film portion can be formed only by forming the semiconductor film.
【００１５】好ましくは、上記段差は上記下地基板の溝
又は突起によって形成される。Preferably, the step is formed by a groove or a protrusion of the base substrate.
【００１６】好ましくは、上記厚膜部分は上記第１の領
域から上記第２の領域にはみ出さないように形成され
る。Preferably, the thick film portion is formed so as not to extend from the first region to the second region.
【００１７】好ましくは、上記半導体膜は受動素子又は
能動素子として使用される。Preferably, the semiconductor film is used as a passive element or an active element.
【００１８】好ましくは、上記第１の領域はトランジス
タのソース領域又はドレイン領域であり、上記第２の領
域は上記トランジスタの少なくともチャネル領域を含
む。これにより、ソース又はドレインとチャネルの境界
部は第２の領域に含まれる。[0018] Preferably, the first region is a source region or a drain region of a transistor, and the second region includes at least a channel region of the transistor. Thus, the boundary between the source or drain and the channel is included in the second region.
【００１９】好ましくは、上記第１の領域は半導体装置
においてＰＮ接合を有しない半導体膜の領域であり、上
記第２の領域はこの第１の領域に隣接し、ＰＮ接合を有
する半導体膜の領域である。これにより、大粒径の半導
体膜を使用して良質のＰＮ接合を得ることが可能とな
る。Preferably, the first region is a region of the semiconductor film having no PN junction in the semiconductor device, and the second region is adjacent to the first region and is a region of the semiconductor film having a PN junction. Is. This makes it possible to obtain a good quality PN junction by using a semiconductor film having a large grain size.
【００２０】好ましくは、上記半導体膜は、レーザアニ
ールによって非晶質半導体膜又は多結晶半導体膜をより
粒径の大きい結晶性（多結晶又は単結晶）半導体膜に結
晶化又は再結晶化したものである。Preferably, the semiconductor film is obtained by crystallizing or recrystallizing an amorphous semiconductor film or a polycrystalline semiconductor film into a crystalline (polycrystalline or single crystal) semiconductor film having a larger grain size by laser annealing. Is.
【００２１】好ましくは、上記第１の領域は半導体装置
においてＰＮ接合を有しない半導体膜の領域であり、上
記第２の領域はこの第１の領域に隣接し、ＰＮ接合を有
する半導体膜の領域である。Preferably, the first region is a region of the semiconductor film having no PN junction in the semiconductor device, and the second region is adjacent to the first region and is a region of the semiconductor film having a PN junction. Is.
【００２２】好ましくは、上記半導体膜の下地基板は絶
縁膜又は絶縁基板を含む。それにより、半導体膜の絶縁
を確保して厚膜部分を形成することが可能となる。Preferably, the base substrate of the semiconductor film includes an insulating film or an insulating substrate. Thereby, it becomes possible to secure the insulation of the semiconductor film and form the thick film portion.
【００２３】好ましくは、上記半導体膜の下地基板は結
晶性半導体膜を含む。これにより、下地の結晶膜をアニ
ールの際の半導体膜のシードとすることが可能となる。
例えば、上記半導体膜がシリコン膜の場合には、上記結
晶性半導体膜は多結晶シリコン膜又は単結晶シリコン膜
である。多結晶シリコン膜は、非晶質シリコン膜をアニ
ールして多結晶シリコン膜としても良い。Preferably, the base substrate for the semiconductor film includes a crystalline semiconductor film. This allows the underlying crystal film to be used as a seed for the semiconductor film during annealing.
For example, when the semiconductor film is a silicon film, the crystalline semiconductor film is a polycrystalline silicon film or a single crystal silicon film. The polycrystalline silicon film may be formed by annealing an amorphous silicon film to form a polycrystalline silicon film.
【００２４】好ましくは、上記段差の側壁に上記半導体
膜と格子定数の近い物質層が結晶成長の第１のシードと
して形成される。それにより、側壁部から半導体膜厚膜
部分の非溶融又は溶融部分に結晶性の良い第２のシード
を形成し、この第２のシードから更に大きい結晶を成長
させる。Preferably, a material layer having a lattice constant close to that of the semiconductor film is formed on the sidewall of the step as a first seed for crystal growth. As a result, a second seed having good crystallinity is formed from the side wall portion to the non-melted or melted portion of the semiconductor film thickness portion, and a larger crystal is grown from this second seed.
【００２５】好ましくは、上記段差の高さは、上記半導
体膜の膜厚の０．５倍から３倍程度の範囲内に設定され
る。それにより、厚膜部分に非溶融膜の残存を確保する
と共に、他の部分の膜の溶融程度（溶融の深さ）を適度
に設定することが可能となる。Preferably, the height of the step is set within a range of about 0.5 to 3 times the film thickness of the semiconductor film. As a result, it is possible to ensure that the non-melted film remains in the thick film portion, and to appropriately set the degree of melting (melting depth) of the film in the other portion.
【００２６】好ましくは、上記段差の立ち上がり角度は
略９０度である。それにより、膜厚の確保がより確実に
なる。また、段差の立ち上がり角度は９０度を越えて、
オーバーハングとなっても良い。Preferably, the rising angle of the step is approximately 90 degrees. As a result, the film thickness can be secured more reliably. In addition, the rising angle of the step exceeds 90 degrees,
It may be an overhang.
【００２７】好ましくは、上述した半導体膜はＬＰＣＶ
Ｄ法によって形成される非晶質シリコン又は多結晶シリ
コン膜である。Preferably, the above-mentioned semiconductor film is LPCV.
It is an amorphous silicon or polycrystalline silicon film formed by the D method.
【００２８】また、本発明の電気光学装置は、画像を形
成するための複数の表示画素を配列し、各画素をトラン
ジスタを含む駆動回路によって駆動する電気光学装置に
おいて、上記トランジスタは、ソース領域、チャネル領
域及びドレイン領域がそれぞれ形成される半導体膜を含
み、この半導体膜は、ソース領域又はドレイン領域にお
いて部分的に膜厚が他よりも厚くなっている厚膜部分を
有し、この厚膜部分の少なくとも一部は前記チャネル領
域に向かって平面視で突出している。The electro-optical device of the present invention is an electro-optical device in which a plurality of display pixels for forming an image are arranged and each pixel is driven by a drive circuit including a transistor, wherein the transistor is a source region, The semiconductor film includes a semiconductor film in which a channel region and a drain region are respectively formed, and the semiconductor film has a thick film portion partially thicker than the other in the source region or the drain region. At least partially protrudes toward the channel region in a plan view.
【００２９】かかる構成とすることによって、結晶性の
良いトランジスタを使用して画素駆動能力を増大し、よ
り画素数の大きい画面や有機ＥＬ表示装置などの電流駆
動能力を要求する電気光学装置の実現を容易にする。ま
た、電気的特性の均一性が良いトランジスタを得ること
が可能となる。With such a structure, an electro-optical device which uses a transistor having a good crystallinity to increase the pixel driving capability and requires a current driving capability of a screen having a larger number of pixels or an organic EL display device is realized. To facilitate. In addition, it is possible to obtain a transistor having good uniformity of electric characteristics.
【００３０】好ましくは、上記半導体膜は該厚膜部分の
半導体膜が完全には溶融しない条件にてレーザアニール
され、この段差部分の溶融しない半導体膜をシードとし
て結晶化又は再結晶化されている。Preferably, the semiconductor film is laser annealed under the condition that the semiconductor film in the thick film portion is not completely melted, and is crystallized or recrystallized using the unmelted semiconductor film in the step portion as a seed. .
【００３１】好ましくは、上記電気光学装置は、液晶表
示装置、有機ＥＬ表示装置を含む。Preferably, the electro-optical device includes a liquid crystal display device and an organic EL display device.
【００３２】好ましくは、上記電気光学装置は、携帯電
話機、ビデオカメラ、電子カメラ、携帯型パーソナルコ
ンピュータ、３Ｄディスプレイ、プロジェクタ、等の電
子機器の表示パネルとして使用される。Preferably, the electro-optical device is used as a display panel of electronic equipment such as a mobile phone, a video camera, an electronic camera, a portable personal computer, a 3D display and a projector.
【００３３】また、本発明は半導体装置の製造方法にお
いて、基板に平面視で一方向に突出する段差を形成する
段差形成工程と、上記基板上に前記段差を覆って一部が
他よりも厚膜となるように半導体膜を形成する半導体膜
形成工程と、上記半導体膜を上記厚膜部分に溶融しない
部分が残るようにし、この溶融しないで残った部分をシ
ードとして結晶を成長させて上記半導体膜の結晶化又は
再結晶化を図る熱処理工程と、を含む。Further, in the present invention, in the method of manufacturing a semiconductor device, a step forming step of forming a step protruding in one direction on the substrate in a plan view, and a step of covering the step on the substrate and making a part thereof thicker than others A step of forming a semiconductor film so as to form a film, and a step in which the unmelted portion of the semiconductor film is left in the thick film portion, and a crystal is grown using the unmelted portion as a seed. A heat treatment step for crystallizing or recrystallizing the film.
【００３４】かかる構成とすることによって、結晶特性
の良い半導体膜を得ることが可能となる。With this structure, a semiconductor film having good crystal characteristics can be obtained.
【００３５】好ましくは、上記半導体膜形成工程は、上
記厚膜の部分が上記一方向に突き出る部分を含むように
前記半導体膜を形成する。これにより、半導体膜のアニ
ールの際に当該突き出る部分から結晶成長させることが
できるので大粒径の半導体膜を得ることができる。Preferably, in the semiconductor film forming step, the semiconductor film is formed such that the thick film portion includes a portion protruding in the one direction. Thus, when annealing the semiconductor film, it is possible to grow crystals from the protruding portion, so that a semiconductor film having a large grain size can be obtained.
【００３６】好ましくは、上記熱処理工程は、レーザス
ポットを上記厚膜の部分から上記一方向に走査させて上
記厚膜部分から走査方向に結晶を成長させるレーザアニ
ールを含む。Preferably, the heat treatment step includes laser annealing in which a laser spot is scanned from the thick film portion in the one direction to grow crystals in the scanning direction from the thick film portion.
【００３７】好ましくは、上記半導体膜は、上記段差を
有するソース領域又はドレイン領域と、該領域に対峙す
るチャネル領域とを含み、上記熱処理工程は、１つのレ
ーザスポットが上記段差と上記チャネル領域とを含むよ
うな大きさであるレーザを使用するレーザアニール工程
である。Preferably, the semiconductor film includes a source region or a drain region having the step and a channel region facing the region, and in the heat treatment step, one laser spot has the step and the channel region. Is a laser annealing process using a laser having a size such that
【００３８】好ましくは、上記熱処理工程は、上記前記
半導体膜の厚膜の部分に溶融しない部分が残り、他の部
分では前記半導体膜がすべて溶融するようにするレーザ
アニールを含む。Preferably, the heat treatment step includes laser annealing in which a thick film portion of the semiconductor film remains unmelted and the semiconductor film is entirely melted in other portions.
【００３９】好ましくは、上記レーザアニールはパルス
レーザ、又はＣＷレーザを含む。[0039] Preferably, the laser annealing includes a pulse laser or a CW laser.
【００４０】好ましくは、上記半導体膜の厚膜部分の膜
厚は、上記半導体膜の他の部分の膜厚の０．５倍から３
倍程度となるように形成される。Preferably, the thickness of the thick film portion of the semiconductor film is 0.5 times to 3 times the thickness of the other portion of the semiconductor film.
It is formed so as to be doubled.
【００４１】好ましくは、更に、上記熱処理工程を経た
上記半導体膜のパターニングを行って素子領域を形成す
る素子分離工程と、上記パターニングを行った上記半導
体膜上に絶縁膜を成膜してゲート絶縁膜を形成するゲー
ト絶縁膜形成工程と、上記絶縁膜上に導電膜を成膜し、
これを上記半導体膜の厚膜部分と重ならないようにパタ
ーニングしてゲート電極を形成するゲート形成工程と、
を含む。Preferably, further, an element isolation step of patterning the semiconductor film through the heat treatment step to form an element region, and an insulating film formed on the patterned semiconductor film to form a gate insulating film. A gate insulating film forming step of forming a film, and forming a conductive film on the insulating film,
A gate forming step of forming a gate electrode by patterning this so as not to overlap the thick film portion of the semiconductor film;
including.
【００４２】かかる構成とすることによって、電気的特
性が良く、且つ電気的特性の均一性の良いトランジスタ
が得られる。With such a structure, a transistor having good electric characteristics and good uniformity of electric characteristics can be obtained.
【００４３】好ましくは、上記段差は上記基板の階段状
形状、凹状形状、凸状形状のいずれかの形状によって構
成される。Preferably, the step is formed by the stepped shape, the concave shape, or the convex shape of the substrate.
【００４４】好ましくは、上記段差形成工程は、上記基
板に溝又は突起を形成することによって前記段差を形成
する。Preferably, in the step forming step, the step is formed by forming a groove or a protrusion on the substrate.
【００４５】好ましくは、上記段差形成工程は、上記基
板の一部に絶縁膜又は半導体膜を形成することによって
上記段差を形成する。Preferably, in the step forming step, the step is formed by forming an insulating film or a semiconductor film on a part of the substrate.
【００４６】好ましくは、上記段差形成工程は、基板に
絶縁膜又は半導体膜を形成し、その一部を取り除くこと
によって前記段差を形成する。Preferably, in the step forming step, the step is formed by forming an insulating film or a semiconductor film on the substrate and removing a part thereof.
【００４７】好ましくは、更に、上記段差形成工程と半
導体膜形成工程との間に、上記段差の側壁に上記半導体
膜と格子定数の近い物質を形成する、結晶成長物質形成
工程とを、含む。それによって、サイドウォール部の物
質で残存非溶融膜及び溶融膜を結晶化し、この結晶化膜
を更にシードとして半導体膜を結晶化する。Preferably, the method further includes a crystal growth material forming step of forming a material having a lattice constant close to that of the semiconductor film on the sidewall of the step between the step forming step and the semiconductor film forming step. As a result, the remaining non-melted film and the melted film are crystallized by the substance of the sidewall portion, and the semiconductor film is crystallized using the crystallized film as a seed.
【００４８】[0048]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【００４９】まず、本発明の着目点から説明する。基板
に形成した半導体膜の結晶性の改善や半導体膜に注入し
た不純物の活性化等の目的で半導体膜の熱処理（アニー
ル）が行われる。この熱処理の一手法としてレーザアニ
ール法がある。レーザアニール法には、例えば、パルス
レーザ照射法とＣＷ（continuous wave）レーザ走査法
とがある。First, the points of interest of the present invention will be described. Heat treatment (annealing) of the semiconductor film is performed for the purpose of improving the crystallinity of the semiconductor film formed on the substrate and activating the impurities implanted in the semiconductor film. There is a laser annealing method as one method of this heat treatment. The laser annealing method includes, for example, a pulse laser irradiation method and a CW (continuous wave) laser scanning method.
【００５０】パルスレーザアニール法では、パルスレー
ザのスポット光で半導体膜の所要範囲を照射して熱処理
を行う。例えば、エキシマレーザのレーザスポットを少
しずつずらしながら半導体膜を数１０ｎｓ程度照射し、
照射範囲を一部重複（例えば、９５％程度の重複）しな
がら所要の範囲を走査する。例えば、スポットの形状
は、直径が数１０ｍｍの円形、一辺が数ｍｍの矩形、幅
数１００μｍ×長さ２００〜３００ｍｍの線形等とす
る。そして、レーザスポットで半導体膜を瞬時に溶融し
冷却することを繰り返して、半導体膜の結晶化あるいは
再結晶化を行う。In the pulse laser annealing method, the heat treatment is performed by irradiating the required area of the semiconductor film with the spot light of the pulse laser. For example, the semiconductor film is irradiated for several tens of ns while gradually shifting the laser spot of the excimer laser,
The required range is scanned while the irradiation ranges partially overlap (for example, about 95% overlap). For example, the shape of the spot is a circle with a diameter of several tens of mm, a rectangle with one side of several mm, a width of several hundred μm and a linear length of 200 to 300 mm. Then, the semiconductor film is instantaneously melted and cooled by a laser spot, and the semiconductor film is crystallized or recrystallized.
【００５１】なお、ＣＷレーザアニールでは連続的にレ
ーザビームを照射する。In the CW laser annealing, the laser beam is continuously emitted.
【００５２】図３は、レーザアニール法による熱処理を
説明している。同図（ａ）において、石英ガラス、ホウ
硅酸ガラス、セラミック基板、ガリウムヒ素基板、シリ
コン基板、耐熱性有機基板などの絶縁、半絶縁、半導電
性等の適宜に選択された基板１１の上に、この基板から
アルカリイオンなどの成分が浸出することを防止する窒
化シリコン（ＳｉＮ）、シリコン酸化膜等による保護膜
１２が形成されている。この上に、ＣＶＤ法などによっ
て、非晶質の半導体（例えば、アモルファスリコン膜ａ
−Ｓｉ）あるいは多結晶の半導体膜（例えば、多結晶シ
リコン膜ｐ−Ｓｉ）が成膜されている。FIG. 3 illustrates the heat treatment by the laser annealing method. In FIG. 1A, on a substrate 11 selected appropriately such as insulating, semi-insulating, semi-conducting, etc., such as quartz glass, borosilicate glass, ceramic substrate, gallium arsenide substrate, silicon substrate, and heat resistant organic substrate. Further, a protective film 12 made of silicon nitride (SiN), a silicon oxide film or the like is formed to prevent components such as alkali ions from leaching out from the substrate. An amorphous semiconductor (for example, amorphous recon film a
-Si) or a polycrystalline semiconductor film (for example, a polycrystalline silicon film p-Si) is formed.
【００５３】この半導体膜１３にレーザアニールを施
す。例えば、半導体材料が一部溶融しないで半導体膜の
底部に残るようにレーザパワー等の熱処理条件を設定す
ると、半導体膜の底部から非溶融結晶をシード（結晶化
の核）として結晶化あるいは再結晶化が上方に進行し、
図３（ｂ）に示すように、多結晶半導体膜（例えば、多
結晶シリコン膜ｐ−Ｓｉ）が得られる。Laser annealing is applied to the semiconductor film 13. For example, when heat treatment conditions such as laser power are set so that the semiconductor material is partially melted and remains at the bottom of the semiconductor film, crystallization or recrystallization from the bottom of the semiconductor film is performed by using the non-melted crystal as a seed (crystallization nucleus). Progressing upward,
As shown in FIG. 3B, a polycrystalline semiconductor film (for example, polycrystalline silicon film p-Si) is obtained.
【００５４】図４（ａ）は、非晶質のシリコン膜を説明
する図である。同図（ｂ）は、非晶質のシリコン膜にレ
ーザアニールを施した後の多結晶シリコン膜を説明する
説明図である。多結晶シリコン膜では、多数の結晶粒が
成長し、結晶粒相互間には結晶粒界１３２が生じる。結
晶粒界１３２は電荷をトラップする性質がある。結晶粒
界１３２の少ない方、すなわち、結晶粒１３１の大きい
半導体膜がより特性の良いトランジスタ（多結晶シリコ
ントランジスタ）を提供する。FIG. 4A is a diagram for explaining an amorphous silicon film. FIG. 2B is an explanatory diagram for explaining the polycrystalline silicon film after laser annealing the amorphous silicon film. In the polycrystalline silicon film, a large number of crystal grains grow, and crystal grain boundaries 132 are generated between the crystal grains. The crystal grain boundary 132 has a property of trapping charges. A semiconductor film having a smaller number of crystal grain boundaries 132, that is, a semiconductor film having a larger crystal grain 131 provides a transistor (polycrystalline silicon transistor) with better characteristics.
【００５５】例えば、多結晶シリコン膜では、結晶粒の
大きさは数１００ｎｍであり、トランジスタのチャネル
のサイズ（例えば、数μｍ〜１μｍ）に比べて結晶粒が
小さいので、多結晶シリコントランジスタの電気的特性
は単結晶シリコントランジスタよりも劣り、該特性のば
らつきも大きい。For example, in a polycrystalline silicon film, the crystal grain size is several 100 nm, which is smaller than the channel size of the transistor (for example, several μm to 1 μm). Characteristics are inferior to those of single crystal silicon transistors, and variations in the characteristics are large.
【００５６】図５は、上述したレーザアニールにおける
パルスレーザのエネルギと半導体膜の結晶化の程度を示
すグラフを示している。FIG. 5 is a graph showing the energy of the pulse laser and the degree of crystallization of the semiconductor film in the above-mentioned laser annealing.
【００５７】同図に示すように、レーザのパワーを増加
すると、エネルギＥth1で半導体膜の表面の溶融が始ま
る。この溶融した半導体膜が冷却することによって非晶
質半導体膜の結晶化あるいは多結晶半導体膜の再結晶化
が行われる。レーザパワーの増加に伴って半導体膜の溶
融の深さはより深くなり、結晶化の程度も増大する（ゾ
ーンI）。更に、レーザパワーを増加してエネルギＥth2
を越えると、半導体膜が全て溶融する。全て溶融する場
合は、冷却の際に膜の内部全体に結晶核が発生して半導
体膜はマイクロクリスタルとなり、結晶粒の小さい多結
晶半導体膜となる（ゾーンIII）。As shown in the figure, when the laser power is increased, the melting of the surface of the semiconductor film starts with the energy Eth1. By cooling the melted semiconductor film, the amorphous semiconductor film is crystallized or the polycrystalline semiconductor film is recrystallized. As the laser power increases, the melting depth of the semiconductor film becomes deeper and the degree of crystallization also increases (zone I). Furthermore, the laser power is increased to increase the energy Eth2.
If it exceeds, the semiconductor film is entirely melted. When all are melted, crystal nuclei are generated in the entire film during cooling, the semiconductor film becomes a microcrystal, and becomes a polycrystalline semiconductor film having small crystal grains (zone III).
【００５８】そこで、レーザアニールで半導体膜を多結
晶化させ、比較的に結晶粒の大きい半導体膜を得るに
は、エネルギＥth2を越えずかつＥth2近傍のゾーンIIの
部分で使用することになる。ただし、ゾーンIIの範囲は
狭く、レーザパワーがエネルギＥth2を越えると、半導
体膜がマイクロクリスタル化してしまうため、プロセス
のコントロールが難しい。Therefore, in order to polycrystallize the semiconductor film by laser annealing and obtain a semiconductor film having relatively large crystal grains, it is used in the zone II portion which does not exceed the energy Eth2 and is near Eth2. However, the range of the zone II is narrow, and when the laser power exceeds the energy Eth2, the semiconductor film is microcrystallized, which makes it difficult to control the process.
【００５９】そこで、本発明においては、レーザアニー
ルの際にレーザパワーが多少変動しても半導体膜中に溶
融しない部分が残り、この部分がシード（結晶核）とな
るようにする。このために、半導体膜の一部を厚く形成
する。それにより、他の部分が溶融したとしても、厚膜
部分にシードが残り、該シードから結晶が成長するよう
にする。また、残存するシードの形状を大粒径の結晶が
成長し易い形状にする。そして、アニールプロセスのコ
ントロールの容易化と、質の良い多結晶半導体膜を得
る。Therefore, in the present invention, a portion that does not melt remains in the semiconductor film even if the laser power fluctuates to some extent during laser annealing, and this portion serves as a seed (crystal nucleus). Therefore, a part of the semiconductor film is formed thick. Thereby, even if the other portion is melted, the seed remains in the thick film portion and the crystal grows from the seed. In addition, the shape of the remaining seed is set to a shape in which crystals with a large grain size easily grow. Then, the annealing process is easily controlled and a high quality polycrystalline semiconductor film is obtained.
【００６０】図１及び図２は、半導体膜の一部に膜の厚
い部分Ａを形成してレーザアニールを施す例を説明する
説明図である。図１において図３と対応する部分には同
一符号を付している。1 and 2 are explanatory views for explaining an example in which a thick portion A of the semiconductor film is formed on a part of the semiconductor film and laser annealing is performed. 1, parts corresponding to those in FIG. 3 are designated by the same reference numerals.
【００６１】まず、図２は、平面視において厚膜部分が
一方向に突出する基板を備える半導体基板構造を説明す
る説明図であり、厚膜部分Ａが第１の領域に形成され、
図示のＸ’方向への突出（図２ａ））又はＸ方向への突
出（図２（ｂ））によって、突出部の右側が第２の領域
となったり、突出部の左側が第２の領域となったりする
ことを示している。First, FIG. 2 is an explanatory view for explaining a semiconductor substrate structure including a substrate having a thick film portion protruding in one direction in a plan view, in which the thick film portion A is formed in the first region,
Depending on the projection in the X ′ direction (FIG. 2a) or the projection in the X direction (FIG. 2 (b)), the right side of the protrusion becomes the second region, or the left side of the protrusion is the second region. It has become.
【００６２】図１（ａ）に示す例は、図２（ａ）におけ
るＸ−Ｘ’方向における断面で示しており、基板１１の
上に保護膜１２を形成し、更にシリコン酸化膜（ＳｉＯ
２）１４を後の半導体膜の下地（段差形成膜）として形
成する。このシリコン酸化膜１４をパターニングして、
一部を除去し、シリコン酸化膜１４の端部にて保護膜１
２の上面とシリコン酸化膜１４の上面との間に段差１４
ａを形成する。このようにして、段差のある下地基板を
形成する。次に、半導体材料をＣＶＤ法などによって下
地基板の上に堆積し、非晶質あるいは多結晶の半導体膜
１３を形成する。例えば、アモルファスシリコン（ａ−
Ｓｉ）、多結晶シリコン（ｐ−Ｓｉ）等が形成される。
下地基板の段差部分１４ａを覆って形成された半導体膜
１３には、段差部分１３ａが形成されている。この段差
部分１３ａでは、膜厚ｔ２は他の平坦部分の膜厚ｔ１よ
りも厚く形成され、厚膜部Ａを形成される。下地の段差
部分１４ａの高さは、次工程の熱処理条件に対応して決
定される。例えば、下地の段差１４ａの高さは半導体膜
１３の平坦部の膜厚ｔ１の０．５〜３倍程度に設定され
る。段差の高さが小さすぎると、厚膜部Ａの膜厚ｔ２が
不十分となり、段差の高さが大きすぎると、レーザアニ
ール後に段差部分で半導体膜が不連続になるおそれがあ
る。The example shown in FIG. 1A is a cross section taken along line XX 'in FIG. 2A, in which a protective film 12 is formed on a substrate 11, and a silicon oxide film (SiO 2) is used.
2 ) 14 is formed as a base (step forming film) of a later semiconductor film. By patterning this silicon oxide film 14,
A part of the protective film 1 is removed at the end of the silicon oxide film 14.
2 between the upper surface of the silicon oxide film 14 and the upper surface of the silicon oxide film 14.
a is formed. In this way, a base substrate having a step is formed. Next, a semiconductor material is deposited on the base substrate by the CVD method or the like to form an amorphous or polycrystalline semiconductor film 13. For example, amorphous silicon (a-
Si), polycrystalline silicon (p-Si), etc. are formed.
A step portion 13a is formed on the semiconductor film 13 formed so as to cover the step portion 14a of the base substrate. In this step portion 13a, the film thickness t 2 is formed to be thicker than the film thickness t 1 of the other flat portion, and the thick film portion A is formed. The height of the step portion 14a of the base is determined according to the heat treatment conditions of the next process. For example, the height of the underlying step 14a is set to about 0.5 to 3 times the film thickness t 1 of the flat portion of the semiconductor film 13. If the height of the step is too small, the film thickness t 2 of the thick film portion A becomes insufficient, and if the height of the step is too large, the semiconductor film may become discontinuous at the step after laser annealing.
【００６３】次に、レーザアニールを行う。図１（ｂ）
及び図５に示すように、成膜した半導体膜１３に溶融限
界のエネルギＥth2を越える大きいエネルギ１ｂを与え
た場合には、半導体膜１３の相対的に膜厚の薄い平坦な
部分Ｂは全て溶融し、段差１３ａによる厚膜部Ａでは一
部溶融しない部分Ｃが残る。別言すれば、厚膜部Ａに溶
融しない膜が一部残る程度までに大きいエネルギ１ｂを
半導体膜１３に与える。Next, laser annealing is performed. Figure 1 (b)
Further, as shown in FIG. 5, when a large energy 1b exceeding the melting limit energy Eth2 is applied to the formed semiconductor film 13, the relatively thin flat portion B of the semiconductor film 13 is entirely melted. However, in the thick film portion A formed by the step 13a, a portion C that is not partially melted remains. In other words, the large energy 1b is applied to the semiconductor film 13 to the extent that a part of the unmelted film remains in the thick film portion A.
【００６４】こうした場合には、段差部１３ａの溶融し
ない部分Ｃをシードとして結晶化が進むことになる。全
部溶融した他の部分Ｂでは微小結晶（マイクロクリスタ
ル）膜となるが、領域Ｂのうち厚膜部分Ａの近傍ではシ
ードから結晶化が進行するため、大きな結晶粒が成長す
る。また、レーザ照射の範囲及び移動（シフト）方向を
適切に設定することによって厚膜部分Ａの多結晶膜をシ
ードとしてより大きな結晶粒を持つ多結晶膜を成長させ
ることが可能である。なお、レーザ照射には、平行走査
の他、ハーフサークル法、矩形ビーム法などを適宜に選
択することが可能である。In such a case, crystallization proceeds with the unmelted portion C of the step portion 13a as a seed. The other portion B, which is completely melted, becomes a microcrystal film, but in the vicinity of the thick film portion A in the region B, crystallization progresses from the seed, so that large crystal grains grow. Further, by appropriately setting the range of laser irradiation and the movement (shift) direction, it is possible to grow a polycrystalline film having larger crystal grains using the polycrystalline film of the thick film portion A as a seed. For laser irradiation, in addition to parallel scanning, a half circle method, a rectangular beam method, or the like can be appropriately selected.
【００６５】半導体膜に図５の１ｃより大きなエネルギ
を与えた場合には、段差部１３ａも完全に溶融し、段差
部にシードが形成されなくなる。この場合は半導体膜全
体が微小結晶膜となる。エネルギ１ｂを与えた場合に
は、段差部１３ａでは一部が溶融せず残り、段差部１３
ａの底部の非溶融部をシードとして平坦膜部分Ｂに大粒
径の多結晶膜を成長させることができる。従って、レー
ザアニールにおいて使用可能なエネルギの範囲が図５に
示すゾーンIIからゾーンIVのように拡大する。When energy larger than 1c in FIG. 5 is applied to the semiconductor film, the step portion 13a is also completely melted, and seeds are not formed on the step portion. In this case, the entire semiconductor film becomes a microcrystalline film. When the energy 1b is applied, a part of the step portion 13a does not melt and remains, and the step portion 13a
A large-grain polycrystalline film can be grown on the flat film portion B using the unmelted portion at the bottom of a as a seed. Therefore, the range of energy usable in laser annealing is expanded from zone II to zone IV shown in FIG.
【００６６】図６は、上述した半導体膜１３の非溶融部
分が結晶を成長させるべき方向に突出して形成されるよ
うにした例を模式的に説明する説明図である。FIG. 6 is an explanatory view for schematically explaining an example in which the above-mentioned non-melted portion of the semiconductor film 13 is formed so as to project in the direction in which crystals should be grown.
【００６７】図６（ａ）は、段差１４ａを右方向に突出
するように形成し、この上に半導体膜１３を成膜して上
述したようにレーザアニールを施した例を平面図で示し
ている。また、同図（ｂ）は、図６（ａ）のＸ−Ｘ’方
向における断面図を示している。なお、図６において図
１及び図４（ｂ）と対応する部分には同一符号を付し、
かかる部分に説明は省略する。FIG. 6A is a plan view showing an example in which the step 14a is formed so as to project rightward, the semiconductor film 13 is formed on the step 14a, and the laser annealing is performed as described above. There is. Further, FIG. 6B shows a cross-sectional view in the XX ′ direction of FIG. In FIG. 6, parts corresponding to those in FIG. 1 and FIG.
A description of such portions will be omitted.
【００６８】結晶成長は、段差の線１４ａに沿って形成
されるシードから図の矢印の方向に進む。「Ｆ」の領域
では１４ａから進行する結晶成長が互いにぶつかるた
め、結晶粒は比較的小さい。「Ｅ」の領域ではそのよう
なことがないため、大きな結晶粒が成長する。この大粒
径の多結晶膜１３でトランジスタのチャネル領域を形成
することによってトランジスタ（多結晶シリコントラン
ジスタ）の高性能化が可能となる。また、チャネル領域
に結晶粒界が入り込むのを減少することが可能となる。
例えば、段差の突出部からチャネルまでの距離は２〜５
μｍ程度とし、チャネルの近傍に段差（厚膜部分）を設
ける。Crystal growth proceeds from the seed formed along the step line 14a in the direction of the arrow in the figure. In the “F” region, the crystal growth progressing from 14a collides with each other, so that the crystal grains are relatively small. In the region of "E", such a case does not occur, so that large crystal grains grow. By forming the channel region of the transistor with the polycrystalline film 13 having a large grain size, it is possible to improve the performance of the transistor (polycrystalline silicon transistor). Further, it becomes possible to reduce the entry of crystal grain boundaries into the channel region.
For example, the distance from the protruding portion of the step to the channel is 2 to 5
The thickness is about μm, and a step (thick film portion) is provided near the channel.
【００６９】図７は、他の実施の形態を示している。同
図において図６と対応する部分には同一符号を付し、か
かる部分の説明は省略する。FIG. 7 shows another embodiment. In the figure, parts corresponding to those in FIG. 6 are designated by the same reference numerals, and description of such parts will be omitted.
【００７０】この例では、段差の側壁（サイドウォー
ル）に半導体膜と格子定数の近い結晶形成用の膜２０を
形成している。この結晶性の膜２０をシードとして溶融
した半導体膜１３あるいは残存した非溶融半導体膜を結
晶化させる。この場合には、多結晶膜のみならず、単結
晶膜を形成することも可能となる。また、単結晶と多結
晶とが混在した混晶膜を得ることも可能となる。なお、
膜２０がシードとなるので、半導体膜１３を全て溶融し
て非溶融半導体膜を残さないようにしても良い。このよ
うなシード形成の膜２０としては、例えば、半導体膜が
シリコンの場合には、サファィア、スピネル、酸化ベリ
リウム、シリカ、炭化珪素、二酸化トリウム、弗化カル
シウム、多結晶シリコン、単結晶シリコンなどが挙げら
れる。膜２０は、ＣＶＤ法等によってＡｌ２Ｏ３等を基
板に堆積した後に、パターニングして形成することが可
能である。In this example, the crystal forming film 20 having a lattice constant close to that of the semiconductor film is formed on the side wall of the step. Using the crystalline film 20 as a seed, the melted semiconductor film 13 or the remaining non-melted semiconductor film is crystallized. In this case, not only a polycrystalline film but also a single crystal film can be formed. It is also possible to obtain a mixed crystal film in which single crystals and polycrystals are mixed. In addition,
Since the film 20 serves as a seed, the semiconductor film 13 may be entirely melted without leaving the non-melted semiconductor film. Examples of the seed forming film 20 include sapphire, spinel, beryllium oxide, silica, silicon carbide, thorium dioxide, calcium fluoride, polycrystalline silicon, and single crystal silicon when the semiconductor film is silicon. Can be mentioned. The film 20 can be formed by depositing Al 2 O 3 or the like on the substrate by the CVD method or the like and then patterning the same.
【００７１】図８は、下地絶縁膜１４の段差の形状例を
説明する説明図である。段差は、半導体膜の膜厚を増す
ために使用されているので、図８（ａ）の断面図に示す
ように、側壁の立ち上がり（傾斜）角度θは略９０度程
度となることが好ましい。また、図８（ｂ）に示すよう
に側壁の立ち上がり角度が９０度を越えて、オーバーハ
ングとなっても良い。このような状態でも、例えば、Ｌ
ＰＣＶＤ法では表面の段差形状に沿って膜形成されるの
で、平坦部の膜厚ｔ１の半導体膜１３であっても段差部
１３ａでは膜厚を厚膜ｔ２とすることができる。FIG. 8 is an explanatory view for explaining an example of the shape of the steps of the base insulating film 14. Since the step is used to increase the film thickness of the semiconductor film, it is preferable that the rising (tilt) angle θ of the side wall be about 90 degrees as shown in the sectional view of FIG. Further, as shown in FIG. 8B, the rising angle of the side wall may exceed 90 degrees, resulting in an overhang. Even in such a state, for example, L
Since the PCVD method is film formed along the stepped shape of the surface, the film thickness in the even stepped portion 13a in the semiconductor film 13 of the flat portion thickness t 1 may be a thick film t 2.
【００７２】次に、本発明をＴＦＴに適用した第１の実
施例について図９乃至図１１を参照して説明する。Next, a first embodiment in which the present invention is applied to a TFT will be described with reference to FIGS. 9 to 11.
【００７３】図９は、ＴＦＴを概略的に示しており、図
９（ａ）はＴＦＴの平面図、同図（ｂ）は図９（ａ）の
Ｘ−Ｘ’方向における断面図である。FIG. 9 schematically shows a TFT, FIG. 9 (a) is a plan view of the TFT, and FIG. 9 (b) is a sectional view in the XX 'direction of FIG. 9 (a).
【００７４】図９において、１１は基板、１２は保護
膜、１３は多結晶シリコン膜（半導体膜）、１４は下地
絶縁膜、１５はゲート絶縁膜、１６はゲート電極、１７
はソース又はドレインのコンタクトホールである。In FIG. 9, 11 is a substrate, 12 is a protective film, 13 is a polycrystalline silicon film (semiconductor film), 14 is a base insulating film, 15 is a gate insulating film, 16 is a gate electrode, 17
Is a source or drain contact hole.
【００７５】この例では、下地絶縁膜１４をパターニン
グし、トランジスタのソース又はドレイン領域に４角形
の溝１８を形成し、この溝１８の側壁を段差１４ａとし
ている。４角形の溝１８は角をチャネル領域側に向けて
いる。そして、下地絶縁膜１４、溝１８を覆うように、
半導体膜１３が形成されている。段差１４ａに沿って半
導体膜１３の厚膜部分１３ａが形成されている。厚膜部
分はゲート下部のチャネル領域の外にあり、厚膜構造が
チャネル部分の特性に影響しないようになされている。
半導体の半導体膜１３をパターニングすることによって
トランジスタの領域が画定され、素子分離が行われる。
前述したように、半導体膜１３は、例えば、アモルファ
スシリコン又は多結晶シリコンをＣＶＤ法によって堆積
したものをレーザアニールによって多結晶シリコン膜と
している。半導体膜の厚膜部分の非溶融部分をシードと
して大結晶粒の多結晶シリコンによって少なくともチャ
ネル領域が形成される。これにより、チャネル領域の多
結晶シリコンの結晶粒界が減り、電気的特性が良く、特
性のばらつきの少ないトランジスタを得やすくなる。ま
た、望ましくは、溝１８側のみならず、下地絶縁膜１４
上のソース／ドレイン領域における多結晶シリコンも厚
膜部分からの結晶を成長させて粒径を大きくなるように
する。In this example, the base insulating film 14 is patterned to form a quadrangular groove 18 in the source or drain region of the transistor, and the side wall of the groove 18 serves as the step 14a. The quadrangular groove 18 has its corners directed toward the channel region. Then, so as to cover the base insulating film 14 and the groove 18,
The semiconductor film 13 is formed. A thick film portion 13a of the semiconductor film 13 is formed along the step 14a. The thick film portion is outside the channel region under the gate so that the thick film structure does not affect the characteristics of the channel portion.
The region of the transistor is defined by patterning the semiconductor film 13 of the semiconductor, and element isolation is performed.
As described above, the semiconductor film 13 is a polycrystalline silicon film formed by depositing amorphous silicon or polycrystalline silicon by the CVD method by laser annealing. At least the channel region is formed of polycrystalline silicon having large crystal grains, using the unmelted portion of the thick film portion of the semiconductor film as a seed. As a result, the crystal grain boundaries of the polycrystalline silicon in the channel region are reduced, and it is easy to obtain a transistor having good electrical characteristics and less variation in characteristics. In addition, not only on the groove 18 side but also on the base insulating film 14 is desirable.
Polycrystalline silicon in the upper source / drain regions also grows crystals from the thick film portion to increase the grain size.
【００７６】図１０及び図１１は、図９に示したＴＦＴ
の製造工程を説明する工程図である。10 and 11 show the TFT shown in FIG.
FIG. 5 is a process diagram illustrating a manufacturing process of.
【００７７】まず、図１０（ａ）に示されるように、石
英ガラス、ホウ硅酸ガラス、絶縁性樹脂フィルムなどの
絶縁性基板１１に、シリコン窒化膜、シリコン酸化膜等
の保護膜をＣＶＤ法によって形成する。前述のように、
保護膜１２は基板１１からの半導体膜への不要物質の移
動を防止する。First, as shown in FIG. 10A, a protective film such as a silicon nitride film or a silicon oxide film is formed on the insulating substrate 11 such as quartz glass, borosilicate glass, or an insulating resin film by the CVD method. Formed by. As aforementioned,
The protective film 12 prevents migration of unnecessary substances from the substrate 11 to the semiconductor film.
【００７８】次に、図１０（ｂ）に示されるように、Ｃ
ＶＤ法によって酸化シリコンなどを所要の膜厚に堆積
し、下地絶縁膜１４を形成する。この下地絶縁１４をパ
ターニングしてソース／ドレイン領域に溝１８を形成す
る。なお、溝１８の側壁が所要の高さとなれば良く、下
地の保護膜１２を露出するまでエッチングする必要は必
ずしもない。また、保護膜１２をシリコン窒化膜、下地
絶縁膜１４をシリコン酸化膜とすれば、保護膜１２が下
地絶縁膜１４のエッチングストッパとなり、段差の高さ
を精確に制御可能となる。Next, as shown in FIG. 10B, C
The base insulating film 14 is formed by depositing silicon oxide or the like to a required thickness by the VD method. The base insulation 14 is patterned to form trenches 18 in the source / drain regions. It is sufficient that the sidewall of the groove 18 has a required height, and etching is not necessarily required until the underlying protective film 12 is exposed. If the protective film 12 is a silicon nitride film and the base insulating film 14 is a silicon oxide film, the protective film 12 serves as an etching stopper for the base insulating film 14, and the height of the step can be accurately controlled.
【００７９】次に、図１０（ｃ）に示されるように、下
地絶縁膜１４上に半導体材料をＣＶＤ法によって堆積
し、非晶質又は多結晶の半導体膜１３を形成する。例え
ば、シランＳｉＨ４ガスを原料としてＬＰＣＶＤ法によ
ってシリコンを堆積する。プロセス温度が低い場合（５
８０℃以下）には非晶質シリコン膜、高い場合（５８０
℃以上）には多結晶シリコン膜となる。この半導体膜に
トランジスタの閾値を調整するための不純物をイオン注
入法などによってドープする。Next, as shown in FIG. 10C, a semiconductor material is deposited on the base insulating film 14 by the CVD method to form an amorphous or polycrystalline semiconductor film 13. For example, silicon is deposited by LPCVD using silane SiH 4 gas as a raw material. When the process temperature is low (5
Amorphous silicon film at 80 ° C. or lower, high (580
A polycrystalline silicon film is formed at (° C. or higher). The semiconductor film is doped with an impurity for adjusting the threshold value of the transistor by an ion implantation method or the like.
【００８０】次に、図１０（ｄ）に示すように、半導体
膜１３にパルスレーザによるレーザアニールを施す。レ
ーザのスポットは、例えば、四角形の適当な大きさと
し、基板全体あるいは活性化（素子）領域を走査する。
例えば、レーザスポットの９５％程度が重複するように
し、照射位置を少しずつずらして照射を繰り返して所要
範囲の熱処理を行う。レーザアニールにおけるレーザの
パワーは半導体膜の厚膜部分に溶融しない部分が残り、
その他の領域は半導体膜が膜厚方向において全体が溶融
するように設定して行う。また、既述、図５のゾーンIV
の範囲で適当な結晶特性を選択することができる。Next, as shown in FIG. 10D, the semiconductor film 13 is subjected to laser annealing by a pulse laser. The laser spot has, for example, a quadrangular appropriate size, and scans the entire substrate or the activation (element) region.
For example, about 95% of the laser spots are overlapped with each other, the irradiation positions are gradually shifted, and irradiation is repeated to perform heat treatment in a required range. The power of the laser in laser annealing remains in the thick film portion of the semiconductor film that does not melt,
The other regions are set so that the semiconductor film is entirely melted in the film thickness direction. Also, as mentioned above, Zone IV in FIG.
Suitable crystal characteristics can be selected within the range.
【００８１】次に、図１０（ｅ）に示すように、半導体
膜１３をパターニングし、素子分離を行う。更に、ＰＥ
ＣＶＤ（Plasma Enhanced CVD）法によって酸化シリコ
ンを堆積してゲート絶縁膜１５を形成する。Next, as shown in FIG. 10E, the semiconductor film 13 is patterned to perform element isolation. Furthermore, PE
A gate insulating film 15 is formed by depositing silicon oxide by the CVD (Plasma Enhanced CVD) method.
【００８２】次に、図１１（ｆ）に示すように、ゲート
絶縁膜１５の上に、アルミニウムを堆積してゲート電極
／配線膜１６を形成する。Next, as shown in FIG. 11F, aluminum is deposited on the gate insulating film 15 to form a gate electrode / wiring film 16.
【００８３】図１１（ｇ）に示すように、ゲート電極／
配線膜１６をパターニングしてゲート電極１６を形成す
る。このゲート電極１６をマスクとして半導体膜１３の
ソース／ドレイン領域に不純物イオンの高濃度注入を行
う。この後、アニールを行い、半導体膜１３の不純物を
活性化させる。ゲート絶縁膜１５及びゲート電極１６の
上に酸化シリコンをＰＥＣＶＤ法によって堆積して層間
絶縁膜１９を形成する。As shown in FIG. 11 (g), the gate electrode /
The wiring film 16 is patterned to form the gate electrode 16. Using this gate electrode 16 as a mask, high concentration implantation of impurity ions is performed in the source / drain regions of the semiconductor film 13. After that, annealing is performed to activate the impurities in the semiconductor film 13. Silicon oxide is deposited on the gate insulating film 15 and the gate electrode 16 by PECVD to form an interlayer insulating film 19.
【００８４】この層間絶縁膜１９をパターニングして図
１１(ｈ)に示すように、ソース／ドレイン領域にコンタ
クトホール１７を形成する。この上に、スパッタ法によ
ってアルミニウムを堆積し、図１１(ｉ)に示すように、
パターニングしてソース電極及びドレイン電極２１を形
成する。なお、アルミニウムと半導体膜１３が反応して
半導体膜１３内にアルミニウムが侵入することを防止す
るために、コンタクト部分を複数の金属の積層膜で構成
することもできる。次に、この上に、酸化シリコン、窒
化シリコン、ＰＳＧ等の絶縁物を堆積して保護膜２２を
形成し、ＴＦＴを完成する。The interlayer insulating film 19 is patterned to form contact holes 17 in the source / drain regions as shown in FIG. 11 (h). Aluminum is deposited on this by sputtering, and as shown in FIG. 11 (i),
The source electrode and the drain electrode 21 are formed by patterning. In addition, in order to prevent aluminum from penetrating into the semiconductor film 13 due to reaction between aluminum and the semiconductor film 13, the contact portion may be formed of a laminated film of a plurality of metals. Next, an insulating material such as silicon oxide, silicon nitride, or PSG is deposited on this to form a protective film 22, and the TFT is completed.
【００８５】図１２は、第２の実施例を示している。同
図において図９と対応する部分には、同一符号を付し、
かかる部分の説明は省略する。この実施例では、半導体
膜１３を部分的に厚膜とするために、半導体膜１３の下
部に位置する下地基板を使用している。この例では、下
地基板は、基板１１、保護膜１２及び下地絶縁膜１４を
含む。保護膜１２の上に下地絶縁膜１４を部分的に形成
し、保護膜１２から突起する凸状の部分を設けている。
この下地絶縁膜１４と保護膜１２（下地基板）の上に半
導体膜１３を形成することによって、下地絶縁膜の端部
１４ａの近傍に段差を有する半導体膜１３を形成し、段
差部分１３ａに厚膜部分を得ている。保護膜１２をシリ
コン窒化膜、下地絶縁膜１４をシリコン酸化膜とすれ
ば、保護膜１２がエッチングストッパとなり、段差の高
さを精確に制御可能となる。FIG. 12 shows the second embodiment. In the figure, the parts corresponding to those in FIG.
A description of this part will be omitted. In this embodiment, a base substrate located below the semiconductor film 13 is used in order to partially thicken the semiconductor film 13. In this example, the base substrate includes the substrate 11, the protective film 12, and the base insulating film 14. A base insulating film 14 is partially formed on the protective film 12, and a convex portion protruding from the protective film 12 is provided.
By forming the semiconductor film 13 on the base insulating film 14 and the protective film 12 (base substrate), the semiconductor film 13 having a step is formed in the vicinity of the end portion 14a of the base insulating film, and the step portion 13a is thick. The membrane part is obtained. If the protective film 12 is a silicon nitride film and the base insulating film 14 is a silicon oxide film, the protective film 12 serves as an etching stopper, and the height of the step can be accurately controlled.
【００８６】なお、半導体膜１３は保護膜１２によって
基板から絶縁されているので、素子領域内にある下地絶
縁膜１４を半導体膜で形成しても良い。この場合の半導
体膜は結晶性半導体膜（多結晶、単結晶）であることが
より好ましい。アニールによってこの結晶性半導体膜と
半導体膜１３とが一体化し、半導体膜１３の結晶化がよ
り進み得る。Since the semiconductor film 13 is insulated from the substrate by the protective film 12, the base insulating film 14 in the element region may be formed of a semiconductor film. In this case, the semiconductor film is more preferably a crystalline semiconductor film (polycrystal, single crystal). The crystalline semiconductor film and the semiconductor film 13 are integrated by annealing, and the crystallization of the semiconductor film 13 can be further advanced.
【００８７】図１３は、第３の実施例を示している。同
図において、図９と対応する部分には同一符号を付し、
かかる部分の説明は省略する。FIG. 13 shows a third embodiment. In the figure, parts corresponding to those in FIG.
A description of this part will be omitted.
【００８８】この実施例では、半導体膜１３に厚膜部分
を形成するために、下地絶縁膜１４に小さい凹溝３２を
形成している。この凹溝は、開口形状が四角形であり、
角がゲート電極１６下のチャネル領域を向いている。こ
の下地絶縁膜１４の上に半導体膜１３が形成される。こ
のように、ソース／ドレイン領域の一部に小さい凹溝を
形成しても半導体膜１３の一部に厚膜部分を形成するこ
とができる。In this embodiment, a small groove 32 is formed in the base insulating film 14 in order to form a thick film portion in the semiconductor film 13. This groove has a square opening shape,
The corner faces the channel region under the gate electrode 16. The semiconductor film 13 is formed on the base insulating film 14. Thus, even if a small groove is formed in a part of the source / drain region, a thick film part can be formed in a part of the semiconductor film 13.
【００８９】図１４は、第４の実施例を示している。同
図において、図９と対応する部分には同一符号を付し、
かかる部分の説明は省略する。FIG. 14 shows a fourth embodiment. In the figure, parts corresponding to those in FIG.
A description of this part will be omitted.
【００９０】この実施例では、半導体膜１３に厚膜部分
を形成するために、半導体膜１３の下地基板を保護膜１
２及び結晶性半導体膜３３によって構成している。保護
膜１２の上に結晶性半導体膜１４で小面積の突起部分３
３を形成する。突起部分３３は、平面形状が四角形であ
り、角がゲート電極１６下のチャネル領域を向いてい
る。この結晶性半導体膜３３及び保護膜１２の上に半導
体膜１３が形成される。結晶性半導体膜３３は、例え
ば、多結晶シリコン膜、単結晶シリコン膜が挙げられ
る。In this embodiment, in order to form a thick film portion on the semiconductor film 13, the base substrate of the semiconductor film 13 is covered with the protective film 1.
2 and the crystalline semiconductor film 33. The crystalline semiconductor film 14 has a small area on the protective film 12 and has a small protrusion 3.
3 is formed. The projecting portion 33 has a quadrangular planar shape, and its corner faces the channel region below the gate electrode 16. The semiconductor film 13 is formed on the crystalline semiconductor film 33 and the protective film 12. Examples of the crystalline semiconductor film 33 include a polycrystalline silicon film and a single crystal silicon film.
【００９１】多結晶シリコン膜は、ＬＰＣＶＤ法によっ
て直接多結晶シリコン膜を形成し、パターニングして得
ることができる。また、多結晶シリコン膜は、ＰＥＣＶ
Ｄ法やスパッタ法によって非晶質シリコン膜を形成し
（低温プロセス）、これにアニールを施すことによって
多結晶シリコン膜とすることもできる。The polycrystalline silicon film can be obtained by directly forming a polycrystalline silicon film by the LPCVD method and then patterning it. In addition, the polycrystalline silicon film is PECV
It is also possible to form an amorphous silicon film by the D method or the sputtering method (low temperature process) and anneal it to obtain a polycrystalline silicon film.
【００９２】単結晶シリコン膜は、例えば、保護膜１２
の表面を加工し、この上に堆積した非晶質シリコン膜又
は多結晶シリコン膜にアニールを施して、アニールの際
の再結晶化の条件設定によって単結晶膜を形成する。The single crystal silicon film is, for example, the protective film 12.
The surface of is processed, and the amorphous silicon film or the polycrystalline silicon film deposited thereon is annealed to form a single crystal film by setting the recrystallization conditions during the annealing.
【００９３】このように形成された結晶性半導体膜３３
の段差を利用して半導体膜１３が部分的に厚膜に形成さ
れる。The crystalline semiconductor film 33 thus formed
The semiconductor film 13 is partially formed to be a thick film by utilizing the step difference.
【００９４】この実施例では、レーザアニールによる温
度条件が半導体膜の厚膜部分１３ａも全て溶融する状態
までになったとしても下地の結晶性半導体膜３３に溶融
しない部分が残れば、該部分をシードとして結晶成長さ
せることが可能となり、温度条件を広げることが可能と
なる。また、結晶性半導体膜３３の周囲の半導体膜１３
が半導体膜３３と同じ結晶軸を有して結晶化するので、
半導体膜１３をより結晶性の整った多結晶膜あるいは単
結晶膜とすることが可能となる。また、結晶性半導体膜
３３の角部により、半導体膜１３の大粒径結晶のチャネ
ル方向への成長が促進される。In this embodiment, even if the temperature condition by laser annealing is such that the thick film portion 13a of the semiconductor film is also completely melted, if there is a portion that does not melt in the underlying crystalline semiconductor film 33, that portion will be melted. Crystals can be grown as seeds, and temperature conditions can be broadened. In addition, the semiconductor film 13 around the crystalline semiconductor film 33
Has the same crystal axis as the semiconductor film 33 and crystallizes.
The semiconductor film 13 can be a polycrystalline film or a single crystal film having a more crystalline property. Further, the corner portions of the crystalline semiconductor film 33 promote the growth of large grain crystals of the semiconductor film 13 in the channel direction.
【００９５】このように、ソース／ドレイン領域の一部
に小さい突起部分３３を形成しても半導体膜１３の一部
に厚膜部分１３ａを形成することができる。また、結晶
性半導体膜３３を下地基板とすることによってアニール
の際に半導体膜１３を結晶成長させて良質の結晶膜を得
ることを可能とする。また、結晶性半導体膜３３を絶縁
膜に代えた場合であっても、これにより半導体膜１３に
段差を形成することができる。この段差部分の厚膜を既
述したのと同様にシードとして利用できる。As described above, even if the small protruding portion 33 is formed in a part of the source / drain region, the thick film portion 13a can be formed in a part of the semiconductor film 13. Further, by using the crystalline semiconductor film 33 as a base substrate, it is possible to grow the semiconductor film 13 by crystal growth during annealing and obtain a good quality crystal film. Moreover, even when the crystalline semiconductor film 33 is replaced with an insulating film, a step can be formed in the semiconductor film 13 by this. The thick film in the step portion can be used as a seed as described above.
【００９６】なお、上述したアニールの際に半導体膜の
一部に非溶融部分を残し、当該部分から大きい結晶を成
長させるようにするために、上述した各実施例では、下
地基板の凸部あるいは凹部の段差を利用して半導体膜１
３を部分的に厚膜としたが、図１５に示すように、下地
基板の凹部を傾斜面としても半導体膜を部分的に厚膜と
することが可能である。In order to leave a non-melted part in a part of the semiconductor film during the above-mentioned annealing and grow a large crystal from the part, in each of the above-mentioned embodiments, the convex part of the base substrate or the Semiconductor film 1 utilizing the step of the recess
Although 3 is partially formed as a thick film, as shown in FIG. 15, the semiconductor film can be partially formed as a thick film even when the concave portion of the base substrate is formed as an inclined surface.
【００９７】上述したＴＦＴを使用する電気光学装置、
この電気光学装置を備える電子機器の例について図１６
及び図１７を参照して説明する。An electro-optical device using the above-mentioned TFT,
FIG. 16 shows an example of electronic equipment including this electro-optical device.
And FIG. 17 will be described.
【００９８】図１６に、本実施形態の電気光学装置の一
例である有機ＥＬ表示パネル１００の接続図を示す。表
示パネル１００は、図１６に示したように、表示領域１
１１内に画素領域１１２を配置して構成される。画素領
域１１２は、有機ＥＬ発光素子と、それを駆動するＴＦ
Ｔと、データ保持容量からなる。ＴＦＴは上述した実施
例のものが使用される。ドライバ領域１１５からは、発
光制御線Vgpが各画素領域に供給されている。ドライバ
領域１１６からは、データ線Ｉdataおよび電源線Ｖddが
各画素領域に供給されている。データ線Ｉdataを制御す
ることにより、各画素領域に発光データが供給され、発
光制御線Ｖgpを制御することにより発光が制御される。
ドライバ領域１１５及び１１６についても本発明のトラ
ンジスタが使用可能である。FIG. 16 is a connection diagram of an organic EL display panel 100 which is an example of the electro-optical device according to this embodiment. The display panel 100 has a display area 1 as shown in FIG.
The pixel area 112 is arranged in the area 11. The pixel region 112 includes an organic EL light emitting element and a TF that drives it.
T and a data holding capacity. The TFT used in the above-described embodiment is used. The emission control line Vgp is supplied from the driver area 115 to each pixel area. The data line Idata and the power supply line Vdd are supplied to each pixel region from the driver region 116. By controlling the data line Idata, light emission data is supplied to each pixel region, and by controlling the light emission control line Vgp, light emission is controlled.
The transistor of the present invention can also be used for the driver regions 115 and 116.
【００９９】表示パネル１００は、種々の電子機器に適
用可能である。図１７に、本表示パネル１００を適用可
能な電子機器の例を挙げる。The display panel 100 can be applied to various electronic devices. FIG. 17 shows an example of an electronic device to which the display panel 100 can be applied.
【０１００】図１７（ａ）は携帯電話への適用例であ
り、当該携帯電話２３０は、アンテナ部２３１、音声出
力部２３２、音声入力部２３３、操作部２３４、および
本発明の表示パネル１００を備えている。このように本
発明の表示パネルは表示部として利用可能である。FIG. 17A shows an example of application to a mobile phone. The mobile phone 230 includes an antenna unit 231, a voice output unit 232, a voice input unit 233, an operation unit 234, and the display panel 100 of the present invention. I have it. Thus, the display panel of the present invention can be used as a display unit.
【０１０１】図１７（ｂ）はビデオカメラへの適用例で
あり、当該ビデオカメラ２４０は、受像部２４１、操作
部２４２、音声入力部２４３、および本発明の表示パネ
ル１００を備えている。このように本発明の表示パネル
は、ファインダや表示部として利用可能である。FIG. 17B shows an example of application to a video camera. The video camera 240 includes an image receiving unit 241, an operating unit 242, a voice input unit 243, and the display panel 100 of the present invention. As described above, the display panel of the present invention can be used as a finder or a display unit.
【０１０２】図１７（ｃ）は携帯型パーソナルコンピュ
ータへの適用例であり、当該コンピュータ２５０は、カ
メラ部２５１、操作部２５２、および本発明の表示パネ
ル１００を備えている。このように本発明の表示パネル
は、表示部として利用可能である。FIG. 17C shows an example of application to a portable personal computer, and the computer 250 comprises a camera section 251, an operation section 252, and the display panel 100 of the present invention. As described above, the display panel of the present invention can be used as a display unit.
【０１０３】図１７（ｄ）はヘッドマウントディスプレ
イへの適用例であり、当該ヘッドマウントディスプレイ
２６０は、バンド２６１、光学系収納部２６２および本
発明の表示パネル１００を備えている。このように本発
明の表示パネルは画像表示源として利用可能である。FIG. 17D shows an example of application to a head mounted display, and the head mounted display 260 comprises a band 261, an optical system housing 262 and the display panel 100 of the present invention. Thus, the display panel of the present invention can be used as an image display source.
【０１０４】図１７（ｅ）はリア型プロジェクターへの
適用例であり、当該プロジェクター２７０は、筐体２７
１に、光源２７２、合成光学系２７３、ミラー２７４・
２７５ミラー、スクリーン２７６、および本発明の表示
パネル１００を備えている。このように本発明の表示パ
ネルは画像表示源として利用可能である。FIG. 17E shows an example of application to a rear type projector, in which the projector 270 has a housing 27.
1, a light source 272, a combining optical system 273, a mirror 274,
It includes a 275 mirror, a screen 276, and the display panel 100 of the present invention. Thus, the display panel of the present invention can be used as an image display source.
【０１０５】図１７（ｆ）はフロント型プロジェクター
への適用例であり、当該プロジェクター２８０は、筐体
２８２に光学系１８１および本発明の表示パネル１００
を備え、画像をスクリーン１８３に表示可能になってい
る。このように本発明の表示パネルは画像表示源として
利用可能である。FIG. 17F shows an example of application to a front type projector. The projector 280 has a housing 282, an optical system 181 and a display panel 100 of the present invention.
, And an image can be displayed on the screen 183. Thus, the display panel of the present invention can be used as an image display source.
【０１０６】本発明のトランジスタを使用した表示パネ
ル１００は、上述した例に限らずアクティブマトリクス
型の、液晶表示装置及び有機ＥＬ表示装置を適用可能な
あらゆる電子機器に適用可能である。また、ＬＳＩ半導
体装置のトランジスタとして使用可能である。例えば、
この他に、表示機能付きファックス装置、デジタルカメ
ラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電
子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも
活用することができる。The display panel 100 using the transistor of the present invention is not limited to the above-mentioned examples, and can be applied to any electronic equipment to which an active matrix type liquid crystal display device and an organic EL display device can be applied. Further, it can be used as a transistor of an LSI semiconductor device. For example,
In addition to this, it can also be used for a fax machine with a display function, a finder of a digital camera, a portable TV, a DSP device, a PDA, an electronic notebook, an electronic bulletin board, a display for advertisement and the like.
【０１０７】このように、既述実施例によれば、半導体
膜内における結晶を大粒径化して結晶粒界を低減した能
動素子及び受動素子が提供される。チャネルサイズに比
べて結晶粒を大きくでき、より大きい駆動性能を必要と
するＴＦＴ及びその製造方法に適用して都合がよい。ま
た、電気的特性が均一化されたトランジスタを得ること
も可能となって具合がよい。As described above, according to the above-described embodiments, the active element and the passive element in which the crystal grain in the semiconductor film is made large to reduce the crystal grain boundary are provided. This is convenient when applied to a TFT and a method for manufacturing the same, in which the crystal grains can be made larger than the channel size and a higher driving performance is required. In addition, it is possible to obtain a transistor having uniform electric characteristics, which is favorable.
【０１０８】[0108]
【発明の効果】以上説明したように本発明の半導体装置
は、半導体膜の一部に厚膜の部分を形成し、熱処理の際
にこの厚膜の部分が一部非溶融となるようにし、結晶化
の際のシードとして利用する。この結果、大きい結晶粒
の多結晶半導体膜を形成することが可能となり、電気的
特性が優れ、かつ電気的特性の均一性も良い半導体装置
を得ることが可能となる。As described above, in the semiconductor device of the present invention, a thick film portion is formed on a part of the semiconductor film, and the thick film portion is partially melted during heat treatment. It is used as a seed for crystallization. As a result, it is possible to form a polycrystalline semiconductor film having large crystal grains, and it is possible to obtain a semiconductor device having excellent electrical characteristics and good uniformity of electrical characteristics.
【０１０９】また、本発明の半導体の製造方法は、半導
体膜のチャネル領域の近くに厚膜部を形成し、この厚膜
部からチャネルに向かって、該厚膜部が一部溶融しない
条件でレーザアニールを行う。一部溶融しない部分がシ
ードとなってチャネルに向かって結晶化が進行するの
で、アニールの最適条件の範囲が広くなり、レーザエネ
ルギの変動、半導体膜厚の変動の影響が減少する。ま
た、一部溶融しない部分をチャネルに向かって突起状に
残すことによって、突起している部分から広がるように
大粒径の多結晶を成長させることが可能となる。ＴＦＴ
のチャネルサイズに比べて結晶粒を大きくすることによ
り、電気的特性の良い且つ電気的特性の均一なトランジ
スタを得ることが可能となる。Further, in the method for manufacturing a semiconductor of the present invention, the thick film portion is formed near the channel region of the semiconductor film, and the thick film portion does not partially melt from the thick film portion toward the channel. Laser annealing is performed. Since the part that is not melted serves as a seed and crystallization progresses toward the channel, the range of optimum annealing conditions is widened, and the influence of laser energy fluctuations and semiconductor film thickness fluctuations is reduced. In addition, by leaving a part that is not melted in the form of a protrusion toward the channel, it becomes possible to grow a polycrystal having a large grain size so as to spread from the protruding part. TFT
By making the crystal grain larger than the channel size of, it is possible to obtain a transistor having good electric characteristics and uniform electric characteristics.
【図１】図１は、本発明の概要を説明する説明図であ
る。FIG. 1 is an explanatory diagram illustrating an outline of the present invention.
【図２】図２は、厚膜部分の突出方向と領域との関係を
説明する説明図である。FIG. 2 is an explanatory diagram illustrating a relationship between a protruding direction of a thick film portion and a region.
【図３】図３は、非晶質半導体膜に熱処理を施して多結
晶半導体膜とした例を説明する説明図である。FIG. 3 is an explanatory diagram illustrating an example in which a heat treatment is applied to an amorphous semiconductor film to form a polycrystalline semiconductor film.
【図４】図４は、非晶質半導体膜と多結晶半導体膜とを
説明する説明図である。FIG. 4 is an explanatory diagram illustrating an amorphous semiconductor film and a polycrystalline semiconductor film.
【図５】図５は、半導体膜にレーザアニールを施す場合
の、エネルギ対結晶化特性を説明するグラフである。FIG. 5 is a graph illustrating energy versus crystallization characteristics when a semiconductor film is subjected to laser annealing.
【図６】図６は、本発明における大粒径の多結晶膜形成
を説明する説明図である。FIG. 6 is an explanatory diagram for explaining formation of a large grain size polycrystalline film in the present invention.
【図７】図７は、他の発明における壁面に形成された結
晶性物質をシードとする結晶成長を概念的に説明する説
明図である。FIG. 7 is an explanatory view conceptually explaining crystal growth using a crystalline substance formed on a wall surface as a seed in another invention.
【図８】図８は、下地基板の段差部分を利用して半導体
膜に厚膜部分を形成する例を説明する説明図である。FIG. 8 is an explanatory diagram illustrating an example of forming a thick film portion on a semiconductor film by utilizing a stepped portion of a base substrate.
【図９】図９は、半導体装置（ＴＦＴ）に本発明を適用
した第１の例を説明する説明図である。FIG. 9 is an explanatory diagram illustrating a first example in which the present invention is applied to a semiconductor device (TFT).
【図１０】図１０は、第１の半導体装置例の製造工程例
を説明する工程図である。FIG. 10 is a process chart for explaining an example of the manufacturing process of the first semiconductor device example.
【図１１】図１１は、第１の半導体装置例の製造工程例
を説明する工程図である。FIG. 11 is a process diagram illustrating an example of a manufacturing process of a first semiconductor device example.
【図１２】図１２は、第２の半導体装置例を説明する説
明図である。FIG. 12 is an explanatory diagram illustrating a second semiconductor device example.
【図１３】図１３は、第３の半導体装置例を説明する説
明図である。FIG. 13 is an explanatory diagram illustrating a third semiconductor device example.
【図１４】図１４は、第４の半導体装置例を説明する説
明図である。FIG. 14 is an explanatory diagram illustrating a fourth semiconductor device example.
【図１５】図１５は、他の半導体膜の厚膜化の例を説明
する説明図である。FIG. 15 is an explanatory diagram illustrating an example of thickening another semiconductor film.
【図１６】図１６は、本発明の半導体装置を使用した電
気光学装置の例を説明する説明図である。FIG. 16 is an explanatory diagram illustrating an example of an electro-optical device using the semiconductor device of the present invention.
【図１７】図１７は、本発明の半導体装置が使用される
電子機器の例を説明する説明図である。FIG. 17 is an explanatory diagram illustrating an example of electronic equipment in which the semiconductor device of the present invention is used.
【符号の説明】[Explanation of symbols]
１１ 基板 １２ 保護膜 １３ 半導体膜 １３ａ 半導体膜の非溶融部分（厚膜部分） １４ 下地絶縁膜 11 board 12 Protective film 13 Semiconductor film 13a Non-melting part of semiconductor film (thick film part) 14 Base insulating film
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA24 JA28 KA04 KA07 MA30 NA21 PA01 RA05 RA10 5F052 AA02 BB04 CA04 DA01 DA02 DB01 DB02 DB03 DB07 EA11 GB03 JA01 5F110 AA01 AA30 BB01 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD17 DD21 EE03 EE42 FF02 FF30 GG02 GG13 GG16 GG22 GG28 GG31 GG43 GG44 GG45 GG47 GG52 HJ13 HJ23 HL03 HL23 NN02 NN23 NN24 NN25 NN35 NN72 PP03 PP05 PP06 PP36 QQ11 ─────────────────────────────────────────────────── ─── Continued front page F term (reference) 2H092 JA24 JA28 KA04 KA07 MA30 NA21 PA01 RA05 RA10 5F052 AA02 BB04 CA04 DA01 DA02 DB01 DB02 DB03 DB07 EA11 GB03 JA01 5F110 AA01 AA30 BB01 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD17 DD21 EE03 EE42 FF02 FF30 GG02 GG13 GG16 GG22 GG28 GG31 GG43 GG44 GG45 GG47 GG52 HJ13 HJ23 HL03 HL23 NN02 NN23 NN24 NN25 NN35 NN72 PP03 PP05 PP06 PP36 QQ11
Claims (40)
装置であって、 第１及び第２の領域が形成される半導体膜を含み、 前記半導体膜は第１の領域において部分的に膜厚が他よ
りも厚くなっている厚膜部分を有し、 この厚膜部分は前記第２の領域に向かって平面視で突出
する形状を含んでいる、 半導体装置。1. A semiconductor device formed on an insulating film or an insulating substrate, comprising a semiconductor film in which first and second regions are formed, wherein the semiconductor film is partially formed in the first region. A semiconductor device having a thick film portion having a thickness larger than that of the other portion, and the thick film portion includes a shape protruding toward the second region in a plan view.
おり、前記厚膜部分の平面視で突出する部分から前記第
２の領域に向かって結晶が成長している、 請求項１記載の半導体装置。2. The semiconductor film is crystallized or recrystallized, and crystals are grown from a portion of the thick film portion protruding in a plan view toward the second region. Semiconductor device.
は再結晶化され、 このアニールは、前記厚膜部分が前記結晶化又は再結晶
化のシードとして作用するようにしてなされる、 請求項１又は２記載の半導体装置。3. The semiconductor film is crystallized or recrystallized by annealing, and the annealing is performed so that the thick film portion acts as a seed of the crystallization or recrystallization. 2. The semiconductor device according to 2.
を残すようにしてなされる、 請求項１乃至３のいずれかに記載の半導体装置。4. The semiconductor device according to claim 1, wherein the annealing includes laser annealing, and the laser annealing is performed so as to leave an unmelted portion in the thick film portion.
前記第２の領域の近傍位置である、 請求項１乃至４のいずれかに記載の半導体装置。5. The portion of the thick film portion that projects in plan view is
The semiconductor device according to any one of claims 1 to 4, which is a position near the second region.
部の下地基板の段差を利用して形成される、 請求項１乃至５のいずれかに記載の半導体装置。6. The semiconductor device according to claim 1, wherein the thick film portion of the semiconductor film is formed by utilizing a step of a base substrate below the semiconductor film.
って形成される、 請求項６記載の半導体装置。7. The semiconductor device according to claim 6, wherein the step is formed by a groove or a protrusion of the base substrate.
２の領域にはみ出さないように形成される、 請求項１乃至７のいずれかに記載の半導体装置。8. The semiconductor device according to claim 1, wherein the thick film portion is formed so as not to extend from the first region to the second region.
て使用される、 請求項１乃至８のいずれかに記載の半導体装置。9. The semiconductor device according to claim 1, wherein the semiconductor film is used as a passive element or an active element.
領域又はドレイン領域であり、 前記第２の領域は前記トランジスタの少なくともチャネ
ル領域を含む、 請求項１乃至９のいずれかに記載の半導体装置。10. The semiconductor device according to claim 1, wherein the first region is a source region or a drain region of a transistor, and the second region includes at least a channel region of the transistor.
て非晶質半導体膜又は多結晶半導体膜をより粒径の大き
い結晶性半導体膜に結晶化又は再結晶化したものであ
る、 請求項１乃至１０のいずれかに記載の半導体装置。11. The semiconductor film is obtained by crystallizing or recrystallizing an amorphous semiconductor film or a polycrystalline semiconductor film into a crystalline semiconductor film having a larger grain size by laser annealing. The semiconductor device according to any one of 1.
Ｎ接合を有しない半導体膜の領域であり、前記第２の領
域はこの第１の領域に隣接し、ＰＮ接合を有する半導体
膜の領域である、 請求項１乃至１１のいずれかに記載の半導体装置。12. The semiconductor device according to claim 1, wherein the first region is P.
The semiconductor film according to any one of claims 1 to 11, which is a region of the semiconductor film having no N junction, the second region being adjacent to the first region, and being a region of the semiconductor film having a PN junction. apparatus.
縁基板を含む、 請求項６又は７記載の半導体装置。13. The semiconductor device according to claim 6, wherein the base substrate of the semiconductor film includes an insulating film or an insulating substrate.
膜を含む、 請求項６又は７記載の半導体装置。14. The semiconductor device according to claim 6, wherein the base substrate of the semiconductor film includes a crystalline semiconductor film.
膜である、 請求項１１又は１４に記載の半導体装置。15. The semiconductor device according to claim 11, wherein the crystalline semiconductor film is a polycrystalline silicon film.
膜をアニールした多結晶シリコン膜である、 請求項１４記載の半導体装置。16. The semiconductor device according to claim 14, wherein the crystalline semiconductor film is a polycrystalline silicon film obtained by annealing an amorphous silicon film.
膜である、 請求項１１又は１４記載の半導体装置。17. The semiconductor device according to claim 11, wherein the crystalline semiconductor film is a single crystal silicon film.
数の近い物質層が結晶成長のシードとして形成される、 請求項６乃至１７のいずれかに記載の半導体装置。18. The semiconductor device according to claim 6, wherein a material layer having a lattice constant close to that of the semiconductor film is formed on a side wall of the step as a seed for crystal growth.
の０．５倍から３倍程度の範囲内に設定される、 請求項６乃至１８のいずれかに記載の半導体装置。19. The semiconductor device according to claim 6, wherein the height of the step is set within a range of about 0.5 to 3 times the film thickness of the semiconductor film.
ある、 請求項６乃至１９のいずれかに記載の半導体装置。20. The semiconductor device according to claim 6, wherein the rising angle of the step is approximately 90 degrees.
えて、オーバーハングとなっている、 請求項６乃至１９のいずれかに記載の半導体装置。21. The semiconductor device according to claim 6, wherein the rising angle of the step exceeds 90 degrees and is an overhang.
成される非晶質シリコン又は多結晶シリコン膜である請
求項１乃至２１のいずれかに記載の半導体装置。22. The semiconductor device according to claim 1, wherein the semiconductor film is an amorphous silicon film or a polycrystalline silicon film formed by an LPCVD method.
配列し、各画素をトランジスタを含む駆動回路によって
駆動する電気光学装置であって、 前記トランジスタは、ソース領域、チャネル領域及びド
レイン領域がそれぞれ形成される半導体膜を含み、 この半導体膜は、ソース領域又はドレイン領域において
部分的に膜厚が他よりも厚くなっている厚膜部分を有
し、 この厚膜部分の少なくとも一部は前記チャネル領域に向
かって平面視で突出している、 電気光学装置。23. An electro-optical device in which a plurality of display pixels for forming an image are arranged and each pixel is driven by a drive circuit including a transistor, wherein the transistor has a source region, a channel region and a drain region. Each of the semiconductor films includes a semiconductor film to be formed, and the semiconductor film has a thick film portion partially thicker than the other in the source region or the drain region, and at least a part of the thick film portion is An electro-optical device protruding in plan view toward the channel region.
完全には溶融しない条件にてレーザアニールされ、この
段差部分の溶融しない半導体膜をシードとして結晶化又
は再結晶化されている、 請求項２３記載の電気光学装置。24. The semiconductor film is laser-annealed under the condition that the semiconductor film in the thick film portion is not completely melted, and is crystallized or recrystallized using the unmelted semiconductor film in the step portion as a seed. The electro-optical device according to claim 23.
機ＥＬ表示装置を含む請求項２３又は２４記載の電気光
学装置。25. The electro-optical device according to claim 23, wherein the electro-optical device includes a liquid crystal display device and an organic EL display device.
前記電気光学装置を含む電子機器。26. An electronic apparatus including the electro-optical device according to claim 23.
成工程と、 前記基板上に前記段差を覆って一部が他よりも厚膜とな
るように半導体材料を成膜して半導体膜を形成する半導
体膜形成工程と、 前記半導体膜の前記厚膜部分に溶融しない部分が残るよ
うにし、この溶融しないで残った部分をシードとして結
晶を成長させて前記半導体膜の結晶化又は再結晶化を図
る熱処理工程と、 を含む半導体装置の製造方法。27. A method of manufacturing a semiconductor device, comprising: a step forming step of forming a step projecting in one direction on a substrate in plan view; and a step of covering the step on the substrate and forming a part of the film thicker than others. And a semiconductor film forming step of forming a semiconductor film by forming a semiconductor material so that the unmelted portion remains in the thick film portion of the semiconductor film, and the remaining unmelted portion is used as a seed. And a heat treatment step for growing the film to crystallize or recrystallize the semiconductor film.
分が上記一方向に突き出る部分を含むように前記半導体
材料を成膜する、 請求項２７記載の半導体装置の製造方法。28. The method of manufacturing a semiconductor device according to claim 27, wherein in the semiconductor film forming step, the semiconductor material is formed so that the thick film portion includes a portion protruding in the one direction.
記厚膜の部分から前記一方向に走査させて前記厚膜部分
から走査方向に結晶を成長させるレーザアニールを含
む、 請求項２７又は２８記載の半導体装置の製造方法。29. The heat treatment step according to claim 27, further comprising laser annealing in which a laser spot is scanned from the thick film portion in the one direction to grow crystals in a scanning direction from the thick film portion. Manufacturing method of semiconductor device.
ス領域又はドレイン領域と、該領域に対峙するチャネル
領域とを含み、 前記熱処理工程は、１つのレーザスポットが前記段差と
前記チャネル領域とを含むような大きさであるレーザを
使用するレーザアニール工程である、請求項２７乃至２
９のいずれかに記載の半導体装置の製造方法。30. The semiconductor film includes a source region or a drain region having the step, and a channel region facing the region, and in the heat treatment step, one laser spot includes the step and the channel region. A laser annealing step using a laser sized to include.
10. The method for manufacturing a semiconductor device according to any one of 9 above.
部分に溶融しない部分が残り、他の部分では前記半導体
膜がすべて溶融するようにするレーザアニールを含む、 請求項２７乃至２９のいずれかに記載の半導体装置の製
造方法。31. The heat treatment step includes laser annealing in which a thick film portion of the semiconductor film remains unmelted and the semiconductor film is entirely melted in other portions. A method of manufacturing a semiconductor device according to claim 1.
はＣＷレーザを含む、 請求項２９乃至３１のいずれかに記載の半導体装置の製
造方法。32. The method of manufacturing a semiconductor device according to claim 29, wherein the laser annealing includes a pulse laser or a CW laser.
半導体膜の他の部分の膜厚の０．５から３倍程度となる
ように形成される、 請求項２７乃至３２のいずれかに記載の半導体装置の製
造方法。33. The method according to claim 27, wherein the thick film portion of the semiconductor film is formed to have a thickness of about 0.5 to 3 times the film thickness of the other portion of the semiconductor film. A method of manufacturing a semiconductor device according to claim 1.
って素子領域を形成する素子分離工程と、 前記パターニングを行った前記半導体膜上に絶縁膜を成
膜してゲート絶縁膜を形成するゲート絶縁膜形成工程
と、 前記絶縁膜上に導電膜を成膜し、これを前記半導体膜の
厚膜部分と重ならないようにパターニングしてゲート電
極を形成するゲート形成工程と、を含む、 請求項２７乃至３３のいずれかに記載の半導体装置の製
造方法。34. An element isolation step of patterning the semiconductor film after the heat treatment step to form an element region, and an insulating film formed on the patterned semiconductor film to form a gate insulating film. And a gate insulating film forming step of forming a conductive film on the insulating film, and patterning the conductive film so as not to overlap a thick film portion of the semiconductor film to form a gate electrode. 34. The method of manufacturing a semiconductor device according to claim 27, further comprising.
形状、凸状形状のいずれかの形状によって構成される、 請求項２７乃至３４のいずれかに記載の半導体装置の製
造方法。35. The method of manufacturing a semiconductor device according to claim 27, wherein the step is formed by any one of a step shape, a concave shape, and a convex shape of the substrate.
突起を形成することによって前記段差を形成する、 請求項２７乃至３５のいずれかに記載の半導体装置の製
造方法。36. The method of manufacturing a semiconductor device according to claim 27, wherein in the step forming step, the step is formed by forming a groove or a protrusion on the substrate.
絶縁膜又は半導体膜を形成することによって前記段差を
形成する、 請求項２７乃至３６のいずれかに記載の半導体装置の製
造方法。37. The method of manufacturing a semiconductor device according to claim 27, wherein in the step forming step, the step is formed by forming an insulating film or a semiconductor film on a part of the substrate.
半導体膜を形成し、その一部を取り除くことによって前
記段差を形成する、 請求項２７乃至３６のいずれかに記載の半導体装置の製
造方法。38. The manufacturing of a semiconductor device according to claim 27, wherein in the step forming step, the step is formed by forming an insulating film or a semiconductor film on a substrate and removing a part thereof. Method.
む結晶性半導体膜である、 請求項３７又は３８記載の半導体装置の製造方法。39. The method of manufacturing a semiconductor device according to claim 37, wherein the semiconductor film is a crystalline semiconductor film containing polycrystal or single crystal.
差の側壁に前記半導体膜と格子定数の近い物質を形成す
る、結晶成長物質形成工程、を含む、 請求項２７乃至３９のいずれかに記載の半導体装置の製
造方法。40. A crystal growth material forming step of forming a material having a lattice constant close to that of the semiconductor film on a sidewall of the step between the step forming step and the semiconductor film forming step. 40. The method for manufacturing a semiconductor device according to any one of 27 to 39.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078217A JP4000559B2 (en) | 2002-03-20 | 2002-03-20 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002078217A JP4000559B2 (en) | 2002-03-20 | 2002-03-20 | Manufacturing method of semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003282586A true JP2003282586A (en) | 2003-10-03 |
| JP2003282586A5 JP2003282586A5 (en) | 2006-11-02 |
| JP4000559B2 JP4000559B2 (en) | 2007-10-31 |
Family
ID=29228285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002078217A Expired - Fee Related JP4000559B2 (en) | 2002-03-20 | 2002-03-20 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4000559B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8146277B2 (en) | 2002-09-20 | 2012-04-03 | Puredepth Limited | Multi-view display |
-
2002
- 2002-03-20 JP JP2002078217A patent/JP4000559B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8146277B2 (en) | 2002-09-20 | 2012-04-03 | Puredepth Limited | Multi-view display |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4000559B2 (en) | 2007-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6726731B2 (en) | Method for manufacturing thin film transistor | |
| US7393729B2 (en) | Method for fabricating semiconductor device | |
| US7709895B2 (en) | Semiconductor device having insulating stripe patterns | |
| JP2003124230A (en) | Thin film transistor device, method of manufacturing the same, and image display device using the same | |
| US6940143B2 (en) | Semiconductor thin-film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic appliance | |
| US20020090772A1 (en) | Method for manufacturing semiconductor lamination, method for manufacturing lamination, semiconductor device, and electronic equipment | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| US20070155140A1 (en) | Manufacturing method of semiconductor film and image display device | |
| US6911359B2 (en) | Method for manufacturing a semiconductor device, semiconductor device, display device, and electronic device | |
| JP4974425B2 (en) | Method for manufacturing semiconductor device | |
| JP4000559B2 (en) | Manufacturing method of semiconductor device | |
| KR100613162B1 (en) | Semiconductor device, electro-optical device, integrated circuit and electronic equipment | |
| US7148511B2 (en) | Active matrix substrate, electro-optical device, electronic device, and method for manufacturing an active matrix substrate | |
| US11521989B2 (en) | Display substrate, display apparatus and manufacturing method of display substrate | |
| KR100726855B1 (en) | Semiconductor devices, electro-optical devices, integrated circuits and electronics | |
| JP4247661B2 (en) | Semiconductor thin film manufacturing method and semiconductor device manufacturing method | |
| JP2011216665A (en) | Method of forming crystalline semiconductor film, and method of manufacturing semiconductor device | |
| US6607971B1 (en) | Method for extending a laser annealing pulse | |
| Morikawa et al. | 33.3: Comparison of Poly‐Si TFT Characteristics Crystallized by a YAG2ω Laser and an Excimer Laser | |
| US20050266620A1 (en) | Semiconductor device, electro-optic device, integrated circuit, and electronic apparatus | |
| JP2004134581A (en) | Semiconductor device manufacturing method, semiconductor device, electro-optical device, and electronic apparatus | |
| JP2003234478A (en) | Semiconductor device and method for manufacturing the same | |
| JP4560708B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007220948A (en) | Thin-film semiconductor device, and its manufacturing method | |
| JP2006049646A (en) | Active matrix substrate, electro-optical device, electronic device, and manufacturing method of active matrix substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070802 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |