JP2003280036A

JP2003280036A - 液晶表示装置

Info

Publication number: JP2003280036A
Application number: JP2002085246A
Authority: JP
Inventors: Katsuhiko Kumakawa; 克彦熊川; Kenji Nakao; 健次中尾
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-03-26
Filing date: 2002-03-26
Publication date: 2003-10-02

Abstract

(57)【要約】【課題】ベンド配向の液晶表示装置において、スプレ
イ−ベンド配向転移を容易にするための転移核として設
けた画素間の近接部が、画素間の寄生容量として表示に
悪影響を与えるという課題を解消する。【解決手段】黒挿入を行うために（ｎ＋１）／ｎ倍速
駆動（ｎは２以上の整数）する場合、ゲート線をｎ本の
グループに分割した時、各グループの最終段と次グルー
プの初段に相当する画素間近接部を取り除くことで、ｎ
本毎に発生する横すじむらを軽減する。また、駆動方法
に関わらず全ての画素において、表示用画素電極と近接
部形成用電極の間を、例えばＴＦＴスイッチング素子に
より電気的に切り離す構成とすることで、スプレイ−ベ
ンド配向転移時は近接部が転移核として働くと共に表示
動作では画素間の寄生容量をなくすことができるので画
素間の寄生容量に起因する各種表示むら等の表示課題を
解消できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置、特に
高速応答特性や広視野角特性を有するベンド配向させた
ＯＣＢ（Ｏｐｔｉｃａｌｌｙｓｅｌｆ−Ｃｏｍｐｅｎ
ｓａｔｅｄＢｉｒｅｆｒｉｎｇｅｎｃｅ）液晶モード
を利用した液晶表示装置に関するものである。

【０００２】

【従来の技術】薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ−
Ｆｉｌｍ−Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブ
マトリクス型液晶ディスプレイは薄型化、軽量化、低電
圧駆動可能などの長所によりカムコーダ用のディスプレ
イ、パーソナルコンピューター、パーソナルワードプロ
セッサーのディスプレイなど種々の分野で利用されてお
り、大きな市場を形成している。

【０００３】特に近年では、従来のパソコン等での静止
画表示に加えて、動画表示やＴＶ用途への利用が広がり
つつあり、こうした動画表示に適した液晶表示装置への
要求が高まってきている。これに対応し、高速応答性能
を向上させる液晶素子としてベンド配向させたＯＣＢ液
晶表示素子が特開平７−８４２５４等で提案されてい
る。このＯＣＢ液晶表示素子は電圧に対する液晶の変化
が従来のＴＮモードに比べて早く、動画表示やＴＶ用途
に適した高速応答を実現出来る。さらに、このベンド配
向型の液晶表示素子は液晶分子が上下基板間でベンド配
向しているため、光学位相差を自己補償でき、かつフィ
ルム位相差板で位相差補償をするため視野角特性にも優
れている。

【０００４】しかし、ＯＣＢ液晶素子は、初期には図１
７（ａ）に示すようなスプレイ配向と呼ばれる表示に適
さない配向状態になっており、表示動作をさせるために
はこれを図１７（ｂ）に示すようなベンド配向状態に均
一に転移させておく必要がある。図１７（ａ）、（ｂ）
は、ＯＣＢ液晶素子の断面図であり、基板１０と１１の
間に挟まれた液晶層１２における液晶分子１３の配向状
態を示したものである。ベンド配向状態への転移は、表
示駆動するよりも高い電圧を液晶に印加することによっ
て実現することができるが、その際、基板の一部にスプ
レイ配向からベンド配向への転移核がまず発生し、それ
が液晶層全体に広がり基板全体がベンド配向に転移する
というプロセスを経る。転移核が発生する場所は、基板
内の不均一な所、例えば分散されたスペーサの周囲や配
向のムラなど多様であり、しかも再現性が不十分なの
で、往々にしてベンド配向への転移が不均一になって表
示欠陥が残ることがある。再現性よく転移核を発生させ
るには、局所的に液晶に高電界を印加する方法が有効で
あることが知られている。

【０００５】液晶に局所的な電界を印加する具体的な方
法として、隣接する画素電極の一部を近接させてその間
に電圧を印加することが効果的である。この構成を用い
た液晶表示装置の画素構成の一例を図１８に示す。図１
８（ａ）は画素の電極構成を示す平面図、図１８（ｂ）
は図１８の（ａ）Ａ−Ｂ経路に沿った断面図、図１８
（ｃ）は図１８（ａ）の画素構成の等価回路を示したも
のである。この液晶表示装置は、基板１０上に、Ｘ２、
Ｘ３、Ｘ４、Ｘ５などのゲート線１４と、Ｙｍ、Ｙｍ＋
１、Ｙｍ＋２など（ｍは任意の整数）のソース線１５が
マトリクス状に配置され、それら交点に対応してスイッ
チング素子であるＴＦＴ１６と画素電極１７−３、１７
−４、１７−５などが形成されている。そして、ソース
線方向（図１８（ａ）の上下方向）に隣接する画素電極
間の一部を近接させて強い電界を発生しやすくしてい
る。この画素間近接部はＣｐｐ３−４、Ｃｐｐ４−５な
どの画素間容量を発生させる原因ともなっている。この
ようなマトリクスアレイが形成された基板１０と、対向
電極が形成された対向基板（図示せず）の間に液晶層
（図示せず）を挟んで液晶表示装置とする。対向電極に
は基準電位Ｖｃｏｍが印加されており、スイッチング素
子１６を介してソース線１５から供給された画像電圧と
基準電位Ｖｃｏｍとの電位差が液晶層（図１８（ｃ）に
おいて容量Ｃｌｃで表示）に印加されて液晶層の光学特
性が変調され画像表示が行われるものである。

【０００６】図面の複雑化を避けるため図１８（ａ）に
おいては、スイッチング素子１６は簡略して描かれてい
る。その具体的な構造は、図１８（ｂ）に示すように、
ゲート電極１４ａ、ゲート絶縁層２１、アモルファスシ
リコン半導体層２２、ソース電極１５ａおよびドレイン
電極１９で構成されている。ドレイン電極１９と画素電
極１７−４とは平坦化層２３に開けたコンタクトホール
１８を介して接続されている。表示に先立って、隣接す
る画素電極１７−４、１７−５間に数ボルト〜数十ボル
ト程度の電圧を印加して強電界を液晶層内に作ることに
よって転移核を発生させ、スプレイ配向からベンド配向
へ転移させておく。

【０００７】ＣＲＴなどのインパルス型表示素子と異な
り、液晶表示素子はホールド型表示素子であり、その場
合、動きのある画像をより正確に表示するために、フレ
ーム期間毎に黒表示期間を挿入することが有効である。
その方法として、フレーム毎にバックライトを点滅させ
るやりかたもあるが、点滅のタイミング調整が難しいの
で、通常、フレーム毎に非画像信号（黒が表示される信
号）を画素に供給することにより実現している。液晶表
示素子を構成するゲート線がＮ本、１フレーム周期がＴ
であるとすると、通常は１本のゲート線の選択に与えら
れる時間（水平走査期間Ｈ）はＨ＝Ｔ／Ｎであるが、黒
表示信号を挿入するためには各ゲート線は１フレーム内
に２回選択される必要があるので、１回当りの選択に与
えられる時間は、（１／２）・Ｔ／Ｎと半分になる。ま
たこれに伴い、ソース線に供給する画像信号には、駆動
周波数を２倍にする、いわゆる２倍速変換を施す必要が
ある。この場合のソース線信号およびゲート線信号の波
形例を図１９に示す。図１９はゲート線が１２本の場合
を例にとって２倍速駆動の状況を示している。入力画像
信号Ｓ１、Ｓ２、・・、Ｓ１２はＨ＝Ｔ／１２のタイミ
ングで送られており、これを倍速変換して黒信号を含む
ソース線信号として各ソース線に供給する。ソース線信
号は、基準電位Ｖｃｏｍに対して極性がライン毎および
フレーム毎に反転しており、また図１９において斜線で
示した部分が黒信号となる。ゲート線Ｘ１、Ｘ２、・
・、Ｘ１２にはゲート線信号（ゲート線選択パルス）Ｇ
１、Ｇ２、・・、Ｇ１２がそれぞれ供給される。例え
ば、ゲート線Ｘ３にはゲート線信号Ｇ３が印加され、ソ
ース線信号がＳ３のタイミングでＨ／２の期間選択され
てそのゲート線に接続された画素電極にＳ３が充電され
る。その後、ゲート線Ｘ３はソース信号が次のタイミン
グＳ８で再度Ｈ／２の期間選択されて黒信号が画素電極
に充電される。このようにして各画素には、１フレーム
の間に画像信号と黒信号が共に供給されて、黒表示期間
が挿入される。しかし、以上説明したようにこの駆動波
形では、画素を充電する時間が１／２に低減することに
なってＴＦＴによる充電の精度を確保することが難しく
なるという問題がある。この問題は高精細化の要求によ
りゲート線の本数Ｎが増えるに従ってどんどん厳しくな
る。

【０００８】この課題を軽減するために、ｎ本（ｎは２
以上の整数）のゲート線に対して同時に黒表示信号を書
き込むという手段がある。この場合は、１回当りゲート
線の選択に与えられる時間は（ｎ／（ｎ＋１））・Ｔ／
Ｎとなり、画像信号の駆動周波数は（ｎ＋１）／ｎ倍に
なる。例えばｎ＝４の場合は、１回当りゲート線の選択
に与えられる時間は０．８・Ｔ／Ｎ、駆動周波数は５／
４＝１．２５倍と、かなり負担が軽減される。ｎ＝４の
場合の具体的な駆動波形の例を図２０に示す。ゲート線
の本数は図１８の場合と同じく１２本としている。この
方法においては、１フレーム期間Ｔを１２・（５／４）
＝１５の区間に分けて駆動する。ソース線信号は入力画
像信号が１．２５倍に周波数変換されるとともに４区間
に１回の黒信号が挿入されたものとなる。ソース線信号
の極性は４＋１区間毎、およびフレーム毎に反転させ
る。ゲート線信号パルスに添付した＋あるいは−の記号
は、そのタイミングで書き込まれるソース信号の極性を
示したものであり、またＢと表示したところでは黒信号
が書き込まれることを示している。動作を説明すると、
例えばゲート線Ｘ１、Ｘ２、Ｘ３、Ｘ４に接続された画
素に順次ソース線信号Ｓ１、Ｓ２、Ｓ３、Ｓ４が書き込
まれたあと、ゲート線Ｘ９、Ｘ１０、Ｘ１１、Ｘ１２に
接続された画素に同時に黒信号が書き込まれ、ついで、
ゲート線Ｘ５、Ｘ６、Ｘ７、Ｘ８に接続された画素に順
次ソース線信号Ｓ５、Ｓ６、Ｓ７、Ｓ８が書き込まれた
あと、ゲート線Ｘ１、Ｘ２、Ｘ３、Ｘ４に接続された画
素に同時に黒信号が書き込まれるというように駆動され
る。この例ではゲート線の本数が１２本と極めて少ない
場合を取り上げているので、画像信号が表示される期間
と黒信号が表示される期間の比はゲート線毎に大きく異
なるが、実際の液晶表示装置では、液晶テレビやモニタ
ーに用いられる１０型以上ものではゲート線数は少なく
とも５００本程度はあるので、その比はどのゲート線に
ついてもほとんど一定となる。また、画面サイズが小さ
く走査線数が１００〜２００本程度の場合には、ｎを減
らして（例えば、ｎ＝２）、前述の比を各ゲート線につ
いて一定に近づけることもできる。

【０００９】

【発明が解決しようとする課題】しかしながら、（ｎ＋
１）／ｎ倍速の駆動では、連続したｎ本のゲート線に接
続された画素のグループを順次同極性の信号で充電した
あと、次のｎ本のゲート線に接続された画素のグループ
を逆極性の信号で充電することになるので、画素間の容
量（例えば、図１８（ｃ）のＣｐｐ３−４など）を介し
た次段画素の充電電圧の影響が、すべての画素に対して
同じ条件でなくなる。すなわち、最初のグループの最終
段以外のゲート線に接続された画素について見れば、次
段画素の充電は同極性であるが、最初のグループの最終
段のゲート線に接続された画素のみは、次段画素の逆極
性の充電の影響を受けることになる。その結果、各グル
ープの最終段の画素の実効電圧が他の段の画素のものと
異なり、ゲート線ｎ本毎に１本の横すじムラが発生する
ことがある。以下、図２１を用いて具体的に説明する。

【００１０】図２１は、図２０と同じ条件（ゲート線数
１２本、ｎ＝４）において最初の６本のゲート線につい
てその駆動波形Ｇ１、Ｇ２、・・、Ｇ６と、それに接続
され任意のソース線に沿った画素１、２、・・、６の充
電電圧波形Ｐ１、Ｐ２、・・、Ｐ６を示したものであ
る。例えば、画素１の充電電圧波形Ｐ１に注目すると、
タイミングｔ０において画素１は正極性のソース線信号
Ｓ１に充電され、タイミングｔ１においては、次段であ
る画素２の充電電圧波形Ｐ２の影響を受けて丸印Ａに示
したように、画素１の電圧はさらにいくらか正方向に増
加する。この波形変化は、タイミングをずらしたＰ２、
Ｐ３についても同様であるが、Ｐ４については様子が異
なる。すなわち、画素４はタイミングｔ３において正極
性の信号に充電されるが、その後タイミングｔ５におい
て、次段画素５が充電電圧波形Ｐ５に示すように逆極性
に充電される影響を受けて丸印Ｂに示したように画素４
の電圧が若干低下する。画素５〜７は充電電圧波形Ｐ
５、Ｐ６に示すように、極性は異なるが実効電圧として
は充電電圧波形Ｐ１〜Ｐ３と同じ振る舞いをする。図示
しないが画素８については、極性が逆であるが実効電圧
としては画素４と同様の振る舞いをする。したがって、
画素４、８など、ゲート線４本ごとに１本の画素のみが
その他の画素よりも実効電圧が低くなり、これにより横
すじムラが発生する。

【００１１】また、その他の駆動方式を適用する場合に
も、画素間の結合容量（寄生容量）に起因する干渉によ
って表示品質が低下する恐れがある。

【００１２】

【課題を解決するための手段】上記目的を実現するため
に本発明の液晶表示装置は以下の構成を有している。

【００１３】すなわち、本発明の液晶表示装置は、液晶
層を挟持して対向する２枚の基板のうち、一方の基板の
対向面側に、走査信号が供給される複数のゲート線及び
画素信号が供給される複数のソース線、ゲート線とソー
ス線の各交差点に対応して設けられた第一のスイッチン
グ素子、第一のスイッチング素子に接続された画素電
極、他方の基板上に形成された対向電極とを少なくとも
備えた液晶表示装置であって、本液晶表示装置は、各画
素電極に画像信号と黒信号を書き込むために各ゲート線
が１フレーム期間内に複数回選択され、黒信号はｎ本
（ｎは２以上の整数）のゲート線が同時に選択されて書
き込まれるように駆動表示されるものであって、画素電
極は画素電極間の一部が接近した近接部を有し、かつ前
記画素電極の接続先であるゲート線に応じてｎ本毎に１
つの割合で近接部が除去されていることを特徴とする。

【００１４】これにより、スプレイ配向からベンド配向
への転移を容易にするための転移核として設けた画素間
の近接部が、画素間の寄生容量として表示に悪影響を与
えるという課題を解消できる。

【００１５】本発明の別の液晶表示装置は、画素間近接
部を例えばＴＦＴなどにより電気的に切断、接続制御で
き、それによりスプレイ−ベンド配向転移に際しては画
素間近接部を接続することによって転移核として働き、
表示動作においては画素間近接部を分離することによっ
て隣接画素間の寄生容量が存在しないように構成したこ
とを特徴としている。

【００１６】この液晶表示装置においても、スプレイ配
向からベンド配向への転移を容易にするための転移核と
して設けた画素間の近接部が、画素間の寄生容量として
表示に悪影響を与える課題を解消できる。この液晶表示
装置は、複数のゲート線を同時に選択して黒信号を書き
込む駆動方法に関連する表示課題のみならず、その他の
駆動方法において画素間容量によって生じる表示課題を
も解消できる。

【００１７】本発明のさらに別の液晶表示装置は、液晶
層を挟持して対向する２枚の基板のうち、一方の基板の
対向面側に、走査信号が供給される複数のゲート線及び
画素信号が供給される複数のソース線、ゲート線とソー
ス線の各交差点に対応して設けられた第一のスイッチン
グ素子、第一のスイッチング素子に接続された画素電
極、他方の基板上に形成された対向電極とを少なくとも
備えた液晶表示装置であって、本液晶表示装置は、各画
素電極に画像信号と黒信号を書き込むために各ゲート線
が１フレーム期間内に複数回選択され、黒信号はｎ本
（ｎは２以上の整数）のゲート線が同時に選択されて書
き込まれるように駆動表示されるものであって、画素電
極は画素電極間の一部が接近した近接部を有し、かつ前
記画素電極の接続先であるゲート線に応じてｎ本毎に１
つの割合で近接部が、例えばＴＦＴなどにより電気的に
切断、接続制御できる構成となっていることを特徴とす
る。

【００１８】この液晶表示装置においても、スプレイ配
向からベンド配向への転移を容易にするための転移核と
して設けた画素間の近接部が、画素間の寄生容量として
表示に悪影響を与えるという課題を解消できる。また、
転移核の数を減らすものではないので、転移時の確実性
がより高いという特徴もある。

【００１９】

【発明の実施の形態】以下、本発明の液晶表示装置につ
いて図面を用いてより具体的に説明する。但し、以降の
図面の説明においては前述の従来例で用いた構成と同じ
部分には重複を避け、同じ符号を付けて説明する。

【００２０】（実施の形態１）図１は実施の形態１の液
晶表示装置におけるアレイ基板上の画素電極構成を表す
平面図である。ゲート線１４、ソース線１５、ＴＦＴ１
６、画素電極１７などの具体的な構成は従来技術におい
て説明した図１８と同じである。また、駆動にあたって
は、ゲート線Ｘ１、Ｘ２、Ｘ３、Ｘ４、・・に図２１あ
るいは図２０に示したゲート線信号Ｇ１、Ｇ２、Ｇ３、
Ｇ４、・・がそれぞれ印加される。すなわち、ｎ＝４と
したときの（ｎ＋１）／ｎ倍速の駆動を行うものとす
る。図１ではゲート線Ｘｇとソース線Ｙｍで制御される
画素電極をＰｇ，ｍと表示している。例えば、ゲート線
Ｘ４とソース線Ｙｍ＋１で制御される画素電極はＰ４，
ｍ＋１と表示している。本実施の形態１では、図１に示
すように、画素電極Ｐ４，ｍと画素電極Ｐ５，ｍとの間
の近接部を取り除いたことに特徴がある。これにより、
図１８（ｃ）のＣｐｐ４−５に相当する画素間容量がな
くなるので、図２１における画素電圧Ｐ４において丸印
Ｂで示した電圧変化（画素間容量Ｃｐｐ４−５を介した
画素電圧Ｐ５の変化に起因するもの）が生じなくなる。
その結果、Ｐ１〜Ｐ３の実効電圧とＰ４の実効電圧の差
が小さくなり、横すじムラが軽減されるものである。こ
の近接部はスプレイ配向をベンド配向に転移させるため
の転移核として導入されたものであるが、このように４
本あたり１つ近接部をなくしてもスプレイ−ベンド配向
転移の動作には差し支えない。

【００２１】なお、図１に示すように隣接画素電極間近
接部は、異なる角度の複数の辺から形成してある。これ
は、近接部でさまざまな向きの電界を発生することによ
って、転移がより容易になるという効果があるからであ
る。図１では９０度異なる辺で構成しているが、これに
限らず、任意の斜め角の辺を組み合わせて構成してもよ
い。

【００２２】上の例では概念をわかりやすく説明するた
めにｎ＝４としたが、一般に、ゲート線のｎ本のグルー
プの最終段と次のｎ本のグループの初段との間の画素間
容量を小さくすることによって同様の効果が得られるこ
とはいうまでもない。

【００２３】図２は、本実施の形態１の別の例を示した
ものである。図２（ａ）には画素構成を示す平面図、図
２（ｂ）には、Ａ−Ｂに沿った経路の断面図を示してあ
る。また、その等価回路をゲート線駆動回路４０、ソー
ス線駆動回路４１とともに図３に示してある。この例
は、図１の構成に蓄積容量線２０を追加したものであ
る。これにより、各画素電極には蓄積容量Ｃｓｔが追加
される。蓄積容量を効率よく形成するために、厚い平坦
化層２３ではなく、薄いゲート絶縁層２１を利用する。
例えば、画素Ｐ３，ｍの蓄積容量は、図２（ｂ）に示す
ように、ソース線と同じレベルの層（蓄積容量形成用電
極）３０と、ゲート線と同じレベルの層（蓄積容量線）
２０との間に形成する。画素電極１７と層３０とは、コ
ンタクトホール３２を介して接続されている。そして、
本実施の形態１の特徴は図１と同様に、画素Ｐ４，ｍと
画素Ｐ５，ｍとの間の近接部を取り除いたことにある。
その結果、画素間容量Ｃｐｐ４−５が無視できるように
なり、すでに述べたと同じ理由により横すじムラが軽減
される。

【００２４】本実施の形態１では隣接画素間の近接部の
下部に蓄積容量線２０が配置されているので、蓄積容量
線２０と画素電極１７の間に電圧を印加することにより
隣接画素間の近接部において、縦方向（基板に垂直な方
向）の電界を作りやすい。これにより、より確実にスプ
レイ配向からベンド配向へ転移させることができる。

【００２５】また、図１の構成で高コントラストの表示
を行うには、画素の間隙部をブラックマトリクスなどで
被い、ここからの光もれを遮光する必要がある。これは
開口率を低下させ、表示が暗くなってしまうからであ
る。本実施の形態１では隣接画素間の近接部の下部に蓄
積容量線２０が配置されている。この遮光効果により特
に開口率を低下させることなく、コントラストの高い表
示が行えるという特徴がある。

【００２６】なお、本実施の形態１では画素間近接部を
蓄積容量線２０に重ねる例を示したが、これに代えてゲ
ート線１４、あるいはソース線１５に重ねることによっ
ても同様の効果が得られることは言うまでもない。

【００２７】（実施の形態２）上記実施の形態１の方法
では、隣接画素間の容量をすべて取り除くことなく、画
素間での実効電圧の差を軽減させることができた。本実
施の形態２では、表示動作時には隣接画素間の容量をす
べて取り除いて実効電圧の差を根本的になくすことによ
り横すじムラを確実になくすことができるものである。

【００２８】図４（ａ）は本実施の形態２の液晶表示装
置におけるアレイ構成の一部を表す平面図である。図４
（ｂ）は、図４（ａ）におけるＡ−Ｂ経路に沿った断面
図、図４（ｃ）は等価回路を示している。本実施の形態
２でも、（ｎ＋１）／ｎ倍速駆動を行い、ｎ＝４の場合
を例にとり、かつ図２と同じく蓄積容量線２０を用いて
蓄積容量Ｃｓｔを形成しているが、実施の形態１と異な
るのは、ｎ本のゲート線グループの最終段のみ画素間近
接部を取り除くのではなく、スプレイ−ベンド配向転移
を行うときにはすべての画素間近接部を転移核として使
い、表示動作のときには、すべての画素間近接部を電気
的に絶縁隔離することである。表示動作のときにすべて
の画素間近接部を電気的に絶縁隔離するために、すべて
の画素において第二のスイッチング素子（第二のＴＦ
Ｔ）３１を導入したことに特徴がある。

【００２９】例えば、画素Ｐ４，ｍは、表示用の画素電
極１７−４と、画素間近接部形成用電極１７−４ａより
なり、図４（ｂ）に示すように、１７−４はコンタクト
ホール３４を介して、１７−４ａはコンタクトホール３
３を介して、第二のＴＦＴ３１のソース電極３５とドレ
イン電極３６にそれぞれ接続されている。第二のＴＦＴ
３１を制御するゲート電極は蓄積容量線２０であり、ス
プレイ−ベンド配向転移を行うときには蓄積容量線２０
の電圧を高くして第二のＴＦＴ３１を導通にして表示用
の画素電極１７−４と画素間近接部形成用電極１７−４
ａとを接続する。これにより、画素間近接部に高い電界
を発生させることができ、効率のよい転移核となる。表
示動作の場合には、蓄積容量線２０は低電圧（Ｖｓｔ）
に保つことができるので第二のＴＦＴ３１は遮断状態と
なり、表示用の画素電極１７−４と画素間近接部形成用
電極１７−４ａとは電気的に切り離される。その結果、
表示動作時には、画素間近接部に起因する画素間容量を
ほぼ取り除くことができるので、図２１の丸印ＡやＢに
示すような電圧の変化をほぼなくすことができ、横すじ
ムラを解消できる。なお、この第二のスイッチング素子
３１を導入するための新たなプロセスは一切必要なく、
従来のＴＦＴアレイ形成プロセスをそのまま適用して、
マスク設計の変更のみで対応できる。

【００３０】図５は本実施の形態２における他の例を示
したもので、図５（ａ）はアレイ構成の一部を表す平面
図、図５（ｂ）は、図５（ａ）におけるＡ−Ｂ経路に沿
った断面図、図５（ｃ）は等価回路を示している。本実
施の形態２でも、（ｎ＋１）／ｎ倍速駆動を行い、ｎ＝
４の場合を例にとり、かつ蓄積容量線２０を用いて蓄積
容量Ｃｓｔを形成していることは図４の場合と同様であ
る。図４では、第二のスイッチング素子（第二のＴＦ
Ｔ）３１の制御ゲート電極として蓄積容量線２０を用い
ていたが、図５に示す本実施の形態２ではその制御ゲー
ト電極としてゲート線１４を用いているところが異な
る。

【００３１】例えば、画素電極Ｐ３，ｍは、表示用画素
電極１７−３と画素間近接部形成用電極１７−３ａより
なり、図５（ｂ）に示すように、１７−３はコンタクト
ホール３４を介して、１７−３ａはコンタクトホール３
３を介して、第二のＴＦＴ３１のドレイン電極３６とソ
ース電極３５にそれぞれ接続されている。スプレイ−ベ
ンド配向転移を行うときにはゲート線１４に高電圧を印
加して第二のＴＦＴ３１を導通状態にすることによっ
て、表示用の画素電極１７−３と画素間近接部形成用電
極１７−３ａとを接続する。これにより、画素間近接部
に高い電界を発生させることができ、効率のよい転移核
となる。また、表示動作において、ゲート線１４は、短
い選択期間を除いて低電圧に保たれるので、表示用の画
素電極１７−３と画素間近接部形成用電極１７−３ａと
は電気的に切り離されている。例えば、ゲート線Ｘ３が
選択されて画素電極Ｐ３，ｍに画像信号が充電されたあ
とは、ゲート線Ｘ３の電位は低レベルとなり、これで制
御される第二のＴＦＴ３１は遮断状態に保たれるので、
画素間近接部形成用電極１７−３ａは表示用画素電極１
７−３と電気的に分離された状態になる。したがって、
次段であるゲート線Ｘ４が選択されて画素電極Ｐ４，ｍ
に逆極性の電圧が供給されてもそれが画素Ｐ３，ｍに影
響を与えることはないので、図２１の丸印ＡやＢに示す
ような電圧の変化をほぼなくすことができ、横すじムラ
を解消できる。なお、図５の構成においても、第二のス
イッチング素子３１を導入するための新たなプロセスは
一切必要なく、従来のＴＦＴアレイ形成プロセスをその
まま適用して、マスク設計の変更のみで対応できる。

【００３２】なお、ここでは駆動方法が、（ｎ＋１）／
ｎ倍速駆動であるとして本発明の有用性を説明したが、
本実施の形態２の画素構造は、駆動方法いかんにかかわ
らず画素間の寄生容量に起因する表示品質の劣化を防ぐ
のに有効である。ｎラインへの黒データのまとめ書きを
行わない場合（例えば、図１９の駆動波形）や、黒書き
こみ自体を行わない通常の駆動の場合でも、表示パター
ンによっては画素間の干渉に起因してクロストークなど
画質の劣化が発生することがあるが、本発明を適用する
ことによりそれらの劣化を抑制できる。

【００３３】例えば、各画素に図６に示すような極性の
信号電圧を与えるドット反転駆動において、上下に隣接
する画素間に近接部が形成されて、結合容量（寄生容
量）が存在する場合を考える。図７は各部の電圧を示す
ものである。図７中に丸で囲んだＣ部に示すように、正
電圧が書き込まれた画素にはその下の画素から負方向の
結合電圧が重畳され、同様にＤ部に示すように負電圧が
書き込まれた画素にはその下の画素から正方向の結合電
圧が重畳される。書き込み信号とは逆極性の電圧が重畳
されているので電圧ロスが生じ、コントラストや輝度が
不足したり、より出力電圧の高い駆動ドライバーを用い
る必要が生じて製造コストが上昇したりする。また、こ
の結合電圧の量は１つ下の画素に充電される電圧によっ
て異なるため、仮に上下画素が同極性に充電される場合
でも、表示むらを引き起こす場合がある。

【００３４】本実施の形態２のように、近接部を電気的
に切断できるように構成し、表示時には隣接画素間の結
合容量（寄生容量）をなくすように駆動信号を与えれ
ば、これらの課題を低減あるいは解消することができ
る。

【００３５】ここで、図４と図５の構成について、即
ち、第二のスイッチング素子３１の接続先の違いについ
て、それぞれの固有の利点を説明する。まず、図５につ
いて説明すると、ここでは第二のスイッチング素子（第
二のＴＦＴ）３１の制御電極としてゲート線１４を用い
ている。ゲート線１４は画素充電に用いる第一のスイッ
チング素子（ＴＦＴ）１６の開閉に用いられており、特
別の電位を与えなくてもオフ期間にはスイッチング素子
をオフにする電位が与えられている。すなわち、第二の
ＴＦＴ３１をオフにするための特別な工夫が不要であ
り、コスト増や駆動回路の複雑化を招かないという利点
がある。また、１７−３ａなどの画素間近接部形成用電
極にも毎フィールド充電が行われるので、画素間近接部
形成用電極に生じた静電気により表示が乱されることが
ない。

【００３６】一方、そのデメリットとしては、順走査と
逆走査における画素電位変動特性の差が挙げられる。順
走査の場合は、上記の説明のように、図５（ａ）におい
てゲート線Ｘ３の走査を終了して画素間近接部形成用電
極１７−３ａを電気的に切り離した後に、ゲート線Ｘ４
を走査して表示用画素電極１７−４への充電を行うの
で、表示用画素電極１７−３の電位への影響はない。逆
操作の場合は、ゲート線Ｘ４を走査して表示用画素電極
１７−４への充電が完了した後に、ゲート線Ｘ３を走査
する。このとき、画素間近接部形成用電極１７−３ａに
も充電が行われ、表示用画素電極１７−４の電位が変動
する。

【００３７】図４に示すように、第二のスイッチング素
子（第二のＴＦＴ）３１の制御電極として蓄積容量線２
０を用いた場合には、表示の際には画素間近接部形成用
電極は常に電気的に切り離された状態にあるので、順走
査と逆走査において画素電位変動特性は等しくなる。し
たがって、ビデオカメラ用の液晶パネル等のように上下
反転させて使用される場合においても、表示時に性能に
差が生じないという利点がある。また、逆走査時に画素
電位が低下することもない。

【００３８】一方、図４の構成では蓄積容量線２０の電
位を第二のスイッチング素子（第二のＴＦＴ）３１をオ
フ状態にする電位に設定する必要がある。但し、これが
完全なオフ状態にあると、画素間近接部形成用電極が長
期に渡ってフローティング状態になり、静電気の影響等
により表示が乱れることがある。この現象を避けるため
には、蓄積容量線２０の電位を変動させて第二のスイッ
チング素子（第二のＴＦＴ）３１を定期的にオン状態に
したり、第二のスイッチング素子（第二のＴＦＴ）３１
にわずかな導電性を持たせるように蓄積容量線２０の電
位を設定したりすればよい。

【００３９】なお、図４や図５を用いた上記の説明で
は、近接部は蓄積容量線２０の上にあるものとしたが、
これは、図８や図９に示すようにゲート線１４の上にあ
っても構わないし、図１０や図１１に示すように配線と
重畳しない部分にあっても構わない。いずれの場合も上
記の説明と同様に、画素間の結合容量（寄生容量）をな
くして表示むらを低減・解消することができる。なお、
第二のスイッチング素子３１における制御電極の接続先
を選ぶことにより、上記の説明と同様の効果を得ること
ができる。すなわち、これを蓄積容量線２０に接続した
もの（図８、図１０）には図４と同様の固有の利点が、
ゲート線１４に接続したもの（図９、図１１）には図５
と同様の固有の利点がある。

【００４０】次に、近接部を配置する位置の違いによる
固有の利点を説明する。蓄積容量線２０上、あるいはゲ
ート線１４上に近接部がある場合の第１の利点は、転移
操作時に蓄積容量線２０やゲート線１４の電位を工夫す
ることにより、液晶中の縦電界を強めることができ、転
移を容易にすることができることである。第２の利点
は、蓄積間隙部からの光もれを蓄積容量線２０が遮って
いるので、特別にブラックマトリクスを形成しなくても
コントラストが高いこと、すなわち高コントラストと開
口率が両立することにある。

【００４１】ゲート配線の幅が１５ミクロン程度以下の
場合に、近接部をゲート線１４上に形成するとゲート配
線の太さの制約により、十分な転移性能が得られない場
合がある。そのような場合には蓄積容量線２０上に形成
するのが望ましい。

【００４２】ゲート線１４上に近接部を形成した場合に
は、蓄積容量配線上での設計自由度が高まり、蓄積容量
線２０を無駄なく利用することができる。これにより、
開口率をさらに向上させたり、蓄積容量を大きくして液
晶表示装置の動作安定性を高めたりすることができる。
また、蓄積容量をゲート線１４上に形成すれば蓄積容量
線２０をなくすことができ、この場合にも高開口率化を
図ることができる。

【００４３】開口率またはコントラストの少なくともい
ずれかが重視されない場合には、配線上をはずして画素
の近接部を形成する構成も有力である。この構成では、
図１０や図１１に示すように配線と画素の重なり部が単
純な形状（図１０、１１では長方形）となるので、製造
プロセスにおいて配線層と画素電極層の間に合わせずれ
が生じた場合にも両者の重なり面積、即ち結合容量が変
動しにくい。このため、製造バラツキが表示性能の差と
して現れにくく、歩留りが高まるという利点がある。

【００４４】さらに、ゲート線１４に沿った方向に隣接
する画素間に近接部が形成されている場合にも、本実施
の形態２の方法は有効である。例えば、図１２や図１３
のように近接部がソース配線上に形成されている場合な
どである。この場合は、近接部を電気的に切断すること
により、表示時にはゲート線１４に沿った方向（図１
２、１３では横方向）に隣接する画素間の結合容量（寄
生容量）がなくなる。この結合容量が存在すると、左右
に隣接する画素を逆極性に充電するドット反転駆動やカ
ラム反転（列反転）駆動の場合には、画素への書き込み
時に隣接画素から逆方向のカップリング電圧が重畳され
て電圧ロスが生じる。また、隣接画素との極性関係に関
わらず、左右に隣接する画素の表示データによりカップ
リング量が異なるので表示むらが生じる。表示時に画素
間近接部を電気的に切断して結合容量（寄生容量）をな
くせば、上記の電圧ロスや表示むらを低減あるいは解消
することができる。第二のスイッチング素子３１におけ
る制御電極の接続先については、これを蓄積容量線２０
に接続したもの（図１２）には図４のものと同様の固有
の利点が、ゲート線１４に接続したもの（図１３）には
図５のものと同様の固有の利点がある。

【００４５】なお、本実施の形態２の説明において、表
示動作のときにはすべての画素間近接部を電気的に絶縁
隔離すると説明したが、例えば表示エリアの外にあるダ
ミー画素など、直接表示に関わらないものはその限りで
はない。

【００４６】繰り返しになるが、本実施の形態２におい
て、図４、図５、および図８から図１３を例として説明
した画素構造は、駆動方法いかんにかかわらず画素間の
寄生容量に起因する表示品質の劣化を防ぐのに有効であ
る。ドット反転駆動、ライン反転駆動（行反転駆動）、
カラム反転駆動（列反転駆動）、フレーム反転駆動など
といった通常の駆動を行った場合でも表示パターンによ
っては画素間の電位干渉に起因してクロストークなど画
質の劣化が発生することがあるが、本発明を適用するこ
とによりそれらの劣化を抑制できる。

【００４７】（実施の形態３）実施の形態２に示す図４
や図５、あるいは図８から図１３の構成に基づくもので
あっても、もちろん、場合によっては実施の形態１のよ
うに、ｎ本のゲート線のグループの最終段と次のグルー
プの初段との間の画素間近接部のみに第二のスイッチン
グ素子３１を設けて電気的に切断できるように構成して
もよい。本実施の形態３は、実施の形態２で説明した画
素間近接部をＴＦＴなどの第二のスイッチング素子３１
で電気的に絶縁隔離する構成を、ｎ本のゲート線のグル
ープの最終段と次のグループの初段との間の画素間近接
部のみに設けたものである。

【００４８】こうすることによって、実施の形態１で説
明したのと同様に、ｎ本の走査線にまとめて黒データを
書きこむ図２０の駆動法における横すじムラを軽減する
ことができる。また、転移時にはすべての画素間に近接
部が存在するので、実施の形態１のものに比べて、スプ
レイ−ベンド配向転移の確実性が高いという特長もあ
る。

【００４９】なお、本実施の形態３において、第二のス
イッチング素子３１の制御電極は、ゲート線１４に接続
しても構わないし、蓄積容量線２０に接続しても構わな
い。それぞれの固有の利点は、実施の形態２で述べたも
のと同じである。即ち、ゲート線１４に制御電極を接続
した場合には、第二のＴＦＴ３１をオフにするための特
別な工夫が不要でありコスト増や駆動回路の複雑化を招
かないという点と、画素間近接部形成用電極にも毎フィ
ールド充電が行われるので画素間近接部形成用電極に生
じた静電気により表示が乱されることがないという点に
特長がある。一方、蓄積容量線２０に制御電極を接続し
た場合には、順走査と逆走査における表示特性が等しい
という利点がある。蓄積容量線２０に制御電極を接続し
た場合に静電気の影響を避けるためには、本実施の形態
３においても、蓄積容量線２０の電位を変動させて第二
のスイッチング素子（第二のＴＦＴ）３１を定期的にオ
ン状態にしたり、第二のスイッチング素子（第二のＴＦ
Ｔ）３１にわずかな導電性を持たせるように蓄積容量線
２０の電位を設定したりすればよい。原理は、第２の実
施形態と同様であるので詳細な説明は省略する。

【００５０】また、本実施の形態３においても、画素間
近接部は、蓄積容量線２０、ゲート線１４、あるいはソ
ース線１５に重ねても構わないし、これらのいずれとも
重ならない構成をとることもできる。その固有の効果は
実施の形態２で述べたものと同様である。

【００５１】なお、実施の形態１と実施の形態３の主な
目的は、互いに異なるタイミングで画像データが書き込
まれる画素間の容量結合に起因する表示むらの低減であ
る。ソース線１５上に画素間近接部を設けた場合には、
ソース線１５を挟んで隣接する画素が別のゲート線１４
に属している場合に特に有効である。このようなものの
例としては、図１４のデルタ配列や、図１５に示す配列
をあげることができる。いずれの例も４本を１つのグル
ープとして駆動を行う場合に対応するもので、４本目の
ゲート線に属している画素Ｐ４，ｍと、５本目のゲート
線に属している画素Ｐ５，ｍ−１、およびＰ５，ｍ＋１
の間（図１４、１５中に破線の楕円で示すＡ部分）の画
素電極近接部が除去された形になっている。すなわち、
ｎ本のゲート線を１つのグループとして図２０に示すよ
うな駆動を行なう場合、ある駆動グループの最終段に相
当する画素と次のグループの初段に相当する画素の間に
は画素電極近接部が形成されず、その他の部分に画素電
極近接部が形成されている。なお、図１４と図１５では
画素電極近接部が物理的に形成されていない例を示して
いるが、実施の形態３で説明したように、この部分の電
極近接部がスイッチング素子により電気的に切り離せる
ようにしておいてもよい。

【００５２】なお、上記の実施の形態１と実施の形態３
における説明では、ｎ本のゲート線が同時に選択されて
黒信号が書き込まれるものとして説明を行なったが、図
２１を用いた課題説明からも明らかなように、画像信号
電圧の極性が変化しない部分とその極性が変化する部分
が混在していれば、これが横すじ等の要因となり得る。
従って、実施の形態１と実施の形態３で説明した構成
は、他の駆動法を用いた場合にも適用できる場合があ
る。すなわち、複数のゲート線を単位としたグループの
中では画像信号電圧の極性が一定で、次のグループとの
間で画像信号電圧の極性が反転される駆動であれば、黒
信号の同時書き込みがない場合でも、本発明の効果を得
ることができる。本発明の第１実施形態、あるいは第３
実施形態が有効なものの一例として、各画素の信号極性
が図１６のようになっている４ラインドット反転を挙げ
ることができる。

【００５３】さらに、上記の第１から第３の実施形態の
構成はいずれも、各実施形態における平面図に示される
ような、画素電極近接部が異なる角度の複数の辺からな
り、液晶層内に異なる方向の電界を発生できるようにし
た場合に好適である。このようにすると、単に２つの電
極が直線を挟んで対峙している構成に比べて、転移走査
時に液晶層内に複数方向の電界を発生させたり、単位面
積あたりの近接部の長さを増加させることができて、よ
り容易で確実に転移が起こるようになる。

【００５４】一方で、このような構成は画素間の結合容
量を増加させるが、上記の第１から第３の実施形態のい
ずれかの構成を用いれば、この結合容量によって生じる
画質上の課題を解決できる。

【００５５】以上の本実施形態においては、画素電極と
ＴＦＴとが重ならない状態を図示して説明したが、これ
は図面の複雑化を避けるためにそのようにしたものであ
り、実際には画素電極は開口率を大きくするためにＴＦ
Ｔと重ねることが望ましい。

【００５６】その他、図示した例はあくまで本発明の概
念の理解を助けるためのものであり本発明はこれらに限
定されるものではない。例えば、スイッチング素子はア
モルファスシリコン半導体によるボトムゲート型ＴＦＴ
を用いたが、これに代えてポリシリコンによるトップゲ
ート型ＴＦＴを用いてもよい。また、平坦化層２３はカ
ラーフィルタ層と兼用してもよい。また、図２（ｂ）な
ど、アレイ基板の断面図において、通常は平坦化層２３
とその下の層（ソース線と同じレベルの層（蓄積容量形
成用電極）３０など）の間には保護絶縁層がさらに存在
するが、図面の複雑化を避けるため表示していない。

【００５７】

【発明の効果】以上のように本発明によれば、ベンド配
向方式の液晶表示装置において黒挿入を行うために（ｎ
＋１）／ｎ倍速駆動（ｎは２以上の整数）するに際し
て、スプレイ配向からベンド配向への転移を容易にする
ための転移核として設けた画素間の近接部が画素間の寄
生容量となって表示に悪影響を与えるという課題を、新
たなプロセスを導入することなく解消することができ
る。

【００５８】その第一の方法としては、ゲート線をｎ本
のグループに分割したとき、各グループの最終段と次の
グループの初段に相当する画素間の近接部を取り除くも
のである。これにより、ｎ本毎に発生する横すじむらを
軽減する。

【００５９】第二の方法として、すべての画素におい
て、表示用画素電極と、近接部形成用電極の間を例えば
ＴＦＴスイッチング素子により電気的に切り離すことが
できる構成とする。これにより、スプレイ−ベンド配向
転移時は近接部が転移核として有効に働くとともに表示
動作においては画素間の寄生容量をなくすことができる
ので横すじむらなどの表示課題を解消できる。特に第二
の方法は、駆動方法にかかわらず表示品質の確保に効果
がある。

【００６０】その結果、応答速度が速く、視野角に優れ
たＯＣＢモード液晶表示装置の表示画質を高品位に保つ
ことができ、その産業的利用価値が高いものとなる。

【図面の簡単な説明】

【図１】実施の形態１の液晶表示装置における画素電極
構成を表す平面図

【図２】（ａ）実施の形態１の液晶表示装置において別
の構成例を表す平面図（ｂ）実施の形態１の液晶表示装置において別の構成例
を表す断面図

【図３】実施の形態２の液晶表示装置の回路構成図

【図４】（ａ）実施の形態２の液晶表示装置おける画素
電極構成を表す平面図（ｂ）実施の形態２の液晶表示装置における画素電極構
成を表す断面図（ｃ）実施の形態２の液晶表示装置における画素電極構
成の等価回路図

【図５】（ａ）実施の形態２の液晶表示装置における別
の画素電極構成を表す平面図（ｂ）実施の形態２の液晶表示装置における別の画素電
極構成を表す断面図（ｃ）実施の形態２の液晶表示装置における別の画素電
極構成の等価回路図

【図６】ドット反転駆動の画素電圧極性を説明する平面
図

【図７】ドット反転駆動における駆動波形図

【図８】実施の形態２の液晶表示装置における別の画素
電極構成を表す平面図

【図９】実施の形態２の液晶表示装置における別の画素
電極構成を表す平面図

【図１０】実施の形態２の液晶表示装置における別の画
素電極構成を表す平面図

【図１１】実施の形態２の液晶表示装置における別の画
素電極構成を表す平面図

【図１２】実施の形態２の液晶表示装置における別の画
素電極構成を表す平面図

【図１３】実施の形態２の液晶表示装置における別の画
素電極構成を表す平面図

【図１４】デルタ配列を表す平面図

【図１５】別の画素配列を表す平面図

【図１６】４ラインドット反転駆動の画素電圧極性を説
明する平面図

【図１７】液晶層の配向状態を説明する断面図

【図１８】（ａ）従来の液晶表示パネルにおける画素電
極構成を表す平面図（ｂ）従来の液晶表示パネルの図１８（ａ）におけるＡ
−Ｂ部分の断面図（ｃ）従来の液晶表示パネルの等価回路図

【図１９】２倍速駆動における駆動波形図

【図２０】５／４倍速駆動における駆動波形図

【図２１】５／４倍速駆動における画素電圧の応答波形
図

【符号の説明】

１〜８画素１０，１１基板１２液晶層１３液晶分子１４ゲート線１４ａゲート電極１５ソース線１５ａソース電極１６スイッチング素子（ＴＦＴ）１７画素電極１８，３２，３３，３４コンタクトホール１９ドレイン電極２０蓄積容量線２１ゲート絶縁層２２半導体層２３平坦化層３０蓄積容量形成用電極３１第二のスイッチング素子（第二のＴＦＴ）３５第二のスイッチング素子のソース電極３６第二のスイッチング素子のドレイン電極４０ゲート線駆動回路４１ソース線駆動回路

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H090 HB08Y JB02 MA01 MA07 MA17 MB14 2H092 JA26 JA29 JA38 JA42 JA46 JB05 JB13 JB23 JB32 JB38 JB51 JB57 JB58 JB63 JB69 JB71 JB77 KA04 KA05 KA12 KA18 KA22 KB04 KB14 KB23 KB25 MA08 MA12 MA35 MA37 NA04 NA25 NA29 PA02 QA18

Claims

【特許請求の範囲】

【請求項１】液晶層を挟持して対向する２枚の基板の
うち、一方の基板の対向面側に、走査信号が供給される
複数のゲート線及び画素信号が供給される複数のソース
線、前記ゲート線とソース線の各交差点に対応して設け
られた第一のスイッチング素子、前記第一のスイッチン
グ素子に接続された画素電極、他方の基板上に形成され
た対向電極と、を少なくとも備えた液晶表示装置であっ
て、前記液晶表示装置は、前記各画素電極に画像信号と
黒信号を書きこむために前記各ゲート線が１フレーム期
間内に複数回選択され、前記黒信号はｎ本（ｎは２以上
の整数）のゲート線が同時に選択されて書きこまれるよ
うに駆動表示されるものであって、前記画素電極は隣接
する画素電極間の一部が接近した近接部を有し、かつ、
前記画素電極の接続先であるゲート線に応じてｎ本毎に
１つの割合で前記近接部が除去されていることを特徴と
するＯＣＢモードで動作する液晶表示装置。
【請求項２】前記画素電極間の近接部は前記ゲート
線、あるいは前記ソース線と重なるように形成されてい
ることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】前記液晶表示装置はさらに前記画素電極
との間に蓄積容量を形成するための蓄積容量線を備え、
前記画素電極間の近接部は前記蓄積容量線と重なるよう
に形成されていることを特徴とする請求項１に記載の液
晶表示装置。
【請求項４】前記画素電極間の近接部は、異なる角度
の複数の辺からなり、液晶層内に異なる方向の電界を発
生できるようにしたことを特徴とする請求項１から３の
いずれか１項に記載の液晶表示装置。
【請求項５】液晶層を挟持して対向する２枚の基板の
うち、一方の基板の対向面側に、走査信号が供給される
複数のゲート線及び画素信号が供給される複数のソース
線、前記ゲート線とソース線の各交差点に対応して設け
られた第一のスイッチング素子、前記第一のスイッチン
グ素子に接続された画素電極、他方の基板上に形成され
た対向電極と、を少なくとも備えた液晶表示装置であっ
て、前記画素電極は隣接する画素電極間の一部が接近し
た近接部を有し、かつ、前記近接部は電気的に切断でき
るように構成されていることを特徴とするＯＣＢモード
で動作する液晶表示装置。
【請求項６】前記画素電極間の近接部は前記ゲート
線、あるいは前記ソース線と重なるように形成されてい
ることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】前記液晶表示装置はさらに前記画素電極
との間に蓄積容量を形成するための蓄積容量線を備え、
前記画素電極間の近接部は前記蓄積容量線と重なるよう
に形成されていることを特徴とする請求項５に記載の液
晶表示装置。
【請求項８】前記画素電極と前記近接部が、第二のス
イッチング素子を介して接続されていることを特徴とす
る請求項５から７のいずれか１項に記載の液晶表示装
置。
【請求項９】前記第二のスイッチング素子の制御端子
は前記ゲート線に接続されていることを特徴とする請求
項８に記載の液晶表示装置。
【請求項１０】前記第二のスイッチング素子の制御端
子は前記蓄積容量線に接続されていることを特徴とする
請求項８に記載の液晶表示装置。
【請求項１１】前記画素電極間の近接部は、異なる角
度の複数の辺からなり、液晶層内に異なる方向の電界を
発生できるようにしたことを特徴とする請求項５から１
０のいずれか１項に記載の液晶表示装置。
【請求項１２】表示領域の全画素において、前記近接
部が前記画素電極から電気的に切断できるように構成さ
れている請求項５から１１のいずれか１項に記載の液晶
表示装置。
【請求項１３】液晶層を挟持して対向する２枚の基板
のうち、一方の基板の対向面側に、走査信号が供給され
る複数のゲート線及び画素信号が供給される複数のソー
ス線、前記ゲート線とソース線の各交差点に対応して設
けられた第一のスイッチング素子、前記第一のスイッチ
ング素子に接続された画素電極、他方の基板上に形成さ
れた対向電極と、を少なくとも備えた液晶表示装置であ
って、前記液晶表示装置は、前記各画素電極に画像信号
と黒信号を書きこむために前記各ゲート線が１フレーム
期間内に複数回選択され、前記黒信号はｎ本（ｎは２以
上の整数）のゲート線が同時に選択されて書きこまれる
ように駆動表示されるものであって、前記画素電極は隣
接する画素電極間の一部が接近した近接部を有し、か
つ、前記画素電極の接続先であるゲート線に応じてｎ本
毎に１つの割合で前記近接部が前記画素電極から電気的
に切断できるように構成されていることを特徴とするＯ
ＣＢモードで動作する液晶表示装置。
【請求項１４】前記画素電極間の近接部は前記ゲート
線、あるいは前記ソース線と重なるように形成されてい
ることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】前記液晶表示装置はさらに前記画素電
極との間に蓄積容量を形成するための蓄積容量線を備
え、前記画素電極間の近接部は前記蓄積容量線と重なる
ように形成されていることを特徴とする請求項１３に記
載の液晶表示装置。
【請求項１６】前記画素電極と前記近接部が、第二の
スイッチング素子を介して接続されていることを特徴と
する請求項１３から１５のいずれか１項に記載の液晶表
示装置。
【請求項１７】前記第二のスイッチング素子の制御端
子は前記ゲート線に接続されていることを特徴とする請
求項１６に記載の液晶表示装置。
【請求項１８】前記第二のスイッチング素子の制御端
子は前記蓄積容量線に接続されていることを特徴とする
請求項１６に記載の液晶表示装置。
【請求項１９】前記画素電極間の近接部は、異なる角
度の複数の辺からなり、液晶層内に異なる方向の電界を
発生できるようにしたことを特徴とする請求項１３から
１８のいずれか１項に記載の液晶表示装置。
【請求項２０】液晶層を挟持して対向する２枚の基板
のうち、一方の基板の対向面側に、走査信号が供給され
る複数のゲート線及び画素信号が供給される複数のソー
ス線、前記ゲート線とソース線の各交差点に対応して設
けられた第一のスイッチング素子、前記第一のスイッチ
ング素子に接続された画素電極、他方の基板上に形成さ
れた対向電極と、を少なくとも備えた液晶表示装置であ
って、前記液晶表示装置は、前記ゲート線のｎ本（ｎは
２以上の整数）おきに画像信号電圧の極性が反転されて
駆動表示されるものであって、前記画素電極は隣接する
画素電極間の一部が接近した近接部を有し、かつ、前記
画素電極の接続先であるゲート線に応じてｎ本毎に１つ
の割合で前記近接部が除去されていることを特徴とする
ＯＣＢモードで動作する液晶表示装置。
【請求項２１】液晶層を挟持して対向する２枚の基板
のうち、一方の基板の対向面側に、走査信号が供給され
る複数のゲート線及び画素信号が供給される複数のソー
ス線、前記ゲート線とソース線の各交差点に対応して設
けられた第一のスイッチング素子、前記第一のスイッチ
ング素子に接続された画素電極、他方の基板上に形成さ
れた対向電極と、を少なくとも備えた液晶表示装置であ
って、前記液晶表示装置は、前記ゲート線のｎ本（ｎは
２以上の整数）おきに画像信号電圧の極性が反転されて
駆動表示されるものであって、前記画素電極は隣接する
画素電極間の一部が接近した近接部を有し、かつ、前記
画素電極の接続先であるゲート線に応じてｎ本毎に１つ
の割合で前記近接部が前記画素電極から電気的に切断で
きるように構成されていることを特徴とするＯＣＢモー
ドで動作する液晶表示装置。