JP2003273318A - Electric power semiconductor module - Google Patents
Electric power semiconductor moduleInfo
- Publication number
- JP2003273318A JP2003273318A JP2002068576A JP2002068576A JP2003273318A JP 2003273318 A JP2003273318 A JP 2003273318A JP 2002068576 A JP2002068576 A JP 2002068576A JP 2002068576 A JP2002068576 A JP 2002068576A JP 2003273318 A JP2003273318 A JP 2003273318A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- power semiconductor
- semiconductor module
- substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 8
- 229920005989 resin Polymers 0.000 claims abstract description 4
- 239000011347 resin Substances 0.000 claims abstract description 4
- 230000002093 peripheral effect Effects 0.000 claims description 39
- 239000000853 adhesive Substances 0.000 claims description 6
- 230000001070 adhesive effect Effects 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 36
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005476 soldering Methods 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 4
- 229920002379 silicone rubber Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- WUUZKBJEUBFVMV-UHFFFAOYSA-N copper molybdenum Chemical compound [Cu].[Mo] WUUZKBJEUBFVMV-UHFFFAOYSA-N 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高耐圧,大電流の
電力用半導体モジュールに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor module having high withstand voltage and large current.
【0002】[0002]
【従来の技術】周知の通り、複数個の半導体チップが結
線され、1つのパッケージ内に収められた電力用半導体
モジュールでは、高耐圧化及び大電流化を実現するため
に、所定以上の絶縁耐圧を確保することが必要とされ
る。従来では、例えばAC6kV(商用周波電源1分間
印可の条件下、定格3.3kV/1200A)の絶縁耐
圧を確保し得る電力用半導体モジュールが知られてい
る。2. Description of the Related Art As is well known, in a power semiconductor module in which a plurality of semiconductor chips are connected and housed in one package, in order to realize a high breakdown voltage and a large current, a dielectric breakdown voltage higher than a predetermined level is required. Is required to be secured. Conventionally, there has been known a power semiconductor module capable of ensuring an withstand voltage of, for example, AC 6 kV (rated 3.3 kV / 1200 A under a condition where a commercial frequency power source is applied for 1 minute).
【0003】図8の(a)及び(b)は、それぞれ、従
来知られた電力用半導体モジュールの本体外観をあらわ
す平面図及び縦断面説明図である。ここでは、電力用半
導体モジュールの一例として、ダイオードモジュールを
取り上げる。このダイオードモジュール80では、パッ
ケージ82の上面側で、外部電極(アノード電極83及
びカソード電極84)が露出され、これらの電極間を通
過するように、溝部82aが形成されている。溝部82
aは、アノード電極83とカソード電極84との間で所
定以上の絶縁沿面距離を確保するように形成されてい
る。8A and 8B are a plan view and a vertical cross-sectional explanatory view showing the external appearance of the body of a conventionally known power semiconductor module, respectively. Here, a diode module is taken as an example of the power semiconductor module. In this diode module 80, the external electrodes (anode electrode 83 and cathode electrode 84) are exposed on the upper surface side of the package 82, and a groove portion 82a is formed so as to pass between these electrodes. Groove 82
The a is formed so as to secure a predetermined insulation creeping distance or more between the anode electrode 83 and the cathode electrode 84.
【0004】パッケージ82の内部では、本体底面をな
すベース板81に対して絶縁メタライズ基板85が接合
される。ハンダを符号93で示す。絶縁メタライズ基板
85上には半導体チップ86が搭載され、これら半導体
チップ86は、アルミワイヤ87を介して、パッケージ
内の他の構成と接続されている。また、パッケージ82
の内部では、アノード電極取出し用端子88及びカソー
ド電極取出し用の端子89が設けられている。これらの
電極取出し用端子88及び89は、それぞれ、その一端
側で特定の半導体チップ86と電気的に接続され、他端
側でパッケージ88の上面側に露出された外部アノード
電極83及びカソード電極84と電気的に接続される。Inside the package 82, an insulating metallized substrate 85 is bonded to a base plate 81 forming the bottom surface of the main body. The solder is shown at 93. Semiconductor chips 86 are mounted on the insulating metallized substrate 85, and these semiconductor chips 86 are connected to other components in the package through aluminum wires 87. Also, the package 82
Inside, a terminal 88 for taking out the anode electrode and a terminal 89 for taking out the cathode electrode are provided. These electrode lead-out terminals 88 and 89 are electrically connected to a specific semiconductor chip 86 at one end side thereof, and the external anode electrode 83 and cathode electrode 84 exposed at the upper surface side of the package 88 at the other end side. Electrically connected to.
【0005】かかる基本構成を備えたパッケージ82の
内部では、その下側空間にシリコンゲル91が注入さ
れ、絶縁メタライズ基板85,半導体チップ86,アル
ミワイヤ87及び電極取出し用端子88,89等の構成
が封止されている。更に、上側空間にはエポキシ樹脂9
2が充填されている。Inside the package 82 having such a basic structure, the silicon gel 91 is injected into the space below it, and the insulating metallized substrate 85, the semiconductor chip 86, the aluminum wire 87, the electrode extraction terminals 88, 89, etc. are constructed. Is sealed. Furthermore, epoxy resin 9 is used in the upper space.
2 is filled.
【0006】図9は、ダイオードモジュール80のベー
ス板81上の構成を概略的に示す平面図である。ベース
板81上には、複数の絶縁メタライズ基板85が配列さ
れており、絶縁メタライズ基板85上に搭載された半導
体チップ86及び電極取出し用端子等の他の構成は、ア
ルミワイヤ87で互いに結線されている。図10は、ベ
ース板81,絶縁メタライズ基板85及びその上に搭載
された半導体チップ86を拡大して示す縦断面説明図で
ある。絶縁メタライズ基板85の材料としては、0.6
35mm厚のAlN(窒化アルミニウム)基板が用いら
れ、その表面側及び裏面側には約0.1〜0.35mm
厚の銅板が活性金属法又はダイレクトボンディング法で
接合される。ベース板81と絶縁メタライズ基板85、
および、絶縁メタライズ基板85と半導体チップ86
は、ハンダ付けで接合される。符号93は、ハンダをあ
らわす。通常、絶縁メタライズ基板85の表裏における
絶縁沿面距離は2mm程度に設定される。また、半導体
チップ86と電極取出し用端子等の各構成とを結線する
アルミワイヤ87は、その高さが3mm程度となるよう
にボンディングされる。なお、かかる構成を備えたダイ
オードモジュール10の絶縁耐圧を測定するには、モジ
ュールの組立後に、ベース板81〜アノード電極83及
びカソード電極84の間の絶縁耐圧を測定する。FIG. 9 is a plan view schematically showing the structure of the diode module 80 on the base plate 81. A plurality of insulating metallized substrates 85 are arranged on the base plate 81, and the semiconductor chip 86 mounted on the insulating metallized substrate 85 and other components such as electrode lead-out terminals are connected to each other by aluminum wires 87. ing. FIG. 10 is an enlarged vertical cross-sectional explanatory view showing the base plate 81, the insulating metallized substrate 85, and the semiconductor chip 86 mounted thereon. The material of the insulating metallized substrate 85 is 0.6
A 35 mm thick AlN (aluminum nitride) substrate is used, and the front side and the back side of the substrate are about 0.1 to 0.35 mm.
A thick copper plate is joined by an active metal method or a direct bonding method. Base plate 81 and insulating metallized substrate 85,
Insulating metallized substrate 85 and semiconductor chip 86
Are joined by soldering. Reference numeral 93 represents solder. Normally, the insulation creepage distance on the front and back of the insulating metallized substrate 85 is set to about 2 mm. The aluminum wire 87 that connects the semiconductor chip 86 and each component such as the electrode lead-out terminal is bonded so that the height thereof is about 3 mm. To measure the withstand voltage of the diode module 10 having such a configuration, the withstand voltage between the base plate 81 to the anode electrode 83 and the cathode electrode 84 is measured after the module is assembled.
【0007】[0007]
【発明が解決しようとする課題】近年、電力用半導体モ
ジュールの分野では、更なる高耐圧化及び大電流化(例
えば定格6.5kV/600A〜1200A)が要求さ
れており、これに対応すべく、十分な絶縁耐圧を実現
し、所望の絶縁耐圧を保証し得る設計技術が求められて
いる。絶縁耐圧の増大を実現する1つの手段としては、
絶縁メタライズ基板,アルミワイヤ,パッケージ,金属
電極等の間の絶縁沿面距離を大きく設定することが一般
的に知られている。各構成間の絶縁沿面距離が不足する
と、地絡が生じ易くなり、モジュールの高信頼性・高安
全性が確保されない。しかし、この手段を用いる場合
に、各構成が配列する直線の方向に絶縁沿面距離を拡大
すると、パッケージの外形自体が大きくなり、また、コ
ストも嵩むという欠点があった。In recent years, in the field of power semiconductor modules, higher breakdown voltage and higher current (for example, rated 6.5 kV / 600 A to 1200 A) have been demanded, and in order to meet this demand. There is a demand for a design technology that can realize a sufficient withstand voltage and guarantee a desired withstand voltage. As one means for increasing the withstand voltage,
It is generally known to set a large insulation creepage distance between an insulating metallized substrate, an aluminum wire, a package, a metal electrode, and the like. If the insulation creepage distance between the components is insufficient, a ground fault is likely to occur, and high reliability and safety of the module cannot be ensured. However, when this means is used, if the insulation creepage distance is increased in the direction of the straight line in which the components are arranged, the outer shape of the package itself becomes large and the cost also increases.
【0008】本発明は、上記技術的課題に鑑みてなされ
たもので、所定以上の絶縁電圧を保証し得る構造を備え
た電力用半導体モジュールを提供することを目的とす
る。The present invention has been made in view of the above technical problems, and an object of the present invention is to provide a power semiconductor module having a structure capable of guaranteeing a predetermined insulation voltage or more.
【0009】[0009]
【課題を解決するための手段】本願の第1の発明は、そ
の表面上に所定の半導体チップを含む回路構成を備えた
絶縁基板が金属ベース板上に複数搭載される電力用半導
体モジュールにおいて、各絶縁基板の間で絶縁沿面距離
を確保する手段が、該絶縁基板の周縁部及びその近傍の
少なくとも一方に配設されていることを特徴としたもの
である。According to a first aspect of the present invention, there is provided a power semiconductor module in which a plurality of insulating substrates each having a circuit structure including a predetermined semiconductor chip on its surface are mounted on a metal base plate. The means for ensuring the insulation creepage distance between the insulating substrates is arranged at least at one of the peripheral edge of the insulating substrate and the vicinity thereof.
【0010】また、本願の第2の発明は、上記第1の発
明において、上記各絶縁基板の表面上で、上記回路周囲
の周縁部に沿って、絶縁性の突起部が設けられているこ
とを特徴としたものである。A second invention of the present application is the same as the first invention, wherein an insulating projection is provided on the surface of each insulating substrate along the peripheral edge around the circuit. It is characterized by.
【0011】更に、本願の第3の発明は、上記第2の発
明において、上記突起部が、樹脂材料が隆起するように
塗布されてなることを特徴としたものである。Further, a third invention of the present application is characterized in that, in the above-mentioned second invention, the projection is applied so that a resin material is raised.
【0012】また、更に、本願の第4の発明は、上記第
2の発明において、上記突起部が、上記絶縁基板と一体
に形成されてなることを特徴としたものである。Furthermore, a fourth invention of the present application is characterized in that, in the above-mentioned second invention, the projection is formed integrally with the insulating substrate.
【0013】また、更に、本願の第5の発明は、上記第
2の発明において、上記突起部が、上記絶縁基板に対し
て所定厚さを有する絶縁性のフレーム部材が絶縁性の接
着剤で接合されてなることを特徴としたものである。Furthermore, a fifth invention of the present application is the same as the second invention, wherein the projecting portion is an insulating frame member having a predetermined thickness with respect to the insulating substrate, and the insulating frame member is an insulating adhesive. It is characterized by being joined.
【0014】また、更に、本願の第6の発明は、上記第
1〜5の発明のいずれか一において、上記絶縁基板の外
周面に、該基板の平面方向に沿って内方へ切り込まれて
なる溝部が形成されていることを特徴としたものであ
る。Furthermore, a sixth invention of the present application is the same as any one of the above-mentioned first to fifth inventions, wherein the outer peripheral surface of the insulating substrate is cut inward along the plane direction of the substrate. It is characterized in that a groove portion is formed.
【0015】また、更に、本願の第7の発明は、上記第
1〜6の発明のいずれか一において、上記各絶縁基板の
表面上で、上記半導体チップの周縁部に沿って、絶縁性
の突起部が設けられていることを特徴としたものであ
る。Further, a seventh invention of the present application is the same as any one of the first to sixth inventions, wherein an insulating property is provided on a surface of each of the insulating substrates along a peripheral portion of the semiconductor chip. It is characterized in that a protrusion is provided.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照しながら説明する。
実施の形態1.図1の(a)及び(b)は、それぞれ、
本発明の実施の形態1に係る電力用半導体モジュールの
本体外観をあらわす平面図及び側面図である。ここで
は、電力用半導体モジュールの一例として、ダイオード
モジュールを取り上げる。このダイオードモジュール1
0は、基本的なモジュール構造として、本体底面をなす
金属ベース板1(仮想線で示す)に接合された絶縁メタ
ライズ基板5上に複数個の半導体チップが搭載され、1
つのパッケージ内に収められた構造を有している。パッ
ケージ2の上面側には、半導体チップ6からの電極取出
し用の外部電極(アノード電極4及びカソード電極5)
が露出されている。そして、このアノード電極4とカソ
ード電極5との間の絶縁沿面距離を確保するために、両
者間を通過する溝部2aが形成されている。好ましく
は、この溝部2aによって、アノード電極4とカソード
電極5との間に20mm以上の絶縁沿面距離が確保され
る。DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings. Embodiment 1. 1A and 1B respectively show
FIG. 2 is a plan view and a side view showing the appearance of the main body of the power semiconductor module according to the first embodiment of the present invention. Here, a diode module is taken as an example of the power semiconductor module. This diode module 1
Reference numeral 0 indicates a basic module structure in which a plurality of semiconductor chips are mounted on an insulating metallized substrate 5 joined to a metal base plate 1 (shown by phantom lines) forming the bottom surface of the main body.
It has a structure housed in one package. External electrodes (anode electrode 4 and cathode electrode 5) for extracting electrodes from the semiconductor chip 6 are provided on the upper surface side of the package 2.
Is exposed. Further, in order to secure the insulation creepage distance between the anode electrode 4 and the cathode electrode 5, a groove portion 2a passing therethrough is formed. Preferably, the groove portion 2a ensures an insulating creepage distance of 20 mm or more between the anode electrode 4 and the cathode electrode 5.
【0017】また、パッケージ2の外周面には、水平方
向に走る外周溝部2bが形成されている。この実施の形
態1では、互いに平行な2本の外周溝部2bが形成され
ている。かかる外周溝部2bを形成することにより、パ
ッケージ2の厚さ方向における十分な絶縁沿面距離が確
保される。好ましくは、かかる溝部2bによって、パッ
ケージ2の上面側と下面側(すなわち金属ベース板1
側)との間に50mm以上の絶縁沿面距離が確保され
る。なお、パッケージ2は、その下端部がベース板1の
周縁部に接着される若しくは接合されることにより、ベ
ース板1に対して取り付けられる。An outer peripheral groove portion 2b running in the horizontal direction is formed on the outer peripheral surface of the package 2. In the first embodiment, two outer peripheral groove portions 2b that are parallel to each other are formed. By forming such an outer peripheral groove portion 2b, a sufficient insulation creepage distance in the thickness direction of the package 2 is secured. Preferably, the groove portion 2b allows the upper surface side and the lower surface side of the package 2 (that is, the metal base plate 1).
An insulation creepage distance of 50 mm or more is secured between the side) and the (side). The package 2 is attached to the base plate 1 by adhering or bonding the lower end of the package 2 to the peripheral edge of the base plate 1.
【0018】図2は、ダイオードモジュール10の内部
構成をあらわす平面図である。モジュール本体の底面を
なす金属ベース板1上には、その表面上に電力用半導体
チップを含む各種の構成が搭載された複数の絶縁メタラ
イズ基板5が配設されている。金属ベース板1の材料と
しては、銅板又はAlSiC(アルミシリコンカーバイ
ド),Cu−Mo(銅モリブデン)等が用いられる。特
に図示しないが、その表面にはニッケル鍍金が施され
る。このニッケル鍍金による表面処理によって、ハンダ
付けが容易となっている。また、絶縁メタライズ基板5
が配設される表面側には、その搭載に際して位置決めが
容易となるように、レジストパターン(不図示)が形成
される。FIG. 2 is a plan view showing the internal structure of the diode module 10. On a metal base plate 1 forming the bottom surface of the module body, a plurality of insulating metallized substrates 5 on which various configurations including a power semiconductor chip are mounted are arranged on the surface. As the material of the metal base plate 1, a copper plate, AlSiC (aluminum silicon carbide), Cu-Mo (copper molybdenum), or the like is used. Although not particularly shown, its surface is plated with nickel. This surface treatment with nickel plating facilitates soldering. Also, the insulating metallized substrate 5
A resist pattern (not shown) is formed on the surface side on which the is arranged so that positioning can be facilitated when mounting.
【0019】絶縁メタライズ基板5の材料としては、約
1mm厚のAlN(窒化アルミニウム)基板が用いら
れ、その表面側及び裏側には約0.1〜0.35mm厚
の銅板(不図示)が活性金属法又はダイレクトボンディ
ングで接合される。また、金属ベース板1と同様の目的
で、絶縁メタライズ基板5の表面にはニッケル鍍金が施
され、更に、半導体チップ4及び電極取出し用端子等の
他の構成が搭載される表側には、レジストパターン(不
図示)が形成される。As a material for the insulating metallized substrate 5, an AlN (aluminum nitride) substrate having a thickness of about 1 mm is used, and a copper plate (not shown) having a thickness of about 0.1 to 0.35 mm is active on the front and back sides thereof. It is joined by a metal method or direct bonding. For the same purpose as that of the metal base plate 1, the surface of the insulating metallized substrate 5 is plated with nickel, and further, on the front side on which other structures such as the semiconductor chip 4 and the electrode lead-out terminal are mounted, a resist is formed. A pattern (not shown) is formed.
【0020】図2からよく分かるように、金属ベース板
1上には、複数の絶縁メタライズ基板5が配列されてい
る。そして、絶縁メタライズ基板5上に搭載された半導
体チップ4及び電極取出し用端子等の他の構成は、アル
ミワイヤ9を介して、互いに電気的に接続されている。
アルミワイヤ9は、超音波ワイヤボンディングを用いて
接合される。この場合、ハンダとしては、低温ハンダが
用いられる。As can be seen from FIG. 2, a plurality of insulating metallized substrates 5 are arranged on the metal base plate 1. Then, the other components such as the semiconductor chip 4 mounted on the insulating metallized substrate 5 and the electrode lead-out terminal are electrically connected to each other through the aluminum wire 9.
The aluminum wire 9 is joined using ultrasonic wire bonding. In this case, low temperature solder is used as the solder.
【0021】図3は、ダイオードモジュール10内の金
属ベース板1,絶縁メタライズ基板5及びその上に搭載
された半導体チップを拡大して示す縦断面説明図であ
る。金属ベース板1と絶縁メタライズ基板5とがハンダ
付けで接合される。また、絶縁メタライズ基板5と半導
体チップ6とがハンダ付けで接合される。各構成間のハ
ンダを符号11で示す。この場合、ハンダとしては、中
温ハンダが用いられる。FIG. 3 is an enlarged longitudinal sectional view showing the metal base plate 1, the insulating metallized substrate 5 and the semiconductor chip mounted thereon in the diode module 10. The metal base plate 1 and the insulating metallized substrate 5 are joined by soldering. Further, the insulating metallized substrate 5 and the semiconductor chip 6 are joined by soldering. The solder between the components is indicated by reference numeral 11. In this case, medium temperature solder is used as the solder.
【0022】なお、本願発明については、特に図示しな
いが、パッケージ1の内部では、その下側空間にシリコ
ンゲルが注入され、絶縁メタライズ基板,半導体チッ
プ,アルミワイヤ及び電極取出し用端子等の各構成が封
止されている。更に、上側空間にはエポキシ樹脂が充填
されている。Although not particularly shown in the drawings, the invention of the present application is such that inside the package 1, silicon gel is injected into a space below the package 1 to form an insulating metallized substrate, a semiconductor chip, an aluminum wire, an electrode lead terminal and the like. Is sealed. Furthermore, the upper space is filled with epoxy resin.
【0023】この実施の形態1では、各絶縁メタライズ
基板5の周縁部において、シリコン(Si)ゴムが隆起
するように塗布されてなる周縁突起部7が設けられてい
る。これにより、例えば、絶縁メタライズ基板5の間
(厳密には、両者の導通部分間)で、4mm以上の絶縁
沿面距離が確保されている。In the first embodiment, the peripheral edge portion of each insulating metallized substrate 5 is provided with the peripheral edge protruding portion 7 formed by applying silicon (Si) rubber so as to bulge. Thereby, for example, an insulating creepage distance of 4 mm or more is secured between the insulating metallized substrates 5 (strictly, between the conductive portions of both).
【0024】また、この実施の形態1では、絶縁メタラ
イズ基板5上に搭載された半導体チップ4と電極取出し
用端子等の他の構成とを接続するアルミワイヤが、チッ
プ表面から最高位置までの高さhとして6mm程度が確
保されるようにボンディングされている。Further, in the first embodiment, the aluminum wire connecting the semiconductor chip 4 mounted on the insulating metallized substrate 5 to another structure such as an electrode lead-out terminal is elevated from the chip surface to the highest position. Bonding is performed so that the thickness h is about 6 mm.
【0025】かかる構成を備えたダイオードモジュール
10では、周縁突起部7を用いて絶縁沿面距離を確保す
ることにより、所定以上の絶縁電圧を保証しつつ、隣接
する絶縁メタライズ基板5を接近配置することができ
る。結果として、パッケージの外形サイズの小型化を実
現することができる。また、必要に応じて、各絶縁メタ
ライズ基板5上の回路構成の配設領域をより周縁部近傍
まで拡大することもできる。なお、本願出願人が行った
測定では、前述した各構成の寸法設定のもとで、10k
V以上の絶縁耐圧が保証されることが確認された。In the diode module 10 having such a structure, the insulating creepage distance is ensured by using the peripheral protrusions 7, so that adjacent insulating metallized substrates 5 are arranged close to each other while guaranteeing an insulating voltage higher than a predetermined level. You can As a result, it is possible to reduce the outer size of the package. Further, if necessary, the area where the circuit configuration is arranged on each insulating metallized substrate 5 can be expanded to the vicinity of the peripheral portion. In addition, in the measurement performed by the applicant of the present application, 10 k
It was confirmed that a withstand voltage of V or higher is guaranteed.
【0026】次に、本発明の別の実施の形態について説
明する。なお、以下では、上記実施の形態1における場
合と同じものについては、同一の符号を付し、それ以上
の説明を省略する。
実施の形態2.図4は、本発明の実施の形態2に係るダ
イオードモジュール内の金属ベース板,絶縁メタライズ
基板及びその上に搭載された半導体チップを拡大して示
す縦断面説明図である。この実施の形態2では、絶縁メ
タライズ基板5間の絶縁沿面距離を確保する手段とし
て、各絶縁メタライズ基板25が、その周縁部に沿って
形成された周縁立上り部25aを有している。これによ
り、各絶縁メタライズ基板25の間、すなわち、両者の
導通部分間で、4mm以上の絶縁沿面距離が確保されて
いる。Next, another embodiment of the present invention will be described. Note that, in the following, the same components as those in the above-described first embodiment will be denoted by the same reference numerals, and further description will be omitted. Embodiment 2. FIG. 4 is an explanatory longitudinal sectional view showing, in an enlarged manner, a metal base plate, an insulating metallized substrate and a semiconductor chip mounted thereon in the diode module according to the second embodiment of the present invention. In the second embodiment, each insulating metallized substrate 25 has a peripheral rising portion 25a formed along the peripheral portion thereof as a means for ensuring the insulating creepage distance between the insulating metallized substrates 5. As a result, an insulating creepage distance of 4 mm or more is secured between the insulating metallized substrates 25, that is, between the conductive portions of the two.
【0027】かかる絶縁メタライズ基板25の構造によ
れば、前述した実施の形態1から得られる効果と同様
に、所定以上の絶縁電圧を保証しつつ、隣接する絶縁メ
タライズ基板25を接近配置することができる。結果と
して、パッケージの外形サイズの小型化を実現すること
ができる。更に、この実施の形態2によれば、周縁立上
り部25により、絶縁メタライズ基板25に対する半導
体チップ6のハンダ付け時に、基板周辺へのハンダ11
の流れを確実に防止することが可能である。According to the structure of the insulating metallized substrate 25, the adjacent insulating metallized substrates 25 can be arranged close to each other while ensuring an insulation voltage higher than a predetermined level, as in the effect obtained from the first embodiment. it can. As a result, it is possible to reduce the outer size of the package. Furthermore, according to the second embodiment, when the semiconductor chip 6 is soldered to the insulating metallized substrate 25 by the peripheral rising portion 25, the solder 11 around the substrate is soldered.
It is possible to reliably prevent the flow of.
【0028】実施の形態3.図5は、本発明の実施の形
態3に係るダイオードモジュール内の金属ベース板,絶
縁メタライズ基板及びその上に搭載された半導体チップ
を拡大して示す縦断面説明図である。この実施の形態3
では、絶縁メタライズ基板5間の絶縁沿面距離を確保す
る手段として、各絶縁メタライズ基板5上に、絶縁物か
らなる周縁突起部材32が接着剤35で接合されてい
る。周縁突起部材32の材料としては、例えば酸化アル
ミニウム(Al2O3),シリコンゴムを用いることが
でき、接着剤35としては、シリコンゴムを用いること
ができる。Embodiment 3. FIG. 5 is a vertical cross-sectional explanatory view showing an enlarged metal base plate, an insulating metallized substrate and a semiconductor chip mounted thereon in the diode module according to the third embodiment of the present invention. This Embodiment 3
Then, as a means for ensuring an insulation creepage distance between the insulating metallized substrates 5, a peripheral projection member 32 made of an insulating material is bonded to each insulating metallized substrate 5 with an adhesive 35. Aluminum oxide (Al 2 O 3 ), silicon rubber, for example, can be used as the material of the peripheral protrusion member 32, and silicon rubber can be used as the adhesive 35.
【0029】この周縁突起部材32は、矩形フレーム状
に形成され、所定の厚さ及び基板5に対応した外形サイ
ズを有するものであり、絶縁メタライズ基板5上に取り
付けられた状態で、絶縁メタライズ基板5の周縁部に沿
って延び、その厚さ分だけ上方に突出する。これによ
り、各絶縁メタライズ基板5の間、すなわち、両者の導
通部分間で、4mm以上の絶縁沿面距離が確保されてい
る。The peripheral projection member 32 is formed in a rectangular frame shape, has a predetermined thickness and an outer size corresponding to the substrate 5, and is mounted on the insulating metallized substrate 5 so as to be insulated metallized substrate. 5 extends along the peripheral edge portion and projects upward by the thickness thereof. As a result, an insulating creepage distance of 4 mm or more is secured between the insulating metallized substrates 5, that is, between the conductive portions of the both.
【0030】絶縁メタライズ基板5に対して周縁突起部
材32を取り付けることによれば、前述した実施の形態
1から得られる効果と同様に、所定以上の絶縁電圧を保
証しつつ、隣接する絶縁メタライズ基板5を接近配置す
ることができる。結果として、パッケージの外形サイズ
の小型化を実現することができる。By attaching the peripheral protrusion member 32 to the insulating metallized substrate 5, the insulating metallized substrate adjacent to the insulating metallized substrate 5 can be secured while ensuring an insulation voltage higher than a predetermined level, similar to the effect obtained from the first embodiment. 5 can be placed close together. As a result, it is possible to reduce the outer size of the package.
【0031】なお、周縁突起部材32は、矩形フレーム
状に形成されたものに限定されることなく、絶縁メタラ
イズ基板5に対して接合された状態で、上方へ突出しつ
つ基板周縁部に沿って延びるものであれば、例えば線形
状に形成された別個のフレームが組み合わせられること
により構成されてもよい。The peripheral edge protruding member 32 is not limited to the one formed in the rectangular frame shape, but is bonded to the insulating metallized substrate 5 and extends along the peripheral edge of the substrate while protruding upward. Any frame may be used, for example, by combining separate frames formed in a linear shape.
【0032】実施の形態4.図6は、本発明の実施の形
態4に係るダイオードモジュール内の金属ベース板,絶
縁メタライズ基板及びその上に搭載された半導体チップ
を拡大して示す縦断面説明図である。この実施の形態4
では、絶縁メタライズ基板45間の絶縁沿面距離を確保
する手段が絶縁メタライズ基板45の周縁部の近傍に設
けられる。つまり、各絶縁メタライズ基板45の外周面
に、基板の平面方向に沿って内方へ切り込まれてなる溝
部45aが形成されている。これにより、各絶縁メタラ
イズ基板45の間、すなわち、両者の導通部分間で、4
mm以上の絶縁沿面距離が確保されている。Fourth Embodiment FIG. 6 is an explanatory longitudinal sectional view showing, in an enlarged manner, a metal base plate, an insulating metallized substrate and a semiconductor chip mounted thereon in the diode module according to the fourth embodiment of the present invention. This Embodiment 4
Then, a means for ensuring the insulation creepage distance between the insulating metallized substrates 45 is provided in the vicinity of the peripheral edge of the insulating metallized substrate 45. That is, a groove 45a is formed on the outer peripheral surface of each insulating metallized substrate 45 by being cut inward along the plane direction of the substrate. As a result, between the insulating metallized substrates 45, that is, between the conductive portions of both, 4
An insulation creepage distance of at least mm is secured.
【0033】かかる絶縁メタライズ基板45の構造によ
れば、前述した実施の形態1から得られる効果と同様
に、所定以上の絶縁電圧を保証しつつ、隣接する絶縁メ
タライズ基板45を接近配置することができる。結果と
して、パッケージの外形サイズの小型化を実現すること
ができる。According to the structure of the insulating metallized substrate 45, adjacent insulating metallized substrates 45 can be arranged close to each other while guaranteeing an insulation voltage higher than a predetermined value, similar to the effect obtained from the first embodiment. it can. As a result, it is possible to reduce the outer size of the package.
【0034】実施の形態5.図7は、本発明の実施の形
態5に係るダイオードモジュール内の金属ベース板,絶
縁メタライズ基板及びその上に搭載された半導体チップ
を拡大して示す縦断面説明図である。この実施の形態5
では、前述した実施の形態1と同様に、各絶縁メタライ
ズ基板5の周縁部において、シリコンゴムが隆起するよ
うに形成されてなる周縁突起部7が設けられ、また、こ
れに加えて、半導体チップ6の周囲近傍に、同じくシリ
コンゴムが隆起するように形成されてなる突起部57が
設けられている。これにより、各絶縁メタライズ基板5
の間、すなわち、両者の導通部分間で、4mm以上の絶
縁沿面距離が確保されている。Embodiment 5. FIG. 7 is an explanatory longitudinal sectional view showing, in an enlarged manner, a metal base plate, an insulating metallized substrate and a semiconductor chip mounted thereon in the diode module according to the fifth embodiment of the present invention. This Embodiment 5
Then, similar to the first embodiment described above, the peripheral edge portion of each insulating metallized substrate 5 is provided with the peripheral edge protruding portion 7 formed so that the silicon rubber is raised, and in addition to this, the semiconductor chip In the vicinity of the periphery of 6, there is provided a protrusion 57 which is also formed so that silicon rubber is raised. Thereby, each insulating metallized substrate 5
Insulation creepage distance of 4 mm or more is secured between the two, that is, between the conducting portions of both.
【0035】このように、絶縁メタライズ基板5の周縁
部とともに、半導体チップ6の周囲近傍に突起部7及び
57を設けることによれば、所定以上の絶縁電圧を保証
しつつ、隣接する絶縁メタライズ基板5を接近配置する
ことができる。結果として、パッケージの外形サイズの
小型化を実現することができる。ここでは、絶縁沿面距
離が突起部7及び57によって二重に確保されるため、
絶縁メタライズ基板5の外形サイズを一層小さくするこ
とが可能である。更に、ここでは、半導体チップ6の周
囲近傍に設けられた突起部57によって、半導体チップ
6の保護が可能となり、機械的強度の向上も実現するこ
とができる。As described above, by providing the protrusions 7 and 57 in the vicinity of the periphery of the semiconductor chip 6 together with the peripheral portion of the insulating metallized substrate 5, the insulating metallized substrate adjacent to the insulating metallized substrate can be ensured while maintaining the insulation voltage above a predetermined level. 5 can be placed close together. As a result, it is possible to reduce the outer size of the package. Here, since the insulation creepage distance is doubly secured by the protrusions 7 and 57,
It is possible to further reduce the outer size of the insulating metallized substrate 5. Further, here, the protrusion 57 provided near the periphery of the semiconductor chip 6 makes it possible to protect the semiconductor chip 6 and also to improve the mechanical strength.
【0036】なお、本発明は、例示された実施の形態に
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。例えば、前述した実施の形態で
は、ダイオードモジュールを取り上げて説明が行なわれ
ているが、本願発明は、IGBTモジュール,IPMモ
ジュールについても適用可能である。また、前述した実
施の形態では、絶縁沿面距離を確保する手段が、各絶縁
メタライズ基板に設けられたが、可能であれば、隣接す
る絶縁メタライズ基板同士で、絶縁沿面距離を確保する
手段を共用してもよい。Needless to say, the present invention is not limited to the illustrated embodiments, and various improvements and design changes can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the diode module is taken up for description, but the present invention is also applicable to the IGBT module and the IPM module. Further, in the above-described embodiment, the means for ensuring the insulation creepage distance is provided on each insulation metallized substrate, but if possible, the means for ensuring the insulation creepage distance is shared between the adjacent insulation metallized substrates. You may.
【0037】[0037]
【発明の効果】本願の請求項1の発明によれば、その表
面上に所定の半導体チップを含む回路構成を備えた絶縁
基板が金属ベース板上に複数搭載される電力用半導体モ
ジュールにおいて、各絶縁基板の間で絶縁沿面距離を確
保する手段が、該絶縁基板の周縁部及びその近傍の少な
くとも一方に配設され、隣接する絶縁基板間で十分な絶
縁沿面距離が確保されるため、所定以上の絶縁電圧を確
実に保証することができ、隣接する絶縁基板を接近配置
することができる。According to the invention of claim 1 of the present application, in each of the power semiconductor modules in which a plurality of insulating substrates having a circuit structure including a predetermined semiconductor chip on the surface thereof are mounted on a metal base plate, A means for ensuring an insulation creepage distance between the insulating substrates is provided at least at one of the peripheral edge portion of the insulation substrate and the vicinity thereof, and a sufficient insulation creepage distance is secured between the adjacent insulating substrates. The insulation voltage can be reliably ensured, and adjacent insulating substrates can be arranged close to each other.
【0038】また、本願の請求項2の発明によれば、上
記各絶縁基板の表面上で、上記回路周囲の周縁部に沿っ
て、絶縁性の突起部が設けられ、隣接する絶縁基板間で
十分な絶縁沿面距離が確保されるため、所定以上の絶縁
電圧を確実に保証することができ、隣接する絶縁基板を
接近配置することができる。Further, according to the invention of claim 2 of the present application, an insulating protrusion is provided on the surface of each insulating substrate along the peripheral portion around the circuit, and the insulating protrusion is provided between the adjacent insulating substrates. Since a sufficient insulation creepage distance is secured, it is possible to reliably guarantee a predetermined insulation voltage or more, and it is possible to arrange adjacent insulating substrates close to each other.
【0039】更に、本願の請求項3の発明によれば、上
記突起部が、樹脂材料が隆起するように塗布されてなる
ため、比較的簡単な製造工程を用いて、隣接する絶縁基
板間での十分な絶縁沿面距離を確保することができる。Further, according to the invention of claim 3 of the present application, since the resin material is applied to the protrusions so that the protrusions are raised, a relatively simple manufacturing process is used, and the insulating substrates are adjacent to each other. It is possible to secure a sufficient insulation creepage distance.
【0040】また、更に、本願の請求項4の発明によれ
ば、上記突起部が、上記絶縁基板と一体に形成されてな
るため、比較的簡単な製造工程を用いて、隣接する絶縁
基板間での十分な絶縁沿面距離を確保することができ
る。また、この発明によれば、絶縁基板に対する半導体
チップのハンダ付けに際して、基板周辺へのハンダの流
れを防止することが可能である。Further, according to the invention of claim 4 of the present application, since the projecting portion is formed integrally with the insulating substrate, the insulating substrate between adjacent insulating substrates is manufactured by using a relatively simple manufacturing process. It is possible to secure a sufficient insulation creepage distance in. Further, according to the present invention, when soldering the semiconductor chip to the insulating substrate, it is possible to prevent the solder from flowing around the substrate.
【0041】また、更に、本願の請求項5の発明によれ
ば、上記突起部が、上記絶縁基板に対して所定厚さを有
する絶縁性のフレーム部材が絶縁性の接着剤で接合され
てなり、比較的簡単な製造工程を用いて、隣接する絶縁
基板間での十分な絶縁沿面距離を確保することができ
る。Further, according to the invention of claim 5 of the present application, the projecting portion is formed by bonding an insulating frame member having a predetermined thickness to the insulating substrate with an insulating adhesive. By using a relatively simple manufacturing process, a sufficient insulating creepage distance can be secured between the adjacent insulating substrates.
【0042】また、更に、本願の請求項6の発明によれ
ば、上記絶縁基板の外周面に、該基板の平面方向に沿っ
て内方へ切り込まれてなる溝部が形成され、隣接する絶
縁基板間で十分な絶縁沿面距離が確保されるため、所定
以上の絶縁電圧を確実に保証することができ、隣接する
絶縁基板を接近配置することができる。Furthermore, according to the invention of claim 6 of the present application, a groove portion formed by being cut inward along the plane direction of the insulating substrate is formed on the outer peripheral surface of the insulating substrate, and adjacent insulating layers are formed. Since a sufficient insulation creepage distance is secured between the substrates, an insulation voltage higher than a predetermined value can be reliably ensured, and adjacent insulating substrates can be arranged close to each other.
【0043】また、更に、本願の請求項7の発明によれ
ば、上記各絶縁基板の表面上で、上記半導体チップの周
縁部に沿って、絶縁性の突起部が設けられ、隣接する絶
縁基板間で十分な絶縁沿面距離が確保されるため、所定
以上の絶縁電圧を確実に保証することができ、隣接する
絶縁基板を接近配置することができる。また、この発明
によれば、半導体チップの保護が可能となり、機械的強
度の向上も実現することができる。Further, according to the invention of claim 7 of the present application, an insulating protrusion is provided on the surface of each insulating substrate along the peripheral edge of the semiconductor chip, and the insulating substrate is adjacent to the insulating substrate. Since a sufficient insulation creepage distance is secured between them, it is possible to reliably ensure a predetermined insulation voltage or more, and it is possible to arrange adjacent insulating substrates close to each other. Further, according to the present invention, the semiconductor chip can be protected and the mechanical strength can be improved.
【図1】 (a)本発明の実施の形態1に係る電力用半
導体モジュールの本体外観を示す平面図である。(b)
電力用半導体モジュールの本体外観を示す側面図であ
る。FIG. 1A is a plan view showing an appearance of a main body of a power semiconductor module according to a first embodiment of the present invention. (B)
It is a side view which shows the external appearance of the main body of the power semiconductor module.
【図2】 上記電力用半導体モジュールの内部構成を概
略的に示す平面図である。FIG. 2 is a plan view schematically showing an internal configuration of the power semiconductor module.
【図3】 上記電力用半導体モジュール内の金属ベース
板,絶縁メタライズ基板及びその上に搭載された半導体
チップを拡大して示す縦断面説明図である。FIG. 3 is an explanatory longitudinal cross-sectional view showing an enlarged metal base plate, an insulating metallized substrate, and a semiconductor chip mounted thereon in the power semiconductor module.
【図4】 本発明の実施の形態2に係る電力用半導体モ
ジュール内の金属ベース板,絶縁メタライズ基板及びそ
の上に搭載された半導体チップを拡大して示す縦断面説
明図である。FIG. 4 is an explanatory longitudinal sectional view showing, in an enlarged manner, a metal base plate, an insulating metallized substrate, and a semiconductor chip mounted thereon in the power semiconductor module according to the second embodiment of the present invention.
【図5】 本発明の実施の形態3に係る電力用半導体モ
ジュール内の金属ベース板,絶縁メタライズ基板及びそ
の上に搭載された半導体チップを拡大して示す縦断面説
明図である。FIG. 5 is an enlarged vertical cross-sectional explanatory view showing a metal base plate, an insulating metallized substrate and a semiconductor chip mounted thereon in the power semiconductor module according to the third embodiment of the present invention.
【図6】 本発明の実施の形態4に係る電力用半導体モ
ジュール内の金属ベース板,絶縁メタライズ基板及びそ
の上に搭載された半導体チップを拡大して示す縦断面説
明図である。FIG. 6 is an explanatory longitudinal sectional view showing, in an enlarged manner, a metal base plate, an insulating metallized substrate and a semiconductor chip mounted thereon in the power semiconductor module according to the fourth embodiment of the present invention.
【図7】 本発明の実施の形態5に係る電力用半導体モ
ジュール内の金属ベース板,絶縁メタライズ基板及びそ
の上に搭載された半導体チップを拡大して示す縦断面説
明図である。FIG. 7 is a vertical cross-sectional explanatory view showing an enlarged metal base plate, an insulating metallized substrate and a semiconductor chip mounted thereon in the power semiconductor module according to the fifth embodiment of the present invention.
【図8】 (a)従来の電力用半導体モジュールの本体
外観を示す平面図である。(b)従来の電力用半導体モ
ジュールの内部構成を概略的に示す縦断面説明図であ
る。FIG. 8 (a) is a plan view showing the external appearance of the main body of a conventional power semiconductor module. (B) It is a longitudinal cross-sectional explanatory view schematically showing an internal configuration of a conventional power semiconductor module.
【図9】 従来の電力用半導体モジュールの内部構成を
示す平面図である。FIG. 9 is a plan view showing an internal configuration of a conventional power semiconductor module.
【図10】 従来の電力用半導体モジュール内の金属ベ
ース板,絶縁メタライズ基板及びその上に搭載された半
導体チップを拡大して示す縦断面説明図である。FIG. 10 is an explanatory longitudinal cross-sectional view showing an enlarged metal base plate, an insulating metallized substrate, and a semiconductor chip mounted thereon in a conventional power semiconductor module.
1 金属ベース板,2 パッケージ,2a,2b 溝
部,3,4 外部電極,5絶縁メタライズ基板,6 半
導体チップ,7 周縁突起部,9 アルミワイヤ,10
電力用半導体モジュール,25a 周縁立上り部,3
2 周縁突起部材,35 接着剤,45a 溝部,57
半導体チップ周囲の突起部DESCRIPTION OF SYMBOLS 1 metal base plate, 2 package, 2a, 2b groove part, 3, 4 external electrode, 5 insulating metallized substrate, 6 semiconductor chip, 7 peripheral protrusion part, 9 aluminum wire, 10
Power semiconductor module, 25a peripheral rising portion, 3
2 peripheral projection member, 35 adhesive, 45a groove, 57
Protrusions around the semiconductor chip
Claims (7)
回路構成を備えた絶縁基板が金属ベース板上に複数搭載
される電力用半導体モジュールにおいて、 各絶縁基板の間で絶縁沿面距離を確保する手段が、該絶
縁基板の周縁部及びその近傍の少なくとも一方に配設さ
れていることを特徴とする電力用半導体モジュール。1. In a power semiconductor module in which a plurality of insulating substrates having a circuit configuration including a predetermined semiconductor chip on the surface thereof are mounted on a metal base plate, an insulating creepage distance is secured between the insulating substrates. A power semiconductor module, wherein the means is disposed at least at one of the peripheral edge of the insulating substrate and the vicinity thereof.
囲の周縁部に沿って、絶縁性の突起部が設けられている
ことを特徴とする請求項1記載の電力用半導体モジュー
ル。2. The power semiconductor module according to claim 1, wherein an insulating protrusion is provided on the surface of each insulating substrate along the peripheral edge around the circuit.
に塗布されてなることを特徴とする請求項2記載の電力
用半導体モジュール。3. The power semiconductor module according to claim 2, wherein the protrusion is formed by applying a resin material so as to be raised.
成されてなることを特徴とする請求項2記載の電力用半
導体モジュール。4. The power semiconductor module according to claim 2, wherein the protrusion is formed integrally with the insulating substrate.
定厚さを有する絶縁性のフレーム部材が絶縁性の接着剤
で接合されてなることを特徴とする請求項2記載の電力
用半導体モジュール。5. The power semiconductor according to claim 2, wherein the protrusion is formed by bonding an insulating frame member having a predetermined thickness to the insulating substrate with an insulating adhesive. module.
方向に沿って内方へ切り込まれてなる溝部が形成されて
いることを特徴とする請求項1〜5のいずれか一に記載
の電力用半導体モジュール。6. The groove portion formed by cutting inward along the plane direction of the insulating substrate is formed on the outer peripheral surface of the insulating substrate. The power semiconductor module described.
チップの周縁部に沿って、絶縁性の突起部が設けられて
いることを特徴とする請求項1〜6のいずれか一に記載
の電力用半導体モジュール。7. The insulative protrusion is provided on the surface of each insulating substrate along the peripheral edge of the semiconductor chip. Power semiconductor module.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002068576A JP2003273318A (en) | 2002-03-13 | 2002-03-13 | Electric power semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002068576A JP2003273318A (en) | 2002-03-13 | 2002-03-13 | Electric power semiconductor module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003273318A true JP2003273318A (en) | 2003-09-26 |
Family
ID=29199644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002068576A Pending JP2003273318A (en) | 2002-03-13 | 2002-03-13 | Electric power semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003273318A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109541281A (en) * | 2018-12-26 | 2019-03-29 | 新纳传感系统有限公司 | Glass isolator part and its manufacturing method, current sensor |
-
2002
- 2002-03-13 JP JP2002068576A patent/JP2003273318A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109541281A (en) * | 2018-12-26 | 2019-03-29 | 新纳传感系统有限公司 | Glass isolator part and its manufacturing method, current sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8030749B2 (en) | Semiconductor device | |
US9035453B2 (en) | Semiconductor device | |
JP7419781B2 (en) | semiconductor module | |
JP6398270B2 (en) | Semiconductor device | |
JP5168866B2 (en) | Power semiconductor module | |
US10720373B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
CN103339724B (en) | power semiconductor module | |
JP5789264B2 (en) | Circuit equipment | |
US10811345B2 (en) | Semiconductor device and method of manufacturing the same | |
US20070246812A1 (en) | High reliability power module | |
JP5212417B2 (en) | Power semiconductor module | |
JP6500567B2 (en) | Semiconductor device | |
US9466542B2 (en) | Semiconductor device | |
JP2016092233A (en) | Semiconductor device | |
US10825746B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
WO2015182284A1 (en) | Semiconductor device | |
KR20170068271A (en) | Power module | |
JP6769556B2 (en) | Semiconductor devices and semiconductor modules | |
JP2000091472A (en) | Semiconductor device | |
JP2003273318A (en) | Electric power semiconductor module | |
KR20190085587A (en) | High thermal conductivity semiconductor package | |
JP2023042910A (en) | Electronic apparatus | |
CN222762964U (en) | Semiconductor packaging structure and electronic equipment | |
TWI827014B (en) | Package structure and circuit board assembly with embedded power chip | |
US20250233099A1 (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |