[go: up one dir, main page]

JP2003272906A - Ceramic element and manufacturing method of the same - Google Patents

Ceramic element and manufacturing method of the same

Info

Publication number
JP2003272906A
JP2003272906A JP2002073764A JP2002073764A JP2003272906A JP 2003272906 A JP2003272906 A JP 2003272906A JP 2002073764 A JP2002073764 A JP 2002073764A JP 2002073764 A JP2002073764 A JP 2002073764A JP 2003272906 A JP2003272906 A JP 2003272906A
Authority
JP
Japan
Prior art keywords
protective film
ceramic
ceramic body
external electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002073764A
Other languages
Japanese (ja)
Other versions
JP4637440B2 (en
Inventor
Masanori Nagano
将典 長野
Noriyuki Kozu
典之 神津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2002073764A priority Critical patent/JP4637440B2/en
Publication of JP2003272906A publication Critical patent/JP2003272906A/en
Application granted granted Critical
Publication of JP4637440B2 publication Critical patent/JP4637440B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a deterioration in elemental ceramic body caused by a plating solution and a soldering flux. <P>SOLUTION: The elemental laminated ceramic body 1 having Pd internal electrodes 2 and 3 is formed and an AlxOy protective film is formed on the whole outer peripheral surface of the body 1. Then Ag conductor layers 14 and 15 for external electrodes are formed by applying Ag paste to both end faces of the body 1 and their vicinities and baking the paste. When the Ag paste is baked, the internal electrodes 2 and 3 cause volume expansion and are electrically connected to external electrodes 4 and 5 by penetrating the protective film 6. The protective film 6 remains under the external electrodes 4 and 5. A silicone resin layer 7 is provided on the protective film 6, and plated-Ni layers 16 and 17 and plated-Sn layers 18 and 19 are successively formed on the Ag conductor layers 14 and 15, respectively. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ZnO積層型バリ
スタ等のセラミック素子及びその製造方法に関する。
TECHNICAL FIELD The present invention relates to a ceramic element such as a ZnO laminated varistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】ZnO積層バリスタは、ZnOを主成分
とする素体と、素体に埋設され且つ素体の一方の側面に
導出された一方の内部電極と、素体に埋設され且つ素体
の他方の側面に導出された他方の内部電極と、素体の一
方の側面に配置された一方の外部電極と、素体の他方の
側面に配置された他方の外部電極とから成る。外部電極
は導電性ペ−ストの塗布及び焼付けで形成した導電体層
と半田付性を改善するために導電体層の上にメッキで形
成された金属層とから成る。
2. Description of the Related Art A ZnO laminated varistor is an element body containing ZnO as a main component, one internal electrode embedded in the element body and led to one side surface of the element body, and an element body embedded in the element body. The other internal electrode led to the other side surface of the element body, the one external electrode arranged on one side surface of the element body, and the other external electrode arranged on the other side surface of the element body. The external electrodes include a conductor layer formed by applying and baking a conductive paste and a metal layer formed by plating on the conductor layer to improve solderability.

【0003】[0003]

【発明が解決しようとする課題】ところで、ZnO積層
バリスタのZnO粒子は半導体化されているので、酸に
溶解し易く且つ酸素欠陥を生じ易い。このため、外部電
極のメッキ層の形成時、及び回路基板にバリスタ素子を
実装する時の半田フラックスの還元作用等によってバリ
スタの絶縁抵抗即ちIRの劣化が生じる。この種の劣化
はセラミック素体の露出表面に耐酸性、絶縁性及び緻密
性を有する保護膜を形成することによってある程度防止
できる。しかし、従来のセラミック素子では、セラミッ
ク素体の露出面のみに保護膜を形成していたので、保護
膜と外部電極との境界からメッキ液及び半田フラックス
が侵入し、これによる劣化が生じる恐れがあった。以
上、従来のZnO積層バリスタについて述べたが、セラ
ミック積層コンデンサ、セラミック積層サ−ミスタ等の
別のセラミック素子においても同様な問題がある。ま
た、良質な保護膜を容易に形成することができないとい
う問題があった。
By the way, since the ZnO particles of the ZnO laminated varistor are made into semiconductors, they are easily dissolved in acid and oxygen defects are easily generated. Therefore, the insulation resistance of the varistor, that is, IR, is deteriorated by the reduction action of the solder flux when the plating layer of the external electrode is formed and when the varistor element is mounted on the circuit board. This kind of deterioration can be prevented to some extent by forming a protective film having acid resistance, insulation and denseness on the exposed surface of the ceramic body. However, in the conventional ceramic element, since the protective film is formed only on the exposed surface of the ceramic body, the plating solution and the solder flux may enter from the boundary between the protective film and the external electrode, which may cause deterioration. there were. Although the conventional ZnO laminated varistor has been described above, similar problems occur in other ceramic elements such as a ceramic laminated capacitor and a ceramic laminated thermistor. Further, there is a problem that a good quality protective film cannot be easily formed.

【0004】そこで、本発明の目的は、劣化の防止を良
好に達成することができるセラミック素子及びその製造
方法を提供することにある。本発明の別の目的は良質な
保護膜を容易に形成することができるセラミック素子及
びその製造方法を提供することにある。
Therefore, an object of the present invention is to provide a ceramic element capable of favorably preventing deterioration and a method for manufacturing the same. Another object of the present invention is to provide a ceramic element and a method for manufacturing the same, in which a good quality protective film can be easily formed.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、セラミック素体と、前
記セラミック素体外周面の一部に露出する端面を有する
ように前記セラミック素体に埋設され且つ加熱によって
体積膨張する性質を有する材料で形成されている内部電
極と、前記セラミック素体の全外周面を覆うように形成
されており且つ前記内部電極の突き出しによって破られ
た部分を有している保護膜と、前記保護膜を介して前記
セラミック素体の外周面の一部を覆うように配置され且
つ前記保護膜の前記破られた部分から突出した前記内部
電極に対して電気的に接続されている外部電極とから成
るセラミック素子に係るものである。
SUMMARY OF THE INVENTION To solve the above problems and achieve the above objects, the present invention provides a ceramic body and an end face exposed at a part of the outer peripheral surface of the ceramic body. Internal electrodes embedded in the element body and formed of a material having a property of expanding in volume by heating, and formed so as to cover the entire outer peripheral surface of the ceramic element body and broken by the protrusion of the internal electrodes A protective film having a portion, and the internal electrode disposed so as to cover a part of the outer peripheral surface of the ceramic body through the protective film and protruding from the broken portion of the protective film. The present invention relates to a ceramic element including an external electrode electrically connected to the ceramic element.

【0006】なお、請求項2に示すように、前記保護膜
は、AlxOy、ここで、x及びyは任意の数値、で示
すことができるアルミニウムの酸化物から成ることが望
ましい。また、請求項3に示すように、前記内部電極
は、Pd電極であることが望ましい。また、請求項4に
示すように、更に、前記保護膜の前記外部電極によって
覆われていない部分を被覆している樹脂層を有すること
が望ましい。また、請求項5に示すように、セラミック
素体と、前記セラミック素体外周面の一部に露出する端
面を有するように前記セラミック素体に埋設された内部
電極と、前記セラミック素体の外周面上に配置され且つ
前記内部電極に接続されている外部電極と、前記セラミ
ック素体を覆うように配置され且つAlxOy、ここ
で、x及びyは任意の数値、で示すことができるアルミ
ニウムの酸化物からなる保護膜と、前記保護膜を被覆し
ているシリコ−ン樹脂層とを有するセラミック素子を形
成することができる。また、請求項6に示すように、前
記外部電極は、導電性ペ−ストを塗布し且つ焼付けるこ
とによって形成した第1の導電体層と、前記第1の導電体
層の上にメッキによって形成された第2の導電体層とを
有していることが望ましい。また、請求項7に示すよう
に、前記セラミック素体は、バリスタを形成するための
ZnOを主成分とする素体であることが望ましい。ま
た、請求項8に示すように、セラミック素体と前記セラ
ミック素体の外周面の一部に露出する端面を有するよう
に前記セラミック素体に埋設され且つ加熱によって体積
膨張する性質を有する材料で形成されている内部電極と
を備えたセラミック素子チップを用意する工程と、前記
セラミック素子チップの全外周面を覆い且つ前記内部電
極の膨張によって突き破られることが可能な厚みを有す
るように保護膜を形成する工程と、前記保護膜を介して
前記セラミック素体の外周面の一部を覆うように外部電
極ぺ−ストを塗布する工程と、前記外部電極ペ−ストの
焼付けによって外部電極を形成すると同時に前記内部電
極を体積膨張させた前記内部電極によって保護膜の一部
を破り、前記内部電極と前記外部電極との間を電気的に
接続する工程とによってセラミック素子を製造すること
が望ましい。また、請求項9に示すように、更に、メッ
キ法によって前記外部電極の表面上に金属層を形成する
工程を有していることが望ましい。また、請求項10に
示すように、更に、前記保護膜の前記外部電極によって
覆われていない部分を被覆するように樹脂層を形成する
工程と、メッキ法によって前記外部電極の表面上に金属
層を形成する工程とを有していることが望ましい。ま
た、請求項11に示すように、前記保護膜は、AlxO
y、ここで、x及びyは任意の数値、で示すことができ
るアルミニウムの酸化物からなることが望ましい。ま
た、請求項12に示すように、前記保護膜を高周波スパ
ッタ方法で形成することが望ましい。また、請求項13
に示すように、前記保護膜を化学気層成長法で形成する
ことが望ましい。
As described in claim 2, it is desirable that the protective film is made of AlxOy, where aluminum and aluminum oxide can be represented by x and y being arbitrary numerical values. Further, as described in claim 3, it is preferable that the internal electrode is a Pd electrode. Further, as described in claim 4, it is preferable that the resin film further has a resin layer that covers a portion of the protective film which is not covered by the external electrode. Further, as set forth in claim 5, a ceramic body, an internal electrode embedded in the ceramic body so as to have an end face exposed at a part of the outer peripheral surface of the ceramic body, and an outer periphery of the ceramic body. An external electrode arranged on a surface and connected to the internal electrode, and arranged to cover the ceramic body and AlxOy, where x and y can be represented by arbitrary numerical values. It is possible to form a ceramic element having a protective film made of a material and a silicone resin layer covering the protective film. Further, as described in claim 6, the external electrode is formed by applying a conductive paste and baking it, and by plating the first conductive layer on the first conductive layer. It is desirable to have the formed second conductor layer. Further, as described in claim 7, it is desirable that the ceramic body is a body containing ZnO as a main component for forming a varistor. Further, as described in claim 8, a material which is embedded in the ceramic body so as to have a ceramic body and an end face exposed at a part of an outer peripheral surface of the ceramic body and has a property of expanding in volume by heating. A step of preparing a ceramic element chip having formed internal electrodes; and a protective film having a thickness that covers the entire outer peripheral surface of the ceramic element chip and has a thickness capable of being pierced by expansion of the internal electrodes. And a step of applying an external electrode paste so as to cover a part of the outer peripheral surface of the ceramic body through the protective film, and an external electrode is formed by baking the external electrode paste. At the same time, a step of breaking a part of the protective film by the internal electrode in which the internal electrode is expanded in volume, and electrically connecting the internal electrode and the external electrode, Therefore, it is desirable to produce ceramic element. Further, as described in claim 9, it is preferable that the method further comprises a step of forming a metal layer on the surface of the external electrode by a plating method. Further, as described in claim 10, a step of further forming a resin layer so as to cover a portion of the protective film which is not covered by the external electrode, and a metal layer on the surface of the external electrode by a plating method. And the step of forming. Further, as described in claim 11, the protective film is made of AlxO.
It is desirable that y be an oxide of aluminum that can be represented by y, where x and y are arbitrary numerical values. Further, as described in claim 12, it is preferable that the protective film is formed by a high frequency sputtering method. In addition, claim 13
It is desirable that the protective film is formed by chemical vapor deposition, as shown in FIG.

【0007】本発明に従うセラミック素体は、周知の種
々のバリスタ用セラミック素体、コンデンサ用セラミッ
ク素体、サ−ミスタ用セラミック素体等である。本発明
に従う内部電極は、好ましくはPd即ちパラジウム電極
であるが、これ以外の電極材料例えばPd−Ag電極等
とすることもできる。本発明に従う保護膜は、好ましく
はAlxOyで示すことができるアルミニウムの酸化物
であるが、保護機能を有し且つ内部電極の突き出しが可
能であり且つ外部電極の下に残存するものであれば、別
の材料でもよい。本発明に従う外部電極は、保護膜と反
応して保護膜を吸収しない材料で形成される。本発明に
従う樹脂層は、好ましくはシリコ−ン樹脂層であるが、
同様な機能を有する高分子樹脂とすることもできる。
The ceramic body according to the present invention is various well-known ceramic body for varistor, ceramic body for capacitor, ceramic body for thermistor and the like. The internal electrodes according to the present invention are preferably Pd or palladium electrodes, but other electrode materials such as Pd-Ag electrodes can also be used. The protective film according to the present invention is preferably an oxide of aluminum which can be represented by AlxOy, but if it has a protective function, allows the inner electrode to protrude, and remains under the outer electrode, Other materials may be used. The external electrode according to the present invention is formed of a material that does not absorb the protective film by reacting with the protective film. The resin layer according to the present invention is preferably a silicone resin layer,
A polymer resin having a similar function can also be used.

【0008】[0008]

【発明の効果】本願請求項1〜4、8〜13の発明によ
れば、次の効果が得られる。 (1) 内部電極の突き出しによって破られた部分を除
いてセラミック素体の全外周面が保護膜で被覆され、外
部電極とセラミック素体との間にも保護膜が介在してい
る。このため、従来のセラミック素子で生じる可能性が
あった外部電極とセラミック素体との境界におけるメッ
キ液、半田フラックス等の侵入を良好に防ぐことができ
る。 (2) 保護膜は内部電極の膨張による突き出しによっ
て破られるので、保護膜が内部電極と外部電極との電気
的接続を妨害しない。また、請求項5〜7の発明によれ
ばAlxOyからなる保護膜とシリコ−ン樹脂との組み
合せによって劣化を生じさせる物質の浸入を良好に防止
できる。
According to the inventions of claims 1 to 4 and 8 to 13, the following effects can be obtained. (1) The entire outer peripheral surface of the ceramic body is covered with a protective film except for the portion that is broken by the protrusion of the internal electrode, and the protective film is also interposed between the external electrode and the ceramic body. For this reason, it is possible to favorably prevent the invasion of the plating liquid, the solder flux, and the like at the boundary between the external electrode and the ceramic body, which may occur in the conventional ceramic element. (2) Since the protective film is broken by the protrusion due to the expansion of the internal electrode, the protective film does not interfere with the electrical connection between the internal electrode and the external electrode. Further, according to the inventions of claims 5 to 7, it is possible to favorably prevent infiltration of a substance that causes deterioration due to a combination of the protective film made of AlxOy and the silicone resin.

【0009】[0009]

【実施形態】次に、図1〜図6を参照して実施形態に従
うセラミック素子としてのZnO積層バリスタを説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a ZnO laminated varistor as a ceramic element according to an embodiment will be described with reference to FIGS.

【0010】このバリスタは、図1及び図2に示すよう
に、バリスタ特性を得ることができ磁器素体即ちセラミ
ック素体1と、第1及び第2の内部電極2、3と、第1
及び第2の外部電極4、5と、保護膜6と、シリコン樹
脂層7とから成る。
As shown in FIGS. 1 and 2, this varistor can obtain varistor characteristics, a porcelain element body, that is, a ceramic element body 1, first and second internal electrodes 2, 3, and a first varistor element.
And the second outer electrodes 4 and 5, the protective film 6, and the silicon resin layer 7.

【0011】セラミック素体1は、例えばZnO即ち酸
化亜鉛から成る主成分に対して例えばPr611、Co
O、CaCO3、SrCO3、SiO2、Al23から成
る副成分を添加したものから成るグリ−ンシ−ト即ち未
焼結磁器シ−トを積層して焼成したものから成り、バリ
スタ特性を有する。このセラミック素体1は、互いに対
向する第1及び第2の主面8、9と、第1、第2、第3
及び第4の側面10、11、12、13とを有する6面
体即ち長方体である。
The ceramic body 1 is made of, for example, Pr 6 O 11 or Co with respect to a main component made of ZnO, that is, zinc oxide.
The varistor characteristics are obtained by laminating and firing a green sheet, ie, an unsintered porcelain sheet, which is formed by adding sub-components of O, CaCO 3 , SrCO 3 , SiO 2 , and Al 2 O 3. Have. The ceramic body 1 includes first and second main surfaces 8 and 9 facing each other and first, second and third main surfaces.
And a fourth side surface 10, 11, 12, 13, which is a hexahedron or a rectangular parallelepiped.

【0012】2枚の第1の内部電極2及び2枚の第2の
内部電極3はセラミック素体1の一部を介して対向する
ようにセラミック素体1に埋設されている。第1の内部
電極2はセラミック素体1の第1の側面10から露出し
た端面を有する。第2の内部電極3はセラミック素体1
の第2の側面11から露出した端面を有する。第1及び
第2の内部電極2、3は、Pd即ちパラジゥムから成
る。
The two first internal electrodes 2 and the two second internal electrodes 3 are embedded in the ceramic body 1 so as to face each other with a part of the ceramic body 1 interposed therebetween. The first internal electrode 2 has an end face exposed from the first side face 10 of the ceramic body 1. The second internal electrode 3 is the ceramic body 1.
Has an end face exposed from the second side face 11. The first and second inner electrodes 2, 3 are made of Pd, that is, palladium.

【0013】第1及び第2の外部電極4、5はセラミッ
ク素体1の互いに対向する第1及び第2の側面8、9を
保護膜6を介して覆い且つ第1及び第2の主面8、9の
一部及び第3及び第4の側面12、13の一部も覆うよ
うに形成されている。第1及び第2の内部電極2、3は
保護膜6の一部を破って外方向に突出し、第1及び第2
の外部電極4、5に電気的に接続されている。第1及び
第2の外部電極4、5は、焼付導体層14、15と、第
1のメッキ層16、17と、第2のメッキ層18、19
とから成る。焼付導体層14、15はAgペ−ストを塗
布して焼付けたものから成る。第1のメッキ層16、1
7はNi(ニッケル)層であり、第2のメッキ層18、
19はSn(スズ)層である。
The first and second external electrodes 4 and 5 cover the first and second side surfaces 8 and 9 of the ceramic body 1 which face each other with a protective film 6 in between and the first and second main surfaces. It is also formed so as to cover a part of 8 and 9 and a part of the third and fourth side faces 12 and 13. The first and second internal electrodes 2 and 3 rupture a part of the protective film 6 and project outward, and
Are electrically connected to the external electrodes 4, 5. The first and second external electrodes 4 and 5 include the baked conductor layers 14 and 15, the first plating layers 16 and 17, and the second plating layers 18 and 19.
It consists of and. The baked conductor layers 14 and 15 are formed by applying Ag paste and baking. First plating layer 16, 1
7 is a Ni (nickel) layer, which is a second plating layer 18,
19 is a Sn (tin) layer.

【0014】保護膜6は、セラミック素体1をメッキ液
及び半田フラックスから守るものであって、セラミック
素体1の全外周面即ち第1及び第2の主面8、9と第1
〜第4の側面10〜13を覆うように形成されている。
この保護膜6は、AlxOy、ここで、x及びyは任意
の数値、で示すことができるアルミニウムの酸化物から
成る。この保護膜6のAlxOyは、Al23をタ−ゲ
ットとしてRF(高周数)スパッタリング、又はCVD
即ち化学気相成長法によって形成することができ、xが
2又は2よりも小さい値、yが3又は3よりも小さい値
を有するものである。本発明に従う保護膜6は、比較的
良好な絶縁性、耐酸性及び緻密性を有し、且つ外部電極
4、5に対して容易に溶融しない特性を有する。また、
保護膜6は、焼付導体層14、15の形成時の第1及び
第2の内部電極2、3の膨張による突出によって破るこ
とができる厚み、好ましくは0.05〜2μm、より好
ましくは0.1〜1.0μmを有する。
The protective film 6 protects the ceramic element body 1 from the plating liquid and the solder flux, and the whole outer peripheral surface of the ceramic element body 1, that is, the first and second main surfaces 8 and 9 and the first and second main surfaces.
~ It is formed so as to cover the fourth side surfaces 10 to 13.
The protective film 6 is made of AlxOy, where x and y are oxides of aluminum which can be represented by arbitrary numerical values. AlxOy of the protective film 6 is RF (high frequency) sputtering or CVD using Al 2 O 3 as a target.
That is, it can be formed by a chemical vapor deposition method, and x has a value of 2 or smaller than 2, and y has a value of 3 or smaller than 3. The protective film 6 according to the present invention has relatively good insulating properties, acid resistance, and denseness, and has a characteristic that it is not easily melted with respect to the external electrodes 4 and 5. Also,
The protective film 6 has a thickness that can be broken by the protrusion due to the expansion of the first and second internal electrodes 2 and 3 when the baked conductor layers 14 and 15 are formed, preferably 0.05 to 2 μm, and more preferably 0. 1 to 1.0 μm.

【0015】シリコ−ン樹脂層7は、保護膜6の外部電
極4、5で覆われていない部分を覆うように配置され、
図6に説明的に拡大図示するように保護膜6の表面上の
みならず保護膜6の内部及び保護膜6の欠陥部20にも
充填されている。AlxOyから成る保護膜6とシリコ
−ン樹脂層7との複合層部分は、耐酸性、絶縁性,緻密
性においてAlxOy膜のみの場合よりも優れている。
The silicone resin layer 7 is arranged so as to cover the portions of the protective film 6 which are not covered with the external electrodes 4 and 5.
As illustrated in FIG. 6 in an enlarged manner for explanation, not only on the surface of the protective film 6 but also inside the protective film 6 and the defective portion 20 of the protective film 6 are filled. The composite layer portion of the protective film 6 made of AlxOy and the silicone resin layer 7 is superior in acid resistance, insulating property and denseness to the case of only the AlxOy film.

【0016】[0016]

【第1の製造方法】図1及び図2に示すZnOを主成分
とする積層バリスタを作製する時には、まず、ZnOを
主成分とするグリ−ンシ−トを用意する。即ち、主成分
としてのZnOに対して副成分としてのPr611、C
oO、CaCO3、SrCO3、SiO2、Al23を所
望量添加したものを湿式ボ−ルミルで16時間混合し、乾
燥してセラミック原料粉末を得た。
[First Manufacturing Method] When manufacturing the laminated varistor containing ZnO as a main component shown in FIGS. 1 and 2, first, a green sheet containing ZnO as a main component is prepared. That is, Pr 6 O 11 , C as a sub-component is added to ZnO as a main component.
oO, CaCO 3, SrCO 3, SiO 2, Al 2 O 3 wet ball those added the desired amount - mixed 16 h at mill to obtain a ceramic raw material powder and dried.

【0017】次に、上記セラミック原料粉末に有機バイ
ンダ、有機溶剤、有機可塑剤を加えたものをボ−ルミル
で20時間混合してスラリ−を作成した。
Next, a slurry was prepared by mixing the above ceramic raw material powder with an organic binder, an organic solvent and an organic plasticizer for 20 hours in a ball mill.

【0018】次に、上記のスラリ−を使用して周知のシ
−ト作成ドクタ−ブレ−ド法によりPETフイルム上に
厚さ30μmのグリ−ンシ−トを作成し、所定寸法にカ
ットした。
Then, a 30 .mu.m thick green sheet was formed on the PET film by a well-known doctor blade method for making sheets using the above slurry and cut into a predetermined size.

【0019】内部電極2、3を形成するために、Pd粉
末と溶剤と有機バインダ−とから成るPdペ−ストを用
意し、カットしたグリ−ンシ−ト上にPdペ−ストを所
定パタ−ンに印刷し、図2及び図3に示すセラミック素体
1と内部電極2、3との積層体が得られるようにPdペ−
ストを印刷したグリ−ンシ−トと印刷しないグリ−ンシ
−トとを積層し、加熱圧着した後に所定の形状にカット
してグリ−ンチップを作成した。
In order to form the internal electrodes 2 and 3, a Pd paste composed of Pd powder, a solvent and an organic binder is prepared, and the Pd paste is cut into a predetermined pattern on the cut green sheet. Printed on the screen and shown in Figures 2 and 3
Pd sheet so that a laminated body of 1 and internal electrodes 2 and 3 can be obtained.
A green sheet on which a strike was printed and a green sheet on which a strike was not printed were laminated, heat-pressed and then cut into a predetermined shape to prepare a green chip.

【0020】次に、グリ−ンチップに対して300℃、2時
間の脱バインダ−処理を施し、しかる後、1200℃で
2時間空気中即ち酸化性雰囲気中で焼成して燒結体磁器
から成るセラミック素体1を得た。なお、セラミック素
体1の第1及び第2の側面10、11には図3に示すよ
うに内部電極2、3が露出している。
Next, the green chip is subjected to a binder removal treatment at 300 ° C. for 2 hours, and then fired at 1200 ° C. for 2 hours in the air, that is, in an oxidizing atmosphere, and the ceramic made of sintered porcelain. The body 1 was obtained. Internal electrodes 2 and 3 are exposed on the first and second side faces 10 and 11 of the ceramic body 1 as shown in FIG.

【0021】次に、内部電極2、3を含むセラミック素
体1の表面を周知のバレル研磨法によって平滑にする。
Next, the surface of the ceramic body 1 including the internal electrodes 2 and 3 is smoothed by a well-known barrel polishing method.

【0022】次に、セラミック素体1を周知のドラム回
転式RFスパッタ装置に入れ、Al 23をタ−ゲットと
してスパッタを行い、図3に示すようにセラミック素体
1の全外周面にアルミニウムの酸化物から成る保護膜6
を形成する。保護膜6は、AlxOy、ここで、x及び
yは任意の数値、で示すアルミニウム化合物から成る。
なお、x及びyはx≦2、y≦3から選択された任意の
数値であることが望ましい。保護膜6は、セラミック素
体1を保護するために耐酸性、絶縁性、及び緻密性を有
し、且つ内部電極2、3の突き出しを許すものである。
上記の条件を満足させるために保護膜6の厚みを好まし
くは0、05〜2μmの範囲、より好ましくは0.1〜
1.0μmの範囲にする。スパッタ工程の前にセラミッ
ク素体1をバレル研磨して凹凸の少ない表面を得ている
ので、保護膜6がセラミック素体1上に良好に形成され
る。
Next, the ceramic body 1 is rotated by a known drum.
Put in a transfer type RF sputter device, Al 2O3As a target
Then, sputter is performed, and as shown in FIG.
1. A protective film 6 made of aluminum oxide on the entire outer peripheral surface of 1.
To form. The protective film 6 is made of AlxOy, where x and
y is an aluminum compound represented by an arbitrary numerical value.
Note that x and y are arbitrary values selected from x ≦ 2 and y ≦ 3.
It is desirable to be a numerical value. The protective film 6 is made of ceramic material.
It has acid resistance, insulation and compactness to protect body 1.
In addition, the protrusion of the internal electrodes 2 and 3 is allowed.
In order to satisfy the above conditions, the thickness of the protective film 6 is preferable.
0, 05-2 μm, more preferably 0.1
The range is 1.0 μm. Before the sputtering process, the ceramic
Barrel-polishing the element body 1 to obtain a surface with less unevenness
Therefore, the protective film 6 is well formed on the ceramic body 1.
It

【0023】次に、外部電極4、5の焼付導体層14、
15を形成するために、Ag(銀)粉末と溶剤と有機バ
インダ−とガラスフリットとから成る周知のAgペ−ス
トを用意し、Agペ−ストを保護膜6を介してセラミッ
ク素体1の第1及び第2の側面10、11の全部と、第
1及び第2の主面8、9と第3及び第4の側面12、1
3の一部に塗布し、空気中において好ましくは500〜
800℃から選択された720℃の温度で約8分間焼付
け処理を施し、図4に示す焼付導体層14、15を得
る。ところで、内部電極2、3を構成しているPdは加
熱によって酸化し、しかる後還元するという性質を有す
る。このため、Agペ−ストの焼付処理を空気中又は酸
化性雰囲気中で行うと、Pdの酸化によって内部電圧
2、3の体積膨張が生じ、内部電極2、3が第1及び第
2の側面10、11から突き出して保護膜6を破り、A
g導体層14、15に接触し、合金化層を形成し、内部
電極2、3とAg導体層14、15との電気的接続が成
立する。この焼付処理においてAlxOyから成る保護
膜6は、導体層14、15に溶融せずに残存する。保護
膜6がAg導体層14、15とセラミック素体1との間
に残存していることはEPMA分析法即ち電子プロ−ブ
微小分析法によって確認されている。
Next, the baked conductor layers 14 of the external electrodes 4 and 5,
In order to form No. 15, a well-known Ag paste composed of Ag (silver) powder, a solvent, an organic binder, and a glass frit is prepared, and the Ag paste is passed through the protective film 6 to form the ceramic body 1. All of the first and second side faces 10 and 11, the first and second main faces 8 and 9, and the third and fourth side faces 12 and 1.
3 to a part thereof, and preferably 500 to
A baking process is performed at a temperature of 720 ° C. selected from 800 ° C. for about 8 minutes to obtain baked conductor layers 14 and 15 shown in FIG. By the way, Pd forming the internal electrodes 2 and 3 has a property that it is oxidized by heating and then reduced. Therefore, when the baking treatment of Ag paste is performed in air or in an oxidizing atmosphere, the volumetric expansion of the internal voltages 2 and 3 occurs due to the oxidation of Pd, and the internal electrodes 2 and 3 have the first and second side surfaces. Projecting from 10 and 11 and breaking the protective film 6,
The alloy layers are formed in contact with the g conductor layers 14 and 15, and the internal electrodes 2 and 3 are electrically connected to the Ag conductor layers 14 and 15. In this baking process, the protective film 6 made of AlxOy remains in the conductor layers 14 and 15 without being melted. It has been confirmed by EPMA analysis method, that is, electron probe microanalysis method that the protective film 6 remains between the Ag conductor layers 14 and 15 and the ceramic body 1.

【0024】次に、保護膜6の緻密性を高めるために、
樹脂、例えばシリコ−ン樹脂をトルエン等の溶剤で希釈
した溶液の中に保護膜6を有するセラミック素体1を入
れ、保護膜6の空隙に樹脂を充填し、また、保護膜6に
図6に示すような欠陥部19がある場合にはここに樹脂
を充填し、しかる後、風乾及び熱硬化処理を行うことに
よってシリコ−ン樹脂層7を形成する。
Next, in order to enhance the denseness of the protective film 6,
The ceramic body 1 having the protective film 6 is placed in a solution obtained by diluting a resin, for example, a silicone resin with a solvent such as toluene, and the voids of the protective film 6 are filled with the resin. When there is a defective portion 19 as shown in (1), a resin is filled in this portion, and thereafter, the silicone resin layer 7 is formed by performing air drying and heat curing treatment.

【0025】次に、外部電極導体層14、15の上に形
成されたシリコ−ン樹脂層を除去する。外部電極層1
4、15の上に樹脂層が形成されない時にはこの工程を
省くことができる。
Next, the silicone resin layer formed on the external electrode conductor layers 14 and 15 is removed. External electrode layer 1
When the resin layer is not formed on the layers 4 and 15, this step can be omitted.

【0026】次に、周知のバレルメッキ法によってNi
から成る第1のメッキ層16、17とSnから成る第2
のメッキ層18、19とを順次に形成し、図2のセラミ
ック素子を完成させる。
Next, Ni is formed by the well-known barrel plating method.
The first plated layers 16 and 17 made of Sn and the second plated layer made of Sn
Plating layers 18 and 19 are sequentially formed to complete the ceramic element of FIG.

【0027】[0027]

【第2の製造方法】前述の第1の製造方法では、保護膜
6をRFスパッタで形成したが、CVD即ち化学気層成
長法によって形成することができる。CVDで保護膜6
を形成する時には、周知のCVD成膜装置のプレ−ト上
に内部電極2、3を伴ったセラミック素体1を配置し且
つ好ましくは400〜600℃、より好ましくは500
℃程度に加熱し、トリ−ポロポキシアルミニウム+N2
から成る原料ガスを吹き付けてAlxOyから成る保護
膜6を形成する。保護膜6の厚さは好ましくは0.05
〜2μm、より好ましくは0.1〜1μm、最も好まし
くは0.2〜0.5μmとする。保護膜6の形成以外は
第1の製造方法と同一である。
[Second Manufacturing Method] In the first manufacturing method described above, the protective film 6 is formed by RF sputtering, but it can be formed by CVD, that is, chemical vapor deposition method. Protective film 6 by CVD
At the time of forming, the ceramic body 1 with the internal electrodes 2 and 3 is placed on a plate of a known CVD film forming apparatus, and preferably 400 to 600 ° C., more preferably 500.
Heat to about ℃, tri-poropoxyaluminum + N2
A raw material gas composed of Al 2 O 3 is sprayed to form a protective film 6 composed of AlxOy. The thickness of the protective film 6 is preferably 0.05
˜2 μm, more preferably 0.1 to 1 μm, most preferably 0.2 to 0.5 μm. The procedure is the same as that of the first manufacturing method except for the formation of the protective film 6.

【0028】保護膜6の好ましい厚みの範囲を求めるた
めに保護膜6の厚みを0〜2.5μmの範囲で変化させ
て、保護膜6の欠陥の発生率(%)と半田リフロ−後の
IR(絶縁抵抗)の変化率(%)、外部回路に対する接
続の不良率(%)を求めた。以下詳しく説明する。
In order to obtain the preferable range of the thickness of the protective film 6, the thickness of the protective film 6 is changed in the range of 0 to 2.5 μm, and the defect occurrence rate (%) of the protective film 6 and the solder reflow after the reflow are performed. The change rate (%) of IR (insulation resistance) and the failure rate (%) of connection to an external circuit were obtained. This will be described in detail below.

【0029】保護膜6の欠陥発生は、第1及び第2のA
g導体層14、15の相互間の保護膜6の欠陥部に対し
てメッキ液が浸入してセラミック素体1に至るか否かで
判定した。従って保護膜欠陥発生率はメッキ伸び発生率
と呼ぶこともできる。この保護膜欠陥発生率を保護膜6
の厚みを変えて測定したところ、次の表1に示す結果が
得られた。
The occurrence of defects in the protective film 6 is caused by the first and second A
It was judged whether or not the plating liquid penetrates into the defective portion of the protective film 6 between the g conductor layers 14 and 15 and reaches the ceramic body 1. Therefore, the protective film defect occurrence rate can be called the plating elongation occurrence rate. The defect rate of this protective film is defined as the protective film 6
When the thickness was changed and the measurement was performed, the results shown in Table 1 below were obtained.

【0030】 表1 保護膜厚み(μm) 欠陥発生率(樹脂層有り)(%) 0 --------------------------- 100 0.03 ------------------------- 40 0.05 ----------------------------- 0 0.1 ---------------------------- 0 0.3 ---------------------------- 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 ----------------------------- 0 1.5 ---------------------------- 0 2 ---------------------------- 0 2.5 ---------------------------- 0Table 1 Protective film thickness (μm) Defect occurrence rate (with resin layer) (%) 0 --------------------------- 100 0.03 ------------------------- 40 0.05 --------------------- -------- 0 0.1 ---------------------------- 0 0.3 ---------- ------------------ 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 -------------------- --------- 0 1.5 ---------------------------- 0 2 --------- ------------------- 0 2.5 ---------------------------- 0

【0031】樹脂層7を設けない場合における保護膜欠
陥発生率を保護膜6の厚みを変えて測定したところ、次
の表2に示す結果が得られた。
When the protective film defect occurrence rate in the case where the resin layer 7 was not provided was measured while changing the thickness of the protective film 6, the results shown in the following Table 2 were obtained.

【0032】 表2 保護膜厚み(μm) 欠陥発生率(樹脂層無し)(%) 0 --------------------------- 100 0.03 ------------------------- 90 0.05 ----------------------------- 0 0.1 ---------------------------- 0 0.3 ---------------------------- 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 ----------------------------- 0 1.5 ---------------------------- 0 2 ---------------------------- 0 2.5 ---------------------------- 0Table 2 Protective film thickness (μm) Defect occurrence rate (without resin layer) (%) 0 --------------------------- 100 0.03 ------------------------- 90 0.05 --------------------- -------- 0 0.1 ---------------------------- 0 0.3 ---------- ------------------ 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 -------------------- --------- 0 1.5 ---------------------------- 0 2 --------- ------------------- 0 2.5 ---------------------------- 0

【0033】保護膜6と樹脂層7との両方を有する積層
バリスタを回路基板に半田リフロ−で固着した時の第1
及び第2の外部電極4、5間のIR(絶縁抵抗)の変化率
(%)を保護膜6の厚みを変えて測定したところ、次の
表3の結果が得られた。なお、IRの変化率とはリフロ
−前のIRとリフロ−後のIRとの割合を示す。
First, when the laminated varistor having both the protective film 6 and the resin layer 7 is fixed to the circuit board by solder reflow.
The change rate (%) of IR (insulation resistance) between the second external electrodes 4 and 5 was measured by changing the thickness of the protective film 6, and the results shown in Table 3 below were obtained. The rate of change in IR indicates the ratio of IR before reflow and IR after reflow.

【0034】 表3 保護膜厚み(μm) IR変化率(樹脂層有り)(%) 0 --------------------------- − 0.03 -------------------------- −60 0.05 --------------------------- −6 0.1 ---------------------------- 0 0.3 ---------------------------- 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 ----------------------------- 0 1.5 ---------------------------- 0 2 ---------------------------- 0 2.5 ---------------------------- 0Table 3 Protective film thickness (μm) IR change rate (with resin layer) (%) 0 --------------------------- − 0.03 -------------------------- −60 0.05 ------------------- -------- −6 0.1 ---------------------------- 0 0.3 --------- ------------------- 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 ------------------- ---------- 0 1.5 ---------------------------- 0 2 -------- -------------------- 0 2.5 ---------------------------- 0

【0035】樹脂層7を設けないで保護膜6のみを設けた
積層バリスタを回路基板に半田リフロ−で固着した時の
第1及び第2の外部電極4、5間のIRの変化率(%)を
保護膜6の厚みを変えて測定したところ、次の表4の結果
が得られた。
The rate of change in IR (%) between the first and second external electrodes 4 and 5 when the laminated varistor provided only with the protective film 6 without providing the resin layer 7 is fixed to the circuit board by solder reflow. ) Was measured while changing the thickness of the protective film 6, and the results shown in Table 4 below were obtained.

【0036】 表4 保護膜厚み(μm) IR変化率(樹脂層無し)(%) 0 --------------------------- − 0.03 -------------------------- −98 0.05 ----------------------------- −10 0.1 ---------------------------- −0.5 0.3 ---------------------------- −0.5 0.5 ---------------------------- −0.5 0.7 ---------------------------- −0.5 1 ----------------------------- −0.5 1.5 ---------------------------- −0.5 2 ---------------------------- −0.5 2.5 ---------------------------- −0.5Table 4 Protective film thickness (μm) IR change rate (without resin layer) (%) 0 --------------------------- − 0.03 -------------------------- −98 0.05 ------------------- ---------- −10 0.1 ---------------------------- −0.5 0.3 ------ ---------------------- −0.5 0.5 ------------------------- --- −0.5 0.7 ---------------------------- −0.5 1 ------------- ---------------- −0.5 1.5 ---------------------------- −0.5 2 ---------------------------- −0.5 2.5 ------------------- --------- −0.5

【0037】保護膜6と樹脂層7とを有する積層バリス
タの回路基板に対する半田リフロ−による接続のコンタ
クト不良率(%)を保護膜6の厚みを変えて測定したと
ころ、次の表5の結果が得られた。
The contact failure rate (%) of the connection of the laminated varistor having the protective film 6 and the resin layer 7 to the circuit board by solder reflow was measured by changing the thickness of the protective film 6, and the results shown in Table 5 below. was gotten.

【0038】 表5 保護膜厚み(μm) コンタクト不良率(樹脂層有り)(%) 0 ---------------------------- 0 0.03 --------------------------- 0 0.05 ----------------------------- 0 0.1 ---------------------------- 0 0.3 ---------------------------- 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 ----------------------------- 0 1.5 ---------------------------- 0 2 ---------------------------- 0 2.5 ---------------------------- 5Table 5 Protective film thickness (μm) Contact failure rate (with resin layer) (%) 0 --------------------------- -0 0.03 --------------------------- 0 0.05 ------------------ ----------- 0 0.1 ---------------------------- 0 0.3 ------- --------------------- 0 0.5 --------------------------- -0 0.7 ---------------------------- 0 1 ----------------- ------------ 0 1.5 ---------------------------- 0 2 ------ ---------------------- 0 2.5 -------------------------- -- Five

【0039】樹脂層7を設けないで保護膜6のみを設けた
積層バリスタの回路基板に半田リフロ−による接続のコ
ンタクト不良率(%)を保護膜6の厚みを変えて測定し
たところ、次の表6の結果が得られた。
The contact failure rate (%) of the connection by solder reflow on the circuit board of the laminated varistor provided with only the protective film 6 without providing the resin layer 7 was measured by changing the thickness of the protective film 6, The results shown in Table 6 were obtained.

【0040】 表6 保護膜厚み(μm) コンタクト不良率(樹脂層無し)(%) 0 ------------------------------ 0 0.03 ----------------------------- 0 0.05 ----------------------------- 0 0.1 ---------------------------- 0 0.3 ---------------------------- 0 0.5 ---------------------------- 0 0.7 ---------------------------- 0 1 ----------------------------- 0 1.5 ---------------------------- 0 2 ---------------------------- 0 2.5 ---------------------------- 5Table 6 Protective film thickness (μm) Contact failure rate (without resin layer) (%) 0 --------------------------- --- 0 0.03 ----------------------------- 0 0.05 -------------- --------------- 0 0.1 ---------------------------- 0 0.3 --- ------------------------- 0 0.5 ----------------------- ----- 0 0.7 ---------------------------- 0 1 ------------- ---------------- 0 1.5 ---------------------------- 0 2- -------------------------- 0 2.5 ---------------------- ------ Five

【0041】上記表1〜表6から、保護膜6の厚みは0.
05〜2μmであることが好ましく、0.1〜1μmが
より好ましいことが判る。なお、上記表1〜表6には、
保護膜6をRFスパッタで形成した場合が示されている
が、保護膜6をCVDで形成した場合も表1〜表6と同様
な結果が得られた。
From the above Tables 1 to 6, the thickness of the protective film 6 is 0.
It is understood that the thickness is preferably 05 to 2 μm, more preferably 0.1 to 1 μm. In addition, in Tables 1 to 6 above,
Although the case where the protective film 6 is formed by RF sputtering is shown, the same results as in Tables 1 to 6 were obtained when the protective film 6 was formed by CVD.

【0042】本実施形態は次の効果を有する。 (1) AlxOyから成る保護膜6が、セラミック素
体1の外部電極4、5が形成されていない部分のみでな
く、外部電極4、5の下にも設けられている。従って、
外部電極4、5の形成部分と形成されていない部分との
境界における保護が良好に達成される。即ち、第1及び
第2のメッキ層16、17、18、19を形成する時の
処理液のセラミック素体1への浸入、及びバリスタの回
路基板への実装時における半田フラックスのセラミック
素体1への侵入を良好に防ぎ、セラミック素体1のIR
特性等の劣化を防ぐことができる。 (2) 内部電極2、3と外部電極4、5との電気的接
続が、Ag導体層14、15の焼付時の内部電極2、3
の突き出しによって達成されているので、この電気的接
続を容易に達成することができる。 (3) AlxOyの保護膜6の上にシリコ−ン樹脂層
7を形成し、保護膜6の空隙に樹脂を充填しているの
で、保護機能を大幅に向上させることができる。 (4) 保護膜6をRFスパッタ法又はCVD法で作る
ので、目的とする保護膜6を比較的容易に作ることがで
きる。
This embodiment has the following effects. (1) The protective film 6 made of AlxOy is provided not only on the portions of the ceramic body 1 where the external electrodes 4 and 5 are not formed, but also below the external electrodes 4 and 5. Therefore,
The protection at the boundary between the portion where the external electrodes 4 and 5 are formed and the portion where the external electrodes are not formed is well achieved. That is, the processing liquid penetrates into the ceramic body 1 when forming the first and second plating layers 16, 17, 18, and 19 and the solder flux ceramic body 1 when the varistor is mounted on the circuit board. Of the ceramic body 1 is effectively prevented
It is possible to prevent deterioration of characteristics and the like. (2) The internal electrodes 2, 3 and the external electrodes 4, 5 are electrically connected to each other when the Ag conductor layers 14, 15 are baked.
This electrical connection can be easily achieved since it is achieved by the protrusion of (3) Since the silicone resin layer 7 is formed on the protective film 6 of AlxOy and the voids of the protective film 6 are filled with resin, the protective function can be greatly improved. (4) Since the protective film 6 is formed by the RF sputtering method or the CVD method, the target protective film 6 can be formed relatively easily.

【0043】[0043]

【変形例】本発明は、上述の実施形態に限定されるもの
でなく、例えば次の変形が可能なものである。 (1) 内部電極2、3の材料は、Pdと同様な作用を
得ることができるものであれば別のものでもよい。ま
た、内部電極2、3はPdを主成分とし、別の金属を副
成分として含むものでもよい。 (2) 保護膜6は、本発明の要求を満たすことができ
るものであれば、AlxOy以外の物質でもよい。 (3) 外部電極4、5の導体層14、15はAg以外
の例えばAg−Pdペ−スト等であってもよい。 (4) AlxOy保護膜6とシリコ−ン樹脂層7との
複合構成は、外部電極4、5の下に保護膜6を設けない
構成のセラミック素子の保護層としても適用できる。 (5) ZnOバリスタ以外のセラミック積層コンデン
サ、セラミック積層サ−ミスタ等のセラミック素子にも
本発明を適用できる。 (6) 樹脂層7をシリコ−ン以外の同様な機能を有す
る高分子樹脂とすることができる。
MODIFICATION The present invention is not limited to the above-described embodiment, and the following modifications are possible, for example. (1) The materials of the internal electrodes 2 and 3 may be different as long as they can obtain the same action as Pd. The internal electrodes 2 and 3 may contain Pd as a main component and another metal as an auxiliary component. (2) The protective film 6 may be a substance other than AlxOy as long as it can satisfy the requirements of the present invention. (3) The conductor layers 14 and 15 of the external electrodes 4 and 5 may be Ag-Pd paste or the like other than Ag. (4) The composite structure of the AlxOy protective film 6 and the silicone resin layer 7 can also be applied as a protective layer of a ceramic element in which the protective film 6 is not provided below the external electrodes 4 and 5. (5) The present invention can be applied to ceramic elements such as ceramic multilayer capacitors and ceramic multilayer thermistors other than ZnO varistor. (6) The resin layer 7 may be a polymer resin having a similar function other than silicone.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態に従うZnO積層バリスタを
示す平面図である。
FIG. 1 is a plan view showing a ZnO laminated varistor according to an embodiment of the present invention.

【図2】図1のA−A線断面図である。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】セラミック素体に保護膜を形成したものを示す
断面図である。
FIG. 3 is a cross-sectional view showing a ceramic body with a protective film formed thereon.

【図4】Ag導体層を形成したものを示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a structure in which an Ag conductor layer is formed.

【図5】シリコ−ン樹脂層7を形成したものを示す断面
図である。
FIG. 5 is a cross-sectional view showing the one in which a silicone resin layer 7 is formed.

【図6】図5の保護膜6とシリコ−ン樹脂層7との一部
を説明的に拡大して示す図である。
FIG. 6 is an enlarged view illustrating a part of a protective film 6 and a silicone resin layer 7 of FIG. 5 in an explanatory manner.

【符号の説明】[Explanation of symbols]

1 セラミック素体 2、3 内部電極 4、5 外部電極 6 保護膜 7 シリコ−ン樹脂層 8、9 主面 10、11、12、 13 側面 14、15 Ag導体層 16、17 第1のメッキ層 18、19 第2のメッキ層 1 Ceramic body A few internal electrodes 4,5 external electrodes 6 protective film 7 Silicone resin layer 8, 9 Main surface 10, 11, 12, 13 Sides 14, 15 Ag conductor layer 16, 17 First plating layer 18, 19 Second plating layer

フロントページの続き Fターム(参考) 5E034 CA10 CB01 CC02 DA07 DB03 DB05 DC03 DC05 DC09 DE07 DE16 Continued front page    F-term (reference) 5E034 CA10 CB01 CC02 DA07 DB03                       DB05 DC03 DC05 DC09 DE07                       DE16

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 セラミック素体と、 前記セラミック素体外周面の一部に露出する端面を有す
るように前記セラミック素体に埋設され且つ加熱によっ
て体積膨張する性質を有する材料で形成されている内部
電極と、 前記セラミック素体の全外周面を覆うように形成されて
おり且つ前記内部電極の突き出しによって破られた部分
を有している保護膜と、 前記保護膜を介して前記セラミック素体の外周面の一部
を覆うように配置され且つ前記保護膜の前記破られた部
分から突出した前記内部電極に対して電気的に接続され
ている外部電極とから成るセラミック素子。
1. An interior formed of a ceramic body and a material having a property of being volume-expanded by being embedded in the ceramic body so as to have an end surface exposed at a part of an outer peripheral surface of the ceramic body. An electrode, a protective film formed so as to cover the entire outer peripheral surface of the ceramic body, and having a portion broken by the protrusion of the internal electrode; and a ceramic film of the ceramic body via the protective film. A ceramic element comprising an external electrode which is arranged so as to cover a part of an outer peripheral surface and which is electrically connected to the internal electrode protruding from the broken portion of the protective film.
【請求項2】 前記保護膜は、AlxOy、ここで、x
及びyは任意の数値、で示すことができるアルミニウム
の酸化物から成ることを特徴とする請求項1記載のセラ
ミック素子。
2. The protective film is made of AlxOy, where x
2. The ceramic element according to claim 1, wherein y and y are made of an oxide of aluminum which can be represented by any numerical value.
【請求項3】 前記内部電極は、Pd電極であることを
特徴とする請求項1又は2記載のセラミック素子。
3. The ceramic element according to claim 1, wherein the internal electrode is a Pd electrode.
【請求項4】 更に、前記保護膜の前記外部電極によっ
て覆われていない部分を被覆している樹脂層を有するこ
とを特徴とする請求項1乃至3のいずれかに記載のセラ
ミック素子。
4. The ceramic element according to claim 1, further comprising a resin layer that covers a portion of the protective film that is not covered by the external electrode.
【請求項5】 セラミック素体と、 前記セラミック素体外周面の一部に露出する端面を有す
るように前記セラミック素体に埋設された内部電極と、 前記セラミック素体の外周面上に配置され且つ前記内部
電極に接続されている外部電極と、 前記セラミック素体を覆うように配置され且つAlxO
y、ここで、x及びyは任意の数値、で示すことができ
るアルミニウムの酸化物からなる保護膜と、 前記保護膜を被覆しているシリコ−ン樹脂層とを有する
ことを特徴とするセラミック素子。
5. A ceramic body, internal electrodes embedded in the ceramic body so as to have an end surface exposed at a part of the outer peripheral surface of the ceramic body, and arranged on the outer peripheral surface of the ceramic body. An external electrode connected to the internal electrode, and AlxO arranged so as to cover the ceramic body.
y, where x and y are arbitrary numerical values, a ceramic having a protective film made of an aluminum oxide and a silicone resin layer covering the protective film. element.
【請求項6】 前記外部電極は、導電性ペ−ストを塗布
し且つ焼付けることによって形成した第1の導電体層
と、前記第1の導電体層の上にメッキによって形成され
た第2の導電体層とを有していることを特徴とする請求
項1乃至5のいずれかに記載のセラミック素子。
6. The external electrode comprises a first conductor layer formed by applying and baking a conductive paste, and a second conductor layer formed on the first conductor layer by plating. 6. The ceramic element according to any one of claims 1 to 5, further comprising:
【請求項7】 前記セラミック素体は、バリスタを形成
するためのZnOを主成分とする素体であることを特徴
とする請求項1乃至6のいずれかに記載のセラミック素
子。
7. The ceramic element according to claim 1, wherein the ceramic body is a body containing ZnO for forming a varistor as a main component.
【請求項8】 セラミック素体と前記セラミック素体の
外周面の一部に露出する端面を有するように前記セラミ
ック素体に埋設され且つ加熱によって体積膨張する性質
を有する材料で形成されている内部電極とを備えたセラ
ミック素子チップを用意する工程と、 前記セラミック素子チップの全外周面を覆い且つ前記内
部電極の膨張によって突き破られることが可能な厚みを
有するように保護膜を形成する工程と、 前記保護膜を介して前記セラミック素体の外周面の一部
を覆うように外部電極ぺ−ストを塗布する工程と、 前記外部電極ペ−ストの焼付けによって外部電極を形成
すると同時に前記内部電極を体積膨張させて前記内部電
極によって保護膜の一部を破り、前記内部電極と前記外
部電極との間を電気的に接続する工程とを有しているこ
とを特徴とするセラミック素子の製造方法。
8. An interior formed of a material which is embedded in the ceramic body so as to have a ceramic body and an end face exposed at a part of an outer peripheral surface of the ceramic body and has a property of expanding in volume by heating. A step of preparing a ceramic element chip provided with an electrode, and a step of forming a protective film so as to cover the entire outer peripheral surface of the ceramic element chip and have a thickness capable of being pierced by expansion of the internal electrode. A step of applying an external electrode paste so as to cover a part of an outer peripheral surface of the ceramic body through the protective film; and an external electrode formed by baking the external electrode paste, and at the same time the internal electrode Volume-expanding to break a part of the protective film by the internal electrode, and electrically connecting the internal electrode and the external electrode. A method of manufacturing a ceramic element, comprising:
【請求項9】 更に、メッキ法によって前記外部電極の
表面上に金属層を形成する工程を有していることを特徴
とする請求項8記載のセラミック素子の製造方法。
9. The method of manufacturing a ceramic element according to claim 8, further comprising the step of forming a metal layer on the surface of the external electrode by a plating method.
【請求項10】 更に、前記保護膜の前記外部電極によ
って覆われていない部分を被覆するように樹脂層を形成
する工程と、 メッキ法によって前記外部電極の表面上に金属層を形成
する工程とを有していることを特徴とする請求項8記載
のセラミック素子の製造方法。
10. A step of forming a resin layer so as to cover a portion of the protective film which is not covered by the external electrode, and a step of forming a metal layer on the surface of the external electrode by a plating method. 9. The method for manufacturing a ceramic element according to claim 8, further comprising:
【請求項11】 前記保護膜は、AlxOy、ここで、
x及びyは任意の数値、で示すことができるアルミニウ
ムの酸化物からなることを特徴とする請求項8又は9又
は10記載のセラミック素子の製造方法。
11. The protective film is AlxOy, wherein:
11. The method for manufacturing a ceramic element according to claim 8, wherein x and y are made of an aluminum oxide which can be represented by any numerical value.
【請求項12】 前記保護膜を高周波スパッタ方法で形
成することを特徴とする請求項11記載のセラミック素
子の製造方法。
12. The method of manufacturing a ceramic element according to claim 11, wherein the protective film is formed by a high frequency sputtering method.
【請求項13】 前記保護膜を化学気相成長法で形成す
ることを特徴とする請求項11記載のセラミック素子の
製造方法。
13. The method of manufacturing a ceramic element according to claim 11, wherein the protective film is formed by a chemical vapor deposition method.
JP2002073764A 2002-03-18 2002-03-18 Manufacturing method of ceramic element Expired - Fee Related JP4637440B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002073764A JP4637440B2 (en) 2002-03-18 2002-03-18 Manufacturing method of ceramic element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002073764A JP4637440B2 (en) 2002-03-18 2002-03-18 Manufacturing method of ceramic element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008032069A Division JP4682214B2 (en) 2008-02-13 2008-02-13 Ceramic element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003272906A true JP2003272906A (en) 2003-09-26
JP4637440B2 JP4637440B2 (en) 2011-02-23

Family

ID=29203340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002073764A Expired - Fee Related JP4637440B2 (en) 2002-03-18 2002-03-18 Manufacturing method of ceramic element

Country Status (1)

Country Link
JP (1) JP4637440B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007119281A1 (en) * 2006-03-15 2009-08-27 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
US7813104B2 (en) 2008-01-28 2010-10-12 Tdk Corporation Ceramic element
US20140376151A1 (en) * 2013-06-21 2014-12-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component manufactured thereby
JP2015534731A (en) * 2012-10-11 2015-12-03 エプコス アクチエンゲゼルシャフトEpcos Ag Ceramic part provided with protective layer and method of manufacturing the same
CN108346494A (en) * 2018-01-30 2018-07-31 旺诠科技(昆山)有限公司 A kind of chip resister and its production technology improving resistance printing
WO2024236846A1 (en) * 2023-05-17 2024-11-21 株式会社村田製作所 Electronic component and film forming method
WO2024236847A1 (en) * 2023-05-17 2024-11-21 株式会社村田製作所 Electronic component and film forming method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6937176B2 (en) * 2017-06-16 2021-09-22 太陽誘電株式会社 Electronic components, electronic devices, and methods for manufacturing electronic components

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007119281A1 (en) * 2006-03-15 2009-08-27 株式会社村田製作所 Multilayer electronic component and manufacturing method thereof
US7813104B2 (en) 2008-01-28 2010-10-12 Tdk Corporation Ceramic element
JP2015534731A (en) * 2012-10-11 2015-12-03 エプコス アクチエンゲゼルシャフトEpcos Ag Ceramic part provided with protective layer and method of manufacturing the same
US20140376151A1 (en) * 2013-06-21 2014-12-25 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multilayer ceramic electronic component and multilayer ceramic electronic component manufactured thereby
KR20140148157A (en) * 2013-06-21 2014-12-31 삼성전기주식회사 Fabricating method of multilayered ceramic electronic component and multilayered ceramic electronic component by fabricating the same
KR102070230B1 (en) * 2013-06-21 2020-01-28 삼성전기주식회사 Fabricating method of multilayered ceramic electronic component and multilayered ceramic electronic component by fabricating the same
CN108346494A (en) * 2018-01-30 2018-07-31 旺诠科技(昆山)有限公司 A kind of chip resister and its production technology improving resistance printing
WO2024236846A1 (en) * 2023-05-17 2024-11-21 株式会社村田製作所 Electronic component and film forming method
WO2024236847A1 (en) * 2023-05-17 2024-11-21 株式会社村田製作所 Electronic component and film forming method

Also Published As

Publication number Publication date
JP4637440B2 (en) 2011-02-23

Similar Documents

Publication Publication Date Title
CN101499340B (en) ceramic components
JP7131897B2 (en) Ceramic electronic component and manufacturing method thereof
TWI406309B (en) Multi-layered ceramic electronic component
CN112820543B (en) Ceramic electronic component and method for manufacturing the same
JP7651263B2 (en) Multilayer ceramic capacitor and method of manufacturing same
JP7534987B2 (en) Ceramic Electronic Components
JP4682214B2 (en) Ceramic element and manufacturing method thereof
JP4637440B2 (en) Manufacturing method of ceramic element
KR102762891B1 (en) Multi-layer ceramic electronic component
JP3945010B2 (en) Multilayer varistor and manufacturing method thereof
JP3008567B2 (en) Chip type varistor
JP4748831B2 (en) Electronic components
JP2000216046A (en) Laminated ceramic electronic component
JPH097878A (en) Ceramic electronic component and manufacturing method thereof
JP2000100653A (en) Chip-type stacked electronic component
JP7664142B2 (en) Ceramic Electronic Components
JP2004172383A (en) Conductive paste and method for manufacturing ceramic electronic parts
JPH0432213A (en) Ceramic capacitor
JP2001015376A (en) Multilayer ceramic capacitors
JP4907138B2 (en) Chip type NTC element
JPH09162452A (en) Ceramic element and manufacturing method thereof
JP2001168406A (en) Laminated piezoelectric ceramic electronic component and manufacturing method therefor
JP2021015925A (en) Multilayer ceramic capacitor
JP7498912B2 (en) Ceramic electronic component, mounting board, and method for manufacturing ceramic electronic component
JPH09115772A (en) External electrode for chip electronic component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080311

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080411

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4637440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees