JP2003263337A - デバック機能内蔵型マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 命令バスのビット幅よりも少ないビット幅の
出力信号線で命令バスの内容をトレースする場合でも、
解析しやすいデバック環境を生み出し、出力情報を圧縮
することが可能なデバック機能内蔵型マイクロコンピュ
ータの実現を課題とする。 【解決手段】 デバック機能内蔵型マイクロコンピュー
タにおいて、ＤＢＧ（デバックユニット）３は、トレー
スする情報３６と共に、トレースする情報の内容を示す
ステータス情報３５をステータス生成回路３３から出力
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デバック機能内蔵
型マイクロコンピュータに関し、特にバスのトレース方
法を改善したデバック機能内蔵型マイクロコンピュータ
に関する。

【０００２】

【従来の技術】プログラムの誤りを発見し、修正作業を
支援する目的から、プログラムをトレースし、指定した
行に来たときや、予め設定したアドレスやデータにアク
セスされたときなどに、プログラムの実行を止めてそれ
を外部に通知したり、その時のメモリの状態や変数の内
容を参照したり変更できるようにするのがデバック機能
である。

【０００３】このようなデバック機能を有するデバック
装置（デバックツール）として、従来はインサーキット
エミュレータと呼ばれるものがある。このインサーキッ
トエミュレータを用いたデバックシステムのブロック図
を図８に示す。図８のデバックシステムはユーザターゲ
ットシステム５０とこれをデバックするデバックツール
５５から構成されている。さらに、ユーザターゲットシ
ステム５０はマイクロコンピュータ５１と、メモリ５２
と、入出力制御回路５３から構成されている。デバック
ツール５５はデバック用マイクロコンピュータ５６とモ
ニタプログラムメモリ５７から構成されている。

【０００４】このシステムでは、デバック時にはユーザ
ターゲットシステム５０のマイクロコンピュータ５１を
取り外すか動作が無効になるようにして、この部分にデ
バックツール５５のプローブを接続し、ユーザターゲッ
トシステム５０上のマイクロコンピュータ５１の代わり
にデバックツール５５上のデバック用マイクロコンピュ
ータ５６を動作させ、デバックツール５５上のモニタプ
ログラムメモリ５７に記憶されているモニタプログラム
を実行させてユーザプログラムの実行を制御する。

【０００５】これにより、デバック用マイクロコンピュ
ータ５６はユーザターゲットシステム５０上のメモリ５
２に記憶されているデバック対象のプログラムを実行す
ることができ、デバック用マイクロコンピュータ５６は
ユーザターゲットシステム５０上のマイクロコンピュー
タ５１からは得られないトレース情報を出力することが
できる。また、プロセッサバス５４の情報のほかマイク
ロコンピュータ５１内部の情報などもトレースすること
ができる。しかし、この方法では、ユーザターゲットシ
ステム５０上のマイクロコンピュータ５１のすべてのピ
ンをデバックツール５５に接続する必要があり、信号線
の数が増えてプローブが高価なものになり、プロービン
グ動作が不安定になるなどの問題があり、ことに動作周
波数の高いマイクロコンピュータでは問題が多かった。

【０００６】図９は、他のデバックツールの従来例を用
いたデバックシステムを示す。この例では、ユーザター
ゲットシステム６０上のマイクロコンピュータ６１中に
デバックツール６８との通信に必要なシリアルインター
フェース６４とデバックツール６８から送られてくる信
号を解釈して実行するシーケンサ６５を内蔵している。
シーケンサ６５はデバックツール６８から送られてきた
信号にしたがって、ユーザプログラムの実行を一時停止
してレジスタ６７にアクセスしたり、バスコントローラ
６６を用いてメモリ６２や入出力制御回路６３にアクセ
スしてユーザプログラムの制御を行う。シリアルインタ
ーフェース６４からの信号は直接にはホストコンピュー
タ６９に接続できない場合が多いので、デバックツール
６８がホストコンピュータ６９からのコマンドをマイク
ロコンピュータ６１が理解できる信号に変換したり、マ
イクロコンピュータ６１からの信号をホストコンピュー
タ６９が理解できるデータ形式に変換する。

【０００７】この場合では、ユーザターゲットシステム
６０上のマイクロコンピュータ６１がシーケンサ６５を
内蔵していて、シーケンサ６５がマイクロコンピュータ
６１やシリアルインターフェース６４にアクセスするた
め、デバックツール６８との接続のロジック回路が複雑
になり、チップ上の面積が大きくなるという問題があっ
た。また、レジスタの追加などが発生した場合にはシー
ケンサ６５を変更しない限り対処することができないと
いう問題もあった。

【０００８】図１０は、本発明が適用されるデバックシ
ステムの構成を示すブロック図である。このデバックシ
ステムはユーザターゲットシステム７０とデバックツー
ル８０とＰＣホストコンピュータ８１とから構成され
る。ユーザターゲットシステム７０はマイクロコンピュ
ータ７１と、メモリ７２と、入出力制御回路７３から構
成される。マイクロコンピュータ７１はプロセッサコア
７４とデバックユニット７５から構成される。プロセッ
サコア７４はプロセッサバス７６、７８を介して、メモ
リ７２や入出力制御回路７３にアクセスしてプログラム
を実行する。プロセッサコア７４は内部デバックインタ
ーフェース７７と内部プロセッサバス７８とによってデ
バックユニット７５と接続され、デバックユニット７５
は外部デバックインターフェース７９によってデバック
ツール８０と接続されている。デバックユニット７５
は、プロセッサコア７４とデバックツール８０間で、信
号の出力形式を変換したり、出力タイミングを取ったり
する働きを行う。

【０００９】このデバックシステムには、ユーザプログ
ラムを実行するノーマルモードと、モニタプログラムを
実行するデバックモードとがある。プロセッサコアがデ
バック例外を発生した場合に、デバックモードに移る。
デバック例外の発生は、次のような条件で発生する。 シングルステップ ユーザプログラムの各命令の実行毎にデバック例外を発
生する。 命令ブレーク 設定したアドレスを実行する直前にデバック例外を発生
する。アドレスは３箇所間で設定することができる。 データブレーク 設定したアドレスに対して、読み出し／書き込みが行わ
れると、読み出し／書き込みの実行より１〜数命令後に
デバック例外を発生する。アドレスは１箇所のみ設定す
ることができる。 ソフトウェアブレーク ｂｒｋ命令の実行によってデバック例外を発生する。デ
バック例外発生時の退避アドレスはｂｒｋ命令の次のア
ドレスである。

【００１０】デバックモードに移るとプロセッサコアは
デバックユニットを介してデバック処理ルーチンを実行
する。デバック処理ルーチンによって、ユーザターゲッ
トプログラムを任意のアドレスでブレークさせたり、シ
ングルステップで実行させることができ、さらに、メモ
リやレジスタのリードやライト、ユーザプログラムの終
了アドレスの指定、ユーザプログラムの実行開始アドレ
スの指定などの実行制御機能を実現することができる。
また、プロセッサコアがデバック処理ルーチン上のノー
マルモードへの復帰命令を実行することによって、ノー
マルモードへ復帰し、復帰命令で指定されたアドレスは
ジャンプして、ユーザプログラムの実行を再開する。一
方、ノーマルモードでは、デバックシステムはユーザプ
ログラムを実行する。この時、同時に命令情報、命令ア
ドレス情報、データ情報、データアドレス情報を選択的
にトレースすることができる。

【００１１】このような方式を採用して、ユーザターゲ
ットシステム７０上のマイクロコンピュータ７１にデバ
ック機能を有するデバックユニット７５を含めるように
したので、デバック機能を実現するにあたり、ユーザタ
ーゲットシステム７０とデバックツール８０とを結ぶ出
力信号線の本数（ビット幅）を少なくすることができ
る。また、ノーマルモードでは、ユーザターゲットシス
テム７０上でマイクロコンピュータ７１を動作させなが
ら信号をトレースしてデバックできるようにしているの
で、高い周波数でも応答することができ、メモリ７２や
入出力装置へのアクセスを容易にして動作中の命令やデ
ータを正確に調べることができる。また、デバックユニ
ット７５が介在することによって、ユーザプログラムに
よってデバックツール８０のメモリやレジスタの内容が
不正に破壊されることがなく、また、デバックツール８
０によってユーザが使用しているレジスタの内容が不正
に破壊されることもないという利点がある。

【００１２】しかしながら、プロセッサコア７４のＣＰ
Ｕの内部処理はすべて３２ビットで行われているため、
ユーザターゲットシステム７０とデバックツール８０と
を結ぶ外部デバックインターフェース７９の出力信号線
の本数（ビット幅）を少なくすると、バストレースを行
う際に十分なリアルタイムの応答が取りにくいという問
題が生まれる。例えば、外部デバックインターフェース
７９の出力信号線が８ビットパラレルだとすると、３２
ビットの内部バスの内容をトレースするのに４倍の時間
をかけるか、４倍の転送速度が必要ということになり、
現実的ではない。ＣＰＵの内部処理を３２ビットで行う
と、プロセッサコア７４が次の動作に移るとトレースの
内容も次に移ってしまうので、トレースが読み取れない
という問題が生まれる。また、出力信号線の本数（ビッ
ト幅）を少なくすることは、転送速度の面から実現は難
しい。このことは、ユーザターゲットシステム７０とデ
バックツール８０とを結ぶ出力信号線の本数（ビット
幅）を少なくしたいという要求と矛盾することになる。
また、ＣＰＵによるメモリアクセスの間にＤＭＡによる
メモリアクセスの割り込みがある場合など、どのアクセ
スがＣＰＵによるものかをデバックツール８０やＰＣホ
ストコンピュータ８１では判定できないという問題があ
った。また、トレースした情報が命令なのかデータなの
かもデバックツール８０やＰＣホストコンピュータ８１
では判定できず、これらの判定はユーザが判断するしか
方法が無かった。

【００１３】

【発明が解決しようとする課題】上述のごとく、従来の
デバック機能内蔵型マイクロコンピュータでは、ユーザ
ターゲットシステム上でマイクロコンピュータを動作さ
せながら信号をトレースする場合に、ユーザターゲット
システムとデバックツールとを結ぶ出力信号線の本数
（ビット幅）が限られているため、３２ビットの命令バ
スの内容を完全にトレースすることができないという問
題があった。また、トレースした情報が命令なのかデー
タなのか、ＤＭＡによるものかＣＰＵによるものかの判
定はユーザが判断するしか方法がないという問題があっ
た。本発明は、比較的簡単な方法でこの問題を解決し
て、トレースした情報と共にトレースした情報の内容が
判定できる付加情報を出力することができ、この付加情
報を用いてより解析しやすいデバック環境を生み出し、
出力情報を圧縮することができるデバック機能内蔵型マ
イクロコンピュータの実現を課題とする。

【００１４】

【課題を解決するための手段】上記課題を達成するた
め、本発明は、マイクロコンピュータ内部にバストレー
ス機能やバスブレーク機能を有するデバックユニットを
内蔵するデバック機能内蔵型マイクロコンピュータにお
いて、デバックユニットは、バスをトレースする際に、
トレースするバス情報と共にトレースされた情報の内容
を示すステータス情報を出力することを特徴とする。こ
れにより、ステータス情報によってバス情報の内容をデ
バックツールで容易に判別でき、より解析しやすいデバ
ック環境を実現できると共に、ステータス情報を用いて
データやアドレス情報を圧縮することが可能になり、命
令バスのビット幅よりも少ないビット幅の出力信号線を
用いてトレースする場合に、効率的に情報を読み出すこ
とが可能なデバック機能内蔵型マイクロコンピュータを
実現することができる。

【００１５】

【発明の実施の形態】以下、本発明にかかるデバック機
能内蔵型マイクロコンピュータを添付図面を参照にして
詳細に説明する。

【００１６】図１は、本発明のデバック機能内蔵型マイ
クロコンピュータの一実施の形態を用いたデバックシス
テムの主要部の構成図である。図１において、符号１は
ＣＰＵ、符号２はＢＣＵ（バスコントロールユニッ
ト）、符号３はＤＢＧ（デバックユニット）、符号４は
メモリ、符号５は外部デバックツール、符号６はデバッ
ク用パソコンである。また、符号２２はキャッシュメモ
リ、符号２３はＤＭＡである。ＣＰＵ１、ＢＣＵ２、Ｄ
ＢＧ３、キャッシュメモリ２２、ＤＭＡ２３はマイクロ
コンピュータ１０チップ内部に内蔵されている。図１の
マイクロコンピュータ１０は図１０のマイクロコンピュ
ータ７１に相当し、ＣＰＵ１とＢＣＵ２とで図１０のプ
ロセッサコア７４に相当し、ＤＢＧ３が図１０のデバッ
クユニット７５に、メモリ４が図１０のメモリ７２に、
外部デバックツール５とデバック用パソコン６が図１０
のデバックツール８０とＰＣホストコンピュータ８１に
あたる。図１０の入出力制御回路７３はここでは省略し
たが、メモリ４と並列に位置するものである。

【００１７】ＣＰＵ１とＢＣＵ２間は、命令アドレスバ
ス１１、命令バス１２、データアドレスバス１３、デー
タバス１４とリード／ライト信号１５、アクセスサイズ
信号１６で接続されている。各バス１１〜１４は３２ビ
ットのビット幅で転送される。ＢＣＵ２とメモリ４間
は、３２ビットパラレルのデータアドレスバス１７と、
データバス１８、リード／ライト信号１９で接続されて
いる。この図ではＢＣＵ２の接続先をメモリ４で代表し
たが、メモリ４以外にデータアドレスバス１７、データ
バス１８は図示しない入出力インターフェースを介して
周辺ユニットやユーザターゲットシステム外の外部メモ
リなどにも接続され、これらとの間でアドレス、データ
を送り、データを受け取る。さらにＢＣＵ２はキャッシ
ュ２２やＤＭＡ２３との間でもデータのやり取りを行
う。これらのアドレスやデータはＢＣＵ２内の信号判定
選択回路２１で切り替えられてやり取りされる。

【００１８】また、命令アドレスバス１１、命令バス１
２、データアドレスバス１３、データバス１４、データ
アドレスバス１６およびデータバス１７上の信号はＢＣ
Ｕ２内の信号判定選択回路２１を介してＤＢＧ３に引き
込まれ、出力選択回路３２の指定によりＤＢＧ３内のマ
ルチプレクサ３１で選択されて、外部デバックツール５
に８ビット幅のトレースデータ外部出力（ＤＴＤ：図１
０の外部デバックインターフェース７９に相当）３６と
して転送される。出力選択回路３２の指定は設定レジス
タ３４に記憶されたトレースすべき信号の情報によって
行われる。設定レジスタ３４に記憶された情報はＢＣＵ
２内の信号判定選択回路２１にも送られる。

【００１９】一方、ＢＣＵ２内の信号判定選択回路２１
からは、バス上の情報が命令かデータか、ＤＭＡによる
アクセスか、アクセスサイズの大きさ、リードかライト
かなどの判定用信号２４がＤＢＧ３内のステータス生成
回路３３に送られる。ステータス生成回路３３はこれら
の信号をステータス化して、トレースデータ外部出力３
６でバス情報を外部へ出力するのと同じタイミングでス
テータス出力３５として外部デバックツール５に出力す
る。バスを流れる情報には、命令かデータかを判別でき
る情報は含まれていないので、ＢＣＵ２内の信号判定選
択回路２１でこれを判定する。キャッシュメモリ２２の
リフィル／ライトバック時のメモリアクセスについて
も、キャッシュメモリ２２からＢＣＵ２内の信号判定選
択回路２１に命令かデータかを示す信号を入力して信号
判定選択回路２１で判定できるようにし、その情報をス
テータス生成回路３３に送る。また、ＤＭＡ２３からの
メモリアクセスについても信号判定選択回路２１はその
旨の情報をステータス生成回路３３に送る。ステータス
生成回路３３はこれらの情報をまとめて５ビット幅のス
テータス出力（ＤＳＴ）３５として出力する。このステ
ータス出力（ＤＳＴ）３５により、デバックツール５や
デバック用パソコン６側ではトレースデータ外部出力３
６のバス情報の内容が判別しやすくなり、より解析しや
すいデバック環境が生まれると共に、ユーザがバス情報
の内容を判定する必要が無くなるため、デバック効率が
向上する。

【００２０】従来、チップ外部にバス情報を出力する場
合、出力ビット数がバスのビット幅に比べて少ない時
は、単純にバス上の情報を下位ビットから出力可能なビ
ット数づつに別けて出力していた。すなわち、３２ビッ
トバスの情報を８ビット幅で出力する場合、図２に示す
ように、下位８ビット［７：０］、次の８ビット［１
５：８］、さらに次の８ビット［２３：１６］、上位８
ビット［３１：２４］の順に出力される。しかし、バス
トレースの場合、バスに次の情報が流れると、古いバス
情報の外部への出力はそこで打ち切られ、新しいバス情
報の出力が行われる。データ情報に着目すると、データ
の下位ビットだけが出力されて打ち切られた場合、上位
のビットが推測できないのでデータが不明になる。ま
た、全データを外部に出力しようとすると、多くのサイ
クル数が必要となるため、他の情報出力の妨げになった
り、必要な情報が打ち切られてしまうなどの問題が生ま
れる。

【００２１】ところで、ユーザプログラムに用いられる
データ値は、通常、下位ビットだけが利用される場合が
多い。数値が正の値の場合は、上位ビットは大抵“０”
で埋められている。この特徴を生かし、上位ビットが
“０”で埋められている場合には、図３に示すように、
下位ビットのみ外部に出力し、同時にステータス出力３
５で上位が“０”で埋められていることを示す。これに
より、外部デバックツール５やデバック用パソコン６側
では、上位ビットを“０”で埋めて元のデータを復元す
ることができる。図４に「圧縮なし」の場合と「圧縮あ
り」の場合のタイミングチャートを示す。「圧縮なし」
の場合は図２に示した出力方法となり、ステータス出力
は「開始」と「継続」で出力は４クロック分になるが、
「圧縮あり」の場合は図３に示した出力方法となり、ス
テータス出力は「開始」のあと「圧縮０」で出力は２ク
ロック分ですむ。

【００２２】また、負の数の場合は２の補数表示で表さ
れるため、上位ビットは大抵“１”で埋められている。
この特徴を生かし、上位ビットが“１”で埋められてい
る場合は、下位ビットのみ外部に出力し、同時にステー
タス出力３５で上位が“１”で埋められていることを示
す。これにより、外部デバックツール５やデバック用パ
ソコン６側では、上位ビットを“１”で埋めて負数の元
のデータを復元することができる。命令バスをトレース
している場合は、このオール“０”、オール“１”の圧
縮は動作しない。

【００２３】以上は、データ値の場合であるが、アドレ
ストレースの場合にも同様に、バスに次の情報が流れる
と、古いバス情報の外部への出力はそこで打ち切られ、
新しいバス情報の出力が行われる。アドレスに着目する
と、下位アドレスだけが出力されて打ち切られた場合
は、受ける側では上位アドレスは直前の出力の値と等し
いと推測するか、アドレス不明とするかである。上位ア
ドレスは直前の出力の値と等しいと推測すると誤った判
断をしてしまう場合も生まれる。また、全アドレス情報
を外部に出力しようとすると、多くのサイクル数が必要
となるため、他の情報出力の妨げになったり、必要な情
報が打ち切られてしまうなどの問題が生まれる。

【００２４】この場合、上位アドレスを外部デバックツ
ール５やデバック用パソコン６の受信側で推測するので
はなく、信号を出力するＤＢＧ３側で、上位アドレスが
直前に送ったアドレスと一致した場合は、図５に示すよ
うに、下位アドレスのみを出力して、同時にステータス
出力３５で上位アドレスが直前の出力と同じであること
を示す。これにより、外部デバックツール５やデバック
用パソコン６側では、直前に受け取ったアドレスの上位
アドレスを用いて正確なアドレスを復元することができ
る。図６に「圧縮なし」の場合と「圧縮あり」の場合の
タイミングチャートを示す。「圧縮なし」の場合は、ス
テータス出力は「開始」と「継続」で出力は４クロック
分になるが、「圧縮あり」の場合は図５に示した出力方
法となり、ステータス出力は「開始」のあと「圧縮一
致」で出力は２クロック分ですむ。以上に述べた各方法
を採用すると、マイクロコンピュータ１０から外部デバ
ックツール５に出力する情報量が減るため、外部へ全デ
ータ情報を出力するに必要なサイクル数が減るため、出
力が途中で打ち切られる心配が少なくなる。またこれら
により、結果的に、同じ出力端子を用いて他の情報をよ
り多く外部へ出力できることになる。

【００２５】ここで、ステータス出力（ＤＳＴ）３５に
含まれる情報を整理して示す。ステータス情報には、種
別、出力状態、サイズ、リード／ライトなどの情報が含
まれている。 １）種別の説明 命令 命令のアドレス情報またはデータ情報を出力しているこ
とを示す。 データ データのアドレス情報またはデータ情報を出力している
ことを示す。 リードデータ 読み出しデータ情報を出力していることを示す。 ＤＭＡ ＤＭＡによるメモリアクセスのアドレス情報およびデー
タ情報を出力していることを示す。

【００２６】２）出力状態の説明 開始 アドレス情報またはデータ情報の出力を開始することを
示す。 継続 開始のステータスで始まる情報出力を継続していること
を示す。 圧縮０ 開始のステータスで始まる情報出力を継続しており、続
く１６ビットのデータは全ビット“０”であることを示
す。 圧縮１ 開始のステータスで始まる情報出力を継続しており、続
く１６ビットのデータは全ビット“１”であることを示
す。 圧縮一致 開始のステータスで始まる情報出力を継続しており、続
く１６ビットのデータは直前に出力したアドレスの上位
１６ビットと等しいことを示す。

【００２７】３）サイズの説明 Ｂ バイトアクセスであり、出力するデータ情報がバイトサ
イズ（８ビット）であることを示す。 Ｈ ハーフワードアクセスであり、出力するデータ情報がハ
ーフワードサイイズ（１６ビット）であることを示す。 Ｗ ワードアクセスであり、出力するデータ情報がワードサ
イズ（３２ビット）であることを示す。

【００２８】４）リード／ライトの説明 ｒｄ 読み出しアクセスであることを示す。 ｗｒ 書き込みアクセスであることを示す。

【００２９】ステータス生成回路３３から出力されるス
テータス出力（ＤＳＴ）３５のマップを図７の図表に示
す。以上に述べた説明がＤＳＴ［４：０］の３２種類の
出力にすべて含まれていることが分かる。

【００３０】

【発明の効果】以上説明したように本発明は、デバック
機能内蔵型マイクロコンピュータにおいて、デバックユ
ニットは、バスをトレースする際に、トレースするバス
情報と共にトレースされた情報の内容を示すステータス
情報を出力することを特徴とする。これにより、ステー
タス情報によってバス情報の内容をデバックツールで容
易に判別でき、より解析しやすいデバック環境を実現で
きると共に、ステータス情報を用いてデータやアドレス
情報を圧縮することが可能になり、効率的に情報を読み
出すことが可能なデバック機能内蔵型マイクロコンピュ
ータを実現することができる。

【００３１】本発明に係る、デバックユニットは、バス
のビット幅よりも少ない出力ビット幅でこのバスをトレ
ースすることを特徴とする。バスのビット幅よりも少な
いビット幅の出力信号線を用いてトレースする場合で
も、効率的に情報を読み出すことが可能なデバック機能
内蔵型マイクロコンピュータを実現することができる。

【００３２】本発明は、ステータス情報には信号種別、
出力状態、サイズ、リード／ライトの情報が含まれるこ
とを特徴とする。これにより、ステータス情報によって
バス情報の内容を正確にデバックツールに伝えることが
でき、より解析しやすいデバック環境を実現するデバッ
ク機能内蔵型マイクロコンピュータが得られる。

【００３３】本発明は、トレースするバス情報が正のデ
ータであり、上位ビットがすべて“０”の場合は、それ
を示すステータス情報と共に下位ビットだけを出力す
る。これにより、ステータス情報を用いてデータ情報を
圧縮することが可能になり、命令バスのビット幅よりも
少ないビット幅の出力信号線を用いてトレースする場合
でも効率的に情報を読み出すことができる。

【００３４】本発明は、トレースするバス情報が負のデ
ータであり、上位ビットがすべて“１”の場合は、それ
を示すステータス情報と共に下位ビットだけを出力す
る。これにより、ステータス情報を用いてデータ情報を
圧縮することが可能になり、命令バスのビット幅よりも
少ないビット幅の出力信号線を用いてトレースする場合
でも効率的に情報を読み出すことができる。

【００３５】本発明は、トレースするバス情報がアドレ
スであり、上位ビットがすべて直前のアドレスと等しい
場合は、それを示すステータス情報と共に下位ビットだ
けを出力する。これにより、ステータス情報を用いてア
ドレス情報を圧縮することが可能になり、命令バスのビ
ット幅よりも少ないビット幅の出力信号線を用いてトレ
ースする場合でも効率的に情報を読み出すことができ
る。

【図面の簡単な説明】

【図１】 本発明のデバック機能内蔵型マイクロコンピ
ュータを用いたデバックシステムの構成図。

【図２】 従来のトレース時のバス情報の出力方法を示
す説明図。

【図３】 本発明での正データの圧縮時の出力方法を示
す説明図。

【図４】 図３の出力方法で正データの圧縮出力を行っ
たときのタイミングチャート。

【図５】 本発明でのアドレスの圧縮時の出力方法を示
す説明図。

【図６】 図５の出力方法をアドレスの圧縮出力を行っ
たときのタイミングチャート。

【図７】 本発明でのステータス出力マップを示す図
表。

【図８】 従来のデバックシステムのブロック図。

【図９】 従来のデバックシステムのブロック図。

【図１０】 本発明が用いられるデバックシステムのブ
ロック図。

【符号の説明】

１ ＣＰＵ ２ ＢＣＵ（バスコントロールユニット） ３ ＤＢＧ（デバックユニット） ４ 外部メモリ ５ 外部デバックツール ６ デバック用パソコン １１ 命令アドレスバス １２ 命令バス １３ データアドレスバス １４、１８ データバス １５、１９ リード／ライト信号 １６ アクセスサイズ信号 １７ アドレスバス ２１ 信号判定選択回路 ２２ キャッシュメモリ ２３ ＤＭＡ ２４ 判定信号 ３１ マルチプレクサ ３２ 出力選択回路 ３３ ステータス生成回路 ３４ 設定レジスタ ５０、６０、７０ ユーザターゲットシステム ５１、６１、７１ マイクロコンピュータ ５２、６２、７２ メモリ ５３、６３、７３ 入出力制御回路 ５４、７６ プロセッサバス ５５、６８、８０ デバックツール ５６ デバック用マイクロコンピュータ ５７ モニタプログラムメモリ ６４ シリアルインターフェース ６５ シーケンサ ６６ バスコントローラ ６７ レジスタ ６９ ホストコンピュータ ７４ プロセッサコア ７５ デバックユニット ７７ 内部デバックインターフェース ７８ 内部プロセッサバス ７９ 外部デバックインタフェース ８１ ＰＣホストコンピュータ

フロントページの続き Ｆターム(参考） 5B042 GA13 GA32 GC03 HH05 HH30 MA05 MC01 MC06 5B048 AA12 DD08 DD10 5B062 JJ08

Claims (6)

【特許請求の範囲】
1. 【請求項１】 マイクロコンピュータ内部にバストレー
   ス機能やバスブレーク機能を有するデバックユニットを
   内蔵するデバック機能内蔵型マイクロコンピュータにお
   いて、 前記デバックユニットは、バスをトレースする際に、ト
   レースするバス情報と共にトレースされた情報の内容を
   示すステータス情報を出力することを特徴とするデバッ
   ク機能内蔵型マイクロコンピュータ。
2. 【請求項２】 前記デバックユニットは、バスのビット
   幅よりも少ない出力ビット幅でこのバスをトレースする
   ことを特徴とする請求項１に記載のデバック機能内蔵型
   マイクロコンピュータ。
3. 【請求項３】 前記ステータス情報には信号種別、出力
   状態、サイズ、リード／ライトの情報が含まれることを
   特徴とする請求項１に記載のデバック機能内蔵型マイク
   ロコンピュータ。
4. 【請求項４】 前記トレースするバス情報が正のデータ
   であり、上位ビットがすべて“０”の場合は、それを示
   すステータス情報と共に下位ビットだけを出力すること
   を特徴とする請求項１に記載のデバック機能内蔵型マイ
   クロコンピュータ。
5. 【請求項５】 前記トレースするバス情報が負のデータ
   であり、上位ビットがすべて“１”の場合は、それを示
   すステータス情報と共に下位ビットだけを出力すること
   を特徴とする請求項１に記載のデバック機能内蔵型マイ
   クロコンピュータ。
6. 【請求項６】 前記トレースするバス情報がアドレスで
   あり、上位ビットがすべて直前のアドレスと等しい場合
   は、それを示すステータス情報と共に下位ビットだけを
   出力することを特徴とする請求項１に記載のデバック機
   能内蔵型マイクロコンピュータ。