JP2003243939A - 歪み補償回路 - Google Patents
歪み補償回路Info
- Publication number
- JP2003243939A JP2003243939A JP2002036778A JP2002036778A JP2003243939A JP 2003243939 A JP2003243939 A JP 2003243939A JP 2002036778 A JP2002036778 A JP 2002036778A JP 2002036778 A JP2002036778 A JP 2002036778A JP 2003243939 A JP2003243939 A JP 2003243939A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- input
- circuit according
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000605 extraction Methods 0.000 claims abstract description 25
- 230000003321 amplification Effects 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 21
- 230000000295 complement effect Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000010354 integration Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 25
- 239000000284 extract Substances 0.000 description 3
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3276—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using the nonlinearity inherent to components, e.g. a diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 歪み補償回路の小型化を実現すること。
【解決手段】 歪み補償回路１は、基本波増幅部１０
と、歪み抽出部２０とを同様の回路構成としている。し
たがって、基本波増幅部１０と、歪み抽出部２０とは、
ほぼ同一の入力インピーダンスおよび出力インピーダン
スを有することとなり、電力分配器あるいは電力合成器
を組み込むことなく、信号電力の分配および合成が可能
となる。また、歪み補償回路１をトランジスタ、抵抗、
コンデンサあるいはインダクタのみによって構成するた
め、小型化・集積回路化が容易となり、また、そのた
め、基本波増幅部１０の特性と、歪み抽出部２０の特性
とが、より同一性の高いものとなり、電力分配器あるい
は電力合成器によらずに、より適切に信号電力の分配あ
るいは合成が可能となる。
と、歪み抽出部２０とを同様の回路構成としている。し
たがって、基本波増幅部１０と、歪み抽出部２０とは、
ほぼ同一の入力インピーダンスおよび出力インピーダン
スを有することとなり、電力分配器あるいは電力合成器
を組み込むことなく、信号電力の分配および合成が可能
となる。また、歪み補償回路１をトランジスタ、抵抗、
コンデンサあるいはインダクタのみによって構成するた
め、小型化・集積回路化が容易となり、また、そのた
め、基本波増幅部１０の特性と、歪み抽出部２０の特性
とが、より同一性の高いものとなり、電力分配器あるい
は電力合成器によらずに、より適切に信号電力の分配あ
るいは合成が可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、高出力増幅におけ
る歪みを軽減する歪み補償回路に関する。
る歪みを軽減する歪み補償回路に関する。
【０００２】
【従来の技術】従来、信号の増幅において発生する歪み
を軽減するために歪み補償回路が用いられている。歪み
補償回路は、主に、無線通信基地局や衛星通信基地局等
で使用される高出力増幅器、即ち、使用周波数帯域が広
い装置（例えば、マルチキャリア通信装置等）のための
高出力増幅器における歪みを軽減する目的で用いられて
いる。
を軽減するために歪み補償回路が用いられている。歪み
補償回路は、主に、無線通信基地局や衛星通信基地局等
で使用される高出力増幅器、即ち、使用周波数帯域が広
い装置（例えば、マルチキャリア通信装置等）のための
高出力増幅器における歪みを軽減する目的で用いられて
いる。
【０００３】このような高出力増幅器では、マルチキャ
リア信号等の広帯域信号を増幅する場合、希望波（目的
とする出力信号）に加え、歪み（CTB：Composite Tripl
e Beat）が発生する。したがって、歪み補償回路を備え
ない場合、歪みを軽減するためには、高出力増幅器にお
ける動作点のバックオフを余儀なくされる。この場合、
動作点を線形領域とすることにより、所望の電気的特性
が得られ、歪み抑圧特性が改善される一方、電力付加効
率が低下し、多量の熱が発生する。即ち、歪み補償回路
を備えない場合、電力付加効率と歪み抑圧特性とはトレ
ードオフの関係にある。
リア信号等の広帯域信号を増幅する場合、希望波（目的
とする出力信号）に加え、歪み（CTB：Composite Tripl
e Beat）が発生する。したがって、歪み補償回路を備え
ない場合、歪みを軽減するためには、高出力増幅器にお
ける動作点のバックオフを余儀なくされる。この場合、
動作点を線形領域とすることにより、所望の電気的特性
が得られ、歪み抑圧特性が改善される一方、電力付加効
率が低下し、多量の熱が発生する。即ち、歪み補償回路
を備えない場合、電力付加効率と歪み抑圧特性とはトレ
ードオフの関係にある。
【０００４】そこで、電力付加効率の向上と歪み抑圧特
性の改善とを同時に実現するため、歪み補償回路が用い
られる。図１３は、従来の歪み補償回路１００を示すブ
ロック図である。図１３において、歪み補償回路１００
は、電力分配器１１０と、遅延線１２０と、電力合成器
１３０と、歪み抽出部１４０とを含んで構成される。
性の改善とを同時に実現するため、歪み補償回路が用い
られる。図１３は、従来の歪み補償回路１００を示すブ
ロック図である。図１３において、歪み補償回路１００
は、電力分配器１１０と、遅延線１２０と、電力合成器
１３０と、歪み抽出部１４０とを含んで構成される。
【０００５】電力分配器１１０は、歪み補償回路１００
の遅延線１２０の系統と、歪み抽出部１４０の系統との
インピーダンスが異なることから、これらの間で反射が
起こり、干渉することを防止するために、入力インピー
ダンスの整合およびアイソレーションを確保して、入力
信号（Ｐｉｎ）の電力を分配する。遅延線１２０は、入
力された信号の位相を歪み抽出部１４０に入力される信
号の位相と一致させる。
の遅延線１２０の系統と、歪み抽出部１４０の系統との
インピーダンスが異なることから、これらの間で反射が
起こり、干渉することを防止するために、入力インピー
ダンスの整合およびアイソレーションを確保して、入力
信号（Ｐｉｎ）の電力を分配する。遅延線１２０は、入
力された信号の位相を歪み抽出部１４０に入力される信
号の位相と一致させる。
【０００６】電力合成器１３０は、電力分配器１１０と
逆の機能を有しており、入力された２つの信号（遅延線
１２０からの入力信号および歪み抽出部１４０からの入
力信号）を合成する。歪み抽出部１４０は、さらに、電
力分配器１４１と、アッテネータ１４２，１４６と、ア
ンプ１４３，１４５と、電力合成器１４４とを含んで構
成される。
逆の機能を有しており、入力された２つの信号（遅延線
１２０からの入力信号および歪み抽出部１４０からの入
力信号）を合成する。歪み抽出部１４０は、さらに、電
力分配器１４１と、アッテネータ１４２，１４６と、ア
ンプ１４３，１４５と、電力合成器１４４とを含んで構
成される。
【０００７】電力分配器１４１は、電力分配器１１０と
同様の機能を有しており、電力分配器１１０から歪み抽
出部１４０に入力された信号の電力を分配する。アッテ
ネータ１４２，１４６は、入力された信号電力を、設定
された所定利得だけ減衰させる。アンプ１４３，１４５
は、入力された信号電力を、設定された所定利得だけ増
幅する。
同様の機能を有しており、電力分配器１１０から歪み抽
出部１４０に入力された信号の電力を分配する。アッテ
ネータ１４２，１４６は、入力された信号電力を、設定
された所定利得だけ減衰させる。アンプ１４３，１４５
は、入力された信号電力を、設定された所定利得だけ増
幅する。
【０００８】電力合成器１４４は、電力合成器１３０と
同様の機能を有しており、入力された２つの信号（歪み
抽出部１４０の２つの処理系統の出力信号）を合成す
る。このような構成の下、歪み補償回路１００におい
て、入力信号（Ｐｉｎ）が遅延線１２０と歪み抽出部１
４０とに分配して入力され、歪み抽出部１４０では、歪
み補償回路１００の入力信号における歪み成分が抽出さ
れる。そして、遅延線１２０によって位相が一致された
入力信号に対し、電力合成器１３０において、歪み成分
が反転して合成され、歪みがほぼ除去された出力信号
（Ｐｏｕｔ）が得られる。
同様の機能を有しており、入力された２つの信号（歪み
抽出部１４０の２つの処理系統の出力信号）を合成す
る。このような構成の下、歪み補償回路１００におい
て、入力信号（Ｐｉｎ）が遅延線１２０と歪み抽出部１
４０とに分配して入力され、歪み抽出部１４０では、歪
み補償回路１００の入力信号における歪み成分が抽出さ
れる。そして、遅延線１２０によって位相が一致された
入力信号に対し、電力合成器１３０において、歪み成分
が反転して合成され、歪みがほぼ除去された出力信号
（Ｐｏｕｔ）が得られる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
歪み補償回路１００は、電力分配器１１０，１４１、電
力合成器１３０，１４４あるいは遅延線１２０といった
受動部品を用いており、これらの部品によって回路規模
が大きくなるという問題がある。この問題は、無線通信
基地局装置等の大型の通信装置においては容認できるも
のの、コンシューマ向け製品等、小型化あるいはＩＣ
（Integrated Circuit）化が要求される装置においては
大きな問題となる。
歪み補償回路１００は、電力分配器１１０，１４１、電
力合成器１３０，１４４あるいは遅延線１２０といった
受動部品を用いており、これらの部品によって回路規模
が大きくなるという問題がある。この問題は、無線通信
基地局装置等の大型の通信装置においては容認できるも
のの、コンシューマ向け製品等、小型化あるいはＩＣ
（Integrated Circuit）化が要求される装置においては
大きな問題となる。
【００１０】本発明の課題は、歪み補償回路の小型化を
実現することである。
実現することである。
【００１１】
【課題を解決するための手段】以上の課題を解決するた
め、本発明は、入力信号における増幅の目的である目的
波成分（例えば、発明の実施の形態中の基本波）の位相
を調整する位相調整部（例えば、図１の基本波増幅部１
０）と、入力信号を増幅した場合に発生する歪み成分を
反転させた歪み補償成分を入力信号から抽出する歪み抽
出部（例えば、図１の歪み抽出部２０）とを含み、前記
位相調整部によって出力された目的波成分と、前記歪み
抽出部によって抽出された歪み補償成分とを合成して出
力する歪み補償回路であって、前記位相調整部と前記歪
み抽出部とは、同一の入力インピーダンスに設計され、
入力信号が能動的に電力分配されることなく前記位相調
整部と前記歪み抽出部とに並列に入力されることを特徴
としている。
め、本発明は、入力信号における増幅の目的である目的
波成分（例えば、発明の実施の形態中の基本波）の位相
を調整する位相調整部（例えば、図１の基本波増幅部１
０）と、入力信号を増幅した場合に発生する歪み成分を
反転させた歪み補償成分を入力信号から抽出する歪み抽
出部（例えば、図１の歪み抽出部２０）とを含み、前記
位相調整部によって出力された目的波成分と、前記歪み
抽出部によって抽出された歪み補償成分とを合成して出
力する歪み補償回路であって、前記位相調整部と前記歪
み抽出部とは、同一の入力インピーダンスに設計され、
入力信号が能動的に電力分配されることなく前記位相調
整部と前記歪み抽出部とに並列に入力されることを特徴
としている。
【００１２】ここで、「入力信号が能動的に電力分配さ
れることがない」とは、電力分配器のように電力分配機
能を主たる目的として組み込まれる要素を含まず、配線
の分岐、抵抗、コンデンサ、コイル等の受動素子あるい
は電力分配を目的としない（例えば、アイソレーション
を確保することを目的とする）トランジスタ等によって
入力信号を分配することをいうものである。
れることがない」とは、電力分配器のように電力分配機
能を主たる目的として組み込まれる要素を含まず、配線
の分岐、抵抗、コンデンサ、コイル等の受動素子あるい
は電力分配を目的としない（例えば、アイソレーション
を確保することを目的とする）トランジスタ等によって
入力信号を分配することをいうものである。
【００１３】また、前記入力信号は、前記位相調整部と
前記歪み抽出部とに並列に直接入力されることを特徴と
している。また、前記入力信号は、前記位相調整部と前
記歪み抽出部とに並列に抵抗を介して入力されることを
特徴としている。また、前記入力信号は、前記位相調整
部と前記歪み抽出部とに並列にコンデンサを介して入力
されることを特徴としている。
前記歪み抽出部とに並列に直接入力されることを特徴と
している。また、前記入力信号は、前記位相調整部と前
記歪み抽出部とに並列に抵抗を介して入力されることを
特徴としている。また、前記入力信号は、前記位相調整
部と前記歪み抽出部とに並列にコンデンサを介して入力
されることを特徴としている。
【００１４】また、前記入力信号は、前記位相調整部と
前記歪み抽出部とに並列に差動増幅回路を介して入力さ
れることを特徴としている。また、前記位相調整部は、
前記歪み抽出部の回路構成に対し、位相を変化させる要
素について同様の回路構成を有することを特徴としてい
る。また、前記位相調整部をトランジスタによって構成
することを特徴としている。
前記歪み抽出部とに並列に差動増幅回路を介して入力さ
れることを特徴としている。また、前記位相調整部は、
前記歪み抽出部の回路構成に対し、位相を変化させる要
素について同様の回路構成を有することを特徴としてい
る。また、前記位相調整部をトランジスタによって構成
することを特徴としている。
【００１５】また、前記歪み抽出部は、前記入力信号が
入力される入力ノードにゲートを接続された第１のｐ型
トランジスタ（例えば、図１のトランジスタ２１）と、
前記入力ノードと第１の減衰器（例えば、図１のアッテ
ネータ２５）を介してゲートを接続された第１のｎ型ト
ランジスタ（例えば、図１のトランジスタ２２）と、前
記第１のｐ型トランジスタのソースに接続された第２の
減衰器（例えば、図１のアッテネータ２６）と、前記第
１のｐ型トランジスタのソースと前記第１のｎ型トラン
ジスタのドレインとを接続する出力負荷（例えば、図１
の抵抗２７）とを含み、前記第２の減衰器の出力と前記
第１のｎ型トランジスタのドレインとを接続する出力ノ
ードにおける信号を出力とする第１段回路と、前記第１
段回路の出力を増幅する第１の相補型トランジスタ（例
えば、図１のトランジスタ２３，２４が構成するＣＭＯ
Ｓ）からなる第２段回路と、を含み、前記位相調整部
は、前記第１段回路における第１のｐ型トランジスタお
よび第１のｎ型トランジスタとそれぞれ同一の特性を有
する第２のｐ型トランジスタおよび第２のｎ型トランジ
スタからなる第２の相補型トランジスタ（例えば、図１
のＣＭＯＳ１０ａ）と、前記第１の相補型トランジスタ
と同一の特性を有し、前記第２の相補型トランジスタの
出力信号を増幅する第３の相補型トランジスタ（例え
ば、図１のＣＭＯＳ１０ｂ）と、を含むことを特徴とし
ている。
入力される入力ノードにゲートを接続された第１のｐ型
トランジスタ（例えば、図１のトランジスタ２１）と、
前記入力ノードと第１の減衰器（例えば、図１のアッテ
ネータ２５）を介してゲートを接続された第１のｎ型ト
ランジスタ（例えば、図１のトランジスタ２２）と、前
記第１のｐ型トランジスタのソースに接続された第２の
減衰器（例えば、図１のアッテネータ２６）と、前記第
１のｐ型トランジスタのソースと前記第１のｎ型トラン
ジスタのドレインとを接続する出力負荷（例えば、図１
の抵抗２７）とを含み、前記第２の減衰器の出力と前記
第１のｎ型トランジスタのドレインとを接続する出力ノ
ードにおける信号を出力とする第１段回路と、前記第１
段回路の出力を増幅する第１の相補型トランジスタ（例
えば、図１のトランジスタ２３，２４が構成するＣＭＯ
Ｓ）からなる第２段回路と、を含み、前記位相調整部
は、前記第１段回路における第１のｐ型トランジスタお
よび第１のｎ型トランジスタとそれぞれ同一の特性を有
する第２のｐ型トランジスタおよび第２のｎ型トランジ
スタからなる第２の相補型トランジスタ（例えば、図１
のＣＭＯＳ１０ａ）と、前記第１の相補型トランジスタ
と同一の特性を有し、前記第２の相補型トランジスタの
出力信号を増幅する第３の相補型トランジスタ（例え
ば、図１のＣＭＯＳ１０ｂ）と、を含むことを特徴とし
ている。
【００１６】ここで、同一の特性とは、物理的に完全同
一を意味するものではなく、同一の特性となることを期
待して構成されるもの、あるいは、半導体基板上の近接
した位置に形成されることにより、より近似した特性を
備えることとなるもの等を含み、一定の幅を有するもの
である。また、前記出力負荷は、抵抗によって構成され
ることを特徴としている。
一を意味するものではなく、同一の特性となることを期
待して構成されるもの、あるいは、半導体基板上の近接
した位置に形成されることにより、より近似した特性を
備えることとなるもの等を含み、一定の幅を有するもの
である。また、前記出力負荷は、抵抗によって構成され
ることを特徴としている。
【００１７】また、前記出力負荷は、インダクタによっ
て構成されることを特徴としている。また、前記出力負
荷は、抵抗とコンデンサとが並列に接続された回路によ
って構成されることを特徴としている。また、前記出力
負荷は、抵抗とコンデンサとインダクタとがそれぞれ並
列に接続された回路によって構成されることを特徴とし
ている。
て構成されることを特徴としている。また、前記出力負
荷は、抵抗とコンデンサとが並列に接続された回路によ
って構成されることを特徴としている。また、前記出力
負荷は、抵抗とコンデンサとインダクタとがそれぞれ並
列に接続された回路によって構成されることを特徴とし
ている。
【００１８】また、前記位相調整部をインダクタおよび
コンデンサによって構成することを特徴としている。ま
た、前記位相調整部を半導体基盤上に構成されたマイク
ロストリップラインによって構成することを特徴として
いる。また、前記位相調整部を半導体基盤内部層に構成
されたストリップラインによって構成することを特徴と
している。
コンデンサによって構成することを特徴としている。ま
た、前記位相調整部を半導体基盤上に構成されたマイク
ロストリップラインによって構成することを特徴として
いる。また、前記位相調整部を半導体基盤内部層に構成
されたストリップラインによって構成することを特徴と
している。
【００１９】また、前記位相調整部と前記歪み抽出部と
を同一のプロセスによって製造される集積回路として構
成したことを特徴としている。また、前記位相調整部と
前記歪み抽出部とは、同一の出力インピーダンスに設計
され、それぞれの出力信号が能動的に電力合成されるこ
となく合成され、前記歪み補償回路の出力信号とされる
ことを特徴としている。
を同一のプロセスによって製造される集積回路として構
成したことを特徴としている。また、前記位相調整部と
前記歪み抽出部とは、同一の出力インピーダンスに設計
され、それぞれの出力信号が能動的に電力合成されるこ
となく合成され、前記歪み補償回路の出力信号とされる
ことを特徴としている。
【００２０】また、前記位相調整部と前記歪み抽出部そ
れぞれの出力信号は、それぞれの信号線を接続すること
により、直接合成されることを特徴としている。また、
前記位相調整部と前記歪み抽出部それぞれの出力信号
は、それぞれの信号線を抵抗を介して接続することによ
り合成されることを特徴としている。また、前記位相調
整部と前記歪み抽出部それぞれの出力信号は、それぞれ
の信号線をトランジスタを介して接続することにより合
成されることを特徴としている。
れぞれの出力信号は、それぞれの信号線を接続すること
により、直接合成されることを特徴としている。また、
前記位相調整部と前記歪み抽出部それぞれの出力信号
は、それぞれの信号線を抵抗を介して接続することによ
り合成されることを特徴としている。また、前記位相調
整部と前記歪み抽出部それぞれの出力信号は、それぞれ
の信号線をトランジスタを介して接続することにより合
成されることを特徴としている。
【００２１】本発明によれば、位相調整部と、歪み抽出
部とを同様の特性（入力インピーダンス、回路構成等）
としている。したがって、電力分配器あるいは電力合成
器を組み込むことなく、信号電力の分配および合成が可
能となる。即ち、大型の回路となる電力分配器および電
力合成器を備える必要がないことから、歪み補償回路を
小型化できる。
部とを同様の特性（入力インピーダンス、回路構成等）
としている。したがって、電力分配器あるいは電力合成
器を組み込むことなく、信号電力の分配および合成が可
能となる。即ち、大型の回路となる電力分配器および電
力合成器を備える必要がないことから、歪み補償回路を
小型化できる。
【００２２】また、歪み補償回路をトランジスタ、抵
抗、コンデンサあるいはインダクタのみによって構成す
るため、小型化・集積回路化が容易となり、また、その
ため、位相調整部の特性（入出力インピーダンス等）
と、歪み抽出部の特性（入出力インピーダンス等）と
が、より同一性の高いものとなり、電力分配器あるいは
電力合成器によらずに、より適切に信号電力の分配ある
いは合成が可能となる。
抗、コンデンサあるいはインダクタのみによって構成す
るため、小型化・集積回路化が容易となり、また、その
ため、位相調整部の特性（入出力インピーダンス等）
と、歪み抽出部の特性（入出力インピーダンス等）と
が、より同一性の高いものとなり、電力分配器あるいは
電力合成器によらずに、より適切に信号電力の分配ある
いは合成が可能となる。
【００２３】また、歪み補償回路は、集積回路化される
ことに加え、ＣＭＯＳを用いているため、低消費電力で
高速に動作させることが可能となる。
ことに加え、ＣＭＯＳを用いているため、低消費電力で
高速に動作させることが可能となる。
【００２４】
【発明の実施の形態】以下、図を参照して本発明に係る
歪み補償回路１の実施の形態を詳細に説明する。まず、
構成を説明する。図１は、本発明を適用した歪み補償回
路１の構成を示す図である。図１において、歪み補償回
路１は、基本波増幅部１０と、歪み抽出部２０とを含ん
で構成される。なお、図１においては、ノードＡ〜Ｋに
おける信号ｆｘ，ｆｙの状態（横軸：周波数、縦軸：長
さ−振幅・向き−位相）を併せて示している。
歪み補償回路１の実施の形態を詳細に説明する。まず、
構成を説明する。図１は、本発明を適用した歪み補償回
路１の構成を示す図である。図１において、歪み補償回
路１は、基本波増幅部１０と、歪み抽出部２０とを含ん
で構成される。なお、図１においては、ノードＡ〜Ｋに
おける信号ｆｘ，ｆｙの状態（横軸：周波数、縦軸：長
さ−振幅・向き−位相）を併せて示している。
【００２５】基本波増幅部１０は、さらに、トランジス
タ１１〜１４を含んで構成され、トランジスタ１１，１
３は、ｐチャネル型ＦＥＴ（Field Effect Transisto
r）であり、トランジスタ１２，１４は、ｎチャネル型
ＦＥＴである。また、トランジスタ１１，１２は、互い
にゲートを接続され、ＣＭＯＳ（Complementaly Metal-
Oxide Semiconductor）１０ａを構成している。同様
に、トランジスタ１３，１４は、ＣＭＯＳ１０ｂを構成
し、ＣＭＯＳ１０ａの後段にＣＭＯＳ１０ｂが直列に接
続されている。さらに、トランジスタ１１，１３のドレ
インには、バイアス電圧Ｖｄｄが印加されている。
タ１１〜１４を含んで構成され、トランジスタ１１，１
３は、ｐチャネル型ＦＥＴ（Field Effect Transisto
r）であり、トランジスタ１２，１４は、ｎチャネル型
ＦＥＴである。また、トランジスタ１１，１２は、互い
にゲートを接続され、ＣＭＯＳ（Complementaly Metal-
Oxide Semiconductor）１０ａを構成している。同様
に、トランジスタ１３，１４は、ＣＭＯＳ１０ｂを構成
し、ＣＭＯＳ１０ａの後段にＣＭＯＳ１０ｂが直列に接
続されている。さらに、トランジスタ１１，１３のドレ
インには、バイアス電圧Ｖｄｄが印加されている。
【００２６】歪み抽出部２０は、さらに、トランジスタ
２１〜２４と、アッテネータ２５，２６と、抵抗２７と
を含んで構成される。トランジスタ２１，２３は、ｐチ
ャネル型ＦＥＴであり、トランジスタ２２，２４は、ｎ
チャネル型ＦＥＴである。また、トランジスタ２１，２
２は、互いにゲートを接続され、ＣＭＯＳ２０ａを構成
している。同様に、トランジスタ２３，２４は、ＣＭＯ
Ｓ２０ｂを構成しており、ＣＭＯＳ２０ａの後段にＣＭ
ＯＳ２０ｂが直列に接続されている。さらに、トランジ
スタ２１，２３のドレインには、バイアス電圧Ｖｃｃが
印加されている。
２１〜２４と、アッテネータ２５，２６と、抵抗２７と
を含んで構成される。トランジスタ２１，２３は、ｐチ
ャネル型ＦＥＴであり、トランジスタ２２，２４は、ｎ
チャネル型ＦＥＴである。また、トランジスタ２１，２
２は、互いにゲートを接続され、ＣＭＯＳ２０ａを構成
している。同様に、トランジスタ２３，２４は、ＣＭＯ
Ｓ２０ｂを構成しており、ＣＭＯＳ２０ａの後段にＣＭ
ＯＳ２０ｂが直列に接続されている。さらに、トランジ
スタ２１，２３のドレインには、バイアス電圧Ｖｃｃが
印加されている。
【００２７】また、トランジスタ２２のゲートの前段に
は、アッテネータ２５が接続され、トランジスタ２１の
ソースの後段には、アッテネータ２６が接続されてい
る。これらアッテネータ２５，２６は、入力された信号
を、設定された所定利得だけ減衰させる。さらに、トラ
ンジスタ２１のソースとトランジスタ２２のドレインと
は、抵抗２７を介して接続されており、抵抗２７によっ
て、トランジスタ２１のソースとトランジスタ２２のド
レインとの間を流れる電流が制限される。
は、アッテネータ２５が接続され、トランジスタ２１の
ソースの後段には、アッテネータ２６が接続されてい
る。これらアッテネータ２５，２６は、入力された信号
を、設定された所定利得だけ減衰させる。さらに、トラ
ンジスタ２１のソースとトランジスタ２２のドレインと
は、抵抗２７を介して接続されており、抵抗２７によっ
て、トランジスタ２１のソースとトランジスタ２２のド
レインとの間を流れる電流が制限される。
【００２８】ここで、トランジスタ２１〜２４と、トラ
ンジスタ１１〜１４とは、それぞれ同一の特性を有して
いる。また、アッテネータ２５，２６および抵抗２７
は、位相を変化させない素子である。そのため、基本波
増幅部１０と、歪み抽出部２０とは、ほぼ同一の入力イ
ンピーダンスおよび出力インピーダンスを有することと
なると共に、基本波増幅部１０の出力信号と、歪み抽出
部２０の出力信号とは位相が一致することとなる。
ンジスタ１１〜１４とは、それぞれ同一の特性を有して
いる。また、アッテネータ２５，２６および抵抗２７
は、位相を変化させない素子である。そのため、基本波
増幅部１０と、歪み抽出部２０とは、ほぼ同一の入力イ
ンピーダンスおよび出力インピーダンスを有することと
なると共に、基本波増幅部１０の出力信号と、歪み抽出
部２０の出力信号とは位相が一致することとなる。
【００２９】したがって、基本波増幅部１０は、遅延線
としての機能を有すると共に、ほぼ歪みを発生せずに入
力信号の中の基本波（増幅の目的である信号成分）を増
幅する。また、歪み抽出部２０は、入力信号の中の歪み
成分のみを抽出し、反転された歪み成分を出力する。そ
して、基本波と、反転された歪み成分とが合成され、歪
み補償回路１の出力信号となる。
としての機能を有すると共に、ほぼ歪みを発生せずに入
力信号の中の基本波（増幅の目的である信号成分）を増
幅する。また、歪み抽出部２０は、入力信号の中の歪み
成分のみを抽出し、反転された歪み成分を出力する。そ
して、基本波と、反転された歪み成分とが合成され、歪
み補償回路１の出力信号となる。
【００３０】次に、動作を説明する。以下、図１を参照
して、歪み補償回路１が、入力信号Ｐｉｎを処理する動
作を説明する。図１において、歪み補償回路１の入力信
号Ｐｉｎとして、信号ｆｘ，ｆｙが多重化された信号が
入力される。なお、入力信号Ｐｉｎは、マルチキャリア
信号であり、入力信号Ｐｉｎには複数の信号が多重化さ
れる場合が考えられるが、ここでは、説明を簡略化する
ため、ｆｘ，ｆｙの２つの信号が多重化されているもの
として説明する。
して、歪み補償回路１が、入力信号Ｐｉｎを処理する動
作を説明する。図１において、歪み補償回路１の入力信
号Ｐｉｎとして、信号ｆｘ，ｆｙが多重化された信号が
入力される。なお、入力信号Ｐｉｎは、マルチキャリア
信号であり、入力信号Ｐｉｎには複数の信号が多重化さ
れる場合が考えられるが、ここでは、説明を簡略化する
ため、ｆｘ，ｆｙの２つの信号が多重化されているもの
として説明する。
【００３１】入力信号Ｐｉｎの電力は、ノードＡにおい
て基本波増幅部１０と歪み抽出部２０とに分配される。
このとき、基本波増幅部１０と歪み抽出部２０とは、ほ
ぼ同一の入力インピーダンスを有することから、入力信
号Ｐｉｎは、それぞれ等しい電力で分配される。即ち、
ノードＢ，Ｆ，Ｇにおける信号状態は同一となる。ノー
ドＡで分配された後、入力信号は、基本波増幅部１０の
ＣＭＯＳ１０ａに入力される。ＣＭＯＳ１０ａでは、ノ
ードＢにおいて、入力信号が等しい電力でさらに分配さ
れる。そして、分配されたそれぞれの信号電力が、トラ
ンジスタ１１，１２によって増幅され、ノードＣに出力
された後、さらに、ＣＭＯＳ１０ｂに入力される。即
ち、ＣＭＯＳ１０ａによって所定利得だけ増幅された入
力信号がＣＭＯＳ１０ｂに入力される。
て基本波増幅部１０と歪み抽出部２０とに分配される。
このとき、基本波増幅部１０と歪み抽出部２０とは、ほ
ぼ同一の入力インピーダンスを有することから、入力信
号Ｐｉｎは、それぞれ等しい電力で分配される。即ち、
ノードＢ，Ｆ，Ｇにおける信号状態は同一となる。ノー
ドＡで分配された後、入力信号は、基本波増幅部１０の
ＣＭＯＳ１０ａに入力される。ＣＭＯＳ１０ａでは、ノ
ードＢにおいて、入力信号が等しい電力でさらに分配さ
れる。そして、分配されたそれぞれの信号電力が、トラ
ンジスタ１１，１２によって増幅され、ノードＣに出力
された後、さらに、ＣＭＯＳ１０ｂに入力される。即
ち、ＣＭＯＳ１０ａによって所定利得だけ増幅された入
力信号がＣＭＯＳ１０ｂに入力される。
【００３２】ＣＭＯＳ１０ｂでは、ＣＭＯＳ１０ａと同
様に入力信号を増幅し、ノードＤに出力する。ここで、
基本波増幅部１０は、各トランジスタが線形に動作し、
ノードＤに出力された信号は、歪みをほぼ含まない信号
である。一方、ノードＡで分配された後、歪み抽出部２
０に入力された入力信号は、以下のように処理される。
様に入力信号を増幅し、ノードＤに出力する。ここで、
基本波増幅部１０は、各トランジスタが線形に動作し、
ノードＤに出力された信号は、歪みをほぼ含まない信号
である。一方、ノードＡで分配された後、歪み抽出部２
０に入力された入力信号は、以下のように処理される。
【００３３】初めに、ノードＦにおいて、入力信号がト
ランジスタ２１とアッテネータ２５とに分配される。こ
のとき、トランジスタ２１を含む処理系統（トランジス
タ２１およびアッテネータ２６からなる処理系統）とア
ッテネータ２５を含む処理系統（アッテネータ２５およ
びトランジスタ２２からなる処理系統）とは、ほぼ同一
の入力インピーダンスを有することから、入力信号は、
それぞれ等しい電力で分配される。
ランジスタ２１とアッテネータ２５とに分配される。こ
のとき、トランジスタ２１を含む処理系統（トランジス
タ２１およびアッテネータ２６からなる処理系統）とア
ッテネータ２５を含む処理系統（アッテネータ２５およ
びトランジスタ２２からなる処理系統）とは、ほぼ同一
の入力インピーダンスを有することから、入力信号は、
それぞれ等しい電力で分配される。
【００３４】次いで、分配された入力信号は、トランジ
スタ２１を含む処理系統と、アッテネータ２５を含む処
理系統とによって、それぞれ処理される。ここで、出力
信号の処理における利得について説明する。まず、入力
信号の基本波成分について説明する。トランジスタ２
１，２２が線形に動作しているものとすると、各トラン
ジスタにおいて、（出力信号の利得）＝（入力信号の利
得）＋（トランジスタの利得）の関係が成り立つ。
スタ２１を含む処理系統と、アッテネータ２５を含む処
理系統とによって、それぞれ処理される。ここで、出力
信号の処理における利得について説明する。まず、入力
信号の基本波成分について説明する。トランジスタ２
１，２２が線形に動作しているものとすると、各トラン
ジスタにおいて、（出力信号の利得）＝（入力信号の利
得）＋（トランジスタの利得）の関係が成り立つ。
【００３５】ここで、例えば、入力信号の利得を１０
（ｄＢｍ）、トランジスタ２１，２２の利得を１０（ｄ
Ｂｍ）、アッテネータ２５，２６の利得を−３（ｄＢ
ｍ）とすると、トランジスタ２１を含む処理系統の出力
信号は、１０（ｄＢｍ）（入力信号の利得）＋１０（ｄ
Ｂｍ）（トランジスタ２１の利得）−３（ｄＢｍ）（ア
ッテネータ２６の利得）＝１７（ｄＢｍ）となる。
（ｄＢｍ）、トランジスタ２１，２２の利得を１０（ｄ
Ｂｍ）、アッテネータ２５，２６の利得を−３（ｄＢ
ｍ）とすると、トランジスタ２１を含む処理系統の出力
信号は、１０（ｄＢｍ）（入力信号の利得）＋１０（ｄ
Ｂｍ）（トランジスタ２１の利得）−３（ｄＢｍ）（ア
ッテネータ２６の利得）＝１７（ｄＢｍ）となる。
【００３６】一方、アッテネータ２５を含む処理系統の
出力信号は、１０（ｄＢｍ）（入力信号の利得）−３
（ｄＢｍ）（アッテネータ２５の利得）＋１０（ｄＢ
ｍ）（トランジスタ２２の利得）＝１７（ｄＢｍ）とな
る。即ち、トランジスタ２１，２２が線形に動作してい
る場合には、入力信号の基本波成分は、歪み抽出部２０
の２つの処理系統のいずれに処理された場合にも、同様
の出力信号となる。
出力信号は、１０（ｄＢｍ）（入力信号の利得）−３
（ｄＢｍ）（アッテネータ２５の利得）＋１０（ｄＢ
ｍ）（トランジスタ２２の利得）＝１７（ｄＢｍ）とな
る。即ち、トランジスタ２１，２２が線形に動作してい
る場合には、入力信号の基本波成分は、歪み抽出部２０
の２つの処理系統のいずれに処理された場合にも、同様
の出力信号となる。
【００３７】次に、入力信号の歪み成分について説明す
る。なお、ここでは、入力信号の歪み成分（３次相互変
調歪み）を例に挙げて説明する。入力信号の歪み成分に
ついては、（歪み成分の利得）＝３＊（入力信号の利
得）＋（トランジスタの利得）の関係が成り立つ。
る。なお、ここでは、入力信号の歪み成分（３次相互変
調歪み）を例に挙げて説明する。入力信号の歪み成分に
ついては、（歪み成分の利得）＝３＊（入力信号の利
得）＋（トランジスタの利得）の関係が成り立つ。
【００３８】ここで、入力信号の利得を１０（ｄＢ
ｍ）、トランジスタ２５，２６の利得を−５０（ｄＢ
ｍ）、アッテネータ２５，２６の利得を−３（ｄＢｍ）
とすると、トランジスタ２１を含む処理系統の出力信号
は、３＊１０（ｄＢｍ）（入力信号の利得）−５０（ｄ
Ｂｍ）（トランジスタ２１の利得）−３（ｄＢｍ）（ア
ッテネータ２６の利得）＝−２３（ｄＢｍ）となる。
ｍ）、トランジスタ２５，２６の利得を−５０（ｄＢ
ｍ）、アッテネータ２５，２６の利得を−３（ｄＢｍ）
とすると、トランジスタ２１を含む処理系統の出力信号
は、３＊１０（ｄＢｍ）（入力信号の利得）−５０（ｄ
Ｂｍ）（トランジスタ２１の利得）−３（ｄＢｍ）（ア
ッテネータ２６の利得）＝−２３（ｄＢｍ）となる。
【００３９】一方、アッテネータ２５を含む処理系統の
出力信号は、３＊（１０（ｄＢｍ）（入力信号の利得）
−３（ｄＢｍ）（アッテネータ２５の利得））−５０
（ｄＢｍ）（トランジスタ２２の利得）＝−２９（ｄＢ
ｍ）となる。即ち、入力信号の歪み成分は、歪み抽出部
２０の２つの処理系統によって、出力信号の利得が異な
ることとなる。
出力信号は、３＊（１０（ｄＢｍ）（入力信号の利得）
−３（ｄＢｍ）（アッテネータ２５の利得））−５０
（ｄＢｍ）（トランジスタ２２の利得）＝−２９（ｄＢ
ｍ）となる。即ち、入力信号の歪み成分は、歪み抽出部
２０の２つの処理系統によって、出力信号の利得が異な
ることとなる。
【００４０】図１において、ノードＧ，Ｈ，Ｉ，Ｊにお
ける信号状態は、上述の内容を示している。なお、トラ
ンジスタ２１とトランジスタ２２の出力信号は逆相であ
ることから、ノードＩにおける信号状態は、ノードＪに
おける信号状態とは位相が逆に現れている。このように
して、２つの処理系統によって出力された信号は、合成
されてトランジスタ２３，２４からなるＣＭＯＳに入力
され、所定利得で増幅される。この出力信号、即ち、ノ
ードＫにおける信号は、２つの処理系統の出力信号にお
いて、基本波成分が打ち消し合い、歪み成分の差分が増
幅された信号となる。
ける信号状態は、上述の内容を示している。なお、トラ
ンジスタ２１とトランジスタ２２の出力信号は逆相であ
ることから、ノードＩにおける信号状態は、ノードＪに
おける信号状態とは位相が逆に現れている。このように
して、２つの処理系統によって出力された信号は、合成
されてトランジスタ２３，２４からなるＣＭＯＳに入力
され、所定利得で増幅される。この出力信号、即ち、ノ
ードＫにおける信号は、２つの処理系統の出力信号にお
いて、基本波成分が打ち消し合い、歪み成分の差分が増
幅された信号となる。
【００４１】最後に、基本波増幅部１０によってノード
Ｄに出力された信号と、歪み抽出部２０によってノード
Ｋに出力された信号とが、ノードＥにおいて合成され、
歪み補償回路１の出力信号Ｐｏｕｔとなる。このとき、
基本波増幅部１０の出力インピーダンスと、歪み抽出部
２０の出力インピーダンスとはほぼ同一であることか
ら、電力合成器を用いることなく出力信号を合成でき
る。
Ｄに出力された信号と、歪み抽出部２０によってノード
Ｋに出力された信号とが、ノードＥにおいて合成され、
歪み補償回路１の出力信号Ｐｏｕｔとなる。このとき、
基本波増幅部１０の出力インピーダンスと、歪み抽出部
２０の出力インピーダンスとはほぼ同一であることか
ら、電力合成器を用いることなく出力信号を合成でき
る。
【００４２】次に、歪み補償回路１を組み込んだマルチ
キャリア通信装置の具体例について説明する。図２は、
歪み補償回路１を組み込んだマルチキャリア通信装置の
処理手順を示す図である。なお、図２には、各部におけ
る基本波（ｆｘ、ｆｙ）および歪み成分（ＩＭ）を併せ
て示している。図２において、変調器から出力されたマ
ルチキャリア信号は、２つの信号（ｆｘ，ｆｙ）を含ん
でいる。歪み補償回路１は、このマルチキャリア信号に
対し、基本波の増幅および歪み成分の抽出を行い、反転
させた歪み成分を付加した信号を電力増幅器に出力す
る。
キャリア通信装置の具体例について説明する。図２は、
歪み補償回路１を組み込んだマルチキャリア通信装置の
処理手順を示す図である。なお、図２には、各部におけ
る基本波（ｆｘ、ｆｙ）および歪み成分（ＩＭ）を併せ
て示している。図２において、変調器から出力されたマ
ルチキャリア信号は、２つの信号（ｆｘ，ｆｙ）を含ん
でいる。歪み補償回路１は、このマルチキャリア信号に
対し、基本波の増幅および歪み成分の抽出を行い、反転
させた歪み成分を付加した信号を電力増幅器に出力す
る。
【００４３】電力増幅器においては、入力された信号
が、所定段数のアンプおよびアイソレータによって処理
され、アンテナに出力される。このとき、電力増幅器か
らアンテナに出力される信号は、増幅された基本波のみ
を含み、増幅において発生する歪みは、歪み補償回路１
によって入力信号に付加された、反転された歪み成分に
より相殺されている。
が、所定段数のアンプおよびアイソレータによって処理
され、アンテナに出力される。このとき、電力増幅器か
らアンテナに出力される信号は、増幅された基本波のみ
を含み、増幅において発生する歪みは、歪み補償回路１
によって入力信号に付加された、反転された歪み成分に
より相殺されている。
【００４４】一方、図３は、歪み補償回路を組み込まな
いマルチキャリア通信装置の処理手順を示す図である。
図３において、変調器から出力されたマルチキャリア信
号は、そのまま電力増幅器に入力される。そして、電力
増幅器において、所定段数のアンプおよびアイソレータ
によって処理され、アンテナに出力される。この結果、
電力増幅器からアンテナに出力される信号は、増幅され
た基本波と、歪みとを含んでいる。
いマルチキャリア通信装置の処理手順を示す図である。
図３において、変調器から出力されたマルチキャリア信
号は、そのまま電力増幅器に入力される。そして、電力
増幅器において、所定段数のアンプおよびアイソレータ
によって処理され、アンテナに出力される。この結果、
電力増幅器からアンテナに出力される信号は、増幅され
た基本波と、歪みとを含んでいる。
【００４５】ここで、電力増幅器の出力信号の品質は、
Ｄ／Ｕ（Desire/Undesire）によって決定付けられる。
図３に示す電力増幅器の出力信号において、図２に示す
電力増幅器の出力信号におけるＤ／Ｕと同一の出力信号
とした場合、歪み成分を含まない信号がアンテナに出力
されるため、信号品質が改善される。また、歪み成分を
抑圧した結果、電力増幅器においては、電力付加効率が
改善されることとなる。
Ｄ／Ｕ（Desire/Undesire）によって決定付けられる。
図３に示す電力増幅器の出力信号において、図２に示す
電力増幅器の出力信号におけるＤ／Ｕと同一の出力信号
とした場合、歪み成分を含まない信号がアンテナに出力
されるため、信号品質が改善される。また、歪み成分を
抑圧した結果、電力増幅器においては、電力付加効率が
改善されることとなる。
【００４６】以上のように、本実施の形態に係る歪み補
償回路１は、基本波増幅部１０と、歪み抽出部２０とを
同様の回路構成としている。したがって、基本波増幅部
１０と、歪み抽出部２０とは、ほぼ同一の入力インピー
ダンスおよび出力インピーダンスを有することとなり、
電力分配器あるいは電力合成器を組み込むことなく、信
号電力の分配および合成が可能となる。
償回路１は、基本波増幅部１０と、歪み抽出部２０とを
同様の回路構成としている。したがって、基本波増幅部
１０と、歪み抽出部２０とは、ほぼ同一の入力インピー
ダンスおよび出力インピーダンスを有することとなり、
電力分配器あるいは電力合成器を組み込むことなく、信
号電力の分配および合成が可能となる。
【００４７】また、歪み補償回路１をトランジスタ、抵
抗、コンデンサあるいはインダクタのみによって構成す
るため、小型化・集積回路化が容易となり、また、その
ため、基本波増幅部１０の特性と、歪み抽出部２０の特
性とが、より同一性の高いものとなり、電力分配器ある
いは電力合成器によらずに、より適切に信号電力の分配
あるいは合成が可能となる。
抗、コンデンサあるいはインダクタのみによって構成す
るため、小型化・集積回路化が容易となり、また、その
ため、基本波増幅部１０の特性と、歪み抽出部２０の特
性とが、より同一性の高いものとなり、電力分配器ある
いは電力合成器によらずに、より適切に信号電力の分配
あるいは合成が可能となる。
【００４８】また、歪み補償回路１は、集積回路化され
ることに加え、ＣＭＯＳを用いているため、低消費電力
で高速に動作させることが可能となる。なお、本実施の
形態における歪み補償回路１は、図１に示す回路構成の
他、以下のような回路によっても実現可能である。図４
は、図１のノードＡにおける信号電力の抵抗を介して分
配する例を示す回路図である。図４に示すように抵抗を
用いて信号電力の分配を行った場合にも、集積回路化が
可能であり、さらに、抵抗がアイソレータとして機能す
ることとなる。
ることに加え、ＣＭＯＳを用いているため、低消費電力
で高速に動作させることが可能となる。なお、本実施の
形態における歪み補償回路１は、図１に示す回路構成の
他、以下のような回路によっても実現可能である。図４
は、図１のノードＡにおける信号電力の抵抗を介して分
配する例を示す回路図である。図４に示すように抵抗を
用いて信号電力の分配を行った場合にも、集積回路化が
可能であり、さらに、抵抗がアイソレータとして機能す
ることとなる。
【００４９】また、図５は、図１のノードＡにおける信
号電力をコンデンサを介して分配する例を示す回路図で
ある。図６は、図１のノードＡにおける信号電力を差動
増幅回路を介して分配する例を示す回路図である。図７
は、トランジスタ２１，２２の出力負荷として、インダ
クタを用いる場合の例を示す回路図である。
号電力をコンデンサを介して分配する例を示す回路図で
ある。図６は、図１のノードＡにおける信号電力を差動
増幅回路を介して分配する例を示す回路図である。図７
は、トランジスタ２１，２２の出力負荷として、インダ
クタを用いる場合の例を示す回路図である。
【００５０】図８は、トランジスタ２１，２２の出力負
荷として、インダクタとコンデンサとを並列に接続した
回路を用いる場合の例を示す図である。図９は、トラン
ジスタ２１，２２の出力負荷として、インダクタ、コン
デンサおよび抵抗をそれぞれ並列に接続した回路を用い
る場合の例を示す図である。図１０は、抵抗を介してノ
ードＥにおける信号電力を合成する場合の例を示す回路
図である。
荷として、インダクタとコンデンサとを並列に接続した
回路を用いる場合の例を示す図である。図９は、トラン
ジスタ２１，２２の出力負荷として、インダクタ、コン
デンサおよび抵抗をそれぞれ並列に接続した回路を用い
る場合の例を示す図である。図１０は、抵抗を介してノ
ードＥにおける信号電力を合成する場合の例を示す回路
図である。
【００５１】図１１は、トランジスタを介してノードＥ
における信号電力を合成する場合の例を示す回路図であ
る。図１２は、基本波増幅部１０をインダクタおよびコ
ンデンサによって構成する場合の例を示す回路図であ
る。なお、基本波増幅部１０は、半導体基盤上に構成さ
れたマイクロストリップラインとして構成する場合や、
半導体基盤内に構成されたストリップラインとして構成
する場合等が考えられる。
における信号電力を合成する場合の例を示す回路図であ
る。図１２は、基本波増幅部１０をインダクタおよびコ
ンデンサによって構成する場合の例を示す回路図であ
る。なお、基本波増幅部１０は、半導体基盤上に構成さ
れたマイクロストリップラインとして構成する場合や、
半導体基盤内に構成されたストリップラインとして構成
する場合等が考えられる。
【００５２】
【発明の効果】本発明によれば、位相調整部と、歪み抽
出部とを同様の特性（入力インピーダンス、回路構成
等）としている。したがって、電力分配器あるいは電力
合成器を組み込むことなく、信号電力の分配および合成
が可能となる。即ち、大型の回路となる電力分配器およ
び電力合成器を備える必要がないことから、歪み補償回
路を小型化できる。
出部とを同様の特性（入力インピーダンス、回路構成
等）としている。したがって、電力分配器あるいは電力
合成器を組み込むことなく、信号電力の分配および合成
が可能となる。即ち、大型の回路となる電力分配器およ
び電力合成器を備える必要がないことから、歪み補償回
路を小型化できる。
【００５３】また、歪み補償回路をトランジスタ、抵
抗、コンデンサあるいはインダクタのみによって構成す
るため、小型化・集積回路化が容易となり、また、その
ため、位相調整部の特性（入出力インピーダンス等）
と、歪み抽出部の特性（入出力インピーダンス等）と
が、より同一性の高いものとなり、電力分配器あるいは
電力合成器によらずに、より適切に信号電力の分配ある
いは合成が可能となる。
抗、コンデンサあるいはインダクタのみによって構成す
るため、小型化・集積回路化が容易となり、また、その
ため、位相調整部の特性（入出力インピーダンス等）
と、歪み抽出部の特性（入出力インピーダンス等）と
が、より同一性の高いものとなり、電力分配器あるいは
電力合成器によらずに、より適切に信号電力の分配ある
いは合成が可能となる。
【００５４】また、歪み補償回路は、集積回路化される
ことに加え、ＣＭＯＳを用いているため、低消費電力で
高速に動作させることが可能となる。
ことに加え、ＣＭＯＳを用いているため、低消費電力で
高速に動作させることが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した歪み補償回路１の構成を示す
図である。
図である。
【図２】歪み補償回路１を組み込んだマルチキャリア通
信装置の処理手順を示す図である。
信装置の処理手順を示す図である。
【図３】歪み補償回路を組み込まないマルチキャリア通
信装置の処理手順を示す図である。
信装置の処理手順を示す図である。
【図４】図１のノードＡにおける信号電力を抵抗を介し
て分配する例を示す回路図である。
て分配する例を示す回路図である。
【図５】図１のノードＡにおける信号電力をコンデンサ
を介して分配する例を示す回路図である。
を介して分配する例を示す回路図である。
【図６】図１のノードＡにおける信号電力を差動増幅回
路を介して分配する例を示す回路図である。
路を介して分配する例を示す回路図である。
【図７】トランジスタ２１，２２の出力負荷として、イ
ンダクタを用いる場合の例を示す回路図である。
ンダクタを用いる場合の例を示す回路図である。
【図８】トランジスタ２１，２２の出力負荷として、イ
ンダクタとコンデンサとを並列に接続した回路を用いる
場合の例を示す図である。
ンダクタとコンデンサとを並列に接続した回路を用いる
場合の例を示す図である。
【図９】トランジスタ２１，２２の出力負荷として、イ
ンダクタ、コンデンサおよび抵抗をそれぞれ並列に接続
した回路を用いる場合の例を示す図である。
ンダクタ、コンデンサおよび抵抗をそれぞれ並列に接続
した回路を用いる場合の例を示す図である。
【図１０】抵抗を介してノードＥにおける信号電力を合
成する場合の例を示す回路図である。
成する場合の例を示す回路図である。
【図１１】トランジスタを介してノードＥにおける信号
電力を合成する場合の例を示す回路図である。
電力を合成する場合の例を示す回路図である。
【図１２】基本波増幅部１０をインダクタおよびコンデ
ンサによって構成する場合の例を示す回路図である。
ンサによって構成する場合の例を示す回路図である。
【図１３】従来の歪み補償回路１００を示すブロック図
である。
である。
１，１００ 歪み補償回路
１０ 基本波増幅部
１１〜１４，２１〜２４ トランジスタ
２０ 歪み抽出部
２５，２６ アッテネータ
２７ 抵抗
１１０，１４１ 電力分配器
１２０ 遅延線
１３０，１４４ 電力合成器
１４０ 歪み抽出部
１４２，１４６ アッテネータ
１４３，１４５ アンプ
フロントページの続き
Ｆターム(参考） 5J090 AA01 AA41 CA21 CA92 FA07
GN02 GN07 HA10 HA17 HA25
HA29 HA33 KA15 KA23 KA68
MA22 SA14 TA01
5J500 AA01 AA41 AC21 AC92 AF07
AH10 AH17 AH25 AH29 AH33
AK15 AK23 AK68 AM22 AS14
AT01
Claims (20)
- 【請求項１】 入力信号における増幅の目的である目的
波成分の位相を調整する位相調整部と、入力信号を増幅
した場合に発生する歪み成分を反転させた歪み補償成分
を入力信号から抽出する歪み抽出部とを含み、前記位相
調整部によって出力された目的波成分と、前記歪み抽出
部によって抽出された歪み補償成分とを合成して出力す
る歪み補償回路であって、 前記位相調整部と前記歪み抽出部とは、同一の入力イン
ピーダンスに設計され、入力信号が能動的に電力分配さ
れることなく前記位相調整部と前記歪み抽出部とに並列
に入力されることを特徴とする歪み補償回路。 - 【請求項２】 前記入力信号は、前記位相調整部と前記
歪み抽出部とに並列に直接入力されることを特徴とする
請求項１記載の歪み補償回路。 - 【請求項３】 前記入力信号は、前記位相調整部と前記
歪み抽出部とに並列に抵抗を介して入力されることを特
徴とする請求項１記載の歪み補償回路。 - 【請求項４】 前記入力信号は、前記位相調整部と前記
歪み抽出部とに並列にコンデンサを介して入力されるこ
とを特徴とする請求項１記載の歪み補償回路。 - 【請求項５】 前記入力信号は、前記位相調整部と前記
歪み抽出部とに並列に差動増幅回路を介して入力される
ことを特徴とする請求項１記載の歪み補償回路。 - 【請求項６】 前記位相調整部は、前記歪み抽出部の回
路構成に対し、位相を変化させる要素について同様の回
路構成を有することを特徴とする請求項１〜５のいずれ
かに記載の歪み補償回路。 - 【請求項７】 前記位相調整部をトランジスタによって
構成することを特徴とする請求項１〜６のいずれかに記
載の歪み補償回路。 - 【請求項８】 前記歪み抽出部は、 前記入力信号が入力される入力ノードにゲートを接続さ
れた第１のｐ型トランジスタと、前記入力ノードと第１
の減衰器を介してゲートを接続された第１のｎ型トラン
ジスタと、前記第１のｐ型トランジスタのソースに接続
された第２の減衰器と、前記第１のｐ型トランジスタの
ソースと前記第１のｎ型トランジスタのドレインとを接
続する出力負荷とを含み、前記第２の減衰器の出力と前
記第１のｎ型トランジスタのドレインとを接続する出力
ノードにおける信号を出力とする第１段回路と、 前記第１段回路の出力を増幅する第１の相補型トランジ
スタからなる第２段回路と、 を含み、 前記位相調整部は、 前記第１段回路における第１のｐ型トランジスタおよび
第１のｎ型トランジスタとそれぞれ同一の特性を有する
第２のｐ型トランジスタおよび第２のｎ型トランジスタ
からなる第２の相補型トランジスタと、 前記第１の相補型トランジスタと同一の特性を有し、前
記第２の相補型トランジスタの出力信号を増幅する第３
の相補型トランジスタと、 を含むことを特徴とする請求項１〜７のいずれかに記載
の歪み補償回路。 - 【請求項９】 前記出力負荷は、抵抗によって構成され
ることを特徴とする請求項８記載の歪み補償回路。 - 【請求項１０】 前記出力負荷は、インダクタによって
構成されることを特徴とする請求項８記載の歪み補償回
路。 - 【請求項１１】 前記出力負荷は、抵抗とコンデンサと
が並列に接続された回路によって構成されることを特徴
とする請求項８記載の歪み補償回路。 - 【請求項１２】 前記出力負荷は、抵抗とコンデンサと
インダクタとがそれぞれ並列に接続された回路によって
構成されることを特徴とする請求項８記載の歪み補償回
路。 - 【請求項１３】 前記位相調整部をインダクタおよびコ
ンデンサによって構成することを特徴とする請求項１〜
６のいずれかに記載の歪み補償回路。 - 【請求項１４】 前記位相調整部を半導体基盤上に構成
されたマイクロストリップラインによって構成すること
を特徴とする請求項１〜６のいずれかに記載の歪み補償
回路。 - 【請求項１５】 前記位相調整部を半導体基盤内部層に
構成されたストリップラインによって構成することを特
徴とする請求項１〜６のいずれかに記載の歪み補償回
路。 - 【請求項１６】 前記位相調整部と前記歪み抽出部とを
同一のプロセスによって製造される集積回路として構成
したことを特徴とする請求項１〜１５のいずれかに記載
の歪み補償回路。 - 【請求項１７】 前記位相調整部と前記歪み抽出部と
は、同一の出力インピーダンスに設計され、それぞれの
出力信号が能動的に電力合成されることなく合成され、
前記歪み補償回路の出力信号とされることを特徴とする
請求項１〜１６のいずれかに記載の歪み補償回路。 - 【請求項１８】 前記位相調整部と前記歪み抽出部それ
ぞれの出力信号は、それぞれの信号線を接続することに
より、直接合成されることを特徴とする請求項１７記載
の歪み補償回路。 - 【請求項１９】 前記位相調整部と前記歪み抽出部それ
ぞれの出力信号は、それぞれの信号線を抵抗を介して接
続することにより合成されることを特徴とする請求項１
７記載の歪み補償回路。 - 【請求項２０】 前記位相調整部と前記歪み抽出部それ
ぞれの出力信号は、それぞれの信号線をトランジスタを
介して接続することにより合成されることを特徴とする
請求項１７記載の歪み補償回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036778A JP2003243939A (ja) | 2002-02-14 | 2002-02-14 | 歪み補償回路 |
| US10/347,627 US7046971B2 (en) | 2002-02-14 | 2003-01-22 | Distortion-correcting circuit, integrated circuit, and radio communication device |
| KR10-2003-0005805A KR100483950B1 (ko) | 2002-02-14 | 2003-01-29 | 변형 보상 회로, 집적 회로 및 무선 통신 장치 |
| EP03250821A EP1337036A3 (en) | 2002-02-14 | 2003-02-10 | Distortion-correcting circuit, integrated circuit, and radio communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002036778A JP2003243939A (ja) | 2002-02-14 | 2002-02-14 | 歪み補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003243939A true JP2003243939A (ja) | 2003-08-29 |
Family
ID=27621422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002036778A Withdrawn JP2003243939A (ja) | 2002-02-14 | 2002-02-14 | 歪み補償回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7046971B2 (ja) |
| EP (1) | EP1337036A3 (ja) |
| JP (1) | JP2003243939A (ja) |
| KR (1) | KR100483950B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2487801B1 (en) * | 2011-02-10 | 2018-09-05 | Nxp B.V. | Method and apparatus for reducing or removing click noise |
| CN114883769B (zh) * | 2022-07-08 | 2022-09-20 | 中国科学院合肥物质科学研究院 | 一种固态微波源以及固态微波源支路一致性控制方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2312152A1 (fr) | 1975-05-23 | 1976-12-17 | Lgt Lab Gen Telecomm | Generateur de produits de non linearite et precorrecteur de systeme de transmission utilisant un tel generateur |
| FR2482799A1 (fr) * | 1980-05-14 | 1981-11-20 | Lgt Lab Gen Telecomm | Dispositif de precorrection de produits de non linearite et systeme de transmission de signaux de television comportant de tel dispositif |
| US4617522A (en) * | 1984-03-20 | 1986-10-14 | General Instrument Corporation | Temperature regulated feedforward amplifier |
| US4891607A (en) * | 1988-06-06 | 1990-01-02 | Hewlett-Packard Company | Low distortion drive amplifier |
| US5015965A (en) * | 1989-11-22 | 1991-05-14 | General Electric Company | Predistortion equalizer with resistive combiners and dividers |
| JPH0440703A (ja) * | 1990-06-07 | 1992-02-12 | Fujitsu Ltd | 自動歪補償装置 |
| US5258722A (en) * | 1991-12-13 | 1993-11-02 | General Instrument Corporation, Jerrold Comminications | Amplifier circuit with distortion cancellation |
| JP3358630B2 (ja) | 1993-01-08 | 2002-12-24 | 住友電気工業株式会社 | 歪発生回路 |
| US5815038A (en) * | 1995-04-28 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Distortion compensation circuit |
| JP3545125B2 (ja) * | 1996-03-08 | 2004-07-21 | 富士通株式会社 | 歪み補償回路 |
| US6519374B1 (en) | 1999-03-30 | 2003-02-11 | Uniphase Corporation | Predistortion arrangement using mixers in nonlinear electro-optical applications |
| US6577177B2 (en) * | 1999-04-01 | 2003-06-10 | General Instrument Corporation | Non-linear distortion generator |
| US6097250A (en) * | 1999-04-22 | 2000-08-01 | Scientific-Atlanta, Inc. | Amplifier circuit |
| JP2001156553A (ja) | 1999-11-30 | 2001-06-08 | Nec Corp | 歪み信号発生回路 |
| JP3993362B2 (ja) | 2000-05-09 | 2007-10-17 | 株式会社東芝 | プリディストーション回路及び歪波信号の歪制御方法 |
| JP2002043862A (ja) * | 2000-07-26 | 2002-02-08 | Yrp Kokino Idotai Tsushin Kenkyusho:Kk | プリディストーション回路 |
-
2002
- 2002-02-14 JP JP2002036778A patent/JP2003243939A/ja not_active Withdrawn
-
2003
- 2003-01-22 US US10/347,627 patent/US7046971B2/en not_active Expired - Fee Related
- 2003-01-29 KR KR10-2003-0005805A patent/KR100483950B1/ko not_active Expired - Fee Related
- 2003-02-10 EP EP03250821A patent/EP1337036A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1337036A3 (en) | 2005-03-30 |
| KR20030068403A (ko) | 2003-08-21 |
| EP1337036A2 (en) | 2003-08-20 |
| KR100483950B1 (ko) | 2005-04-15 |
| US7046971B2 (en) | 2006-05-16 |
| US20030153270A1 (en) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7521995B1 (en) | Inverted doherty amplifier with increased off-state impedence | |
| US5659267A (en) | High gain K-band power amplifier with unconditionally stable MMIC FET cells | |
| US7164316B2 (en) | Series-Type Doherty Amplifier Without Hybrid Coupler | |
| WO2020222969A1 (en) | Wideband low noise amplifier with noise cancellation | |
| US12052004B2 (en) | Radio frequency power amplifier system and method of linearizing an output signal thereof | |
| KR20040054435A (ko) | 초고주파 전력 증폭기 | |
| Hanae et al. | 2.3–21 GHz broadband and high linearity distributed low noise amplifier | |
| US10187015B2 (en) | Doherty amplifier | |
| US8378744B2 (en) | Multi-mode power amplifier | |
| KR20220002302A (ko) | 잡음 제거 기능을 갖는 저잡음 증폭기 | |
| JP3206722B2 (ja) | 進行波管及び半導体増幅器の増幅と位相の応答を異なる出力レベルで線形化する方法と装置 | |
| JP6565231B2 (ja) | 分布型増幅器 | |
| KR102225751B1 (ko) | GaN FET를 이용한 펄스드 레이더용 200W급 전력증폭기 | |
| JP2003243939A (ja) | 歪み補償回路 | |
| CN118041249A (zh) | 共栅共源低噪声放大器电路 | |
| Yi et al. | Design of a 17–24-GHz high-efficiency power amplifier for satellite communications | |
| Aljarosha et al. | Performance analysis of an integrated multi-channel power amplifier incorporating an IC-to-waveguide transition | |
| JP2008236354A (ja) | 増幅器 | |
| Chong | A low-noise, high-linearity balanced amplifier in enhancement-mode GaAs pHEMT technology for wireless base-stations | |
| Tai et al. | A Q-band power amplifier with high-gain pre-driver and 18.7 dBm output power for fully integrated CMOS transmitters | |
| JP3978919B2 (ja) | リミッタ回路 | |
| Taj | Design and fabrication of A Ku-band low noise amplifier using FR-4 substrate | |
| Raihan et al. | A 2.4 GHz gain-boosted CMOS amplifier using multibias points for improved linearization | |
| CN118041250A (zh) | 共栅共源噪声消除放大器 | |
| JPH04301905A (ja) | 歪発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070313 |