JP2003235241A - 電源装置及び電源装置の放電電流制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 不要な放電電流を発生させずに、放電電流を
正確に規定でき、また残留電圧を生じない適切な放電特
性を備えた効率の良い電源装置及び電源装置の放電電流
制御方法を提供する。 【解決手段】 ＤＣＤＣ変換部ＣＮＶの入力端子Ｉｎに
接続された入力電圧検出部ＩＤは、入力電圧に応じた検
出結果を入力検出信号として出力し、放電制御部ＤＣの
オンオフ制御を行う。放電制御部ＤＣは、ＤＣＤＣ変換
部ＣＮＶの出力端子Ｏｕｔに接続された電荷蓄積部ＣＳ
から、電荷蓄積部出力端ＣＳＴを介して制御部用電源電
圧を供給され、入力電圧検出部ＩＤからの入力検出信号
及び電荷蓄積部ＣＳからの制御部用電源電圧に応じて、
出力端子Ｏｕｔに接続され、放電電流を制御する放電電
流制御部ＤＬを制御するものとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流の入力電圧を
これとは異なる電圧である直流の出力電圧に変換するＤ
ＣＤＣ変換部（直流直流変換器、ＤＣ／ＤＣコンバータ
等を含めて本願では、ＤＣＤＣ変換部という）を備えた
電源装置及び電源装置の放電電流制御方法に関する。

【０００２】

【従来の技術】電子回路等の高度化、複雑化に伴い電源
電圧も複数の電圧値を要求されるようになり、一つの電
源装置に複数のＤＣＤＣ変換部を含み、各ＤＣＤＣ変換
部により相互に異なる電源電圧を供給する電源装置が利
用されるようになっている。このような電源装置におい
ては、電源電圧の供給先である電子回路、例えばＬＳＩ
等の集積回路の確実な動作を実現する為に正確な電圧の
制御が要求される。定常時の電源電圧の制御は当然であ
るが、電源装置のオン時、オフ時における制御も重要で
ある。例えば、電源装置のオン時においては、異なる出
力電圧の立上り順（立上りシーケンス）が正確でない場
合、電子回路内部における論理演算が正確に行われなく
なる等の問題が生じる。また、電源装置のオフ時におい
ては、異なる出力電圧の立下り順（立下りシーケンス）
が正確でない場合、電子回路内部における均衡が崩れ、
電子回路が破壊する等の問題が生じる。特に、集積回路
のように素子相互間の絶縁がＰＮ接合により実現されて
いる場合、出力電圧の立下り時の残留電圧の状態によっ
て、異常現象である予想外のラッチアップ現象が発生
し、集積回路素子内部に暴走電流が流れることにより内
部素子が破壊され集積回路が動作しなくなることがある
等、出力電圧の立下りシーケンスの制御は大きな課題で
ある。

【０００３】従来、出力電圧の立下りを制御する方法と
して、図８、図９に示す２つの方法が知られている。図
８は、第１従来例に係る電源装置の説明図であり、図９
は、第２従来例に係る電源装置の説明図である。

【０００４】図８において、（ａ）は第１従来例に係る
電源装置のブロック図を示し、（ｂ）は第１従来例に係
る電源装置の出力電圧特性グラフを示す。（ａ）におい
て、ＤＣＤＣ変換部ＣＮＶ１乃至ＤＣＤＣ変換部ＣＮＶ
Ｎは、各々の入力端子を単一の入力端子Ｉｎに共通接続
され同一の入力電圧を供給される。ＤＣＤＣ変換部ＣＮ
Ｖ１乃至ＤＣＤＣ変換部ＣＮＶＮは、供給された同一の
入力電圧を適宜変換して相互に異なる出力電圧を出力端
子Ｏｕｔ１乃至出力端子ＯｕｔＮから出力する。この電
源装置においては、出力端子Ｏｕｔ１乃至出力端子Ｏｕ
ｔＮの各々に存在している出力コンデンサ（図示しな
い）等の状況を参酌して規定された抵抗値を有する放電
抵抗Ｒ１乃至放電抵抗ＲＮが出力端子Ｏｕｔ１乃至出力
端子ＯｕｔＮの各々に接続され、電源装置の立下り順を
規定している。

【０００５】図８（ｂ）において、横軸は時間、縦軸は
出力電圧である。定常時は、出力端子Ｏｕｔ１乃至出力
端子ＯｕｔＮには、図中Ｏｕｔ１乃至ＯｕｔＮとして時
間軸に平行な直線で示す各定格電圧が出力される。入力
電圧が時間Ｔｃにおいて遮断されると、それに従い出力
電圧も徐々に低下する。出力端子Ｏｕｔ１乃至出力端子
ＯｕｔＮにおける出力電圧の立下り順の制御は、電源装
置から出力電圧を供給する負荷において必要とされる立
下り時間を満たすように出力コンデンサの静電容量に対
して放電抵抗Ｒ１乃至放電抵抗ＲＮを適宜設定すること
により実現している。

【０００６】第１従来例に係る電源装置においては、出
力端子Ｏｕｔ１乃至出力端子ＯｕｔＮに放電抵抗Ｒ１乃
至放電抵抗ＲＮが切替手段等を介さずに接地点との間に
直接接続されていることから、定常時においても各放電
抵抗Ｒ１乃至放電抵抗ＲＮを介して図中矢印で示す電流
がＤＣＤＣ変換部ＣＮＶ１乃至ＤＣＤＣ変換部ＣＮＶＮ
から接地点に流れ、出力電圧の立下り時に限らず、電力
消費が常時行われる。また、立下りシーケンス確保の観
点から、急速放電が必要な出力端子においては、定格電
流以上の放電電流を必要とする場合があるが、定格電流
と放電電流にこのようなアンバランスを持たせることは
現実的でないことから必要な立下りシーケンスを実現で
きないことがある。

【０００７】図９において、（ａ）は第２従来例に係る
電源装置の放電回路図を示し、（ｂ）は第２従来例に係
る電源装置の出力電圧特性グラフを示す。（ａ）におい
て、ＤＣＤＣ変換部ＣＮＶ１は、入力端子Ｉｎに入力電
圧を印加され、出力端子Ｏｕｔ１からＤＣＤＣ変換部Ｃ
ＮＶ１の定格電圧を出力する。この電源装置において
も、第１従来例に係る電源装置と同様に、複数のＤＣＤ
Ｃ変換部が入力端子を共通接続され、各ＤＣＤＣ変換部
から各々の定格電圧を各出力端子から出力することがで
きるが、ここでは簡単の為にＤＣＤＣ変換部ＣＮＶ１の
みを示す。

【０００８】出力端子Ｏｕｔ１と接地点の間に放電回路
が接続される。放電回路は、放電抵抗Ｒ１、スイッチン
グ素子Ｑ１、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、Ｒ
１５、ツェナダイオードＺＤ１１、トランジスタＱ１１
により構成される。出力端子Ｏｕｔ１と接地点の間に、
放電抵抗Ｒ１及びスイッチング素子Ｑ１の直列回路、抵
抗Ｒ１１、Ｒ１２、Ｒ１３の直列回路、ツェナダイオー
ドＺＤ１１と抵抗Ｒ１４、Ｒ１５の直列回路が各々並列
に接続される。トランジスタにより構成されるスイッチ
ング素子Ｑ１の入力端（ここではベース電極）に、抵抗
Ｒ１２と抵抗Ｒ１３の接続点からバイアス電圧が印加さ
れる。抵抗Ｒ１４と抵抗Ｒ１５の接続点にトランジスタ
Ｑ１１の入力端（ここではベース電極）が、抵抗Ｒ１１
と抵抗Ｒ１２の接続点にトランジスタＱ１１の出力端
（ここではコレクタ電極）が、各々接続される。

【０００９】この放電回路は、出力電圧を弁別すること
により放電抵抗Ｒ１に流れる放電電流をスイッチング素
子Ｑ１によりオンオフ制御して、必要時に強制的に放電
電流を流すものである。この放電回路において、定常時
は、ツェナダイオードＺＤ１１はオンとされるので、抵
抗Ｒ１４、Ｒ１５の直列回路に電流が流れ、トランジス
タＱ１１の入力端にバイアス電圧が印加されるので、ト
ランジスタＱ１１はオンとなる。トランジスタＱ１１が
オンであるので、スイッチング素子Ｑ１の入力端は低電
位のバイアスとなることから、スイッチング素子Ｑ１
は、オフとなる。スイッチング素子Ｑ１がオフであるの
で、放電抵抗Ｒ１には電流が流れず、放電電流は生じな
い。なお、ツェナダイオードＺＤ１１、抵抗Ｒ１４、Ｒ
１５の直列回路に流れる電流は、比較的低電流であるこ
とから、第１従来例に係る電源装置における放電抵抗に
放電電流が流れる場合のように効率を低下させることは
ない。

【００１０】入力電圧が時間Ｔｃ１において遮断される
と、それに従い出力電圧も徐々に低下する。時間Ｔｃ１
の直後では、ツェナダイオードＺＤ１１は定常時のオン
を維持するので、スイッチング素子Ｑ１もオフを維持
し、出力端子Ｏｕｔ１に接続されている負荷による自然
放電が時間Ｔｃ２まで持続する。この自然放電の期間
（時間Ｔｃ１〜時間Ｔｃ２）は、出力端子Ｏｕｔ１に接
続される負荷の状態により決まるので放電回路において
制御することは基本的には困難であり、出力電圧の立下
りシーケンスの制御は困難となる。出力電圧が更に低下
し、時間Ｔｃ２において、ツェナダイオードＺＤ１１が
オフになると、これに従い、トランジスタＱ１１はオ
フ、スイッチング素子Ｑ１はオンとなる。スイッチング
素子Ｑ１のオンに従い、放電抵抗Ｒ１にはその抵抗値に
より定まる放電電流が流れ、放電を行う。出力電圧が更
に低下し、時間Ｔｃ３において、スイッチング素子Ｑ１
の入力端の電位がスイッチング素子Ｑ１のオンを維持す
る電圧Ｖｂｅ（ＯＮ）以下になると、スイッチング素子
Ｑ１はオフになる。スイッチング素子Ｑ１がオフになる
と、出力端子Ｏｕｔ１には、その時の出力電圧が残留電
圧として残り、そのまま維持される。この時の残留電圧
は、出力電圧をＶ（Ｏｕｔ１）とし、抵抗Ｒ１１、Ｒ１
２、Ｒ１３の抵抗値をそのままＲ１１、Ｒ１２、Ｒ１３
として表記すると、Ｖｂｅ（ＯＮ）＝Ｖ（Ｏｕｔ１）×
Ｒ１３／（Ｒ１１＋Ｒ１２＋Ｒ１３）であるから、Ｖ
（Ｏｕｔ１）＝Ｖｂｅ（ＯＮ）×（Ｒ１１＋Ｒ１２＋Ｒ
１３）／Ｒ１３として求まる。つまり、この放電回路に
おいては、出力電圧をそのままスイッチング素子Ｑ１の
駆動電源として利用することから、出力電圧が所定の電
圧（Ｖｂｅ（ＯＮ）×（Ｒ１１＋Ｒ１２＋Ｒ１３）／Ｒ
１３）以下になると、スイッチング素子Ｑ１がオフし、
その後はスイッチング素子Ｑ１がオフした際の出力電圧
（Ｖ（Ｏｕｔ１））が残留電圧として残ることになる。

【００１１】更に、この放電回路においては、出力電圧
の立上りにおいても放電電流を生じるという問題があ
る。出力電圧の立上りにおける放電回路の動作を次に説
明する。時間Ｔｓ１から時間Ｔｓ２の間は、出力端子Ｏ
ｕｔ１における出力電圧は低いことから、スイッチング
素子Ｑ１の入力端の電位は低く維持されるので、スイッ
チング素子Ｑ１はオフであり、放電抵抗Ｒ１には放電電
流は流れない。時間Ｔｓ２になると、出力電圧は更に上
昇していることから、スイッチング素子Ｑ１の入力端の
電位はスイッチング素子Ｑ１をオンする電位になり、ス
イッチング素子Ｑ１はオンとなり、放電抵抗Ｒ１に放電
電流が流れる。出力電圧が更に上昇し、時間Ｔｓ３にな
ると、ツェナダイオードＺＤ１１がオンし、これに従い
トランジスタＱ１１がオンし、スイッチング素子Ｑ１が
オフとなり、放電抵抗Ｒ１には放電電流が流れなくな
り、定常時と同様な状態になる。なお、このような放電
回路が他のＤＣＤＣ変換部にも同様に接続され、各々の
放電回路における放電抵抗を制御することにより、電源
回路の出力電圧の立下りシーケンスを規定している。

【００１２】

【発明が解決しようとする課題】しかし、従来の電源装
置においては、次のような問題がある。即ち、第１従来
例に係る電源装置においては、放電抵抗が常時接続さ
れ、その結果、本来不必要な電力消費が放電抵抗におい
て常時行われ電源装置の利用効率が低いという問題があ
る。また、定格電流と放電電流のアンバランスによる必
要なシーケンスを実現できないという問題がある。第２
従来例に係る電源装置においては、出力電圧の立上りに
おいても放電電流を生じ、負担が生じることから、この
放電回路を動作させない回路が別途必要になるという問
題がある。出力電圧の立下り時においては、自然放電の
期間があり、この自然放電の期間は、出力端子に接続さ
れる負荷の状態（負荷量）により決まることから、負荷
量に応じて変動するので、放電時間の正確な制御は困難
となり、出力電圧の立下りシーケンスの制御は困難であ
るという問題がある。また、出力電圧をそのまま、スイ
ッチング素子の駆動電源として利用することから、出力
電圧が所定の電圧以下になると、スイッチング素子がオ
フし、その際の出力電圧が残留電圧として残るという問
題がある。

【００１３】本発明は斯かる事情に鑑みなされたもので
あり、その目的とするところはＤＣＤＣ変換部を備えた
電源装置において、定常時又は出力電圧の立上り時にお
いて不要な放電電流を発生させずに、出力電圧の立下り
時の自然放電を除去して正確に放電電流を規定でき、ま
た出力電圧における残留電圧を生じない適切な放電特性
を備えた効率の良い電源装置を提供することにある。

【００１４】また、本発明の他の目的は、複数のＤＣＤ
Ｃ変換部を備えた電源装置において、放電時の立下りシ
ーケンス制御が正確かつ容易にでき、適切な放電特性を
備えた効率の良い電源装置を提供することにある。

【００１５】また、本発明の他の目的は、正極性のＤＣ
ＤＣ変換部と負極性のＤＣＤＣ変換部を備えた電源装置
において、放電時の立下りシーケンス制御が正確かつ容
易にでき、適切な放電特性を備えた効率の良い電源装置
を提供することにある。

【００１６】また、本発明の他の目的は、ＤＣＤＣ変換
部を備えた電源装置の放電電流制御方法において、定常
時又は出力電圧の立上り時において不要な放電電流を発
生させずに、出力電圧の立下り時の自然放電を除去して
正確に放電電流を規定でき、また出力電圧における残留
電圧を生じない適切な放電特性を備えた効率の良い電源
装置を実現できる電源装置の放電電流制御方法を提供す
ることにある。

【００１７】

【課題を解決するための手段】第１発明に係る電源装置
は、入力端子及び出力端子を有するＤＣＤＣ変換部と、
前記出力端子に接続された放電抵抗及び該放電抵抗に接
続されたスイッチング素子を有して前記ＤＣＤＣ変換部
からの放電電流を制御する放電電流制御部と、前記スイ
ッチング素子のオンオフ制御をする放電制御部と、前記
出力端子に接続され前記放電制御部に制御部用電源電圧
を供給する電荷蓄積部と、前記入力端子に印加される入
力電圧に応じた入力検出信号を前記放電制御部へ出力す
る入力電圧検出部とを備え、前記放電制御部は、前記制
御部用電源電圧及び前記入力検出信号に基づいて前記ス
イッチング素子のオンオフ制御をすることを特徴とす
る。

【００１８】第２発明に係る電源装置は、入力端子を共
通接続され出力端子を各々有する複数のＤＣＤＣ変換部
と、スイッチング素子、逆流防止素子及び放電抵抗から
なる直列回路を有する放電電流制御部と、前記スイッチ
ング素子のオンオフ制御をする放電制御部と、該放電制
御部に制御部用電源電圧を供給する電荷蓄積部と、前記
入力端子に印加される入力電圧に応じた入力検出信号を
前記放電制御部へ出力する入力電圧検出部とを備え、前
記放電電流制御部及び電荷蓄積部は、前記複数のＤＣＤ
Ｃ変換部の中で最長の放電時間を有するＤＣＤＣ変換部
の出力端子に接続され、該最長の放電時間を有するＤＣ
ＤＣ変換部以外のＤＣＤＣ変換部の出力端子と前記スイ
ッチング素子との間に逆流防止素子及び放電抵抗からな
る直列回路が接続され、前記放電制御部は前記制御部用
電源電圧及び入力検出信号に基づいて前記スイッチング
素子のオンオフ制御をすることを特徴とする。

【００１９】第３発明に係る電源装置は、入力端子を共
通接続され出力端子からの出力電圧が、正極性であるＤ
ＣＤＣ変換部と、負極性であるＤＣＤＣ変換部とを備え
た電源装置において、スイッチング素子、逆流防止素子
及び放電抵抗からなる直列回路を有する放電電流制御部
と、前記スイッチング素子のオンオフ制御をする放電制
御部と、該放電制御部に制御部用電源電圧を供給する電
荷蓄積部と、前記入力端子に印加される入力電圧に応じ
た入力検出信号を前記放電制御部へ出力する入力電圧検
出部とを備え、前記放電電流制御部の高電位端及び電荷
蓄積部は、前記出力電圧が正極性であるＤＣＤＣ変換部
の中で最長の放電時間を有するＤＣＤＣ変換部の出力端
子に接続され、前記放電電流制御部の低電位端は、前記
出力電圧が負極性であるＤＣＤＣ変換部の出力端子に接
続され、該最長の放電時間を有するＤＣＤＣ変換部及び
前記放電電流制御部の低電位端が接続されるＤＣＤＣ変
換部とは異なる他のＤＣＤＣ変換部の出力端子と前記ス
イッチング素子との間に逆流防止素子及び放電抵抗から
なる直列回路が接続され、前記スイッチング素子と接地
点の間に逆流防止素子及び放電抵抗からなる直列回路が
接続され、前記放電制御部は前記制御部用電源電圧及び
入力検出信号に基づいて前記スイッチング素子のオンオ
フ制御をすることを特徴とする。

【００２０】第４発明に係る電源装置は、第１発明乃至
第３発明のいずれかにおいて、前記電荷蓄積部は、整流
素子及びコンデンサを備えることを特徴とする。

【００２１】第５発明に係る電源装置は、第２発明乃至
第４発明のいずれかにおいて、前記逆流防止素子は、シ
ョットキダイオードであることを特徴とする。

【００２２】第６発明に係る電源装置の放電電流制御方
法は、入力端子と出力端子を有するＤＣＤＣ変換部と、
放電抵抗及びスイッチング素子を有して前記出力端子に
接続され前記ＤＣＤＣ変換部からの放電電流を制御する
放電電流制御部と、前記スイッチング素子のオンオフ制
御をする放電制御部とを備えた電源装置の放電電流制御
方法において、前記出力端子に接続された電荷蓄積部に
より前記放電制御部へ制御部用電源電圧を供給し、前記
入力端子に接続された入力電圧検出部により前記入力端
子に印加される入力電圧を検出して該入力電圧に応じた
入力検出信号を前記放電制御部へ出力することにより、
前記放電制御部は、前記制御部用電源電圧及び入力検出
信号に基いて前記スイッチング素子のオンオフ制御をす
ることを特徴とする。

【００２３】第１発明においては、出力端子に接続され
放電制御部に制御部用電源電圧を供給する電荷蓄積部
と、入力端子に印加される入力電圧に応じた入力検出信
号を放電制御部へ出力する入力電圧検出部とを備える構
成とし、放電制御部は、制御部用電源電圧及び入力検出
信号に基づいて放電抵抗に接続されたスイッチング素子
のオンオフ制御をすることとしたので、定常時又は出力
電圧の立上り時において不要な放電電流を発生させず
に、出力電圧の立下り時の自然放電を除去して正確に放
電電流を規定でき、また出力電圧における残留電圧を生
じない適切な放電特性を備えた効率の良い電源装置を提
供することが可能となる。

【００２４】第２発明、第３発明においては、スイッチ
ング素子のオンオフ制御により放電電流の制御をする放
電電流制御部及び放電制御部に制御部用電源電圧を供給
する電荷蓄積部を、複数のＤＣＤＣ変換部の中で最長の
放電時間を有するＤＣＤＣ変換部の出力端子に接続し、
その他のＤＣＤＣ変換部の出力端子とスイッチング素子
との間に放電抵抗を接続し、放電制御部は制御部用電源
電圧及び入力電圧検出部から入力電圧に応じて出力され
る入力検出信号に基づいてスイッチング素子のオンオフ
制御をすることとしたので、複数のＤＣＤＣ変換部を備
えた電源装置において、放電時の立下りシーケンス制御
が正確かつ容易にでき、適切な放電特性を備えた効率の
良い電源装置を提供することが可能となる。

【００２５】第４発明においては、電荷蓄積部は、整流
素子及びコンデンサを備えることとしたので、簡単な回
路構成で電荷蓄積部を構成した適切な放電特性を備えた
効率の良い電源装置を提供することが可能となる。

【００２６】第５発明においては、逆流防止素子は、シ
ョットキダイオードで構成することとしたので、残留電
圧の小さい適切な放電特性を備えた効率の良い電源装置
を提供することが可能となる。

【００２７】第６発明においては、出力端子に接続され
た電荷蓄積部により放電制御部へ制御部用電源電圧を供
給し、入力端子に接続された入力電圧検出部により入力
電圧を検出して入力検出信号を放電制御部へ出力し、放
電制御部は、制御部用電源電圧及び入力検出信号に基い
てスイッチング素子のオンオフ制御をすることとしたの
で、定常時又は出力電圧の立上り時において不要な放電
電流を発生させずに、出力電圧の立下り時の自然放電を
除去して正確に放電電流を規定でき、また出力電圧にお
ける残留電圧を生じない適切な放電特性を備えた効率の
良い電源装置を実現できる放電電流制御方法を提供する
ことが可能となる。

【００２８】

【発明の実施の形態】以下本発明をその実施の形態を示
す図面に基づいて詳述する。 ＜実施の形態１＞図１は、本発明の実施の形態１に係る
電源装置のブロック図である。図２は、本発明の実施の
形態１に係る電源装置の回路図である。図３は、本発明
の実施の形態１に係る電源装置の電圧特性グラフであ
る。図４は、本発明の実施の形態１に係る電源装置にお
ける入力電圧検出部の回路図である。なお、各図におい
て、同一部分には同一符号を付して、重複する説明は省
略する。また、従来例と同一の部分についても同様に同
一符号を付して、重複する説明は省略する。

【００２９】図１において、ＤＣＤＣ変換部ＣＮＶは、
入力端子Ｉｎ及び出力端子Ｏｕｔを備え、入力端子Ｉｎ
に印加された直流の入力電圧をこれとは異なる直流の出
力電圧に変換し、出力端子Ｏｕｔから出力する。図にお
いては、ＤＣＤＣ変換部ＣＮＶが１個のみの場合を示す
が、通常は多出力形式として使用するため、出力数に応
じた複数のＤＣＤＣ変換部ＣＮＶが、入力端子Ｉｎを共
通に接続され、出力端子Ｏｕｔには相互に異なる出力電
圧を出力する。本発明の効果は、ＤＣＤＣ変換部ＣＮＶ
が１個の場合、複数の場合いずれにおいて得られるもの
であることは言うまでも無い。また、ＤＣＤＣ変換部Ｃ
ＮＶにおける電圧変換形式は、スイッチング式であって
も良いし、シリーズレギュレータ方式であって良いし、
その他の方式であっても良い。入力端子Ｉｎには、入力
電圧検出部ＩＤが接続される。入力電圧検出部ＩＤは、
入力電圧を検出し、入力電圧に応じた検出結果を入力検
出信号として放電制御部ＤＣに論理ＬＯＷ又は論理ＨＩ
ＧＨからなる論理形式あるいはオン、オフ信号形式等に
より出力し、放電制御部ＤＣのオンオフ制御を行う。放
電制御部ＤＣは、出力端子Ｏｕｔに接続された電荷蓄積
部ＣＳから、電荷蓄積部出力端ＣＳＴを介して制御部用
電源電圧を供給される。出力端子Ｏｕｔには、放電電流
制御部ＤＬが接続され、ＤＣＤＣ変換部ＣＮＶからの放
電電流を制御する。放電制御部ＤＣは、入力電圧検出部
ＩＤからの入力検出信号及び電荷蓄積部ＣＳからの制御
部用電源電圧に応じて、放電電流制御部ＤＬを制御す
る。通常、放電電流制御部ＤＬは、以下に述べるように
放電抵抗と放電抵抗の放電経路のオンオフを制御するス
イッチング素子とから構成され、放電制御部ＤＣは、ス
イッチング素子のオンオフを制御する。これら各部の詳
細な動作は、図２等において更に説明する。

【００３０】図２において、放電電流制御部ＤＬは、放
電抵抗Ｒ１とスイッチング素子Ｑ１の直列回路で構成さ
れる。スイッチング素子Ｑ１をオンオフすることによ
り、出力端子Ｏｕｔと接地点の間の電流路をオンオフ制
御し、放電抵抗Ｒ１に流れる電流をオンオフ制御するこ
とが可能となる。電荷蓄積部ＣＳは、整流素子であるダ
イオードＤ１１と電荷蓄積手段としてのコンデンサＣ１
１により構成される。ダイオードＤ１１の陽極を出力端
子Ｏｕｔに、ダイオードＤ１１の陰極をコンデンサＣ１
１の一方の電極に各々接続し、コンデンサＣ１１の他方
の電極は接地点に接続される。ダイオードＤ１１とコン
デンサＣ１１の接続点は、電荷蓄積部出力端ＣＳＴとし
て放電制御部ＤＣに接続される。この回路構成により、
コンデンサＣ１１の一方の端子でもある電荷蓄積部出力
端ＣＳＴには、出力電圧とほぼ同じ電圧が維持できるの
で、制御部用電源電圧として放電制御部ＤＣに供給され
る。放電制御部ＤＣは、電荷蓄積部出力端ＣＳＴと接地
点との間に接続されたトランジスタＱ１２、抵抗Ｒ１
６、Ｒ１７の直列回路と、トランジスタＱ１２の入力端
（ここではベース電極）へのバイアスを印加して、トラ
ンジスタＱ１２のオンオフ制御をするための抵抗Ｒ１
８、Ｒ１９により構成される。抵抗Ｒ１８の一端は、電
荷蓄積部出力端ＣＳＴに接続され、抵抗Ｒ１８と抵抗Ｒ
１９の接続点がトランジスタＱ１２の入力端に接続され
る。抵抗Ｒ１９は、入力電圧検出部ＩＤに接続され、入
力電圧検出部ＩＤからの入力検出信号を入力信号として
トランジスタＱ１２の入力端に印加する。

【００３１】出力端子Ｏｕｔにおける出力電圧が定格電
圧を維持している定常時においては、入力端子Ｉｎへの
入力電圧もほぼ定格電圧であるから、入力電圧検出部Ｉ
Ｄは、入力検出信号として論理ＨＩＧＨ（あるいは、オ
フ信号。以下論理により表現する）を放電制御部ＤＣの
入力端である抵抗Ｒ１９の一端に出力する。放電制御部
ＤＣへの論理ＨＩＧＨの入力により、トランジスタＱ１
２はオフとなるから、放電制御部ＤＣからの出力は論理
ＬＯＷ（接地電位又は無信号）となる。従って、スイッ
チング素子Ｑ１の入力端は接地電位となり、スイッチン
グ素子Ｑ１はオフとなるから、放電抵抗Ｒ１には放電電
流は流れない。つまり、定常時においては、放電電流を
流さない放電電流制御部ＤＬとなる。

【００３２】図３において、横軸は時間、縦軸は入力電
圧あるいは出力電圧である。時間Ｔｃｉにおいて、入力
端子Ｉｎへの入力電圧（図上Ｉｎの符号で示す特性曲
線）が遮断されると、出力電圧（図上Ｏｕｔの符号で示
す特性曲線）もそれに追随し、所定の放電時間Ｔｃｏで
放電を終了する。また、立上りにおいては、入力電圧が
時間Ｔｓｉにおいて立上りを開始すると、出力電圧もそ
れに追随し、時間Ｔｓｏにおいて立上りを開始する。ま
た、図上符号ＣＳＴで示す破線の特性曲線は電荷蓄積部
出力端ＣＳＴにおける電圧、つまり制御部用電源電圧を
示す。

【００３３】図２、図３を参照して、遮断時の動作を説
明する。時間Ｔｃｉにおいて示すように入力電圧が遮断
されると、入力電圧検出部ＩＤは入力電圧の低下を検出
し、入力検出信号として論理ＬＯＷを、放電制御部ＤＣ
の入力端である抵抗Ｒ１９の一端に出力する。入力検出
信号が論理ＬＯＷであるから、抵抗Ｒ１８、Ｒ１９に電
流が流れ、これによりトランジスタＱ１２はオン動作
し、抵抗Ｒ１６、Ｒ１７にも電流が流れる。従って、抵
抗Ｒ１６、Ｒ１７はスイッチング素子Ｑ１にバイアス電
位を与えることになり、スイッチング素子Ｑ１はオンと
なる。スイッチング素子Ｑ１がオンすることにより、出
力端子Ｏｕｔから放電抵抗Ｒ１を介して、接地点へ放電
電流が流れ、時間Ｔｃｏにおいて放電を終了する。他
方、コンデンサＣ１１に蓄積された電荷は、電荷蓄積部
出力端ＣＳＴから放電制御部ＤＣに供給され、電荷蓄積
部出力端ＣＳＴは徐々に電位を低下させるが、放電制御
部ＤＣに流れる電流は小さく設定されることから、グラ
フ上の破線ＣＳＴにより示されるように、その低下の傾
きは小さく緩やかにできる。

【００３４】電荷蓄積部出力端ＣＳＴは、出力端子Ｏｕ
ｔにおける放電が終了した時間Ｔｃｏにおいても、放電
制御部ＤＣ及びスイッチング素子Ｑ１を動作させる所定
の電位を維持する。つまり、出力端子Ｏｕｔからの放電
が終了した時間Ｔｃｏにおいても、放電制御部ＤＣ及び
スイッチング素子Ｑ１は動作することから、スイッチン
グ素子Ｑ１の出力端（コレクタ電極）の電位をトランジ
スタとしてのオン電圧Ｖｃｅ（ｓａｔ）にまで低下させ
ることができる。トランジスタのオン電圧Ｖｃｅ（ｓａ
ｔ）は、通常極めて低く、０．０５Ｖ〜０．１Ｖ程度で
あり、これは、第２従来例における残留電圧０．６Ｖ〜
１．２Ｖに比較して非常に小さい値である。例えば、出
力電圧が３．３Ｖの場合においては、残留電圧は約１Ｖ
もあるが、トランジスタのオン電圧Ｖｃｅ（ｓａｔ）を
確保したとすれば、残留電圧を約１割以下に低減でき
る。以上の通り、放電時に自然放電の生じない、また、
残留電圧の小さい電源装置とすることができる。

【００３５】次に、立上り時の動作を説明する。時間Ｔ
ｓｉにおいて入力電圧が供給され立上りを開始し、比較
的短時間で定常状態になる。入力電圧が定常状態になる
と、それに追随して出力電圧が時間Ｔｓｏにおいて立上
りを開始する。つまり、入力電圧の立上り後に出力電圧
が立上る。入力電圧の立上り時において、入力電圧検出
部ＩＤは入力電圧を検出し入力検出信号を出力する。し
かし、この時の出力電圧の立上りはまだ開始していない
ことから、電荷蓄積部ＣＳのコンデンサＣ１１における
充電電圧は低く、電荷蓄積部出力端ＣＳＴから放電制御
部ＤＣに供給される制御部用電源電圧は低い状態であ
る。放電制御部ＤＣに供給される制御部用電源電圧が低
いことから、放電制御部ＤＣからスイッチング素子Ｑ１
の入力端に供給される電圧も低く、スイッチング素子Ｑ
１をオンにすることは無い。つまり、放電電流が流れる
ことは無い。出力電圧が十分に立上り、制御部用電源電
圧が十分な値になった時には、既に入力電圧は定常時の
状態となっており、入力電圧検出部ＩＤからの入力検出
信号は、論理ＨＩＧＨであり、定常時と同様に、放電制
御部ＤＣからの出力は論理ＬＯＷとなり、スイッチング
素子Ｑ１の入力端は接地電位となり、スイッチング素子
Ｑ１はオフとなる。従って、入力電圧、出力電圧の立上
り時に、放電電流が流れることは無い。

【００３６】図４に示す入力電圧検出部ＩＤの回路にお
いて、入力端子Ｉｎと接地点の間に、抵抗Ｒ２１と抵抗
Ｒ２２の直列回路、抵抗Ｒ２３とツェナダイオードＺＤ
２１の直列回路、演算増幅器ＡＭＰの電源端子、抵抗Ｒ
２５とトランジスタＱ２１の直列回路が各々接続され、
更にトランジスタＱ２１の入力端には演算増幅器ＡＭＰ
の出力端子と入力端子Ｉｎに他端を接続された抵抗Ｒ２
４が接続される。また、抵抗Ｒ２１と抵抗Ｒ２２の接続
点と演算増幅器ＡＭＰのマイナス入力端子、抵抗Ｒ２３
とツェナダイオードＺＤ２１の接続点と演算増幅器ＡＭ
Ｐのプラス入力端子が各々接続される。

【００３７】定常時においては、入力端子Ｉｎの電圧
は、入力電圧そのものであり、論理ＨＩＧＨである。こ
の時、ツェナダイオードＺＤ２１は、オンとなり、演算
増幅器ＡＭＰのプラス入力端子は、ツェナダイオードＺ
Ｄ２１のツェナ電圧となる。他方、演算増幅器ＡＭＰの
マイナス入力端子は、入力電圧を抵抗Ｒ２１と抵抗Ｒ２
２により入力電圧を分圧した電圧が印加されるが、この
電圧はツェナ電圧より高く設定される。演算増幅器ＡＭ
Ｐにおいて、マイナス入力端子の電位がプラス入力端子
の電位より高い場合には、演算増幅器ＡＭＰの出力は論
理ＬＯＷとなり、トランジスタＱ２１はオフとなる。ト
ランジスタＱ２１がオフであるから、抵抗Ｒ２５には電
流が流れず、入力電圧検出部ＩＤからは、放電制御部Ｄ
Ｃへ、入力検出信号として論理ＨＩＧＨが出力される。
つまり、定常時には、入力電圧検出部ＩＤからは論理Ｈ
ＩＧＨが出力される。

【００３８】立下り時においては、入力端子Ｉｎの電圧
が、ツェナダイオードＺＤ２１のツェナ電圧以下に低下
すると、演算増幅器ＡＭＰのプラス入力端子の電位は入
力端子Ｉｎの電圧となる。これに対し、演算増幅器ＡＭ
Ｐのマイナス入力端子の電位は、入力端子Ｉｎの電圧を
抵抗Ｒ２１と抵抗Ｒ２２により分圧するので、入力端子
Ｉｎの電圧より低くなる。演算増幅器ＡＭＰにおいて、
プラス入力端子の電位がマイナス入力端子の電位より高
い場合には、演算増幅器ＡＭＰの出力は論理ＨＩＧＨと
なり、トランジスタＱ２１はオンとなる。トランジスタ
Ｑ２１がオンであるから、抵抗Ｒ２５には電流が流れ、
入力電圧検出部ＩＤからは、放電制御部ＤＣへ、入力検
出信号として論理ＬＯＷが出力される。つまり、立下り
時には、入力電圧検出部ＩＤからは論理ＬＯＷが出力さ
れる。

【００３９】＜実施の形態２＞図５は、本発明の実施の
形態２に係る電源装置の回路図である。図１乃至図４と
同一の部分には同一の符号を付して、詳細な説明を省略
する。実施の形態２に係る電源装置は、複数（ここでは
Ｎ個）のＤＣＤＣ変換部ＣＮＶ１乃至ＣＮＶＮを備え
た、いわゆる多チャンネル出力方式の電源装置である。
ＤＣＤＣ変換部ＣＮＶ１乃至ＣＮＶＮの各入力端子は共
通の入力端子Ｉｎに接続され、各出力端子Ｏｕｔ１乃至
ＯｕｔＮには、各々異なる負荷への電圧を供給するため
に負荷に応じた出力電圧が出力される。なお、ここで
は、各出力電圧は同一極性（例えば、プラス極性）を想
定している。

【００４０】各出力電圧の中で、入力電圧の遮断時に最
も放電時間を長く規定する必要がある出力端子（ここで
は、ＤＣＤＣ変換部ＣＮＶ１の出力端子Ｏｕｔ１）に、
放電電流制御部ＤＬ、電荷蓄積部ＣＳ、及び放電制御部
ＤＣを接続する。また、入力端子Ｉｎと放電制御部ＤＣ
との間に入力電圧検出部ＩＤが接続される。電荷蓄積部
ＣＳ、放電制御部ＤＣ、入力電圧検出部ＩＤは、実施の
形態１と同様に構成されるので、詳細な説明は省略す
る。放電電流制御部ＤＬは、放電抵抗Ｒ１とスイッチン
グ素子Ｑ１の直列回路に加え、逆流防止ダイオードＤ１
が更に直列に接続される。逆流防止ダイオードＤ１は、
後に説明する追加放電電流制御部ＤＬＡを介して出力端
子Ｏｕｔ１乃至ＯｕｔＮ相互間に逆流電流が流れること
を防止するためのものである。ここでは、出力電圧をプ
ラス極性としているので、出力端子Ｏｕｔ１の側に陽極
側を、スイッチング素子Ｑ１の側に陰極側を配置して接
続される。入力電圧の遮断時に最も放電時間を長くする
出力端子出力端子Ｏｕｔ１に、放電電流制御部ＤＬ、電
荷蓄積部ＣＳ、及び放電制御部ＤＣを接続するので、他
のＤＣＤＣ変換部においても、確実に放電電流の制御が
可能となる。従って、放電時の立下りシーケンス制御が
正確かつ容易にできる電源装置となる。

【００４１】追加放電電流制御部ＤＬＡが、その他の出
力端子Ｏｕｔ２乃至ＯｕｔＮとスイッチング素子Ｑ１と
の間に接続される。追加放電電流制御部ＤＬＡは、各出
力端子Ｏｕｔ２乃至ＯｕｔＮに対して各々接続された、
放電抵抗（Ｒ２、・・・ＲＮ）と逆流防止ダイオード
（Ｄ２、・・・ＤＮ）の直列回路により構成される。放
電抵抗Ｒ１、Ｒ２、・・・ＲＮの抵抗値を適宜設定する
ことにより、放電時における各出力電圧の立下りシーケ
ンス制御が正確かつ容易にできる。逆流防止ダイオード
（Ｄ２、・・・ＤＮ）は、逆流防止ダイオードＤ１と同
様に陽極側を出力端子（Ｏｕｔ２、・・・ＯｕｔＮ）の
側に、陰極側をスイッチング素子Ｑ１の側に接続され
る。逆流防止ダイオードＤ１、Ｄ２、・・・ＤＮとして
は、順方向降下電圧の小さいショットキダイオードを用
いることにより、残留電圧を低く維持することができ
る。

【００４２】なお、実施の形態２においては、スイッチ
ング素子Ｑ１を1個のみとして、各出力端子Ｏｕｔ１乃
至ＯｕｔＮの放電電流をスイッチング素子Ｑ１に共通に
流す構成としたが、出力端子Ｏｕｔ１に加えて、残りの
各出力端子Ｏｕｔ２乃至ＯｕｔＮにも個別にスイッチン
グ素子を設けて個別に放電電流を流す構成とすれば、逆
流防止ダイオードＤ１、Ｄ２、・・・ＤＮは、不要にな
ることは言うまでも無い。また、このように、個別にス
イッチング素子を設ければ、残留電圧を更に低減するこ
とが可能となる。なお、この場合は、実施の形態１を複
数個、並列に接続した形態となるが、入力電圧検出部Ｉ
Ｄは、共通にして１個のみとすることが可能である。

【００４３】実施の形態２においては、プラス極性のみ
の出力電圧としたが、逆にマイナス極性のみの出力電圧
の場合も同様な構成で、各部の極性を適宜変更等するこ
とにより、実現できることは言うまでも無い。また、実
施の形態１において得られる効果は、実施の形態２にお
いても、同様に得られることは言うまでも無い。

【００４４】＜実施の形態３＞図６は、本発明の実施の
形態３に係る電源装置の回路図であり、図７は、本発明
の実施の形態３に係る電源装置の電圧特性グラフであ
る。図１乃至図５と同一の部分には同一の符号を付し
て、詳細な説明を省略する。実施の形態３に係る電源装
置は、複数（ここではＮ個）のＤＣＤＣ変換部ＣＮＶ
１、・・・ＣＮＶＭ、ＣＮＶＮを備えた、いわゆる多チ
ャンネル出力方式の電源装置である。ＤＣＤＣ変換部Ｃ
ＮＶ１乃至ＣＮＶＮの各入力端子は共通の入力端子Ｉｎ
に接続され、各出力端子Ｏｕｔ１乃至ＯｕｔＮには、各
々異なる負荷への電圧を供給するために負荷に応じた出
力電圧が出力される。なお、ここでは、各出力端子Ｏｕ
ｔ１乃至ＯｕｔＮにおける出力電圧はプラス、マイナス
の両極性が混在し、ＤＣＤＣ変換部ＣＮＶＭがマイナス
極性の出力電圧、ＤＣＤＣ変換部ＣＮＶ１その他がプラ
ス極性の出力電圧の場合を示している。

【００４５】各出力電圧の中で、入力電圧の遮断時に最
も放電時間を長く規定する必要がある出力端子（ここで
は、ＤＣＤＣ変換部ＣＮＶ１の出力端子Ｏｕｔ１）に、
放電電流制御部ＤＬ、電荷蓄積部ＣＳ、及び放電制御部
ＤＣを接続する。また、入力端子Ｉｎと放電制御部ＤＣ
との間に入力電圧検出部ＩＤが接続される。電荷蓄積部
ＣＳ、放電制御部ＤＣ、入力電圧検出部ＩＤは、実施の
形態１、実施の形態２と同様に構成されるので、詳細な
説明は省略する。放電電流制御部ＤＬは、放電抵抗Ｒ１
とスイッチング素子Ｑ１の直列回路に加え、逆流防止ダ
イオードＤ１が更に直列に接続される。逆流防止ダイオ
ードＤ１は、追加放電電流制御部ＤＬＡを介して出力端
子Ｏｕｔ１乃至ＯｕｔＮ相互間に逆流電流が流れること
を防止するためのものである。ここでは、ＤＣＤＣ変換
部ＣＮＶ１の出力端子Ｏｕｔ１の出力電圧をプラス極性
としているので、出力端子Ｏｕｔ１の側に陽極側を、ス
イッチング素子Ｑ１の側に陰極側を配置して接続され
る。

【００４６】図７において、横軸は時間、縦軸は入力電
圧あるいは出力電圧である。入力端子Ｉｎへの入力電圧
（図上Ｉｎの符号で示す特性曲線）が遮断されると、出
力電圧（図上Ｏｕｔ１乃至ＯｕｔＭ、ＯｕｔＮの符号で
示す特性曲線）もそれに追随し、所定の放電時間で放電
を終了する。ここでは、出力端子Ｏｕｔ１の出力電圧の
放電時間が最も長いことを示している。また、図上符号
ＣＳＴで示す破線の特性曲線は出力端子Ｏｕｔ１に接続
された電荷蓄積部出力端ＣＳＴにおける電圧、つまり制
御部用電源電圧を示す。

【００４７】入力電圧の遮断時に最も放電時間を長くす
る出力端子Ｏｕｔ１に、放電電流制御部ＤＬ、電荷蓄積
部ＣＳ、及び放電制御部ＤＣを接続するので、他のＤＣ
ＤＣ変換部においても、確実に放電電流の制御が可能と
なる。従って、放電時の立下りシーケンス制御が正確か
つ容易にできる電源装置となる。

【００４８】放電電流制御部ＤＬの低電位側（実施の形
態２において接地点に接続した側）は、電源装置におけ
る最も低電位である出力端子ＯｕｔＭに接続される。つ
まり、トランジスタであるスイッチング素子Ｑ１のエミ
ッタ電極が出力端子ＯｕｔＭに接続される。放電制御部
ＤＣの低電位側である抵抗Ｒ１７も同様に、出力端子Ｏ
ｕｔＭに接続され、スイッチング素子Ｑ１の通常動作が
可能となるように構成される。出力端子ＯｕｔＭに放電
電流制御部ＤＬの低電位側を接続することから、通常
は、出力端子ＯｕｔＭに追加放電電流制御部ＤＬＡを接
続することができない。この対策として、接地点と逆流
防止ダイオードＤ１等が接続されるスイッチング素子Ｑ
１の端子との間に、逆流防止ダイオードＤＭと放電抵抗
ＲＭとの直列回路が接続される。放電抵抗ＲＭにより、
ＤＣＤＣ変換部ＣＮＶＭの放電電流を制御することがで
きる。なお、実施の形態１、実施の形態２において得ら
れる効果は、実施の形態３においても、同様に得られる
ことは言うまでも無い。

【００４９】

【発明の効果】以上詳述したように、第１発明にあって
は、ＤＣＤＣ変換部を備えた電源装置において、不要な
放電電流を発生させずに、放電電流を正確に規定でき、
また残留電圧を生じない適切な放電特性を備えた効率の
良い電源装置を提供することが可能となる。

【００５０】第２発明にあっては、複数のＤＣＤＣ変換
部を備えた電源装置において、不要な放電電流を発生さ
せずに、放電電流を正確に規定でき、また残留電圧を生
じない放電時の立下りシーケンス制御が正確かつ容易に
でき、適切な放電特性を備えた効率の良い電源装置を提
供することが可能となる。

【００５１】第３発明にあっては、正極性のＤＣＤＣ変
換部と負極性のＤＣＤＣ変換部を備えた電源装置におい
て、不要な放電電流を発生させずに、放電電流を正確に
規定でき、また残留電圧を生じない放電時の立下りシー
ケンス制御が正確かつ容易にでき、適切な放電特性を備
えた効率の良い電源装置を提供することが可能となる。

【００５２】第４発明にあっては、簡単な回路構成で電
荷蓄積部を構成でき、適切な放電特性を備えた効率の良
い電源装置を提供することが可能となる。

【００５３】第５発明にあっては、残留電圧の小さい適
切な放電特性を備えた効率の良い電源装置を提供するこ
とが可能となる。

【００５４】第６発明にあっては、ＤＣＤＣ変換部を備
えた電源装置の放電電流制御方法において、不要な放電
電流を発生させずに、放電電流を正確に規定でき、また
残留電圧を生じない適切な放電特性を備えた効率の良い
電源装置を実現できる電源装置の放電電流制御方法を提
供することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る電源装置のブロッ
ク図である。

【図２】本発明の実施の形態１に係る電源装置の回路図
である。

【図３】本発明の実施の形態１に係る電源装置の電圧特
性グラフである。

【図４】本発明の実施の形態１に係る電源装置における
入力電圧検出部の回路図である。

【図５】本発明の実施の形態２に係る電源装置の回路図
である。

【図６】本発明の実施の形態３に係る電源装置の回路図
である。

【図７】本発明の実施の形態３に係る電源装置の電圧特
性グラフである。

【図８】第１従来例に係る電源装置の説明図である。

【図９】第２従来例に係る電源装置の説明図である。

【符号の説明】

Ｉｎ 入力端子 Ｏｕｔ 出力端子 ＣＮＶ、ＣＮＶ１〜ＣＮＶＮ ＤＣＤＣ変換部 ＩＤ 入力電圧検出部 ＤＬ 放電電流制御部 ＤＣ 放電制御部 ＣＳ 電荷蓄積部 ＣＳＴ 電荷蓄積部出力端 Ｒ１〜ＲＮ 放電抵抗 Ｑ１ スイッチング素子 Ｄ１１ ダイオード Ｃ１１ コンデンサ Ｄ１〜ＤＮ 逆流防止ダイオード

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力端子及び出力端子を有するＤＣＤＣ
   変換部と、前記出力端子に接続された放電抵抗及び該放
   電抵抗に接続されたスイッチング素子を有して前記ＤＣ
   ＤＣ変換部からの放電電流を制御する放電電流制御部
   と、前記スイッチング素子のオンオフ制御をする放電制
   御部と、前記出力端子に接続され前記放電制御部に制御
   部用電源電圧を供給する電荷蓄積部と、前記入力端子に
   印加される入力電圧に応じた入力検出信号を前記放電制
   御部へ出力する入力電圧検出部とを備え、前記放電制御
   部は、前記制御部用電源電圧及び前記入力検出信号に基
   づいて前記スイッチング素子のオンオフ制御をすること
   を特徴とする電源装置。
2. 【請求項２】 入力端子を共通接続され出力端子を各々
   有する複数のＤＣＤＣ変換部と、スイッチング素子、逆
   流防止素子及び放電抵抗からなる直列回路を有する放電
   電流制御部と、前記スイッチング素子のオンオフ制御を
   する放電制御部と、該放電制御部に制御部用電源電圧を
   供給する電荷蓄積部と、前記入力端子に印加される入力
   電圧に応じた入力検出信号を前記放電制御部へ出力する
   入力電圧検出部とを備え、前記放電電流制御部及び電荷
   蓄積部は、前記複数のＤＣＤＣ変換部の中で最長の放電
   時間を有するＤＣＤＣ変換部の出力端子に接続され、該
   最長の放電時間を有するＤＣＤＣ変換部以外のＤＣＤＣ
   変換部の出力端子と前記スイッチング素子との間に逆流
   防止素子及び放電抵抗からなる直列回路が接続され、前
   記放電制御部は前記制御部用電源電圧及び入力検出信号
   に基づいて前記スイッチング素子のオンオフ制御をする
   ことを特徴とする電源装置。
3. 【請求項３】 入力端子を共通接続され出力端子からの
   出力電圧が、正極性であるＤＣＤＣ変換部と、負極性で
   あるＤＣＤＣ変換部とを備えた電源装置において、スイ
   ッチング素子、逆流防止素子及び放電抵抗からなる直列
   回路を有する放電電流制御部と、前記スイッチング素子
   のオンオフ制御をする放電制御部と、該放電制御部に制
   御部用電源電圧を供給する電荷蓄積部と、前記入力端子
   に印加される入力電圧に応じた入力検出信号を前記放電
   制御部へ出力する入力電圧検出部とを備え、前記放電電
   流制御部の高電位端及び電荷蓄積部は、前記出力電圧が
   正極性であるＤＣＤＣ変換部の中で最長の放電時間を有
   するＤＣＤＣ変換部の出力端子に接続され、前記放電電
   流制御部の低電位端は、前記出力電圧が負極性であるＤ
   ＣＤＣ変換部の出力端子に接続され、該最長の放電時間
   を有するＤＣＤＣ変換部及び前記放電電流制御部の低電
   位端が接続されるＤＣＤＣ変換部とは異なる他のＤＣＤ
   Ｃ変換部の出力端子と前記スイッチング素子との間に逆
   流防止素子及び放電抵抗からなる直列回路が接続され、
   前記スイッチング素子と接地点の間に逆流防止素子及び
   放電抵抗からなる直列回路が接続され、前記放電制御部
   は前記制御部用電源電圧及び入力検出信号に基づいて前
   記スイッチング素子のオンオフ制御をすることを特徴と
   する電源装置。
4. 【請求項４】 前記電荷蓄積部は、整流素子及びコンデ
   ンサを備えることを特徴とする請求項１乃至３のいずれ
   かに記載の電源装置。
5. 【請求項５】 前記逆流防止素子は、ショットキダイオ
   ードであることを特徴とする請求項２乃至４のいずれか
   に記載の電源装置。
6. 【請求項６】 入力端子と出力端子を有するＤＣＤＣ変
   換部と、放電抵抗及びスイッチング素子を有して前記出
   力端子に接続され前記ＤＣＤＣ変換部からの放電電流を
   制御する放電電流制御部と、前記スイッチング素子のオ
   ンオフ制御をする放電制御部とを備えた電源装置の放電
   電流制御方法において、前記出力端子に接続された電荷
   蓄積部により前記放電制御部へ制御部用電源電圧を供給
   し、前記入力端子に接続された入力電圧検出部により前
   記入力端子に印加される入力電圧を検出して該入力電圧
   に応じた入力検出信号を前記放電制御部へ出力すること
   により、前記放電制御部は、前記制御部用電源電圧及び
   入力検出信号に基いて前記スイッチング素子のオンオフ
   制御をすることを特徴とする電源装置の放電電流制御方
   法。