JP2003234543A

JP2003234543A - 半導体レーザ素子及び製造方法

Info

Publication number: JP2003234543A
Application number: JP2002029373A
Authority: JP
Inventors: Hironobu Narui; 啓修成井; Yoshiyuki Tanaka; 嘉幸田中; Masataka Shiosaki; 政貴汐先; Jugo Otomo; 重吾御友
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-02-06
Filing date: 2002-02-06
Publication date: 2003-08-22

Abstract

(57)【要約】【課題】放熱性が良く、閾値電流が低く、静電容量が
小さい構成の半導体レーザ素子を提供する。【解決手段】本半導体レーザ素子６０は、ＡｌＧａＡ
ｓ系ＳＤＨ型半導体レーザ素子であって、｛１００｝面
を基板面とし、基板面と平行な上面１４ａを有するスト
ライプ状リッジ１４を有するｐ型ＧａＡｓ基板１２上
に、三角形断面のストライプ状積層構造２１としてリッ
ジ６４上に形成されたレーザ共振器構造と、リッジ１４
及びリッジ１４上のストライプ状積層構造２１を埋め込
む埋め込み積層構造と、レーザ共振器構造の両側の埋め
込み積層構造にそれぞれレーザ共振器構造と同じ方向に
設けられた２本の分離溝６２Ａ、Ｂとを備えている。分
離溝６２は、ｐ型ＧａＡｓ基板１２の基板面を溝底と
し、｛１１１｝Ｂ面を両溝壁とする、リッジ１４及び積
層構造２１に平行なストライプ状溝であって、埋め込み
積層構造を堀り込むようにして設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザ素子
及びその製造方法に関し、更に詳細には、閾値電流が低
く、静電容量が小さい半導体レーザ素子、及びその製造
方法に関するものである。

【０００２】

【従来の技術】ＳＤＨ（Separated Double Heterostruc
ture）型の埋め込みヘテロ接合型半導体レーザ素子は、
レーザ共振器構造及びレーザ共振器構造の埋め込み積層
構造を１回のエピタキシャル成長工程で同時に形成する
ことができるので、生産性が高く、しかも閾値電流が低
い半導体レーザ素子として注目されている。ＳＤＨ型の
埋め込みヘテロ接合型半導体レーザ素子は、ストライプ
状のリッジを基板面に有するリッジ基板を予め作製し、
エピタキシャル成長速度の結晶面方位依存性を利用する
ことにより、リッジ基板上にレーザ共振器構造と埋め込
み埋め込む積層構造とを一回のエピタキシャル成長によ
り作製した半導体レーザ素子である。

【０００３】ここで、図７を参照して、上述のＳＤＨ型
の埋め込みヘテロ接合型半導体レーザ素子（以下、簡単
にＳＤＨ型半導体レーザ素子と言う）の構成を説明す
る。図７はＳＤＨ型半導体レーザ素子の構成を示す断面
図である。ＳＤＨ型半導体レーザ素子（以下、簡単に半
導体レーザ素子と言う）１０は、図７に示すように、
｛１００｝結晶面を上面１４ａとし、図７の紙面に直交
する［０１１］軸方向に延びるストライプ状順メサ型の
リッジ１４を有する、主面が｛１００｝結晶面の、例え
ばｐ型ＧａＡｓ基板１２を基板としている。

【０００４】半導体レーザ素子１０は、リッジ１４の上
面１４ａ（｛１００｝面）上に、ｐ型ＡｌＧａＡｓクラ
ッド層１６、ＧａＡｓ等の活性層１８、及び第１ｎ型Ａ
ｌＧａＡｓクラッド層２０からなる、三角形断面の積層
構造２１を備えている。三角形断面の積層構造２１は、
主面（｛１００｝結晶面）に対して約５５°の傾きを有
する｛１１１｝Ｂ結晶面２１ａ、２１ｂを側斜面として
いる。

【０００５】また、半導体レーザ素子１０は、ｐ型Ｇａ
Ａｓ基板１２上に、順次、ｐ型ＡｌＧａＡｓクラッド層
１６ａ、活性層１８ａ、第１ｎ型ＡｌＧａＡｓクラッド
層２０ａ、ｐｎｐ電流ブロック層２８、第２ｎ型ＡｌＧ
ａＡｓクラッド層３０、及びｎ型ＧａＡｓキャップ層３
２を有する積層構造を備え、積層構造２１を埋め込んで
いる。ｐｎｐ電流ブロック層２８は、第１ｐ型ＡｌＧａ
Ａｓ電流ブロック層２２と、ｎ型ＡｌＧａＡｓ電流ブロ
ック層２４と、第２ｐ型ＡｌＧａＡｓ電流ブロック層２
６とから構成されている。

【０００６】リッジ１４の両脇のｐ型ＧａＡｓ基板１２
上に積層されたｐ型ＡｌＧａＡｓクラッド層１６ａ、活
性層１８ａ、及び第１ｎ型ＡｌＧａＡｓクラッド層２０
ａは、それぞれ、リッジ１４上のｐ型ＡｌＧａＡｓクラ
ッド層１６、活性層１８、及び第１ｎ型ＡｌＧａＡｓク
ラッド層２０と同時に成膜された、実質的に同じ組成の
層である。ｐ型ＡｌＧａＡｓクラッド層１６、第１ｎ型
ＡｌＧａＡｓクラッド層２０、及びｐｎｐ電流ブロック
層２８は、ＧａＡｓ等の活性層１８に比して、バンドギ
ャップ・エネルギーが大、すなわち屈折率が小なる材料
で形成されている。

【０００７】リッジ１４上のｐ型ＡｌＧａＡｓクラッド
層１６及び活性層１８は、それぞれ、台形断面の層とし
て形成されている。ｐ型ＡｌＧａＡｓクラッド層１６は
電流ブロック構造２８の下部に接し、活性層１８は、両
側面の全面にわたり、ｐｎｐ電流ブロック層２８に接し
ている。活性層１８上の第１ｎ型ＡｌＧａＡｓクラッド
層２０は、三角形断面に形成されて、両側面で電流ブロ
ック層２８の上部に接し、頂部を第２ｎ型ＡｌＧａＡｓ
クラッド層３０内に突出させている。ｎ型キャップ層３
２上にはオーミック接合するｎ側電極３４が、ＧａＡｓ
基板１２の裏面にはオーミック接合するｐ側電極３６が
形成されている。

【０００８】ｐ型ＡｌＧａＡｓクラッド層１６、１６
ａ、活性層１８、１８ａ、第１ｎ型ＡｌＧａＡｓクラッ
ド層２０、２０ａ、ｐｎｐ電流ブロック層２８、第２ｎ
型ＡｌＧａＡｓクラッド層３０、及びｎ型ＧａＡｓキャ
ップ層３２は、それぞれ、通常のＭＯＣＶＤ（有機金属
による化学的気相成長）法、例えばメチル系ＭＯＣＶＤ
法によって１回のエピタキシャル成長作業によって順次
に連続的にエピタキシャル成長した層である。

【０００９】エピタキシャル成長に際し、リッジ１４の
上面１４ａ及びリッジ１４の延在する方位を上述したよ
うに選定し、更にリッジ１４のリッジ幅及びｐ型ＧａＡ
ｓ基板１２からの高さ、ｐ型ＡｌＧａＡｓクラッド層１
６、活性層１８、第１ｎ型ＡｌＧａＡｓクラッド層２０
等の厚さを適切に選定することによって、リッジ１４上
の各層１６、１８、２０と、リッジ１４脇のｐ型ＧａＡ
ｓ基板１２上の各層１６ａ、１８ｂ、２０ｂとは、相互
に分断する斜面２１ａ、２１ｂからなる断層を形成しつ
つエピタキシャル成長する。つまり、斜面２１ａ及び２
１ｂによって分断された断面三角形状で、かつ図７の紙
面に直交する方向に延在し、ｐ型ＡｌＧａＡｓクラッド
層１６、活性層１８、及びｎ型ＡｌＧａＡｓ第１クラッ
ド層２０のエピタキシャル成長層からなる積層構造２１
が、リッジ１４上に形成される。

【００１０】これは、通常のＭＯＣＶＤ法を適用して、
例えばメチル系の有機金属を原料ガスとして使用したＭ
ＯＣＶＤ法を適用してエピタキシャル成長させる際、
｛１１１｝Ｂ結晶面が、一旦、生じると、この｛１１
１｝Ｂ結晶面上には、更なるエピタキシャル成長が生じ
難いことを利用して、エピタキシャル成長層の断面三角
形状の積層構造２１を形成するものである。そして、ｐ
ｎｐ電流ブロック層２８は、積層構造２１の両側に分断
され、それぞれ、ストライプ状積層構造２１の斜面２１
ａ及び２１ｂに臨む活性層１８の両端面に衝合する。

【００１１】リッジ１４上の積層構造２１中の活性層１
８は、屈折率が活性層１８より小さいｐｎｐ電流ブロッ
ク層２８によって挟まれ、横方向に光閉じ込めされて、
発光動作領域となる。また、積層構造２１の両側では、
ｐｎｐ電流ブロック層２８よって積層構造２１の両側の
領域への電流流入が阻止され、電流の流入がリッジ１４
上の積層構造２１内の活性層１８に集中するので、ま
た、活性層１８の活性層幅を１μｍ程度に狭くすること
ができ、活性層を挟むように電流ブロック層を形成して
いるので、電流狭窄効果が高く、低閾値電流化を図るこ
とができる。以上のように、ＳＤＨ型半導体レーザ素子
は、低閾値電流であって、しかも電流対光出力の高効率
を実現していて、これらの優れた特性により光通信用レ
ーザとして期待されている。

【００１２】ところで、光通信用レーザとしてＳＤＨ型
半導体レーザ素子の用途を更に拡大するためには、半導
体レーザ素子の電気容量を低減して、高速動作性を高め
ることが必要である。そこで、以下に説明するような静
電容量の低減化が提案されている。ここで、図８を参照
して、静電容量の低減化を図った従来のＳＤＨ型半導体
レーザ素子の構成を説明する。図８は本ＳＤＨ型半導体
レーザ素子の構成を示す斜視図、及び図９は図８の矢視
Ｉ−Ｉの断面図である。尚、図８及び図９中、図７と同
じ部位には同じ符号を付し、その説明を省略している。
従来の静電容量低減化ＳＤＨ型半導体レーザ素子４０
は、図８に示すように、基本的には、上述のＳＤＨ型半
導体レーザ素子１０と同じ共振器構造と埋め込み構造と
を備え、埋め込み構造をｐ型ＧａＡｓ基板１２まで除去
して設けられた幅２μｍ程度の２本の分離溝４２Ａ、Ｂ
をリッジ１４の両側にリッジ１４に沿って有する。

【００１３】絶縁膜４４が分離溝４２の両溝壁及び溝底
に沿って設けられ、更に溝壁に連続して分離溝４２Ａ、
Ｂのそれぞれの外側のｎ型ＧａＡｓキャップ層３２上に
延在している。また、分離溝４２Ａ、Ｂは、絶縁膜４４
を介してポリイミド層４６で埋め込まれている。そし
て、分離溝４２Ａ、Ｂ間のｎ型ＧａＡｓキャップ層３２
上に設けられたｎ側電極３４は、分離溝４２Ａの外側の
絶縁膜４４上に設けられた引き出し電極４８に接続され
ている。

【００１４】ここで、図１０及び図１１を参照して、本
半導体レーザ素子４０の作製方法を説明する。図１０
（ａ）から（ｃ）、及び図１１（ｄ）と（ｅ）は、それ
ぞれ、本半導体レーザ素子４０を作製する際の各工程の
基板断面図である。先ず、リッジ１４を有するｐ型Ｇａ
Ａｓ基板１２上に、ｐ側電極３４及びｎ側電極３６を除
いて前述の半導体レーザ素子１０と同じ構成の積層構造
５０を形成する。つまり、リッジ１４を有するｐ型Ｇａ
Ａｓ基板１２上に、ＭＯＣＶＤ法等により、順次、ｐ型
ＡｌＧａＡｓクラッド層１６、ＧａＡｓ等からなる活性
層１８、第１ｎ型ＡｌＧａＡｓクラッド層２０、ｐｎｐ
電流ブロック層２８、第２ｎ型ＡｌＧａＡｓクラッド層
３０、及びｎ型ＧａＡｓキャップ層３２をエピタキシャ
ル成長させる。

【００１５】これにより、図１０（ａ）に示すように、
リッジ１４の上面１４ａ上に、ｐ型ＡｌＧａＡｓクラッ
ド層１６、ＧａＡｓ等の活性層１８、及び第１ｎ型Ａｌ
ＧａＡｓクラッド層２０からなり、｛１１１｝Ｂ結晶面
を側斜面とする三角形断面の積層構造２１を形成するこ
とができる。また、積層構造２１の形成と同時に、ｐ型
ＧａＡｓ基板１２上に、順次、ｐ型ＡｌＧａＡｓクラッ
ド層１６ａ、活性層１８ａ、第１ｎ型ＡｌＧａＡｓクラ
ッド層２０ａ、ｐｎｐ電流ブロック層２８、第２ｎ型Ａ
ｌＧａＡｓクラッド層３０、及びｎ型ＧａＡｓキャップ
層３２を有する積層構造が形成され、リッジ１４及び積
層構造２１を埋め込むことができる。

【００１６】次いで、ｎ型ＧａＡｓキャップ層３２上に
フォトレジスト膜（図示せず）を成膜し、フォトレジス
ト膜をフォトリソグラフィ処理してレジストマスク（図
示せず）を形成した後、レジストマスクを使ったＲＩＥ
により、図１０（ｂ）に示すように、リッジ１４上の積
層構造２１の両側に沿って埋め込み構造をｐ型ＧａＡｓ
基板１２までエッチング除去して、つまりｎ型ＧａＡｓ
キャップ層３２、第２ｎ型ＡｌＧａＡｓクラッド層３
０、ｐｎｐ電流ブロック層２８、第１ｎ型ＡｌＧａＡｓ
クラッド層２０ａ、活性層１８ａ、及びｐ型ＡｌＧａＡ
ｓクラッド層１６ａをエッチングして、分離溝４２Ａ、
Ｂを形成する。次いで、図１０（ｃ）に示すように、分
離溝４２Ａ、Ｂの両溝壁及び溝底に沿って、更に分離溝
４２Ａ、Ｂのそれぞれの外側のｎ型ＧａＡｓキャップ層
３２上に延在するように絶縁膜４４を成膜する。

【００１７】続いて、図１１（ｄ）に示すように、絶縁
膜４４を介して分離溝４２Ａ、Ｂをポリイミドで埋め込
み、ポリイミド層４６を形成する。次に、図１１（ｅ）
に示すように、分離溝４２Ａ、Ｂ間のｎ型ＧａＡｓキャ
ップ層３２上にｎ側電極３４を、分離溝４２を介してｎ
側電極３４に接続する引出し電極４８を分離溝４２Ａの
外側の絶縁膜４４上に形成する。更に、ｐ型ＧａＡｓ基
板１２の裏面にｐ側電極３６を形成する。

【００１８】尚、上述の方法の別法として、以下の方法
を適用することもできる。即ち、ｐ型ＧａＡｓ基板１２
上に積層構造５０を形成した後、図１２（ａ）に示すよ
うに、ｎ型ＧａＡｓキャップ層３２上にフォトレジスト
膜（図示せず）を成膜し、フォトリソグラフィ処理によ
りレジストマスク５２を形成する。続いて、レジストマ
スク５２を使ったＲＩＥにより、リッジ１４上の積層構
造２１の両側に沿って埋め込み構造をｐ型ＧａＡｓ基板
１２までエッチング除去して分離溝４２Ａ、Ｂを形成
し、更に、図１２（ｂ）に示すように、分離溝４２Ａ、
Ｂをポリイミドで埋め込み、ポリイミド層４６を形成す
る。次に、レジストマスク５２を除去した後、図１２
（ｃ）に示すように、分離溝４２Ａ、Ｂの外側のｎ型Ｇ
ａＡｓキャップ層３２上に絶縁膜５４を成膜し、続いて
分離溝４２Ａ、Ｂ間のｎ型ＧａＡｓキャップ層３２上に
ｎ側電極３４を、分離溝４２Ａ、Ｂを介してｎ側電極３
４に接続する引出し電極４８を分離溝４２Ａ、Ｂの外側
の絶縁膜５４上に形成する。更に、ｐ型ＧａＡｓ基板１
２の裏面にｐ側電極３６を形成する。

【００１９】

【発明が解決しようとする課題】ところで、上述のポリ
イミド埋め込み型分離溝を有するＳＤＨ型半導体レーザ
素子では、電流が流れる領域を分離溝間に限定すること
により、ＳＤＨ型半導体レーザ素子の電気容量の低減を
図ることができるものの、分離溝が熱伝導度の低い樹
脂、例えばポリイミドなどで埋め込まれているために、
熱伝導が悪くなり、発光領域で発生した熱を外部に放熱
することが難しいという問題があった。また、分離溝を
形成する際、ＲＩＥ法に代えて、ウェットエッチング法
を適用すると、ＳＤＨ型半導体レーザ素子のストライプ
方向が、［０１１］方向、すなわち逆メサ方向なので、
逆メサ状にエッチングされた分離溝が形成され、ポリイ
ミドの埋め込みが難しくなったり、また、ｎ型電極のメ
タル引き出しの際、メタルの段切れが生じ易くなったり
するという問題もあった。

【００２０】よって、本発明の目的は、放熱性が良く、
閾値電流が低く、静電容量が小さい構成の半導体レーザ
素子及びその製造方法を提供することである。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体レーザ素子（以下、第１の発明
という）は、｛１００｝面を基板面とし、基板面と平行
な上面を有するストライプ状リッジを備える基板上に、
リッジの上面を底辺とし、｛１１１｝Ｂ面を傾斜面とす
る三角形断面のストライプ状積層構造としてリッジ上に
形成されたレーザ共振器構造と、リッジ及びリッジ上の
レーザ共振器構造を埋め込む埋め込み積層構造とを備え
る半導体レーザ素子において、基板面を溝底とし、｛１
１１｝Ｂ面を両溝壁とする分離溝が、レーザ共振器構造
の両側の埋め込み積層構造にそれぞれレーザ共振器構造
と同じ方向に設けてあることを特徴としている。

【００２２】第１の発明は、ＧａＡｓ基板上に形成され
るＧａＡｓ系、ＡｌＧａＡｓ系半導体レーザ素子に好適
に適用される。

【００２３】本発明の好適な実施態様では、絶縁膜が、
分離溝の溝底及び両溝壁に沿って、更に少なくとも一方
の分離溝の外側にあって溝壁に連続する埋め込み積層構
造上に延在し、かつ一方の電極が分離溝間のレーザ共振
器構造上に、他方の電極が基板の裏面に設けられ、分離
溝を介して一方の電極と接続する引出し電極が少なくと
も一方の分離溝の外側の絶縁膜上に設けられている。

【００２４】本発明に係る半導体レーザ素子（以下、第
２の発明という）は、ストライプ状のレーザ共振器構造
と、レーザ共振器構造を埋め込む埋め込み積層構造とを
備える埋め込み型半導体レーザ素子において、レーザ共
振器構造の両側の埋め込み積層構造にそれぞれレーザ共
振器構造と同じ方向に設けられ、溝底を基板面に有し、
両溝壁が順メサ状に形成された分離溝と、分離溝の溝底
の基板領域、及び分離溝の両溝壁に沿った埋め込み層積
層構造の領域、更に少なくとも一方の分離溝の外側にあ
って溝壁に沿った埋め込み層積層構造の領域に連続する
埋め込み積層構造の上部領域に設けられた、電気抵抗の
高い高電気抵抗領域とを備え、一方の電極が分離溝間の
レーザ共振器構造上に、他方の電極が基板の裏面にそれ
ぞれ設けられ、かつ、分離溝を介して一方の電極と接続
する引出し電極が少なくとも一方の分離溝の外側の高電
気抵抗領域上に設けられていることを特徴としている。

【００２５】第２の発明において、好適には、高電気抵
抗領域は、水素（Ｈ）又はホウ素（Ｂ）がイオン注入さ
れた不純物濃度の高い、例えば１０¹³ｃｍ^-2以上１０¹⁶
ｃｍ ^-2以下のドーズ量でイオン注入された領域である。

【００２６】第２の発明は、基板及び基板上に形成する
化合物半導体層の積層構造の組成に制約なく適用でき、
例えばＧａＡｓ基板上に形成されるＧａＡｓ系、ＡｌＧ
ａＡｓ系ＳＤＨ型半導体レーザ素子に好適に適用でき
る。つまり、第２の発明を好適に適用できる埋め込み型
半導体レーザ素子は、埋め込み型半導体レーザ素子が、
｛１００｝面を基板面とし、基板面と平行な上面を有す
るストライプ状リッジを備える基板上に、リッジの上面
を底辺とし、｛１１１｝Ｂ面を傾斜面とする三角形断面
のストライプ状積層構造としてリッジ上に形成されたレ
ーザ共振器構造と、リッジ及びリッジ上のレーザ共振器
構造を埋め込む埋め込み積層構造とを備えるＳＤＨ型半
導体レーザ素子である。

【００２７】本発明に係る半導体レーザ素子の製造方法
（以下、第１の発明方法と言う）は、第１の発明に係る
半導体レーザ素子を製造する方法であって、｛１００｝
面を基板面とし、基板面と平行な上面を有するストライ
プ状リッジを備える基板上に、リッジに沿ってリッジの
両側に帯状の絶縁膜を形成する工程と、選択領域成長法
によって絶縁膜上を除く領域に化合物半導体層をエピタ
キシャル成長させ、リッジの上面を底辺とし、｛１１
１｝Ｂ面を傾斜面とする三角形断面のストライプ状積層
構造からなるレーザ共振器構造をリッジ上に、リッジ及
びリッジ上のレーザ共振器構造を埋め込む埋め込み積層
構造を基板面上に、かつ埋め込み積層構造と同じ構成の
外側積層構造を絶縁膜の外側の基板面上にそれぞれ形成
して、基板面を溝底とし、｛１１１｝Ｂ面を両溝壁とす
る分離溝をレーザ共振器構造と同じ方向に埋め込み積層
構造と外側積層構造との間に形成する、１回の連続的な
エピタキシャル成長工程と、少なくとも一方の分離溝の
両溝壁及び溝底に沿って、更に分離溝の外側にあって溝
壁に連続する外側積層構造上に、絶縁膜を成膜する工程
と、分離溝間のレーザ共振器構造上に一方の電極を、他
方の電極を基板の裏面にそれぞれ形成し、かつ分離溝を
介して一方の電極と接続する引出し電極を外側積層構造
の絶縁膜上に形成する工程とを有することを特徴として
いる。

【００２８】本発明に係る別の半導体レーザ素子の製造
方法（以下、第２の発明方法と言う）は、第２の発明に
係る半導体レーザ素子を製造する方法であって、ストラ
イプ状のレーザ共振器構造と、レーザ共振器構造を埋め
込む埋め込み積層構造とを基板上に形成する工程と、レ
ーザ共振器構造の両側の埋め込み積層構造をエッチング
して、レーザ共振器構造と同じ方向に延在し、かつ基板
面を溝底とする２本の分離溝を形成する工程と、少なく
とも一方の分離溝の両溝壁に沿った埋め込み積層構造の
領域及び溝底の基板領域に、更に分離溝の外側にあって
溝壁に沿った埋め込み積層構造の領域に連続する積層構
造の上部領域にイオン注入して、不純物濃度の高い高電
気抵抗領域を形成する工程と、分離溝間のレーザ共振器
構造上に一方の電極を、他方の電極を基板の裏面に形成
し、かつ分離溝を介して一方の電極と接続する引出し電
極を分離溝の外側の高電気抵抗領域上に形成する工程と
を有することを特徴としている。

【００２９】高電気抵抗領域を形成する際に注入するイ
オンは、例えば水素（Ｈ）、ホウ素（Ｂ）等であって、
ドーズ量が１０¹³ｃｍ^-2以上１０¹⁶ｃｍ^-2以下である。

【００３０】第２の発明方法は、基板及び基板上に形成
する化合物半導体層の積層構造の組成に制約なく適用で
き、例えばＧａＡｓ基板上に形成されるＧａＡｓ系、Ａ
ｌＧａＡｓ系ＳＤＨ型半導体レーザ素子の製造に好適に
適用できる。その際には、ストライプ状のレーザ共振器
構造と、レーザ共振器構造を埋め込む埋め込み積層構造
とを基板上に形成する工程では、｛１００｝面を基板面
とし、基板面と平行な上面を有するストライプ状リッジ
を備えるＧａＡｓ基板上に化合物半導体をエピタキシャ
ル成長させ、リッジの上面を底辺とし、｛１１１｝Ｂ面
を傾斜面とする三角形断面のストライプ状積層構造から
なるレーザ共振器構造をリッジ上に、リッジ及びリッジ
上のレーザ共振器構造を埋め込む埋め込み積層構造を基
板上にそれぞれ形成する。

【００３１】第２の発明方法の分離溝の形成工程では、
クエン酸、Ｈ₂Ｏ₂、及びＨ₂Ｏの混合液をエッチャン
トとするウエットエッチング法を適用して埋め込み積層
構造をエッチングすることにより、｛１１１｝Ｂ面を両
溝壁とする順メサ形状の分離溝を形成することができ
る。

【００３２】

【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。尚、以下の実施形態例で示した膜種、膜厚、
成膜方法、その他寸法等は、本発明の理解を容易にする
ための例示であって、本発明はこれら例示に限定される
ものではない。また、図１から図６中、図７から図１２
と同じ部品、部位には同じ符号を附して、特に必要なも
のを除いて、説明を省略している。

【００３３】半導体レーザ素子の実施形態例１本実施形態例は第１の発明に係る半導体レーザ素子の実
施形態の一例であって、図１は本実施形態例の半導体レ
ーザ素子の構成を示す模式的断面図である。本実施形態
例の半導体レーザ素子６０は、ＡｌＧａＡｓ系ＳＤＨ型
半導体レーザ素子であって、図１に示すように、｛１０
０｝面を基板面１２ａとし、かつ基板面１２ａと平行な
上面１４ａを有するストライプ状リッジ１４を有するｐ
型ＧａＡｓ基板１２上に、三角形断面のストライプ状積
層構造２１としてリッジ１４上に形成されたレーザ共振
器構造と、リッジ１４及びリッジ１４上の積層構造２１
を埋め込む埋め込み積層構造と、レーザ共振器構造の両
側の埋め込み積層構造にそれぞれレーザ共振器構造と同
じ方向に設けられた２本の分離溝６２Ａ、Ｂとを備えて
いる。

【００３４】積層構造２１は、従来のＳＤＨ型半導体レ
ーザ素子１０と同様に、ｐ型ＡｌＧａＡｓクラッド層１
６、ＧａＡｓ等の活性層１８、及び第１ｎ型ＡｌＧａＡ
ｓクラッド層２０のストライプ状積層構造であって、リ
ッジ１４の上面１４ａを底辺とし、基板面１２ａである
｛１００｝面に対して約５５°の傾きを有する｛１１
１｝Ｂ面を両傾斜面とする三角形断面である。また、埋
め込み積層構造も、従来のＳＤＨ型半導体レーザ素子１
０と同様に、ｐ型ＧａＡｓ基板１２上に順次設けられ
た、ｐ型ＡｌＧａＡｓクラッド層１６ａ、活性層１８
ａ、第１ｎ型ＡｌＧａＡｓクラッド層２０ａ、ｐｎｐ電
流ブロック層２８、第２ｎ型ＡｌＧａＡｓクラッド層３
０、及びｎ型ＧａＡｓキャップ層３２からなる積層構造
であって、積層構造２１を埋め込んでいる。ｐｎｐ電流
ブロック層２８は、従来のＳＤＨ型半導体レーザ素子１
０と同様に、図７に示すように、第１ｐ型ＡｌＧａＡｓ
電流ブロック層２２と、ｎ型ＡｌＧａＡｓ電流ブロック
層２４と、第２ｐ型ＡｌＧａＡｓ電流ブロック層２６と
から構成されている。

【００３５】分離溝６２は、ｐ型ＧａＡｓ基板１２の基
板面を溝底とし、｛１１１｝Ｂ面を両溝壁とする、リッ
ジ１４に平行なストライプ状溝であって、埋め込み積層
構造を堀り込むような形態で設けられている。また、絶
縁膜６４が、分離溝６２Ａ、Ｂの溝底及び両溝壁に、更
に溝壁に連続して分離溝６２Ａ、Ｂの外側のｎ型ＧａＡ
ｓキャップ層３２上に設けられている。また、ｎ側電極
６６が分離溝６２Ａ、Ｂ間の露出したｎ型ＧａＡｓキャ
ップ層３２上に、ｐ側電極３６がｐ型ＧａＡｓ基板１２
の裏面にそれぞれ設けられ、かつ、分離溝６２Ａを介し
てｎ側電極６６と接続された引出し電極６８が分離溝６
２Ａの外側の絶縁膜６４上に設けてある。

【００３６】本実施形態例では、分離溝６２Ａ、Ｂで電
流注入領域を限定することにより、閾値電流を低減し、
かつ、半導体レーザ素子の静電容量を低減することがで
きる。また、分離溝６２が、｛１１１｝Ｂ面を両溝壁と
する順メサ状の溝として形成されているので、ポリイミ
ド等の熱伝導度の低い樹脂で埋め込むことなく、電流注
入領域をその外側の埋め込み積層構造から電気的、物理
的に確実に分離できる。よって、従来の半導体レーザ素
子に比べて、放熱性が良好である。

【００３７】半導体レーザ素子の製造方法の実施形態例
１本実施形態例は第１の発明方法に係る半導体レーザ素子
の製造方法を実施形態例１の半導体レーザ素子６０の製
造に適用した実施形態の一例であって、図２（ａ）から
（ｃ）は、本実施形態例の方法に従って半導体レーザ素
子を製造する際の各工程の基板断面図である。本実施形
態例の方法では、先ず、｛１００｝面を基板面１２ａと
するｐ型ＧａＡｓ基板１２上に、基板面と平行な上面１
４ａを有するストライプ状リッジ１４をウエットエッチ
ング法等により形成する。次いで、ｐ側ＧａＡｓ基板１
２全域にＣＶＤ法や蒸着法などにより絶縁膜（図示せ
ず）を成膜し、ＲＩＥ等のエッチングによりパターニン
グして、図２（ａ）に示すように、リッジ１４に沿って
リッジ１４の両側に帯状の絶縁膜６９、例えばＳｉＯ₂
膜、又はＳｉＮ膜を形成する。例えば、絶縁膜６９の間
隔Ｓは１０μｍであり、絶縁膜６９の幅Ｗは２μｍであ
る。

【００３８】選択領域成長法を適用した減圧ＭＯＣＶＤ
法によって、絶縁膜６９上を除く領域のリッジ１４上及
びｐ型ＧａＡｓ基板１２上に、ｐ型ＡｌＧａＡｓクラッ
ド層１６、活性層１８、第１ｎ型ＡｌＧａＡｓクラッド
層２０、ｐｎｐ電流ブロック層２８、第２ｎ型ＡｌＧａ
Ａｓクラッド層３０、及びｎ型ＧａＡｓキャップ層３２
をエピタキシャル成長させる。

【００３９】これにより、図２（ｂ）に示すように、リ
ッジ１４の上面１４ａ（｛１００｝面）上に、ｐ型Ａｌ
ＧａＡｓクラッド層１６、ＧａＡｓ等の活性層１８、及
び第１ｎ型ＡｌＧａＡｓクラッド層２０からなり、主面
１２ａに対して約５５°の傾きを有する｛１１１｝Ｂ結
晶面を側斜面とする三角形断面の積層構造２１を形成す
ることができる。また、リッジ１４上の積層構造２１の
形成に際し、｛１１１｝Ｂ面の非成長面が現れ、リッジ
１４上とリッジ１４上を除く領域のエピタキシャル成長
層が分離されるので、積層構造２１の形成と同時に、絶
縁膜６９上を除くｐ型ＧａＡｓ基板１２上に、順次、ｐ
型ＡｌＧａＡｓクラッド層１６ａ、活性層１８ａ、第１
ｎ型ＡｌＧａＡｓクラッド層２０ａ、ｐｎｐ電流ブロッ
ク層２８、第２ｎ型ＡｌＧａＡｓクラッド層３０、及び
ｎ型ＧａＡｓキャップ層３２がエピタキシャル成長し
て、リッジ１４及び積層構造２１を埋め込む埋め込み積
層構造を形成することができる。

【００４０】更に、絶縁膜６９上でエピタキシャル成長
することなく進行した埋め込み積層構造の形成により、
絶縁膜６９の両側で｛１１１｝Ｂ面が出現し、図２
（ｂ）に示すように、基板面を溝底とし、｛１１１｝Ｂ
面を両溝壁とする２本の分離溝６２Ａ、Ｂが自然に形成
される。

【００４１】次いで、図２（ｃ）に示すように、分離溝
６２Ａ、Ｂの両溝壁及び溝底に沿って、更に溝壁に連続
して分離溝６２Ａ、Ｂの外側のｎ型ＧａＡｓキャップ層
３２上に絶縁膜６４、例えばＳｉＯ₂膜を成膜する。続
いて、図１に示すように、分離溝６２Ａ、Ｂ間の露出し
たｎ型ＧａＡｓキャップ層３２上にｎ側電極６６を、ｐ
側電極３６をｐ型ＧａＡｓ基板１２の裏面にそれぞれ形
成し、更に分離溝６２Ａの外側の絶縁膜６４上に分離溝
６２Ａを介してｎ側電極６６と接続された引出し電極６
８を形成する。

【００４２】本実施形態例の方法では、リッジ１４の両
脇にストライプ状の絶縁膜６９を形成して選択領域成長
法を適用することにより、１回のエピタキシャル成長だ
けで、従来のエッチング法と同様に、分離溝６２を形成
することができ、半導体レーザ素子の低閾値電流化及び
低静電容量化を図ることができる。また、分離溝６２で
挟まれた電流注入領域の大きさは、ストライプ状絶縁膜
６４間の間隔Ｓ（図２（ａ）参照）で決定されるため、
エッチングによる従来の電流注入領域の形成に比べて、
加工精度が高い。しかも、順メサ状の分離溝によりレー
ザ共振器構造を外側の埋め込み積層構造から物理的、電
気的に確実に分離できるので、ポリイミドなどによる分
離溝の埋め込みが必要でない。よって、放熱性の良好な
半導体レーザ素子を作製することができる。また、ウェ
ットエッチング法を適用して積層構造をエッチングして
分離溝を形成しようとすると、分離溝が逆メサ状に形成
され、ｎ側電極の引き出し時にメタルの段切れなどが生
じるおそれがあるが、本実施形態例の方法によれば、順
メサ状の分離溝６２を形成することができるので、ｎ側
電極の引き出し電極を形成する際にメタルの段切れなど
が生じる心配がない。

【００４３】半導体レーザ素子の実施形態例２本実施形態例は第２の発明に係る半導体レーザ素子の実
施形態の一例であって、図３は本実施形態例の半導体レ
ーザ素子の構成を示す断面図である。本実施形態例の半
導体レーザ素子７０は、ＡｌＧａＡｓ系ＳＤＨ型半導体
レーザ素子であって、実施形態例１の半導体レーザ素子
６０の絶縁膜６４に代えて高電気抵抗領域を備えている
こと、及び引出し電極の構成が異なることを除いて、実
施形態例１の半導体レーザ素子６０と同じ構成を備えて
いる。

【００４４】即ち、半導体レーザ素子７０は、図３に示
すように、｛１００｝面を基板面１２ａとし、かつ、基
板面と平行な上面１４ａを有するストライプ状リッジ１
４を有するｐ型ＧａＡｓ基板１２上に、三角形断面のス
トライプ状積層構造２１としてリッジ１４上に形成され
たレーザ共振器構造と、リッジ１４及びリッジ１４上の
ストライプ状積層構造２１を埋め込む埋め込み積層構造
とを備えている。更に、半導体レーザ素子７０は、、レ
ーザ共振器構造の両側の埋め込み積層構造にそれぞれレ
ーザ共振器構造と同じ方向に設けられた２本の分離溝７
２Ａ、Ｂと、分離溝７２の両溝壁及び溝底、更に溝壁に
連続して分離溝７２Ａ、Ｂの外側のｎ型ＧａＡｓキャッ
プ層３２の上層部に設けられた高電気抵抗領域７４とを
備えている。

【００４５】分離溝７２Ａ、Ｂは、それぞれ、実施形態
例１の半導体レーザ素子６０の分離溝６２Ａ、Ｂと同様
に、ｐ型ＧａＡｓ基板１２の基板面を溝底とし、｛１１
１｝Ｂ面を両溝壁とするストライプ状溝であって、リッ
ジ１４及び積層構造２１に平行に埋め込み積層構造を堀
り込むようにして設けられている。高電気抵抗領域７４
は、ドーズ量１０×¹⁴ｃｍ^-2でボロン（ホウ素、Ｂ）を
イオン注入して形成した電気抵抗の高い領域であって、
埋め込み積層構造の分離溝７２Ａ、Ｂの両溝壁領域及び
ＧａＡｓ基板１２の溝底領域、更に分離溝７２Ａ、Ｂの
外側にあって、埋め込み積層構造の溝壁領域に連続する
ｎ型ＧａＡｓキャップ層３２の上層部に設けてある。高
電気抵抗領域７４の厚さは、０．１μｍから１．０μｍ
である。また、ｎ側電極６６が分離溝６２Ａ、Ｂ間の露
出したｎ型ＧａＡｓキャップ層３２上に、ｐ側電極３６
がｐ型ＧａＡｓ基板１２の裏面にそれぞれ設けられ、か
つ、分離溝７２Ａ、Ｂを介してｎ側電極６６と接続する
引出し電極６８が、分離溝７２Ａ、Ｂの外側の高電気抵
抗領域７４上にそれぞれ設けてある。

【００４６】本実施形態例の半導体レーザ素子７０で
は、電流注入領域以外の領域がイオン注入によって高抵
抗化されているので、電流注入領域のみに電流を注入す
ることができるので、閾値電流及び静電容量の低減化を
図ることができる。しかも、順メサ状の分離溝を形成し
て、レーザ共振器構造を外側の埋め込み積層構造と確実
に電気的、物理的に分離できるので、ポリイミドなどに
よる分離溝の埋め込みが必要でない。よって、分離溝６
２をポリイミド等の熱伝導度の低い樹脂で埋め込み必要
がないので、放熱性が良好である。

【００４７】半導体レーザ素子の製造方法の実施形態例
２本実施形態例は第１の発明方法に係る半導体レーザ素子
の製造方法を実施形態例１の半導体レーザ素子６０の製
造に適用した実施形態の一例である。図４（ａ）から
（ｃ）、及び図５（ｄ）と（ｅ）は、それぞれ、本実施
形態例の方法に従って半導体レーザ素子を製造する際の
各工程の基板断面図である。本実施形態例の方法では、
先ず、実施形態例１の方法と同様に、図４（ａ）に示す
ように、｛１００｝面を基板面１２ａとするｐ型ＧａＡ
ｓ基板１２上に基板面１２ａと平行な上面１４ａを有す
るストライプ状リッジ１４をウエットエッチング法等に
より形成する。次いで、ＭＯＣＶＤ法によって、図４
（ａ）に示すように、リッジ１４上及びｐ型ＧａＡｓ基
板１２上に、ｐ型ＡｌＧａＡｓクラッド層１６、活性層
１８、第１ｎ型ＡｌＧａＡｓクラッド層２０、ｐｎｐ電
流ブロック層２８、第２ｎ型ＡｌＧａＡｓクラッド層３
０、及びｎ型ＧａＡｓキャップ層３２をエピタキシャル
成長させる。

【００４８】これにより、図４（ａ）に示すように、リ
ッジ１４の上面１４ａ（｛１００｝面）上に、ｐ型Ａｌ
ＧａＡｓクラッド層１６、ＧａＡｓ等の活性層１８、及
び第１ｎ型ＡｌＧａＡｓクラッド層２０からなり、基板
面１２ａに対して約５５°の傾きを有する｛１１１｝Ｂ
結晶面を側斜面とする三角形断面の積層構造２１を形成
することができる。また、積層構造２１の形成と同時
に、ｐ型ＧａＡｓ基板１２上に、順次、ｐ型ＡｌＧａＡ
ｓクラッド層１６ａ、活性層１８ａ、第１ｎ型ＡｌＧａ
Ａｓクラッド層２０ａ、ｐｎｐ電流ブロック層２８、第
２ｎ型ＡｌＧａＡｓクラッド層３０、及びｎ型ＧａＡｓ
キャップ層３２を有する積層構造を形成し、リッジ１４
及び積層構造２１を埋め込むことができる。

【００４９】次いで、ｎ型ＧａＡｓキャップ層３２上に
フォトレジスト膜（図示せず）を成膜し、図４（ｂ）に
示すように、フォトリソグラフィ処理によりレジストマ
スク７６を形成する。続いて、レジストマスク７６を使
い、クエン酸、Ｈ₂Ｏ₂、及びＨ₂Ｏの混合液をエッチ
ャントとするウエットエッチング法を適用して、埋め込
み積層構造をｐ型ＧａＡｓ基板１２までエッチング除去
して、図４（ｃ）に示すように、リッジ１４の両側に分
離溝７２Ａ、Ｂを形成する。

【００５０】クエン酸、Ｈ₂Ｏ₂、及びＨ₂Ｏの混合液
をエッチャントとするウエットエッチング法を適用する
ことにより、図４（ｃ）に示すように、順メサ形状の分
離溝７２Ａ、Ｂを形成することができる。ＳＤＨ型半導
体レーザ素子のレーザストライプ方向は、［０１１］方
向であるため、Ｈ₂ＳＯ₄、Ｈ₂Ｏ₂、及びＨ₂Ｏの混
合液等をエッチャントとする通常のウエットエッチング
を行うと、逆メサ状にエッチングされるが、クエン酸系
エッチャントを使うことにより、｛１１１｝Ｂ面が出現
するようにエッチングされるので、図４（ｃ）のよう
に、順メサ形状にエッチングすることができる。

【００５１】次に、レジストマスク７６を除去した後、
図５（ｄ）に示すように、分離溝７２Ａ、Ｂ間のｎ型Ｇ
ａＡｓキャップ層３２上にレジスト膜又はＡｌ膜のマス
ク７８を形成し、マスク７８上から１０¹⁴ｃｍ^-2のドー
ズ量でボロンをイオン注入して、高電気抵抗領域７４を
分離溝７２の溝壁に沿った埋め込み積層構造の斜面領
域、溝底のＧａＡｓ基板１２領域、及び分離溝７２の外
側のｎ型ＧａＡｓキャップ層３２に形成する。次いで、
マスク７８を除去し、図３に示すように、分離溝７２
Ａ、Ｂ間のｎ型ＧａＡｓキャップ層３２上にｎ側電極６
６を、ｐ型ＧａＡｓ基板１２の裏面にｐ側電極３６をそ
れぞれ形成する。更に、分離溝７２を介してｎ側電極６
６に接続する引出し電極６８を分離溝７２Ａ、Ｂの外側
の高電気抵抗領域７４上に形成する。これにより、図３
に示す半導体レーザ素子７０を作製することができる。

【００５２】上述のように、本実施形態例の方法では、
クエン酸系エッチャントを使用したウエットエッチング
法によって埋め込み積層構造をエッチングすることによ
り、分離溝を順メサ状に形成することができる。これに
より、本実施形態例の方法は、実施形態例１の方法と同
じ効果を奏することができる。

【００５３】半導体レーザ素子の実施形態例３本実施形態例は第２の発明に係る半導体レーザ素子の実
施形態の別の例であって、図６は本実施形態例の半導体
レーザ素子の構成を示す断面図である。本実施形態例の
半導体レーザ素子８０は、ストライプ状のレーザ共振器
構造と、レーザ共振器構造を埋め込む埋め込み積層構造
とを備える、ＡｌＧａＡｓ系埋め込み型半導体レーザ素
子である。半導体レーザ素子８０は、図６に示すよう
に、ｐ型ＧａＡｓ基板８２上に、ｐ型ＡｌＧａＡｓクラ
ッド層８４、ノンドープあるいは低不純物濃度のＧａＡ
ｓ等の活性層８６、及びｎ型第１ＡｌＧａＡｓクラッド
層８８で構成され、ストライプ状リッジ９０として形成
された積層構造をレーザ共振器構造として備えている。

【００５４】リッジ９０は、ｎ型ＡｌＧａＡｓ層９２及
びｐ型ＡｌＧａＡｓ層９４からなるｐｎ接合分離を適用
して注入電流を狭窄する電流狭窄型の埋め込み積層構造
によって埋め込まれている。埋め込み積層構造は、実施
形態例１及び２と同様に、ｐｎｐ電流ブロック層としも
良い。ｎ型第１ＡｌＧａＡｓクラッド層８８上及びｐ型
ＡｌＧａＡｓ層９４上には、ｎ型第２ＡｌＧａＡｓクラ
ッド層９６、次いでｎ型ＧａＡｓキャップ層９８が設け
られている。

【００５５】更に、半導体レーザ素子８０は、リッジ９
０に沿ってリッジ９０の両側に設けられた分離溝１００
Ａ、Ｂと、積層構造の分離溝７２の両溝壁領域及びｐ型
ＧａＡｓ基板８２の溝底領域、更に溝壁領域に連続して
分離溝１００Ａ、Ｂの外側のｎ型ＧａＡｓキャップ層９
８の上層部に設けられた高電気抵抗領域１０２とを備え
ている。分離溝１００は、クエン酸、Ｈ₂Ｏ₂、及びＨ
₂Ｏの混合液をエッチャントとするウエットエッチング
法を適用して、ｎ型ＧａＡｓキャップ層９８、ｎ型第２
ＡｌＧａＡｓクラッド層９６、ｐ型ＡｌＧａＡｓ層９
４、及びｎ型ＡｌＧａＡｓ層９２をエッチングして、ｐ
型ＧａＡｓ基板１２を露出させた、順メサ状の溝であ
る。

【００５６】高電気抵抗領域１０２は、１０¹⁴ｃｍ^-2の
ドーズ量でボロンをイオン注入して形成した電気抵抗の
高い領域であって、分離溝１００Ａ、Ｂの両溝壁に沿っ
た積層構造の斜面領域及び溝底のｐ型ＧａＡｓ基板１２
領域、更に分離溝１００Ａ、Ｂの外側にあって、積層構
造の斜面領域に連続するｎ型ＧａＡｓキャップ層９８の
上層に形成されている。高電気抵抗領域１０２の厚さ
は、０．１μｍから１．０μｍである。ｎ側電極１０４
が分離溝１００Ａ、Ｂ間のｎ型ＧａＡｓキャップ層９８
上に、ｐ側電極１０６がｐ型ＧａＡｓ基板１２の裏面に
それぞれ形成されている。更に、分離溝１００を介して
ｎ側電極１０４に接続する引出し電極１０８が分離溝１
００Ａ、Ｂの外側の高電気抵抗領域１０２上に形成され
ている。

【００５７】以上の構成により、本実施形態例の半導体
レーザ素子８０では、実施形態例２の半導体レーザ素子
７０と同じ効果を奏することができる。

【００５８】

【発明の効果】第１の発明によれば、基板面を溝底と
し、｛１１１｝Ｂ面を両溝壁とする順メサ状の分離溝を
レーザ共振器構造の両側の埋め込み積層構造にそれぞれ
レーザ共振器構造と同じ方向に設けることにより、分離
溝をポリイミド等の熱伝導度の低い樹脂で埋め込むこと
なく、分離溝によりレーザ共振器構造を外部から分離し
て、閾値電流が低く、静電容量が小さく、放熱性の良好
な半導体レーザ素子を実現することができる。第１の発
明方法によれば、リッジ両脇の基板面上にストライプ状
絶縁膜を形成し、選択領域成長法を適用することによ
り、順メサ状の分離溝を形成することができるので、レ
ーザ共振器構造を外側の埋め込み積層構造から電気的、
物理的に確実に分離でき、ポリイミドなどで分離溝を埋
め込む必要が無い。また、分離溝で挟まれた電流注入領
域の大きさは、ストライプ状絶縁膜間の間隔で決定され
るので、エッチングによる従来の半導体レーザ素子に比
べて電流注入領域の大きさの加工精度が高い。更には、
ウェットエッチング法による分離溝の形成では、逆メサ
状の分離溝が形成されるところ、第１の発明方法によれ
ば、順メサ状の分離溝を形成することができるので、メ
タル電極の引き出しが容易となり、メタル段切れ等が生
じなくなる。

【００５９】第２の発明によれば、レーザ共振器構造の
両側の埋め込み積層構造にそれぞれレーザ共振器構造と
同じ方向に設けられ、基板面を溝底とし、両溝壁が順メ
サ状に形成された分離溝と、分離溝に沿って電気抵抗の
高い高電気抵抗領域とを備えることにより、分離溝をポ
リイミド等の熱伝導度の低い樹脂で埋め込むことなく、
分離溝によりレーザ共振器構造を外部から電気的、物理
的に確実に分離して、閾値電流が低く、静電容量が小さ
く、放熱性の良好な半導体レーザ素子を実現することが
できる。第２の発明方法によれば、クエン酸系のエッチ
ャントを用いたウエットエッチング法を適用することに
より、順メサ状の分離溝を形成することができる。

【図面の簡単な説明】

【図１】実施形態例１の半導体レーザ素子の構成を示す
模式的断面図である。

【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態
例１の方法に従って半導体レーザ素子を製造する際の各
工程の基板断面図である。

【図３】実施形態例２の半導体レーザ素子の構成を示す
模式的断面図である。

【図４】図４（ａ）から（ｃ）は、それぞれ、実施形態
例２の方法に従って半導体レーザ素子を製造する際の各
工程の基板断面図である。

【図５】図５（ｄ）と（ｅ）は、それぞれ、図４（ｃ）
に続いて、実施形態例２の方法に従って半導体レーザ素
子を製造する際の各工程の基板断面図である。

【図６】実施形態例３の半導体レーザ素子の構成を示す
模式的断面図である。

【図７】ＳＤＨ型半導体レーザ素子の構成を示す断面図
である。

【図８】静電容量の低減化を図った従来のＳＤＨ型半導
体レーザ素子の構成を示す斜視図である。

【図９】図８の矢視Ｉ−Ｉの断面図である。

【図１０】図１０（ａ）から（ｃ）は、それぞれ、図８
に示すＳＤＨ型半導体レーザ素子を作製する際の各工程
の基板断面図である。

【図１１】図１１（ｄ）と（ｅ）は、それぞれ、図１０
（ｃ）に続いて、図８に示すＳＤＨ型半導体レーザ素子
を作製する際の各工程の基板断面図である。

【図１２】図１２（ａ）から（ｃ）は、それぞれ、静電
容量の低減化を図った従来のＳＤＨ型半導体レーザ素子
を作製する際の各工程の基板断面図である。

【符号の説明】

１０……ＳＤＨ型半導体レーザ素子、１２……ｐ型Ｇａ
Ａｓ基板、１４……リッジ、１６、１６ａ……ｐ型Ａｌ
ＧａＡｓクラッド層、１８、１８ａ……活性層、２０、
２０ａ……第１ｎ型ＡｌＧａＡｓクラッド層、２１……
三角形断面の積層構造、２２……第１ｐ型ＡｌＧａＡｓ
電流ブロック層、２４……ｎ型ＡｌＧａＡｓ電流ブロッ
ク層、２６……第２ｐ型ＡｌＧａＡｓ電流ブロック層、
２８……ｐｎｐ電流ブロック層、３０……第２ｎ型Ａｌ
ＧａＡｓクラッド層、３２……ｎ型ＧａＡｓキャップ
層、３４……ｎ側電極、３６……ｐ側電極、４０……従
来のＳＤＨ型半導体レーザ素子、４２……分離溝、４４
……絶縁膜、４６……ポリイミド層、４８……引出し電
極、５０……積層構造、６０……実施形態例１の半導体
レーザ素子、６２……分離溝、６４……絶縁膜、６６…
…ｎ側電極、６８……引出し電極、７０……実施形態例
２の半導体レーザ素子、７２……分離溝、７４……高電
気抵抗領域、７６……レジストマスク、７８……マス
ク、８０……実施形態例３の半導体レーザ素子、８２…
…ｐ型ＧａＡｓ基板、８４……ｐ型ＡｌＧａＡｓクラッ
ド層、８６……活性層、８８……ｎ型第１ＡｌＧａＡｓ
クラッド層、９０……リッジ、９２……ｎ型ＡｌＧａＡ
ｓ層、９４……ｐ型ＡｌＧａＡｓ層、９６……ｎ型第２
ＡｌＧａＡｓクラッド層、９８……ｎ型ＧａＡｓキャッ
プ層、１００……分離溝、１０２……高電気抵抗領域、
１０４……ｎ側電極、１０６……ｐ側電極、１０８……
引出し電極。

フロントページの続き (72)発明者汐先政貴東京都品川区北品川６丁目７番35号ソニー株式会社内 (72)発明者御友重吾東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5F073 AA09 AA11 AA14 AA22 BA01 CA05 CB02 DA14 DA23 EA14 EA23

Claims

【特許請求の範囲】

【請求項１】｛１００｝面を基板面とし、基板面と平
行な上面を有するストライプ状リッジを備える基板上
に、リッジの上面を底辺とし、｛１１１｝Ｂ面を傾斜面
とする三角形断面のストライプ状積層構造としてリッジ
上に形成されたレーザ共振器構造と、リッジ及びリッジ
上のレーザ共振器構造を埋め込む埋め込み積層構造とを
備える半導体レーザ素子において、基板面を溝底とし、｛１１１｝Ｂ面を両溝壁とする分離
溝が、レーザ共振器構造の両側の埋め込み積層構造にそ
れぞれレーザ共振器構造と同じ方向に設けてあることを
特徴とする半導体レーザ素子。
【請求項２】絶縁膜が、分離溝の溝底及び両溝壁に沿
って、更に少なくとも一方の分離溝の外側にあって溝壁
に連続する埋め込み積層構造上に延在し、かつ一方の電
極が分離溝間のレーザ共振器構造上に、他方の電極が基
板の裏面に設けられ、分離溝を介して一方の電極と接続
する引出し電極が少なくとも一方の分離溝の外側の絶縁
膜上に設けられていることを特徴とする請求項１に記載
の半導体レーザ素子。
【請求項３】ストライプ状のレーザ共振器構造と、レ
ーザ共振器構造を埋め込む埋め込み積層構造とを備える
埋め込み型半導体レーザ素子において、レーザ共振器構造の両側の埋め込み積層構造にそれぞれ
レーザ共振器構造と同じ方向に設けられ、溝底を基板面
に有し、両溝壁が順メサ状に形成された分離溝と、分離溝の溝底の基板領域、及び分離溝の両溝壁に沿った
埋め込み層積層構造の領域、更に少なくとも一方の分離
溝の外側にあって溝壁に沿った埋め込み層積層構造の領
域に連続する埋め込み積層構造の上部領域に設けられ
た、電気抵抗の高い高電気抵抗領域とを備え、一方の電極が分離溝間のレーザ共振器構造上に、他方の
電極が基板の裏面にそれぞれ設けられ、かつ、分離溝を
介して一方の電極と接続する引出し電極が少なくとも一
方の分離溝の外側の高電気抵抗領域上に設けられている
ことを特徴とする半導体レーザ素子。
【請求項４】高電気抵抗領域は、水素（Ｈ）又はホウ
素（Ｂ）がイオン注入された不純物濃度の高い領域であ
ることを特徴とする請求項３に記載の半導体レーザ素
子。
【請求項５】埋め込み型半導体レーザ素子が、｛１０
０｝面を基板面とし、基板面と平行な上面を有するスト
ライプ状リッジを備える基板上に、リッジの上面を底辺
とし、｛１１１｝Ｂ面を傾斜面とする三角形断面のスト
ライプ状積層構造としてリッジ上に形成されたレーザ共
振器構造と、リッジ及びリッジ上のレーザ共振器構造を
埋め込む埋め込み積層構造とを備えるＳＤＨ型半導体レ
ーザ素子であることを特徴とする請求項３又は４に記載
の半導体レーザ素子。
【請求項６】｛１００｝面を基板面とし、基板面と平
行な上面を有するストライプ状リッジを備える基板上
に、リッジに沿ってリッジの両側に帯状の絶縁膜を形成
する工程と、選択領域成長法によって絶縁膜上を除く領域に化合物半
導体層をエピタキシャル成長させ、リッジの上面を底辺
とし、｛１１１｝Ｂ面を傾斜面とする三角形断面のスト
ライプ状積層構造からなるレーザ共振器構造をリッジ上
に、リッジ及びリッジ上のレーザ共振器構造を埋め込む
埋め込み積層構造を基板面上に、かつ埋め込み積層構造
と同じ構成の外側積層構造を絶縁膜の外側の基板面上に
それぞれ形成して、基板面を溝底とし、｛１１１｝Ｂ面
を両溝壁とする分離溝をレーザ共振器構造と同じ方向に
埋め込み積層構造と外側積層構造との間に形成する、１
回の連続的なエピタキシャル成長工程と、少なくとも一方の分離溝の両溝壁及び溝底に沿って、更
に分離溝の外側にあって溝壁に連続する外側積層構造上
に、絶縁膜を成膜する工程と、分離溝間のレーザ共振器構造上に一方の電極を、他方の
電極を基板の裏面にそれぞれ形成し、かつ分離溝を介し
て一方の電極と接続する引出し電極を外側積層構造の絶
縁膜上に形成する工程とを有することを特徴とする半導
体レーザ素子の製造方法。
【請求項７】ストライプ状のレーザ共振器構造と、レ
ーザ共振器構造を埋め込む埋め込み積層構造とを基板上
に形成する工程と、レーザ共振器構造の両側の埋め込み積層構造をエッチン
グして、レーザ共振器構造と同じ方向に延在し、かつ基
板面を溝底とする２本の分離溝を形成する工程と、少なくとも一方の分離溝の両溝壁に沿った埋め込み積層
構造の領域及び溝底の基板領域に、更に分離溝の外側に
あって溝壁に沿った埋め込み積層構造の領域に連続する
積層構造の上部領域にイオン注入して、不純物濃度の高
い高電気抵抗領域を形成する工程と、分離溝間のレーザ共振器構造上に一方の電極を、他方の
電極を基板の裏面に形成し、かつ分離溝を介して一方の
電極と接続する引出し電極を分離溝の外側の高電気抵抗
領域上に形成する工程とを有することを特徴とする半導
体レーザ素子の製造方法。
【請求項８】ストライプ状のレーザ共振器構造と、レ
ーザ共振器構造を埋め込む埋め込み積層構造とを基板上
に形成する工程では、｛１００｝面を基板面とし、基板
面と平行な上面を有するストライプ状リッジを備えるＧ
ａＡｓ基板上に化合物半導体をエピタキシャル成長さ
せ、リッジの上面を底辺とし、｛１１１｝Ｂ面を傾斜面
とする三角形断面のストライプ状積層構造からなるレー
ザ共振器構造をリッジ上に、リッジ及びリッジ上のレー
ザ共振器構造を埋め込む埋め込み積層構造を基板上にそ
れぞれ形成することを特徴とする請求項７に記載の半導
体レーザ素子の製造方法。
【請求項９】分離溝の形成工程では、クエン酸、Ｈ₂
Ｏ₂、及びＨ₂Ｏの混合液をエッチャントとするウエッ
トエッチング法を適用して埋め込み積層構造をエッチン
グし、｛１１１｝Ｂ面を両溝壁とする順メサ形状の分離
溝を形成することを特徴とする請求項７又は８に記載の
半導体レーザ素子の製造方法。