JP2003233534A - メモリシステム - Google Patents
メモリシステムInfo
- Publication number
- JP2003233534A JP2003233534A JP2002030190A JP2002030190A JP2003233534A JP 2003233534 A JP2003233534 A JP 2003233534A JP 2002030190 A JP2002030190 A JP 2002030190A JP 2002030190 A JP2002030190 A JP 2002030190A JP 2003233534 A JP2003233534 A JP 2003233534A
- Authority
- JP
- Japan
- Prior art keywords
- access
- attribute information
- read
- memory system
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 claims abstract description 52
- 238000013500 data storage Methods 0.000 claims abstract description 37
- 230000004044 response Effects 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000006870 function Effects 0.000 abstract description 41
- 230000005856 abnormality Effects 0.000 abstract description 21
- 238000011144 upstream manufacturing Methods 0.000 abstract description 16
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 230000010365 information processing Effects 0.000 description 48
- 238000012545 processing Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 238000012508 change request Methods 0.000 description 2
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 1
- 102100033029 Carbonic anhydrase-related protein 11 Human genes 0.000 description 1
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 1
- 101000867841 Homo sapiens Carbonic anhydrase-related protein 11 Proteins 0.000 description 1
- 101001075218 Homo sapiens Gastrokine-1 Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
常によっても記憶情報が書換えられ難くする。 【解決手段】 所定の物理アドレス単位にデータ記憶領
域(2B)とその管理領域(2A)とを有する不揮発性
記憶手段(2)は、所定の物理アドレスにアクセスプロ
テクト定義テーブル(TLB)を有し、このテーブルは
データ記憶領域のアクセス可否を物理アドレスに関連付
けて定義するアクセス属性情報を有する。データ記憶領
域に対する書換えをアドレスに関連付けて定義するアク
セス属性情報をメモリシステムそれ事態が保有して書換
えや読み出しに対するアクセスプロテクト機能を実現す
るから、メモリシステムを管理し若しくは周辺回路とし
て制御するホスト装置に異常があっても、アクセスプロ
テクト機能は維持される。
Description
カード又はハードディスクユニットなどのメモリシステ
ム、特にそのライトプロテクトやリードプロテクトに関
し、例えばハードディスクユニット互換のフラッシュフ
ァイルメモリシステム等に適用して有効な技術に関す
る。
スクユニット等に対する書換えプロテクトはそれらに対
するホスト装置側のOS(オペレーションシステム)で
行うことができる。例えばOSのファイルアクセス管理
を介して書換えプロテクトを行う場合、書換えプロテク
トを設定したファイルに対する書換え要求があると、O
Sのファイル管理機能によってその書換え要求をリジェ
クトする。要するに、メモリシステムを管理する上流側
若しくは上位側でソフトウェア的にメモリシステムに対
する記憶情報のライトプロテクトを行う。
のシステムの上流側若しくは上位側でメモリシステムに
対する記憶情報の書換えプロテクトを行っても、CPU
が暴走すれば、もはやソフトウェアによるライトプロテ
クト機能が失われ、OSの異常により不所望な書き込み
や消去動作が開始されるだけで、メモリの記憶情報はす
ぐに書換えられてしまう。
観点より読み出しプロテクトを要する利用分野もある。
例えば、航空機に装着されるボイスレコーダである。こ
のリードプロテクトに関しても、書換えプロテクトと同
様に、OS等のシステムの上流側若しくは上位側でメモ
リシステムに対する記憶情報の読み出しプロテクトを行
っても、CPUが暴走すれば、もはやソフトウェアによ
る読み出しプロテクト機能が失われ、不所望にメモリの
記憶情報が読み出される虞がある。若しくは、ボイスレ
コーダ内からフラッシュメモリファイルシステムを取り
だし、別のホストシステムに接続して読み出しを行うこ
とで、記録された情報を自由に読み出すことが出来るよ
うになる虞がある。
ステムに着目すると、従来の書換えプロテクトや読み出
しプロテクト等のアクセスプロテクトはファイル単位で
行われるのが一般的である。ファイルの一部にプロテク
トをかけたいという要請には答えることができていな
い。
側若しくは上位側での異常によっても不所望に記憶情報
が書換えられる虞を大幅に低減することができるメモリ
システムを提供することにある。
側若しくは上位側での異常によっても不所望に記憶情報
が読み出される虞を大幅に低減することができるメモリ
システムを提供することにある。
部にアクセスプロテクトをかけることを可能にするメモ
リシステムを提供することにある。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
レス単位にデータ記憶領域とその管理領域とを有する不
揮発性記憶手段と、メモリシステムの外部から与えられ
る要求に応答して前記不揮発性記憶手段に対するアクセ
ス制御を行う制御手段とを有する。前記不揮発性記憶手
段は、所定の物理アドレスにアクセスプロテクト定義テ
ーブルを有し、このテーブルはデータ記憶領域のアクセ
ス可否を物理アドレスに関連付けて定義するアクセス属
性情報を有する。前記アクセス制御手段は、メモリシス
テムの外部から指示されるアクセス属性情報の変更要求
に応答して前記アクセスプロテクト定義テーブルを書換
え可能である。前記不揮発性記憶手段は電気的に書き込
み及び消去可能な半導体不揮発性メモリ、例えばフラッ
シュメモリである。
テクト)や読み出しプロテクト(リードプロテクト)等
のアクセスプロテクト機能をメモリシステムそれ自体が
備える。メモリシステムを管理し若しくは周辺回路とし
て制御するホスト装置又はホストシステムに異常があっ
ても、アクセスプロテクト機能は維持される。ホスト装
置又はホストシステムの異常によってシステム若しくは
OSの暴走により不所望な書き込みや消去動作が指示さ
れたとしても、メモリシステム側のアクセスプロテクト
を解除する指示も一緒に且つ偶発的に生じなければ、不
所望な書き込みや消去動作は開始されない。上記手段に
よる書換えプロテクトは、OS等のシステムの上流側若
しくは上位側での異常によっても不所望に記憶情報が書
換えられる虞を大幅に低減する。また、上記手段による
読み出しプロテクトは、OS等のシステムの上流側若し
くは上位側での異常によっても不所望に記憶情報が読み
出される虞を大幅に低減する。更に、アクセスプロテク
ト定義テーブルはデータ記憶領域に対するアクセスの可
否を物理アドレスと関連付けて定義するから、ファイル
を単位とするだけでなく、ファイル等の一部にアクセス
プロテクトをかけることも可能になる。
テクトに着目すると、前記アクセスプロテクト定義テー
ブルは、前記アクセス属性情報として、物理アドレス毎
の書換え可又は不可を示す書換えプロテクトに関する属
性情報を有する。別の態様として、前記前アクセスプロ
テクト定義テーブルは、前記アクセス属性情報として、
書換え可能な物理アドレスのアドレス情報を有する。更
に別の態様として、前記アクセスプロテクト定義テーブ
ルは、書換え不可能な物理アドレスのアドレス情報を有
する。
クセスプロテクト定義テーブルは、前記アクセス属性情
報として、物理アドレス毎の読み出し可又は不可を示す
読み出しプロテクトに関する属性情報を有する。別の態
様として、前記アクセスプロテクト定義テーブルは、前
記アクセス属性情報として、読み出し可能な物理アドレ
スのアドレス情報を有する。更に別の態様として、前記
アクセス属性情報として、読み出し不可能な物理アドレ
スのアドレス情報を有する。
テムは、アクセスプロテクト定義テーブルの代わりに、
データ記憶領域の管理領域に、対応するデータ記憶領域
に対するアクセスの可否を定義するアクセス属性情報を
持たせる。前記アクセス制御手段に対しては、メモリシ
ステムの外部から指示されるアクセス属性情報の変更要
求に応答して前記アクセス属性情報を書換え可能とす
る。
場合と同様に、書換えプロテクトや読み出しプロテクト
等のアクセスプロテクト機能をメモリシステムそれ自体
が備える。したがって、書換えプロテクトに対しては、
OS等のシステムの上流側若しくは上位側での異常によ
っても不所望に記憶情報が書換えられる虞を大幅に低減
することができ、読み出しプロテクトに関しては、OS
等のシステムの上流側若しくは上位側での異常によって
も不所望に記憶情報が読み出される虞を大幅に低減する
ことができる。更に、アクセスプロテクト定義テーブル
はデータ記憶領域に対するアクセスの可否を物理アドレ
スと関連付けて定義するから、ファイルを単位とするだ
けでなく、ファイル等の一部にアクセスプロテクトをか
けることも可能になる。
場合と比較する。不揮発性記憶手段における個々の物理
アドレスの管理領域にアクセスプロテクトの属性情報を
持たせる場合には、不揮発性記憶手段に対するアクセス
プロテクトの設定状態を確認したりするとき、全ての物
理アドレスをアクセスして確かめなければならない。こ
れに対して、アクセスプロテクト定義テーブルを用いる
場合には当該テーブルをアクセスするだけでよく、効率
的である。
テクトに着目すると、前記アクセス属性情報は、書換え
可又は不可を示す属性情報である。また、前記アクセス
属性情報は、読み出し可又は不可を示す属性情報であっ
てもよい。
ル利用のメモリシステム》図1には本発明に係るメモリ
システムの一例であるフラッシュメモリカードが例示さ
れる。同図に示されるフラッシュメモリカード1は、所
定のセクタアドレス(物理アドレス)単位にデータ記憶
領域とその管理領域とを有するフラッシュメモリ(不揮
発性記憶手段)2と、メモリシステムの外部に接続され
る外部情報処理装置11からの要求に応答して前記フラ
ッシュメモリ2に対するアクセス制御を行うフラッシュ
メモリコントローラ(制御手段)3とを有する。
ないが、電気的に消去及び書き込み可能なフラッシュメ
モリセルをマトリクス配置したメモリセルアレイを有す
る。フラッシュメモリセルは、特に制限されないが、チ
ャンネル領域の上に絶縁膜で分離されたフローティング
ゲートとコントロールゲートを有し、例えば、電子をフ
ローティングゲートにホットエレクトロン注入すること
でメモリセルの閾値電圧を上げ(例えば書き込みと称す
る)、また、フローティングゲートに注入されている電
子をゲート絶縁膜を介してトンネル電流で放出させるこ
とによりメモリセルの閾値電圧を低くする(消去と称す
る)。フラッシュメモリセルのドレインはビット線に、
ソースはソース線に、コントロールゲートはワード線に
接続される。例えば、ワード線に割り当てられたアドレ
スが前記セクタアドレスである。セクタドレス信号によ
るワード線選択はワード線選択回路で行われる。セクタ
アドレスで指定された複数のフラッシュメモリセルの一
部に対する選択はカラムアドレスを起点にカラムアドレ
スカウンタで生成されるカラムアドレス信号に基づいて
行われる。尚、フラッシュメモリとして例えば特開20
01−23383公報に記載の構成を採用することがで
きる。
セクタアドレス0〜n−1まではユーザデータの記憶領
域とされる。セクタアドレスnの領域にはアクセスプロ
テクト定義テーブル例えば書換え領域登録テーブルTB
Lが形成される。書換え領域登録テーブルTBLは、セ
クタアドレス0〜n−1のデータ記憶領域に対するアク
セスの可否を物理アドレスに関連付けて定義するアクセ
ス属性情報を有する。すなわち、セクタアドレスnの管
理領域2A(n)には書換え領域管理コードCDEが格
納され、セクタアドレスnのデータ記憶領域2B(n)
に前記書換え領域登録テーブルTBLが形成される。
に制限されないが、図2に例示されるように、アクセス
属性情報として、セクタアドレス毎の書換え可又は不可
を示す書換えプロテクトに関する属性情報(書換え属性
情報)を有する。例えば、セクタアドレスnのデータ記
憶領域の所定記憶単位(例えばバイト)毎に書換え属性
情報を有する。前記記憶単位毎のオフセット番号を0〜
n−tとすると、オフセット番号がセクタアドレスを意
味し、オフセット番号毎の書換え属性情報は“書換え
可”又は“書換え不可”とされる。
例は、図3に例示されるように、書換え属性情報とし
て、書換え可能な物理アドレスのアドレス情報を有す
る。例えば、セクタアドレスnのデータ記憶領域の所定
記憶単位(例えばバイト)毎に書換え属性情報を有す
る。具体的には、前記記憶単位毎のオフセット番号を0
〜n−tとすると、オフセット番号毎に、書換え可能な
セクタアドレスが保持される。
別の例は、図4に例示されるように、書換え属性情報と
して、書換え不可能な物理アドレスのアドレス情報を有
する。例えば、セクタアドレスnのデータ記憶領域の所
定記憶単位(例えばバイト)毎に属性情報を有する。具
体的には、前記記憶単位毎のオフセット番号を0〜n−
tとすると、オフセット番号毎に、書換え不可能なセク
タアドレスが保持される。
テーブルTBLのその他の例として、オフセット番号毎
に、書換え可能又は書換え不可能なセクタアドレスの範
囲情報を保持する構成を採用してもよい。範囲の指定は
スタートセクタとエンドセクタの指定、スタートセクタ
とセクタ幅の指定によって行えばよい。
ーラ3は、特に制限されないが、外部装置インタフェー
ス回路5、フラッシュメモリインタフェース回路6、C
PU(中央処理装置)7、RAM(ランダムアクセスメ
モリ)8、ROM(リードオンリメモリ)9、内部バス
10を有する。外部装置インタフェース回路5はホスト
システム等の外部情報処理装置11とフラッシュメモリ
コントローラ3とのインタフェース制御を行う。例えば
外部とのインタフェース仕様は、ハードディスク互換を
考慮すればIDE(Integrated Device Electronics)
等とされる。フラッシュメモリインタフェース回路6
は、フラッシュメモリ2のコマンド及びデータアクセス
仕様を満足するフラッシュメモリインタフェース制御を
行う。CPU7はROM9が保有する制御プログラムを
実行して、外部装置インタフェース回路5による外部イ
ンタフェース制御、フラッシュメモリインタフェース回
路6によるメモリインタフェース制御を行う。RAM8
はCPU7のワーク領域若しくはデータ一時記憶領域と
される。
フェース回路5にデータアクセス要求があると、CPU
7はアクセス対象データの物理アドレスであるセクタア
ドレスを演算し、演算したセクタアドレス及びアクセス
コマンド等をフラッシュメモリインタフェース回路6か
らフラッシュメモリ2に与え、フラッシュメモリ2の書
き込み、消去又は読み出し動作を制御する。書き込み動
作では外部情報処理装置11から供給された書き込みデ
ータがフラッシュメモリ2に与えられる。読み出し動作
ではフラッシュメモリ2から読み出されたデータが外部
情報処理装置11に出力される。
書換えプロテクト》フラッシュメモリコントローラ3
は、前記書換え領域登録テーブルTBLの属性情報を用
いた書換えプロテクト機能を有する。すなわち、フラッ
シュメモリコントローラ2は、外部情報処理装置11に
よるライトアクセスの指示に応答してフラッシュメモリ
2に対する書き込みを行うとき、アクセス対象がセクタ
アドレスn以外であれば書換え領域登録テーブルTBL
の属性情報を参照し、書換え対象セクタが書換え可能で
ある場合にそのセクタの書換えを行い、書換え対象セク
タが書換え不可能である場合にはそのセクタの書換えを
拒否する。そのときのアクセス対象セクタアドレスがセ
クタドレスnであればフラッシュメモリ2に対する書換
えを拒否する。更に、フラッシュメモリコントローラ3
は、外部情報処理装置11から書換え属性情報の変更が
指示されると、その指示に従ってセクタアドレスnの書
換え領域登録テーブルTBLの属性情報を書換える。
書換え処理フローの詳細な一例が示される。外部情報処
理装置11はフラッシュメモリコントローラ3に、書換
え領域登録テーブルTBLのアドレスを指示すると共
に、書換え属性情報の変更処理を要求する。フラッシュ
メモリコントローラ3はそれに応答して、セクタアドレ
スnの管理領域2A(n)に含まれるデータを読み出
し、書換え領域管理コードCDEを認識すると、書換え
領域登録テーブルTBLを読み出す。フラッシュメモリ
コントローラ3は、読み出した書換え領域登録テーブル
TBLに対して、前記外部情報処理装置11からの変更
要求に従って変更を行い、変更した書換え領域登録テー
ブルTBLをセクタアドレスnのデータ記憶領域2B
(n)に書き戻す。書換え領域登録テーブルTBLの書
換えを完了すると、フラッシュメモリコントローラ3
は、外部情報処理装置11に処理終了を通知する。
域(k−1)に対する書換え処理フローが例示される。
外部情報処理装置11はフラッシュメモリコントローラ
3に、書換えを行なうデータ(k−1)のアドレスを指
示すると共に、書換え処理を要求する。フラッシュメモ
リコントローラ3はそれに応答して、セクタアドレスn
の管理領域2A(n)のデータを読み出し、書換え領域
管理コードCDEを認識すると、書換え領域登録テーブ
ルTBLを読み出す。フラッシュメモリコントローラ3
は書換え領域登録テーブルTBLのセクタアドレス(k
−1)に対応する書換え属性情報が“書換え可”である
ことを認識すると、外部情報処理装置11に向けて書き
換えデータの転送を要求する。外部情報処理装置11は
これに応答して書換えデータをフラッシュメモリコント
ローラ3に転送する。フラッシュメモリコントローラ3
はその書換えデータをフラッシュメモリ2に与えてセク
タアドレス(k−1)をそのデータで書き換えることを
指示する。フラッシュメモリコントローラ3はフラッシ
ュメモリ2による書換え完了をポーリングなどにより検
出すると、外部情報処理装置11に処理終了を通知す
る。
領域(k)に対する書換え処理フローが例示される。外
部情報処理装置11はフラッシュメモリコントローラ3
に、書換えを行なうデータ(k)のアドレスを指示する
と共に、書換え処理を要求する。フラッシュメモリコン
トローラ3はそれに応答して、セクタアドレスnの管理
領域2A(n)に含まれるデータを読み出し、書換え領
域管理コードCDEを認識すると、書換え領域登録テー
ブルTBLを読み出す。フラッシュメモリコントローラ
3は書換え領域登録テーブルTBLのセクタアドレス
(k)に対応する書換え属性情報が“書換え不可”であ
ることを認識すると、外部情報処理装置11に向けて、
所定のエラーコードによって書き換え不可を通知して処
理を終了する。
読み出しプロテクト》前記メモリシステム1は、前記書
換えプロテクト機能と共に或は単独で、読み出しプロテ
クト機能を備えてもよい。即ち、セクタアドレスnの領
域にはアクセスプロテクト定義テーブル例えば読み出し
領域登録テーブル(図示せず)が形成される。読み出し
領域登録テーブルは、セクタアドレス0〜n−1のデー
タ記憶領域に対するアクセスの可否を物理アドレスに関
連付けて定義するアクセス属性情報を有する。すなわ
ち、セクタアドレスnの管理領域2A(n)には読み出
し領域管理コード(図示せず)が格納され、セクタアド
レスnのデータ記憶領域2B(n)に前記読み出し領域
登録テーブル(図示せず)が形成される。
示はしないが、図2で説明したのと同様に、アクセス属
性情報として、セクタアドレス毎の読み出し可又は不可
を示す読み出しプロテクトに関する属性情報(読み出し
属性情報)を有する。例えば、セクタアドレスnのデー
タ記憶領域の所定記憶単位(例えばバイト)毎に読み出
し属性情報を有する。具体的には、前記記憶単位毎のオ
フセット番号を0〜n−tとすると、オフセット番号が
セクタアドレスを意味し、オフセット番号毎の読み出し
属性情報は“読み出し可”又は“読み出し不可”とされ
る。
は、特に図示はしないが、図3で説明したのと同様に、
読み出し属性情報として、読み出し可能な物理アドレス
のアドレス情報を有する。例えば、セクタアドレスnの
データ記憶領域の所定記憶単位(例えばバイト)毎に読
み出し属性情報を有する。具体的には、前記記憶単位毎
のオフセット番号を0〜n−tとすると、オフセット番
号毎に、読み出し可能なセクタアドレスが保持されてい
る。
例は、特に図示はしないが、図4で説明したのと同様
に、読み出し属性情報として、読み出し不可能な物理ア
ドレスのアドレス情報を有する。例えば、セクタアドレ
スnのデータ記憶領域の所定記憶単位(例えばバイト)
毎に属性情報を有する。具体的には、前記記憶単位毎の
オフセット番号を0〜n−tとすると、オフセット番号
毎に、読み出し不可能なセクタアドレスが保持されてい
る。
録テーブルのその他の例として、オフセット番号毎に、
読み出し可能又は読み出し不可能なセクタアドレスの範
囲情報を保持する構成を採用してもよい。範囲の指定は
スタートからエンドセクタの指定、スタートセクタとセ
クタ幅の指定によって行えばよい。
図示を省略する読み出し領域登録テーブルの属性情報を
用いた読み出しプロテクト機能を有する。すなわち、フ
ラッシュメモリコントローラ2は、外部情報処理装置1
1によるデータ読み出しアクセスの指示に応答してフラ
ッシュメモリ2に対する読み出しを行うとき、アクセス
対象がセクタアドレスn以外であれば読み出し領域登録
テーブルの属性情報を参照し、読み出し対象セクタが読
み出し可能である場合にそのセクタの読み出しを行い、
読み出し対象セクタが読み出し不可能である場合にはそ
のセクタの読み出しを拒否する。特に制限されないが、
そのときのアクセス対象セクタアドレスがセクタドレス
nであればフラッシュメモリ2に対する読み出しを拒否
する。更に、フラッシュメモリコントローラ3は、外部
情報処理装置11から書換え属性情報の変更が指示され
ると、その指示に従ってセクタアドレスnの読み出し領
域登録テーブルTBLの属性情報を書換える。読み出し
領域登録テーブルTBLの書換え処理フローは図5で説
明したのと同様に行われるので図示を省略する。
いない場合の読み出し動作の処理フローが例示される。
外部情報処理装置11はフラッシュメモリコントローラ
3に、読み出しを行なうデータ(k−1)のアドレスを
指示すると共に、読み出し処理を要求する。フラッシュ
メモリコントローラ3はそれに応答して、セクタアドレ
ス(k−1)の管理領域2A(k−1)のデータを読み
出して、当該セクタが有効である場合にセクタアドレス
(k−1)のデータ領域からデータを読み出す。フラッ
シュメモリコントローラ3は外部情報処理装置11に向
けて読み出し可能であることを通知してから、当該読み
出しデータを外部情報処理装置11に出力する。
いる場合に読み出しが許容されているデータ領域(k−
1)に対する読み出し処理フローの詳細が例示される。
外部情報処理装置11はフラッシュメモリコントローラ
3に、読み出しを行なうデータ(k−1)のアドレスを
指示すると共に、読み出し処理を要求する。フラッシュ
メモリコントローラ3はそれに応答して、セクタアドレ
スnの管理領域2A(n)のデータを読み出して、読み
出し領域管理コードを認識すると、読み出し領域登録テ
ーブルを読み出す。フラッシュメモリコントローラ3は
読み出し領域登録テーブルのセクタアドレス(k−1)
に対応する読み出し属性情報が“読み出し可”であるこ
とを認識すると、フラッシュメモリ2からセクタアドレ
ス(k−1)のデータを読み出す。フラッシュメモリコ
ントローラ3は外部情報処理装置11に向けて読み出し
可能であることを通知してから、当該読み出しデータを
外部情報処理装置11に出力する。
ている場合に読み出しが許容されていないデータ領域
(k)に対する読み出し処理フローの詳細な一例が示さ
れる。外部情報処理装置11はフラッシュメモリコント
ローラ3に、読み出しを行なうデータ(k)のアドレス
を指示すると共に、読み出し処理を要求する。フラッシ
ュメモリコントローラ3はそれに応答して、セクタアド
レスnの管理領域2A(n)のデータを読み出して、読
み出し領域管理コードを認識すると、読み出し領域登録
テーブルを読み出す。フラッシュメモリコントローラ3
は読み出し領域登録テーブルのセクタアドレス(k)に
対応する書換え属性情報が“読み出し不可”であること
を認識すると、外部情報処理装置11に向けて、所定の
エラーコードによって読み出し不可を通知して処理を終
了する。
用のフラッシュメモリカード1では、書換えプロテクト
(ライトプロテクト)や読み出しプロテクト(リードプ
ロテクト)等のアクセスプロテクト機能をフラッシュメ
モリカード1それ自体が備える。フラッシュメモリカー
ド1を管理し若しくは周辺回路として制御するホスト装
置又はホストシステムのような外部情報処理装置11に
異常があっても、アクセスプロテクト機能は維持され
る。したがって、外部情報処理装置11の異常によって
システム若しくはOSの暴走による不所望な書き込みや
消去動作が指示されたとしても、フラッシュメモリカー
ド1のアクセスプロテクト機能を解除する指示も一緒に
生じなければ、それだけでは不所望な書き込みや消去動
作は開始されない。要するに、図5で説明した書換え属
性変更処理が不所望に行われなければならないが、実際
にそのような処理が暴走などによって実行される可能性
は皆無に近い。これにより、上述の書換えプロテクトに
より、OS等のシステムの上流側若しくは上位側での異
常によっても不所望に記憶情報が書換えられる虞を大幅
に低減することができる。また、上述の読み出しプロテ
クトにより、OS等のシステムの上流側若しくは上位側
での異常によっても不所望に記憶情報が読み出される虞
を大幅に低減することができる。更に、書換え領域登録
テーブルや読み出し領域登録テーブルはデータ記憶領域
2Bに対するアクセスの可否を物理アドレスと関連付け
て定義するから、ファイル単位のアクセスプロテクトだ
けでなく、ファイル等の一部にアクセスプロテクトをか
けることも可能になる。
き換えを行うことは出来る為、本機能を用いると、メモ
リカードが装着されるホスト装置のようなPCのみが使
い第三者に開示できない秘密情報、例えばPCによる一
連の処理のログ情報を記憶することが可能となる。
るメモリシステム》図11には本発明に係るメモリシス
テムの別の例であるフラッシュメモリカードが例示され
る。同図に示されるフラッシュメモリカード21は、所
定のセクタアドレス(物理アドレス)単位にデータ記憶
領域とその管理領域とを有するフラッシュメモリ(不揮
発性記憶手段)22と、メモリシステム外部の外部情報
処理装置からの要求に応答して前記フラッシュメモリ2
2に対するアクセス制御を行うフラッシュメモリコント
ローラ(制御手段)23とを有する。
ラッシュメモリ2と同様である。但し管理領域22Aと
データ記憶領域22Bの利用形態が相違される。図11
ではセクタアドレスを0〜nをユーザデータの記憶領域
とする。各セクタアドレスの管理領域22A(0)〜2
2A(n)は、対応するデータ記憶領域22B(0)〜
22B(n)に対するアクセスの可否を定義するアクセ
ス属性情報を有する。図11に示されるアクセス属性情
報は書換え可又は不可を示す書換え属性情報である。
ローラ23は、特に制限されないが、図1と同様に外部
装置インタフェース回路25、フラッシュメモリインタ
フェース回路26、CPU(中央処理装置)27、RA
M(ランダムアクセスメモリ)28、ROM(リードオ
ンリメモリ)29、及び内部バス30を有する。図1と
の相違点はCPU27によって実行されるアクセスプロ
テクト機能であり、その他の機能は図1と同様であるの
でその詳細な機能は省略する。
ッシュメモリコントローラ23は、前記各セクタの管理
領域に保持されている属性情報を用いた書換えプロテク
ト機能を有する。すなわち、フラッシュメモリコントロ
ーラ22は、外部情報処理装置11によるデータ書換え
アクセスの指示に応答してフラッシュメモリ22に対す
る書換えを行うとき、管理領域の書換え属性情報を参照
し、書換え対象セクタが書換え可能である場合にそのセ
クタの書換えを行い、書換え対象セクタが書換え不可能
である場合にはそのセクタの書換えを拒否する。更に、
フラッシュメモリコントローラは、外部情報処理装置1
1から書換え属性情報の変更が指示されると、その指示
に従って該当セクタアドレスの管理領域の書換え属性情
報を書換える。
ローが例示される。外部情報処理装置11はフラッシュ
メモリコントローラ23に、書換え属性を変更するセク
タドレス(k)を指示すると共に、書換え属性の変更処
理を要求する。フラッシュメモリコントローラ23はそ
れに応答して、セクタアドレス(k)の管理領域22A
(k)のデータを読み出す。フラッシュメモリコントロ
ーラ23は、読み出した管理領域22A(k)のデータ
に対して、前記外部情報処理装置11からの変更要求に
従って変更を行い、変更したデータをセクタアドレス
(k)の管理領域22A(k)に書き戻す。管理領域2
2A(k)の書換えを完了すると、フラッシュメモリコ
ントローラ23は、外部情報処理装置11に処理終了を
通知する。
領域(k−1)に対する書換え処理フローの詳細が例示
される。外部情報処理装置11はフラッシュメモリコン
トローラ23に、書換えを行なうデータ(k−1)のア
ドレスを指示すると共に、書換え処理を要求する。フラ
ッシュメモリコントローラ23はそれに応答して、セク
タアドレス(k−1)の管理領域22A(n)のデータ
を読み出し、それに含まれる書換え属性情報が“書換え
可”であることを認識すると、外部情報処理装置11に
向けて書き換えデータの転送を要求する。外部情報処理
装置11はこれに応答して書換えデータをフラッシュメ
モリコントローラ23に転送する。フラッシュメモリコ
ントローラ23はその書換えデータをフラッシュメモリ
22に与えてセクタアドレス(k−1)をそのデータで
書き換えることを指示する。フラッシュメモリコントロ
ーラ23はフラッシュメモリ22による書換え完了をポ
ーリングなどにより検出すると、外部情報処理装置11
に処理終了を通知する。
タ領域(k)に対する書換え処理フローが例示される。
外部情報処理装置11はフラッシュメモリコントローラ
23に、書換えを行なうデータ(k)のアドレスを指示
すると共に、書換え処理を要求する。フラッシュメモリ
コントローラ23はそれに応答して、セクタアドレス
(k)の管理領域22A(k)のデータを読み出して、
それに含まれる書換え属性情報が“書換え不可”である
ことを認識すると、外部情報処理装置11に向けて、所
定のエラーコードによって書き換え不可を通知して処理
を終了する。
記メモリシステム21は、前記書換えプロテクト機能と
共に或は単独で、読み出しプロテクト機能を備えてもよ
い。即ち、各セクタアドレスの管理領域22A(0)〜
22A(n)は、アクセス属性情報として、特に図示は
しないが、対応するデータ記憶領域22B(0)〜22
B(n)に対する読み出し可又は不可を示す読み出し属
性情報を有する。
記図示を省略する読み出し属性情報を用いた読み出しプ
ロテクト機能を有する。すなわち、フラッシュメモリコ
ントローラ23は、外部情報処理装置11によるデータ
読み出しアクセスの指示に応答してフラッシュメモリ2
2に対する読み出しを行うとき、アクセス対象セクタア
ドレスの管理領域が保有する読み出し属性情報を参照
し、読み出し可能である場合にそのセクタの読み出しを
行い、読み出し不可能である場合にはそのセクタの読み
出しを拒否する。更に、フラッシュメモリコントローラ
23は、外部情報処理装置11から読み出し属性情報の
変更が指示されると、その指示に従って対象セクタアド
レスの管理領域が保有する読み出し属性情報を書換え
る。読み出し属性情報の書換え処理フローは図12で説
明したのと同様に行われるので図示を省略する。
ている場合に読み出しが許容されているデータ領域(k
−1)に対する読み出し処理フローが例示される。外部
情報処理装置11はフラッシュメモリコントローラ23
に、読み出しを行なうデータ(k−1)のアドレスを指
示すると共に、読み出し処理を要求する。フラッシュメ
モリコントローラ23はそれに応答して、セクタアドレ
ス(k−1)の管理領域22A(k−1)のデータを読
み出して、読み出し属性情報が“読み出し可”であるこ
とを認識すると、フラッシュメモリ22からセクタアド
レス(k−1)のデータを読み出す。フラッシュメモリ
コントローラ23は外部情報処理装置11に向けて読み
出し可能であることを通知してから、当該データ領域の
該読み出しデータを外部情報処理装置11に出力する。
ている場合に読み出しが許容されていないデータ領域
(k)に対する読み出し処理フローが例示される。外部
情報処理装置11はフラッシュメモリコントローラ23
に、読み出しを行なうデータ(k)のアドレスを指示す
ると共に、読み出し処理を要求する。フラッシュメモリ
コントローラ23はそれに応答して、セクタアドレスk
の管理領域22A(k)のデータを読み出して、読み出
し属性情報が“読み出し不可”であることを認識する
と、外部情報処理装置11に向けて、所定のエラーコー
ドによって読み出し不可を通知して処理を終了する。
合の読み出し動作の処理フローは基本的に図15と同じ
であり、読み出し属性情報の判定を行なわない点が相違
するだけである。
セスプロテクトを行なうフラッシュメモリシステム21
においても、書換えプロテクトや読み出しプロテクト等
のアクセスプロテクト機能をフラッシュメモリシステム
21それ自体が備え、フラッシュメモリシステム21を
管理し若しくは周辺回路として制御する外部情報処理装
置11に異常があっても、アクセスプロテクト機能は維
持される。したがって、書換えプロテクトにより、OS
等のシステムの上流側若しくは上位側での異常によって
も不所望に記憶情報が書換えられる虞を大幅に低減する
ことができ、読み出しプロテクトにより、OS等のシス
テムの上流側若しくは上位側での異常によっても不所望
に記憶情報が読み出される虞を大幅に低減することがで
きる。更に、書換え属性情報や読み出し属性情報は各セ
クタの管理領域が保持するから、ファイル単位のアクセ
スプロテクトだけでなく、ファイル等の一部にアクセス
プロテクトをかけることも可能になる。
き換えを行うことは出来る為、本機能を用いると、PC
のみが使い第三者に開示できない秘密情報を記憶するこ
とが可能となる。
用いる場合と比較する。フラッシュメモリに対するアク
セスプロテクトの設定状態を確認したりするとき、フラ
ッシュメモリにおける個々の物理アドレスの管理領域に
アクセスプロテクトの属性情報を持たせる場合には、す
べての物理アドレスをアクセスして確かめなければなら
ない。これに対して、前述のアクセスプロテクト定義テ
ーブルTBLを用いる場合には当該テーブルをアクセス
するだけでよく、効率的である。
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。
の内容をフラッシュメモリからRAMに転送し、RAM
に転送されたアクセスプロテクト定義テーブルのアクセ
ス属性情報を参照して利用するように構成することも可
能である。この場合において、アクセス属性情報の書き
換えが発生したときは、RAM上に転送されているアク
セス属性情報はもとより、フラッシュメモリ上のアクセ
スプロテクト定義テーブルに対してもその変更内容を反
映させることが望ましい。これに対しうて、RAM上だ
けで変更し、電源遮断時などに後からまとめてフラッシ
ュメモリ上のアクセスプロテクト定義テーブルを変更す
る手法を採用する場合には、アクセスプロテクト定義テ
ーブルの修正内容が不所望に失われる事態に注意するこ
とが必要である。
るアクセス指示においてアクセス対象を特定するアドレ
スは、メモリシステムを管理若しくはアクセス制御する
ホスト装置の把握する論理的なアドレス、或はファイル
名であってもよい。アクセス属性情報又はアクセスプロ
テクト定義テーブルの記憶情報を修正する場合には、外
部装置はメモリシステムの物理アドレスを与えるように
してもよい。
可能なフラッシュメモリカードを最終的にROM製品と
して提供する場合にも利用することができる。例えば電
子辞書の記憶媒体に利用する場合である。この場合、ア
クセスプロテクト定義テーブルに対するプロテクトの設
定又は解除は、例えばメモリカードのベンダが専用に書
き込み装置を用いて行なうことになる。
ッシュメモリカードに限定されず、PCボードなどのデ
ータ処理用回路基板上に構成することも可能である。メ
モリシステムは半導体不揮発性メモリを用いる構成に限
定されない。不揮発性記憶手段として磁気ディスクを採
用して、メモリシステムをハードディスクユニットとし
て実現してもよい。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
や読み出しの可否をアドレスに関連付けて定義するアク
セス属性情報をメモリシステムそれ事態が保有して書換
えや読み出しに対するアクセスプロテクト機能を実現す
るから、メモリシステムを管理し若しくは周辺回路とし
て制御するホスト装置又はホストシステムに異常があっ
ても、アクセスプロテクト機能は維持される。したがっ
て、ホスト装置又はホストシステムの異常によってシス
テム若しくはOSの暴走により不所望な書き込みや消去
動作が指示されても、メモリシステム側のアクセスプロ
テクトを解除する指示も一緒に生じなければ、不所望な
書き込みや消去動作は開始されない。これにより、OS
等のシステムの上流側若しくは上位側での異常によって
も不所望に記憶情報が書換えられる虞を大幅に低減する
ことができる。また、OS等のシステムの上流側若しく
は上位側での異常によっても不所望に記憶情報が読み出
される虞を大幅に低減することができる。更に、アクセ
ス属性情報はデータ記憶領域に対するアクセスの可否を
物理アドレスと関連付けて定義するから、ファイルを単
位とするだけでなく、ファイル等の一部にアクセスプロ
テクトをかけることも可能である。
き換えを行うことは出来る為、本機能を用いると、PC
のみが使い第三者に開示できない秘密情報を記憶するこ
とが可能となる。
ッシュメモリカードのブロック図である。
ある。
である。
明図である。
詳細を例示する説明図である。
に対する書換え処理フローを例示する説明図である。
対する書換え処理フローを例示する説明図である。
テクト機能を備えていない場合の読み出し動作の処理フ
ローを例示する説明図である。
テクト機能を備えている場合に読み出しが許容されてい
るデータ領域(k−1)に対する読み出し処理フローを
例示する説明図である。
ロテクト機能を備えている場合に読み出しが許容されて
いないデータ領域(k)に対する読み出し処理フローを
例示する説明図である。
フラッシュメモリカードのブロック図である。
合において書換え属性情報の書換え処理フローを例示す
る説明図である。
合において書換えが許容されているデータ領域(k−
1)に対する書換え処理フローを例示する説明図であ
る。
合において書換えが許容されていないデータ領域(k)
に対する書換え処理フローを例示する説明図である。
合において読み出しプロテクト機能を備えている場合に
読み出しが許容されているデータ領域(k−1)に対す
る読み出し処理フローを例示する説明図である。
合において読み出しプロテクト機能を備えている場合に
読み出しが許容されていないデータ領域(k)に対する
読み出し処理フローを例示する説明図である。
Claims (11)
- 【請求項1】 所定の物理アドレス単位にデータ記憶領
域とその管理領域とを有する不揮発性記憶手段と、メモ
リシステムの外部から与えられる要求に応答して前記不
揮発性記憶手段に対するアクセス制御を行う制御手段と
を有し、 前記不揮発性記憶手段は、所定の物理アドレスにアクセ
スプロテクト定義テーブルを有し、このテーブルはデー
タ記憶領域のアクセス可否を物理アドレスに関連付けて
定義するアクセス属性情報を有し、 前記アクセス制御手段は、メモリシステムの外部から指
示されるアクセス属性情報の変更要求に応答して前記ア
クセスプロテクト定義テーブルを書換え可能であること
を特徴とするメモリシステム。 - 【請求項2】 前記アクセスプロテクト定義テーブル
は、前記アクセス属性情報として、物理アドレス毎の書
換え可又は不可を示す書換えプロテクトに関する属性情
報を有することを特徴とする請求項1記載のメモリシス
テム。 - 【請求項3】 前記アクセスプロテクト定義テーブル
は、前記アクセス属性情報として、書換え可能な物理ア
ドレスのアドレス情報を有することを特徴とする請求項
1記載のメモリシステム。 - 【請求項4】 前記アクセスプロテクト定義テーブル
は、前記アクセス属性情報として、書換え不可能な物理
アドレスのアドレス情報を有することを特徴とする請求
項1記載のメモリシステム。 - 【請求項5】 前記アクセスプロテクト定義テーブル
は、前記アクセス属性情報として、物理アドレス毎の読
み出し可又は不可を示す読み出しプロテクトに関する属
性情報を有することを特徴とする請求項1又は2記載の
メモリシステム。 - 【請求項6】 前記アクセスプロテクト定義テーブル
は、前記アクセス属性情報として、読み出し可能な物理
アドレスのアドレス情報を有することを特徴とする請求
項1又は3記載のメモリシステム。 - 【請求項7】 前記アクセスプロテクト定義テーブル
は、前記アクセス属性情報として、読み出し不可能な物
理アドレスのアドレス情報を有することを特徴とする請
求項1又は4記載のメモリシステム。 - 【請求項8】 所定の物理アドレス単位にデータ記憶領
域とその管理領域とを有する不揮発性記憶手段と、メモ
リシステム外部からの要求に応答して前記不揮発性記憶
手段に対するアクセス制御を行う制御手段とを有し、 前記管理領域は、対応するデータ記憶領域に対するアク
セスの可否を定義するアクセス属性情報を有し、 前記アクセス制御手段は、メモリシステムの外部から指
示されるアクセス属性情報の変更要求に応答して前記ア
クセス属性情報を書換え可能であることを特徴とするメ
モリシステム。 - 【請求項9】 前記アクセス属性情報は、書換え可又は
不可を示す属性情報であることを特徴とする請求項8記
載のメモリシステム。 - 【請求項10】 前記アクセス属性情報は、読み出し可
又は不可を示す属性情報であることを特徴とする請求項
8又は9記載のメモリシステム。 - 【請求項11】 前記不揮発性記憶手段は電気的に書き
込み及び消去可能な半導体不揮発性メモリであることを
特徴とする請求項1乃至10の何れか1項記載の半導体
集積回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002030190A JP2003233534A (ja) | 2002-02-07 | 2002-02-07 | メモリシステム |
US10/337,314 US20030149851A1 (en) | 2002-02-07 | 2003-01-07 | Nonvolatile memory system |
TW092100541A TWI289746B (en) | 2002-02-07 | 2003-01-10 | Memory system |
KR10-2003-0005448A KR20030067496A (ko) | 2002-02-07 | 2003-01-28 | 메모리 시스템 |
US11/246,074 US20060036804A1 (en) | 2002-02-07 | 2005-10-11 | Nonvolatile memory system |
US11/723,735 US20070174573A1 (en) | 2002-02-07 | 2007-03-21 | Nonvolatile memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002030190A JP2003233534A (ja) | 2002-02-07 | 2002-02-07 | メモリシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007240508A Division JP2007328825A (ja) | 2007-09-18 | 2007-09-18 | メモリシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003233534A true JP2003233534A (ja) | 2003-08-22 |
Family
ID=27654729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002030190A Pending JP2003233534A (ja) | 2002-02-07 | 2002-02-07 | メモリシステム |
Country Status (4)
Country | Link |
---|---|
US (3) | US20030149851A1 (ja) |
JP (1) | JP2003233534A (ja) |
KR (1) | KR20030067496A (ja) |
TW (1) | TWI289746B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006178867A (ja) * | 2004-12-24 | 2006-07-06 | Nec Saitama Ltd | フラッシュメモリを用いたcpuシステム、フラッシュメモリ保護回路およびそのフラッシュメモリ保護方法 |
JP2011519451A (ja) * | 2008-04-10 | 2011-07-07 | サンディスク アイエル リミテッド | 周辺装置ロッキングメカニズム |
JP2015207255A (ja) * | 2014-04-23 | 2015-11-19 | 凸版印刷株式会社 | 記憶媒体装置、記憶媒体制御方法及びプログラム |
JP2018116510A (ja) * | 2017-01-18 | 2018-07-26 | トヨタ自動車株式会社 | 不正判定システム及び不正判定方法 |
JP2020009498A (ja) * | 2019-10-10 | 2020-01-16 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2405231B (en) * | 2003-08-20 | 2006-05-24 | Agilent Technologies Inc | Master slave arrangement |
US7093091B2 (en) * | 2003-09-26 | 2006-08-15 | Atmel Corporation | Selectable block protection for non-volatile memory |
JP4574162B2 (ja) * | 2003-11-20 | 2010-11-04 | キヤノン株式会社 | データ記憶装置 |
US20050138314A1 (en) * | 2003-12-23 | 2005-06-23 | Ming-Jen Liang | Write-protected micro memory device |
JP2005222201A (ja) * | 2004-02-04 | 2005-08-18 | Matsushita Electric Ind Co Ltd | メモリアクセス装置、及び半導体メモリカード |
US20060010301A1 (en) * | 2004-07-06 | 2006-01-12 | Hitachi, Ltd. | Method and apparatus for file guard and file shredding |
WO2006024328A1 (de) * | 2004-09-02 | 2006-03-09 | Hyperstone Ag | Verfahren zur verwaltung von speicherinformationen |
CN101091222A (zh) * | 2004-10-26 | 2007-12-19 | 斯班逊有限公司 | 非易失性存储装置 |
US7673345B2 (en) * | 2005-03-31 | 2010-03-02 | Intel Corporation | Providing extended memory protection |
US20080027892A1 (en) * | 2006-07-27 | 2008-01-31 | Kestrelink Corporation | Dynamic stream file system network support |
DE102006052173B4 (de) | 2006-11-02 | 2023-06-01 | Fast Lta Gmbh | Schreibschutzverfahren und -vorrichtung für wenigstens eine Speichereinrichtung mit wahlfreiem Zugriff |
JP5103668B2 (ja) * | 2006-11-30 | 2012-12-19 | 株式会社メガチップス | 半導体メモリおよび情報処理システム |
JP4324810B2 (ja) * | 2007-04-10 | 2009-09-02 | セイコーエプソン株式会社 | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 |
US8438356B2 (en) | 2007-10-01 | 2013-05-07 | Marvell World Trade Ltd. | Flash memory controller |
JP5341584B2 (ja) * | 2009-03-17 | 2013-11-13 | 株式会社東芝 | コントローラ、及びメモリシステム |
US8321701B2 (en) * | 2009-07-10 | 2012-11-27 | Microsoft Corporation | Adaptive flushing of storage data |
US8886597B2 (en) * | 2009-10-28 | 2014-11-11 | Sandisk Il Ltd. | Synchronizing changes in a file system which are initiated by a storage device and a host device |
US8572334B2 (en) * | 2010-04-23 | 2013-10-29 | Psion, Inc. | System and method for locking portions of a memory card |
JP5398761B2 (ja) | 2011-02-28 | 2014-01-29 | 株式会社東芝 | メモリシステム |
US8607003B2 (en) * | 2011-07-15 | 2013-12-10 | International Business Machines Corporation | Memory access to a dual in-line memory module form factor flash memory |
GB2527832B (en) * | 2014-07-03 | 2016-06-01 | Ibm | Overwrite detection for control blocks |
US11086797B2 (en) * | 2014-10-31 | 2021-08-10 | Hewlett Packard Enterprise Development Lp | Systems and methods for restricting write access to non-volatile memory |
JP2018014050A (ja) * | 2016-07-22 | 2018-01-25 | 東芝メモリ株式会社 | メモリシステム |
TW201928689A (zh) * | 2017-12-21 | 2019-07-16 | 晨星半導體股份有限公司 | 硬體控制系統及硬體控制方法 |
KR20190085644A (ko) * | 2018-01-11 | 2019-07-19 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 그것의 동작 방법 |
CN110096457B (zh) * | 2018-01-31 | 2023-05-23 | 联发科技股份有限公司 | 硬件控制系统及硬件控制方法 |
GB2575878B (en) * | 2018-07-27 | 2021-06-09 | Advanced Risc Mach Ltd | Binary search procedure for control table stored in memory system |
GB2575877B (en) | 2018-07-27 | 2021-06-09 | Advanced Risc Mach Ltd | Memory protection unit using memory protection table stored in memory system |
KR102612842B1 (ko) * | 2018-09-17 | 2023-12-13 | 에스케이하이닉스 주식회사 | 메모리 시스템 내 펌웨어를 유지하는 방법 및 장치 |
GB2593485B (en) | 2020-03-24 | 2022-06-15 | Advanced Risc Mach Ltd | Apparatus and method using plurality of physical address spaces |
GB2593486B (en) * | 2020-03-24 | 2022-06-15 | Advanced Risc Mach Ltd | Apparatus and method using plurality of physical address spaces |
CN113807052A (zh) * | 2020-06-11 | 2021-12-17 | 青岛海尔空调器有限总公司 | 一种空调器的ee参数修改方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR119649A (ja) * | 1975-03-24 | |||
US4493031A (en) * | 1982-08-25 | 1985-01-08 | At&T Bell Laboratories | Memory write protection using timers |
US5317717A (en) * | 1987-07-01 | 1994-05-31 | Digital Equipment Corp. | Apparatus and method for main memory unit protection using access and fault logic signals |
JP3729421B2 (ja) * | 1994-03-18 | 2005-12-21 | 富士通株式会社 | 不正使用防止方法及び不正使用防止システム |
US5818771A (en) * | 1996-09-30 | 1998-10-06 | Hitachi, Ltd. | Semiconductor memory device |
JP3883687B2 (ja) * | 1998-02-16 | 2007-02-21 | 株式会社ルネサステクノロジ | 半導体装置、メモリカード及びデータ処理システム |
JP3611964B2 (ja) * | 1998-04-16 | 2005-01-19 | 富士通株式会社 | 記憶装置、記憶制御方法及び記憶媒体 |
US6647423B2 (en) * | 1998-06-16 | 2003-11-11 | Intel Corporation | Direct message transfer between distributed processes |
US6678825B1 (en) * | 2000-03-31 | 2004-01-13 | Intel Corporation | Controlling access to multiple isolated memories in an isolated execution environment |
US6976136B2 (en) * | 2001-05-07 | 2005-12-13 | National Semiconductor Corporation | Flash memory protection scheme for secured shared BIOS implementation in personal computers with an embedded controller |
US7072211B2 (en) * | 2004-05-19 | 2006-07-04 | L-3 Integrated Systems Company | Systems and methods for write protection of non-volatile memory devices |
-
2002
- 2002-02-07 JP JP2002030190A patent/JP2003233534A/ja active Pending
-
2003
- 2003-01-07 US US10/337,314 patent/US20030149851A1/en not_active Abandoned
- 2003-01-10 TW TW092100541A patent/TWI289746B/zh not_active IP Right Cessation
- 2003-01-28 KR KR10-2003-0005448A patent/KR20030067496A/ko not_active Application Discontinuation
-
2005
- 2005-10-11 US US11/246,074 patent/US20060036804A1/en not_active Abandoned
-
2007
- 2007-03-21 US US11/723,735 patent/US20070174573A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006178867A (ja) * | 2004-12-24 | 2006-07-06 | Nec Saitama Ltd | フラッシュメモリを用いたcpuシステム、フラッシュメモリ保護回路およびそのフラッシュメモリ保護方法 |
JP2011519451A (ja) * | 2008-04-10 | 2011-07-07 | サンディスク アイエル リミテッド | 周辺装置ロッキングメカニズム |
JP2015207255A (ja) * | 2014-04-23 | 2015-11-19 | 凸版印刷株式会社 | 記憶媒体装置、記憶媒体制御方法及びプログラム |
JP2018116510A (ja) * | 2017-01-18 | 2018-07-26 | トヨタ自動車株式会社 | 不正判定システム及び不正判定方法 |
JP2020009498A (ja) * | 2019-10-10 | 2020-01-16 | ラピスセミコンダクタ株式会社 | メモリ制御装置及びメモリ制御方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20030067496A (ko) | 2003-08-14 |
TWI289746B (en) | 2007-11-11 |
US20070174573A1 (en) | 2007-07-26 |
US20030149851A1 (en) | 2003-08-07 |
TW200302964A (en) | 2003-08-16 |
US20060036804A1 (en) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003233534A (ja) | メモリシステム | |
JP3692313B2 (ja) | 不揮発性メモリの制御方法 | |
US7054990B1 (en) | External storage device using non-volatile semiconductor memory | |
US7117328B2 (en) | Non-volatile data storage system and data storaging method | |
KR100347450B1 (ko) | 불휘발성메모리및그것을이용한메모리카드와정보처리장치및불휘발성메모리의소프트웨어라이트프로텍트제어방법 | |
TWI358641B (en) | Memory device | |
JP4188744B2 (ja) | メモリカード | |
US8275927B2 (en) | Storage sub-system for a computer comprising write-once memory devices and write-many memory devices and related method | |
TWI393143B (zh) | 快閃記憶體儲存系統及其控制器與防資料竄改方法 | |
JP2001014871A (ja) | 不揮発性半導体記憶装置 | |
WO2002075745A1 (en) | Storage device, storage device controlling method, and program | |
JPH1131102A (ja) | データ記憶システム及び同システムに適用するアクセス制御方法 | |
WO2024087939A1 (zh) | 固态硬盘及其限次访问控制方法、电子设备 | |
CN101576859A (zh) | 非易失性存储器数据写入方法、存储系统及其控制器 | |
JP3539752B2 (ja) | 半導体記憶装置とメモリ制御方法 | |
JP5520098B2 (ja) | データ処理方法、プログラムおよびシステム | |
JP2008027326A (ja) | システムコントローラ、該システムコントローラを有するフラッシュメモリシステム、フラッシュメモリモジュールの制御方法 | |
JP2007328825A (ja) | メモリシステム | |
CN114003523B (zh) | 用来进行配置管理的方法以及数据存储装置及其控制器 | |
JP4972410B2 (ja) | フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム | |
JP3999564B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4031693B2 (ja) | 不揮発性メモリおよびこれを有したデータ記憶装置 | |
JPH10240633A (ja) | メモリシステム及びメモリカード | |
JP5332800B2 (ja) | 記憶装置 | |
JP3865530B2 (ja) | 不揮発性半導体メモリおよび半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |