[go: up one dir, main page]

JP2003197849A - 部品内蔵モジュールとその製造方法 - Google Patents

部品内蔵モジュールとその製造方法

Info

Publication number
JP2003197849A
JP2003197849A JP2002301043A JP2002301043A JP2003197849A JP 2003197849 A JP2003197849 A JP 2003197849A JP 2002301043 A JP2002301043 A JP 2002301043A JP 2002301043 A JP2002301043 A JP 2002301043A JP 2003197849 A JP2003197849 A JP 2003197849A
Authority
JP
Japan
Prior art keywords
component
insulating layer
semiconductor
component built
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002301043A
Other languages
English (en)
Inventor
Toshiyuki Asahi
俊行 朝日
Yasuhiro Sugaya
康博 菅谷
Shingo Komatsu
慎五 小松
Yoshiyuki Yamamoto
義之 山本
Seiichi Nakatani
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002301043A priority Critical patent/JP2003197849A/ja
Publication of JP2003197849A publication Critical patent/JP2003197849A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】部品を配線基板に一体化して電気絶縁層に埋め
込むことにより、内蔵前に実装検査や特性検査ができ、
歩留まりを向上し、全体の強度を高くする。 【解決手段】電気絶縁層(101)と、電気絶縁層(101)の両
表面に一体化された配線(102,106)と、配線(102,106)間
を接続するビア(103)を含み、前記電気絶縁層(101)の内
部に、電子部品及び半導体から選ばれる少なくとも一つ
の部品(104)が埋め込まれた部品内蔵モジュールであ
る。前記配線(102,106)の少なくとも一方の側は配線基
板(109)の表面に形成された配線(106)で構成し、前記電
気絶縁層(101)の内部に埋め込まれた部品(104)は、埋め
込まれる前に配線基板(109)上に搭載され一体化されて
いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路部品が電気絶
縁層の内部に配置される回路部品内蔵モジュール及びそ
の製造方法に関する。
【0002】
【従来の技術】近年の電子機器の高性能化・小型化の流
れの中、回路部品の高密度、高機能化が一層求められて
いる。回路部品を搭載したモジュールにおいても、高密
度、高機能化への対応が要求されている。回路部品を高
密度に実装する方法として、現在、配線板が多層化する
傾向にある。従来のガラスクロス−エポキシ樹脂含浸基
板では、ドリルによる貫通スルーホール構造を用いて多
層化しており、信頼性は高いが、高密度実装には適して
いない。このため、最も回路の高密度化が図れる方法と
して、インナービアによる接続を用いた多層配線板も使
用されている。インナービア接続により、LSI間や部
品間の配線パターンを最短距離で接続でき、必要な各層
間のみの接続が可能となり、回路部品の実装性にも優れ
ている。また、配線パターンの微細化も高密度実装に不
可欠な技術であり、ライン アンドスペースが年々小さ
くなってきている。加えて、受動部品を基板内部に形成
した3次元実装が開発されている。
【0003】しかし、受動部品を基板内部に形成するた
めには、材料開発、形成精度、設備投資など課題が多
く、開発スピードも遅くなってしまう。
【0004】また、本出願人はすでに受動部品を基板内
部に内蔵することを提案している(特許文献1)。
【0005】
【特許文献1】特開平11−220262号公報
【0006】
【発明が解決しようとする課題】しかし、前記特許文献
1の実施例によれば、部品を基板内部に埋め込んだ後に
配線を形成するので、内蔵前に半導体などの部品を実装
検査したり特性検査を行えないという問題があった。ま
た、配線基板を一体化して埋め込まないので、強度があ
まり高くないという問題もあった。
【0007】本発明は、前記従来の問題を解決するた
め、内蔵前に半導体などの部品を実装検査したり特性検
査ができ、歩留まりを向上でき、強度を高くでき、生産
性が高く、高密度実装可能な部品内蔵モジュールを提供
することを目的とする。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明の部品内臓モジュールは、電気絶縁層と、前
記電気絶縁層の両表面に一体化された配線と、前記配線
間を接続するビアを含み、前記電気絶縁層の内部に、電
子部品及び半導体から選ばれる少なくとも一つの部品が
埋め込まれた部品内蔵モジュールであって、前記配線の
少なくとも一方は、配線基板の表面に形成された配線で
あり、前記電気絶縁層の内部に埋め込まれた部品は、埋
め込まれる前に前記配線基板上に搭載され一体化されて
いることを特徴とする。
【0009】また、本発明の部品内蔵モジュールの製造
方法は、電気絶縁層と、前記電気絶縁層の両表面に一体
化された配線と、前記配線間を接続するビアを含み、前
記電気絶縁層の内部に、電子部品及び半導体から選ばれ
る少なくとも一つの部品が埋め込まれた部品内蔵モジュ
ールの製造方法であって、前記配線の少なくとも一方
は、配線基板の表面に形成された配線で構成し、前記配
線基板に半導体及び電子部品から選ばれる少なくとも一
つの部品を実装し、半硬化状態の熱硬化性樹脂からなる
電気絶縁層の厚さ方向にビアを形成し、前記配線基板を
外側にして前記部品を前記電気絶縁層に埋め込み、前記
電気絶縁層を硬化することを含むことを特徴とする。
【0010】
【発明の実施の形態】本発明は、電気絶縁層と、前記電
気絶縁層の両主平面の配線パターン及び配線基板から選
ばれる少なくとも一つの配線と、前記配線間を接続する
ビアを含み、前記電気絶縁層の内部に、電子部品及び半
導体から選ばれる少なくとも一つの部品が埋め込まれた
部品内蔵モジュールである。前記配線の少なくとも一つ
は配線基板であり、前記電気絶縁層の内部に埋め込まれ
た部品は、埋め込まれる前に前記配線基板上に搭載され
一体化されている。これにより、内蔵前に半導体などの
部品を実装検査したり特性検査ができる。その結果、歩
留まりを向上できる。また、配線基板を一体化して埋め
込むので、強度を高くできる。また、生産性が高く、高
密度実装可能な部品内蔵モジュールを提供できる。前記
において、部品を埋め込むとは、前記電気絶縁層の内部
に完全に埋没させることをいう。
【0011】本発明においては、前記配線板が両面基板
又は多層配線板であることが好ましい。これにより、複
雑な回路形成が容易となる。
【0012】また本発明においては、前記電気絶縁層内
部の電子部品及び/又は半導体(以下総称して「部品」
ともいう。)を、前記電気絶縁層の両主平面の配線パタ
ーン及び/又は配線板に実装したことが好ましい。両主
平面に部品を実装し、電気絶縁層に内蔵することによ
り、部品内蔵層がより高密度なモジュールを提供でき
る。
【0013】また本発明においては、前記部品を前記電
気絶縁層の主平面に対する法線方向において、ずらして
配置したことが好ましい。これにより、実装機の部品実
装間隔より、高密度に部品を配置できる。また、電気絶
縁層の厚みを低減でき、高密度化につながる。
【0014】また、前記電気絶縁層内部に配置し、前記
電気絶縁層の両主平面の配線パターン及び/又は配線板
に実装した部品間にシールド層を挿入したことが好まし
い。これにより、内蔵した部品間の干渉、内蔵した部品
に対する外部からの干渉、内蔵した部品から外部への放
射のいずれか又は全部を低減でき、モジュールの特性を
向上させることができる。
【0015】また、前記シールド層が、金属箔配線パタ
ーンであるか、電磁シールド材であることが好ましい。
金属箔配線パターンを用いた場合、配線パターンの形成
と同様の工程でシールド層を形成でき生産が容易であ
る。電磁シールド材を用いた場合、電気絶縁層の材質を
変更するだけで作成でき、工程上の変更もなく干渉を低
減することができる。
【0016】また、前記配線パターン及び/又は配線板
の前記電気絶縁層と反対側の主平面に、部品を実装した
ことが好ましい。これにより、電気絶縁層だけではな
く、反対側の主平面にも部品を実装でき、高密度化が図
れる。
【0017】また、前記電子部品がディスクリート部品
であることが好ましい。これにより、内蔵する部品を新
規に開発する必要が無く、モジュール自体の開発スピー
ドが向上する。また、既存のディスクリート部品の信頼
性、精度を利用することができ、モジュールの特性が向
上する。前記においてディスクリート部品とは、例えば
インダクタンス、キャパシタンス、抵抗等の汎用のチッ
プ部品をいう。以下において、インダクタンス、キャパ
シタンス及び抵抗を総称して「LCR」ともいう。
【0018】また、前記半導体が半導体ベアチップであ
ることが好ましい。これにより、半導体パッケージと比
較して、より低面積でモジュールを作成でき、高密度な
モジュールを提供できる。
【0019】また、前記半導体ベアチップが前記配線パ
ターン及び/又は配線板にフリップチップボンディング
接続されていることが好ましい。これにより、短配線
化、高密度実装化が図れる。
【0020】また、前記半導体ベアチップが研削及び/
又は研磨されていることが好ましい。これにより、半導
体の厚みを低減でき、モジュールの低背化に効果があ
る。
【0021】前記製造方法においては、前記電気絶縁層
を硬化する工程後、部品を配線パターン及び/又は配線
板に実装する工程を含むことが好ましい。これにより、
本発明の部品内蔵モジュールを効率よく製造することが
できる。
【0022】また、前記半導体を実装前に半導体ウエハ
で研削及び/又は研磨を行うことが好ましい。これによ
り、半導体の薄型化をウエハで一括に行うことができ、
生産性が向上できる。
【0023】また、前記半導体を実装後に配線板を固定
及び搬送に用いて研削及び/又は研磨を行うことが好ま
しい。これにより、薄型化した半導体を取り扱うことな
く、本発明の部品内蔵モジュールを製造することができ
る。
【0024】また、前記部品を電気絶縁層に埋設する工
程と、前記電気絶縁層を硬化する工程を同時に行うこと
が好ましい。これにより、工程数を低減して、本発明の
部品内蔵モジュールを製造することができる。
【0025】また、前記シールド層を形成する工程を、
銅箔配線パターンを形成することによって行うことが好
ましい。これにより、本発明の部品内蔵モジュールを効
率よく製造することができる。
【0026】また、前記シールド層を形成する工程を、
電磁シールド層を積層することによって行うことが好ま
しい。これにより、本発明の部品内蔵モジュールを効率
よく製造することができる。
【0027】また本発明においては、前記電気絶縁層内
部に部品を対向して配置させてもよい。とくに、高さの
高い部品と低い部品が混在する場合、高さの低い部品を
対向して配置させると、高密度に充填できる。
【0028】また、前記電気絶縁層の厚み方向の熱膨張
係数が、ビアの熱膨張係数の10倍以下としても良い。
このようにすると、部品内蔵モジュールの外側にさらに
部品を搭載する場合、例えばはんだリフロー工程を通過
させても、電気絶縁層の厚み方向の膨脹率があまり大き
くならないので、ビアの導通が破壊されることがない。
【0029】(実施の形態1)以下、本発明の実施の形
態について図面を参照して説明する。図1は本実施の形
態における部品内蔵モジュールの断面図である。図1に
おいて、部品内蔵モジュールは、電気絶縁層101と、
配線パターン102と、ビア103と、部品104と、
はんだ105とを有し、さらに配線パターン106,1
08とインナービア107を有する両面基板109とを
含んでいる。
【0030】電気絶縁層101は、例えば、絶縁性樹脂
及びフィラと絶縁性樹脂の混合物等を用いることができ
る。電気絶縁層は、樹脂とフィラーを含み、フィラー含
量が50質量%以上95質量%以下であることが好まし
い。また、ガラスクロス等の補強材があってもよい。絶
縁性樹脂としては、熱硬化性樹脂や、熱可塑樹脂、光硬
化性樹脂等を用いることができ、耐熱性の高いエポキシ
樹脂やフェノール樹脂、イソシアネート樹脂を用いるこ
とにより、電気絶縁層101の耐熱性をあげることがで
きる。また、誘電正接の低いフッ素樹脂例えばポリテト
ラフルオロエチレン(PTFE樹脂)、PPO(ポリフ
ェニレンオキサイド)樹脂(PPE(ポリフェニレンエ
ーテル)樹脂ともいう)、液晶ポリマーを含むもしくは
それらの樹脂を変性させた樹脂を用いることにより、電
気絶縁層の高周波特性が向上する。電気絶縁層101と
して、フィラと絶縁性樹脂の混合物を用いた場合、フィ
ラ及び絶縁性樹脂を選択することによって、電気絶縁層
101の線膨張係数、熱伝導度、誘電率などを容易に制
御することができる。たとえば、フィラとしてアルミ
ナ、マグネシア、窒化ホウ素、窒化アルミ、窒化珪素、
ポリテトラフルオロエチレン及び、シリカなどを用いる
ことができる。アルミナ、窒化ホウ素、窒化アルミを用
いることにより、従来のガラス−エポキシ基板より熱伝
導度の高い基板が製作可能となり、内蔵された電子部品
104の発熱を効果的に放熱させることができる。ま
た、アルミナはコストが安いという利点もある。シリカ
を用いた場合、誘電率が低い電気絶縁層101が得ら
れ、比重も軽いため、携帯電話などの高周波用途として
好ましい。窒化珪素やポリテトラフルオロエチレン、例
えば”テフロン”(デュポン社登録商標)を用いても誘
電率の低い電気絶縁層を形成できる。また、窒化ホウ素
を用いることにより線膨張係数を低減できる。さらに分
散剤、着色剤、カップリング剤又は離型剤を含んでいて
もよい。分散剤によって、絶縁性樹脂中のフィラを均一
性よく分散させることができる。着色剤によって、電気
絶縁層を着色することができるため、自動認識装置の利
用が容易となる。カップリング剤によって、絶縁性樹脂
とフィラとの接着強度を高くすることができるため、電
気絶縁層101の絶縁性を向上できる。離型剤によっ
て、金型と混合物との離型性を向上できるため、生産性
を向上できる。
【0031】配線パターン102は、電気伝導性を有す
る物質からなり、例えば金属箔や導電性樹脂組成物、金
属板を加工したリードフレームを用いることができる。
金属箔やリードフレームを用いることにより、エッチン
グ等により微細な配線パターンの作成が容易となる。ま
た、金属箔においては、離型フィルムを用いた転写等に
よる配線パターンの形成も可能となる。特に銅箔はコス
トも安く、電気伝導性も高いため好ましい。また、離型
フィルム上に配線パターンを形成することにより、配線
パターンが取り扱いやすくなる。また、導電性樹脂組成
物を用いることにより、スクリーン印刷等による、配線
パターンの製作が可能となる。リードフレームを用いる
ことにより、電気抵抗の低い、厚みのある金属を使用で
きる。また、エッチングによる微細パターン化や打ち抜
き加工等の簡易な製造法が使える。また、これらの配線
パターン102は表面にメッキ処理をする事により、耐
食性や電気伝導性を向上させることができる。また、配
線パターン102の電気絶縁層101との接触面を粗化
することで、電気絶縁層101との接着性を向上させる
ことができる。また、カプラーやフィルター等を配線パ
ターンで形成することも可能である。配線パターン10
2は、表層側にも半導体及び/又は電子部品を実装して
もよい。
【0032】ビア103は、配線パターン102間を接
続する機能を有し、たとえば、熱硬化性の導電性物質か
らなる。熱硬化性の導電性物質としては、たとえば、金
属粒子と熱硬化性樹脂とを混合した導電性樹脂組成物を
用いることができる。金属粒子としては、金、銀、銅又
はニッケルなどを用いることができる。金、銀、銅又は
ニッケルは導電性が高いため好ましく、銅は導電性が高
くマイグレーションも少ないため特に好ましい。銅を銀
で被覆した金属粒子を用いても、マイグレーションの少
なさと導電性の高さ、両方の特性を満たすことができ
る。熱硬化性樹脂としては、たとえば、エポキシ樹脂、
フェノール樹脂又はイソシアネート樹脂を用いることが
できる。エポキシ樹脂は、耐熱性が高いため特に好まし
い。また、ビア104は、ビアホール形成後、メッキす
ることによっても形成できる。また、金属と半田の組み
合わせ等で形成してもよい。
【0033】電子部品104は、例えば、コンデンサ、
インダクタ、抵抗(LCR)等のチップ部品や、ダイオ
ード、サーミスタ、スイッチ等を用いることができる。
ディスクリート部品を内蔵することで、新たに内蔵部品
を開発する必要がなくなる。また、精度や温度特性など
用途に応じた部品を既存の部品を使用でき、信頼性の向
上につながる。また、印刷抵抗や薄膜コンデンサ・イン
ダクタ等を形成しても良い。
【0034】半田105は、配線パターン102に電子
部品104を実装するために用いる。高温半田を用いた
場合、モジュールをリフローで実装する際の半田の再溶
融を防止できる。また、鉛フリー半田を用いることで環
境への負荷を軽減できる。本実施の形態では半田を用い
たが、導電性接着剤等を用いてもよい。
【0035】両面基板109としては、ガラス織物にエ
ポキシ樹脂を含浸させた基板(ガラス−エポキシ基
板)、アラミド繊維不織布にエポキシ樹脂を含浸させた
基板(アラミド−エポキシ基板)、紙にフェノール樹脂
を含浸させた基板(紙−フェノール基板)、セラミック
ス基板など任意の基板から目的に応じて選択し使用でき
る。
【0036】例えばガラス−エポキシ基板を用いた両面
基板の上に部品を搭載し、検査し、その後、電気的絶縁
層に埋め込んだ部品内蔵モジュール(実施の形態1)
と、基板を用いずに部品を単体で電気的絶縁層に埋め込
み、その後に表面に配線パターンを形成したモジュール
との強度を比較すると、基板の種類、コンポジットのセ
ラミックの種類、量、厚み等によっても異なるが、平均
的には、実施の形態1のほうが曲げ強度は約1.3倍程
度高くなる。
【0037】(実施の形態2)この実施形態2では、図
1に示した部品内蔵モジュールの製造方法の一実施形態
を説明する。実施形態2で用いられる材料は、実施形態
1で説明したものである。図2A−図2Dは部品内蔵モ
ジュールの製造工程の一実施形態を示す断面図である。
図2Aに示すように、未硬化の電気絶縁層201にスル
ーホール207を形成する。電気絶縁層201として
は、絶縁性樹脂やフィラと絶縁性樹脂との混合物等を用
いることができる。最初にフィラと絶縁性樹脂を混合
し、攪拌することによって、ペースト状の絶縁性樹脂混
合物を作製する。絶縁性樹脂混合物には粘度を調整する
ために溶剤を添加しても良い。この絶縁性樹脂混合物を
シート形状に成形することによって電気絶縁層201を
形成できる。シート形状に成形する方法としては、例え
ば、ドクターブレード法等を用いることによって、フィ
ルム上に作成することができる。電気絶縁層201は、
硬化温度以下で乾燥させることによって、粘着性を低下
させることができる。この熱処理によって、板状の電気
絶縁層の粘着性が失われるため、フィルムとの剥離が容
易になる。半硬化状態(Bステージ)にすることによ
り、取り扱いが容易となる。スルーホール207の形成
は、たとえば、レーザー加工やドリル加工、パンチング
加工によって作製することができる。レーザー加工は微
細なピッチでビアを形成することができ、削りくずも発
生しないため望ましい。レーザー加工の場合、炭酸ガス
レーザーやYAGレーザー、エキシマレーザー等を用い
ることができる。また、ドリル加工、パンチング加工の
場合、汎用性のある既存の設備でのスルーホール形成が
容易である。未硬化状態の電気絶縁層201を用いるこ
とで加工がしやすくなる。
【0038】別にキャリア206上に配線パターン20
2を形成したものを準備する。配線パターン202は、
エッチング、印刷といった方法を用いて形成することが
できる。特にエッチングでは、フォトリソ工法など微細
な配線パターンの形成法を利用できる。キャリアとして
は、PET(ポリエチレンテレフタレート)やPPS
(ポリフェニレンサルファイト)の様な樹脂フィルムの
他、銅箔、アルミ箔の様な金属箔等を用いることができ
る。キャリア206を用いることにより、配線パターン
202の取り扱いが容易となる。また、配線パターン2
02とキャリア206の間に配線パターン202をはが
しやすくするために剥離層があってもよい。
【0039】配線パターン208,210とその間を接
続するインナービア209を有する両面配線基板211
上の配線パターン208に部品204を半田205によ
る実装し、その後、実装検査および特性検査から選ばれ
る少なくとも一つの検査を完了しておく。配線パターン
210の下側には保護フィルム212を被覆しておいて
も良い。
【0040】次に、図2Aで作成したスルーホール20
7に導電性ビアペーストを充填する。導電性ビアペース
トは導電性粉末と樹脂の混合物、たとえば金、銀、銅、
ニッケル等の金属粉やカ−ボン粉と熱硬化性樹脂や光硬
化性樹脂の混合物を用いることができる。銅を用いた場
合は導電性が高く、マイグレショーンも少ないため望ま
しい。また、粉末を銅でコートした導電性粉末を用いて
もよい。樹脂としては、熱硬化性樹脂、例えば、エポキ
シ樹脂、フェノール樹脂、イソシアネート樹脂、ポリフ
ェニレンエーテル等を用いることができる。エポキシ樹
脂は耐熱性が高く特に望ましい。また、光硬化性の樹脂
も用いることができる。ビアペーストの充填には、印刷
や注入による方法を用いることができる。特に印刷の場
合、配線パターンの形成も行うことができる。ビア20
3を形成することで、配線パターン202と208間の
接続が可能となる。また、電気絶縁層201に内蔵する
電子部品204のスペースを形成しておいてもよい。ス
ペースを形成することによってビア203が変形するこ
とを抑制できる。
【0041】配線パターン208,210とその間を接
続するインナービア209を有する両面配線基板211
上の配線パターン208に電子部品204を実装する方
法としては、半田205による半田実装(クリーム半田
の印刷や半田ボール)の他、導電性接着剤、たとえば、
金、銀、銅、銀−パラジウム合金などを熱硬化性樹脂で
混練したものも使用できる。また、実装した電子部品2
04と両面配線基板211の間に、封止樹脂を注入して
もよい。封止樹脂の注入によって、後の工程で電子部品
204を電気絶縁層201に埋設する際に、隙間ができ
ることを防止することができる。封止樹脂には通常のフ
リップチップボンディングに使用されるアンダーフィル
樹脂を用いることができる。実装後、実装状態をチェッ
クすることで、リペアや不良の原因解析を行うことがで
きるようになる。
【0042】導電性ビアペーストが充填されたビア20
3を有する電気絶縁層201を中央に配置し、上側にキ
ャリヤーフィルム206上に形成した配線パターン20
2を配置し、下側には電子部品204を実装した両面基
板211を配置し、これらを図2Bのように位置あわせ
して積層する。
【0043】図2Bの積層後、図2Cに示すように、加
圧することによって、電子部品204を電気絶縁層20
1に埋設する事ができる。絶縁性樹脂に熱硬化樹脂を用
いた場合、加圧後、加熱することによって、電気絶縁層
201中の熱硬化性樹脂を硬化させ、電子部品204が
埋設された板状の電気絶縁層201が形成できる。加熱
は、熱硬化性樹が硬化する温度以上の温度で行う。この
工程によって、電気絶縁層201と電子部品204とが
機械的に強固に接着する。なお、加熱によって熱硬化性
樹脂を硬化させる際に、加熱しながら100g/mm2〜2k
g/mm2の圧力で加圧することによって、半導体装置の機
械的強度を向上させることができる。また、シート形状
の電気絶縁層を用いずに、粉末やペレット状に加工した
後に、金型に溶融して流すこともできる。また、粉末の
まま流し込んだ後に、溶融成形することもできる。絶縁
性樹脂層を注入する方法としては、トランスファーモー
ルドや射出成形を用いることができる。
【0044】電気絶縁層201の硬化後、キャリア20
6を剥離し、電子部品204を内蔵した電気絶縁層20
1となり、実施形態1で説明したように、両面基板21
1を一体化した半導体装置が形成できる。
【0045】(実施の形態3)実施形態3では、部品内
蔵モジュールの一実施の形態を説明する。以下、本発明
の実施の形態について図3を参照して説明する。本実施
の形態における部品内蔵モジュールに関しては、半導体
306、バンプ307、3層配線板308に関する点以
外は、上述した実施形態1と同様である。したがって、
実施の形態3で用いられる材料は、特に説明のない限り
実施形態1、2と同様である。図3において、部品内蔵
モジュールは、電気絶縁層301と、配線パターン30
2と、ビア303と、電子部品304、導電性接着剤3
05、半導体306、バンプ307、配線板308を有
している。
【0046】半導体306は電子部品304と同様に配
線板308に実装されている。半導体306を電気絶縁
層301に内蔵することで、モジュールの高機能化が図
れる。半導体306は、たとえば、トランジスタ、I
C、LSIなどの半導体素子が用いられる。半導体30
6は、パッケージでも、半導体ベアチップでもよい。ま
た、半導体306は封止樹脂を用いて、半導体306も
しくは、半導体306とバンプ307、配線板308の
接続部の少なくとも一部を封止しても良い。封止樹脂の
注入によって、半導体306を電気絶縁層301に埋設
する際に、半導体303と配線板308との間に隙間が
できることを防止することができる。封止樹脂には通常
のフリップチップボンディングに使用されるアンダーフ
ィル樹脂を用いることができる。配線板308と半導体
306との接続には、たとえばフリップチップボンディ
ングとして、導電性接着剤、異方性導電フィルム(AC
F)、非導電性フィルム(NCF)とバンプが用いられ
る。また、チップサイズパッケージ(CSP)を用いる
ことで、実装が容易となる。
【0047】バンプ307は半導体306と配線板30
8とを接続する。たとえば、金や銅、半田等の金属を用
いることができる。バンプ307はワイヤーボンディン
グや、メッキ、印刷等により形成できる。
【0048】配線板308は、一般的な配線板であるガ
ラスエポキシ基板やセラミック基板からなる、両面基
板、ビルドアップ基板やインナービア接続の多層板等
で、電気絶縁層と配線パターン及びビアから構成されて
いる。電気絶縁層は、絶縁性樹脂やフィラと絶縁性樹脂
との混合物、セラミックの他、ガラスクロス等の補強剤
が入っていてもよい。また、実施の形態1、2と同じ材
料であってもよい。配線パターンやビアに関しても同様
である。電気絶縁層301と同じ材料を用いることで熱
膨張率等が同じ値になり、信頼性が向上する。また、電
気絶縁層に埋め込む前に、配線板308と半導体306
および電子部品304の実装状態をチェックしておく。
これにより、製品の歩留まりが高くなり、かつリペアや
不良の原因解析を行うことができる。電子部品304と
半導体306を両方実装後にチェックした場合、半導体
306の動作を確認でき有効である。配線板308によ
って、複雑な回路への適応や、半導体の再配線等が容易
になり、複雑な機能のモジュールに適した構造となる。
【0049】なお、本実施の形態においては、配線板の
配線パターンを3層としたが、層数を限定するものでは
なく、任意の層数を用いることができる。
【0050】例えばガラス−エポキシ基板を用いた3層
基板の上に部品を搭載し、検査し、その後、電気的絶縁
層に埋め込んだ部品内蔵モジュール(実施の形態3)
と、基板を用いずに部品を単体で電気的絶縁層に埋め込
み、その後に表面に配線パターンを形成したモジュール
との強度を比較すると、基板の種類、コンポジットのセ
ラミックの種類、量、厚み等によっても異なるが、平均
的には、実施の形態3のほうが曲げ強度は約1.3倍以
上高くなる。
【0051】(実施の形態4)実施形態4では、部品内
蔵モジュールの一実施形態を説明する。以下、本発明の
実施の形態について図4を参照して説明する。本実施の
形態における部品内蔵モジュールに関しては、両面に3
層配線板408を用い、電子部品304と半導体306
を対向して配置した以外は、上述した実施形態1〜3と
同様である。したがって、本実施の形態において、特に
説明のない物については、実施の形態1〜3と同様と
し、同じ呼称の構成部材及び製造法については特に説明
のない限り同様の機能を持つ。
【0052】配線板408は、実施の形態3と異なり、
上下両方に配置することで、複雑な回路への適応や、半
導体の再配線等が容易になり、複雑な機能のモジュール
に適した構造となる。また、通常のモジュール作成にお
ける配線板に半導体及び電子部品を実装する工程後に半
導体及び電子部品を内蔵する工程を付加するだけで、高
密度な部品内蔵モジュールを形成できる。
【0053】(実施の形態5)実施形態5では、部品内
蔵モジュールの一実施形態を説明する。以下、本発明の
実施の形態について図5を参照して説明する。本実施の
形態における部品内蔵モジュールに関しては、表層に実
装した電子部品510、半導体506と、部品内蔵層に
関する点以外は、上述した実施形態1〜4と同様であ
る。したがって、本実施の形態において、特に説明のな
い物については、実施の形態1〜4と同じとし、同じ呼
称の構成部材及び製造法については特に説明のない限り
同様の機能を持つ。
【0054】電気絶縁層501内の電子部品504は、
実施の形態4と同様に通常のモジュール作成における実
装工程で実装されるが、電子部品504を実装するマウ
ンタの性能上、どうしても、電子部品と電子部品の間
に、間隔を設ける必要がある。本実施の形態において
は、対向する配線板508に部品の実装間隔を考慮し
て、電子部品504の位置をずらして配置している。こ
れにより、同一面積に実装できる部品点数が増大すると
共に、内蔵層の厚みを薄くでき、より高密度実装に適し
た構造にすることができる。509はNCFである。
【0055】表層実装された、電子部品510、半導体
506は、通常のモジュール作成と同じ工程で実装で
き、実装面を増やすことで、より高密度に実装でき、多
機能なモジュールに適した構造となる。
【0056】(実施の形態6)実施形態6では、部品内
蔵モジュールの一実施形態を説明する。以下、本発明の
実施の形態について図6を参照して説明する。本実施の
形態における部品内蔵モジュールに関しては、表層実装
の電子部品610,612、及び半導体611,613
と、部品内蔵層に関する点以外は、上述した実施形態1
〜5と同様である。したがって、本実施の形態におい
て、特に説明のない物については、実施の形態1〜5と
同じとし、同じ呼称の構成部材及び製造法については特
に説明のない限り同様の機能を持つ。
【0057】電気絶縁層601内の電子部品604、半
導体606は、実施の形態4、5と同様に通常のモジュ
ール作成における実装工程で実装されるが、半導体60
6には、フリップチップ実装を行う際に、再配線を行う
ためのスペースが必要なため、どうしても、近接には電
子部品を配置しにくい。本実施の形態においては、対向
する配線板608に電子部品604を実装することで、
半導体606の近接に配置することを可能にしている。
これにより、同一面積に実装できる部品点数を増やすこ
とができ、より高密度実装に適した構造にすることがで
きる。609は封止樹脂である。
【0058】表層実装された、電子部品610、半導体
606は、通常のモジュール作成と同じ工程で実装でき
る。両表層面に実装することで、より高密度に実装で
き、多機能なモジュールに適した構造となる。
【0059】(実施の形態7)この実施形態7では、図
6に示した部品内蔵モジュールの製造方法の一実施形態
を説明する。以下、本発明の実施の形態について図7A
−Cを参照して説明する。実施形態7で用いられる材料
は、特に説明のない物については、上述の実施の形態と
同じとし、同じ呼称の構成部材及び製造法については特
に説明のない限り同様の機能を持つ。図7A−図7Cは
部品内蔵モジュールの製造工程の一実施形態を示す断面
図である。図7Aに示すように、半導体706、電子部
品704を実装した配線板708、ビア703及び、空
隙710を形成した電気絶縁層701を位置あわせして
積層する。配線板708は実装後、実装チェックし、リ
ペアをしてもよい。電気絶縁層701に形成する空隙7
10は内蔵する半導体706、電子部品704の体積と
同じかそれ以下にすることによって、内蔵時に隙間がで
きることを防止できる。
【0060】次に図7Bに示すように、積層後、加圧す
ることによって、半導体706、電子部品704を電気
絶縁層701に埋設する事ができる。埋設後、加熱し、
電気絶縁層701を硬化させる。また、配線パターン7
02間をビア703で接続する。
【0061】電気絶縁層701を硬化後、図7Cに示す
ように、表層に半導体711,713及び電子部品71
4,712を実装することによって、部品内蔵モジュー
ルを提供できる。
【0062】(実施の形態8)実施形態8では、部品内
蔵モジュールの一実施形態を説明する。以下、本発明の
実施の形態について図8を参照して説明する。本実施の
形態における部品内蔵モジュールに関しては、部品内蔵
層に関する点以外は、上述した実施形態1〜7と同様で
ある。したがって、本実施の形態において、特に説明の
ない物については、実施の形態1〜7と同じとし、同じ
呼称の構成部材及び製造法については特に説明のない限
り同様の機能を持つ。
【0063】電気絶縁層801内の電子部品804と半
導体806は、通常のモジュール作成における実装工程
で実装されるが、配線板808に両面実装することによ
り、部品内蔵層を増やすことが容易となる。すなわち、
3層配線板808の上側には配線パターン802を介し
て電子部品810、半導体811を接続し、3層配線板
808の下側にも電子部品を埋め込んだ電気絶縁層を接
続し、その表面に電子部品812を接続した。
【0064】これにより、同一面積に実装できる部品点
数を増やすことができ、より高密度実装に適した構造に
することができる。
【0065】(実施の形態9)実施形態9では、部品内
蔵モジュールの一実施形態を説明する。以下、本発明の
実施の形態について図9を参照して説明する。本実施の
形態における部品内蔵モジュールに関しては、半導体の
薄形化に関する点以外は、上述した実施形態1〜8と同
様である。したがって、本実施の形態において、特に説
明のない物については、実施の形態1〜8と同じとし、
同じ呼称の構成部材及び製造法については特に説明のな
い限り同様の機能を持つ。
【0066】半導体906を薄形化することによって、
部品内蔵モジュールの厚みを低減できる。薄形化は半導
体ウエハを研磨後、実装する方法や、半導体906を配
線板908に実装後、研削/研磨する方法を用いること
ができる。前者の場合、半導体906をウエハ単位で加
工できるため生産性に利点がある。後者の場合、薄形化
した半導体906を取り扱う必要がなくなるため作業性
が向上する。なお、半導体906は表層実装だけではな
く、内部にあってもよい。
【0067】(実施の形態10)この実施形態10で
は、部品内蔵モジュールの一実施形態を説明する。以
下、本発明の実施の形態について図10を参照して説明
する。本実施の形態における部品内蔵モジュールに関し
ては、シールド電極を形成する点以外は、上述した実施
形態1〜9と同様である。したがって、本実施の形態に
おいて、特に説明のない物については、実施の形態1〜
9と同じとし、同じ呼称の構成部材及び製造法について
は特に説明のない限り同様の機能を持つ。1009はA
CFである。
【0068】シールド電極1010は、配線パターン1
002と同様の材料・工程で形成することができる。シ
ールド電極1010を形成することによって、内蔵した
半導体1006や電子部品1004間の電磁波の干渉を
低減させることができる。シールド電極1010をグラ
ンド電位にすることにより、モジュールの安定化が図れ
る。なお、シールド電極は1層に限定するものではな
い。
【0069】(実施の形態11)この実施形態11で
は、部品内蔵モジュールの一実施形態を説明する。以
下、本発明の実施の形態について図11を参照して説明
する。本実施の形態における部品内蔵モジュールに関し
ては、電磁シールド層1110を形成する点以外は、上
述した実施形態1〜10と同様である。したがって、本
実施の形態において、特に説明のない物については、実
施の形態1〜10と同じとし、同じ呼称の構成部材及び
製造法については特に説明のない限り同様の機能を持
つ。
【0070】電磁シールド層1110は、電気絶縁層1
101のフィラを変更するだけで内蔵した半導体110
6や電子部品1104間の電磁波の干渉を低減させるこ
とができる。フィラとしては、透磁率の複素成分が高
く、電波を吸収(熱に変換)する材料を用いることがで
きる。例えば、フェライトの粉末などを用いることがで
きる。電気絶縁層1101と同じ工程で、シールド機能
を追加できる。なお、電磁シールド層は1層に限定する
物ではない。
【0071】(実施の形態12)この実施形態12で
は、部品内蔵モジュールの一実施形態を説明する。以
下、本発明の実施の形態について図12を参照して説明
する。本実施の形態における部品内蔵モジュールに関し
ては、電気絶縁層1201内の電子部品1204a、1
204bに関する点以外は、上述した実施形態1〜11
と同様である。したがって、本実施の形態において、特
に説明のない物については、実施の形態1〜11と同じ
とし、同じ呼称の構成部材及び製造法については特に説
明のない限り同様の機能を持つ。
【0072】電気絶縁層1201内の、電子部品120
4a、1204bは、実施の形態4と同様に通常のモジ
ュール作成における実装工程で実装されるが、例えば、
コンデンサの容量等により、電子部品のサイズが均一で
ないことが多い。本実施の形態においては、電子部品1
204a,1204bの高さの違いを有効に利用して、
実装密度を向上している。図12の様に高さの低い電子
部品1204aの部品を対向して実装し、通常では無駄
になる電子部品1204aの上部スペースを有効に利用
し、より高密度実装に適した構造にすることができる。
【0073】表層実装された、電子部品1204、半導
体1206は、通常のモジュール作成と同じ工程で実装
でき、実装面を増やすことで、より高密度に実装でき、
多機能なモジュールに適した構造となる。
【0074】
【実施例】以下実施例を用いて本発明をさらに具体的に
説明する。
【0075】(実施例1)本実施例においては、電気絶
縁層を以下の工程で作製した。熱硬化性の液状エポキシ
樹脂と、SiO2をフィラとし、フィラを質量比70%
の割合で秤量し、攪拌混合機によって、混合ペーストを
作製した。作製した混合ペーストをポリエチレンテレフ
タレート(PET)の離型フィルム(厚み:75μm)
上にドクターブレード法によって、700μm厚のシー
ト形状に加工した。シート状に加工した後、105℃の
乾燥工程を経て未硬化状態の電気絶縁層とした。液状エ
ポキシ樹脂とフィラの質量比は、シートの形状を保持で
きる96%(フィラの質量比)以下で選択できる。シー
トの厚みは、乾燥工程が行いやすい200μm以下が望
ましいが、内蔵する部品の高さに応じて、厚いシートを
形成するか、シート形成後、積層することによって所望
の厚さを得ることができる。
【0076】次いで、インナービアに対応する位置に、
炭酸ガスレーザーを用いてスルーホール(直径φ150
μm)を形成した。スルーホール形成後、銅紛(粒子
径:7μm未満)と熱硬化性エポキシ樹脂の混合物であ
るビアペーストを印刷充填した。印刷充填時にはスキー
ジを用い、PETフィルムをマスクとした。スルーホー
ル径は、小さいほうが高密度実装に適しており、600
μm以下のサイズを実用的に用いることができる。
【0077】上記工程と平行して、PETキャリアフィ
ルム(厚み:75μm)に接着剤により貼り付けた15
μm厚の銅箔(片面粗化)に、フォトレジストフィルム
をラミネータにより貼り付け、紫外線露光、現像、塩化
第2鉄を用いたエッチングにより、配線パターンを形成
した。配線設計ルールとして、最小L/S(ライン/ス
ペース)を100/100(μm)とした。L/Sも小
さいほうが高密度実装に適しており、半導体ベアチップ
を実装する場合200/200μm以下が妥当である。
【0078】配線パターンに電子部品及び/又は半導体
を実装した。電子部品の実装には、導電性接着剤を用い
た。導電性接着剤をスクリーン版(メッシュ:#400
/インチ)で配線パターン上に塗布し、1005サイズ
の電子部品を配置後、乾燥機(温度:150℃)で硬化
した。電子部品としては、構成するモジュールに応じ
て、LCR等のチップ部品と、サーミスタやダイオード
を用いた。内蔵する電子部品のサイズも小さいほうが高
密度実装に適しており、1.6mm以下(3216サイ
ズ)が望ましい。半導体の実装は、パッケージの場合、
電子部品と同様に導電性接着剤を用いた。また、ベアチ
ップの場合、金バンプを形成し、フリップチップ実装し
た。また、配線板にも同様に電子部品及び/又は半導体
を実装した。配線板の場合、電子部品の実装には、はん
だ実装を用いた。
【0079】実装した電子部品は、外観検査を行い、実
装ミス(部品外れや部品立ち)が生じた箇所はリペアし
た。実装した半導体も電気的接続チェックにより実装状
態を確認した。その後、回路ブロックの機能検査を行
い、半導体自体の特性も確認した。特性不良の箇所は部
品の交換を行った。
【0080】上記工程で作製した、電気絶縁層と電子部
品及び/又は半導体を実装した配線パターンを認識マー
クを基準に位置合わせし、積層し、加圧(5MPa)し
た。加圧によって、電気絶縁層と電子部品及び/又は半
導体を電気絶縁層に埋設した。埋設後、同じ圧力で加圧
しながら、温度:200℃、時間:2hrs加熱し、電気
絶縁層を硬化した。電気絶縁層の硬化と同時に配線パタ
ーンも転写された。
【0081】電気絶縁層の硬化後、PETキャリアを剥
離し部品内蔵モジュールを形成した。この部品内蔵モジ
ュールは、表層に、電子部品及び/又は半導体を実装す
るスペースを有し、内部にも電子部品及び/又は半導体
を配置しており、本実施例の部品内蔵モジュールと通常
の2次元(表面)実装品とを同じ面積で比較すると、本
実施例のモジュールは約2倍の部品を実装できる。逆
に、通常の2次元(表面)実装品と同一数の部品を実装
する場合は、本実施例のモジュールは約半分のサイズで
すむ。
【0082】(実施例2)本実施例においては、図12
に示すような構造で試料を作製した。電子部品を内蔵し
た電気絶縁層の上下に配線板を配置した構造であり、ビ
アで上下の配線板間を接続している。電子部品は060
3サイズのチップ部品を用いた。電気絶縁層はSiO2
をフィラとし、質量比を調整することで熱膨張係数を変
化させた試料を作製した。電気絶縁層の厚みは400μ
mである。配線板はガラスエポキシ基板(A基板)と、
電気絶縁層と同じ材料で形成した配線板(B基板)を用
いた。配線板の厚みは400μmである。ビアは銅粉
と、樹脂の混合物である。ビアと電気絶縁層(電気絶縁
層のみ)、構造体の電気絶縁層の熱膨張率を表1に示
す。
【0083】
【表1】 配線板としてガラスエポキシ基板(A基板)と電気絶縁
層と同じ材料で形成した基板(B基板)とでは構造体と
なった時の熱膨張率が異なっている。電気絶縁層及び、
B基板は補強材が入っていないため、XYZ方向に等方
的な熱膨張率を示すが、ガラスエポキシ基板はガラスク
ロスが入っているためXY方向とZ方向の熱膨張率がか
なり異なる。前記A基板の熱膨張率はXY方向が10p
pm、Z方向が150ppmの材料であった。構造体と
なった場合、電気絶縁層は配線板と固着しているためX
Y方向はヤング率の高い配線板(A基板)に強制的に固
定されてしまう。そのため、XY方向にのびることがで
きず、Z方向の熱膨張率が増加してしまう。同じ材料で
あるB基板を配線板に用いた場合は当然、熱膨張率は変
化していない。作製したサンプルを熱サイクル試験(−
50℃〜270℃)にかけた時のビアの抵抗値(オープ
ン数)を調べた(表2)。
【0084】
【表2】 実験の結果、試料No.9のサンプルに多くのオープン
が発生した。これは、ビアの熱膨張率と電気絶縁層の熱
膨張率の差によるものと考えられる。電気絶縁層が同じ
材料であっても、構造体に成ったときの熱膨張率の差が
ビアの信頼性に影響を与えており、熱膨張率の比を10
倍以内にすることで信頼性の高い部品内蔵モジュールを
提供できる。
【0085】
【発明の効果】以上説明したとおり、本発明によれば、
電気絶縁層と、前記電気絶縁層の両主平面に形成した配
線パターンと、前記配線パターン間を接続するビア及
び、前記配線パターンに実装した電子部品及び/又は半
導体を前記電気絶縁層の内部に配置した部品内蔵モジュ
ールとすることにより、電子部品及び/又は半導体を電
気絶縁層に内蔵し、厚みが薄くて高密度に実装した部品
内蔵モジュールを提供できる。
【図面の簡単な説明】
【図1】本発明の実施形態1における部品内蔵モジュー
ルの断面図。
【図2】A〜Eは本発明実施形態2における部品内蔵モ
ジュールの製造工程の断面図。
【図3】本発明の実施形態3における部品内蔵モジュー
ルの断面図。
【図4】本発明の実施形態4における部品内蔵モジュー
ルの断面図。
【図5】本発明の実施形態5における部品内蔵モジュー
ルの断面図。
【図6】本発明の実施形態6における部品内蔵モジュー
ルの製造工程の断面図。
【図7】A〜Cは本発明の実施形態7における部品内蔵
モジュールの断面図。
【図8】本発明の実施形態8における部品内蔵モジュー
ルの断面図。
【図9】本発明の実施形態9における部品内蔵モジュー
ルの断面図。
【図10】本発明の実施形態10における部品内蔵モジ
ュールの断面図。
【図11】本発明の実施形態11における部品内蔵モジ
ュールの製造工程の断面図。
【図12】本発明の実施形態12における部品内蔵モジ
ュールの製造工程断面図。
【符号の説明】
101,201,301 電気絶縁層 102,202,302 配線パターン 103,203,303 ビア 104,204,304,612 電子部品 105,205,305 半田 106,108 配線パターン 107 インナービア 109,211 両面基板 206 キャリア 207 ビアホール 306,611,613 半導体 307 バンプ 308,408,508,608,7088,808,908 配線基板 509 NCF 609 封止樹脂 710 空隙 1009 ACF 1010 シールド電極 1110 電磁シールド層
フロントページの続き (72)発明者 小松 慎五 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山本 義之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 中谷 誠一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 電気絶縁層と、 前記電気絶縁層の両表面に一体化された配線と、前記配
    線間を接続するビアを含み、 前記電気絶縁層の内部に、電子部品及び半導体から選ば
    れる少なくとも一つの部品が埋め込まれた部品内蔵モジ
    ュールであって、 前記配線の少なくとも一方は、配線基板の表面に形成さ
    れた配線であり、 前記電気絶縁層の内部に埋め込まれた部品は、埋め込ま
    れる前に前記配線基板上に搭載され一体化されているこ
    とを特徴とする部品内蔵モジュール。
  2. 【請求項2】 さらに、前記配線基板の外側主平面に電
    子部品及び半導体から選ばれる少なくとも一つの部品を
    実装した請求項1に記載の部品内蔵モジュール。
  3. 【請求項3】 前記配線基板が両面配線基板および多層
    配線板から選ばれる少なくとも一つの基板である請求項
    1に記載の部品内蔵モジュール。
  4. 【請求項4】 前記部品を前記電気絶縁層内部に埋め込
    む前に実装検査および特性検査から選ばれる少なくとも
    一つの検査を完了しておく請求項1に記載の部品内蔵モ
    ジュール。
  5. 【請求項5】 前記部品を前記電気絶縁層の断面方向に
    ずらして配置した請求項1に記載の部品内蔵モジュー
    ル。
  6. 【請求項6】 前記電気絶縁層内部に配置し、前記電気
    絶縁層の両主平面の配線基板に実装した部品の少なくと
    も一つの間にシールド層を挿入した請求項1に記載の部
    品内蔵モジュール。
  7. 【請求項7】 前記シールド層が、金属箔配線パターン
    であるか、又は電磁シールド材である請求項6に記載の
    部品内蔵モジュール。
  8. 【請求項8】 前記電子部品がディスクリート部品であ
    る請求項1に記載の部品内蔵モジュール。
  9. 【請求項9】 前記半導体が半導体ベアチップである請
    求項1に記載の部品内蔵モジュール。
  10. 【請求項10】 前記半導体ベアチップが前記配線にフ
    リップチップボンディング接続されている請求項9に記
    載の部品内蔵モジュール。
  11. 【請求項11】 前記半導体ベアチップが研削又は研磨
    加工されている請求項9に記載の部品内蔵モジュール。
  12. 【請求項12】 前記電気絶縁層内部に前記部品を対向
    して配置させた請求項1に記載の部品内蔵モジュール。
  13. 【請求項13】 前記電気絶縁層の厚み方向の熱膨張係
    数が、ビアの熱膨張係数の10倍以下である請求項1に
    記載の部品内蔵モジュール。
  14. 【請求項14】 前記電気絶縁層は、樹脂とフィラーを
    含み、フィラー含量が50質量%以上95質量%以下で
    ある請求項1に記載の部品内蔵モジュール。
  15. 【請求項15】 請求項1〜14のいずれかに記載の部
    品内蔵モジュールの製造方法であって、 電気絶縁層の両表面に一体化された配線のうち、少なく
    とも一方の側は配線基板の表面に形成された配線で構成
    し、 前記配線基板に半導体及び電子部品から選ばれる少なく
    とも一つの部品を実装し、 半硬化状態の熱硬化性樹脂からなる電気絶縁層の厚さ方
    向にビアを形成し、 前記配線基板を外側にして前記部品を前記電気絶縁層に
    埋め込み、 前記電気絶縁層を硬化することを含む部品内蔵モジュー
    ルの製造方法。
  16. 【請求項16】 前記半導体を実装前に半導体ウエハで
    研削又は研磨する請求項15に記載の部品内蔵モジュー
    ルの製造方法。
  17. 【請求項17】 前記半導体を実装後に前記半導体を研
    削又は研磨する請求項15に記載の部品内蔵モジュール
    の製造方法。
  18. 【請求項18】 前記前記半導体及び電子部品から選ば
    れる少なくとも一つを前記電気絶縁層に埋設するととも
    に、前記電気絶縁層の硬化を同時に行う請求項15に記
    載の部品内蔵モジュールの製造方法。
JP2002301043A 2001-10-18 2002-10-15 部品内蔵モジュールとその製造方法 Pending JP2003197849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002301043A JP2003197849A (ja) 2001-10-18 2002-10-15 部品内蔵モジュールとその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-320704 2001-10-18
JP2001320704 2001-10-18
JP2002301043A JP2003197849A (ja) 2001-10-18 2002-10-15 部品内蔵モジュールとその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008209266A Division JP4272693B2 (ja) 2001-10-18 2008-08-15 部品内蔵モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2003197849A true JP2003197849A (ja) 2003-07-11

Family

ID=27615552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002301043A Pending JP2003197849A (ja) 2001-10-18 2002-10-15 部品内蔵モジュールとその製造方法

Country Status (1)

Country Link
JP (1) JP2003197849A (ja)

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136391A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体
JP2005142466A (ja) * 2003-11-10 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
JP2006049762A (ja) * 2004-08-09 2006-02-16 Nec Corp 部品内蔵基板及び部品内蔵基板の製造方法
JP2006171978A (ja) * 2004-12-14 2006-06-29 Denso Corp 電子機器の製造方法、基板の製造方法、電子機器及び基板
JP2006295183A (ja) * 2005-04-11 2006-10-26 Stats Chippac Ltd 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
JP2007073866A (ja) * 2005-09-09 2007-03-22 Dainippon Printing Co Ltd 部品内蔵配線板
JP2007103776A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2007110095A (ja) * 2005-09-13 2007-04-26 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
JP2007158228A (ja) * 2005-12-08 2007-06-21 Nichicon Corp 温度補償回路基板
JP2007188920A (ja) * 2006-01-11 2007-07-26 Nec Corp 積層型モジュールおよびその製造方法
JP2007305636A (ja) * 2006-05-09 2007-11-22 Dainippon Printing Co Ltd 部品実装モジュール
WO2007135737A1 (ja) 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007329213A (ja) * 2006-06-07 2007-12-20 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2007335584A (ja) * 2006-06-14 2007-12-27 Ngk Spark Plug Co Ltd 複合基板
JP2008010616A (ja) * 2006-06-29 2008-01-17 Dainippon Printing Co Ltd 部品内蔵配線板
JP2008016651A (ja) * 2006-07-06 2008-01-24 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2008047917A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 電子部品内蔵型多層印刷配線基板及びその製造方法
US7368813B2 (en) 2003-11-10 2008-05-06 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
JP2008135483A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 電子部品内蔵基板およびその製造方法
JP2008283114A (ja) * 2007-05-14 2008-11-20 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法
JP2008306227A (ja) * 2008-09-25 2008-12-18 Panasonic Electric Works Co Ltd 凹凸多層回路板モジュール及びその製造方法
US7485569B2 (en) 2004-12-30 2009-02-03 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded chips and method of fabricating the same
US7517723B2 (en) 2006-01-10 2009-04-14 Samsung Electronics Co., Ltd. Method for fabricating a flip chip system in package
WO2009107342A1 (ja) * 2008-02-25 2009-09-03 パナソニック株式会社 電子部品モジュールの製造方法
US7608480B2 (en) 2004-03-31 2009-10-27 Casio Computer Co., Ltd. Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
JP2009259998A (ja) * 2008-04-16 2009-11-05 Panasonic Corp 電子部品モジュールの製造方法
US7615411B2 (en) 2003-06-03 2009-11-10 Casio Computer Co., Ltd. Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof
JP2010034588A (ja) * 2009-11-09 2010-02-12 Panasonic Corp 回路部品内蔵基板の製造方法
US7667977B2 (en) 2005-07-13 2010-02-23 Panasonic Corporation Mounting board, mounted body, and electronic equipment using the same
JP2010062339A (ja) * 2008-09-04 2010-03-18 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
WO2010067508A1 (ja) * 2008-12-12 2010-06-17 株式会社村田製作所 多層基板およびその製造方法
JP2011071450A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 部品内蔵基板の製造方法
JP2011159799A (ja) * 2010-02-01 2011-08-18 Dainippon Printing Co Ltd パッケージ化半導体装置、パッケージ化半導体装置の製造方法
JP2012094816A (ja) * 2010-09-30 2012-05-17 Dainippon Printing Co Ltd 電圧変換モジュール
US8198541B2 (en) 2006-12-18 2012-06-12 Dai Nippon Printing Co., Ltd. Electronic component built-in wiring board and method for radiating heat generated at the same
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
JP2014503115A (ja) * 2010-12-22 2014-02-06 エプコス アクチエンゲゼルシャフト 表面実装機により真空保持されるようにするための電気モジュール
US8759953B2 (en) 2004-02-13 2014-06-24 Murata Manufacturing Co., Ltd. Electronic component including a shielding metal film disposed on a resin layer
JP2014150265A (ja) * 2014-03-10 2014-08-21 Dainippon Printing Co Ltd 電子モジュール用配線基板
JP2014179452A (ja) * 2013-03-14 2014-09-25 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2015181204A (ja) * 2015-07-10 2015-10-15 大日本印刷株式会社 電子モジュール
JP2017063153A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板
JP2017108019A (ja) * 2015-12-10 2017-06-15 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2020021951A (ja) * 2012-02-24 2020-02-06 日本テキサス・インスツルメンツ合同会社 システムインパッケージ及びその製造方法
EP3644693A1 (en) * 2018-10-23 2020-04-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Surface mounted device in cavity
JP2020119987A (ja) * 2019-01-23 2020-08-06 富士通株式会社 半導体パッケージ及び電子装置
JP2021520652A (ja) * 2018-05-18 2021-08-19 ロジャーズ ジャーマニー ゲーエムベーハーRogers Germany GmbH 電子モジュールとその製造方法
WO2022064704A1 (ja) * 2020-09-28 2022-03-31 昭和電工マテリアルズ株式会社 表面実装型モジュール、及び、回路基板の製造方法
WO2025023027A1 (ja) * 2023-07-24 2025-01-30 日立Astemo株式会社 回路基板

Cited By (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709942B2 (en) 2003-06-03 2010-05-04 Casio Computer Co., Ltd. Semiconductor package, including connected upper and lower interconnections
US7615411B2 (en) 2003-06-03 2009-11-10 Casio Computer Co., Ltd. Semiconductor package including connected upper and lower interconnections, and manufacturing method thereof
JP2005136391A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体
JP2005142178A (ja) * 2003-11-04 2005-06-02 Cmk Corp 電子部品内蔵多層プリント配線板
US7368813B2 (en) 2003-11-10 2008-05-06 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
JP2005142466A (ja) * 2003-11-10 2005-06-02 Casio Comput Co Ltd 半導体装置およびその製造方法
USRE43380E1 (en) 2003-11-10 2012-05-15 Teramikros, Inc. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US7563640B2 (en) 2003-11-10 2009-07-21 Casio Computer Co., Ltd. Semiconductor device including semiconductor element surrounded by an insulating member and wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US7692282B2 (en) 2003-11-10 2010-04-06 Casio Computer Co., Ltd Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US8759953B2 (en) 2004-02-13 2014-06-24 Murata Manufacturing Co., Ltd. Electronic component including a shielding metal film disposed on a resin layer
US7608480B2 (en) 2004-03-31 2009-10-27 Casio Computer Co., Ltd. Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
JP2006049762A (ja) * 2004-08-09 2006-02-16 Nec Corp 部品内蔵基板及び部品内蔵基板の製造方法
JP2006171978A (ja) * 2004-12-14 2006-06-29 Denso Corp 電子機器の製造方法、基板の製造方法、電子機器及び基板
US7485569B2 (en) 2004-12-30 2009-02-03 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded chips and method of fabricating the same
KR101299852B1 (ko) * 2005-04-11 2013-08-23 스태츠 칩팩, 엘티디. 비대칭적으로 배열된 다이 및 몰딩을 포함하는 멀티패키지 모듈
JP2006295183A (ja) * 2005-04-11 2006-10-26 Stats Chippac Ltd 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
US7667977B2 (en) 2005-07-13 2010-02-23 Panasonic Corporation Mounting board, mounted body, and electronic equipment using the same
JP2007073866A (ja) * 2005-09-09 2007-03-22 Dainippon Printing Co Ltd 部品内蔵配線板
JP2007110095A (ja) * 2005-09-13 2007-04-26 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
JP2007103776A (ja) * 2005-10-06 2007-04-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2007158228A (ja) * 2005-12-08 2007-06-21 Nichicon Corp 温度補償回路基板
WO2007069427A1 (ja) * 2005-12-15 2007-06-21 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュールとその製造方法
US7776650B2 (en) 2006-01-10 2010-08-17 Samsung Electronics Co., Ltd. Method for fabricating a flip chip system in package
US7517723B2 (en) 2006-01-10 2009-04-14 Samsung Electronics Co., Ltd. Method for fabricating a flip chip system in package
JP2007188920A (ja) * 2006-01-11 2007-07-26 Nec Corp 積層型モジュールおよびその製造方法
JP2007305636A (ja) * 2006-05-09 2007-11-22 Dainippon Printing Co Ltd 部品実装モジュール
US8737085B2 (en) 2006-05-24 2014-05-27 Dai Nippon Printing Co., Ltd. Wiring board with a built-in component and method for manufacturing the same
WO2007135737A1 (ja) 2006-05-24 2007-11-29 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007329213A (ja) * 2006-06-07 2007-12-20 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2007335584A (ja) * 2006-06-14 2007-12-27 Ngk Spark Plug Co Ltd 複合基板
JP2008010616A (ja) * 2006-06-29 2008-01-17 Dainippon Printing Co Ltd 部品内蔵配線板
JP2008016651A (ja) * 2006-07-06 2008-01-24 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法。
JP2008047917A (ja) * 2006-08-17 2008-02-28 Samsung Electro Mech Co Ltd 電子部品内蔵型多層印刷配線基板及びその製造方法
JP2008135483A (ja) * 2006-11-27 2008-06-12 Matsushita Electric Works Ltd 電子部品内蔵基板およびその製造方法
US8198541B2 (en) 2006-12-18 2012-06-12 Dai Nippon Printing Co., Ltd. Electronic component built-in wiring board and method for radiating heat generated at the same
JP2008283114A (ja) * 2007-05-14 2008-11-20 Dainippon Printing Co Ltd 電子部品実装配線板、及び電子部品実装配線板の電磁ノイズ除去方法
US8987901B2 (en) 2007-11-01 2015-03-24 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
US8350388B2 (en) 2007-11-01 2013-01-08 Dai Nippon Printing Co., Ltd. Component built-in wiring board and manufacturing method of component built-in wiring board
WO2009107342A1 (ja) * 2008-02-25 2009-09-03 パナソニック株式会社 電子部品モジュールの製造方法
JPWO2009107342A1 (ja) * 2008-02-25 2011-06-30 パナソニック株式会社 電子部品モジュールの製造方法
JP2009259998A (ja) * 2008-04-16 2009-11-05 Panasonic Corp 電子部品モジュールの製造方法
JP2010062339A (ja) * 2008-09-04 2010-03-18 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008306227A (ja) * 2008-09-25 2008-12-18 Panasonic Electric Works Co Ltd 凹凸多層回路板モジュール及びその製造方法
WO2010067508A1 (ja) * 2008-12-12 2010-06-17 株式会社村田製作所 多層基板およびその製造方法
JP2011071450A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 部品内蔵基板の製造方法
JP2010034588A (ja) * 2009-11-09 2010-02-12 Panasonic Corp 回路部品内蔵基板の製造方法
JP2011159799A (ja) * 2010-02-01 2011-08-18 Dainippon Printing Co Ltd パッケージ化半導体装置、パッケージ化半導体装置の製造方法
US8592689B2 (en) 2010-09-30 2013-11-26 Dai Nippon Printing Co., Ltd. Voltage conversion module
JP2012094816A (ja) * 2010-09-30 2012-05-17 Dainippon Printing Co Ltd 電圧変換モジュール
JP2014503115A (ja) * 2010-12-22 2014-02-06 エプコス アクチエンゲゼルシャフト 表面実装機により真空保持されるようにするための電気モジュール
JP2020021951A (ja) * 2012-02-24 2020-02-06 日本テキサス・インスツルメンツ合同会社 システムインパッケージ及びその製造方法
JP7132467B2 (ja) 2012-02-24 2022-09-07 テキサス インスツルメンツ インコーポレイテッド システムインパッケージ及びその製造方法
JP2014179452A (ja) * 2013-03-14 2014-09-25 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014150265A (ja) * 2014-03-10 2014-08-21 Dainippon Printing Co Ltd 電子モジュール用配線基板
JP2015181204A (ja) * 2015-07-10 2015-10-15 大日本印刷株式会社 電子モジュール
JP2017063153A (ja) * 2015-09-25 2017-03-30 京セラ株式会社 配線基板
JP2017108019A (ja) * 2015-12-10 2017-06-15 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2021520652A (ja) * 2018-05-18 2021-08-19 ロジャーズ ジャーマニー ゲーエムベーハーRogers Germany GmbH 電子モジュールとその製造方法
JP7241163B2 (ja) 2018-05-18 2023-03-16 ロジャーズ ジャーマニー ゲーエムベーハー 電子モジュールとその製造方法
EP3644693A1 (en) * 2018-10-23 2020-04-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Surface mounted device in cavity
JP2020119987A (ja) * 2019-01-23 2020-08-06 富士通株式会社 半導体パッケージ及び電子装置
JP7192523B2 (ja) 2019-01-23 2022-12-20 富士通株式会社 半導体パッケージ及び電子装置
WO2022064704A1 (ja) * 2020-09-28 2022-03-31 昭和電工マテリアルズ株式会社 表面実装型モジュール、及び、回路基板の製造方法
WO2025023027A1 (ja) * 2023-07-24 2025-01-30 日立Astemo株式会社 回路基板

Similar Documents

Publication Publication Date Title
JP4272693B2 (ja) 部品内蔵モジュールの製造方法
JP2003197849A (ja) 部品内蔵モジュールとその製造方法
KR100507791B1 (ko) 부품 내장 모듈과 그 제조 방법
JP3553043B2 (ja) 部品内蔵モジュールとその製造方法
JP3375555B2 (ja) 回路部品内蔵モジュールおよびその製造方法
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
JP3598060B2 (ja) 回路部品内蔵モジュール及びその製造方法並びに無線装置
KR100478984B1 (ko) 절연 시트 및 다층배선 기판과 그 제조방법
JP2003188340A (ja) 部品内蔵モジュールとその製造方法
JP2002134653A (ja) 半導体装置とその製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
JP4606685B2 (ja) 回路部品内蔵モジュール
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
JP2001308470A (ja) 回路部品モジュール及びその製造方法
JP4503349B2 (ja) 電子部品実装体及びその製造方法
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2004055967A (ja) 電子部品内蔵基板の製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2005051204A (ja) 電気部品実装モジュールおよびその製造方法
JP2003298213A (ja) プリント配線板とその製造方法
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP2007221117A (ja) 部品内蔵基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080926

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081031