JP2003177161A

JP2003177161A - Ａｄ変換器、試験装置及び試験方法

Info

Publication number: JP2003177161A
Application number: JP2001377433A
Authority: JP
Inventors: Koji Asami; 幸司浅見
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-12-11
Filing date: 2001-12-11
Publication date: 2003-06-27

Abstract

(57)【要約】【課題】アナログ信号を出力する電子デバイスのテス
トコストを低減する。【解決手段】予め定められた第１閾電圧及び当該第１
閾電圧と異なる第２閾電圧を生成する閾電圧生成部と、
被変換信号が示す電位を第１閾電圧と比較した結果を、
第１比較信号として出力する第１コンパレータと、被変
換信号が示す電位を第２閾電圧と比較した結果を、第２
比較信号として出力する第２コンパレータと、被変換信
号を、第１コンパレータ及び第２コンパレータの一方に
供給するか、双方に供給するかを切換える切換部と、第
１比較信号及び第２比較信号に基づいて、被変換信号の
電位を示すディジタル変換信号を生成する信号処理部と
を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＤ変換器、試験
装置及び試験方法に関する。特に本発明は、電子デバイ
スを試験する試験装置に関する。

【０００２】

【従来の技術】従来の試験装置において、アナログ信号
を出力する電子デバイスを試験する場合、試験装置は、
当該アナログ信号をＡＤ変換するアナログユニットを介
して当該アナログ信号を受け取っていた。アナログユニ
ットは、当該アナログ信号をＡＤ変換したディジタル信
号を試験装置に供給する。試験装置は、当該ディジタル
信号に基づいて電子デバイスの良否を判定していた。

【０００３】

【発明が解決しようとする課題】しかし、アナログユニ
ットは高価であるため、アナログ信号を出力する電子デ
バイスの試験に必要な装置コストは上昇する。そのた
め、安価な民生用電子デバイス生産においては、当該装
置コストの上昇に伴うテストコストの増大が問題であっ
た。

【０００４】そこで本発明は、上記の課題を解決するこ
とのできるＡＤ変換器、試験装置及び試験方法を提供す
ることを目的とする。この目的は特許請求の範囲におけ
る独立項に記載の特徴の組み合わせにより達成される。
また従属項は本発明の更なる有利な具体例を規定する。

【０００５】

【課題を解決するための手段】即ち、本発明の第１の形
態によると、予め定められた第１閾電圧及び第１閾電圧
と異なる第２閾電圧を生成する閾電圧生成部と、アナロ
グ信号である被変換信号が示す電位を第１閾電圧と比較
した結果を、第１比較信号として出力する第１コンパレ
ータと、被変換信号が示す電位を第２閾電圧と比較した
結果を、第２比較信号として出力する第２コンパレータ
と、被変換信号を、第１コンパレータ及び第２コンパレ
ータの一方に供給するか、双方に供給するかを切換える
切換部と、第１比較信号及び第２比較信号に基づいて、
被変換信号の電位を示すディジタル信号であるディジタ
ル変換信号を生成する信号処理部とを備えることを特徴
とするＡＤ変換器を提供する。更に、ＡＤ変換器は、第
１比較信号の値を格納する格納部を備えるのが好まし
い。

【０００６】ＡＤ変換器は、予め定められた第１閾電圧
を生成する閾電圧生成部と、被変換信号が示す電位を第
１閾電圧と比較した結果を、第１比較信号として出力す
る第１コンパレータと、第１比較信号の値を格納する格
納部と、格納部が格納する第１比較信号の値に基づい
て、ディジタル変換信号を生成する信号処理部とを備え
てもよい。

【０００７】更に、閾電圧生成部は、第１閾電圧と異な
る第２閾電圧を更に生成し、第１コンパレータは、被変
換信号が示す電位を第２閾電圧と比較した結果を、第２
比較信号として出力し、信号処理部は、格納部が格納す
る第１比較信号の値及び第２比較信号に基づいて、ディ
ジタル変換信号を生成するのが好ましい。更に、閾電圧
生成部は、第１比較信号に基づいて、第２閾電圧を生成
するのが好ましい。

【０００８】更に、閾電圧生成部は、第１比較信号及び
第２比較信号に基づいて、第３閾電圧を更に生成し、第
１コンパレータは、被変換信号が示す電位を第３閾電圧
と比較した結果を、第３比較信号として出力し、信号処
理部は、第３比較信号に基づいて、ディジタル変換信号
の値を変更してよい。更に、ＡＤ変換器は、アナログ信
号にディザ信号を加算したディザ被変換信号を生成する
ディザ加算部を備え、第１コンパレータはディザ被変換
信号を被変換信号として受け取ってよい。

【０００９】更に、閾電圧生成部は、第１閾電圧と異な
る第２閾電圧を生成し、ＡＤ変換器は、被変換信号が示
す電位を第２閾電圧と比較した結果を、第２比較信号と
して出力する第２コンパレータを備え、信号処理部は、
第２比較信号に更に基づいて、ディジタル変換信号を生
成してよい。

【００１０】更に、閾電圧生成部は、第１閾電圧及び第
２閾電圧と異なり、かつ互いに異なる第３閾電圧及び第
４閾電圧を更に生成し、第１コンパレータは、被変換信
号が示す電位を、第１閾電圧及び第３閾電圧のそれぞれ
と比較した結果を、それぞれ第１比較信号及び第３比較
信号として出力し、第２コンパレータは、被変換信号が
示す電位を、第２閾電圧及び第４閾電圧のそれぞれと比
較した結果を、それぞれ第２比較信号及び第４比較信号
として出力し、信号処理部は、第１比較信号、第２比較
信号、第３比較信号及び第４比較信号に基づいて、ディ
ジタル変換信号を生成してよい。更に、閾電圧生成部
は、第１比較信号及び第２比較信号に基づいて、第３閾
電圧及び第４閾電圧を生成するのが好ましい。

【００１１】更に、ＡＤ変換器は、アナログ信号にディ
ザ信号を加算したディザ被変換信号を生成するディザ加
算部を備え、第１コンパレータ及び第２コンパレータは
ディザ被変換信号を被変換信号として受け取ってよい。

【００１２】更に、第１コンパレータは、予め定められ
た一のタイミングにおいて、被変換信号が示す電位を第
１閾電圧と比較した結果を、第１比較信号として出力
し、第２コンパレータは、当該一のタイミングにおい
て、被変換信号が示す電位を第２閾電圧と比較した結果
を、第２比較信号として出力し、ＡＤ変換器は、予め定
められた他のタイミングにおいて、被変換信号が示す電
位を第１閾電圧と比較した結果を、第３比較信号として
出力する第３コンパレータと、当該他のタイミングにお
いて、被変換信号が示す電位を第２閾電圧と比較した結
果を、第４比較信号として出力する第４コンパレータと
を更に備え、信号処理部は、第１比較信号、第２比較信
号、第３比較信号及び第４比較信号に基づいて、ディジ
タル変換信号を生成してよい。

【００１３】更に、アナログ信号に一のディザ信号を加
算した第１ディザ被変換信号及びアナログ信号に他のデ
ィザ信号を加算した第２ディザ被変換信号を生成するデ
ィザ加算部を更に備え、第１コンパレータ及び第２コン
パレータは、第１ディザ被変換信号を被変換信号として
受け取り、第３コンパレータ及び第４コンパレータは、
第２ディザ被変換信号を被変換信号として受け取ってよ
い。

【００１４】また、本発明の第２の形態によると、電子
デバイスに入力されるべき入力パターン信号を生成する
パターン発生部と、電子デバイスと電気的に接触し、パ
ターン発生部が生成した入力パターン信号を電子デバイ
スに供給し、入力パターン信号に基づいて電子デバイス
が出力する第１出力パターン信号を受け取る信号入出力
部と、電子デバイスが出力する第１出力パターン信号を
被変換信号として受け取り、第１出力パターン信号の電
位を示すディジタル信号であるディジタル変換信号を生
成する信号変換部と、ディジタル変換信号に基づいて、
電子デバイスの良否を判定する判定部とを備え、信号変
換部は、予め定められた第１閾電圧及び第１閾電圧と異
なる第２閾電圧を生成する閾電圧生成部と、被変換信号
が示す電位を第１閾電圧と比較した結果を、第１比較信
号として出力する第１コンパレータと、被変換信号が示
す電位を第２閾電圧と比較した結果を、第２比較信号と
して出力する第２コンパレータと、被変換信号を、第１
コンパレータ及び第２コンパレータの一方に供給する
か、双方に供給するかを切換える切換部と、第１比較信
号及び第２比較信号に基づいて、ディジタル変換信号を
生成する信号処理部とを有することを特徴とする試験装
置を提供する。

【００１５】更に、電子デバイスがアナログ信号を第１
出力パターン信号として出力した場合、切換部は、第１
出力パターン信号を第１コンパレータ及び第２コンパレ
ータの双方に供給し、電子デバイスがディジタル信号を
第１出力パターン信号として出力した場合、切換部は、
第１出力パターン信号を第１コンパレータ及び第２コン
パレータの一方に供給するのが好ましい。

【００１６】更に、電子デバイスは、第１出力パターン
信号を出力する第１端子と、入力パターン信号に基づく
第２出力パターン信号を更に出力する第２端子を有し、
パターン発生部がアナログ試験用の入力パターン信号を
生成した場合、電子デバイスはアナログ信号を第１出力
パターン信号として出力し、パターン発生部がディジタ
ル試験用の入力パターン信号を生成した場合、電子デバ
イスはディジタル信号を第１出力パターン信号として出
力し、切換部は第２出力パターン信号を第１コンパレー
タ及び第２コンパレータの他方に供給するのが好まし
い。

【００１７】試験装置は、電子デバイスに入力されるべ
き入力パターン信号を生成するパターン発生部と、電子
デバイスと電気的に接触し、パターン発生部が生成した
入力パターン信号を電子デバイスに供給し、入力パター
ン信号に基づいて電子デバイスが出力する第１出力パタ
ーン信号を受け取る信号入出力部と、電子デバイスが出
力する第１出力パターン信号を被変換信号として受け取
り、第１出力パターン信号の電位を示すディジタル信号
であるディジタル変換信号を生成する信号変換部と、デ
ィジタル変換信号に基づいて、電子デバイスの良否を判
定する判定部とを備え、信号変換部は、予め定められた
第１閾電圧を生成する閾電圧生成部と、被変換信号が示
す電位を第１閾電圧と比較した結果を、第１比較信号と
して出力する第１コンパレータと、第１比較信号の値を
格納する格納部と、格納部が格納する第１比較信号の値
に基づいて、ディジタル変換信号を生成する信号処理部
とを有してもよい。

【００１８】また、本発明の第３の形態によると、電子
デバイスに入力されるべき入力パターン信号を生成する
パターン発生段階と、パターン発生段階が生成した入力
パターン信号を電子デバイスに供給し、入力パターン信
号に基づいて電子デバイスが出力する第１出力パターン
信号を受け取る信号入出力段階と、電子デバイスが出力
する第１出力パターン信号を被変換信号として受け取
り、第１出力パターン信号の電位を示すディジタル信号
であるディジタル変換信号を生成する信号変換段階と、
ディジタル変換信号に基づいて、電子デバイスの良否を
判定する判定段階とを備え、信号変換段階は、予め定め
られた第１閾電圧及び第１閾電圧と異なる第２閾電圧を
生成する閾電圧生成段階と、被変換信号が示す電位を第
１閾電圧と比較した結果を、第１比較信号として出力す
る第１比較段階と、被変換信号が示す電位を第２閾電圧
と比較した結果を、第２比較信号として出力する第２比
較段階と、被変換信号を、第１比較段階及び第２比較段
階の一方に供給するか、双方に供給するかを切換える切
換段階と、第１比較信号及び第２比較信号に基づいて、
ディジタル変換信号を生成する信号処理段階とを有する
ことを特徴とする試験方法を提供する。

【００１９】試験方法は、電子デバイスに入力されるべ
き入力パターン信号を生成するパターン発生段階と、パ
ターン発生段階が生成した入力パターン信号を電子デバ
イスに供給し、入力パターン信号に基づいて電子デバイ
スが出力する第１出力パターン信号を受け取る信号入出
力段階と、電子デバイスが出力する第１出力パターン信
号を被変換信号として受け取り、第１出力パターン信号
の電位を示すディジタル信号であるディジタル変換信号
を生成する信号変換段階と、ディジタル変換信号に基づ
いて、電子デバイスの良否を判定する判定段階とを備
え、信号変換段階は、予め定められた第１閾電圧を生成
する閾電圧生成段階と、被変換信号が示す電位を第１閾
電圧と比較した結果を、第１比較信号として出力する第
１比較段階と、第１比較信号の値を格納する格納段階
と、格納段階が格納した第１比較信号の値に基づいて、
ディジタル変換信号を生成する信号処理段階とを有して
もよい。

【００２０】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。

【００２１】

【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。

【００２２】図１は、本発明の一実施形態に係る試験装
置１００を示す。試験装置１００は、電子デバイス１１
０を試験する試験装置であって、パターン発生部１０
４、信号入出力部１０６、判定部１０８及び信号変換部
１０２を備える。試験装置１００は、例えばＳＯＣ（Ｓ
ｙｓｔｅｍＯｎＣｈｉｐ）ＬＳＩを試験するＬＳＩ
テスタであってよい。

【００２３】パターン発生部１０４は、電子デバイス１
１０に入力されるべき入力パターン信号ＩＰＳを生成す
る。パターン発生部１０４は、電子デバイス１１０の入
力特性に応じて入力パターン信号ＩＰＳを生成するのが
好ましい。信号入出力部１０６は、電子デバイス１１０
と電気的に接触し、パターン発生部１０４が生成した入
力パターン信号ＩＰＳを電子デバイス１１０に供給し、
入力パターン信号ＩＰＳに基づいて電子デバイス１１０
が出力する第１出力パターン信号ＯＰＳ１を受け取る。
信号変換部１０２は、電子デバイス１１０が出力する第
１出力パターン信号ＯＰＳ１を被変換信号として受け取
り、第１出力パターン信号ＯＰＳ１の電位を示すディジ
タル信号であるディジタル変換信号ＤＣＳを生成する。
判定部１０８は、ディジタル変換信号ＤＣＳに基づい
て、電子デバイス１１０の良否を判定する。

【００２４】ここで、電子デバイスとは、電流又は電圧
に応じて所定の作用を行う部品をいい、例えば、ＩＣ
（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）やＬＳＩ
（Ｌａｒｇｅ-ＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣ
ｉｒｃｕｉｔ）のような能動素子を有する半導体部品を
含む。更に、これらの部品はウェハに設けられた状態で
あってもよく、また、これら部品を結合して一つのパッ
ケージに収めた部品や、これら部品をプリント基板に装
着して所定の機能を実現したブレッドボード等の部品も
含む。

【００２５】本実施形態において、電子デバイス１１０
は、ＳＯＣＬＳＩである。電子デバイス１１０は、入
力パターン信号ＩＰＳ基づく第１出力パターン信号ＯＰ
Ｓ１として、アナログ信号又はディジタル信号を出力す
る。電子デバイス１１０は、例えばメモリデバイス、演
算装置、発振器、又は変調器であってもよい。

【００２６】以下、パターン発生部１０４がアナログ試
験用の入力パターン信号ＩＰＳを生成した場合（以下、
アナログ試験時という）及びパターン発生部１０４がデ
ィジタル試験用の入力パターン信号ＩＰＳを生成した場
合（以下ディジタル試験時という）における、電子デバ
イス１１０の動作について、それぞれ説明する。

【００２７】アナログ試験時において、電子デバイス１
１０は、アナログ信号を第１出力パターン信号ＯＰＳ１
として出力する。電子デバイス１１０は、例えば、第１
出力パターン信号ＯＰＳ１として正弦波又は変調波を出
力してよい。別の実施例において、電子デバイス１１０
は、第１出力パターン信号ＯＰＳ１として電子デバイス
１１０が有する基準電圧発生回路が生成する基準電位を
出力してよい。あるいは、電子デバイス１１０は、第１
出力パターン信号ＯＰＳ１として、電子デバイス１１０
が有するチャージポンプが生成する昇圧電圧を出力して
もよい。あるいは、電子デバイス１１０は、第１出力パ
ターン信号ＯＰＳ１としてＩ／Ｏ出力レベルを出力して
もよい。

【００２８】ディジタル試験時において、本実施形態の
電子デバイス１１０は、入力パターン信号ＩＰＳに基づ
く複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）
を出力する。電子デバイス１１０は、ディジタル信号を
複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）と
して出力する。電子デバイス１１０は、複数の出力パタ
ーン信号（ＯＰＳ１〜ＯＰＳ２５５）として電子デバイ
ス１１０が格納するデータを出力してよい。電子デバイ
ス１１０は、複数の出力パターン信号（ＯＰＳ１〜ＯＰ
Ｓ２５５）として入力パターン信号ＩＰＳに基づく演算
結果を出力してよい。電子デバイス１１０は、当該デー
タ又は当該演算結果を、複数の出力パターン信号（ＯＰ
Ｓ１〜ＯＰＳ２５５）の一部として出力してもよい。例
えば、電子デバイス１１０は、当該データ又は当該演算
結果を、複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ
８）として出力してよい。電子デバイス１１０は、複数
の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）のそれ
ぞれを出力する第１端子〜第２５５端子を有してよい。
例えば、電子デバイス１１０は、第１出力パターン信号
ＯＰＳ１を出力する第１端子と、第２出力パターン信号
ＯＰＳ２を出力する第２端子を有してよい。

【００２９】以下、信号変換部１０２について更に詳し
く説明する。信号変換部１０２は、アナログ試験時に
は、電子デバイス１１０がアナログ信号として出力する
第１出力パターン信号ＯＰＳ１を被変換信号として受け
取り、当該アナログ信号の電位を示すディジタル信号で
あるディジタル変換信号ＤＣＳを生成する。信号変換部
１０２はＡＤ変換器の機能を有してよい。信号変換部１
０２は、ディジタル試験時には、電子デバイス１１０が
ディジタル信号として出力する複数の出力パターン信号
（ＯＰＳ１〜ＯＰＳ２５５）の論理値を出力する。信号
変換部１０２は、切換部２０６、複数のコンパレータ
（２０４-１〜２０４-２５５）、閾電圧生成部２０２、
格納部２１０及び信号処理部２０８を有する。

【００３０】切換部２０６は、複数のコンパレータ（２
０４-１〜２０４-２５５）のそれぞれに対し、複数の出
力パターン信号（ＯＰＳ１〜ＯＰＳ２５５）のいずれを
供給するかを切換える。切換部２０６は、アナログ試験
時には、複数のコンパレータ（２０４-１〜２０４-２５
５）のそれぞれに第１出力パターン信号ＯＰＳ１を供給
する。切換部２０６は、ディジタル試験時には、コンパ
レータ２０４-ｎ（ｎは、１≦ｎ≦２５５を満たす整数
である）に出力パターン信号ＯＰＳｎを供給する。切換
部２０６は、第１出力パターン信号ＯＰＳ１を、第１コ
ンパレータ２０４-１及び第２コンパレータ２０４-２の
一方に供給するか、双方に供給するかを切換えてよい。
この場合、切換部２０６は、アナログ試験時において、
第１出力パターン信号ＯＰＳ１を第１コンパレータ２０
４-１及び第２コンパレータ２０４-２の双方に供給す
る。切換部２０６は、ディジタル試験時において、第１
出力パターン信号ＯＰＳ１を第１コンパレータ２０４-
１及び第２コンパレータ２０４-２の一方に供給する。
切換部２０６は、第２出力パターン信号ＯＰＳ２を第１
コンパレータ２０４-１及び第２コンパレータ２０４-２
の他方に供給する。

【００３１】切換部２０６は、複数のコンパレータ（２
０４-１〜２０４-２５５）にそれぞれ対応する複数の入
力切換器（６２-１〜６２-２５５）を含む。入力切換器
６２-ｎは、アナログ試験時には第１出力パターン信号
ＯＰＳ１をコンパレータ２０４-ｎに供給する。入力切
換器６２-ｎは、ディジタル試験時には出力パターン信
号ＯＰＳｎをコンパレータ２０４-ｎに供給する。

【００３２】コンパレータ２０４-ｎは、アナログ試験
時には、第１出力パターン信号ＯＰＳ１が示す電位を閾
電圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰＳｎとし
て出力する。コンパレータ２０４-ｎは、ディジタル試
験時には、出力パターン信号ＯＰＳｎが示す電位を閾電
圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰＳｎとして
出力する。コンパレータ２０４-ｎは、閾電圧Ｖｔｈ
(ｎ)を閾電圧生成部２０２から受け取ってよい。

【００３３】例えば、第２コンパレータ２０４-２は、
アナログ試験時には、第１出力パターン信号ＯＰＳ１が
示す電位を第２閾電圧Ｖｔｈ２と比較した結果を、第２
比較信号ＣＰＳ２として出力する。第２コンパレータ２
０４-２は、ディジタル試験時には、第２出力パターン
信号ＯＰＳ２が示す電位を第２閾電圧Ｖｔｈ２と比較し
た結果を、第２比較信号ＣＰＳ２として出力する。第１
コンパレータ２０４-１は、アナログ試験時及びディジ
タル試験時において、第１出力パターン信号ＯＰＳ１が
示す電位を第１閾電圧Ｖｔｈ１と比較した結果を、第１
比較信号ＣＰＳ１として出力する。コンパレータ２０４
-ｎは、試験装置１００が備える一のＤＵＴ端子に対応
し、ディジタル試験時に当該ＤＵＴ端子が受け取るディ
ジタル信号の論理値を判定するドライバ・コンパレータ
であってよい。

【００３４】閾電圧生成部２０２は、複数の閾電圧（Ｖ
ｔｈ１〜Ｖｔｈ２５５）を生成する。閾電圧生成部２０
２は、閾電圧Ｖｔｈ(ｎ)をコンパレータ２０４-ｎに供
給する。格納部２１０は、複数の比較信号（ＣＰＳ１〜
ＣＰＳ２５５）のそれぞれの値を格納する。信号処理部
２０８は、格納部２１０が記憶する複数の比較信号（Ｃ
ＰＳ１〜ＣＰＳ２５５）のそれぞれの値に基づいてディ
ジタル変換信号ＤＣＳを生成する。別の実施例におい
て、信号処理部２０８は、格納部２１０が格納する第１
比較信号ＣＰＳ１の値及び第２比較信号ＣＰＳ２に基づ
いて、ディジタル変換信号ＤＣＳを生成してよい。ある
いは、信号処理部２０８は、第１比較信号ＣＰＳ１及び
第２比較信号ＣＰＳ２に基づいて、ディジタル変換信号
ＤＣＳを生成してもよい。

【００３５】次に、本実施形態における試験装置１００
のアナログ試験時及びディジタル試験時の動作について
それぞれ説明する。アナログ試験時において、パターン
発生部１０４は、アナログ試験用の入力パターン信号Ｉ
ＰＳを生成する。電子デバイス１１０は、信号入出力部
１０６を介して入力パターン信号ＩＰＳを受け取る。電
子デバイス１１０は、入力パターン信号ＩＰＳに基づい
て第１出力パターン信号ＯＰＳ１を出力する。信号入出
力部１０６は、電子デバイス１１０から受け取る第１出
力パターン信号ＯＰＳ１を信号変換部１０２に供給す
る。信号変換部１０２は、第１出力パターン信号ＯＰＳ
１をＡＤ変換した結果をディジタル変換信号ＤＣＳとし
て出力する。判定部１０８は、ディジタル変換信号ＤＣ
Ｓを入力信号として受け取り、当該ＡＤ変換の結果と当
該ＡＤ変換の期待値とを比較することで電子デバイス１
１０の良否を判定する。

【００３６】ディジタル試験時において、パターン発生
部１０４は、ディジタル試験用の入力パターン信号ＩＰ
Ｓを生成する。電子デバイス１１０は、入力パターン信
号ＩＰＳに基づいて複数の出力パターン信号（ＯＰＳ１
〜ＯＰＳ２５５）を出力する。信号入出力部１０６は、
電子デバイス１１０から受け取る複数の出力パターン信
号（ＯＰＳ１〜ＯＰＳ２５５）を信号変換部１０２に供
給する。信号変換部１０２は、複数の出力パターン信号
（ＯＰＳ１〜ＯＰＳ２５５）に基づく信号を判定部１０
８に供給する。本実施形態において、信号変換部１０２
は、複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ２５
５）のそれぞれの論理値を判定部１０８に供給する。判
定部１０８は、当該論理値を期待値と比較することで電
子デバイス１１０の良否を判定する。

【００３７】以下、アナログ試験時及びディジタル試験
時の信号変換部１０２の動作をそれぞれ更に詳細に説明
する。最初にアナログ試験時の信号変換部１０２の動作
を説明する。

【００３８】アナログ試験時において、切換部２０６
は、第１出力パターン信号ＯＰＳ１を複数のコンパレー
タ（２０４-１〜２０４-２５５）のそれぞれに供給す
る。コンパレータ２０４-ｎは、第１出力パターン信号
ＯＰＳ１が示す電位を閾電圧Ｖｔｈ(ｎ)と比較した結果
を比較信号ＣＰＳｎとして出力する。コンパレータ２０
４-ｎは、第１出力パターン信号ＯＰＳ１が示す電位が
閾電圧Ｖｔｈ(ｎ)より大である場合、比較信号ＣＰＳｎ
として論理値１を出力してよい。コンパレータ２０４-
ｎは、第１出力パターン信号ＯＰＳ１が示す電位が閾電
圧Ｖｔｈ(ｎ)より小である場合、比較信号ＣＰＳｎとし
て論理値０を出力してよい。

【００３９】閾電圧生成部２０２は、それぞれ異なる電
位を示す複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を生
成するのが好ましい。例えば、閾電圧生成部２０２は、
予め定められた第１閾電圧Ｖｔｈ１及び第１閾電圧Ｖｔ
ｈ１と異なる第２閾電圧Ｖｔｈ２を生成する。閾電圧生
成部２０２は、それぞれが示す電位が等間隔で異なる複
数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を出力するのが
好ましい。本実施形態において、閾電圧生成部２０２
は、閾電圧Ｖｔｈ(ｍ)（ｍは、２≦ｍ≦２５５を満たす
整数である）として、閾電圧Ｖｔｈ(ｍ-１)より予め定
められた電圧Δvだけ高い電位を示す信号を出力する。

【００４０】格納部２１０は、複数のコンパレータ（２
０４-１〜２０４-２５５）が出力する複数の比較信号
(ＣＰＳ１〜ＣＰＳ２５５)のそれぞれの値を格納する。
信号処理部２０８は、格納部２１０から受け取る複数の
比較信号(ＣＰＳ１〜ＣＰＳ２５５)の値に基づいてディ
ジタル変換信号ＤＣＳを生成する。別の実施例におい
て、信号処理部２０８は、複数の比較信号(ＣＰＳ１〜
ＣＰＳ２５５)を複数のコンパレータ（２０４-１〜２０
４-２５５）から受け取ってもよい。信号処理部２０８
は、例えば、複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)
のうち、論理値１を示す比較信号ＣＰＳの数をディジタ
ル変換信号ＤＣＳとして出力する。信号処理部２０８
は、複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)のそれぞ
れ値と、ディジタル変換信号ＤＣＳの値との対応を記憶
するＲＯＭを含んでもよい。この場合、信号処理部２０
８は、複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)に基づ
くアドレス信号を生成し、当該ＲＯＭに供給してよい。
当該ROMは、当該アドレス信号が示す領域に、当該複数
の比較信号(ＣＰＳ１〜ＣＰＳ２５５)が示す値に対応す
るディジタル変換信号ＤＣＳの値を記憶するのが好まし
い。

【００４１】続いて、ディジタル試験時の信号変換部１
０２の動作を説明する。ディジタル試験時において、切
換部２０６は、複数の出力パターン信号（ＯＰＳ１〜Ｏ
ＰＳ２５５）のそれぞれを、複数のコンパレータ（２０
４-１〜２０４-２５５）のそれぞれに供給する。すなわ
ち、切換部２０６は、出力パターン信号ＯＰＳｎをコン
パレータ２０４-ｎに供給する。例えば、切換部２０６
は、第１出力パターン信号ＯＰＳ１を第１コンパレータ
２０４-１に供給し、第２出力パターン信号ＯＰＳ２を
第２コンパレータ２０４-２に供給する。

【００４２】コンパレータ２０４-ｎは、出力パターン
信号ＯＰＳｎが示す電位を閾電圧Ｖｔｈ(ｎ)と比較した
結果を比較信号ＣＰＳｎとして出力する。コンパレータ
２０４-ｎは、閾電圧Ｖｔｈ(ｎ)として、閾電圧Ｖｔｈ
１と同じ電位を受け取るのが好ましい。本実施形態にお
いて、コンパレータ２０４-ｎは、閾電圧Ｖｔｈ(ｎ)を
基準として、出力パターン信号ＯＰＳｎの論理値を判定
する。コンパレータ２０４-ｎは、当該論理値を比較信
号ＣＰＳｎとして出力する。コンパレータ２０４-ｎ
は、出力パターン信号ＯＰＳｎが示す電位が閾電圧Ｖｔ
ｈ(ｎ)より大である場合、比較信号ＣＰＳｎとして論理
値１を出力してよい。コンパレータ２０４-ｎは、出力
パターン信号ＯＰＳｎが示す電位が閾電圧Ｖｔｈ(ｎ)よ
り小である場合、比較信号ＣＰＳｎとして論理値０を出
力してよい。

【００４３】閾電圧生成部２０２は、それぞれ同じ電位
を示す複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を生成
してよい。本実施形態において、閾電圧生成部２０２
は、閾電圧Ｖｔｈ(ｍ)として、閾電圧Ｖｔｈ１と同じ電
位を示す信号を出力する。閾電圧生成部２０２は、ディ
ジタル試験時における閾電圧Ｖｔｈ１として、アナログ
試験時における閾電圧Ｖｔｈ１と異なる電位を示す信号
を出力してもよい。格納部２１０は、複数の出力パター
ン信号（ＯＰＳ１〜ＯＰＳ２５５）のそれぞれの論理値
を格納する。信号処理部２０８は、格納部２１０が格納
する当該論理値を判定部１０８に供給する。

【００４４】以上説明したように、本実施形態におい
て、試験装置１００は、ディジタル試験時にディジタル
信号の論理値を判定するコンパレータを用い、アナログ
信号をＡＤ変換する。そのため、本実施形態によれば、
アナログ信号を出力する電子デバイスの試験に必要な装
置コストを低減することができる。更には、本実施形態
によれば、当該装置コストの低減により、アナログ信号
を出力する電子デバイスのテストコストを低減すること
ができる。

【００４５】別の実施例において、信号変換部１０２
は、アナログ試験時の第１出力パターン信号ＯＰＳ１に
ディザ信号を加算したディザ被変換信号を生成するディ
ザ加算部を更に有してよい。ディザ加算部は、ランダム
な雑音信号を第１出力パターン信号ＯＰＳ１に加算した
信号を当該ディザ被変換信号として出力してよい。本例
において、アナログ試験時のコンパレータ２０４-ｎ
は、当該ディザ被変換信号が示す電位を閾電圧Ｖｔｈ
(ｎ)と比較した結果を比較信号ＣＰＳｎとして出力す
る。例えば、第１コンパレータ２０４-１及び第２コン
パレータ２０４-２は当該ディザ被変換信号を被変換信
号として受け取る。信号処理部２０８は、加算したディ
ザ信号及び複数の比較信号（ＣＰＳ１〜ＣＰＳ２５５）
に基づいてディジタル変換信号ＤＣＳを生成してよい。
本例によれば、信号変換部１０２が行うＡＤ変換におい
て生じる量子化誤差を低減することができる。

【００４６】図２は、本実施形態における試験装置１０
０を示す別の図である。本実施形態において、試験装置
１００は、テストヘッド３０２、処理部３０４、ワーク
ステーション３０６、ケーブルケーブル３０８及びケー
ブル３１０を備える。テストヘッド３０２は、図１に関
連して説明した信号入出力部１０６を有する。処理部３
０４は、図１に関連して説明した、パターン発生部１０
４、信号変換部１０２及び判定部１０８を有する。ワー
クステーション３０６は、ユーザの指示に基づいて、テ
ストヘッド３０２及び処理部３０４を制御する。ケーブ
ル３０８は、テストヘッド３０２と処理部３０４とを電
気的に接続する。ケーブル３１０は、処理部３０４とワ
ークステーション３０６とを電気的に接続する。別の実
施例においては、信号変換部１０２が有する格納部２１
０（図1参照）に換えて、ワークステーション３０６が
有するRAMが複数の比較信号(ＣＰＳ１〜ＣＰＳ２５５)
のそれぞれの値を格納してもよい。この場合、信号変換
部１０２が有する信号処理部２０８（図1参照）に換え
て、ワークステーション３０６が有するCPUが複数の比
較信号(ＣＰＳ１〜ＣＰＳ２５５)の値に基づいてディジ
タル変換信号ＤＣＳを生成するのが好ましい。

【００４７】図３は、本発明に係る試験方法のフローチ
ャートの一例を示す。本例における試験方法は、図１に
関連して説明した試験装置１００と同一又は同様の機能
を有する。本例における試験方法は、電子デバイスを試
験する試験方法である。

【００４８】本例の試験方法は、まずパターン発生段階
Ｓ１００で、電子デバイスに入力されるべき入力パター
ン信号ＩＰＳを生成する。次に、信号入出力段階Ｓ１０
２で、パターン発生段階が生成した入力パターン信号Ｉ
ＰＳを電子デバイスに供給し、入力パターン信号ＩＰＳ
に基づいて当該電子デバイスが出力する出力パターン信
号ＯＰＳを受け取る。次に、信号変換段階Ｓ１０４で、
当該電子デバイスが出力する出力パターン信号ＯＰＳを
被変換信号として受け取り、出力パターン信号ＯＰＳの
電位を示すディジタル信号であるディジタル変換信号Ｄ
ＣＳを生成する。次に、判定段階Ｓ１０６で、ディジタ
ル変換信号ＤＣＳに基づいて、当該電子デバイスの良否
を判定する。パターン発生段階Ｓ１００、信号入出力段
階Ｓ１０２、信号変換段階Ｓ１０４及び判定段階Ｓ１０
６は、それぞれ図１に関連して説明したパターン発生部
１０４、信号入出力部１０６、信号変換部１０２及び判
定部１０８を用いて行ってよい。

【００４９】図４は、図３が示す信号変換段階Ｓ１０４
を更に詳細に説明するフローチャートの一例を示す。図
３に関連して説明した信号変換段階Ｓ１０４は、閾電圧
生成段階Ｓ２００、切換段階Ｓ２０２、ディジタル比較
段階Ｓ２０４、アナログ比較段階Ｓ２０６及び信号処理
段階Ｓ２０８を有する。本例において、ディジタル比較
段階Ｓ２０４は、被変換信号が示す電位を第１閾電圧と
比較した結果を、第１比較信号として出力する第１比較
段階を含む。アナログ比較段階Ｓ２０６は、被変換信号
が示す電位を第１閾電圧と比較した結果を、第１比較信
号として出力する第１比較段階と、被変換信号が示す電
位を第２閾電圧と比較した結果を、第２比較信号として
出力する第２比較段階とを含む。信号変換段階Ｓ１０４
は、まず閾電圧生成段階Ｓ２０２で、予め定められた第
１閾電圧及び第２閾電圧を生成する。アナログ試験時に
は、閾電圧生成段階Ｓ２０２で、第１閾電圧と異なる第
２閾電圧を生成する。次に、切換段階Ｓ２０２で、被変
換信号を、ディジタル比較段階Ｓ２０４又はアナログ比
較段階Ｓ２０６に供給する。本例においては、アナログ
試験時には、切換段階Ｓ２０２で、被変換信号をアナロ
グ比較段階Ｓ２０６が含む第１比較段階及び第２比較段
階の双方に供給し、ディジタル試験時には、切換段階Ｓ
２０２で、被変換信号をディジタル比較段階Ｓ２０４が
含む第１比較段階に供給する。切換段階Ｓ２０２では、
被変換信号を、第１比較段階及び第２比較段階の一方又
は双方に供給してもよい。

【００５０】アナログ試験時には、次に、アナログ比較
段階Ｓ２０６が含む第１比較段階で、変換信号が示す電
位を第１閾電圧と比較した結果を、第１比較信号として
出力する。アナログ試験時には、更に次に、アナログ比
較段階Ｓ２０６が含む第２比較段階で、被変換信号が示
す電位を、第２閾電圧と比較した結果を、第２比較信号
として出力する。ディジタル試験時には、切換段階Ｓ２
０２の次に、ディジタル比較段階Ｓ２０４が含む１比較
段階で、被変換信号が示す電位を第１閾電圧と比較した
結果を、第１比較信号として出力する。

【００５１】次に、信号処理段階Ｓ２０８で、第１比較
信号及び第２比較信号に基づいて、ディジタル変換信号
ＤＣＳを生成する。閾電圧生成段階Ｓ２００、切換段階
Ｓ２０２、ディジタル比較段階Ｓ２０４及び信号処理段
階Ｓ２０８は、それぞれ図１に関連して説明した閾電圧
生成部２０２、切換部２０６、第１コンパレータ２０４
-１及び信号処理部２０８を用いて行ってよい。アナロ
グ比較段階Ｓ２０６は、図１に関連して説明した第１コ
ンパレータ２０４-１及び第２コンパレータ２０４-２を
用いて行ってよい。本例においても、アナログ信号を出
力する電子デバイスの試験に必要な装置コストを低減す
ることにより、電子デバイスのテストコストを低減する
ことができる。

【００５２】なお、信号変換段階Ｓ１０４は、第１比較
段階Ｓ２０４の次に、第１比較信号の値を格納する格納
段階を有してもよい。格納段階は、図１に関連して説明
した格納部２１０を用いて行ってよい。この場合、信号
処理段階Ｓ２０６で、格納段階が格納した第１比較信号
の値に基づいて、ディジタル変換信号ＤＣＳを生成する
のが好ましい。

【００５３】図５は、信号変換部１０２の構成の他の例
を示す。信号変換部１０２は、アナログ試験時におい
て、第１出力パターン信号ＯＰＳ１をＡＤ変換する。本
例の信号変換部１０２は、ディジタル試験時において、
複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ５１０）の
それぞれが示す論理値を図１に関連して説明した判定部
１０８に供給する。

【００５４】本例の信号変換部１０２は、第１変換部２
１４-１、第２変換部２１４-２、閾電圧生成部２０２、
格納部２１０及び信号処理部２０８を有する。本例にお
いて、閾電圧生成部２０２、格納部２１０及び信号処理
部２０８は、図１に関連して説明した閾電圧生成部２０
２、格納部２１０及び信号処理部２０８とそれぞれ同一
又は同様の機能を有する。第１変換部２１４-１は、複
数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）に基づいて、複
数の比較信号（ＣＰＳ１-１〜ＣＰＳ１-２５５）を生成
する。第２変換部２１４-２は、複数の閾電圧（Ｖｔｈ
１〜Ｖｔｈ２５５）に基づいて、複数の比較信号（ＣＰ
Ｓ２-１〜ＣＰＳ２-２５５）を生成する。

【００５５】以下、第１変換部２１４-１及び第２変換
部２１４-２について更に詳しく説明する。第１変換部
２１４-１は、第１切換部２０６-１及び複数のコンパレ
ータ（２０４-１-１〜２０４-１-２５５）を有する。第
１切換部２０６-１は、図１に関連して説明した切換部
２０６と同一又は同様の機能を有する。第１切換部２０
６-１は、複数の入力切換器（６２-１-１〜６２-１-２
５５）を含む。入力切換器６２-１-ｎは、図１に関連し
て説明した入力切換器６２-ｎと同一又は同様の機能を
有する。また、コンパレータ２０４-１-ｎは、図１に関
連して説明したコンパレータ２０４-ｎと同一又は同様
の機能を有する。

【００５６】第２変換部２１４-２は、第２切換部２０
６-２及び複数のコンパレータ（２０４-２-１〜２０４-
２-２５５）を有する。第２切換部２０６-２は、第１出
力パターン信号ＯＰＳ１及び複数の出力パターン信号
（ＯＰＳ２５６〜ＯＰＳ５１０）を受け取り、アナログ
試験時には、第１出力パターン信号ＯＰＳ１を複数のコ
ンパレータ（２０４-２-１〜２０４-２-２５５）のそれ
ぞれに供給する。第２切換部２０６-２は、ディジタル
試験時には、出力パターン信号ＯＰＳ(２５５+ｎ)を、
コンパレータ２０４-２-ｎに供給する。第２切換部２０
６-２は、複数の入力切換器（６２-２-１〜６２-２-２
５５）を含む。入力切換器６２-２-ｎは、図１に関連し
て説明した入力切換器６２-ｎと同一又は同様の機能を
有する。また、コンパレータ２０４-２-ｎは、コンパレ
ータ２０４-１-ｎと同一又は同様の機能を有する。

【００５７】別の実施例において、信号変換部１０２
は、更に多くの変換部２１４を含んでよい。信号変換部
１０２は、例えば、第３変換部２１４-３〜第８変換部
２１４-８を更に含んでよい。この場合、第３変換部２
１４-３〜第８変換部２１４-８は、第２変換部２１４-
２と同一又は同様の機能を有してよい。第３変換部２１
４-３は、例えば複数の出力パターン信号（ＯＰＳ５１
１〜ＯＰＳ７６５）を受け取るのが好ましい。

【００５８】以下、アナログ試験時及びディジタル試験
時の信号変換部１０２の動作をそれぞれ説明する。最初
にアナログ試験時の信号変換部１０２の動作を説明す
る。

【００５９】アナログ試験時において、コンパレータ２
０４-１-ｎは、予め定められた一のタイミングである第
１タイミングで、第１出力パターン信号ＯＰＳ１が示す
電位を閾電圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰ
Ｓ１-ｎとして出力する。一方、コンパレータ２０４-２
-ｎは、予め定められた他のタイミングである第２タイ
ミングで、第１出力パターン信号ＯＰＳ１が示す電位を
閾電圧Ｖｔｈ(ｎ)と比較した結果を比較信号ＣＰＳ２-
ｎとして出力する。

【００６０】例えば、第１コンパレータ２０４-１-１
は、第１タイミングにおいて、第１出力パターン信号Ｏ
ＰＳ１が示す電位を第１閾電圧Ｖｔｈ１と比較した結果
を、第１比較信号ＣＰＳ１-１として出力する。同じ
く、第２コンパレータ２０４-１-２は、第１タイミング
において、第１出力パターン信号ＯＰＳ１が示す電位を
第２閾電圧Ｖｔｈ２と比較した結果を、第２比較信号Ｃ
ＰＳ１-２として出力する。一方、第３コンパレータ２
０４-２-１は、第２タイミングにおいて、第１出力パタ
ーン信号ＯＰＳ１が示す電位を第１閾電圧Ｖｔｈ１と比
較した結果を、第３比較信号ＣＰＳ２-１として出力す
る。同じく、第４コンパレータ２０４-２-２は、第２タ
イミングにおいて、第１出力パターン信号ＯＰＳ１が示
す電位を第２閾電圧Ｖｔｈ２と比較した結果を、第４比
較信号ＣＰＳ２-２として出力する。

【００６１】信号処理部２０８は、複数の比較信号（Ｃ
ＰＳ１-１〜ＣＰＳ１-２５５、ＣＰＳ２-１〜ＣＰＳ２-
２５５）の値に基づいて、ディジタル変換信号ＤＣＳを
生成する。信号処理部２０８は、当該値を格納部２１０
から受け取る。

【００６２】信号処理部２０８は、複数の比較信号（Ｃ
ＰＳ１-１〜ＣＰＳ１-２５５）及び複数の比較信号（Ｃ
ＰＳ２-１〜ＣＰＳ２-２５５）を、それぞれインターリ
ーブ動作の第１タイミング及び第２タイミングにおける
信号として受け取り、ディジタル変換信号ＤＣＳを合成
する。信号処理部２０８は、複数の比較信号（ＣＰＳ１
-１〜ＣＰＳ１-２５５）に基づいて、第１タイミングに
おけるディジタル変換信号ＤＣＳを生成し、複数の比較
信号（ＣＰＳ２-１〜ＣＰＳ２-２５５）に基づいて、第
２タイミングにおけるディジタル変換信号ＤＣＳ生成す
る。

【００６３】続いて、ディジタル試験時の信号変換部１
０２の動作を説明する。ディジタル試験時において、コ
ンパレータ２０４-１-ｎは、出力パターン信号ＯＰＳｎ
の論理値を比較信号ＣＰＳ１-ｎとして出力する。コン
パレータ２０４-２-ｎは、出力パターン信号ＯＰＳ(ｎ+
２５５)の論理値を比較信号ＣＰＳ２-ｎとして出力す
る。格納部２１０は、複数の比較信号（ＣＰＳ１-１〜
ＣＰＳ１-２５５、ＣＰＳ２-１〜ＣＰＳ２-２５５）の
それぞれの値を格納する。信号処理部２０８は、格納部
２１０が格納する複数の比較信号（ＣＰＳ１-１〜ＣＰ
Ｓ１-２５５、ＣＰＳ２-１〜ＣＰＳ２-２５５）のそれ
ぞれの値を図１に関連して説明した判定部１０８に供給
する。

【００６４】以上説明したように、本例の信号変換部１
０２は、第１変換部２１４-１及び第２変換部２１４-２
によるインターリーブ動作で第１出力パターン信号ＯＰ
Ｓ１をＡＤ変換する。そのため、本例によれば、高速な
サンプリングレートでＡＤ変換を行うことができる。

【００６５】別の実施例においては、信号変換部１０２
は、第１出力パターン信号ＯＰＳ１に一のディザ信号を
加算した第１ディザ被変換信号及び第１出力パターン信
号ＯＰＳ１に他のディザ信号を加算した第２ディザ被変
換信号を生成するディザ加算部を更に有してよい。この
場合、コンパレータ２０４-１-ｎは、第１ディザ被変換
信号を被変換信号として受け取る。一方、コンパレータ
２０４-２-ｎは、第２ディザ被変換信号を被変換信号と
して受け取る。例えば、第１コンパレータ２０４-１-１
及び第２コンパレータ２０４-１-２は第１ディザ被変換
信号を被変換信号として受け取る。第３コンパレータ２
０４-２-１及び第４コンパレータ２０４-２-２は、第２
ディザ被変換信号を被変換信号として受け取る。本例に
よれば、信号変換部１０２が行うＡＤ変換において生じ
る量子化誤差を低減することができる。

【００６６】図６は、信号変換部１０２の構成の更に他
の例を示す。信号変換部１０２は、アナログ試験時にお
いて、第１出力パターン信号ＯＰＳ１をＡＤ変換する。
本例の信号変換部１０２は、ディジタル試験時におい
て、複数の出力パターン信号（ＯＰＳ１〜ＯＰＳ１５）
のそれぞれが示す論理値を図１に関連して説明した判定
部１０８に供給する。

【００６７】本例の信号変換部１０２は、切換部２０
６、閾電圧生成部２０２、複数のコンパレータ（２０４
-１〜２０４-１５）、格納部２１０及び信号処理部２０
８を有する。切換部２０６、閾電圧生成部２０２、複数
のコンパレータ（２０４-１〜２０４-１５）、格納部２
１０及び信号処理部２０８は、図１に関連して説明した
切換部２０６、閾電圧生成部２０２、複数のコンパレー
タ（２０４-１〜２０４-１５）、格納部２１０及び信号
処理部２０８とそれぞれ同一又は同様の機能を有する。

【００６８】本例において、切換部２０６は、複数の入
力切換器（６２-１〜６２-１５）を含む。入力切換器６
２-ｎは、図１に関連して説明した入力切換器６２-ｎと
同一又は同様の機能を有する。閾電圧生成部２０２は、
複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ３０）を生成する。

【００６９】以下、アナログ試験時における、信号変換
部１０２の動作について説明する。本例において、閾電
圧生成部２０２はアナログ試験時の第１のタイミングに
おいて、複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ１５）を生成
する。閾電圧生成部２０２はアナログ試験時の第２のタ
イミングにおいて、複数の閾電圧（Ｖｔｈ１６〜Ｖｔｈ
３０）を生成する。本例の閾電圧生成部２０２は、複数
の比較信号（ＣＰＳ１〜ＣＰＳ１５）に基づいて、複数
の閾電圧（Ｖｔｈ１６〜Ｖｔｈ３０）を生成する。閾電
圧生成部２０２は、それぞれ異なる電位を示す複数の閾
電圧（Ｖｔｈ１〜Ｖｔｈ３０）を出力するのが好まし
い。例えば、閾電圧生成部２０２は、第１閾電圧Ｖｔｈ
１及び第１閾電圧Ｖｔｈ１と異なる第２閾電圧Ｖｔｈ２
を生成するのが好ましい。閾電圧生成部２０２は、第１
閾電圧Ｖｔｈ１及び第２閾電圧Ｖｔｈ２と異なり、かつ
互いに異なる第３閾電圧Ｖｔｈ１６及び第４閾電圧Ｖｔ
ｈ１７を更に生成するのが好ましい。

【００７０】閾電圧生成部２０２は、それぞれが示す電
位が等間隔で異なる複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ１
５）を出力するのが好ましい。本例の閾電圧生成部２０
２は、閾電圧Ｖｔｈ(ｑ)（ｑは、２≦ｑ≦１５を満たす
整数である）として、閾電圧Ｖｔｈ(ｑ-１)より予め定
められた電圧１６×Δvだけ高い電位を示す信号を出力
する。この場合、閾電圧生成部２０２は、それぞれが示
す電位が等間隔Δvで異なる複数の閾電圧（Ｖｔｈ１６
〜Ｖｔｈ３０）を出力するのが好ましい。本例の閾電圧
生成部２０２は、閾電圧Ｖｔｈ(１５+ｑ)として、閾電
圧Ｖｔｈ(１４+ｑ)よりΔvだけ高い電位を示す信号を出
力する。閾電圧生成部２０２は、閾電圧Ｖｔｈ１６とし
て、複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ１５）のうち、第
１出力パターン信号ＯＰＳ１の電位より小さな値を有す
る最大の閾電圧にΔvを加えた電位を示す信号を出力す
る。

【００７１】コンパレータ２０４-ｐ（ｐは、１≦ｐ≦
１５を満たす整数である）は、第１のタイミングにおい
て、第１出力パターン信号ＯＰＳ１が示す電位を、閾電
圧Ｖｔｈ(ｐ)と比較した結果を、比較信号ＣＰＳｐとし
て出力する。コンパレータ２０４-ｐは、第２のタイミ
ングにおいて、第１出力パターン信号ＯＰＳ１が示す電
位を、閾電圧Ｖｔｈ(１５+ｐ)と比較した結果を、比較
信号ＣＰＳ(１５+ｐ)として出力する。例えば、第１コ
ンパレータ２０４-１は、第１出力パターン信号ＯＰＳ
１が示す電位を、第１閾電圧Ｖｔｈ１及び第３閾電圧Ｖ
ｔｈ１６のそれぞれと比較した結果を、それぞれ第１比
較信号ＣＰＳ１及び第３比較信号ＣＰＳ１６として出力
する。第２コンパレータ２０４-２は、第１出力パター
ン信号ＯＰＳ１が示す電位を、第２閾電圧Ｖｔｈ２及び
第４閾電圧Ｖｔｈ１７のそれぞれと比較した結果を、そ
れぞれ第２比較信号ＣＰＳ２及び第４比較信号ＣＰＳ１
７として出力する。

【００７２】格納部２１０は、第１のタイミングにおい
て、複数の比較信号（ＣＰＳ１〜ＣＰＳ１５）のそれぞ
れの値を格納する。格納部２１０は、第２のタイミング
において、複数の比較信号（ＣＰＳ１６〜ＣＰＳ３０）
のそれぞれの値を更に格納する。信号処理部２０８は、
格納部から受け取る複数の比較信号（ＣＰＳ１〜ＣＰＳ
３０）の値に基づいてディジタル変換信号ＤＣＳを生成
する。以上説明したように、本例によれば、図１が示す
実施形態より少ない数のコンパレータ２０４を用いてＡ
Ｄ変換を行うことができる。なお、ディジタル試験時に
おいて、コンパレータ２０４-ｐは、出力パターン信号
ＯＰＳｐの論理値を第１比較信号ＣＰＳ１ｐとして出力
してよい。

【００７３】別の実施例において、信号変換部１０２
は、図１に関連して説明したディザ加算部と同一又は同
様の機能を有するディザ加算部を更に有してもよい。こ
の場合、信号変換部１０２が行うＡＤ変換において生じ
る量子化誤差を低減することができる。更に別の実施例
において、信号変換部１０２は、第２切換部及び複数の
コンパレータを更に有してもよい。この場合、インター
リーブ動作により第１出力パターン信号ＯＰＳ１を高速
なサンプリングレートでＡＤ変換することができる。

【００７４】図７は、信号変換部１０２の構成の更に他
の例を示す。信号変換部１０２は、アナログ試験時にお
いて、第１出力パターン信号ＯＰＳ１をＡＤ変換する。
本例の信号変換部１０２は、ディジタル試験時におい
て、第１出力パターン信号ＯＰＳ１を信号入出力部１０
６から受け取り、出力パターン信号ＯＰＳ１が示す論理
値を判定部１０８に供給する。

【００７５】本例の信号変換部１０２は、閾電圧生成部
２０２、第１コンパレータ２０４、格納部２１０及び信
号処理部２０８を有する。閾電圧生成部２０２、第１コ
ンパレータ２０４、格納部２１０及び信号処理部２０８
は、図１に関連して説明した閾電圧生成部２０２、第１
コンパレータ２０４-１、格納部２１０及び信号処理部
２０８とそれぞれ同一又は同様の機能を有する。

【００７６】アナログ試験時において、閾電圧生成部２
０２は、複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を第
１コンパレータ２０４に順次供給する。第１コンパレー
タ２０４は、第１出力パターン信号ＯＰＳ１が示す電位
を複数の閾電圧（Ｖｔｈ１〜Ｖｔｈ２５５）のそれぞれ
と比較した結果を、複数の比較信号（ＣＰＳ１〜ＣＰＳ
２５５）のそれぞれとして順次出力する。例えば、第１
コンパレータ２０４は、第１出力パターン信号ＯＰＳ１
が示す電位を第１閾電圧Ｖｔｈ１及び第２閾電圧Ｖｔｈ
２のそれぞれと比較した結果を、それぞれ第１比較信号
ＣＰＳ１及び第２比較信号ＣＰＳ２として出力する。格
納部２１０は、複数の比較信号（ＣＰＳ１〜ＣＰＳ２５
５）のそれぞれの値を格納する。信号処理部２０８は、
格納部２１０から受け取る複数の比較信号（ＣＰＳ１〜
ＣＰＳ２５５）の値に基づいてディジタル変換信号ＤＣ
Ｓを生成する。

【００７７】ディジタル試験時において、信号変換部１
０２は、第１出力パターン信号ＯＰＳ１の論理値を出力
する。本例によれば、信号変換部１０２は１個のコンパ
レータ４０２により第１出力パターン信号ＯＰＳ１をＡ
Ｄ変換することができる。

【００７８】別の実施例において、閾電圧生成部２０２
は、一の閾電圧に対応する比較信号に基づき、第１出力
パターン信号ＯＰＳ１の示す電位により近い他の閾電圧
を生成してよい。例えば、閾電圧生成部２０２は、第１
比較信号ＣＰＳ１に基づいて、第２閾電圧Ｖｔｈ２を生
成してよい。この場合、閾電圧生成部２０２が複数の閾
電圧（Ｖｔｈ１〜Ｖｔｈ２５５）を順次出力する場合と
比べ、より高速にＡＤ変換を行うことができる。

【００７９】更に別の実施例において、閾電圧生成部２
０２は、閾電圧として、第１出力パターン信号ＯＰＳ１
の示す電位の期待値を出力してよい。例えば、閾電圧生
成部２０２は、第１比較信号及び第２比較信号に基づい
て、当該期待値である第３閾電圧を生成してよい。この
場合、信号処理部２０８は、第１比較信号及び第２比較
信号に基づいて、第１出力パターン信号ＯＰＳ１の電位
を示すディジタル変換信号ＤＣＳを生成する。閾電圧生
成部２０２は、当該ディジタル変換信号ＤＣＳが示す電
位に略等しい電位を第３閾電圧として出力する。第１コ
ンパレータ２０４は、第１出力パターン信号ＯＰＳ１が
示す電位を第３閾電圧と比較した結果を、第３比較信号
として出力する。信号処理部２０８は、第３比較信号に
基づいて、ディジタル変換信号ＤＣＳの値を変更する。
この場合、閾電圧生成部２０２が複数の閾電圧（Ｖｔｈ
１〜Ｖｔｈ２５５）を順次出力する場合と比べ、より高
速にＡＤ変換を行うことができる。

【００８０】更に別の実施例において、信号変換部１０
２は、第１出力パターン信号ＯＰＳ１にディザ信号を加
算したディザ被変換信号を生成するディザ加算部を更に
有してもよい。この場合、第１コンパレータ２０４はデ
ィザ被変換信号を被変換信号として受け取る。この場
合、信号変換部１０２が行うＡＤ変換において生じる量
子化誤差を低減することができる。

【００８１】以上、本発明を実施形態を用いて説明した
が、本発明の技術的範囲は上記実施形態に記載の範囲に
は限定されない。上記実施形態に、多様な変更または改
良を加えることができる。そのような変更または改良を
加えた形態も本発明の技術的範囲に含まれ得ることが、
特許請求の範囲の記載から明らかである。

【００８２】

【発明の効果】上記説明から明らかなように、本発明に
よればアナログ信号を出力する電子デバイスのテストコ
ストを低減することができる。

【図面の簡単な説明】

【図１】本発明の実施形態に係る試験装置１００の構成
図である。

【図２】本発明の実施形態に係る試験装置１００の構成
図である。

【図３】本発明に係る試験方法のフローチャートの一例
を示す図である。

【図４】本発明に係る試験方法のフローチャートの一例
を示す図である。

【図５】本発明の実施形態に係る信号変換部１０２の別
の構成図である。

【図６】本発明の実施形態に係る信号変換部１０２の別
の構成図である。

【図７】本発明の実施形態に係る信号変換部１０２の別
の構成図である。

【符号の説明】

１００・・・試験装置、１０２・・・信号変換部、１０
４・・・パターン発生部、１０６・・・信号入出力部１
０６、１０８・・・判定部、１１０・・・電子デバイ
ス、２０２・・・閾電圧生成部、２０４・・・コンパレ
ータ、２０６・・・切換部、２０８・・・信号処理部、
２１０・・・格納部、２１２・・・ディザ加算部、２１
４・・・変換部、３０２・・・テストヘッド、３０４・
・・処理部、３０６・・・ワークステーション、３０８
・・・ケーブル、３１０・・・ケーブル、６２・・・入
力切換器

Claims

【特許請求の範囲】

【請求項１】アナログ信号を被変換信号として受け取
り、前記アナログ信号の電位を示すディジタル信号であ
るディジタル変換信号を生成するＡＤ変換器であって、予め定められた第１閾電圧及び当該第１閾電圧と異なる
第２閾電圧を生成する閾電圧生成部と、前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、前記被変換信号が示す電位を前記第２閾電圧と比較した
結果を、第２比較信号として出力する第２コンパレータ
と、前記被変換信号を、前記第１コンパレータ及び前記第２
コンパレータの一方に供給するか、双方に供給するかを
切換える切換部と、前記第１比較信号及び前記第２比較信号に基づいて、前
記ディジタル変換信号を生成する信号処理部とを備える
ことを特徴とするＡＤ変換器。
【請求項２】前記第１比較信号の値を格納する格納
部を更に備えることを特徴とする請求項１に記載のＡＤ
変換器。
【請求項３】アナログ信号を被変換信号として受け取
り、前記アナログ信号の電位を示すディジタル信号であ
るディジタル変換信号を生成するＡＤ変換器であって、予め定められた第１閾電圧を生成する閾電圧生成部と、前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、前記第１比較信号の値を格納する格納部と、前記格納部が格納する前記第１比較信号の値に基づい
て、前記ディジタル変換信号を生成する信号処理部とを
備えることを特徴とするＡＤ変換器。
【請求項４】前記閾電圧生成部は、前記第１閾電圧と
異なる第２閾電圧を更に生成し、前記第１コンパレータは、前記被変換信号が示す電位を
前記第２閾電圧と比較した結果を、第２比較信号として
出力し、前記信号処理部は、前記格納部が格納する前記第１比較
信号の値及び前記第２比較信号に基づいて、前記ディジ
タル変換信号を生成することを特徴とする請求項３に記
載のＡＤ変換器。
【請求項５】前記閾電圧生成部は、前記第１比較信号
に基づいて、前記第２閾電圧を生成することを特徴とす
る請求項４に記載のＡＤ変換器。
【請求項６】前記閾電圧生成部は、前記第１比較信号
及び前記第２比較信号に基づいて、第３閾電圧を更に生
成し、前記第１コンパレータは、前記被変換信号が示す電位を
前記第３閾電圧と比較した結果を、第３比較信号として
出力し前記信号処理部は、前記第３比較信号に基づいて、前記
ディジタル変換信号の値を変更することを特徴とする請
求項４に記載のＡＤ変換器。
【請求項７】前記アナログ信号にディザ信号を加算し
たディザ被変換信号を生成するディザ加算部を更に備
え、前記第１コンパレータは前記ディザ被変換信号を前記被
変換信号として受け取ることを特徴とする請求項３に記
載のＡＤ変換器。
【請求項８】前記閾電圧生成部は、前記第１閾電圧と
異なる第２閾電圧を更に生成し、前記ＡＤ変換器は、前記被変換信号が示す電位を前記第
２閾電圧と比較した結果を、第２比較信号として出力す
る第２コンパレータを更に備え、前記信号処理部は、前記第２比較信号に更に基づいて、
前記ディジタル変換信号を生成することを特徴とする請
求項３に記載のＡＤ変換器。
【請求項９】前記閾電圧生成部は、前記第１閾電圧及
び前記第２閾電圧と異なり、かつ互いに異なる第３閾電
圧及び第４閾電圧を更に生成し、前記第１コンパレータは、前記被変換信号が示す電位
を、前記第１閾電圧及び前記第３閾電圧のそれぞれと比
較した結果を、それぞれ前記第１比較信号及び第３比較
信号として出力し、前記第２コンパレータは、前記被変換信号が示す電位
を、前記第２閾電圧及び前記第４閾電圧のそれぞれと比
較した結果を、それぞれ前記第２比較信号及び第４比較
信号として出力し、前記信号処理部は、前記第１比較信号、前記第２比較信
号、前記第３比較信号及び前記第４比較信号に基づい
て、前記ディジタル変換信号を生成することを特徴とす
る請求項８に記載のＡＤ変換器。
【請求項１０】前記閾電圧生成部は、前記第１比較信
号及び前記第２比較信号に基づいて、前記第３閾電圧及
び前記第４閾電圧を生成することを特徴とする請求項９
に記載のＡＤ変換器。
【請求項１１】前記アナログ信号にディザ信号を加算
したディザ被変換信号を生成するディザ加算部を更に備
え、前記第１コンパレータ及び前記第２コンパレータは前記
ディザ被変換信号を前記被変換信号として受け取ること
を特徴とする請求項１又は８に記載のＡＤ変換器。
【請求項１２】前記第１コンパレータは、予め定めら
れた一のタイミングにおいて、前記被変換信号が示す電
位を前記第１閾電圧と比較した結果を、前記第１比較信
号として出力し、前記第２コンパレータは、前記一のタイミングにおい
て、前記被変換信号が示す電位を前記第２閾電圧と比較
した結果を、前記第２比較信号として出力し、前記ＡＤ変換器は、予め定められた他のタイミングにおいて、前記被変換信
号が示す電位を前記第１閾電圧と比較した結果を、第３
比較信号として出力する第３コンパレータと、前記他のタイミングにおいて、前記被変換信号が示す電
位を前記第２閾電圧と比較した結果を、第４比較信号と
して出力する第４コンパレータとを更に備え、前記信号処理部は、前記第１比較信号、前記第２比較信
号、前記第３比較信号及び前記第４比較信号に基づい
て、前記ディジタル変換信号を生成することを特徴とす
る請求項１又は８に記載のＡＤ変換器。
【請求項１３】前記アナログ信号に一のディザ信号を
加算した第１ディザ被変換信号及び前記アナログ信号に
他のディザ信号を加算した第２ディザ被変換信号を生成
するディザ加算部を更に備え、前記第１コンパレータ及び前記第２コンパレータは、前
記第１ディザ被変換信号を前記被変換信号として受け取
り、前記第３コンパレータ及び前記第４コンパレータ
は、前記第２ディザ被変換信号を前記被変換信号として
受け取ることを特徴とする請求項１２に記載のＡＤ変換
器。
【請求項１４】電子デバイスを試験する試験装置であ
って、前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生部と、前記電子デバイスと電気的に接触し、前記パターン発生
部が生成した前記入力パターン信号を前記電子デバイス
に供給し、前記入力パターン信号に基づいて前記電子デ
バイスが出力する第１出力パターン信号を受け取る信号
入出力部と、前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換部と、前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定部とを備え、前記信号変換部は、予め定められた第１閾電圧及び当該第１閾電圧と異なる
第２閾電圧を生成する閾電圧生成部と、前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、前記被変換信号が示す電位を前記第２閾電圧と比較した
結果を、第２比較信号として出力する第２コンパレータ
と、前記被変換信号を、前記第１コンパレータ及び前記第２
コンパレータの一方に供給するか、双方に供給するかを
切換える切換部と、前記第１比較信号及び前記第２比較信号に基づいて、前
記ディジタル変換信号を生成する信号処理部とを有する
ことを特徴とする試験装置。
【請求項１５】前記電子デバイスがアナログ信号を前
記第１出力パターン信号として出力した場合、前記切換
部は、前記第１出力パターン信号を前記第１コンパレー
タ及び前記第２コンパレータの双方に供給し、前記電子
デバイスがディジタル信号を前記第１出力パターン信号
として出力した場合、前記切換部は、前記第１出力パタ
ーン信号を前記第１コンパレータ及び前記第２コンパレ
ータの一方に供給することを特徴とする請求項１４に記
載の試験装置。
【請求項１６】前記電子デバイスは、前記第１出力パ
ターン信号を出力する第１端子と、前記入力パターン信
号に基づく第２出力パターン信号を更に出力する第２端
子を有し、前記パターン発生部がアナログ試験用の前記入力パター
ン信号を生成した場合、前記電子デバイスは前記アナロ
グ信号を前記第１出力パターン信号として出力し、前記パターン発生部がディジタル試験用の前記入力パタ
ーン信号を生成した場合、前記電子デバイスは前記ディ
ジタル信号を前記第１出力パターン信号として出力し、
前記切換部は前記第２出力パターン信号を前記第１コン
パレータ及び前記第２コンパレータの他方に供給するこ
とを特徴とする請求項１５に記載の試験装置。
【請求項１７】電子デバイスを試験する試験装置であ
って、前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生部と、前記電子デバイスと電気的に接触し、前記パターン発生
部が生成した前記入力パターン信号を前記電子デバイス
に供給し、前記入力パターン信号に基づいて前記電子デ
バイスが出力する第１出力パターン信号を受け取る信号
入出力部と、前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換部と、前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定部とを備え、前記信号変換部は、予め定められた第１閾電圧を生成する閾電圧生成部と、前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１コンパレータ
と、前記第１比較信号の値を格納する格納部と、前記格納部が格納する前記第１比較信号の値に基づい
て、前記ディジタル変換信号を生成する信号処理部とを
有することを特徴とする試験装置。
【請求項１８】電子デバイスを試験する試験方法であ
って、前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生段階と、前記パターン発生段階が生成した前記入力パターン信号
を前記電子デバイスに供給し、前記入力パターン信号に
基づいて前記電子デバイスが出力する第１出力パターン
信号を受け取る信号入出力段階と、前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換段階と、前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定段階とを備え、前記信号変換段階は、予め定められた第１閾電圧及び当該第１閾電圧と異なる
第２閾電圧を生成する閾電圧生成段階と、前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１比較段階と、前記被変換信号が示す電位を前記第２閾電圧と比較した
結果を、第２比較信号として出力する第２比較段階と、前記被変換信号を、前記第１比較段階及び前記第２比較
段階の一方に供給するか、双方に供給するかを切換える
切換段階と、前記第１比較信号及び前記第２比較信号に基づいて、前
記ディジタル変換信号を生成する信号処理段階とを有す
ることを特徴とする試験方法。
【請求項１９】電子デバイスを試験する試験方法であ
って、前記電子デバイスに入力されるべき入力パターン信号を
生成するパターン発生段階と、前記パターン発生段階が生成した前記入力パターン信号
を前記電子デバイスに供給し、前記入力パターン信号に
基づいて前記電子デバイスが出力する第１出力パターン
信号を受け取る信号入出力段階と、前記電子デバイスが出力する前記第１出力パターン信号
を被変換信号として受け取り、前記第１出力パターン信
号の電位を示すディジタル信号であるディジタル変換信
号を生成する信号変換段階と、前記ディジタル変換信号に基づいて、前記電子デバイス
の良否を判定する判定段階とを備え、前記信号変換段階は、予め定められた第１閾電圧を生成する閾電圧生成段階
と、前記被変換信号が示す電位を前記第１閾電圧と比較した
結果を、第１比較信号として出力する第１比較段階と、前記第１比較信号の値を格納する格納段階と、前記格納段階が格納した前記第１比較信号の値に基づい
て、前記ディジタル変換信号を生成する信号処理段階と
を有することを特徴とする試験方法。