JP2003163466A - 多層プリント回路基板およびそれを備えた多層プリント回路基板装置 - Google Patents

Abstract

(57)【要約】 【課題】 放射ノイズの低減効果を高めることができる
多層プリント回路基板およびそれを備えた多層プリント
回路基板装置を提供する。 【解決手段】 多層プリント回路基板は、グランド層
と、電源層１３と、これらの間に設けられた絶縁層とを
有している。上記電源層１３は３つの分割電源層３０
Ａ，３０Ｂ，３０Ｃからなっている。この分割電源層３
０Ａ，３０Ｂ，３０Ｃの形状は、分割電源層３０Ａ，３
０Ｂ，３０Ｃの各々に接続されるべき集積回路素子の立
ち上がり時間に依存した形状になっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＩＣ（集積
回路）やＬＳＩ（大規模集積回路）などの集積回路素子
が搭載される多層プリント回路基板およびこの多層プリ
ント回路基板を備えた多層プリント回路基板装置に関す
る。

【０００２】

【従来の技術】従来より、多層プリント回路基板として
は、電源層と、グランド層と、これらの間に設けられた
絶縁層とを備えたものがある。このような多層プリント
回路基板では、電源層とグランド層とが平行平板として
振る舞うため、共振周波数近傍で放射ノイズが増大する
という問題があった。

【０００３】上記問題を解決するための多層プリント回
路基板が、特開平１１−３４０６２９号公報に開示され
ている。

【０００４】特開平１１−３４０６２９号公報の多層プ
リント回路基板は、グラウンド用導体層と電源用導体層
とで信号線を挟む構造のプリント回路板において、電源
用導体層を分割し、かつ分割した電源用導体層間をイン
ダクタンス性素子で接続している。これにより、上記グ
ラウンド用導体層と電源用導体層とが構成する平行平板
では、信号線により給電されたモードによる共振周波数
が変化する、あるいは、グラウンド用導体層と電源用導
体層との間に誘起される電磁界が減衰するので、放射ノ
イズが減少する。

【０００５】

【発明が解決しようとする課題】ところで、特開平１１
−３４０６２９号公報の多層プリント回路基板によれ
ば、電源用導体層の分割は、グラウンド用導体層と電源
用導体層とで挟まれている信号層の信号線の引き回しに
依存している。この場合、上記多層プリント回路基板に
集積回路素子を実装し、この集積回路素子のスイッチン
グを行うと、貫通電流が集積回路素子の電源端子から多
層プリント回路基板を介して集積回路素子のグランド端
子に流れる。このような貫通電流が、グラウンド用導体
層と電源用導体層とを平行平板として励振するため、放
射ノイズが高くなるという問題がある。すなわち、上記
多層プリント回路基板では、放射ノイズの低減効果が低
いという問題がある。

【０００６】そこで、本発明の目的は、放射ノイズの低
減効果を高めることができる多層プリント回路基板およ
びそれを備えた多層プリント回路基板装置を提供するこ
とにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の多層プリント回路基板は、電源層と、グラ
ンド層と、上記電源層と上記グランド層との間に設けら
れた絶縁層とを備え、表裏面の少なくとも一方に集積回
路素子が実装される多層プリント回路基板において、上
記電源層は複数の分割電源層からなっていて、上記分割
電源層の形状は、上記分割電源層の各々に接続されるべ
き上記集積回路素子の立ち上がり時間に依存した形状に
なっていることを特徴としている。

【０００８】上記構成の多層プリント回路基板によれ
ば、上記電源層が複数の分割電源層からなることによ
り、電源層とグランド層との間の共振周波数が高域にシ
フトする。このとき、上記分割電源層の形状が、分割電
源層の各々に接続されるべき集積回路素子の立ち上がり
時間に依存した形状になっているので、カットオフ周波
数以上に電源層とグランド層との間の共振周波数がシフ
トする。その結果、不要な放射ノイズが低減され、放射
ノイズの低減効果を高めることができる。

【０００９】一実施形態の多層プリント回路基板は、上
記複数の分割電源層は互いに導体で接続されている。

【００１０】上記実施形態の多層プリント回路基板によ
れば、上記複数の分割電源層は互いに導体で接続されて
いるので、複数の分割電源層のうちの１つを例えば電源
装置に接続するだけで、複数の分割電源層の全てに電源
を供給することができる。

【００１１】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が矩形状であり、上記分割電源層の
長辺の長さＬ１が次式（１） ε_ｒ：上記絶縁層の比誘電率 Ｔ_ｒ：上記集積回路素子の信号の立ち上がり時間 を満たしている。

【００１２】上記実施形態の多層プリント回路基板によ
れば、上記分割電源層の形状が矩形状であり、その分割
電源層の長辺の長さＬ１が式（１）を満たすから、放射
ノイズの低減効果を確実に高めることができる。

【００１３】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が多角形状であり、上記分割電源層
の外周の長さＬ２が次式（２） ε_ｒ：上記絶縁層の比誘電率 Ｔ_ｒ：上記集積回路素子の信号の立ち上がり時間 を満たしている。

【００１４】上記実施形態の多層プリント回路基板によ
れば、上記分割電源層の形状が多角形状であり、その分
割電源層の外周の長さＬ２が式（２）を満たすから、放
射ノイズの低減効果を確実に高めることができる。

【００１５】また、本発明の多層プリント回路基板装置
は、上記多層プリント回路基板と、この多層プリント回
路基板の表裏面の少なくとも一方に実装された上記集積
回路素子とを備えたことを特徴としている。

【００１６】上記構成の多層プリント回路基板装置によ
れば、上記多層プリント回路基板を備えているので、カ
ットオフ周波数以上に電源層とグランド層との間の共振
周波数がシフトする。その結果、不要な放射ノイズが低
減され、放射ノイズの低減効果を高めることができる。

【００１７】

【発明の実施の形態】以下、本発明の多層プリント回路
基板およびそれを備えた多層プリント回路基板装置を図
示の実施の形態により詳細に説明する。

【００１８】図１は本発明の実施の一形態の多層プリン
ト回路基板装置の模式断面図であり、図２は上記多層プ
リント回路基板装置を上方から見た模式平面図である。

【００１９】上記多層プリント回路基板装置は、図１、
図２に示すように、多層プリント回路基板１０と、この
多層プリント回路基板１０の表面（図１中の上側の面）
に実装された複数の集積回路素子２０とを備えている。

【００２０】上記多層プリント回路基板１０は、表側
（図１中の上側）から順に、信号層１１、グランド層１
２、電源層１３および信号層１４を具備している。これ
らの各層間には絶縁層１５を設けている。

【００２１】上記集積回路素子２０は、信号層１１に接
続され、同一パッケージ内にグランド端子２２および電
源端子２３を有している。上記グランド端子２２はスル
ーホール２４を介してグランド層１２に接続し、電源端
子２３はスルーホール２５を介して電源層１３に接続し
ている。

【００２２】また、上記電源層１３は、図３に示すよう
に、３つの分割電源層３０Ａ，３０Ｂ，３０Ｃからなっ
ている。図３中の×印は、スルーホール２５が接続され
る箇所を示している。

【００２３】次に、分割電源層の形状と放射ノイズとの
関係について説明する。

【００２４】上記集積回路素子２０のスイッチング動作
時に、電源端子２３から多層プリント回路基板１０を介
してグランド端子２２に貫通電流が流れる。この貫通電
流がグランド層１２と電源層１３とを平行平板として励
振させ、放射ノイズが高くなる。特に共振周波数近傍で
は放射ノイズが高くなる。その共振周波数は電源層１３
とグランド層１２との平面形状に依存しており、複数の
分割電源層で電源層を構成することにより、共振周波数
を高域にシフトさせることができる。

【００２５】上記集積回路素子２０のクロックの立ち上
がり時間をＴ_ｒとしたとき、貫通電流の高周波成分の周
波数特性は、減衰率が−２０ｄＢから−４０ｄＢに変化
する点で十分に高周波成分が減衰している。変化点のカ
ットオフ周波数ｆは次式（３）で表される値になる。

【００２６】また、上記多層プリント回路基板１０の絶
縁層１５の誘電率をε_ｒとすると、カットオフ周波数ｆ
における波長λは次式（４）で表される値になる。

【００２７】上記分割電源層の形状が矩形状の場合、一
番低い周波数の共振は分割電源層の長辺の長さＬ１が半
波長と一致した周波数で生じる。従って、上記分割電源
層の長辺の長さＬ１が次式（５）を満たせば、電源層１
３とグランド層１２との間の共振周波数における貫通電
流の高周波成分が十分減衰して、放射ノイズを低減する
ことができる。

【００２８】また、上記分割電源層の形状が多角形状で
ある場合、電源層の外周の長さＬ２が次式（６）を満た
せば、電源層とグランド層１２との間の共振周波数にお
ける貫通電流の高周波成分が十分減衰して、放射ノイズ
を低減することができる。

【００２９】また、上記集積回路素子２０の電源端子２
３に接続している分割電源層３０Ａ，３０Ｂ，３０Ｃが
上記式（５）または式（６）を満たしていない場合は、
電源分割層を分割する。この分割を複数の分割電源層の
全てについて行うことにより、電源層とグランド層１２
との間の共振周波数を貫通電流の高周波成分が十分減衰
している周波数に移動させることができ、放射ノイズを
低減することができる。

【００３０】上述した放射ノイズの低減効果は、グラン
ド層と電源層とを有するプリント回路基板であれば、４
層より多い層数のプリント回路基板においても得ること
ができる。

【００３１】次に、シミュレーション解析により放射ノ
イズの低減効果の確認を行った。このシミュレーション
解析は、多層プリント回路基板１０の電源／グランド層
を容量Ｃ、インダクタンスＬおよび抵抗Ｒの集中定数回
路で表現した等価回路モデルを採用した。図４に上記等
価回路モデルを示す。ここでは、電源層とグランド層と
の両層を正方領域に分割し、各領域の持つＣ、Ｌ、Ｒ値
を以下の式で計算した。

【００３２】ここで、ε、μ、ｌ、ｄ、ρ、ｔはそれぞ
れ電源／グランド層間の絶縁層の誘電率、電源／グラン
ド層間の絶縁層の透磁率、分割領域の一辺の長さ、電源
／グランド層間の絶縁層の厚さ、電源／グランド導体の
抵抗率、電源／グランド導体の厚さである。

【００３３】上記シミュレーション解析周波数の上限を
１ＧＨｚとし、シミュレーション解析波長の１０分の１
以下となるよう基板をｌ＝１０ｍｍで分割し、等価回路
を構成した。

【００３４】ＳＰＩＣＥシミュレーションにより、基板
上の観測点におけるＳパラメータの反射特性Ｓ_１１を算
出した。この反射特性Ｓ_１１は、観測点への入射波のう
ち反射された波の割合を表している。また、電源層とグ
ランド層との間で共振がおこると、観測点のインピーダ
ンスが低くなり、入射波の一部が放射されるため、Ｓ
_１１が小さくなる。

【００３５】そして、例えば、クロック信号の立ち上が
り時間Ｔ_ｒを８００ｐｓ、絶縁層の比誘電率ε_ｒを４．
６とする。この場合、カットオフ周波数ｆは約４００Ｍ
Ｈｚとなり、波長λは約３５０ｍｍとなる。このよう
に、上記カットオフ周波数ｆの波長λが約３５０ｍｍで
ある場合、図５に示す矩形状の電源層１１３は長辺の長
さは２４０ｍｍであるから、上記式（５）を満たさな
い。

【００３６】図７に、図５中の×印（スルーホールが接
続する箇所）を観測点としたＳ_１１のシミュレーション
解析値を示す。図７から確認できるように、一番低い周
波数の共振周波数（以下、「第１共振周波数」と言う）
が約２９５ＭＨｚである。このとき、図５中のどの×印
を観測点として選んでも、第１共振周波数は同じ値の約
２９５ＭＨｚになる。この場合、第１共振周波数（２９
５ＭＨｚ）がカットオフ周波数ｆ（４００ＭＨｚ）より
低い周波数であるので、貫通電流の高周波成分が十分減
衰せず、第１共振周波数付近で放射ノイズが増大する。

【００３７】図５に示す電源層１１３では上記式（５）
を満たさないので、矩形状の電源層１１３を分割して、
図６に示すように、２つの矩形状の分割電源層１３０
Ａ，１３０Ｂを形成する。この矩形状の分割電源層１３
０Ａおよび分割電源層１３０Ｂの長辺の長さは１５０ｍ
ｍであるから、上記式（５）を満たす。

【００３８】図８に、上記分割電源層１３０ＡのＳ_１１
のシミュレーション解析値を示す。図８から確認できる
ように、上記電源層１１３を分割して、分割電源層１３
０Ａ，１３０Ｂを形成することにより、第１共振周波数
が２９５ＭＨｚから４７０ＭＨｚに移動している。そし
て、図８に示す第１共振周波数（４７０ＭＨｚ）はカッ
トオフ周波数ｆ（４００ＭＨｚ）より高い周波数になっ
ている。また、上記分割電源層１３０Ａ，１３０Ｂはと
もに同じ形状のため、共振周波数は同じ値になる。従っ
て、上記分割電源層１３０Ａ，１３０Ｂにおける第１共
振周波数（４７０ＭＨｚ）がカットオフ周波数ｆ（４０
０ＭＨｚ）より高いため、貫通電流の高周波成分が十分
減衰して、放射ノイズを低減することができる。

【００３９】また、上記カットオフ周波数ｆの波長λが
約３５０ｍｍである場合、図９に示す多角形状の電源層
２１３の外周の長さは５６０ｍｍであるから、上記式
（６）を満たさない。

【００４０】図１１に、図９中の×印（スルーホールが
接続する箇所）を観測点としたＳ_{１ １}のシミュレーショ
ン解析値を示す。図１１から、第１共振周波数が約３６
５ＭＨｚであることが確認できる。この場合、第１共振
周波数（３６５ＭＨｚ）がカットオフ周波数ｆ（４００
ＭＨｚ）より低いため、貫通電流の高周波成分が十分減
衰せず、第１共振周波数付近で放射ノイズが増大する。

【００４１】図９に示す電源層２１３は上記式（６）を
満たさないので、多角形状の電源層２１３を分割して、
図１０に示すように、矩形状の分割電源層２３０Ａと多
角形状の分割電源層２３０Ｂとを形成する。その結果、
上記矩形状の分割電源層２３０Ａの長辺の長さは１００
ｍｍとなって、上記式（５）を満たす。また、上記多角
形状の分割電源層２３０Ｂは外周の長さが３２０ｍｍと
なって、上記式（６）を満たす。

【００４２】図１２に上記分割電源層２３０ＡのＳ_１１
のシミュレーション解析値を示し、図１３に上記分割電
源層２３０ＢのＳ_１１のシミュレーション解析値を示
す。

【００４３】図１２では第１共振周波数が約６９０ＭＨ
ｚ、図１３では第１共振周波数が約６２５ＭＨｚになっ
ていることが確認できる。このように、上記多角形状の
電源層２１３を分割して、図１０に示すように、矩形状
の分割電源層２３０Ａと多角形状の分割電源層２３０Ｂ
とを形成することにより、第１共振周波数がカットオフ
周波数ｆ（４００ＭＨｚ）より高くなる。その結果、貫
通電流の高周波成分が十分減衰して、放射ノイズを低減
することができる。

【００４４】上記実施の形態では、多層プリント回路基
板１０の表面（図１中の上側の面）に集積回路素子２０
を実装していたが、多層プリント回路基板１０の裏面
（図１中の下側の面）に集積回路素子２０を実装しても
よいし、または、多層プリント回路基板１０の表裏面の
両方に集積回路素子を実装してもよい。要するに、上記
多層プリント回路基板１０の表裏面の少なくとも一方に
集積回路素子を実装すればよい。

【００４５】上記集積回路素子としては、例えばＩＣや
ＬＳＩなどがあり、具体的には例えば水晶クロック発振
器などがある。

【００４６】また、上記実施の形態では、分割電源層３
０Ａ，３０Ｂ，３０Ｃは互いに接続されていなかった
が、分割電源層３０Ａ，３０Ｂ，３０Ｃを互いに導体で
接続してもよい。この場合、上記分割電源層３０Ａ，３
０Ｂ，３０Ｃのうちの１つを例えば電源装置に接続する
だけで、分割電源層３０Ａ，３０Ｂ，３０Ｃの全てに電
源を供給することができる。

【００４７】

【発明の効果】以上より明らかなように、本発明の多層
プリント回路基板は、電源層を構成する複数の分割電源
層の形状が、分割電源層の各々に接続されるべき集積回
路素子の立ち上がり時間に依存した形状になっているの
で、電源層とグランド層との間の共振周波数がカットオ
フ周波数以上にシフトして、放射ノイズの低減効果を高
めることができる。

【００４８】一実施形態の多層プリント回路基板は、上
記複数の分割電源層が互いに導体で接続されているの
で、複数の分割電源層のうちの１つを例えば電源装置に
接続するだけで、複数の分割電源層の全てに電源を供給
することができる。

【００４９】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が矩形である場合、上記分割電源層
の長辺の長さＬ１が次式（１） ε_ｒ：上記絶縁層の比誘電率 Ｔ_ｒ：上記集積回路素子の信号の立ち上がり時間 を満たしているので、放射ノイズの低減効果を確実に高
めることができる。

【００５０】一実施形態の多層プリント回路基板は、上
記分割電源層の形状が多角形である場合、上記分割電源
層の外周の長さＬ２が次式（２） ε_ｒ：上記絶縁層の比誘電率 Ｔ_ｒ：上記集積回路素子の信号の立ち上がり時間 を満たしているので、放射ノイズの低減効果を確実に高
めることができる。

【００５１】また、本発明の多層プリント回路基板装置
は、上記多層プリント回路基板を備えているので、電源
層とグランド層との間の共振周波数がカットオフ周波数
以上にシフトして、放射ノイズの低減効果を高めること
ができる。

【図面の簡単な説明】

【図１】 本発明の実施の一形態の多層プリント回路基
板装置の模式断面図である。

【図２】 図１の多層プリント回路基板装置の模式平面
図である。

【図３】 本発明の実施の一形態の多層プリント回路基
板の電源層の模式平面図である。

【図４】 電源／グランド層の等価回路モデルを示す図
である。

【図５】 矩形形状の電源層の一例の模式平面図であ
る。

【図６】 図５の電源層の分割後の一例を示す模式平面
図である。

【図７】 図５の電源層のＳ_１１のシミュレーション解
析結果のグラフを示す図である。

【図８】 図６の分割電源層のＳ_１１のシミュレーショ
ン解析結果のグラフを示す図である。

【図９】 多角形状の電源層の一例の模式平面図であ
る。

【図１０】 図９の電源層の分割後の一例を示す模式平
面図である。

【図１１】 図９の電源層のＳ_１１のシミュレーション
解析結果のグラフを示す図である。

【図１２】 図１０の一方の分割電源層のＳ_１１のシミ
ュレーション解析結果のグラフを示す図である。

【図１３】 図１０の他方の分割電源層のＳ_１１のシミ
ュレーション解析結果のグラフを示す図である。

【符号の説明】

１０ 多層プリント回路基板 １２ グランド層 １３ 電源層 １５ 絶縁層 ２０ 集積回路素子 ３０Ａ，３０Ｂ，３０Ｃ 分割電源層

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E321 AA17 AA33 GG09 5E346 AA12 AA15 AA35 AA41 BB03 BB04 BB07 BB15 CC01 CC31 FF45 HH01

Claims (5)

【特許請求の範囲】
1. 【請求項１】 電源層と、グランド層と、上記電源層と
   上記グランド層との間に設けられた絶縁層とを備え、表
   裏面の少なくとも一方に集積回路素子が実装される多層
   プリント回路基板において、 上記電源層は複数の分割電源層からなっていて、 上記分割電源層の形状は、上記分割電源層の各々に接続
   されるべき上記集積回路素子の立ち上がり時間に依存し
   た形状になっていることを特徴とする多層プリント回路
   基板。
2. 【請求項２】 請求項１に記載の多層プリント回路基板
   において、 上記複数の分割電源層は互いに導体で接続されているこ
   とを特徴とする多層プリント回路基板。
3. 【請求項３】 請求項１または２に記載の多層プリント
   回路基板において、 上記分割電源層の形状が矩形状であり、上記分割電源層
   の長辺の長さＬ１が次式（１） ε_ｒ：上記絶縁層の比誘電率 Ｔ_ｒ：上記集積回路素子の信号の立ち上がり時間 を満たすことを特徴とする多層プリント回路基板。
4. 【請求項４】 請求項１または２に記載の多層プリント
   回路基板において、 上記分割電源層の形状が多角形状であり、上記分割電源
   層の外周の長さＬ２が次式（２） ε_ｒ：上記絶縁層の比誘電率 Ｔ_ｒ：上記集積回路素子の信号の立ち上がり時間 を満たすことを特徴とする多層プリント回路基板。
5. 【請求項５】 請求項１乃至４のいずれか１つに記載の
   多層プリント回路基板と、この多層プリント回路基板の
   表裏面の少なくとも一方に実装された上記集積回路素子
   とを備えたことを特徴とする多層プリント回路基板装
   置。