JP2003163386A - 圧電／電歪デバイス - Google Patents

Abstract

(57)【要約】 【課題】実作動部とその他の部分とで機械的特性や電気
的特性等を異にすることができ、種々の用途に応じて、
最適なデバイス特性を実現させる。 【解決手段】薄板部１２ａ及び１２ｂと、可動部２０ａ
及び２０ｂと、固定部１４とを具備するセラミック基体
１６上に、一方の電極２４と他方の電極２６が櫛歯状の
断面となるようにそれぞれ互い違いに積層され、これら
一方の電極２４と他方の電極２６が圧電／電歪層２２を
間に挟んで重なり合って構成された圧電／電歪素子１８
ａ及び１８ｂが形成された圧電／電歪デバイス１０にお
いて、第１層目の圧電／電歪層２２Ａを、薄板部１２ａ
の一部から固定部１４の一部にかけて形成された第１の
圧電／電歪材料による第１の部分２２Ａ１と、固定部１
４の一部に形成された第２の圧電／電歪材料による第２
の部分２２Ａ２とにより構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、セラミック基体上
に、膜形成法によって形成された積層型の圧電／電歪素
子を少なくとも有し、かつ前記圧電／電歪素子にあって
は、圧電／電歪層と圧電／電歪材料を含む電極層とが互
い違いに櫛歯状に積層された構造を有している圧電／電
歪デバイスに関する。

【０００２】

【従来の技術】圧電／電歪層を用いたアクチュエータ素
子やセンサ素子等の圧電／電歪デバイスでは、セラミッ
ク基体上に一方の電極層からなる配線パターンを、例え
ば印刷にて形成し、更にその上に、圧電／電歪層を印刷
によって形成した後、焼成にて固着させ、その後、他方
の電極層からなる配線パターンを形成するようにしてい
る（例えば特許文献１参照）。

【０００３】そして、配線パターンに対する電気信号の
供給により、圧電／電歪層に電界が印加され、その結
果、当該圧電／電歪層を変位させるというアクチュエー
タ素子として使用できる他、前記圧電／電歪層に加えら
れた圧力に応じて発生した電気信号を配線パターンより
取り出すセンサ素子として使用することができる。

【０００４】

【特許文献１】特開２００１−３２０１０３号公報（図
１）

【０００５】

【発明が解決しようとする課題】ところで、このような
圧電／電歪デバイスにおいては、セラミック基体上に電
極層と圧電／電歪層を互い違いに形成して、多層の圧電
／電歪駆動部を形成した場合、電極層の一部に接続端子
を形成する必要から、前記電極層の一部を、実際の駆動
部（又は感知部）として機能する部分（実作動部）から
外方にはみ出させることが行われる。この場合、電極層
の一部（はみ出し部分）と他の電極層との短絡を防止す
るために、圧電／電歪層も前記電極層の一部に合わせて
はみ出させることが考えられる。

【０００６】しかし、上述の構成を採用した場合、前記
電極膜の一部とはみ出した圧電／電歪層と他の電極膜と
の間で不要な静電容量が形成され、その結果、電気信号
の供給に関するＣＲ時定数の増大（反応速度が遅くな
る）等につながるおそれがある。

【０００７】本発明は、このような課題を考慮してなさ
れたものであり、実作動部とその他の部分とで機械的特
性や電気的特性等を異にすることができ、例えば、実作
動部においては静電容量を大きくとれ、その他の部分で
は静電容量を小さくすることができるなど、種々の用途
に応じて、最適なデバイス特性を実現させることができ
る圧電／電歪デバイスを提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明に係る圧電／電歪
デバイスは、セラミック基体上に、１以上の圧電／電歪
層と１以上の電極層とが互い違いに積層されて構成され
た圧電／電歪素子を有し、少なくとも１つの圧電／電歪
層は、２種類以上の材料が並列に配置されて構成されて
いることを特徴とする。

【０００９】これにより、例えば、電極層の一部に接続
端子を形成する場合において、前記電極層の一部を、実
際の駆動部（又は感知部）として機能する部分（実作動
部）から外方にはみ出させた場合、電極層の一部（はみ
出し部分）と他の電極層との短絡を防止するために、圧
電／電歪層も前記電極層の一部に合わせてはみ出させる
ことが考えられる。

【００１０】このとき、本発明によれば、前記圧電／電
歪層のうち、前記電極層の一部と他の電極層との間に介
在された部分を例えば誘電率の低い材料で構成し、実作
動部に対応する部分を誘電率の高い材料で構成するとい
うことが実現できる。

【００１１】その結果、実作動部では静電容量が大きく
なり、圧電／電歪層での歪みの発生量が増大して、変位
が大きくなるという利点があると共に、実作動部以外の
部分では、静電容量が小さくなり、例えば電気信号の供
給に関するＣＲ時定数の減少につながり、例えばアクチ
ュエータ部として使用した場合に、該アクチュエータ部
の高速動作を実現させることができる。

【００１２】つまり、本発明においては、実作動部とそ
の他の部分とで機械的特性や電気的特性等を異にするこ
とができ、例えば、実作動部においては静電容量を大き
くとれ、その他の部分では静電容量を小さくすることが
できるなど、種々の用途に応じて、最適なデバイス特性
を実現させることができる。

【００１３】そして、前記構成において、前記少なくと
も１つの圧電／電歪層は、２種類以上の圧電／電歪材料
が並列に配置されて構成されていてもよい。

【００１４】前記セラミック基体は、厚みの大きい固定
部と、該固定部から連続して形成され、かつ、厚みが前
記固定部よりも薄い一対の薄板部とを有し、前記圧電／
電歪素子は、一対の薄板部のうち、少なくとも１つの薄
板部の一部を含む面に形成されていてもよい。

【００１５】この場合、前記少なくとも１つの薄板部の
一部を含む面に形成される圧電／電歪素子のうち、前記
薄板部の一部から前記固定部の一部にかけて配設される
圧電／電歪材料を第１の圧電／電歪材料とし、前記固定
部の一部上に配設される圧電／電歪材料を第２の圧電／
電歪材料としたとき、前記第２の圧電／電歪材料の圧電
定数が前記第１の圧電／電歪材料の圧電定数よりも低い
ことが好ましい。

【００１６】具体的には、前記第１の圧電／電歪材料の
圧電定数の絶対値が１００×１０^{-1 2}ｍ／Ｖ以上であ
り、前記第２の圧電／電歪材料の圧電定数の絶対値が１
００×１０^-12ｍ／Ｖ未満であるとよい。好ましくは、
前記第２の圧電／電歪材料の圧電定数の絶対値が５０×
１０^-12ｍ／Ｖ以下であり、更に好ましくは、１０×１
０^-12ｍ／Ｖ以下であるとよい。

【００１７】また、前記第２の圧電／電歪材料の誘電率
が、前記第１の圧電／電歪材料の誘電率以下であっても
よい。

【００１８】また、前記第２の圧電／電歪材料は、温度
変化に対する感受性が、前記第１の圧電／電歪材料より
も低くてもよい。

【００１９】前記第２の圧電／電歪材料による層の厚さ
が、前記第１の圧電／電歪材料による層の厚さ以上であ
ってもよい。

【００２０】また、前記第１の圧電／電歪材料と前記第
２の圧電／電歪材料との境界部分は、前記薄板部の厚み
をｄとしたとき、前記固定部上にあって、かつ、前記固
定部の内壁面の仮想延長面と前記薄板部の側面との交差
部分からｄ／２以上の距離に位置されていることが好ま
しい。

【００２１】そして、前記圧電／電歪素子は、少なくと
も２層以上の圧電／電歪層が積層されて構成されていて
もよい。

【００２２】また、前記セラミック基体と前記圧電／電
歪層との間に別の層が介在していてもよい。

【００２３】前記セラミック基体における固定部と薄板
部は、セラミックグリーン積層体を焼成一体化してセラ
ミック積層体とした後、不要な部分を切除して構成され
ていてもよい。

【００２４】前記セラミック基体における固定部と薄板
部は、セラミックグリーン積層体を焼成一体化してセラ
ミック積層体とし、該セラミック積層体上に圧電／電歪
素子を形成して焼成した後、不要な部分を切除して構成
されていてもよい。

【００２５】

【発明の実施の形態】以下、本発明に係る圧電／電歪デ
バイスの実施の形態例を図１〜図１１を参照しながら説
明する。

【００２６】この実施の形態に係る圧電／電歪デバイス
１０は、圧電／電歪素子により電気的エネルギと機械的
エネルギとを相互に変換する素子を包含する概念であ
る。従って、各種アクチュエータや振動子等の能動素
子、特に、逆圧電効果や電歪効果による変位を利用した
変位素子として最も好適に用いられるほか、加速度セン
サ素子や衝撃センサ素子等の受動素子としても好適に使
用され得る。

【００２７】そして、この実施の形態に係る圧電／電歪
デバイス１０は、図１に示すように、相対する一対の薄
板部１２ａ及び１２ｂと、これら薄板部１２ａ及び１２
ｂを支持する固定部１４とが一体に形成されたセラミッ
ク基体１６を具備し、一対の薄板部１２ａ及び１２ｂの
各一部にそれぞれ圧電／電歪素子１８ａ及び１８ｂが形
成されて構成されている。

【００２８】つまり、この圧電／電歪デバイス１０は、
前記圧電／電歪素子１８ａ及び１８ｂの駆動によって一
対の薄板部１２ａ及び１２ｂが変位し、あるいは薄板部
１２ａ及び１２ｂの変位を、圧電／電歪素子１８ａ及び
１８ｂにより検出する構成を有する。従って、図１の例
では、薄板部１２ａ及び１２ｂと圧電／電歪素子１８ａ
及び１８ｂにてアクチュエータ部１９ａ及び１９ｂが構
成されることになる。このことから、一対の薄板部１２
ａ及び１２ｂは、固定部１４によって振動可能に支持さ
れた振動部として機能することになる。

【００２９】更に、一対の薄板部１２ａ及び１２ｂは、
各先端部分が内方に向かって肉厚とされ、該肉厚部分
は、薄板部１２ａ及び１２ｂの変位動作に伴って変位す
る可動部２０ａ及び２０ｂとして機能することになる。
以下、一対の薄板部１２ａ及び１２ｂの先端部分を可動
部２０ａ及び２０ｂと記す。

【００３０】なお、可動部２０ａ及び２０ｂの互いに対
向する端面３４ａ及び３４ｂ間には、空隙（空気）３６
を介在させるようにしてもよいし、図示しないが、これ
ら端面３４ａ及び３４ｂの間に可動部２０ａ及び２０ｂ
の構成部材と同じ材質、あるいは異なる材質からなる複
数の部材を介在させるようにしてもよい。この場合、各
可動部２０ａ及び２０ｂの互いに対向する端面３４ａ及
び３４ｂは、取付面３４ａ及び３４ｂとして機能するこ
とになる。

【００３１】セラミック基体１６は、例えばセラミック
グリーン積層体を焼成により一体化したセラミック積層
体で構成されている。これについては後述する。

【００３２】このようなセラミックスの一体化物は、各
部の接合部に接着剤が介在しないことから、経時的な状
態変化がほとんど生じないため、接合部位の信頼性が高
く、かつ、剛性確保に有利な構造であることに加え、後
述するセラミックグリーンシート積層法により、容易に
製造することが可能である。

【００３３】そして、圧電／電歪素子１８ａ及び１８ｂ
は、後述のとおり別体として圧電／電歪素子１８ａ及び
１８ｂを準備して、セラミック基体１６に膜形成法を用
いることにより、直接セラミック基体１６に形成される
こととなる。

【００３４】この圧電／電歪素子１８ａ及び１８ｂは、
圧電／電歪層２２と前記圧電／電歪層２２の両側に形成
された一対の電極２４及び２６とを有して構成され、前
記一対の電極２４及び２６のうち、一方の電極２４が少
なくとも一対の薄板部１２ａ及び１２ｂの上に形成され
ている。

【００３５】本実施の形態では、圧電／電歪層２２並び
に一対の電極２４及び２６をそれぞれ多層構造としてい
る。即ち、一方の電極２４と他方の電極２６が櫛歯状の
断面となるようにそれぞれ互い違いに積層し、これら一
方の電極２４と他方の電極２６が圧電／電歪層２２を間
に挟んで重なり合った結果、多段構成とされた圧電／電
歪素子１８ａ及び１８ｂとした多層構造となっている。
しかし、このような多層構造に限らず単層構造であって
もよい。

【００３６】圧電／電歪素子１８ａ及び１８ｂは、図２
の拡大図に示すように、圧電／電歪層２２が４層構造
（第１層目〜第４層目の圧電／電歪層２２Ａ〜２２Ｄ）
とされている。この図２において、一方の電極２４は、
第１、第３及び第５の配線パターン２４Ａ、２４Ｂ及び
２４Ｃにて構成され、他方の電極２６は、第２及び第４
の配線パターン２６Ａ及び２６Ｂにて構成されている。

【００３７】具体的に、電極２４及び２６並びに圧電／
電歪層２２の積層構造について薄板部１２ａ側を主体に
説明すると、まず、セラミック基体１６の薄板部１２ａ
及び１２ｂ、可動部２０ａ及び２０ｂ、並びに固定部１
４の各側面にかけてほぼ連続して第１の配線パターン２
４Ａが形成され、該第１の配線パターン２４Ａ上のう
ち、固定部１４上から薄板部１２ａ上にかけた連続する
部分に第１層目の圧電／電歪層２２Ａが形成されてい
る。これは薄板部１２ｂにおいても同じである。

【００３８】この１層目の圧電／電歪層２２Ａは、薄板
部１２ａの一部から固定部１４の一部にかけて形成され
た第１の圧電／電歪材料による第１の部分２２Ａ１と、
固定部１４の一部に形成された第２の圧電／電歪材料に
よる第２の部分２２Ａ２にて構成されている。第１の部
分２２Ａ１と第２の部分２２Ａ２とは実質的に並べて配
置されていればよく、これら第１の部分２２Ａ１と第２
の部分２２Ａ２の接する部分では、重なり合っていても
よく、その重なりも第１の部分２２Ａ１と第２の部分２
２Ａ２とでどちらが上になっていてもよい。この場合、
重なり部分の距離は３００μｍとすることが望ましい。
これら第１及び第２の圧電／電歪材料の選定については
後述する。

【００３９】ここで、第１の配線パターン２４Ａは、３
層構造とされている。具体的には、薄板部１２ａ上に直
接形成され、かつ、基体材料と電極材料のサーメットに
よる第１の層１４０と、当該第１の層１４０上に形成さ
れ、かつ、電極材料による第２の層１４２と、当該第２
の層１４２上に形成され、かつ、圧電／電歪材料と電極
材料のサーメットによる第３の層１４４とを有して構成
されている。

【００４０】引き続き、電極２４及び２６並びに圧電／
電歪層２２の積層構造について説明する。前記第１層目
の圧電／電歪層２２Ａ上に第２の配線パターン２６Ａが
形成され、該第２の配線パターン２６Ａの一部（櫛歯部
分）を含むように、前記第１層目の圧電／電歪層２２Ａ
における第１の部分２２Ａ１に対応する部分に第２層目
の圧電／電歪層２２Ｂが形成され、該第２層目の圧電／
電歪層２２Ｂ上に前記第１の配線パターン２４Ａと電気
的に接続される第３の配線パターン２４Ｂが形成され、
該第３の配線パターン２４Ｂの一部（櫛歯部分）を含む
ように、前記第１層目の圧電／電歪層２２Ａにおける第
１の部分２２Ａ１に対応する部分に第３層目の圧電／電
歪層２２Ｃが形成されている。

【００４１】更に、前記第３層目の圧電／電歪層２２Ｃ
上に前記第２の配線パターン２６Ａと電気的に接続され
る第４の配線パターン２６Ｂが形成され、該第４の配線
パターン２６Ｂの一部（櫛歯部分）を含むように、前記
第１層目の圧電／電歪層２２Ａにおける第１の部分２２
Ａ１に対応する部分に第４層目の圧電／電歪層２２Ｄが
形成され、該第４層目の圧電／電歪層２２Ｄ上に前記第
１の配線パターン２４Ａと電気的に接続される第５の配
線パターン２４Ｃが形成されている。

【００４２】第２の配線パターン２６Ａのうち、前記櫛
歯部分を除く部分、即ち、前記第１層目の圧電／電歪層
２２Ａにおける第２の部分２２Ａ２に対応する部分には
第１の接続端子２８が形成され、第５の配線パターン２
４Ｃの端部には第２の接続端子３０が形成されている。

【００４３】従って、圧電／電歪素子１８ａ（１８ｂも
同様である）のうち、第１層目の圧電／電歪層２２Ａに
おける第１の部分２２Ａ１に対応する積層構造部分は、
実際の駆動部（又は感知部）として機能する部分、即
ち、実作動部として定義することができる。

【００４４】また、この実施の形態では、一方の電極２
４のうち、最上層の第５の配線パターン２４Ｃが電極材
料のレジネートによって構成され、圧電／電歪素子１８
ａ（１８ｂも同様である）の内部に形成された各電極２
４及び２６の配線パターン（第２〜第４の配線パターン
２６Ａ、２４Ｂ及び２６Ｂ）は、電極材料と圧電／電歪
材料を含むサーメット膜を焼成することによって構成さ
れている。

【００４５】この場合、前記第２〜第４の配線パターン
２６Ａ、２４Ｂ及び２６Ｂは、導体層として機能させる
必要から、電極材料と圧電／電歪材料の体積比（各材料
の体積は、重量／真密度として定義する）は、４：６〜
９：１であることが好ましい。電極材料の体積比が４よ
り小さいと導体として機能しにくく、体積比が９より大
きいと電極を薄くする効果と圧電／電歪層との付着力が
共に低減する可能性がある。上述の配合条件を満足する
ことにより、各中間パターンは、それぞれ２μｍ以下の
導体層として構成させることができ、しかも、局所的に
導体部分がなくなるいわゆる欠けがなくなり、ほぼ設計
通りのパターン形状を得ることができる。

【００４６】次に、この実施の形態に係る圧電／電歪デ
バイス１０の製造方法について図３〜図１０Ｂを参照し
ながら説明する。まず、定義付けをしておく。セラミッ
クグリーンシートを積層して得られた積層体をセラミッ
クグリーン積層体５８（例えば図４参照）と定義し、こ
のセラミックグリーン積層体５８を焼成して一体化した
ものをセラミック積層体６０（例えば図５参照）と定義
し、このセラミック積層体６０から不要な部分を切除し
て可動部２０ａ及び２０ｂ、薄板部１２ａ及び１２ｂ並
びに固定部１４が一体化されたものをセラミック基体１
６（図１参照）と定義する。

【００４７】また、この製造方法においては、圧電／電
歪デバイス１０を同一基板内に縦方向及び横方向にそれ
ぞれ複数個配置した形態で、最終的にセラミック積層体
６０をチップ単位に切断して、圧電／電歪デバイス１０
を同一工程で多数個取りするものであるが、説明を簡単
にするために、圧電／電歪デバイス１０の１個取りを主
体にして説明する。

【００４８】まず、ジルコニア等のセラミック粉末にバ
インダ、溶剤、分散剤、可塑剤等を添加混合してスラリ
ーを作製し、これを脱泡処理後、リバースロールコータ
ー法、ドクターブレード法等の方法により、所定の厚み
を有するセラミックグリーンシートを作製する。

【００４９】次に、金型を用いた打抜加工やレーザ加工
等の方法により、セラミックグリーンシートを図３のよ
うな種々の形状に加工して、複数枚の基体形成用のセラ
ミックグリーンシート７０Ａ〜７０Ｄ、７２Ａ及び７２
Ｂ、１０２Ａ〜１０２Ｇを得る。

【００５０】前記セラミックグリーンシート７０Ａ〜７
０Ｄは、圧電／電歪デバイス１０の端面３４ａ及び３４
ｂを有する可動部２０ａ及び２０ｂを形成するための窓
部５４が設けられた複数枚（例えば２枚）のセラミック
グリーンシートであり、一方、前記セラミックグリーン
シート１０２Ａ〜１０２Ｇは、少なくとも薄板部１２ａ
及び１２ｂ間に空間を形成するための窓部１００が形成
された複数枚（例えば４枚）のシートである。なお、セ
ラミックグリーンシートの枚数は、あくまでも一例であ
る。

【００５１】その後、図４に示すように、セラミックグ
リーンシート７２Ａ及び７２Ｂでセラミックグリーンシ
ート７０Ａ〜７０Ｄ並びに１０２Ａ〜１０２Ｇを挟み込
むようにして、これらセラミックグリーンシート７０Ａ
〜７０Ｄ、７２Ａ及び７２Ｂ並びに１０２Ａ〜１０２Ｇ
を積層した後、圧着して、セラミックグリーン積層体５
８とする。この積層にあたっては、セラミックグリーン
シート１０２Ａ〜１０２Ｇを中央に配置して積層する。

【００５２】このとき、窓部１００の存在により、圧着
時に圧力がかからない部位が発生するため、積層、圧着
の順番等を変更し、そのような部位が生じないようにす
る必要がある。その後、セラミックグリーン積層体５８
を焼成してセラミック積層体６０（図５参照）を得る。

【００５３】次に、図５に示すように、前記セラミック
積層体６０の両表面、即ち、セラミックグリーンシート
７２Ａ及び７２Ｂが積層された表面に相当する面に、そ
れぞれ多層構造の圧電／電歪素子１８ａ及び１８ｂを形
成し、焼成によって圧電／電歪素子１８ａ及び１８ｂを
セラミック積層体６０に一体化させる。もちろん、圧電
／電歪素子１８ａ又は１８ｂはセラミック積層体６０の
片側の表面のみに形成してもよい。

【００５４】ここで、セラミック積層体６０の一表面に
多層構造の圧電／電歪素子１８ａを形成する過程につい
て、図６Ａ〜図１０Ｂを参照しながら詳細に説明する。
圧電／電歪素子１８ｂを形成する過程は圧電／電歪素子
１８ａと同様であるため、ここではその重複説明を省略
する。

【００５５】まず、図６Ａに示すように、セラミック積
層体６０の一表面に、例えばＰｔ／ジルコニアによる第
１のサーメット層１６０を例えばスクリーン印刷により
形成する。該第１のサーメット層１６０の厚みは、焼成
後の厚みが約０．５〜５μｍとなるように設定される。
その後、図６Ｂに示すように、温度１０００〜１４００
℃を０．５〜３時間ほど保持した焼成処理によって、第
１のサーメット層１６０による第１の層１４０（第１の
配線パターン２４Ａを構成する第１の層）を形成する。

【００５６】その後、図６Ｃに示すように、第１の層１
４０上に、例えばＰｔペースト１６４を例えばスクリー
ン印刷により形成する。この場合、Ｐｔペースト１６４
の厚みは、焼成後の厚みが２〜５μｍとなるように設定
される。

【００５７】その後、図７Ａに示すように、温度１００
０〜１４００℃を０．５〜３時間ほど保持した焼成処理
によって、Ｐｔペースト１６４による第２の層１４２
（第１の配線パターン２４Ａを構成する第２の層）を形
成する。

【００５８】その後、図７Ｂに示すように、第２の層１
４２上に、例えばＰｔ／ＰＺＴによる第３のサーメット
層１６６を、例えばスクリーン印刷により形成する。こ
の場合、第３のサーメット層１６６の厚みは、焼成後の
厚みが０．５〜５μｍとなるように設定される。

【００５９】ここで、第３のサーメット層１６６につい
ては、第２の層１４２のＰｔが電極の機能を果たすた
め、導電性を必要としない。従って、配合比についても
サーメットに導電性がない範囲であっても問題なく自由
に設定できる。体積比３：７から７：３の範囲に設定す
ることが、後に形成される第１層目の圧電／電歪層２２
Ａ及び前記第２の層１４２のＰｔとの付着力が共に高く
できるため好ましい。これは、第１のサーメット層１６
０についても同様である。

【００６０】次いで、第３のサーメット層１６６上のう
ち、薄板部１２ａの一部から固定部１４の一部にかけ
て、第１の圧電／電歪材料によるペースト１６８を、例
えばスクリーン印刷により形成する。この場合、前記第
１の圧電／電歪材料によるペースト１６８の厚みは、焼
成後の厚みが５〜２５μｍとなるように設定される。

【００６１】更に、第３のサーメット層１６６上のう
ち、固定部１４上に対応し、かつ、前記ペースト１６８
が形成されていない部分に、第２の圧電／電歪材料によ
るペースト１６９を、例えばスクリーン印刷により形成
する。この場合、前記第２の圧電／電歪材料によるペー
スト１６９の厚みは、焼成後の厚みが５〜２５μｍとな
るように設定される。次いで、第１及び第２の圧電／電
歪材料によるペースト１６８及び１６９上にかけて、後
に第２の配線パターン２６Ａとなる例えばＰｔ／ＰＺＴ
の第４のサーメット層１７０を、例えばスクリーン印刷
により形成する。この場合、第４のサーメット層１７０
の厚みは、焼成後の厚みが１〜５μｍとなるように設定
される。

【００６２】その後、図７Ｃに示すように、温度１００
０〜１４００℃を０．５〜３時間ほど保持した焼成処理
によって、第３のサーメット層１６６による第３の層１
４４（第１の配線パターン２４Ａを構成する第３の層）
と、第１及び第２の圧電／電歪材料によるペースト１６
８及び１６９による第１層目の圧電／電歪層２２Ａ（第
１の部分２２Ａ１及び第２の部分２２Ａ２）と、第４の
サーメット層１７０による第２の配線パターン２６Ａを
形成する。

【００６３】その後、図８Ａに示すように、第２の配線
パターン２６Ａ上のうち、前記１層目の圧電／電歪層２
２Ａにおける第１の部分２２Ａ１に対応する部分に、例
えばＰＺＴペースト１７２を、例えばスクリーン印刷に
より形成する。この場合、ＰＺＴペースト１７２の厚み
は、焼成後の厚みが５〜２５μｍとなるように設定され
る。

【００６４】次いで、前記ＰＺＴペースト１７２上から
薄板部１２ａ上の第１の配線パターン２４Ａにかけて、
後に第３の配線パターン２４Ｂとなる例えばＰｔ／ＰＺ
Ｔの第５のサーメット層１７４を、例えばスクリーン印
刷により形成する。この場合、第５のサーメット層１７
４の厚みは、焼成後の厚みが１〜５μｍとなるように設
定される。

【００６５】その後、図８Ｂに示すように、温度１００
０〜１４００℃を０．５〜３時間ほど保持した焼成処理
によって、ＰＺＴペースト１７２による第２層目の圧電
／電歪層２２Ｂと、第５のサーメット層１７４による第
３の配線パターン２４Ｂを形成する。

【００６６】その後、図８Ｃに示すように、第３の配線
パターン２４Ｂ上と、露出する第２層目の圧電／電歪層
２２Ｂ上に、例えばＰＺＴペースト１７６を、例えばス
クリーン印刷により形成する。この場合、ＰＺＴペース
ト１７６の厚みは、焼成後の厚みが５〜２５μｍとなる
ように設定される。

【００６７】次いで、前記ＰＺＴペースト１７２上から
第１層目の圧電／電歪層２２Ａにおける第２の部分２２
Ａ２上の第２の配線パターン２６Ａにかけて、後に第４
の配線パターン２６Ｂとなる例えばＰｔ／ＰＺＴの第６
のサーメット層１７８を、例えばスクリーン印刷により
形成する。この場合、第６のサーメット層１７８の厚み
は、焼成後の厚みが１〜５μｍとなるように設定され
る。

【００６８】その後、図９Ａに示すように、温度１００
０〜１４００℃を０．５〜３時間ほど保持した焼成処理
によって、ＰＺＴペースト１７６による第３層目の圧電
／電歪層２２Ｃと、第６のサーメット層１７８による第
４の配線パターン２６Ｂを形成する。

【００６９】その後、図９Ｂに示すように、第４の配線
パターン２６Ｂ上と、露出する第３層目の圧電／電歪層
２２Ｃ上に、例えばＰＺＴペースト１８０を、例えばス
クリーン印刷により形成する。この場合、ＰＺＴペース
ト１８０の厚みは、焼成後の厚みが５〜２５μｍとなる
ように設定される。

【００７０】その後、図１０Ａに示すように、温度１０
００〜１４００℃を０．５〜３時間ほど保持した焼成処
理によって、ＰＺＴペースト１８０による第４層目の圧
電／電歪層２２Ｄを形成する。

【００７１】その後、図１０Ｂに示すように、第４層目
の圧電／電歪層２２Ｄ上から薄板部１２ａ上の第１の配
線パターン２４Ａにかけて、後に第５の配線パターン２
４Ｃとなる例えばＰｔレジネート１８２を、例えばスク
リーン印刷により形成する。この場合、Ｐｔレジネート
１８２の厚みは、焼成後の厚みが０．１〜３μｍとなる
ように設定される。

【００７２】次いで、露出する第２の配線パターン２６
Ａ上と、Ｐｔレジネート１８２の端部に、それぞれ後に
第１の接続端子２８及び第２の接続端子３０となるＡｕ
ペースト１８４及び１８６を、例えばスクリーン印刷に
より形成する。

【００７３】その後、温度５００〜１０００℃を０．５
〜３時間ほど保持した焼成処理によって、図１１に示す
ように、Ｐｔレジネート１８２による第５の配線パター
ン２４Ｃと、Ａｕペースト１８４及び１８６による第１
及び第２の接続端子２８及び３０を形成する。これによ
って、図５に示すように、セラミック積層体６０の一表
面に多層構造の圧電／電歪素子１８ａが形成されること
になる。なお、セラミック積層体６０の他方の表面にも
同様の方法で多層構造の圧電／電歪素子１８ｂが形成さ
れる。

【００７４】次に、図５に示すように、圧電／電歪素子
１８ａ及び１８ｂが形成されたセラミック積層体６０の
うち、切断線Ｃ１、Ｃ２、Ｃ５に沿って切断することに
より、セラミック積層体６０の側部と先端部を切除す
る。この切除によって、図１に示すように、セラミック
基体１６に圧電／電歪素子１８ａ及び１８ｂが形成さ
れ、かつ、互いに対向する端面３４ａ及び３４ｂを有す
る可動部２０ａ及び２０ｂが形成された圧電／電歪デバ
イス１０を得る。

【００７５】切断のタイミングは、切断線Ｃ１及びＣ２
に沿って切断した後に、切断線Ｃ５に沿って切断しても
よく、切断線Ｃ５に沿って切断した後に、切断線Ｃ１及
びＣ２に沿って切断してもよい。もちろん、これらの切
断を同時に行うようにしてもよい。また、切断線Ｃ５と
対向する固定部１４（図２参照）の端面も適宜切断する
ようにしてもよい。その後、例えば超音波洗浄によっ
て、前記切断による切くず等が除去されることになる。

【００７６】次に、この実施の形態に係る圧電／電歪デ
バイス１０の各構成要素について説明する。

【００７７】可動部２０ａ及び２０ｂは、上述したよう
に、薄板部１２ａ及び１２ｂの駆動量に基づいて作動す
る部分であり、圧電／電歪デバイス１０の使用目的に応
じて種々の部材が取り付けられる。例えば、圧電／電歪
デバイス１０を変位素子として使用する場合であれば、
光シャッタの遮蔽板等が取り付けられ、特に、ハードデ
ィスクドライブの磁気ヘッドの位置決めや、リンギング
抑制機構に使用するのであれば、磁気ヘッド、磁気ヘッ
ドを有するスライダ、スライダを有するサスペンション
等の位置決めを必要とする部材が取り付けられる。

【００７８】固定部１４は、上述したように、薄板部１
２ａ及び１２ｂ並びに可動部２０ａ及び２０ｂを支持す
る部分であり、例えば前記ハードディスクドライブの磁
気ヘッドの位置決めに利用する場合には、ＶＣＭ（ボイ
スコイルモータ）に取り付けられたキャリッジアーム、
前記キャリッジアームに取り付けられた固定プレート又
はサスペンション等に固定部１４を支持固定することに
より、圧電／電歪デバイス１０の全体が固定される。ま
た、この固定部１４には、図１に示すように、圧電／電
歪素子１８ａ及び１８ｂを駆動するための接続端子２８
及び３０その他の部材が配置される場合もある。

【００７９】可動部２０ａ及び２０ｂ並びに固定部１４
を構成する材料としては、剛性を有する限りにおいて特
に限定されないが、上述したように、セラミックグリー
ンシート積層法を適用できるセラミックスを好適に用い
ることができる。

【００８０】具体的には、安定化ジルコニア、部分安定
化ジルコニアをはじめとするジルコニア、アルミナ、マ
グネシア、窒化珪素、窒化アルミニウム、酸化チタンを
主成分とする材料等が挙げられる他、これらの混合物を
主成分とした材料が挙げられるが、機械的強度や靱性が
高い点において、ジルコニア、特に安定化ジルコニアを
主成分とする材料と部分安定化ジルコニアを主成分とす
る材料が好ましい。

【００８１】薄板部１２ａ及び１２ｂは、上述したよう
に、圧電／電歪素子１８ａ及び１８ｂの変位により駆動
する部分である。薄板部１２ａ及び１２ｂは、可撓性を
有する薄板状の部材であって、表面に配設された圧電／
電歪素子１８ａ及び１８ｂの伸縮変位を屈曲変位として
増幅して、可動部２０ａ及び２０ｂに伝達する機能を有
する。従って、薄板部１２ａ及び１２ｂの形状や材質
は、可撓性を有し、屈曲変形によって破損しない程度の
機械的強度を有するものであれば足り、可動部２０ａ及
び２０ｂの応答性、操作性を考慮して適宜選択すること
ができる。

【００８２】薄板部１２ａ及び１２ｂを構成する材料と
しては、可動部２０ａ及び２０ｂや固定部１４と同様の
セラミックスを好適に用いることができ、ジルコニア、
中でも安定化ジルコニアを主成分とする材料と部分安定
化ジルコニアを主成分とする材料は、薄肉であっても機
械的強度が大きいこと、靱性が高いこと、圧電／電歪層
や電極材との反応性が小さいことから最も好適に用いら
れる。

【００８３】前記安定化ジルコニア並びに部分安定化ジ
ルコニアにおいては、次のように安定化並びに部分安定
化されたものが好ましい。即ち、ジルコニアを安定化並
びに部分安定化させる化合物としては、酸化イットリウ
ム、酸化イッテルビウム、酸化セリウム、酸化カルシウ
ム、及び酸化マグネシウムがあり、少なくともそのうち
の１つの化合物を添加、含有させることにより、あるい
は１種類の化合物の添加のみならず、それら化合物を組
み合わせて添加することによっても、目的とするジルコ
ニアの安定化は可能である。

【００８４】なお、それぞれの化合物の添加量として
は、酸化イットリウムや酸化イッテルビウムの場合にあ
っては、１〜３０モル％、好ましくは１．５〜１０モル
％、酸化セリウムの場合にあっては、６〜５０モル％、
好ましくは８〜２０モル％、酸化カルシウムや酸化マグ
ネシウムの場合にあっては、５〜４０モル％、好ましく
は５〜２０モル％とすることが望ましいが、その中でも
特に酸化イットリウムを安定化剤として用いることが好
ましく、その場合においては、１．５〜１０モル％、更
に好ましくは２〜４モル％とすることが望ましい。ま
た、焼結助剤等の添加物としてアルミナ、シリカ、遷移
金属酸化物等を０．０５〜２０ｗｔ％の範囲で添加する
ことが可能であるが、圧電／電歪素子１８ａ及び１８ｂ
の形成手法として、膜形成法による焼成一体化を採用す
る場合は、アルミナ、マグネシア、遷移金属酸化物等を
添加物として添加することも好ましい。

【００８５】なお、機械的強度と安定した結晶相が得ら
れるように、ジルコニアの平均結晶粒子径を０．０５〜
３μｍ、好ましくは０．０５〜１μｍとすることが望ま
しい。また、上述のように、薄板部１２ａ及び１２ｂに
ついては、可動部２０ａ及び２０ｂ並びに固定部１４と
同様のセラミックスを用いることができるが、好ましく
は、実質的に同一の材料を用いて構成することが、接合
部分の信頼性、圧電／電歪デバイス１０の強度、製造の
煩雑さの低減を図る上で有利である。

【００８６】圧電／電歪素子１８ａ及び１８ｂは、少な
くとも圧電／電歪層２２と、該圧電／電歪層２２に電界
をかけるための一対の電極２４及び２６を有するもので
あり、ユニモルフ型、バイモルフ型等の圧電／電歪素子
を用いることができるが、薄板部１２ａ及び１２ｂと組
み合わせたユニモルフ型の方が、発生する変位量の安定
性に優れ、軽量化に有利であるため、このような圧電／
電歪デバイス１０に適している。

【００８７】前記圧電／電歪素子１８ａ及び１８ｂは、
図１に示すように、薄板部１２ａ及び１２ｂの側面に形
成する方が薄板部１２ａ及び１２ｂをより大きく駆動さ
せることができる点で好ましい。

【００８８】圧電／電歪層２２には、圧電セラミックス
が好適に用いられるが、電歪セラミックスや強誘電体セ
ラミックス、あるいは反強誘電体セラミックスを用いる
ことも可能である。但し、この圧電／電歪デバイス１０
をハードディスクドライブの磁気ヘッドの位置決め等に
用いる場合は、可動部２０ａ及び２０ｂの変位量と駆動
電圧、又は出力電圧とのリニアリティが重要とされるた
め、歪み履歴の小さい圧電材料を用いることが好まし
く、抗電界が１０ｋＶ／ｍｍ以下の材料を用いることが
好ましい。

【００８９】具体的な圧電材料としては、ジルコン酸
鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニ
オブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アン
チモンスズ酸鉛、マンガンタングステン酸鉛、コバルト
ニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビ
スマス、ニオブ酸カリウムナトリウム、タンタル酸スト
ロンチウムビスマス等の単独、又はこれらの適宜の混合
物等を挙げることができる。

【００９０】特に、高い電気機械結合係数と圧電定数を
有し、圧電／電歪層２２の焼結時における薄板部（セラ
ミックス）１２ａ及び１２ｂとの反応性が小さく、安定
した組成のものが得られる点において、ジルコン酸鉛、
チタン酸鉛、マグネシウムニオブ酸鉛を主成分とする材
料、又はチタン酸ナトリウムビスマスを主成分とする材
料が好適に用いられる。

【００９１】更に、前記圧電材料に、ランタン、カルシ
ウム、ストロンチウム、モリブデン、タングステン、バ
リウム、ニオブ、亜鉛、ニッケル、マンガン、セリウ
ム、カドミウム、クロム、コバルト、アンチモン、鉄、
イットリウム、タンタル、リチウム、ビスマス、スズ等
の酸化物等を単独で、もしくは混合したセラミックスを
用いてもよい。

【００９２】例えば、主成分であるジルコン酸鉛とチタ
ン酸鉛及びマグネシウムニオブ酸鉛に、ランタンやスト
ロンチウムを含有させることにより、抗電界や圧電特性
を調整可能となる等の利点を得られる場合がある。

【００９３】なお、シリカ等のガラス化し易い材料の添
加は圧電／電歪体に対して２重量％以下とすることが望
ましい。２重量％以上添加すると、シリカ等の焼結助剤
となる材料は、圧電／電歪層２２の熱処理時に、圧電／
電歪材料と反応し易く、その組成を変動させ、圧電特性
を劣化させるからである。一方、適量のシリカの添加
は、圧電／電歪体の焼結性を改善する効果がある。

【００９４】そして、第１層目の圧電／電歪層２２Ａに
おける第２の部分２２Ａ２を構成する第２の圧電／電歪
材料については、以下の要件をなるべく多く満たすこと
が好ましい。

【００９５】（１）絶縁体であること。 （２）第１の部分２２Ａ１を構成する第１の圧電／電歪
材料と同時焼成することから、セラミックスであるこ
と。 （３）熱工程に投入されることから、熱膨張率が第１の
圧電／電歪材料と近いこと。 （４）第１の圧電／電歪材料と直接接触することから、
組成が近いこと。 （５）第１の圧電／電歪材料からの元素移動が少なく、
かつ第１の圧電／電歪材料への元素移動が少ないこと。 （６）セラミック基体１６への元素移動が少なく、かつ
セラミック基体１６からの元素移動が少ないこと。 （７）第１の圧電／電歪材料と反応して異相や分解など
が起きないこと。 （８）第１の圧電／電歪材料がＰＺＴ（チタン酸ジルコ
ン酸鉛）であるとき、ＰＺ（ジルコン酸鉛）あるいはＰ
Ｔ（チタン酸鉛）であること。 （９）第１の圧電／電歪材料がＰＺＴであるとき、ＰＺ
Ｔであって、かつ、第１の圧電／電歪材料よりも圧電定
数が低いこと。

【００９６】圧電定数については、まず、第１の圧電／
電歪材料の圧電定数｜ｄ₃₁｜は、１００×１０^-12ｍ／
Ｖ以上、好ましくは１５０×１０^-12ｍ／Ｖ以上、更に
好ましくは２００×１０^-12ｍ／Ｖ以上であるとよい。
一方、第２の圧電／電歪材料の圧電定数｜ｄ₃₁｜は、１
００×１０^-12ｍ／Ｖ以下、好ましくは５０×１０^-12ｍ
／Ｖ以下、更に好ましくは１０×１０^-12ｍ／Ｖ以下で
あるとよい。

【００９７】もちろん、第１層目の圧電／電歪層２２Ａ
における第２の部分２２Ａ２と第１の部分２２Ａ１は、
互いに膜厚が異なっていてもよい。この場合、例えば図
１１の変形例に係る圧電／電歪デバイス１０ａのよう
に、第２の部分２２Ａ２の膜厚が第１の部分２２Ａ１の
膜厚よりも厚いことが好ましい。具体的には、第２の部
分２２Ａ２の厚みは、５μｍ以上、好ましくは１０μｍ
以上、更に好ましくは１５μｍ以上であるとよい。これ
により、第２の部分２２Ａ２における耐圧を確保できる
と共に、第２の部分２２Ａ２にて構成される静電容量値
を、第１の部分２２Ａ１にて構成される静電容量値より
も小さくする上で有利となる。

【００９８】また、図２に示すように、第１の部分２２
Ａ１と第２の部分２２Ａ２との境界部分２００は、薄板
部１２ａ（１２ｂも同様である）の厚みをｄとしたと
き、固定部１４上にあって、かつ、固定部１４の内壁面
の仮想延長面２０２と薄板部１２ａの側面との交差部分
からｄ／２以上の距離に位置されていることが好まし
い。

【００９９】また、圧電／電歪素子１８ａ及び１８ｂに
対する制御のしやすさを考慮すると、第２の部分２２Ａ
２を構成する第２の圧電／電歪材料は、温度変化に対す
る抵抗値、誘電率、圧電定数、熱膨張率などの特性変化
（温度変化の感受性）が、第１の部分２２Ａ１を構成す
る第１の圧電／電歪材料よりも低いことが好ましい。

【０１００】一方、圧電／電歪素子１８ａ及び１８ｂの
一対の電極２４及び２６は、室温で固体であり、導電性
に優れた金属で構成されていることが好ましく、例えば
アルミニウム、チタン、クロム、鉄、コバルト、ニッケ
ル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラ
ジウム、ロジウム、銀、スズ、タンタル、タングステ
ン、イリジウム、白金、金、鉛等の金属単体、もしくは
これらの合金が用いられ、更に、これらに圧電／電歪層
２２あるいは薄板部１２ａ及び１２ｂと同じ材料を分散
させたサーメット材料を用いてもよい。

【０１０１】圧電／電歪素子１８ａ及び１８ｂにおける
電極２４及び２６の材料選定は、圧電／電歪層２２の形
成方法に依存して決定される。例えば薄板部１２ａ及び
１２ｂ上に一方の電極２４を形成した後、前記電極２４
上に圧電／電歪層２２を焼成により形成する場合は、一
方の電極２４には、圧電／電歪層２２の焼成温度におい
ても変化しない白金、パラジウム、白金−パラジウム合
金、銀−パラジウム合金等の高融点金属を使用する必要
があるが、圧電／電歪層２２を形成した後に、前記圧電
／電歪層２２上に形成される最外層の電極は、低温で電
極形成を行うことができるため、アルミニウム、金、銀
等の低融点金属を主成分として使用することができる。

【０１０２】また、電極２４及び２６の厚みは、少なか
らず圧電／電歪素子１８ａ及び１８ｂの変位を低下させ
る要因ともなるため、特に圧電／電歪層２２の焼成後に
形成される電極には、焼成後に緻密でより薄い膜が得ら
れる有機金属ペースト、例えば金レジネートペースト、
白金レジネートペースト、銀レジネートペースト等の材
料を用いることが好ましい。

【０１０３】そして、この実施の形態に係る圧電／電歪
デバイス１０は、超音波センサや加速度センサ、角速度
センサや衝撃センサ、質量センサ等の各種センサに好適
に利用でき、端面３４ａ及び３４ｂないし薄板部１２ａ
及び１２ｂ間に取り付けられる物体のサイズを適宜調整
することにより、センサの感度調整が容易に行えるとい
う更なる利点がある。

【０１０４】また、圧電／電歪デバイス１０の製造方法
においては、セラミック積層体６０の表面に圧電／電歪
素子１８ａ及び１８ｂを形成する方法として、上述した
スクリーン印刷法のほかに、ディッピング法、塗布法、
電気泳動法等の厚膜形成法や、イオンビーム法、スパッ
タリング法、真空蒸着、イオンプレーティング法、化学
気相成長法（ＣＶＤ）、めっき等の薄膜形成法を用いる
ことができる。

【０１０５】このような膜形成法を用いて圧電／電歪素
子１８ａ及び１８ｂを形成することにより、接着剤を用
いることなく、圧電／電歪素子１８ａ及び１８ｂと薄板
部１２ａ及び１２ｂとを一体的に接合、配設することが
でき、信頼性、再現性を確保できると共に、集積化を容
易にすることができる。

【０１０６】この場合、厚膜形成法により圧電／電歪素
子１８ａ及び１８ｂを形成することが好ましい。特に、
圧電／電歪層２２の形成において厚膜形成法を用いれ
ば、平均粒径０．０１〜５μｍ、好ましくは０．０５〜
３μｍの圧電セラミックスの粒子、粉末を主成分とする
ペーストやスラリー、又はサスペンションやエマルジョ
ン、ゾル等を用いて膜化することができ、それを焼成す
ることによって良好な圧電／電歪特性を得ることができ
るからである。

【０１０７】なお、電気泳動法は、膜を高い密度で、か
つ、高い形状精度で形成できるという利点がある。ま
た、スクリーン印刷法は、膜形成とパターン形成とを同
時に行うことができるため、製造工程の簡略化に有利で
ある。

【０１０８】また、セラミック積層体６０を切除する方
法としては、ダイシング加工、ワイヤソー加工等の機械
加工のほか、ＹＡＧレーザ、エキシマレーザ等のレーザ
加工や電子ビーム加工を適用することが可能である。

【０１０９】このように、本実施の形態に係る圧電／電
歪デバイス１０においては、セラミック基体１６上に、
１以上の圧電／電歪層２２と１以上の電極２４及び２６
とが互い違いに積層されて構成された圧電／電歪素子１
８ａ及び１８ｂにおける第１層目の圧電／電歪層２２Ａ
を、第１の圧電／電歪材料による第１の部分２２Ａ１と
第２の圧電／電歪材料による第２の部分２２Ａ２にて構
成するようにしたので、例えば、第２の配線パターン２
６Ａの一部（第２の部分２２Ａ２に対応する部分）に第
１の接続端子２８を形成することを想定したとき、前記
第２の部分２２Ａ２で構成される静電容量値を、第１の
部分２２Ａ１にて構成される静電容量値よりも小さく設
定することが可能になる。

【０１１０】その結果、実際の駆動部（又は感知部）と
して機能する部分（実作動部）では静電容量が大きくな
り、圧電／電歪層２２での歪みの発生量が増大して、変
位が大きくなるという利点があると共に、実作動部以外
の部分（第２の部分２２Ａ２に対応する部分）では、静
電容量が小さくなり、例えば電気信号の供給に関するＣ
Ｒ時定数の減少につながり、例えばアクチュエータ部１
９ａ及び１９ｂとして使用した場合に、該アクチュエー
タ部１９ａ及び１９ｂの高速動作を実現させることがで
きる。

【０１１１】つまり、本実施の形態においては、実作動
部とその他の部分とで機械的特性や電気的特性等を異に
することができ、例えば、実作動部においては静電容量
を大きくとれ、その他の部分では静電容量を小さくする
ことができるなど、種々の用途に応じて、最適なデバイ
ス特性を実現させることができる。

【０１１２】上述した圧電／電歪デバイス１０及び１０
ａによれば、各種トランスデューサ、各種アクチュエー
タ、周波数領域機能部品（フィルタ）、トランス、通信
用や動力用の振動子や共振子、発振子、ディスクリミネ
ータ等の能動素子のほか、超音波センサや加速度セン
サ、角速度センサや衝撃センサ、質量センサ等の各種セ
ンサ用のセンサ素子として利用することができ、特に、
光学機器、精密機器等の各種精密部品等の変位や位置決
め調整、角度調整の機構に用いられる各種アクチュエー
タに好適に利用することができる。

【０１１３】なお、この発明に係る圧電／電歪デバイス
は、上述の実施の形態に限らず、この発明の要旨を逸脱
することなく、種々の構成を採り得ることはもちろんで
ある。

【０１１４】

【発明の効果】以上説明したように、本発明に係る圧電
／電歪デバイスによれば、実作動部とその他の部分とで
機械的特性や電気的特性等を異にすることができ、例え
ば、実作動部においては静電容量を大きくとれ、その他
の部分では静電容量を小さくすることができるなど、種
々の用途に応じて、最適なデバイス特性を実現させるこ
とができる。

【図面の簡単な説明】

【図１】本実施の形態に係る圧電／電歪デバイスの構成
を示す斜視図である。

【図２】本実施の形態に係る圧電／電歪デバイスのう
ち、圧電／電歪素子の形成部分を示す拡大図である。

【図３】必要なセラミックグリーンシートの積層過程を
示す説明図である。

【図４】セラミックグリーンシートを積層してセラミッ
クグリーン積層体とした状態を示す説明図である。

【図５】セラミックグリーン積層体を焼成してセラミッ
ク積層体とした後、前記セラミック積層体に圧電／電歪
素子を形成した状態を示す説明図である。

【図６】図６Ａ〜図６Ｃは本実施の形態に係る圧電／電
歪デバイスの製造過程を示すものであって、図６Ａは後
に第１の配線パターンにおける第１の層となる第１のサ
ーメット層を形成した段階を示す工程図であり、図６Ｂ
は第１の層を形成した段階を示す工程図であり、図６Ｃ
は後に第１の配線パターンにおける第２の層となるＰｔ
ペーストを形成した段階を示す工程図である。

【図７】図７Ａ〜図７Ｃは本実施の形態に係る圧電／電
歪デバイスの製造過程を示すものであって、図７Ａは第
２の層を形成した段階を示す工程図であり、図７Ｂは後
に第１の配線パターンにおける第３の層と、後に第１層
目の圧電／電歪層となる第１及び第２の圧電／電歪材料
のペーストと、後に第２の配線パターンとなる第４のサ
ーメット層を形成した段階を示す工程図であり、図７Ｃ
は第３の層と第１層目の圧電／電歪層と第２の配線パタ
ーンを同時に形成した段階を示す工程図である。

【図８】図８Ａ〜図８Ｃは本実施の形態に係る圧電／電
歪デバイスの製造過程を示すものであって、図８Ａは後
に第２層目の圧電／電歪層となるＰＺＴペーストと、後
に第３の配線パターンとなる第５のサーメット層を形成
した段階を示す工程図であり、図８Ｂは第２層目の圧電
／電歪層と第３の配線パターンを同時に形成した段階を
示す工程図であり、図８Ｃは後に第３層目の圧電／電歪
層となるＰＺＴペーストと、後に第４の配線パターンと
なる第６のサーメット層を形成した段階を示す工程図で
ある。

【図９】図９Ａ及び図９Ｂは本実施の形態に係る圧電／
電歪デバイスの製造過程を示すものであって、図９Ａは
第３層目の圧電／電歪層と第４の配線パターンを同時に
形成した段階を示す工程図であり、図９Ｂは後に第４層
目の圧電／電歪層となるＰＺＴペーストを形成した段階
を示す工程図である。

【図１０】図１０Ａ及び図１０Ｂは本実施の形態に係る
圧電／電歪デバイスの製造過程を示すものであって、図
１０Ａは第４層目の圧電／電歪層を形成した段階を示す
工程図であり、図１０Ｂは後に第５の配線パターンとな
るＰｔレジネートと、後に端子となるＡｕペーストを形
成した段階を示す工程図である。

【図１１】本実施の形態に係る圧電／電歪デバイスの変
形例のうち、圧電／電歪素子の形成部分を示す拡大図で
ある。

【符号の説明】

１０、１０ａ…圧電／電歪デバイス １２ａ、１２ｂ
…一対の薄板部 １４…固定部 １６…セラミッ
ク基体 １８ａ、１８ｂ…圧電／電歪素子 ２２…圧電／電
歪層 ２２Ａ…第１層目の圧電／電歪層 ２２Ａ１…第１
の部分 ２２Ａ２…第２の部分 ２４…一方の電
極 ２６…他方の電極

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 41/18 １０１Ｄ

Claims (15)

【特許請求の範囲】
1. 【請求項１】セラミック基体上に、１以上の圧電／電歪
   層と１以上の電極層とが互い違いに積層されて構成され
   た圧電／電歪素子を有し、 少なくとも１つの圧電／電歪層は、２種類以上の材料が
   並列に配置されて構成されていることを特徴とする圧電
   ／電歪デバイス。
2. 【請求項２】請求項１記載の圧電／電歪デバイスにおい
   て、 前記少なくとも１つの圧電／電歪層は、２種類以上の圧
   電／電歪材料が並列に配置されて構成されていることを
   特徴とする圧電／電歪デバイス。
3. 【請求項３】請求項１又は２記載の圧電／電歪デバイス
   において、 前記セラミック基体は、厚みの大きい固定部と、該固定
   部から連続して形成され、かつ、厚みが前記固定部より
   も薄い一対の薄板部とを有し、 前記圧電／電歪素子は、一対の薄板部のうち、少なくと
   も１つの薄板部の一部を含む面に形成されていることを
   特徴とする圧電／電歪デバイス。
4. 【請求項４】請求項３記載の圧電／電歪デバイスにおい
   て、 前記少なくとも１つの薄板部の一部を含む面に形成され
   る圧電／電歪素子のうち、前記薄板部の一部から前記固
   定部の一部にかけて配設される圧電／電歪材料を第１の
   圧電／電歪材料とし、前記固定部の一部上に配設される
   圧電／電歪材料を第２の圧電／電歪材料としたとき、 前記第２の圧電／電歪材料の圧電定数が前記第１の圧電
   ／電歪材料の圧電定数よりも低いことを特徴とする圧電
   ／電歪デバイス。
5. 【請求項５】請求項４記載の圧電／電歪デバイスにおい
   て、 前記第１の圧電／電歪材料の圧電定数の絶対値が１００
   ×１０^-12ｍ／Ｖ以上であり、 前記第２の圧電／電歪材料の圧電定数の絶対値が１００
   ×１０^-12ｍ／Ｖ未満であることを特徴とする圧電／電
   歪デバイス。
6. 【請求項６】請求項５記載の圧電／電歪デバイスにおい
   て、 前記第２の圧電／電歪材料の圧電定数の絶対値が５０×
   １０^-12ｍ／Ｖ以下であることを特徴とする圧電／電歪
   デバイス。
7. 【請求項７】請求項６記載の圧電／電歪デバイスにおい
   て、 前記第２の圧電／電歪材料の圧電定数の絶対値が１０×
   １０^-12ｍ／Ｖ以下であることを特徴とする圧電／電歪
   デバイス。
8. 【請求項８】請求項４〜７のいずれか１項に記載の圧電
   ／電歪デバイスにおいて、 前記第２の圧電／電歪材料の誘電率が、前記第１の圧電
   ／電歪材料の誘電率以下であることを特徴とする圧電／
   電歪デバイス。
9. 【請求項９】請求項４〜８のいずれか１項に記載の圧電
   ／電歪デバイスにおいて、 前記第２の圧電／電歪材料は、温度変化に対する感受性
   が、前記第１の圧電／電歪材料よりも低いことを特徴と
   する圧電／電歪デバイス。
10. 【請求項１０】請求項４〜９のいずれか１項に記載の圧
    電／電歪デバイスにおいて、 前記第２の圧電／電歪材料による層の厚さが、前記第１
    の圧電／電歪材料による層の厚さ以上であることを特徴
    とする圧電／電歪デバイス。
11. 【請求項１１】請求項４〜１０のいずれか１項に記載の
    圧電／電歪デバイスにおいて、 前記第１の圧電／電歪材料と前記第２の圧電／電歪材料
    との境界部分は、前記薄板部の厚みをｄとしたとき、前
    記固定部上にあって、かつ、前記固定部の内壁面の仮想
    延長面と前記薄板部の側面との交差部分からｄ／２以上
    の距離に位置されていることを特徴とする圧電／電歪デ
    バイス。
12. 【請求項１２】請求項１〜１１のいずれか１項に記載の
    圧電／電歪デバイスにおいて、 前記圧電／電歪素子は、少なくとも２層以上の圧電／電
    歪層が積層されて構成されていることを特徴とする圧電
    ／電歪デバイス。
13. 【請求項１３】請求項１〜１２のいずれか１項に記載の
    圧電／電歪デバイスにおいて、 前記セラミック基体と前記圧電／電歪層との間に別の層
    が介在していることを特徴とする圧電／電歪デバイス。
14. 【請求項１４】請求項３〜１３のいずれか１項に記載の
    圧電／電歪デバイスにおいて、 前記セラミック基体における固定部と薄板部は、セラミ
    ックグリーン積層体を焼成一体化してセラミック積層体
    とした後、不要な部分を切除して構成されていることを
    特徴とする圧電／電歪デバイス。
15. 【請求項１５】請求項３〜１４のいずれか１項に記載の
    圧電／電歪デバイスにおいて、 前記セラミック基体における固定部と薄板部は、セラミ
    ックグリーン積層体を焼成一体化してセラミック積層体
    とし、該セラミック積層体上に圧電／電歪素子を形成し
    て焼成した後、不要な部分を切除して構成されているこ
    とを特徴とする圧電／電歪デバイス。