JP2003163344A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 エッチング処理による反射防止用の膜への加
工ダメージを阻止できるようにすると共に、膜厚の均一
な反射防止用の膜を有した受光窓部を形成できるように
する。 【解決手段】 受光素子用の不純物拡散層が設けられた
半導体基板１と、この不純物拡散層上に設けられたシリ
コン酸化膜１８及びシリコン窒化膜１９と、これらのシ
リコン窒化膜及びシリコン酸化膜等を貫いて不純物拡散
層に接合された電極部１０及び１１と、これらの電極部
を絶縁するために設けられたシリコン酸化膜２３と、不
純物拡散層上にシリコン酸化膜１８及びシリコン窒化膜
１９を有してシリコン酸化膜２３等に囲まれた受光窓部
１７とを備え、シリコン酸化膜１８及びシリコン窒化膜
１９は、シリコン酸化膜２３を選択的に開口して受光窓
部１７を形成する際にはシリコン窒化膜２１等により保
護され、その後、このシリコン窒化膜２１等を除去する
ことにより受光窓部１７内に露出したものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光信号を電気信
号に光電変換する受光素子と、その他の素子（例えばト
ランジスタ・容量素子・抵抗素子）とを同一半導体基板
に備えた受光素子混載型の半導体集積回路等に適用して
好適な半導体装置及びその製造方法に関するものであ
る。

【０００２】詳しくは、受光素子用の不純物拡散層を形
成した半導体基板面に反射防止用の膜と、保護用の膜を
積層した後、この保護用の膜を形成した半導体基板に不
純物拡散層に至る電極部を形成し、次に、この電極部を
形成した半導体基板に絶縁性の膜を形成し、この絶縁性
の膜を選択的に開口し保護用の膜を露出させて開口部を
形成することによって、反射防止用の膜を保護用の膜で
保護した状態で、電極部と開口部を形成できるように
し、エッチング処理による当該反射防止用の膜への加工
ダメージを阻止できるようにしたものである。

【０００３】

【従来の技術】近年、光信号を電気信号に光電変換する
受光素子の動作領域は、ますます短波長化が進みつつあ
り、これに伴って、受光素子と他の素子とを混載した半
導体集積回路においては、如何に光電変換効率が良い受
光素子を設計するかが課題となっている。

【０００４】そして、近年主流となりつつある高容量情
報記憶媒体である光ディスク装置等においては、波長λ
＝４００［ｎｍ］程度の短波長レーザに対応した受光素
子の設計が要求されている。

【０００５】受光素子の一つの特性として、レーザの入
射光のパワー［Ｗ］に対する光電流［Ａ］を表わす受光
感度特性［Ａ／Ｗ］がある。この受光感度特性は、レー
ザ光の波長が短くなるにつれて低くなる。また、レーザ
光の波長が短くなるにつれて、出力側の出力向上は技術
的に困難となる。例えば、波長λ＝７８０［ｎｍ］程度
の赤色レーザと比べて、短波長レーザは出力の小さい物
しか作成できていない。

【０００６】つまり、レーザ光の短波長化に伴って、受
光感度特性とレーザ出力は共に低下してしまうので、受
光感度（光電流）は内因かつ外因により必然的に低くな
ってしまうというという現状がある。そこで、短波長レ
ーザに対応した受光素子を製造できるようにするため
に、受光素子のＰＩＮ構造の最適化と、入射光の反射を
防止する反射防止膜の改善が進められている。

【０００７】図８〜図１１は従来例に係る半導体装置９
０の製造方法（その１〜４）を示す工程図である。この
半導体装置９０は、受光素子とＭＩＳ（Metal Insulato
r Semiconductor Structure）型の容量素子等を混載し
た受光素子混載型半導体集積回路である。

【０００８】図８Ａに示すように、まず、半導体基板７
６に第１のシリコン酸化膜７７を形成する。そして、こ
のシリコン酸化膜７７上に第１のシリコン窒化膜７８を
形成する。次に、容量素子形成領域のシリコン窒化膜７
８とシリコン酸化膜７７をドライエッチングによって除
去する。

【０００９】そして、図８Ｂに示すように、半導体基板
７６の上方全面に第２のシリコン窒化膜７９を形成す
る。このシリコン窒化膜７９は、ＭＩＳ容量素子の絶縁
膜（誘電体膜）であり、受光素子の反射防止膜でもあ
る。このように、受光素子の反射防止膜と容量素子の絶
縁膜とを同時に形成することにより、工程数の削減を果
たしている。図８Ｂに示すシリコン酸化膜７７と、シリ
コン窒化膜７８と、シリコン窒化膜７９とから、受光素
子の反射防止膜８７は構成される。次に、図８Ｃに示す
ように、受光素子形成領域と容量素子形成領域以外のシ
リコン窒化膜７９及び７８をドライエッチングにより除
去する。

【００１０】そして、図９Ａに示すように、受光素子の
アノード用電極部を形成する領域にあるシリコン酸化膜
７７を除去する。そして、半導体基板７６の上方全面に
ポリシリコン膜８０を形成する。このポリシリコン膜８
０は、受光素子のアノード用電極部の他に、トランジス
タ（図示せず）や容量素子の電極部、抵抗素子（図示せ
ず）自体等に使用するものである。

【００１１】次に、図９Ｂに示すように、ポリシリコン
膜８０に選択的にドライエッチング（プラズマエッチン
グ、又はリアクティブイオンエッチング等）を施して、
当該ポリシリコン膜８０を電極形状にする。このとき、
反射防止膜上のポリシリコン膜８０を除去する。これ
は、ポリシリコン膜の高反射率が、受光素子の受光感度
低下を招くからである。

【００１２】ポリシリコン膜８０を電極形状に加工した
後、図９Ｃに示すように、第２のシリコン酸化膜８１を
形成する。これは、半導体基板７６にダブルポリシリコ
ン構造を持つトランジスタ（図示せず）を形成する際
に、ファーストポリシリコンとセカンドポリシリコン膜
との絶縁を保つためである。次に、シリコン酸化膜８１
及び７７を選択的に除去して、受光素子と、容量素子等
の電極部用の開口部を形成する。

【００１３】次に、図１０Ａに示す半導体基板７６の上
方全面にＡｌ化合物８２を形成し、当該Ａｌ化合物８２
に選択的にエッチング処理を施す。これにより、受光素
子のカソード電極等を形成する。

【００１４】Ａｌ化合物８２を形成した後、図１０Ｂに
示すように、上層配線との配線層間膜として第３のシリ
コン酸化膜８３を形成する。図１０Ｂにおいて、反射防
止膜８７上のシリコン酸化膜８１及び８３の膜厚は、合
わせて１μｍ程度である。

【００１５】次に、図１０Ｃに示すように、パシベーシ
ョン膜となる第３のシリコン窒化膜８４を形成する。そ
して、図１１Ａに示すように、このシリコン窒化膜８４
を選択的にドライエッチングして下地のシリコン酸化膜
８３を露出させ、受光素子の受光領域に開口部８５を形
成する。

【００１６】次に、図１１Ｂに示すように、受光素子の
受光領域を開口するようにして、シリコン窒化膜８４上
にレジストパターン８６を形成する。このとき、受光領
域に形成した開口部８５の内壁をレジストパターン８６
で覆う。図１１Ｂにおいて、開口部８５の内壁からその
中心方向へ延出するレジストパターン８６の幅ｈ’は、
数μｍ程度である。この幅ｈ’は、後工程でシリコン酸
化膜８３及び８１をウエットエッチングして受光窓部８
８（図１１Ｃ参照）を形成する際の、サイドエッチング
量に応じて設定する。

【００１７】そして、このレジストパターン８６をマス
クにして、図１１Ｃに示すように、１μｍ程度のシリコ
ン酸化膜８３及び８１をエッチングして除去する。この
シリコン酸化膜８３及び８１のエッチングは、ドライエ
ッチングではなく、ウエットエッチングで行う。これ
は、下地の反射防止膜８７へのエッチングダメージを回
避するためである。

【００１８】また、ウエットエッチングを採用したこと
により、シリコン酸化膜８３及び８１は、図１１Ｃの実
線矢印で示すように、数μｍ程度サイドエッチングされ
てしまう。しかしながら、このサイドエッチング量に応
じて、レジストパターン８６の幅ｈ’（図１１Ｂ参照）
の値を予め設定しておくことにより、シリコン窒化膜８
４下方までのサイドエッチングの進行を防止できる。

【００１９】このようにして、受光素子の受光領域に受
光窓部（受光部）８８を形成する。受光窓部８８を形成
した後、レジストパターン８６を除去して、受光素子
と、ＭＩＳ型の容量素子等を混載した半導体装置９０を
完成する。

【００２０】

【発明が解決しようとする課題】ところで、従来方式に
係る半導体装置９０の製造方法によれば、図１２Ａに示
すように、受光素子形成領域の反射防止膜８７上にポリ
シリコン膜８０を形成した後、当該ポリシリコン膜８０
を選択的にドライエッチングして除去していた。

【００２１】このため、ポリシリコン膜８０を除去する
際に、下地の反射防止膜８７がオーバエッチングされて
しまい、当該反射防止膜８７の膜厚が半導体基板（ウェ
ハ）の面内やロット内で不均一になってしまうおそれが
あった。

【００２２】例えば、シリコン窒化膜８４等を成膜する
減圧ＣＶＤ（Chemical Vapor Deposition）装置の成膜
ばらつきはウェハ面内で３％程度であるのに対し、ドラ
イエッチング装置のエッチング量のばらつきはウェハ面
内で数１０％もある。

【００２３】このように、反射防止膜８７の膜厚が不均
一になってしまうと、受光窓部８８へ入射する光の反射
率、屈折率、吸収率等が異なってしまい、ウェハ面内や
ロット内のチップ（集積回路）間で、受光素子の受光感
度が異なってしまうという問題があった。

【００２４】また、上述した反射防止膜（以下で、反射
防止用の膜ともいう）８７へのドライエッチングを回避
するために、図１１Ｃに示す受光窓部８８を形成する際
には、シリコン酸化膜８３及び８１をウエットエッチン
グして除去していた。このため、図１２Ｂに示すよう
に、受光窓部８８には数μｍ程度の幅を有するテーパ部
８９Ａ及び８９Ｂが形成されてしまい、チップ面積のさ
らなる縮小化が困難であるという問題があった。

【００２５】そこで、この発明はこのような問題を解決
したものであって、エッチング処理による反射防止用の
膜への加工ダメージを阻止できるようにすると共に、膜
厚の均一な反射防止用の膜を有した受光窓部を形成でき
るようにした半導体装置及びその製造方法の提供を目的
とする。

【００２６】

【課題を解決するための手段】上述した課題は、受光素
子を有する半導体装置において、この受光素子用の不純
物拡散層が設けられた半導体基板と、この半導体基板の
不純物拡散層上に設けられた反射防止用の膜と、この反
射防止用の膜を貫いて不純物拡散層に接合された電極部
と、この電極部を絶縁するために設けられた絶縁性の膜
と、不純物拡散層上に反射防止用の膜を有して絶縁性の
膜に囲まれた受光窓部とを備え、反射防止用の膜は、絶
縁性の膜を選択的に開口して受光窓部を形成する際には
保護用の膜により保護され、その後、この保護用の膜を
除去することにより受光窓部内に露出して成ることを特
徴とする半導体装置によって解決される。

【００２７】本発明に係る半導体装置によれば、膜厚の
均一な反射防止用の膜を有した受光窓部を形成すること
ができる。本発明に係る半導体装置の製造方法は、半導
体基板に受光素子を含む半導体装置を製造する方法であ
って、この半導体基板に受光素子用の不純物拡散層を形
成する工程と、この不純物拡散層を形成した半導体基板
面に反射防止用の膜を形成する工程と、この反射防止用
の膜上に保護用の膜を形成する工程と、この保護用の膜
を形成した半導体基板に不純物拡散層に至る電極部を形
成する工程と、この電極部を形成した半導体基板に絶縁
性の膜を形成する工程と、この絶縁性の膜を選択的に開
口し保護用の膜を露出させて、開口部を形成する工程
と、この開口部から露出した保護用の膜を除去して受光
窓部を形成する工程とを有することを特徴とするもので
ある。

【００２８】本発明に係る半導体装置の製造方法によれ
ば、反射防止用の膜を保護用の膜で保護した状態で、電
極部と開口部を形成できるので、エッチング処理による
当該反射防止用の膜への加工ダメージを阻止できる。従
って、この開口部から露出した保護用の膜を除去するこ
とにより、膜厚の均一な反射防止用の膜を有した受光窓
部を形成することができる。

【００２９】

【発明の実施の形態】以下図面を参照しながら、この発
明の実施形態に係る半導体装置及びその製造方法、半導
体製造装置について説明する。図１は本発明の実施形態
に係る半導体装置１００の構成例を示す断面図である。

【００３０】この実施形態では、受光素子用の不純物拡
散層を形成した半導体基板面に反射防止用の膜と、保護
用の膜を積層した後、この保護用の膜を形成した半導体
基板に不純物拡散層に至る電極部を形成し、次に、この
電極部を形成した半導体基板に絶縁性の膜を形成し、こ
の絶縁性の膜を選択的に開口し保護用の膜を露出させて
開口部を形成し、反射防止用の膜を保護用の膜で保護し
た状態で、電極部と開口部を形成できるようにし、エッ
チング処理による当該反射防止用の膜への加工ダメージ
を阻止できるようにすると共に、この開口部から露出し
た保護用の膜を除去して、膜厚の均一な反射防止用の膜
を有した受光窓部を形成できるようにしたものである。

【００３１】始めに、この半導体装置１００について説
明する。図１に示すように、この半導体装置１００は、
受光信号を電気信号に光電変換する受光素子（フォトダ
イオード）６０と、ＭＩＳ型の容量素子（以下で、容量
素子ともいう）７０と、バイポーラ素子（図示せず）
と、抵抗素子（図示せず）等を同一半導体基板に混載し
た受光素子混載型の半導体集積回路である。

【００３２】まず、この半導体装置１００は、半導体基
板１を備えている。この半導体基板１は、例えばＰ型シ
リコン等からなる半導体ウェハであるである。この半導
体基板１の受光素子６０を含む一方の領域には、図１に
示すような不純物拡散層の一例となるＰＩＮ構造、即
ち、受光領域の表面を占めるｐ⁺（ｐ型不純物）拡散層
６と、このｐ⁺拡散層６を囲むｉ（低不純物）層７と、
このｉ層をさらに囲むｎ⁺（ｎ型不純物）拡散層８とが
設けられている。また、この半導体基板１の容量素子を
含む他方の領域には、ｎ⁺拡散層１２が設けられてい
る。このｎ⁺拡散層１２は、容量素子７０の下部電極と
して機能するものである。

【００３３】この半導体基板１には、上述したｐ⁺拡散
層６を覆うようにして反射防止用の膜（以下で、反射防
止膜ともいう）が設けられている。この反射防止膜は、
第１のシリコン酸化膜１８と、この第１のシリコン酸化
膜１８上に設けられた第１のシリコン窒化膜１９とから
なる積層構造を有している。この反射防止膜は、受光素
子の受光窓部（受光部）へ入射した光の反射を抑えて、
当該光をｐ⁺拡散層６まで到達させる機能を有するもの
である。

【００３４】図１において、シリコン酸化膜１８の厚さ
は、例えば、５０ｎｍ程度であり、シリコン窒化膜１９
の厚さは、例えば、３０ｎｍ程度である。また、反射防
止膜を構成する膜の種類と、各々の膜厚等は、受光窓部
へ入射する光の波長と、光量等に応じて任意に設定可能
である。

【００３５】次に、受光窓部を除くシリコン窒化膜１９
上には、下地膜の一例となる第２のシリコン酸化膜２０
が設けられている。このシリコン酸化膜２０の膜厚は、
例えば、１００ｎｍ程度である。さらに、このシリコン
酸化膜２０上には保護用の膜の一例となる第２のシリコ
ン窒化膜２１が設けられている。このシリコン窒化膜２
１の膜厚は、例えば、５０ｎｍ程度である。これらのシ
リコン酸化膜２０及びシリコン窒化膜２１については、
後で説明する。

【００３６】そして、このシリコン窒化膜２１上には、
第３のシリコン酸化膜２２が設けられている。このシリ
コン酸化膜２２は、ダブルポリシリコン構造を持つトラ
ンジスタ（図示せず）のファーストポリシリコンとセカ
ンドポリシリコン間を絶縁する機能を有する膜である。
従って、ダブルポリシリコン構造を持つトランジスタ等
を半導体基板１に混載しない場合には、当該シリコン酸
化膜２２を省略することもできる。

【００３７】また、半導体基板１のｐ⁺拡散層６上と、
ｎ⁺拡散層８上には、上述した反射防止膜と、シリコン
酸化膜２０と、シリコン窒化膜２１と、シリコン酸化膜
２２を貫くコンタクトホールが設けられている。

【００３８】このｐ⁺拡散層６上のコンタクトホールに
は、例えば、カソード用の電極部１１が設けられてい
る。この電極部１１は、Ａｌ化合物膜からなるものであ
る。また、ｎ⁺拡散層８上のコンタクトホールには、例
えば、アノード用の電極部１０が設けられている。この
電極部１０は、例えば、ポリシリコン膜と、Ａｌ化合物
膜とからなる積層構造を有している。

【００３９】図１において、電極部１１に負電圧（−）
を印加してｉ層７を空乏層化させ、この状態で受光窓部
へ光信号を入射させると、入射した光信号は該空乏層で
電気信号（正孔と電子）に光電変換される。そして、発
生した電子は電極部１０に流れ、正孔は電極部１１に流
れる。

【００４０】一方、半導体基板１のｎ⁺拡散層１２上に
も、反射防止膜と、シリコン酸化膜２０と、シリコン窒
化膜２１と、シリコン酸化膜２２を貫くコンタクトホー
ルが設けられており、当該コンタクトホールには下部電
極（ｎ⁺拡散層）と接続された電極部２７が設けられて
いる。この電極部２７は、Ａｌ化合物膜からなるもので
ある。

【００４１】また、ｎ⁺拡散層１２上の反射防止膜には
所定面積の開口部が設けられており、当該開口部には絶
縁性のシリコン窒化膜２１が設けられている。容量素子
７０では、このシリコン窒化膜２１が誘電体膜となる。
さらに、この誘電体膜としてのシリコン窒化膜２１上に
は、上部電極となる電極部２９が設けられている。この
電極部２９は、例えば、ポリシリコン膜と、Ａｌ化合物
膜とからなる積層構造を有している。

【００４２】図１において、上部電極となる電極部２９
に正電圧（＋）を印加し、かつ、ｎ ⁺拡散層１２と接続
する電極部２７に負電圧（−）を印加することによっ
て、印加電圧に応じた電荷を容量素子７０に蓄積でき
る。

【００４３】そして、これらの電極部２７及び２９等を
覆うようにして、受光窓部を除く半導体基板１の上方に
は、絶縁性の膜の一例となる第４のシリコン酸化膜２３
が設けられている。このシリコン酸化膜２３によって、
上述した電極や、配線パターン間は十分に絶縁されてい
る。このシリコン酸化膜２３の膜厚は、例えば、９００
ｎｍ程度である。

【００４４】また、このシリコン酸化膜２３には、第３
のシリコン窒化膜２４が設けられている。このシリコン
窒化膜２４は、いわゆるパシベーション膜であり、当該
半導体装置１００を水分、パッケージ（図示せず）によ
る応力等から保護するためのものである。このシリコン
窒化膜２４の膜厚は、例えば、１μｍ程度である。ま
た、図１に示す半導体装置１００では、上述したシリコ
ン酸化膜１８、２０、２２、２３とシリコン窒化膜１
９、２１、２４に囲まれたｐ⁺拡散層６上に受光窓部１
７が設けられている。

【００４５】ところで、この半導体装置１００では、図
７Ｂに示すシリコン窒化膜２１とｎ ⁺拡散層１２間に
は、実線矢印で示すように、第１のシリコン酸化膜１８
と、第１のシリコン窒化膜１９と、第２のシリコン酸化
膜２０とが設けられている。即ち、従来方式の半導体装
置９０と比べて、当該間に１００ｎｍ程度の厚さを有し
たシリコン酸化膜２０が追加されている。従って、誘電
体膜として使用部分以外のシリコン窒化膜２１とｎ⁺拡
散層１２間の離隔距離を増大できるので、容量素子７０
の寄生容量を確実に低減できる。

【００４６】次に、本発明に係る半導体装置の製造方法
について説明する。図２〜図６は半導体装置１００の製
造方法（その１〜５）を示す工程図である。ここでは、
上述した半導体装置１００を製造する場合を想定する。

【００４７】まず、図２Ａに示すように、上述したｐ⁺
拡散層６、ｉ層７、ｎ⁺拡散層８、ｎ ⁺拡散層１２等の不
純物拡散層を半導体基板１に形成する。これらの形成
は、イオン注入や、熱拡散等の周知の製造技術によって
行う。

【００４８】次に、この半導体基板１上に、反射防止用
の膜の一例となる、第１のシリコン酸化膜１８と第１の
シリコン窒化膜１９を順次形成する。このシリコン酸化
膜１８の形成は、例えば、半導体基板１を熱酸化して行
う。また、シリコン窒化膜１９の形成は、ＬＰ（Low Pr
essure）ＣＶＤ等によって行う。反射防止膜を形成した
後、当該膜上に下地膜の一例となる第２のシリコン酸化
膜２０を形成する。このシリコン酸化膜２０の形成方法
は、例えば、ＣＶＤ法である。

【００４９】次に、ＭＩＳ型の容量素子７０（図１参
照）を形成する領域（以下で、容量素子形成領域ともい
う）を開口するレジストパターン（図示せず）を、シリ
コン酸化膜２０上に形成する。このレジストパターンの
形成は、例えば、フォトリソグラフィによって行う。

【００５０】そして、このレジストパターンをマスクに
して、シリコン酸化膜２０と、シリコン窒化膜１９と、
シリコン酸化膜１８とを順次エッチングして除去する。
このエッチング処理は、例えば、ＣＦ₄等のＦ系ガスを
用いたドライエッチングによって行う。上述したエッチ
ング処理を完了した後、周知の製造技術であるアッシン
グによって、レジストパターンを除去する。

【００５１】そして、図２Ｂに示すように、容量素子形
成領域のｎ⁺拡散層１２と接するようにして、保護用の
膜の一例となる第２のシリコン窒化膜２１を半導体基板
１の上方全面に形成する。このシリコン窒化膜２１は、
容量素子の誘電体膜として機能するものである。

【００５２】次に、受光素子を形成する領域（以下で、
受光素子形成領域ともいう）のｐ⁺拡散層６上と、容量
素子形成領域を覆うレジストパターン（図示せず）をシ
リコン窒化膜２１上に形成する。そして、このレジスト
パターンをマスクにして、第２シリコン窒化膜にドライ
エッチング処理を施す。これにより、図２Ｃに示すよ
う、ｎ⁺拡散層６上と容量素子形成領域を除いて、シリ
コン窒化膜２１を除去する。

【００５３】このレジストパターンをアッシングして除
去した後、図３Ａに示すように、電極部１１（図１参
照）形成する領域を開口したレジストパターン３５を形
成する。そして、このレジストパターン３５をマスクに
して、シリコン酸化膜２０と、シリコン窒化膜１９と、
シリコン酸化膜１８を順次エッチングして除去し、ｎ⁺
拡散層８を露出させる。このエッチング処理は、ドライ
エッチングによって行う。

【００５４】次に、レジストパターン３５をアッシング
して除去する。そして、図３Ｂに示すように、半導体基
板１の上方全面にポリシリコン膜３２を形成する。この
ポリシリコン膜３２は、上述した受光素子６０の電極部
や、容量素子７０の電極部に使用すると共に、トランジ
スタ（図示せず）の電極部や、抵抗素子（図示せず）本
体としても使用するものである。このポリシリコン膜３
２の形成は、例えば、ＬＰＣＶＤ等によって行う。

【００５５】ポリシリコン膜３２を形成した後、ＰＯＣ
ｌ₃ガス等を使用して、当該ポリシリコン膜３２にリン
をドーピングする。これにより、ポリシリコン膜３２に
導電性を持たせることができる。

【００５６】次に、受光素子の電極部１０（図１参照）
を形成する領域、及び容量素子形成領域を覆うレジスト
パターン（図示せず）を、ポリシリコン膜３２上に形成
する。

【００５７】そして、このレジストパターンをマスクに
して、ポリシリコン膜３２をドライエッチングする。こ
れにより、図３Ｃに示すように、受光素子の電極部１１
（図１参照）下層部と、容量素子の電極部２９（図１参
照）下層部とを形成できる。また、このレジストパター
ンの形状を、上述したトランジスタ等のゲート電極や、
抵抗素子本体等の形状と、形成領域にも対応させてお
く。これにより、ポリシリコン膜３２から、トランジス
タの電極部や、抵抗素子本体等を形成できる。このドラ
イエッチングには、例えば、ＣＦ₄や、ＣＦ₄−Ｏ₂等の
エッチングガスを使用する。

【００５８】ところで、受光素子においては、ポリシリ
コン膜の高反射率が受光感度の低下を招くので、ｐ⁺拡
散層６上方のポリシリコン膜３２を除去する必要があ
る。このとき、反射防止膜を構成するシリコン窒化膜１
９上には、シリコン酸化膜２０と、シリコン窒化膜２１
が設けられている。

【００５９】従って、ポリシリコン膜３２をオーバーエ
ッチングしても、反射防止膜をシリコン窒化膜２１で保
護できるので、該反射防止膜へのエッチングダメージを
阻止できる。これにより、反射防止膜の膜減りを回避で
きるので、半導体基板（ウェハ）面内、もしくはロット
内での反射防止膜の膜厚変動を阻止できる。それゆえ、
従来方式と比べて、反射防止膜の品質を確実に向上でき
る。

【００６０】次に、図４Ａに示すように、半導体基板１
の上方全面に第３のシリコン酸化膜２２を１００ｎｍ程
度の厚さに形成する。そして、このシリコン酸化膜２２
と、シリコン窒化膜２１と、シリコン酸化膜２０と、シ
リコン窒化膜１９と、シリコン酸化膜１８を順次選択的
にエッチングして、半導体基板１に形成したｐ⁺拡散層
６に至るコンタクトホールを形成する。また、このコン
タクトホールの形成と平行して、ポリシリコン膜３２に
至るヴィアホールを形成する。

【００６１】そして、コンタクトホール及びヴィアホー
ルを形成した半導体基板１の上方全面にＡｌ化合物膜１
４を堆積し、当該Ａｌ化合物膜１４をパターニングす
る。これにより、図４Ｂに示す電極部１０及び１１、及
びＭＩＳ型の容量素子７０の電極部２９（図１参照）等
を形成できる。

【００６２】次に、電極を形成した半導体基板１の上方
全面に絶縁性の膜の一例となる第４のシリコン酸化膜２
３を形成する。このシリコン酸化膜２３は、電極部や、
配線パターン間を絶縁するための配線層間絶縁膜であ
る。このシリコン酸化膜２３の堆積は、例えばＯ₃−Ｔ
ＥＯＳによって行う。

【００６３】さらに、このシリコン酸化膜上に第３のシ
リコン窒化膜２４を形成する。このシリコン窒化膜は、
半導体装置１００を水分・パッケージ応力等から保護す
る機能を有するものである。このシリコン窒化膜２４の
形成は、例えば、Ｐ（Plasma）−ＣＶＤによって行う。

【００６４】次に、図４Ｃに示すように、ｐ⁺拡散層６
の上方を選択的に開口するレジストパターン３７をシリ
コン窒化膜２４上に形成する。そして、このレジストパ
ターン３７をマスクにして、シリコン窒化膜２４をドラ
イエッチングする。これにより、シリコン窒化膜２４に
受光用の開口部を形成できる。また、各電極部上にレジ
ストパターン３７の開口部（図示せず）を設けておくこ
とにより、当該電極上に外部の端子と電荷の授受を行う
パッド部を画定することもできる。

【００６５】次に、レジストパターン３７をアッシング
して除去する。そして、図５Ａに示すように、シリコン
窒化膜２４に設けられた開口部の内壁を覆い、かつ、ｐ
⁺拡散層６の上方を選択的に開口するレジストパターン
３９を当該シリコン窒化膜２４上に形成する。

【００６６】そして、図５Ｂに示すように、このレジス
トパターン３９をマスクにして、シリコン酸化膜２３
と、シリコン酸化膜２２とをドライエッチングして除去
して、受光用の開口部を形成する。

【００６７】このドライエッチングには、シリコン酸化
膜に対するエッチング速度が、シリコン窒化膜に対する
エッチング速度よりも高いエッチング条件を選択する。
このエッチング条件は、例えば、シリコン酸化膜とシリ
コン窒化膜とのエッチングの選択比が高いＣＦ₄−Ｈ₂等
を使用したリアクティブイオンエッチングである。これ
により、シリコン窒化膜２１上のシリコン酸化膜を高選
択に除去できる。

【００６８】次に、図５Ｃに示すように、シリコン酸化
膜２３及び２２から露出したシリコン窒化膜２１をドラ
イエッチングして除去する。このドライエッチングに
は、シリコン窒化膜に対するエッチング速度が、シリコ
ン酸化膜に対するエッチング速度よりも高いエッチング
条件、例えば、ＣＦ₄−Ｏ₂等を使用したプラズマエッチ
ングを選択する。これにより、シリコン酸化膜２０上の
シリコン窒化膜２１を高選択に除去できる。

【００６９】次に、図６Ａに示すように、シリコン酸化
膜２３及び２２と、シリコン窒化膜２１をドライエッチ
ングした際に、マスクとして使用したレジストパターン
をアッシングして除去する。次に、図６Ｂに示すよう
に、シリコン酸化膜２３及び２２と、シリコン窒化膜２
１に設けられた開口部４３の内壁を覆い、かつ、ｐ⁺拡
散層６の上方を選択的に開口するレジストパターン４１
を半導体基板１の上方に形成する。このとき、開口部４
３の内壁からその中心方向へ延出するレジストパターン
４１の幅ｈは、例えば、数百ｎｍ程度である。この幅ｈ
は、後工程でシリコン酸化膜２０をウエットエッチング
して受光窓部１７（図６Ｃ参照）を形成する際の、サイ
ドエッチング量に応じて設定する。

【００７０】そして、図６Ｃに示すように、このレジス
トパターン４１をマスクにして、シリコン酸化膜２０を
ウエットエッチングして除去し、受光窓部１７を形成す
る。このウエットエッチングに使用する薬液は、例え
ば、フッ酸水溶液である。

【００７１】シリコン酸化膜２０をウエットエッチング
で除去するので、下地のシリコン窒化膜１９に結晶構造
を損傷させるようなエッチングダメージを与えずに済
む。また、このフッ酸水溶液のシリコン酸化膜２０に対
するエッチング速度は、シリコン窒化膜１９に対するエ
ッチング速度よりも大きいので、シリコン窒化膜１９を
膜減りさせることもない。

【００７２】さらに、図７Ａに示すように、従来方式と
比べて、ウエットエッチングするシリコン酸化膜の膜厚
は薄いので、この膜厚差に応じてサイドエッチング量も
減少させることができる。例えば、図７Ａに示す受光窓
部１７のテーパ部４５Ａ及び４５Ｂの幅は数百μｍ程度
である。従って、チップ面積をより一層縮小できる。

【００７３】このように、本発明に係る半導体装置の製
造方法によれば、受光素子６０を半導体基板１に形成す
る際に、ｐ⁺拡散層６と、ｉ層７と、ｎ⁺拡散層８とを形
成した半導体基板１にシリコン酸化膜１８及びシリコン
窒化膜１９と、シリコン酸化膜２０と、シリコン窒化膜
２１を積層した後、このシリコン窒化膜２１を形成した
半導体基板１にｎ⁺拡散層８と、ｐ⁺拡散層６にそれぞれ
至る電極部１０及び１１を形成し、次に、この電極部１
０及び１１を形成した半導体基板１にシリコン酸化膜２
２及び２３を形成し、これらのシリコン酸化膜２３及び
２２を選択的に開口しシリコン窒化膜２１を露出させて
開口部４３を形成するようになされる。

【００７４】従って、シリコン窒化膜１９をシリコン酸
化膜２０及びシリコン窒化膜２１で保護した状態で、電
極部１０及び１１と開口部４３を形成できるので、ドラ
イエッチング処理等による当該シリコン窒化膜１９への
加工ダメージを阻止できる。

【００７５】さらに、開口部４３から露出したシリコン
窒化膜２１をドライエッチングで除去し、その後、シリ
コン酸化膜２０をウエットエッチングで除去することに
より、膜厚の均一なシリコン窒化膜１９を有した受光窓
部１７を形成することができる。

【００７６】それゆえ、半導体基板（ウェハ）面内やロ
ット内のチップ間で、受光窓部１７へ入射する光の反射
率、屈折率、吸収率等を略均一にすることができ、受光
素子６０の受光感度を安定化させることができる。

【００７７】

【発明の効果】本発明に係る半導体装置によれば、受光
素子用の不純物拡散層上に反射防止用の膜を有して絶縁
性の膜に囲まれた受光窓部を備え、この反射防止用の膜
は、絶縁性の膜を選択的に開口して受光窓部を形成する
際には保護用の膜により保護され、その後、この保護用
の膜を除去することにより受光窓部内に露出して成るも
のである。

【００７８】この構造によって、膜厚の均一な反射防止
用の膜を有した受光窓部を形成することができる。従っ
て、受光特性を安定化した受光素子を有する半導体装置
を提供できる。

【００７９】また、本発明に係る半導体装置の製造方法
によれば、受光素子を半導体基板に形成する際に、受光
素子用の不純物拡散層を形成した半導体基板面に反射防
止用の膜と、保護用の膜を積層した後、この保護用の膜
を形成した半導体基板に不純物拡散層に至る電極部を形
成し、次に、この電極部を形成した半導体基板に絶縁性
の膜を形成し、この絶縁性の膜を選択的に開口し保護用
の膜を露出させて開口部を形成するようになされる。

【００８０】この構成によって、反射防止用の膜を保護
用の膜で保護した状態で、電極部と開口部を形成できる
ので、エッチング処理による当該反射防止用の膜への加
工ダメージを阻止できる。

【００８１】従って、この開口部から露出した保護用の
膜を除去することにより、膜厚の均一な反射防止用の膜
を有した受光窓部を形成することができる。しかも、反
射防止用の膜の膜厚を均一化できるので、受光特性の安
定した受光素子を半導体基板に信頼性高く、かつ再現性
良く形成できる。

【００８２】この発明は、光信号を電気信号に光電変換
する受光素子と、容量素子等を同一半導体基板に備えた
受光素子混載型の半導体集積回路等に適用して極めて好
適である。

【図面の簡単な説明】

【図１】本発明の実施形態に係る半導体装置１００の構
成例を示す断面図である。

【図２】Ａ〜Ｃは半導体装置１００の製造方法（その
１）を示す工程図である。

【図３】Ａ〜Ｃは半導体装置１００の製造方法（その
２）を示す工程図である。

【図４】Ａ〜Ｃは半導体装置１００の製造方法（その
３）を示す工程図である。

【図５】Ａ〜Ｃは半導体装置１００の製造方法（その
４）を示す工程図である。

【図６】Ａ〜Ｃは半導体装置１００の製造方法（その
５）を示す工程図である。

【図７】Ａ及びＢは受光素子６０及び容量素子７０の構
成例を示す断面図である。

【図８】Ａ〜Ｃは従来例に係る半導体装置９０の製造方
法（その１）を示す工程図である。

【図９】Ａ〜Ｃは半導体装置９０の製造方法（その２）
を示す工程図である。

【図１０】Ａ〜Ｃは半導体装置９０の製造方法（その
３）を示す工程図である。

【図１１】Ａ〜Ｃは半導体装置９０の製造方法（その
４）を示す工程図である。

【図１２】Ａ及びＢは半導体装置９０の問題点を示す断
面図である。

【符号の説明】

１・・・半導体基板、１７・・・受光窓部、１８，２
０，２２，２３・・・シリコン酸化膜、１９，２１，２
４・・・シリコン窒化膜、３２・・・ポリシリコン膜、
６０・・・受光素子、７０・・・容量素子、１００・・
・半導体装置

Claims (5)

【特許請求の範囲】
1. 【請求項１】 受光素子を有する半導体装置において、 前記受光素子用の不純物拡散層が設けられた半導体基板
   と、 前記半導体基板の不純物拡散層上に設けられた反射防止
   用の膜と、 前記反射防止用の膜を貫いて前記不純物拡散層に接合さ
   れた電極部と、 前記電極部を絶縁するために設けられた絶縁性の膜と、 前記不純物拡散層上に反射防止用の膜を有して前記絶縁
   性の膜に囲まれた受光窓部とを備え、 前記反射防止用の膜は、 前記絶縁性の膜を選択的に開口して前記受光窓部を形成
   する際には保護用の膜により保護され、その後、前記保
   護用の膜を除去することにより前記受光窓部内に露出し
   て成ることを特徴とする半導体装置。
2. 【請求項２】 半導体基板に受光素子を含む半導体装置
   を製造する方法であって、 前記半導体基板に受光素子用の不純物拡散層を形成する
   工程と、 前記不純物拡散層を形成した半導体基板面に反射防止用
   の膜を形成する工程と、 前記反射防止用の膜上に保護用の膜を形成する工程と、 前記保護用の膜を形成した半導体基板に前記不純物拡散
   層に至る電極部を形成する工程と、 前記電極部を形成した半導体基板に絶縁性の膜を形成す
   る工程と、 前記絶縁性の膜を選択的に開口し前記保護用の膜を露出
   させて、開口部を形成する工程と、 前記開口部から露出した保護用の膜を除去して受光窓部
   を形成する工程とを有することを特徴とする半導体装置
   の製造方法。
3. 【請求項３】 前記絶縁性の膜に対するエッチング速度
   が前記保護用の膜に対するエッチング速度よりも高いエ
   ッチング条件で、 前記絶縁性の膜を選択的に開口し前記保護用の膜を露出
   させて、開口部を形成することを特徴とする請求項２に
   記載の半導体装置の製造方法。
4. 【請求項４】 前記不純物拡散層を形成した半導体基板
   面に反射防止用の膜を形成した後、 前記反射防止用の膜上に下地膜を形成し、当該下地膜上
   に前記保護用の膜を形成し、 前記保護用の膜を形成した半導体基板に前記不純物拡散
   層に至る電極部を形成し、 前記電極部を形成した半導体基板に絶縁性の膜を形成
   し、 前記絶縁性の膜を選択的に開口し前記保護用の膜を露出
   させて、開口部を形成し、その後、 前記保護用の膜に対するエッチング速度が前記下地膜に
   対するエッチング速度よりも高いエッチング条件で、 前記開口部から露出した保護用の膜を除去して前記下地
   膜を露出させ、さらに、 露出した前記下地膜にウエットエッチング処理を施し当
   該下地膜を除去して、受光窓部を形成することを特徴と
   する請求項２に記載の半導体装置の製造方法。
5. 【請求項５】 前記半導体基板に前記受光素子と容量素
   子とを混載した半導体装置を製造する際に、 前記保護用の膜を前記容量素子の誘電体膜に使用するこ
   とを特徴とする請求項２に記載の半導体装置の製造方
   法。