[go: up one dir, main page]

JP2003157025A - Active matrix display device - Google Patents

Active matrix display device

Info

Publication number
JP2003157025A
JP2003157025A JP2001356179A JP2001356179A JP2003157025A JP 2003157025 A JP2003157025 A JP 2003157025A JP 2001356179 A JP2001356179 A JP 2001356179A JP 2001356179 A JP2001356179 A JP 2001356179A JP 2003157025 A JP2003157025 A JP 2003157025A
Authority
JP
Japan
Prior art keywords
source electrode
electrode
drain
bus line
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001356179A
Other languages
Japanese (ja)
Other versions
JP4004781B2 (en
Inventor
Takeshi Kamata
豪 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Display Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Display Technologies Corp filed Critical Fujitsu Display Technologies Corp
Priority to JP2001356179A priority Critical patent/JP4004781B2/en
Publication of JP2003157025A publication Critical patent/JP2003157025A/en
Application granted granted Critical
Publication of JP4004781B2 publication Critical patent/JP4004781B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

(57)【要約】 【課題】 静電気によるTFT素子の静電気破壊を防止
し、ひいては表示欠陥の発生を防止することができるア
クティブマトリクス表示装置を提供する。 【解決手段】 画素毎に非線形素子を備えたアクティブ
マトリクス表示装置において、非線形素子32のソース
電極43及びソース電極43に接続された導電膜28,
31のいずれか一方と、非線形素子32のドレイン電極
42に接続されたドレインバスライン26との間隔が、
非線形素子32のドレイン電極42とソース電極43と
の間隔より狭くなるように、ソース電極43、導電膜2
8,31及びドレインバスライン26の少なくとも1つ
に凸部43aが設けられている。
(57) An active matrix display device capable of preventing a TFT element from being destroyed by static electricity due to static electricity, and thereby preventing the occurrence of display defects. SOLUTION: In an active matrix display device having a non-linear element for each pixel, a source electrode 43 of a non-linear element 32 and a conductive film 28 connected to the source electrode 43,
31 and the distance between the drain bus line 26 connected to the drain electrode 42 of the nonlinear element 32
The source electrode 43 and the conductive film 2 are formed to be narrower than the distance between the drain electrode 42 and the source electrode 43 of the nonlinear element 32.
At least one of 8, 31 and the drain bus line 26 is provided with a projection 43a.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はアクティブマトリク
ス表示装置に関し、特に、液晶や有機EL(Elect
roluminescence)素子などを用いたアク
ティブマトリクス表示装置において、静電気破壊が生じ
ても表示欠陥にならないようにする技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device, and more particularly to a liquid crystal display or an organic EL (Select).
The present invention relates to a technique for preventing display defects even if electrostatic breakdown occurs in an active matrix display device using a luminescence element or the like.

【0002】[0002]

【従来の技術】液晶表示パネルは、薄くて軽量であると
ともに低電位で駆動できて消費電力が少ないという長所
があり、各種電子機器に広く使用されている。特に、画
素毎にTFT素子(Thin Film Transistor:薄膜トラン
ジスタ)などのスイッチング素子が設けられたアクティ
ブマトリクス方式の液晶表示装置は、表示品質の点でも
CRT(Cathode-Ray Tube)に匹敵するほど優れているた
め、携帯テレビやパーソナルコンピュータなどのディス
プレイに使用されている。
2. Description of the Related Art Liquid crystal display panels are widely used in various electronic devices because they are thin and lightweight and can be driven at a low potential and consume little power. In particular, an active matrix type liquid crystal display device in which a switching element such as a TFT element (Thin Film Transistor) is provided for each pixel is superior in display quality to a CRT (Cathode-Ray Tube). Therefore, it is used for displays such as mobile TVs and personal computers.

【0003】一般的なTN(Twisted Nematic)型液晶表
示パネルは、図7に示すように、TFT素子及び画素電
極などが形成されたTFT基板110と、ブラックマト
リクス、カラーフィルタ及びコモン電極などが形成され
たCF基板111とが対向して配置され、この2つの基
板110、111間に液晶が封入された構造を有してい
る。そして、TFT基板110とCF基板111との対
向面と反対側の面には、それぞれTFT基板側偏光板1
18とCF基板側偏光板120とが取り付けられてい
る。また、TFT基板側偏光板118の後方にはバック
ライト光源116が配置されている。
In a general TN (Twisted Nematic) type liquid crystal display panel, as shown in FIG. 7, a TFT substrate 110 on which TFT elements and pixel electrodes are formed, and a black matrix, a color filter and a common electrode are formed. It has a structure in which a liquid crystal is sealed between the two substrates 110 and 111. The TFT substrate side polarizing plate 1 is provided on each of the surfaces of the TFT substrate 110 and the CF substrate 111 opposite to the facing surface thereof.
18 and the CF substrate side polarizing plate 120 are attached. Further, a backlight light source 116 is arranged behind the TFT substrate side polarizing plate 118.

【0004】これらの2枚の偏光板118、120は、
例えば偏光板の偏光軸が互いに直交するように配置さ
れ、これによれば、電界をかけない状態では光を透過
し、電界を印加した状態では遮光するモード、すなわち
ノーマリホワイトモードとなる。また、2枚の偏光板1
18、120の偏光軸が平行な場合には、電圧をかけな
い状態では光を遮断し、電圧を印加した状態では透過す
るモード、すなわちノーマリブラックモードとなる。
These two polarizing plates 118 and 120 are
For example, the polarization axes of the polarizing plates are arranged so as to be orthogonal to each other, whereby a mode in which light is transmitted when no electric field is applied and light is shielded when an electric field is applied, that is, a normally white mode is set. Also, two polarizing plates 1
When the polarization axes of 18 and 120 are parallel to each other, the mode is a mode in which light is blocked when no voltage is applied and it is transmitted when a voltage is applied, that is, a normally black mode.

【0005】TFT基板110の周縁部にはゲート駆動
用回路112及びドレイン駆動用回路114が設けられ
ており、更に、このゲート駆動用回路112及びドレイ
ン駆動用回路114は制御回路122に接続されてい
る。
A gate driving circuit 112 and a drain driving circuit 114 are provided on the peripheral portion of the TFT substrate 110, and the gate driving circuit 112 and the drain driving circuit 114 are connected to a control circuit 122. There is.

【0006】図8はTFT基板110上に形成されたマ
トリックス回路の例を示す平面図である。図8に示すよ
うに、TFT基板110には、絶縁性のガラス基板13
6上に水平方向に延びる複数のゲートバスライン124
と垂直方向に延びる複数のドレインバスライン126と
が設けられ、それらにより画素領域が画定されている。
そして、画素領域には透明な画素電極128が形成され
ており、この画素電極128のほぼ中央には蓄積容量バ
スライン130が画素領域を横切って形成されている。
FIG. 8 is a plan view showing an example of a matrix circuit formed on the TFT substrate 110. As shown in FIG. 8, the TFT substrate 110 includes an insulating glass substrate 13
6, a plurality of gate bus lines 124 extending in the horizontal direction
And a plurality of drain bus lines 126 extending in the vertical direction are provided to define a pixel region.
A transparent pixel electrode 128 is formed in the pixel area, and a storage capacitor bus line 130 is formed across the pixel area in the approximate center of the pixel electrode 128.

【0007】また、画素領域ごとにその上部にはTFT
素子132が設けられている。このTFT素子132の
ドレイン部はドレインバスライン126と電気的に接続
されており、また、TFT素子132のソース部は画素
電極128と電気的に接続されている。このようにし
て、赤色(R)画素、緑色(G)画素及び青色(B)画
素の3個の画素領域(サブピクセル)で表示単位である
ピクセルを構成して回路素子133が形成されている。
Further, a TFT is provided above each pixel region.
The element 132 is provided. The drain portion of the TFT element 132 is electrically connected to the drain bus line 126, and the source portion of the TFT element 132 is electrically connected to the pixel electrode 128. In this way, the circuit element 133 is formed by configuring a pixel as a display unit with the three pixel regions (sub-pixels) of the red (R) pixel, the green (G) pixel and the blue (B) pixel. .

【0008】そして、制御回路122から画像情報がゲ
ート駆動用回路112及びドレイン駆動用回路114に
供給され、ゲート駆動用回路112及びドレイン駆動用
回路114から所定のタイミングでTFT素子132を
介して全ての画素電極128に階調電圧が順次印加され
て画像が表示される。
Then, the image information is supplied from the control circuit 122 to the gate driving circuit 112 and the drain driving circuit 114, and the gate driving circuit 112 and the drain driving circuit 114 all pass through the TFT element 132 at a predetermined timing. The gradation voltage is sequentially applied to the pixel electrodes 128 of 1 to display an image.

【0009】ところで、TFT基板110は絶縁性のガ
ラス基板136からなるので、TFT基板110の製造
工程の際に様々な原因で静電気が発生することがある。
例えば、TFT基板110を様々な加工装置、搬送装置
又は基板ホルダなどに装着したり、取り外したりすると
きに、摩擦、吸着及び剥離などによって帯電することに
より、静電気がTFT基板110に侵入する場合があ
る。
By the way, since the TFT substrate 110 is made of an insulating glass substrate 136, static electricity may be generated due to various causes during the manufacturing process of the TFT substrate 110.
For example, when the TFT substrate 110 is mounted on or removed from various processing devices, transfer devices or substrate holders, static electricity may enter the TFT substrate 110 by being charged by friction, adsorption, peeling, or the like. is there.

【0010】また、TFT基板110上にTFT素子1
32などを製造する際に使われる様々なプラズマ工程、
例えばプラズマCVD工程、スパッタリング工程、さら
にはリアクティブイオンエッチング(RIE)工程に起
因して、TFT基板110内部において静電気が蓄積す
る場合がある。
Further, the TFT element 1 is formed on the TFT substrate 110.
Various plasma processes used in manufacturing 32, etc.
For example, static electricity may be accumulated inside the TFT substrate 110 due to a plasma CVD process, a sputtering process, and a reactive ion etching (RIE) process.

【0011】従来、このような問題を回避するために、
TFT基板110の回路素子133に接続された電源ラ
インとグランドラインとの間にトランジスタや抵抗など
からなる静電気保護素子を接続することでこの静電保護
素子によって電界の急激な変化を吸収させることによ
り、TFT基板110の回路素子133に高電界が印加
されることを防止するなどの対策を行なっていた。
Conventionally, in order to avoid such a problem,
By connecting an electrostatic protection element including a transistor and a resistor between the power supply line and the ground line connected to the circuit element 133 of the TFT substrate 110, the electrostatic protection element absorbs a sudden change in the electric field. However, measures such as preventing a high electric field from being applied to the circuit element 133 of the TFT substrate 110 have been taken.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、TFT
基板110とその周辺外部との間で発生した放電による
電荷はTFT基板110の抵抗の低い部分を流れ、特
に、TFT素子132のソース電極やドレイン電極のよ
うに抵抗が低い導電膜が分離して形成されている場合
は、導電膜パターン同士の間隔が狭い部分又は導電膜パ
ターンの端部が尖っている部分を電流経路として優先的
に流れる。そして、この電流経路のうち、最も抵抗が高
い部分でエネルギーを使ってその部分を破壊することに
なる。すなわち、従来技術のように静電気保護素子を設
けたとしてもTFF素子の静電気破壊を完全に防止する
ことは困難である。
However, the TFT
The charges generated by the discharge generated between the substrate 110 and the outside of the periphery thereof flow in a portion of the TFT substrate 110 having a low resistance, and particularly, a conductive film having a low resistance such as a source electrode and a drain electrode of the TFT element 132 is separated. In the case of being formed, the current path preferentially flows through a portion where the intervals between the conductive film patterns are narrow or a portion where the end portions of the conductive film patterns are sharp. Then, in the portion of the current path having the highest resistance, energy is used to destroy that portion. That is, it is difficult to completely prevent electrostatic breakdown of the TFF element even if the electrostatic protection element is provided as in the conventional technique.

【0013】以下、更に具体的に説明する。図9(a)
は図8の一つの画素領域を拡大した平面図、図9(b)
は図9(a)のII−IIに沿った断面図である。な
お、図9において、図8と同一要素には同一符号を付し
てその説明を省略する。TFT素子132の断面構造
は、図9(b)に示すように、ガラス基板136の上に
下から順に、ゲートバスライン124(TFT素子13
2のゲート電極)、ゲート絶縁膜140、アモルファス
シリコン膜141、チャネル保護膜144が形成され、
更に、アモルファスシリコン膜141のソース部及びド
レイン部にそれぞれ電気的に接続されたソース電極14
3及びドレイン電極142が形成されている。
A more specific description will be given below. FIG. 9 (a)
Is an enlarged plan view of one pixel area in FIG. 8, FIG. 9 (b)
FIG. 9 is a sectional view taken along line II-II of FIG. In FIG. 9, the same elements as those in FIG. 8 are designated by the same reference numerals and the description thereof will be omitted. As shown in FIG. 9B, the cross-sectional structure of the TFT element 132 is such that the gate bus line 124 (TFT element 13 is formed on the glass substrate 136 in order from the bottom.
2), a gate insulating film 140, an amorphous silicon film 141, and a channel protective film 144 are formed,
Further, the source electrode 14 electrically connected to the source portion and the drain portion of the amorphous silicon film 141, respectively.
3 and the drain electrode 142 are formed.

【0014】そして、ソース電極143及びドレイン電
極142上には保護絶縁膜146が形成され、ソース電
極143上の保護絶縁膜146にはコンタクトホール1
48が形成され、ソース電極143と画素電極128と
がコンタクトホール148を介して電気的に接続されて
いる。
A protective insulating film 146 is formed on the source electrode 143 and the drain electrode 142, and the contact hole 1 is formed in the protective insulating film 146 on the source electrode 143.
48 is formed, and the source electrode 143 and the pixel electrode 128 are electrically connected through the contact hole 148.

【0015】画素領域の中央部には、図9(a)に示す
ように、蓄積容量バスライン130が形成され、この上
方には中間電極131が形成されている。中間電極13
1と画素電極128とは保護絶縁膜146に形成された
コンタクトホール148aを介して電気的に接続されて
いる。
As shown in FIG. 9A, a storage capacitor bus line 130 is formed in the center of the pixel region, and an intermediate electrode 131 is formed above this. Intermediate electrode 13
1 and the pixel electrode 128 are electrically connected to each other through a contact hole 148a formed in the protective insulating film 146.

【0016】ところで、TFT素子132ではトランジ
スタ特性を良好にするためにドレイン電極142とソー
ス電極143との間隔を3μm以下、例えば2.5μm
程度に形成されており、回路素子133中の導電膜パタ
ーンのレイアウトのうち、最も狭く設計されている。ま
た、TFT素子132のドレイン電極142及びソース
電極143には尖っている部分(角度が90°程度)が
存在する(図9(a)のJ部及びK部)。更には、TF
T素子132のドレイン電極142及びソース電極14
3は抵抗の低い金属膜からなり、しかも抵抗が高いアモ
ルファスシリコン膜41を介して接続されていることに
なる。
In the TFT element 132, in order to improve the transistor characteristics, the distance between the drain electrode 142 and the source electrode 143 is 3 μm or less, for example 2.5 μm.
The layout of the conductive film patterns in the circuit element 133 is designed to be the narrowest. Further, the drain electrode 142 and the source electrode 143 of the TFT element 132 have sharp portions (angles of about 90 °) (J portion and K portion in FIG. 9A). Furthermore, TF
The drain electrode 142 and the source electrode 14 of the T element 132
3 is made of a metal film having a low resistance, and is connected through an amorphous silicon film 41 having a high resistance.

【0017】すなわち、上記で例示したTFT素子13
2は前述した静電気破壊が生じやすい条件を全て満たし
ているため、TFT基板110とその周辺外部との間で
発生した放電による電荷は、アモルファスシリコン膜1
41を介したドレイン電極142とソース電極143と
の間を電流経路として優先的に流れることになる。この
とき、ドレイン電極142とソース電極143との対向
部のうち、パターンが尖っている両端部を電流が優先的
に流れる(図9のJ及びK部)。
That is, the TFT element 13 exemplified above.
Since No. 2 satisfies all of the above-mentioned conditions in which electrostatic breakdown is likely to occur, the electric charge due to the discharge generated between the TFT substrate 110 and the outside of the periphery thereof is the amorphous silicon film 1.
The current flows preferentially as a current path between the drain electrode 142 and the source electrode 143 via 41. At this time, the current preferentially flows through both end portions where the pattern is sharp, of the facing portions of the drain electrode 142 and the source electrode 143 (J and K portions in FIG. 9).

【0018】これにより、静電気により発生した電流は
抵抗が高いアモルファスシリコン膜41でエネルギーを
使ってアモルファスシリコン膜41を破壊する。このよ
うにTFT素子132のチャネル部となるアモルファス
シリコン膜41に破壊が発生すると、TFT素子132
が機能しなくなり、その結果、このTFT素子132に
係る画素部が表示欠陥となってしまうという問題があ
る。
As a result, the current generated by static electricity destroys the amorphous silicon film 41 by using energy in the amorphous silicon film 41 having a high resistance. When the amorphous silicon film 41 serving as the channel portion of the TFT element 132 is broken in this way, the TFT element 132
Does not function, and as a result, there is a problem that the pixel portion related to the TFT element 132 becomes a display defect.

【0019】なお、特開平8−62615号公報には、
表示部の外側の入力端子(パッド)に突起を設け、この
部分で静電気を優先的に放電させて表示部内での蓄積容
量バスライン及びゲートバスラインとドレインバスライ
ンとの短絡を防止することが記載されている。また、特
開平6−18924号公報には、入力端子を近接して配
置し、これらの入力端子間の容量結合により静電気によ
る欠陥の発生を防止することが記載されている。
Incidentally, in Japanese Patent Laid-Open No. 8-62615,
Protrusions are provided on the input terminals (pads) on the outside of the display section, and static electricity is preferentially discharged in this section to prevent short circuit between the storage capacitor bus line and the gate bus line and the drain bus line in the display section. Have been described. Further, Japanese Patent Application Laid-Open No. 6-18924 discloses that input terminals are arranged close to each other and capacitive coupling between these input terminals prevents generation of defects due to static electricity.

【0020】しかしながら、これらの方法では、いずれ
も表示部の外側で発生した静電気による欠陥の発生を防
止するとういう効果はあるものの、表示部内に発生した
静電気による欠陥の発生を防止する効果は小さい。
However, all of these methods have the effect of preventing the generation of defects due to static electricity generated outside the display portion, but have a small effect of preventing the generation of defects due to static electricity generated inside the display portion. .

【0021】本発明は以上の問題点を鑑みて創作された
ものであり、静電気によるTFT素子の静電気破壊を防
止し、ひいては表示欠陥の発生を防止することができる
アクティブマトリクス表示装置を提供することを目的と
する。
The present invention has been made in view of the above problems, and provides an active matrix display device capable of preventing electrostatic breakdown of a TFT element due to static electricity and eventually preventing display defects. With the goal.

【0022】[0022]

【課題を解決するための手段】上記問題を解決するた
め、本発明はアクティブマトリクス表示装置に係り、画
素毎に非線形素子を備えたアクティブマトリクス表示装
置において、前記非線形素子のソース電極及び前記ソー
ス電極に接続された導電膜のいずれか一方と、前記非線
形素子のドレイン電極に接続されたドレインバスライン
との間隔が、前記非線形素子の前記ドレイン電極と前記
ソース電極との間隔より狭くなるように、前記ソース電
極、前記導電膜及び前記ドレインバスラインの少なくと
も1つに凸部を設けたことを特徴とする。
In order to solve the above problems, the present invention relates to an active matrix display device, and in an active matrix display device having a non-linear element for each pixel, the source electrode and the source electrode of the non-linear element So that the distance between any one of the conductive films connected to and the drain bus line connected to the drain electrode of the nonlinear element is narrower than the distance between the drain electrode and the source electrode of the nonlinear element, A protrusion is provided on at least one of the source electrode, the conductive film, and the drain bus line.

【0023】非線形素子の一例であるTFT素子が形成
された絶縁性のガラス基板(TFT基板)に静電気によ
り電流が流れる場合、低抵抗の金属膜からなるドレイン
バスライン、ドレインバスラインにつながったTFT素
子のドレイン電極及びTFT素子のソース電極などに電
流が集中的に流れることになる。しかも、TFT素子の
トランジスタ特性を向上させるためドレイン電極とソー
ス電極との間隔は、その他の回路素子パターンの中で最
も狭く設計される。
When a current flows due to static electricity in an insulating glass substrate (TFT substrate) on which a TFT element, which is an example of a non-linear element, is formed, a drain bus line made of a low resistance metal film and a TFT connected to the drain bus line The current flows intensively to the drain electrode of the element and the source electrode of the TFT element. Moreover, in order to improve the transistor characteristics of the TFT element, the distance between the drain electrode and the source electrode is designed to be the narrowest among the other circuit element patterns.

【0024】更には、ドレイン電極とソース電極とはT
FT素子のチャネル部となる高抵抗のアモルファスシリ
コン膜を介して接続されている構造であるので、アモル
ファスシリコン膜を介したドレイン電極とソース電極と
の間が電流経路となって電流が流れることになる。この
とき、静電気により発生した電流は、高抵抗のアモルフ
ァスシリコン膜でエネルギーを使ってTFT素子のチャ
ネル部であるアモルファスシリコンの一部を破壊させる
ことで、TFT素子が機能しなくなってしまう。
Further, the drain electrode and the source electrode are T
Since the structure is such that the high-resistance amorphous silicon film, which serves as the channel portion of the FT element, is connected, the current flows between the drain electrode and the source electrode via the amorphous silicon film as a current path. Become. At this time, the current generated by static electricity uses energy in the high-resistance amorphous silicon film to destroy a part of the amorphous silicon that is the channel portion of the TFT element, so that the TFT element fails.

【0025】本発明によれば、例えばTFT素子のソー
ス電極とデータバスラインとの間隔をTFT素子のドレ
イン電極とソース電極との間隔より狭くすることによ
り、静電気によりTFT基板に電流が流れるとしても、
TFT素子以外の領域であるデータバスラインとTFT
素子のソース電極との間が静電気の電流経路となり、そ
れらの間に介在する高抵抗の保護絶縁膜が破壊されるよ
うになる。あるいは、TFT素子のソース電極に接続さ
れた導電膜(例えば画素電極や中間電極)とデータバス
ラインとの間隔をTFT素子のドレイン電極とソース電
極との間隔より狭くしてもよい。
According to the present invention, for example, by making the distance between the source electrode of the TFT element and the data bus line smaller than the distance between the drain electrode and the source electrode of the TFT element, even if a current flows through the TFT substrate due to static electricity. ,
Data bus lines and TFTs that are areas other than TFT elements
An electrostatic current path is formed between the element and the source electrode of the element, and the high resistance protective insulating film interposed therebetween is destroyed. Alternatively, the distance between the conductive film (for example, the pixel electrode or the intermediate electrode) connected to the source electrode of the TFT element and the data bus line may be narrower than the distance between the drain electrode and the source electrode of the TFT element.

【0026】これにより、静電気によりTFT基板に電
流が流れるとしても、TFT素子が破壊される恐れがな
くなるので、静電気による表示欠陥が発生することを防
止できるようになる。
As a result, even if a current flows through the TFT substrate due to static electricity, there is no risk of the TFT element being destroyed, and it is possible to prevent the occurrence of display defects due to static electricity.

【0027】また、上記問題を解決するため、本発明は
アクティブマトリクス表示装置に係り、一画素毎に、ド
レイン電極が一ドレインバスラインに接続され、かつソ
ース電極が一画素電極に接続された複数のTFT素子が
形成され、前記複数のTFT素子の間でドレイン電極と
ソース電極との間隔が異なっていることを特徴とする。
In order to solve the above problems, the present invention relates to an active matrix display device, and for each pixel, a plurality of drain electrodes are connected to one drain bus line and source electrodes are connected to one pixel electrode. TFT devices are formed, and the distance between the drain electrode and the source electrode is different among the plurality of TFT devices.

【0028】本発明によれば、例えば、一つの画素にT
FT素子が2つ形成されており、両者とも、ドレイン電
極が共通のドレインバスラインに接続されていると共
に、ソース電極が共通の画素電極に接続されている。こ
の2つのTFT素子のうち、一方のTFT素子が所望の
設計ルールで形成された正規のTFT素子であり、ま
た、他方のTFT素子が擬似(ダミー)のTFT素子と
して形成されている。そして、例えば、擬似のTFT素
子のドレイン電極とソース電極との間隔を、正規のTF
T素子のドレイン電極とソース電極との間隔より狭くな
るようにして形成されている。
According to the present invention, for example, one pixel has T
Two FT elements are formed, both of which have drain electrodes connected to a common drain bus line and source electrodes connected to a common pixel electrode. Of these two TFT elements, one TFT element is a regular TFT element formed according to a desired design rule, and the other TFT element is formed as a pseudo (dummy) TFT element. Then, for example, the distance between the drain electrode and the source electrode of the pseudo TFT element is set to the regular TF.
It is formed so as to be narrower than the distance between the drain electrode and the source electrode of the T element.

【0029】このようにすることにより、静電気により
によりTFT基板に電流が流れる場合、前述したように
分離して形成された導電膜パターンが存在するとき、電
流はその間隔が狭い部分を電流経路として優先的に流れ
るので、擬似のTFT素子のドレイン電極とソース電極
と間が電流経路となって電流が流れ、その結果、擬似の
TFT素子が静電気破壊されるようになる。従って、静
電気によりTFT基板に電流が流れるとしても、正規の
TFT素子が静電気破壊されることを防止することがで
きる。
By doing so, when a current flows through the TFT substrate due to static electricity, when the conductive film patterns formed separately as described above are present, the current has a narrow interval as a current path. Since the current flows preferentially, a current flows between the drain electrode and the source electrode of the pseudo TFT element and a current flows, and as a result, the pseudo TFT element is electrostatically destroyed. Therefore, even if a current flows through the TFT substrate due to static electricity, it is possible to prevent the regular TFT element from being electrostatically destroyed.

【0030】なお、一つの画素領域に形成された例えば
2つのTFT素子のうち、どちらの薄膜トランジスタ
が、ドレイン電極とソース電極との間隔が狭いダミーの
薄膜トランジスタであるかを知っておくことで、液晶表
示パネルに組み立てた後であってもTFT基板の裏側か
ら静電気破壊した擬似のTFT素子をドレインバスライ
ンから切断してリペアすることができる。
It should be noted that by knowing which of the two TFT elements formed in one pixel region is a dummy thin film transistor having a narrow gap between the drain electrode and the source electrode, the liquid crystal Even after the display panel is assembled, the dummy TFT element which is electrostatically destroyed from the back side of the TFT substrate can be cut from the drain bus line and repaired.

【0031】[0031]

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the accompanying drawings.

【0032】(第1の実施の形態)図1(a)は本発明
の第1の実施の形態のアクティブマトリクス表示装置に
係る液晶表示パネルのTFT基板を示す部分平面図、図
1(b)は図1(a)のI−Iに沿った部分断面図であ
る。
(First Embodiment) FIG. 1 (a) is a partial plan view showing a TFT substrate of a liquid crystal display panel according to an active matrix display device of a first embodiment of the present invention, FIG. 1 (b). FIG. 3 is a partial cross-sectional view taken along the line I-I of FIG.

【0033】図1(a)に示すように、本実施形態の液
晶表示パネルのTFT基板10は、絶縁性のガラス基板
36上に、水平方向に延びる複数のゲートバスライン2
4と垂直方向に延びる複数のドレインバスライン26と
が設けられ、これらにより画素領域が画定されている。
画素領域には透明なITO(Indium Tin Oxide)膜から
なる画素電極28が形成されており、この画素電極28
のほぼ中央には蓄積容量バスライン30が画素領域を横
切って形成され、また、この蓄積容量バスライン30の
上方には中間電極31が形成されている。この中間電極
31と画素電極28とは保護絶縁膜に形成されたコンタ
クトホール48aを介して電気的に接続されている。そ
して、この中間電極31と蓄積容量バスライン30とに
より、蓄積容量を形成している。
As shown in FIG. 1A, the TFT substrate 10 of the liquid crystal display panel of the present embodiment has a plurality of gate bus lines 2 extending in the horizontal direction on an insulating glass substrate 36.
4 and a plurality of drain bus lines 26 extending in the vertical direction are provided, and these define a pixel region.
A pixel electrode 28 made of a transparent ITO (Indium Tin Oxide) film is formed in the pixel region.
A storage capacitor bus line 30 is formed substantially at the center of the pixel region across the pixel region, and an intermediate electrode 31 is formed above the storage capacitor bus line 30. The intermediate electrode 31 and the pixel electrode 28 are electrically connected to each other through a contact hole 48a formed in the protective insulating film. The intermediate electrode 31 and the storage capacitor bus line 30 form a storage capacitor.

【0034】画素領域の上部には非線形素子の一例であ
るTFT素子32が設けられている。このTFT素子3
2のドレイン部にはドレイン電極42が形成され、この
ドレイン電極42はドレインバスライン26につながっ
ている。また、TFT素子32のソース部にはソース電
極43が形成され、このソース電極43は保護絶縁膜膜
に形成されたコンタクトホール48を介して画素電極2
8と電気的に接続されている。なお、図1(a)ではT
FT基板の一つの画素領域を例示しており、赤色(R)
画素、緑色(G)画素及び青色(B)画素の3個の画素
領域で表示単位であるピクセルを構成する。
A TFT element 32, which is an example of a non-linear element, is provided above the pixel region. This TFT element 3
A drain electrode 42 is formed on the second drain portion, and the drain electrode 42 is connected to the drain bus line 26. In addition, a source electrode 43 is formed at the source portion of the TFT element 32, and the source electrode 43 is provided through the contact hole 48 formed in the protective insulating film to the pixel electrode 2
8 is electrically connected. In addition, in FIG.
One pixel area of the FT substrate is illustrated, and red (R)
A pixel, which is a display unit, is configured by three pixel regions of a pixel, a green (G) pixel, and a blue (B) pixel.

【0035】TFT素子32の断面構造は、図1(b)
に示すように、ガラス基板36の上に下から順に、ゲー
トバスライン24(TFT素子32のゲート電極)、ゲ
ート絶縁膜40、アモルファスシリコン膜(又はポリシ
リコン膜)41、チャネル保護膜44が形成され、更
に、アモルファスシリコン膜41のソース部及びドレイ
ン部にそれぞれ接続されたソース電極43及びドレイン
電極42が形成されている。そして、ソース電極43及
びドレイン電極42上には保護絶縁膜46が形成され、
ソース電極43上の保護絶縁膜46にはコンタクトホー
ル48が形成され、ソース電極43と画素電極28とが
コンタクトホール48を介して電気的に接続されてい
る。
The sectional structure of the TFT element 32 is shown in FIG.
As shown in FIG. 3, the gate bus line 24 (gate electrode of the TFT element 32), the gate insulating film 40, the amorphous silicon film (or polysilicon film) 41, and the channel protective film 44 are formed in this order from the bottom on the glass substrate 36. Further, a source electrode 43 and a drain electrode 42 connected to the source portion and the drain portion of the amorphous silicon film 41 are formed. Then, a protective insulating film 46 is formed on the source electrode 43 and the drain electrode 42,
A contact hole 48 is formed in the protective insulating film 46 on the source electrode 43, and the source electrode 43 and the pixel electrode 28 are electrically connected via the contact hole 48.

【0036】本発明の第1の実施の形態のアクティブマ
トリクス表示装置の特徴の一つは、例えば、図1(a)
に示すごとく、ソース電極43のドレインバスライン2
6側に凸部43a設けることにより、ソース電極43と
ドレインバスライン26との間隔(図1(a)のA部)
をTFT素子32のソース電極43とドレイン電極42
との間隔(図1(a)のC部)より狭くしている。
One of the characteristics of the active matrix display device according to the first embodiment of the present invention is, for example, that shown in FIG.
, The drain bus line 2 of the source electrode 43 as shown in FIG.
By providing the convex portion 43a on the 6 side, the distance between the source electrode 43 and the drain bus line 26 (A portion in FIG. 1A).
The source electrode 43 and the drain electrode 42 of the TFT element 32
It is made narrower than the interval (C portion in FIG. 1A).

【0037】従来においては、ソース電極43とドレイ
ン電極42との間隔(図1(a)のC部)が2.5μm
程度、ソース電極43とドレインバスライン26との間
隔(図1(a)のA部)が3〜8μmであるのに対し
て、本実施形態では、ソース電極43とドレインバスラ
イン26との間隔(図1(a)のA部)をC部の間隔よ
り狭い、例えば2.0μm程度にしている。このA部及
びC部の間隔は適宜変更できることはもちろんである。
Conventionally, the distance between the source electrode 43 and the drain electrode 42 (C portion in FIG. 1A) is 2.5 μm.
On the other hand, the distance between the source electrode 43 and the drain bus line 26 (A portion in FIG. 1A) is 3 to 8 μm, whereas in the present embodiment, the distance between the source electrode 43 and the drain bus line 26. (A portion in FIG. 1A) is narrower than the space between C portions, for example, about 2.0 μm. Of course, the interval between the A portion and the C portion can be changed appropriately.

【0038】また、上記したA部と同様に、TFT素子
32のソース電極43に画素電極28を介して接続され
た中間電極31とデータバスライン26との間隔(図1
(a)のB部)をC部の間隔より狭くしている。なお、
本実施形態では、A部及びB部の間隔を共にC部の間隔
より狭くした形態を例示しているが、A部及びB部の間
隔のうち、一方の間隔をC部の間隔より狭くした形態と
してもよい。
As in the case of the above-mentioned section A, the distance between the data bus line 26 and the intermediate electrode 31 connected to the source electrode 43 of the TFT element 32 through the pixel electrode 28 (see FIG. 1).
(B portion of (a)) is narrower than the interval of C portion. In addition,
In the present embodiment, the form in which the intervals between the A part and the B part are both narrower than the interval between the C parts is illustrated, but one of the intervals between the A part and the B part is narrower than the interval between the C parts. It may be in the form.

【0039】絶縁性のTFT基板10とその外部周辺と
の間で生じた静電気による放電に伴う電流は、TFT基
板10の抵抗が低い金属膜などの部分を優先的に流れ
る。また、抵抗が低い金属膜が高抵抗膜を介して分離し
て形成されている場合、この電流は金属膜パターン同士
の間隔が狭い部分又は対向する金属膜パターンの尖って
いる部分を電流経路として優先的に流れる。そして、そ
の電流経路のうち最も高抵抗な部分で電流がエネルギー
を使ってこの高抵抗な部分を静電気破壊する。
The current due to the discharge due to static electricity generated between the insulating TFT substrate 10 and the outer periphery thereof preferentially flows through the portion of the TFT substrate 10 such as a metal film having a low resistance. Further, when a metal film having low resistance is formed separately through a high resistance film, this current is used as a current path in a portion where the interval between the metal film patterns is narrow or a point where the opposing metal film pattern is sharp. It flows preferentially. Then, the current uses energy in the most resistive portion of the current path to electrostatically destroy this highly resistive portion.

【0040】図1(a)のTFT素子32は、図1
(b)に示すように、アルミニウム(Al)とクロム
(Cr)との合金膜やチタン(Ti)膜などの金属膜か
らなる低抵抗のドレイン電極42とソース電極43とが
それらより高抵抗のアモルファスシリコン膜41を介し
て接続されて構造になっているので、この部分が静電気
による放電に伴う電流経路になる場合、アモルファスシ
リコン膜41が静電気破壊してTFT素子32が機能し
なくなってしまう。
The TFT element 32 shown in FIG.
As shown in (b), the low-resistance drain electrode 42 and the source electrode 43, which are made of a metal film such as an alloy film of aluminum (Al) and chromium (Cr) or a titanium (Ti) film, have higher resistance than those. Since the structure is formed by being connected through the amorphous silicon film 41, if this portion becomes a current path due to discharge due to static electricity, the amorphous silicon film 41 will be electrostatically destroyed and the TFT element 32 will not function.

【0041】本実施形態では、この問題を回避するた
め、TFT素子32のドレイン電極42とソース電極4
3との間隔(図1(a)のC部)よりドレインバスライ
ン26とソース電極42との間隔(図1(a)のA部)
の方が狭くなるようにしている。このため、静電気によ
る放電に伴う電流は間隔が狭いソース電極42とドレイ
ンバスライン26との間を電流経路として流れ、ソース
電極42とドレインバスライン26と間に介在する高抵
抗のゲート絶縁膜40又は保護絶縁膜46が静電気破壊
される((図1(a)のA部)。この部分のゲート絶縁
膜40又は保護絶縁膜46が静電気破壊されても表示欠
陥にならないので、静電気に起因した液晶表示パネルの
表示欠陥が発生することを防止することができる。
In the present embodiment, in order to avoid this problem, the drain electrode 42 and the source electrode 4 of the TFT element 32 are formed.
3 (the portion C in FIG. 1A), the distance between the drain bus line 26 and the source electrode 42 (the portion A in FIG. 1A).
Is designed to be narrower. For this reason, the current accompanying the discharge due to static electricity flows as a current path between the source electrode 42 and the drain bus line 26 having a narrow interval, and the high-resistance gate insulating film 40 interposed between the source electrode 42 and the drain bus line 26. Alternatively, the protective insulating film 46 is electrostatically damaged ((A part in FIG. 1A). Even if the gate insulating film 40 or the protective insulating film 46 in this part is electrostatically damaged, it does not become a display defect, so that it is caused by static electricity. It is possible to prevent a display defect of the liquid crystal display panel from occurring.

【0042】なお、ドレインバスライン26とソース電
極42との間隔(図1(a)のA部)より中間電極31
とドレインバスライン26との間隔(図1(a)のB
部)を狭くする場合は、ドレイン電極42やソース電極
43と同じ材料で形成される低抵抗の中間電極31とド
レインバスライン26との間が電流経路になり、それら
の間に介在する高抵抗のゲート絶縁膜40又は保護絶縁
膜46が静電気破壊されるようになる(図1(a)のB
部)。
The distance between the drain bus line 26 and the source electrode 42 (portion A in FIG. 1A) indicates that the intermediate electrode 31
And the drain bus line 26 (B in FIG. 1A)
In the case of narrowing the area), a current path is formed between the drain bus line 26 and the low resistance intermediate electrode 31 formed of the same material as the drain electrode 42 and the source electrode 43, and a high resistance interposed therebetween. The gate insulating film 40 or the protective insulating film 46 of FIG.
Part).

【0043】このように、図1(a)のA部やB部のよ
うな構造、いわゆる避雷針のような機能を備えたものを
設けることにより、TFT素子32が静電気破壊される
ことを防止することができる。これにより、液晶表示パ
ネルに表示欠陥が発生することを防止することができ
る。
As described above, by providing the structure such as the portion A and the portion B of FIG. 1A, which has a function like a so-called lightning rod, the TFT element 32 is prevented from being electrostatically destroyed. be able to. As a result, it is possible to prevent a display defect from occurring in the liquid crystal display panel.

【0044】また、本実施の形態においては、表示部内
で発生した静電気を表示部内で放電させるので、表示部
の外側で放電させる場合に比べて、表示欠陥をより確実
に防止することはできる。
Further, in the present embodiment, since the static electricity generated in the display section is discharged in the display section, the display defect can be more surely prevented as compared with the case where the static electricity is discharged outside the display section.

【0045】(第2の実施の形態)図2は本発明の第2
の実施の形態のアクティブマトリクス表示装置に係る液
晶表示パネルのTFT基板を示す部分平面図である。第
2の実施の形態が第1の実施の形態と異なる点はドレイ
ンバスラインとTFT素子のソース電極との間隔を狭く
するためドレインバスライン側に凸部を設けた点にある
ので、図2において図1と同一要素についてはその説明
を省略する。
(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
FIG. 3 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to the active matrix display device of the embodiment. The second embodiment differs from the first embodiment in that a convex portion is provided on the drain bus line side in order to narrow the distance between the drain bus line and the source electrode of the TFT element. The description of the same elements as in FIG. 1 will be omitted.

【0046】図2に示すように、第2の実施の形態のア
クティブマトリクス表示装置に係るTFT基板10a
は、ドレインバスライン26とTFT素子32のソース
電極43が対向する部分において、ドレインバスライン
26の一部の領域に凸部26aが形成されている(図2
のD部)。そして、この図2のD部の間隔は第1の実施
の形態と同様に、TFT素子32のドレイン電極42と
ソース電極43との間隔より狭くなっている。
As shown in FIG. 2, the TFT substrate 10a according to the active matrix display device of the second embodiment.
In the portion where the drain bus line 26 and the source electrode 43 of the TFT element 32 face each other, a convex portion 26a is formed in a partial region of the drain bus line 26 (FIG. 2).
Part D). The distance between the D portions in FIG. 2 is smaller than the distance between the drain electrode 42 and the source electrode 43 of the TFT element 32, as in the first embodiment.

【0047】第2の実施の形態においても、第1の実施
の形態と同様な効果を奏する。これに加えて次のような
効果がある。図2のD部のゲート絶縁膜40又は保護絶
縁膜46が静電気破壊されるとき、その領域上に形成さ
れたドレインバスライン26やソース電極43の一部が
吹き飛ばされることになる。
Also in the second embodiment, the same effect as that of the first embodiment can be obtained. In addition to this, there are the following effects. When the gate insulating film 40 or the protective insulating film 46 in the D portion of FIG. 2 is electrostatically destroyed, part of the drain bus line 26 and the source electrode 43 formed on that region are blown off.

【0048】このため、液晶表示パネルの開口率を上げ
るためドレインバスライン26が比較的細く形成されて
いる場合においては、ドレインバスライン26が断線す
る恐れがある。本実施形態では、静電気破壊が起こる部
分のドレインバスライン26を太くしているので、静電
気破壊によりドレインバスライン26の一部が吹き飛ば
されたとしてもドレインバスライン26が断線すること
を防止することができる。
Therefore, when the drain bus line 26 is formed relatively thin in order to increase the aperture ratio of the liquid crystal display panel, the drain bus line 26 may be broken. In the present embodiment, since the drain bus line 26 in the portion where the electrostatic breakdown occurs is thickened, it is possible to prevent the drain bus line 26 from being broken even if a part of the drain bus line 26 is blown away by the electrostatic breakdown. You can

【0049】なお、第1の実施の形態と組み合わせて、
ドレインバスライン26とソース電極43との両方に凸
部を形成して、それらの間隔がTFT素子32のドレイ
ン電極42とソース電極43との間隔より狭くなるよう
にしてもよい。
In combination with the first embodiment,
It is also possible to form protrusions on both the drain bus line 26 and the source electrode 43 so that the distance between them is smaller than the distance between the drain electrode 42 and the source electrode 43 of the TFT element 32.

【0050】(第3の実施の形態)図3及び図4は本発
明の第3の実施の形態のアクティブマトリクス表示装置
に係る液晶表示パネルのTFT基板を示す部分平面図で
ある。第3の実施の形態が第1の実施の形態と異なる点
は、ドレインバスラインとTFT素子のソース電極とが
対向する部分において、ドレインバスライン及びソース
電極のうちのいずれか又は両方が尖った形状を有するよ
うにした点にあるので、図3及び図4において図1と同
一要素についてはその説明を省略する。
(Third Embodiment) FIGS. 3 and 4 are partial plan views showing a TFT substrate of a liquid crystal display panel according to an active matrix display device of a third embodiment of the present invention. The difference between the third embodiment and the first embodiment is that either or both of the drain bus line and the source electrode are sharp at the portion where the drain bus line and the source electrode of the TFT element face each other. 3 and 4, the description of the same elements as those in FIG. 1 will be omitted.

【0051】図3及び図4に示すように、本実施形態の
TFT基板10b,10cは、ドレインバスライン26
とTFT素子32のソース電極43が対向する部分にお
いて、ドレインバスライン26側に凸部を設けて、かつ
その先端を尖らせている。図3に示す形態においては、
ドレインバスライン26に先端下部を尖らせた凸部26
bが形成されている(図3のE部)。また、図4に示す
形態においては、ドレインバスライン26に先端中央部
を尖らせた凸部26cが形成されている(図4のF
部)。
As shown in FIGS. 3 and 4, the TFT substrates 10b and 10c of the present embodiment are provided with the drain bus line 26.
In a portion where the TFT element 32 and the source electrode 43 face each other, a convex portion is provided on the drain bus line 26 side and the tip thereof is sharpened. In the form shown in FIG.
The drain bus line 26 has a convex portion 26 whose lower end is sharpened.
b is formed (part E in FIG. 3). Further, in the embodiment shown in FIG. 4, the drain bus line 26 is provided with a convex portion 26c having a sharpened central end portion (F in FIG. 4).
Part).

【0052】このように凸部の先端を尖らすことによ
り、先端部での電荷密度が大きくなるので、静電気によ
る放電に伴う電流がドレインバスライン26とソース電
極43との間で流れやすくなる。すなわち、第1及び第
2の実施の形態と違って、ドレインバスライン26とソ
ース電極43との間隔(図3のE部及び図4のF部)を
TFT素子32のドレイン電極42とソース電極43と
の間隔より狭くしなくとも、ドレインバスライン26と
ソース電極43との間で放電するようになり、TFT素
子32が静電気破壊されることを防止することができ
る。
By sharpening the tip of the convex portion in this manner, the charge density at the tip portion increases, so that a current due to discharge due to static electricity easily flows between the drain bus line 26 and the source electrode 43. That is, unlike the first and second embodiments, the distance between the drain bus line 26 and the source electrode 43 (E portion in FIG. 3 and F portion in FIG. 4) is set to the drain electrode 42 and the source electrode of the TFT element 32. Even if it is not narrower than the distance between the drain bus line 26 and the source electrode 43, it is possible to prevent the TFT element 32 from being electrostatically destroyed.

【0053】従って、ドレインバスライン26とソース
電極43との間隔をドレイン電極42とソース電極43
との間隔と同等又はそれ以上にすることができるので、
ドレインバスライン26とソース電極42とが短絡する
ことを防止することができる。
Therefore, the distance between the drain bus line 26 and the source electrode 43 is set to the drain electrode 42 and the source electrode 43.
Since it can be equal to or more than the interval with,
It is possible to prevent the drain bus line 26 and the source electrode 42 from being short-circuited.

【0054】なお、本実施形態では、ドレインバスライ
ン26とソース電極43とが対向する部分において、ド
レインバスランイ26に凸部を設け、その先端部を尖っ
た形状にした形態を例示したが、ソース電極43に凸部
を設け、同様にその先端を尖った形状にしてもよいし、
ドレインバスライン26とソース電極43との両方に凸
部を設け、その先端部を尖った形状にしてもよい。
In this embodiment, the drain bus line 26 is provided with a convex portion at the portion where the drain bus line 26 and the source electrode 43 are opposed to each other, and the tip thereof is sharpened. Alternatively, the source electrode 43 may be provided with a convex portion, and the tip may be similarly sharpened.
You may provide a convex part in both the drain bus line 26 and the source electrode 43, and make the front-end | tip part sharp.

【0055】(第4の実施の形態)図5は本発明の第4
の実施の形態のアクティブマトリクス表示装置に係る液
晶表示パネルのTFT基板を示す部分平面図である。第
4の実施の形態が第1の実施の形態と異なる点は、ドレ
インバスラインと画素電極との間隔が、TFT素子のド
レイン電極とソース電極との間隔より狭くしたことにあ
るので、図5において図1と同一要素についてはその説
明を省略する。
(Fourth Embodiment) FIG. 5 shows a fourth embodiment of the present invention.
FIG. 3 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to the active matrix display device of the embodiment. The difference between the fourth embodiment and the first embodiment is that the distance between the drain bus line and the pixel electrode is made narrower than the distance between the drain electrode and the source electrode of the TFT element. The description of the same elements as in FIG. 1 will be omitted.

【0056】図5に示すように、本実施形態のTFT基
板10dでは、画素電極28のドレインバスライン26
側の側面の一部に凸部28aが形成されている(図5の
G部)。そして、画素電極28の凸部28aの先端面と
ドレインバスライン26との間隔が、TFT素子32の
ドレイン電極42とソース電極43との間隔より狭くな
るようにしている。このため、画素電極28とドレイン
バスライン26との間が静電気による放電の電流経路と
なり、高抵抗の保護絶縁膜46で静電気破壊が起こるよ
うになるので、TFT素子32が静電気破壊されること
を防止することができる。
As shown in FIG. 5, in the TFT substrate 10d of this embodiment, the drain bus line 26 of the pixel electrode 28 is formed.
The convex portion 28a is formed on a part of the side surface on the side (G portion in FIG. 5). The distance between the tip end surface of the convex portion 28a of the pixel electrode 28 and the drain bus line 26 is made smaller than the distance between the drain electrode 42 and the source electrode 43 of the TFT element 32. Therefore, the pixel electrode 28 and the drain bus line 26 serve as a current path for discharge due to static electricity, and electrostatic breakdown occurs in the high-resistance protective insulating film 46, which prevents the TFT element 32 from being statically destroyed. Can be prevented.

【0057】また、本実施形態においては、ドレインバ
スライン26と画素電極28とは同一金属膜をパターニ
ングして形成されたものではなく、保護絶縁膜46(図
1(b)参照)を介してその下層と上層とに形成された
ものであるので、ドレインバスライン26と画素電極と
を接近させても短絡する恐れがなくなる。
Further, in the present embodiment, the drain bus line 26 and the pixel electrode 28 are not formed by patterning the same metal film, but via the protective insulating film 46 (see FIG. 1B). Since it is formed in the lower layer and the upper layer, there is no possibility of short circuit even if the drain bus line 26 and the pixel electrode are brought close to each other.

【0058】なお、画素電極28のドレインバスライン
26側に凸部28aを形成する代わりに、ドレインバス
ライン26の画素電極28側に凸部を形成してもよい。
また、画素電極28とドレインバスライン26との両方
に凹部を形成してもよい。更にまた、第3の実施の形態
のように、画素電極28及びドレインバスライン26の
いずれか又は両方に形成された凸部の先端部を尖った形
状にしてもよい。
Instead of forming the convex portion 28a on the drain bus line 26 side of the pixel electrode 28, a convex portion may be formed on the pixel electrode 28 side of the drain bus line 26.
Further, recesses may be formed in both the pixel electrode 28 and the drain bus line 26. Furthermore, as in the third embodiment, the tip end of the convex portion formed on either or both of the pixel electrode 28 and the drain bus line 26 may have a pointed shape.

【0059】(第5の実施の形態)図6は本発明の第5
の実施の形態のアクティブマトリクス表示装置に係る液
晶表示パネルのTFT基板を示す部分平面図である。第
5の実施の形態は、一つの画素領域に、例えば2つのT
FT素子が形成されており、一方をドレイン電極とソー
ス電極との間隔を狭くしたダミー(擬似)のTFT素子
とすることで、静電気破壊する場合、意図的にダミーの
TFT素子が静電気破壊されるようにして正規のTFT
素子を保護するようにしたものである。なお、図6にお
いて図1と同一要素については同一符号を付してその説
明を省略する。
(Fifth Embodiment) FIG. 6 shows a fifth embodiment of the present invention.
FIG. 3 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to the active matrix display device of the embodiment. In the fifth embodiment, for example, two T
When the FT element is formed, and one of them is a dummy (pseudo) TFT element in which the distance between the drain electrode and the source electrode is narrowed, when electrostatic breakdown is caused, the dummy TFT element is intentionally destroyed. In this way regular TFT
It is designed to protect the element. In FIG. 6, the same elements as those in FIG. 1 are designated by the same reference numerals and the description thereof will be omitted.

【0060】図6に示すように、本実施形態のTFT基
板10eには、一つの画素領域に所望の設計ルールで形
成された正規のTFT素子32とダミーのTFT素子3
2aが形成されている。この2つのTFT素子32,3
2aはドレイン電極42が共通になっており、このドレ
イン電極42がドレインバスライン26につながってい
る。
As shown in FIG. 6, on the TFT substrate 10e of the present embodiment, a regular TFT element 32 and a dummy TFT element 3 formed in one pixel region according to a desired design rule.
2a is formed. These two TFT elements 32, 3
2a has a common drain electrode 42, and this drain electrode 42 is connected to the drain bus line 26.

【0061】正規のTFT素子32のソース電極43は
保護絶縁膜46(図1(b)参照)に形成されたコンタ
クトホール48を介して画素電極28に接続されてい
る。一方、ダミーのTFT素子32aにおいてもソース
電極43aは保護絶縁膜46に形成されたコンタクトホ
ール48aを介して画素電極28に接続されている。そ
して、ダミーのTFT素子32aのドレイン電極42と
ソース電極43aとの間隔が、正規のTFT素子32の
ドレイン電極42とソース電極との間隔より狭くなって
いる。このため、静電気による放電はダミーのTFT素
子32aのドレイン電極42とソース電極43aとの間
に起こるようになるので、正規のTFT素子32が静電
気破壊されることを防止することができる。
The source electrode 43 of the regular TFT element 32 is connected to the pixel electrode 28 through a contact hole 48 formed in the protective insulating film 46 (see FIG. 1B). On the other hand, also in the dummy TFT element 32a, the source electrode 43a is connected to the pixel electrode 28 through the contact hole 48a formed in the protective insulating film 46. The distance between the drain electrode 42 and the source electrode 43a of the dummy TFT element 32a is smaller than the distance between the drain electrode 42 and the source electrode of the regular TFT element 32. Therefore, the discharge due to static electricity occurs between the drain electrode 42 and the source electrode 43a of the dummy TFT element 32a, so that the normal TFT element 32 can be prevented from being electrostatically destroyed.

【0062】ダミーのTFT素子32aが静電気破壊し
た後で、ダミーのTFT素子32aのドレイン電極42
と正規のTFT素子32のドレイン電極42との間の部
分を、レーザーなどを用いて切断してリペアすることが
できる。これにより、静電気による放電に起因して正規
のTFT素子32が静電気破壊されて液晶表示パネルに
表示欠陥が発生することを防止することができる。
After the dummy TFT element 32a is electrostatically destroyed, the drain electrode 42 of the dummy TFT element 32a is formed.
The portion between the drain electrode 42 of the regular TFT element 32 and the normal TFT element 32 can be cut and repaired by using a laser or the like. As a result, it is possible to prevent the normal TFT element 32 from being electrostatically destroyed due to the discharge due to static electricity and causing a display defect in the liquid crystal display panel.

【0063】また、2つのTFT素子32,32aのう
ち、どちらがダミーのTFT素子32aか、すなわち、
どちらがドレイン電極42とソース電極43との間隔が
狭い方のTFT素子なのかを予め認識しておくことが重
要である。つまり、本実施形態と違って、正規のTFT
素子32とダミーのTFT素子32aとにおいて、ドレ
イン電極42とソース電極43との間隔を同等とする場
合、静電気による放電がどちらのTFT素子で起こるか
分からないので、TFT基板を組み立てて液晶表示パネ
ルにした状態では正確にレーザーなどにより切断してリ
ペアすることは困難である。
Which of the two TFT elements 32, 32a is the dummy TFT element 32a, that is,
It is important to recognize in advance which is the TFT element in which the distance between the drain electrode 42 and the source electrode 43 is narrower. That is, unlike the present embodiment, a regular TFT
In the case where the drain electrode 42 and the source electrode 43 in the element 32 and the dummy TFT element 32a have the same distance, it is not known in which TFT element the discharge due to static electricity occurs. In this state, it is difficult to accurately cut and repair with a laser or the like.

【0064】しかし、本実施形態においては、二つのT
FT素子のうちどちらがダミーのTFT素子であるか決
まっており、かつそれを認識していれば、TFT基板を
組み立てて液晶表示パネルにした状態でも、TFT基板
の裏面からダミーのTFT素子32aのドレイン電極4
2をレーザーなどで切断してリペアすることができる。
However, in this embodiment, two T's are used.
If it is determined which of the FT elements is a dummy TFT element and it is recognized, even if the TFT substrate is assembled into a liquid crystal display panel, the drain of the dummy TFT element 32a is drained from the back surface of the TFT substrate. Electrode 4
2 can be cut with a laser or the like and repaired.

【0065】以上、第1〜第5の実施の形態により、こ
の発明の詳細を説明したが、この発明の範囲は上記実施
の形態に具体的に示した例に限られるものではなく、こ
の発明を逸脱しない要旨の範囲における上記実施の形態
の変更はこの発明の範囲に含まれる。
Although the details of the present invention have been described above with reference to the first to fifth embodiments, the scope of the present invention is not limited to the examples concretely shown in the above embodiments, and the present invention is not limited thereto. Modifications of the above-described embodiment within the scope of the gist of the invention are included in the scope of the invention.

【0066】例えば、第1〜第5実施形態ではアクティ
ブマトリクスタイプの液晶表示パネルに係るTFT基板
を例示したが、TFT素子を用いたアクティブマトリク
スタイプの有機ELディスプレイなどにも同様に適用す
ることができる。
For example, in the first to fifth embodiments, the TFT substrate related to the active matrix type liquid crystal display panel has been exemplified, but the invention can be similarly applied to an active matrix type organic EL display using TFT elements. it can.

【0067】(付記1) 画素毎に非線形素子を備えた
アクティブマトリクス表示装置において、前記非線形素
子のソース電極及び前記ソース電極に接続された導電膜
のいずれか一方と、前記非線形素子のドレイン電極に接
続されたドレインバスラインとの間隔が、前記非線形素
子の前記ドレイン電極と前記ソース電極との間隔より狭
くなるように、前記ソース電極、前記導電膜及び前記ド
レインバスラインの少なくとも1つに凸部を設けたこと
を特徴とするアクティブマトリクス表示装置。
(Supplementary Note 1) In an active matrix display device having a non-linear element for each pixel, one of a source electrode of the non-linear element and a conductive film connected to the source electrode and a drain electrode of the non-linear element are provided. A protrusion is formed on at least one of the source electrode, the conductive film, and the drain bus line such that the distance between the drain bus line and the connected drain bus line is narrower than the distance between the drain electrode and the source electrode of the nonlinear element. An active matrix display device comprising:

【0068】(付記2) 前記ソース電極に接続された
導電膜は、画素電極又は前記画素電極に接続された中間
電極であることを特徴とする付記1に記載のアクティブ
マトリクス表示装置。
(Supplementary Note 2) The active matrix display device according to Supplementary Note 1, wherein the conductive film connected to the source electrode is a pixel electrode or an intermediate electrode connected to the pixel electrode.

【0069】(付記3) 前記凸部が前記ソース電極又
は前記導電膜に設けられ、前記凸部の先端部に対向する
部分の前記ドレインバスラインの幅が、他の場所の前記
ドレインバスラインの幅より太くなっていることを特徴
とする付記1又は2に記載のアクティブマトリクス表示
装置。
(Supplementary Note 3) The width of the drain bus line at a portion of the source electrode or the conductive film, the width of the drain bus line facing the tip of the protrusion is different from that of the drain bus line at another location. 3. The active matrix display device according to appendix 1 or 2, which is thicker than the width.

【0070】(付記4) 前記凸部の先端部が尖った形
状を有していることを特徴とする付記1乃至3のいずれ
か一項に記載のアクティブマトリクス表示装置。
(Supplementary Note 4) The active matrix display device according to any one of Supplementary notes 1 to 3, wherein the tip of the convex portion has a pointed shape.

【0071】(付記5) 一画素毎に、ドレイン電極が
同一のドレインバスラインに接続され、かつソース電極
が同一の画素電極に接続された複数のTFT素子を有
し、前記複数のTFT素子の間でドレイン電極とソース
電極との間隔が異なっていることを特徴とするアクティ
ブマトリクス表示装置。
(Supplementary Note 5) Each pixel has a plurality of TFT elements whose drain electrodes are connected to the same drain bus line and whose source electrodes are connected to the same pixel electrode. An active matrix display device characterized in that the distance between the drain electrode and the source electrode is different between them.

【0072】(付記6) 前記複数のTFT素子は、正
規のTFT素子と、前記ドレイン電極と前記ソース電極
との間隔が前記正規のTFT素子より狭い擬似のTFT
素子とからなることを特徴とする付記5に記載のアクテ
ィブマトリクス表示装置。
(Supplementary Note 6) The plurality of TFT elements are pseudo TFT elements, and pseudo TFTs in which the distance between the drain electrode and the source electrode is narrower than that of the regular TFT element.
6. The active matrix display device according to appendix 5, comprising an element.

【0073】(付記7) 画素毎に非線形素子を備えた
アクティブマトリクス表示装置において、前記非線形素
子のソース電極及び前記ソース電極に接続された導電膜
のいずれか一方と、前記非線形素子のドレイン電極に接
続されたドレインバスラインとが隣接する部分に、前記
ソース電極、前記導電膜及び前記ドレインバスラインの
少なくとも1つに先端部が尖った凸部を設けたことを特
徴とするアクティブマトリクス表示装置。
(Supplementary Note 7) In an active matrix display device having a non-linear element for each pixel, one of a source electrode of the non-linear element and a conductive film connected to the source electrode and a drain electrode of the non-linear element are provided. An active matrix display device, characterized in that at least one of the source electrode, the conductive film, and the drain bus line is provided with a convex portion having a sharp tip at a portion adjacent to a connected drain bus line.

【0074】(付記8) 前記非線形素子の前記ソース
電極及び前記ソース電極に接続された導電膜のいずれか
一方と、前記非線形素子のドレイン電極に接続されたド
レインバスラインとの間隔が、前記非線形素子の前記ド
レイン電極と前記ソース電極との間隔と同等又はそれ以
上になっていることを特徴とする付記7に記載のアクテ
ィブマトリクス表示装置。
(Supplementary Note 8) The distance between one of the source electrode of the non-linear element and the conductive film connected to the source electrode and the drain bus line connected to the drain electrode of the non-linear element is the non-linearity. 8. The active matrix display device according to appendix 7, wherein the distance between the drain electrode and the source electrode of the element is equal to or more than that.

【0075】[0075]

【発明の効果】以上説明したように、本発明によれば、
非線形素子のソース電極及び前記ソース電極に接続され
た導電膜のいずれか一方と、非線形素子のドレイン電極
に接続されたドレインバスラインとの間隔が、前記非線
形素子の前記ドレイン電極と前記ソース電極との間隔よ
り狭くなるように、前記ソース電極、前記導電膜及び前
記ドレインバスラインの少なくとも1つに凸部を設けら
れている。
As described above, according to the present invention,
The distance between any one of the source electrode of the non-linear element and the conductive film connected to the source electrode and the drain bus line connected to the drain electrode of the non-linear element is the drain electrode and the source electrode of the non-linear element. A protrusion is provided on at least one of the source electrode, the conductive film, and the drain bus line so as to be narrower than the interval.

【0076】これにより、静電気によりTFT基板に電
流が流れるとしても、データバスラインとTFT素子の
ソース電極又はソース電極に接続された導電膜との間が
電流経路となり、データバスラインとソース電極などと
の間に介在する高抵抗の保護絶縁膜が静電気破壊される
ようになる。
As a result, even if a current flows through the TFT substrate due to static electricity, a current path is formed between the data bus line and the source electrode of the TFT element or the conductive film connected to the source electrode, and the data bus line and the source electrode, etc. The high-resistance protective insulating film interposed between and becomes electrostatically destroyed.

【0077】従って、たとえ、静電気によりTFT基板
に電流が流れるとしても、TFT素子が破壊される恐れ
がなくなるので、静電気による表示欠陥が発生すること
を防止できるようになる。
Therefore, even if a current flows through the TFT substrate due to static electricity, there is no fear of destruction of the TFT element, and it is possible to prevent display defects due to static electricity.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1(a)は本発明の第1の実施の形態のアク
ティブマトリクス表示装置に係る液晶表示パネルのTF
T基板を示す部分平面図、図1(b)は図1(a)のI
−Iに沿った部分断面図である。
FIG. 1A is a TF of a liquid crystal display panel according to an active matrix display device of a first embodiment of the present invention.
FIG. 1B is a partial plan view showing the T substrate, and FIG.
It is a fragmentary sectional view along -I.

【図2】図2は本発明の第2の実施の形態のアクティブ
マトリクス表示装置に係る液晶表示パネルのTFT基板
を示す部分平面図である。
FIG. 2 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to an active matrix display device of a second embodiment of the present invention.

【図3】図3は本発明の第3の実施の形態のアクティブ
マトリクス表示装置に係る液晶表示パネルのTFT基板
を示す部分平面図である(その1)。
FIG. 3 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to an active matrix display device of a third embodiment of the present invention (No. 1).

【図4】図4は本発明の第3の実施の形態のアクティブ
マトリクス表示装置に係る液晶表示パネルのTFT基板
を示す部分平面図である(その2)。
FIG. 4 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to an active matrix display device of a third embodiment of the present invention (No. 2).

【図5】図5は本発明の第4の実施の形態のアクティブ
マトリクス表示装置に係る液晶表示パネルのTFT基板
を示す部分平面図である。
FIG. 5 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to an active matrix display device of a fourth embodiment of the present invention.

【図6】図6は本発明の第5の実施の形態のアクティブ
マトリクス表示装置に係る液晶表示パネルのTFT基板
を示す部分平面図である。
FIG. 6 is a partial plan view showing a TFT substrate of a liquid crystal display panel according to an active matrix display device of a fifth embodiment of the present invention.

【図7】図7は一般的な液晶表示パネルの構成を示す構
成概略図である。
FIG. 7 is a schematic configuration diagram showing a configuration of a general liquid crystal display panel.

【図8】図8は液晶表示パネルのTFT基板に形成され
た回路素子の例を示す平面図である。
FIG. 8 is a plan view showing an example of a circuit element formed on a TFT substrate of a liquid crystal display panel.

【図9】図9(a)は図8の一つの画素領域を拡大した
平面図、図9(b)は図9(a)のII−IIに沿った
断面図である。
9 (a) is an enlarged plan view of one pixel region of FIG. 8, and FIG. 9 (b) is a sectional view taken along line II-II of FIG. 9 (a).

【符号の説明】[Explanation of symbols]

10〜10d・・・TFT基板 24・・・ゲートバスライン 26・・・ドレインバスライン 28・・・画素電極 26a〜26c,28a・・・凸部 30・・・蓄積容量バスライン 31・・・中間電極 32・・・TFT素子 32a・・・ダミーのTFT素子 36・・・ガラス基板 40・・・ゲート絶縁膜 41・・・アモルファスシリコン層 42・・・ドレイン電極 43・・・ソース電極 44・・・チャネル保護膜 46・・・保護絶縁膜 48,48a・・・コンタクトホール 10 to 10d ... TFT substrate 24: Gate bus line 26 ... Drain bus line 28 ... Pixel electrode 26a to 26c, 28a ... Convex portion 30 ... Storage capacity bus line 31 ... Intermediate electrode 32 ... TFT element 32a ... Dummy TFT element 36 ... Glass substrate 40 ... Gate insulating film 41 ... Amorphous silicon layer 42 ... Drain electrode 43 ... Source electrode 44 ... Channel protective film 46 ... Protective insulating film 48, 48a ... Contact hole

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/14 H01L 29/78 612C 623A Fターム(参考) 2H092 JA24 JB32 JB79 NA14 3K007 AB05 AB08 DB03 GA00 5C094 AA31 AA60 BA03 BA27 BA43 CA19 EA04 FA01 FB12 FB14 FB15 HA08 5F110 AA22 AA27 BB01 CC07 DD02 GG02 GG15 HK04 HK06 HL07 HM04 HM05 HM19 NN02 NN12 NN71 NN72 NN73 5G435 AA16 BB05 BB12 CC09 EE12 GG32 HH12 HH13 HH14 LL04 LL08 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05B 33/14 H01L 29/78 612C 623A F term (reference) 2H092 JA24 JB32 JB79 NA14 3K007 AB05 AB08 DB03 GA00 5C094 AA31 AA60 BA03 BA27 BA43 CA19 EA04 FA01 FB12 FB14 FB15 HA08 5F110 AA22 AA27 BB01 CC07 DD02 GG02 GG15 HK04 HK06 HL07 HM04 HM05 HM19 NN02 NN12 NN71 NN72 NN72 NN12 NN72 NN73 5G435 AA16 BB05 HL12H04H12BB12 CC12

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 画素毎に非線形素子を備えたアクティブ
マトリクス表示装置において、 前記非線形素子のソース電極及び前記ソース電極に接続
された導電膜のいずれか一方と、前記非線形素子のドレ
イン電極に接続されたドレインバスラインとの間隔が、
前記非線形素子の前記ドレイン電極と前記ソース電極と
の間隔より狭くなるように、前記ソース電極、前記導電
膜及び前記ドレインバスラインの少なくとも1つに凸部
を設けたことを特徴とするアクティブマトリクス表示装
置。
1. An active matrix display device comprising a non-linear element for each pixel, wherein one of a source electrode of the non-linear element and a conductive film connected to the source electrode and a drain electrode of the non-linear element are connected. The distance from the drain bus line is
An active matrix display characterized in that a convex portion is provided on at least one of the source electrode, the conductive film and the drain bus line so as to be narrower than the distance between the drain electrode and the source electrode of the nonlinear element. apparatus.
【請求項2】 前記ソース電極に接続された導電膜は、
画素電極又は前記画素電極に接続された中間電極である
ことを特徴とする請求項1に記載のアクティブマトリク
ス表示装置。
2. The conductive film connected to the source electrode,
The active matrix display device according to claim 1, wherein the active matrix display device is a pixel electrode or an intermediate electrode connected to the pixel electrode.
【請求項3】 前記凸部が前記ソース電極又は前記導電
膜に設けられ、前記凸部の先端部に対向する部分の前記
ドレインバスラインの幅が、他の場所の前記ドレインバ
スラインの幅より太くなっていることを特徴とする請求
項1又は2に記載のアクティブマトリクス表示装置。
3. The protrusion is provided on the source electrode or the conductive film, and the width of the drain bus line at a portion facing the tip of the protrusion is larger than the width of the drain bus line at another location. The active matrix display device according to claim 1, wherein the active matrix display device is thickened.
【請求項4】 画素毎に非線形素子を備えたアクティブ
マトリクス表示装置において、 前記非線形素子のソース電極及び前記ソース電極に接続
された導電膜のいずれか一方と、前記非線形素子のドレ
イン電極に接続されたドレインバスラインとが隣接する
部分に、前記ソース電極、前記導電膜及び前記ドレイン
バスラインの少なくとも1つに先端部が尖った凸部を設
けたことを特徴とするアクティブマトリクス表示装置。
4. An active matrix display device having a non-linear element for each pixel, wherein one of a source electrode of the non-linear element and a conductive film connected to the source electrode and a drain electrode of the non-linear element are connected. An active matrix display device, characterized in that at least one of the source electrode, the conductive film, and the drain bus line is provided with a convex portion having a sharp tip at a portion adjacent to the drain bus line.
【請求項5】 一画素毎に、ドレイン電極が同一のドレ
インバスラインに接続され、かつソース電極が同一の画
素電極に接続された複数のTFT素子を有し、前記複数
のTFT素子の間でドレイン電極とソース電極との間隔
が異なっていることを特徴とするアクティブマトリクス
表示装置。
5. A plurality of TFT elements each having a drain electrode connected to the same drain bus line and a source electrode connected to the same pixel electrode are provided for each pixel, and between the plurality of TFT elements. An active matrix display device, characterized in that a drain electrode and a source electrode have different intervals.
JP2001356179A 2001-11-21 2001-11-21 Active matrix display device Expired - Fee Related JP4004781B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001356179A JP4004781B2 (en) 2001-11-21 2001-11-21 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001356179A JP4004781B2 (en) 2001-11-21 2001-11-21 Active matrix display device

Publications (2)

Publication Number Publication Date
JP2003157025A true JP2003157025A (en) 2003-05-30
JP4004781B2 JP4004781B2 (en) 2007-11-07

Family

ID=19167750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001356179A Expired - Fee Related JP4004781B2 (en) 2001-11-21 2001-11-21 Active matrix display device

Country Status (1)

Country Link
JP (1) JP4004781B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276590A (en) * 2005-03-30 2006-10-12 Sanyo Epson Imaging Devices Corp Active matrix liquid crystal display device
US7705356B2 (en) 2004-06-30 2010-04-27 Samsung Mobile Display Co., Ltd. Electronic device, thin film transistor structure and flat panel display having the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120193A (en) * 1984-11-15 1986-06-07 セイコーエプソン株式会社 active matrix board
JPH1090720A (en) * 1996-09-18 1998-04-10 Sharp Corp Active matrix substrate
JPH11194368A (en) * 1997-10-14 1999-07-21 Samsung Electron Co Ltd Liquid crystal display device substrate, liquid crystal display device and method of manufacturing the same
JPH11282016A (en) * 1997-11-25 1999-10-15 Toshiba Corp Electrode wiring substrate provided with countermeasure against static electricity, and display device using this substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120193A (en) * 1984-11-15 1986-06-07 セイコーエプソン株式会社 active matrix board
JPH1090720A (en) * 1996-09-18 1998-04-10 Sharp Corp Active matrix substrate
JPH11194368A (en) * 1997-10-14 1999-07-21 Samsung Electron Co Ltd Liquid crystal display device substrate, liquid crystal display device and method of manufacturing the same
JPH11282016A (en) * 1997-11-25 1999-10-15 Toshiba Corp Electrode wiring substrate provided with countermeasure against static electricity, and display device using this substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705356B2 (en) 2004-06-30 2010-04-27 Samsung Mobile Display Co., Ltd. Electronic device, thin film transistor structure and flat panel display having the same
US7709839B2 (en) 2004-06-30 2010-05-04 Samsung Mobile Display Co., Ltd. Electronic device including a conductive layer having a width change part, thin film transistor structure and flat panel display having the same
JP2006276590A (en) * 2005-03-30 2006-10-12 Sanyo Epson Imaging Devices Corp Active matrix liquid crystal display device

Also Published As

Publication number Publication date
JP4004781B2 (en) 2007-11-07

Similar Documents

Publication Publication Date Title
JP4439163B2 (en) Electrostatic discharge prevention circuit for liquid crystal display element and method for preventing the same
EP1927888B1 (en) Thin film transistor substrate and display device therefor
US7782434B2 (en) In-plane switching mode liquid crystal display device
JP6273249B2 (en) Liquid crystal display device and manufacturing method thereof
US20060023135A1 (en) Liquid crystal display device and manufacturing method thereof
US20120153290A1 (en) Flat display device and method for manufacturing the same
TWI408478B (en) Liquid crystal display device and driving method thereof
CN101000424A (en) Color filter substrate and liquid crystal display panel comprising the same
US6894756B2 (en) In-plane switching mode liquid crystal display device and method of fabricating the same
KR20090009630A (en) Display panel assembly, manufacturing method thereof and display device having same
KR100895017B1 (en) Transverse electric field mode liquid crystal display device with improved aperture ratio
KR20030058216A (en) Structure and fabrication method of liquid crystal display
KR20080048266A (en) LCD Display
JP3598583B2 (en) Active matrix type liquid crystal display
KR20080052768A (en) LCD and its manufacturing method
JP4004781B2 (en) Active matrix display device
JP2006154080A (en) Liquid crystal display device
KR101383964B1 (en) Liquid crystal display device and method of manufacturing the same
JP3337011B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
JP2004046123A (en) Liquid crystal display device
KR100919195B1 (en) In plane switching mode liquid crystal display device having improved aperture ratio
US20080024713A1 (en) Liquid crystal display and manufacturing method of the same
KR100482343B1 (en) Thin film transistor array substrate for protecting loading effect and manufacturing method thereof
KR100919187B1 (en) Liquid crystal display device preventing electro-static discharge
KR101848497B1 (en) Liquid crystal display device and its manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050721

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees