JP2003152073A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 活性領域の面積及び密集度合いに影響されず
に、ＨＤＰ−ＣＶＤ法による分離用絶縁膜を埋め込んで
平坦な表面を有するトレンチ分離を形成する。 【解決手段】 半導体基板１０１に素子分離溝１０４を
形成した後、ＨＤＰ−ＣＶＤ法を用いてＨＤＰ酸化膜１
０８を形成する。その後、レジスト膜１０９をマスクに
して、大面積活性領域１０６上のＨＤＰ酸化膜１０８を
エッチングし第１のエッチング溝１１０を形成する。そ
の後、レジスト膜１１１をマスクにして、小面積密集活
性領域１０７上のＨＤＰ酸化膜１０８をエッチングし第
１のエッチング溝１１２を形成する。その後、小面積孤
立活性領域１０５、大面積活性領域１０６及び小面積密
集活性領域１０７上に形成されているＨＤＰ酸化膜１０
８を研磨除去して、素子分離溝１０４内のみに表面の平
坦化された分離用絶縁膜１０８ａを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に微細な素子分離領域を有する半導体装
置の製造方法に関する。

【０００２】

【従来の技術】半導体装置の高密度化及び高集積化の要
望に伴い、半導体微細加工技術の進展が図られてきてお
り、現在では０．１８μｍルール以下の微細プロセスを
用いてシステムＬＳＩの量産が行われている。このよう
な微細プロセスにおいては、トランジスタなどの半導体
素子の微細化を図るための素子分離法として、従来の局
所酸化法（LOCOS：Local Oxidation of Silicon）に変
わり、半導体基板をエッチングして形成された素子分離
溝内に分離用絶縁膜を埋め込んで分離するトレンチ分離
（ＳＴＩ：Shallow Trench Isolation）法が主流となっ
ている。このＳＴＩ法では、素子分離領域の幅が０．３
μｍ以下と狭いため、素子分離溝内に埋め込む分離用絶
縁膜にボイドが形成されないようにすることが重要であ
り、埋め込み特性の優れた分離用絶縁膜を用いる必要が
ある。現在、分離用絶縁膜として最も使用されているの
が、ＨＤＰ−ＣＶＤ（High Density Plasma − Che
mical Vapor Deposit）法を用いた酸化膜（ＮＳＧ
膜）である。以下、ＨＤＰ酸化膜と称す。

【０００３】このＨＤＰ酸化膜は、下地の活性領域の面
積（パターン幅）及び密集度合いに依存して膜厚が変化
する特徴があり、大面積の活性領域（大面積活性領域）
上には厚く、小面積の活性領域上には薄く堆積される。
そのため、活性領域間における膜厚差によって生じる段
差を低減するために、レジスト膜をマスクして大面積活
性領域上に形成されている膜厚の厚いＨＤＰ酸化膜を局
所的にエッチングした後、化学的機械研磨（ＣＭＰ）法
を用いて平坦化する方法が用いられている。しかしなが
ら、ＨＤＰ酸化膜は、活性領域の密集度合いによって膜
厚が異なり、密集している小面積の活性領域（小面積密
集活性領域）上には、大面積活性領域上と孤立している
小面積の活性領域（小面積孤立活性領域）上に形成され
る膜厚の中間程度の膜厚で堆積される。今後、０．１８
μｍ以下のシステムＬＳＩにおいては、ＳＲＡＭあるい
はＤＲＡＭも高集積化、大面積化するため、面積及び密
集度合いが異なる活性領域が形成される傾向はさらに拡
大されるので、従来の如く、大面積活性領域上の分離用
絶縁膜をエッチングするだけでは、ＣＭＰ前の表面段差
を低減することができない状況になってきている。

【０００４】この問題を解決する方法として提案されて
いる従来の半導体装置の製造方法について図面を参照し
ながら以下に説明する。

【０００５】図４（ａ）〜図４（ｅ）は、従来のＳＴＩ
構造を有する半導体装置の製造工程を示す断面図であ
る。

【０００６】まず、図４（ａ）に示す工程で、半導体基
板５０１上に酸化膜及び窒化膜を順次堆積した後、素子
分離形成領域に開口が設けられているレジスト膜（図示
せず）をエッチングマスクにして窒化膜及び酸化膜のパ
ターニングを行い、小面積孤立活性領域５０５、大面積
活性領域５０６、小面積密集活性領域５０７上に酸化膜
５０２及び窒化膜５０３を形成する。その後、レジスト
膜を除去した後、窒化膜５０３をマスクにして半導体基
板５０１を所定の深さまで異方性エッチングを行って素
子分離溝５０４を形成する。

【０００７】次に、図４（ｂ）に示す工程で、半導体基
板５０１上の全面に、ＨＤＰ−ＣＶＤ法を用いてＨＤＰ
酸化膜５０８を堆積する。このとき、ＨＤＰ酸化膜５０
８は、小面積孤立活性領域５０５上に比べて小面積密集
活性領域５０７上の方が膜厚が厚く形成され、さらに小
面積密集活性領域５０７上に比べて大面積活性領域５０
６上の方が膜厚が厚く形成される。

【０００８】次に、図４（ｃ）に示す工程で、小面積密
集活性領域５０７及び大面積活性領域５０６に開口を有
するレジスト膜５０９をＨＤＰ酸化膜５０８上に形成し
た後、レジスト膜５０９をエッチングマスクにして、大
面積活性領域５０６上及び小面積密集活性領域５０７上
のＨＤＰ酸化膜５０８を同時に異方性エッチングで除去
し、第１のエッチング溝５１０と第２のエッチング溝５
１２を形成する。

【０００９】次に、図４（ｄ）に示す工程で、レジスト
膜５０９を除去した後、ＣＭＰ法を用いて、小面積孤立
活性領域５０５、大面積活性領域５０６及び小面積密集
活性領域５０７上に形成されているＨＤＰ酸化膜５０８
を研磨除去することによって、素子分離溝５０４内のみ
に表面の平坦化されたＨＤＰ酸化膜５０８からなる分離
用絶縁膜５０８ａを形成する。

【００１０】次に、図４（ｅ）に示す工程で、窒化膜５
０３を熱燐酸により選択的に除去することにより、素子
分離溝５０４内に分離用絶縁膜５０８ａが埋め込まれた
素子分離領域に囲まれた小面積孤立活性領域５０５、大
面積活性領域５０６及び小面積密集活性領域５０７を形
成することができる。

【００１１】この製造方法によれば、ＣＭＰ法によって
ＨＤＰ酸化膜５０８を研磨除去する前に、予め大面積活
性領域５０６上及び小面積密集活性領域５０７上のＨＤ
Ｐ酸化膜５０８をエッチングするため、ＨＤＰ酸化膜５
０８の表面段差を低減することができる。

【００１２】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体装置の製造方法では、図４（ｂ）に
示すように、ＨＤＰ酸化膜５０８の膜厚は、小面積密集
活性領域５０７上に比べて大面積活性領域５０６上の方
が厚く形成される。そのため、図４（ｃ）に示すよう
に、レジスト膜５０９をマスクにしてＨＤＰ酸化膜５０
８をエッチングした場合、小面積密集活性領域５０７上
及び大面積活性領域５０６上とも同一膜厚だけエッチン
グされるため、堆積直後の膜厚差がそのまま維持される
ので、この２つの領域間の表面段差を低減することは原
理的に困難である。

【００１３】すなわち、小面積密集活性領域５０７の窒
化膜５０３の表面が露出するまでエッチングした場合、
大面積活性領域５０６上には堆積直後の膜厚差分だけＨ
ＤＰ酸化膜５０８が残存するため、その後のＣＭＰ法に
よる平坦化が難しいという問題がある。

【００１４】また、大面積活性領域５０６上のＨＤＰ酸
化膜５０８の膜厚をもとにしてエッチング膜厚を設定し
た場合、小面積密集活性領域５０７上のＨＤＰ酸化膜５
０８がエッチングされ過ぎて素子分離溝５０４内に残置
する分離用絶縁膜５０８ａの表面が小面積密集活性領域
５０７（半導体基板１）の表面よりも低く形成されるた
め、逆短チャネル効果が発生するという問題がある。

【００１５】これらの問題は、０．１８μｍ以下の微細
プロセスにおいて、ＳＲＡＭおよびＤＲＡＭの微細化、
高集積化、大面積化が加速されるので、さらに深刻とな
る。

【００１６】本発明の目的は、活性領域の面積及び密集
度合いに影響されることなく、ＨＤＰ−ＣＶＤ法による
分離用絶縁膜を埋め込んで平坦な表面を有するトレンチ
分離を形成することができる半導体装置の製造方法を提
供することにある。

【００１７】

【課題を解決するための手段】本発明の第１の半導体装
置の製造方法は、半導体基板の上に保護用絶縁膜を形成
する工程（ａ）と、保護用絶縁膜をパターニングして、
素子分離領域上に開口部が形成された保護絶縁膜を形成
する工程（ｂ）と、保護絶縁膜をエッチングマスクにし
て、異方性ドライエッチングにより半導体基板を所定の
深さまでエッチングして素子分離溝を形成すると共に、
素子分離溝によって区画された複数の活性領域を形成す
る工程（ｃ）と、工程（ｃ）の後に、半導体基板上の全
面に高密度プラズマＣＶＤ法による分離用絶縁膜を形成
し、素子分離溝内に分離用絶縁膜を充填すると共に、複
数の活性領域上に、少なくとも分離用絶縁膜からなる膜
厚の薄い第１の分離用絶縁膜と第１の分離用絶縁膜より
膜厚の厚い第２の分離用絶縁膜と第２の分離用絶縁膜よ
りも膜厚の厚い第３の分離用絶縁膜とを形成する工程
（ｄ）と、第１のマスクを用いて、第３の分離用絶縁膜
に第１のエッチング溝を形成する工程（ｅ）と、第２の
マスクを用いて、第２の分離用絶縁膜に第２のエッチン
グ溝を形成する工程（ｆ）と、工程（ｅ）及び工程
（ｆ）の後に、少なくとも保護絶縁膜上の分離用絶縁膜
を化学的機械研磨法によって研磨除去し、素子分離溝内
のみに分離用絶縁膜を残置させる工程（ｇ）とを備えて
いる。

【００１８】上記第１の半導体装置の製造方法におい
て、工程（ｄ）において、第１の分離用絶縁膜は、活性
領域幅が１μｍ以下で隣接する活性領域との間の素子分
離幅が２μｍ以上で独立して形成されている小面積孤立
活性領域上に形成され、第２の分離用絶縁膜は、活性領
域幅が１μｍ以下で隣接する活性領域との間の素子分離
幅が２μｍ未満で複数個が密集して形成されている小面
積密集活性領域上に形成され、第３の分離用絶縁膜は、
活性領域幅が２μｍ以上の大面積活性領域上に形成され
る。

【００１９】また、第１の半導体装置の製造方法におい
て、工程（ｇ）において、化学的機械研磨を行う前の表
面段差が、保護絶縁膜の膜厚の半分以下になるように第
１のエッチング溝及び第２のエッチング溝を形成する。

【００２０】本発明の第２の半導体装置の製造方法で
は、半導体基板の上に保護用絶縁膜を形成する工程
（ａ）と、保護用絶縁膜をパターニングして、素子分離
領域上に開口部が形成された保護絶縁膜を形成する工程
（ｂ）と、保護絶縁膜をエッチングマスクにして、異方
性ドライエッチングにより半導体基板を所定の深さまで
エッチングして素子分離溝を形成すると共に、素子分離
溝によって区画された複数の活性領域を形成する工程
（ｃ）と、工程（ｃ）の後に、半導体基板上の全面に高
密度プラズマＣＶＤ法による分離用絶縁膜を形成し、素
子分離溝内に分離用絶縁膜を充填すると共に、複数の活
性領域上に、少なくとも分離用絶縁膜からなる膜厚の薄
い第１の分離用絶縁膜と第１の分離用絶縁膜より膜厚の
厚い第２の分離用絶縁膜と第２の分離用絶縁膜よりも膜
厚の厚い第３の分離用絶縁膜とを形成する工程（ｄ）
と、工程（ｄ）の後に、第３の分離用絶縁膜上に大面積
の第１の開口と第２の分離用絶縁膜上に小面積の複数の
第２の開口とを有するレジスト膜を形成する工程（ｅ）
と、レジスト膜をマスクにして、第３の分離用絶縁膜を
エッチングして第１のエッチング溝を形成すると共に、
第２の分離用絶縁膜をエッチングして第２のエッチング
溝を形成する工程（ｆ）と、工程（ｆ）の後に、少なく
とも保護絶縁膜上の分離用絶縁膜を化学的機械研磨法に
よって研磨除去し、素子分離溝内のみに分離用絶縁膜を
残置させる工程（ｇ）とを備えている。

【００２１】上記第２の半導体装置の製造方法におい
て、工程（ｄ）において、第１の分離用絶縁膜は、活性
領域幅が１μｍ以下で隣接する活性領域との間の素子分
離幅が２μｍ以上で独立して形成されている小面積孤立
活性領域上に形成され、第２の分離用絶縁膜は、活性領
域幅が１μｍ以下で隣接する活性領域との間の素子分離
幅が２μｍ未満で複数個が密集して形成されている小面
積密集活性領域上に形成され、第３の分離用絶縁膜は、
活性領域幅が２μｍ以上の大面積活性領域上に形成され
る。

【００２２】また、上記第２の半導体装置の製造方法に
おいて、工程（ｆ）では、レジスト膜をマスクにして異
方性エッチングによりほぼ垂直にエッチングして前記第
１のエッチング溝及び前記第２のエッチング溝を形成す
る。

【００２３】また、上記第２の半導体装置の製造方法に
おいて、工程（ｆ）では、レジスト膜をマスクにしてエ
ッチング溝の側面にテーパーが形成されるようにエッチ
ングして第２のエッチング溝がＶ型溝になるように形成
する。

【００２４】また、上記第２の半導体装置の製造方法に
おいて、工程（ｅ）で、第１の開口の底部にはレジスト
が残存しておらず、第２の開口の底部にはレジストが残
存するようにレジスト膜を形成する。

【００２５】また、上記第２の半導体装置の製造方法に
おいて、第２の開口の幅が、露光装置の解像限界以下に
なるように設定する。

【００２６】また、上記第２の半導体装置の製造方法に
おいて、第２の開口の底部のレジストは、露光時の焦点
をずらして像を曇らせることによって残存させる。

【００２７】また、第２の半導体装置の製造方法におい
て、工程（ｇ）において、化学的機械研磨を行う前の表
面段差が、保護絶縁膜の膜厚の半分以下になるように第
１のエッチング溝及び前記第２のエッチング溝を形成す
る。

【００２８】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態に係る半導体装置の製造方法について、図面
を参照しながら説明する。図１（ａ）〜図１（ｆ）は、
素子分離溝にＨＤＰ−ＣＶＤ法で形成した分離用絶縁膜
を埋め込んでトレンチ分離を形成する半導体装置の製造
工程を示す断面図である。

【００２９】まず、図１（ａ）に示す工程で、半導体基
板１０１上に厚さ約２０ｎｍの酸化膜及び厚さ約２００
ｎｍの窒化膜を順次堆積した後、素子分離形成領域に開
口が設けられているレジスト膜（図示せず）をエッチン
グマスクにして窒化膜及び酸化膜のパターニングを行
い、小面積孤立活性領域１０５、大面積活性領域１０
６、小面積密集活性領域１０７上に酸化膜からなる下地
絶縁膜１０２及び窒化膜からなる保護絶縁膜１０３を形
成する。その後、レジスト膜を除去した後、保護絶縁膜
１０３をマスクにして半導体基板１０１を所定の深さ、
例えば深さ５００ｎｍまで異方性エッチングを行って素
子分離溝１０４を形成する。なお、小面積孤立活性領域
１０５は、活性領域幅が１μｍ以下で隣接する活性領域
との間の素子分離幅が２μｍ以上で独立して形成してあ
り、小面積密集活性領域１０７は活性領域幅が１μｍ以
下で隣接する活性領域との間の素子分離幅が２μｍ未満
で複数個が密集して形成されおり、大面積活性領域１０
６は、活性領域幅が２μｍ以上で形成されている。

【００３０】次に、図１（ｂ）に示す工程で、半導体基
板１０１上の全面に、ＨＤＰ−ＣＶＤ法を用いて、分離
用絶縁膜となる厚さ約８００ｎｍのＨＤＰ酸化膜１０８
を堆積する。このとき、ＨＤＰ酸化膜１０８の膜厚は、
小面積孤立活性領域１０５上で約２５０ｎｍ程度、小面
積密集活性領域１０７上で約５００ｎｍ程度、大面積活
性領域１０６上で約８００ｎｍ程度となる。

【００３１】次に、図１（ｃ）に示す工程で、大面積活
性領域１０６に開口を有するレジスト膜１０９をＨＤＰ
酸化膜１０８上に形成した後、レジスト膜１０９をエッ
チングマスクにして、大面積活性領域１０６上のＨＤＰ
酸化膜１０８を異方性エッチングにより厚み約５５０ｎ
ｍを除去し、第１のエッチング溝１１０を形成する。こ
のとき、レジスト膜１０９の開口は、大面積活性領域１
０６よりも小さく、且つ、ＨＤＰ酸化膜１０８の膜厚が
ほぼ一定となっている範囲内で最大開口面積になるよう
にすることが望ましい。また、大面積活性領域１０６上
には、厚さ約２５０ｎｍのＨＤＰ酸化膜１０８が残存す
る。このとき、大面積活性領域１０６上に残存するＨＤ
Ｐ酸化膜１０８の膜厚は、小面積孤立活性領域１０５上
に形成されているＨＤＰ酸化膜１０８の膜厚程度にする
のが望ましい。

【００３２】次に、図１（ｄ）に示す工程で、レジスト
膜１０９を除去した後、小面積密集活性領域１０７に開
口を有するレジスト膜１１１をＨＤＰ酸化膜１０８上に
形成した後、レジスト膜１１１をエッチングマスクにし
て、小面積密集活性領域１０７上のＨＤＰ酸化膜１０８
を異方性エッチングにより厚み約２５０ｎｍを除去し、
第２のエッチング溝１１２を形成する。このとき、レジ
スト膜１１１の開口は、小面積密集活性領域１０７の密
集範囲よりも小さく、且つ、ＨＤＰ酸化膜１０８の膜厚
がほぼ一定（領域内の突起部を含む）となっている範囲
内で最大開口面積になるようにすることが望ましい。ま
た、小面積密集活性領域１０７上には、厚さ約２５０ｎ
ｍのＨＤＰ酸化膜１０８が残存する。このとき、小面積
密集活性領域１０７上に残存するＨＤＰ酸化膜１０８の
膜厚は、小面積孤立活性領域１０５上に形成されている
ＨＤＰ酸化膜１０８の膜厚程度にするのが望ましい。

【００３３】次に、図１（ｅ）に示す工程で、レジスト
膜１１１を除去した後、ＣＭＰ法を用いて、小面積孤立
活性領域１０５、大面積活性領域１０６及び小面積密集
活性領域１０７上に形成されているＨＤＰ酸化膜１０８
を研磨除去することによって、素子分離溝１０４内のみ
に表面の平坦化されたＨＤＰ酸化膜１０８からなる分離
用絶縁膜１０８ａを形成する。このとき、ＣＭＰ法によ
って平坦化する前の小面積孤立活性領域１０５上のＨＤ
Ｐ酸化膜１０８と、大面積活性領域１０６上に第１のエ
ッチング溝１１０を形成した後に残存するＨＤＰ酸化膜
１０８と、小面積密集活性領域１０７上に第２のエッチ
ング溝１１２を形成した後に残存するＨＤＰ酸化膜１０
８との間の表面段差は、保護絶縁膜１０３の厚さの１／
２以下にすることが好ましい。これによって、保護絶縁
膜１０３により表面段差を低減することが可能となり、
分離用絶縁膜１０８ａの表面を半導体基板１０１（活性
領域１０５、１０６、１０７）の表面よりも高く形成す
ることができる。

【００３４】次に、図１（ｆ）に示す工程で、保護絶縁
膜１０３を熱燐酸により選択的に除去することにより、
素子分離溝１０４に分離用絶縁膜１０８ａが埋め込まれ
た素子分離領域に囲まれた小面積孤立活性領域１０５、
大面積活性領域１０６及び小面積密集活性領域１０７を
形成することができる。

【００３５】なお、上記実施形態において、第１及び第
２のエッチング溝１１０、１１２を形成した後、第１及
び第２のエッチング溝１１０、１１２の周囲には、ＨＤ
Ｐ酸化膜１０８の突起部が残存するが、半導体基板１０
１全体における占有面積が極僅かなため、ＣＭＰ法によ
る研磨除去にほとんど影響を及ぼすことはなく平坦化す
ることができる。

【００３６】この第１の実施形態の製造方法によれば、
大面積活性領域１０６上のＨＤＰ酸化膜１０８のエッチ
ングと、小面積密集活性領域１０７上のＨＤＰ酸化膜１
０８のエッチングとを別工程で行うため、エッチング後
に残存するＨＤＰ酸化膜１０８の膜厚を独立して制御す
ることが可能となり、小面積孤立活性領域１０５上を含
めた３種類の活性領域の間の表面段差を縮小することが
できる。従って、ＣＭＰ法による平坦化が容易となり、
活性領域の面積及び密集度合いに依存することなく、複
数の活性領域間の表面段差が低減されたトレンチ分離を
形成することができる。しかも、分離用絶縁膜１０８ａ
の表面は、半導体基板１０１（活性領域１０５、１０
６、１０７）の表面よりも高く形成することができる。

【００３７】（第２の実施形態）本発明の第２の実施形
態に係る半導体装置の製造方法について、図面を参照し
ながら説明する。図２（ａ）〜図２（ｅ）は、素子分離
溝にＨＤＰ−ＣＶＤ法で形成した分離用絶縁膜を埋め込
んでトレンチ分離を形成する半導体装置の製造工程を示
す断面図である。

【００３８】まず、図２（ａ）に示す工程で、半導体基
板１０１上に厚さ約２０ｎｍの酸化膜及び厚さ約２００
ｎｍの窒化膜を順次堆積した後、素子分離形成領域に開
口が設けられているレジスト膜（図示せず）をエッチン
グマスクにして窒化膜及び酸化膜のパターニングを行っ
て、小面積孤立活性領域１０５、大面積活性領域１０
６、小面積密集活性領域１０７上に酸化膜からなる下地
絶縁膜１０２及び窒化膜からなる保護絶縁膜１０３を形
成する。その後、レジスト膜を除去した後、保護絶縁膜
１０３をマスクにして半導体基板１０１を所定の深さ、
例えば深さ約５００ｎｍまで異方性エッチングを行って
素子分離溝１０４を形成する。なお、小面積孤立活性領
域１０５は、活性領域幅が１μｍ以下で隣接する活性領
域との間の素子分離幅が２μｍ以上で独立して形成して
あり、小面積密集活性領域１０７は活性領域幅が１μｍ
以下で隣接する活性領域との間の素子分離幅が２μｍ未
満で複数個が密集して形成されおり、大面積活性領域１
０６は、活性領域幅が２μｍ以上で形成されている。

【００３９】次に、図２（ｂ）に示す工程で、半導体基
板１０１上の全面に、ＨＤＰ−ＣＶＤ法を用いて、分離
用絶縁膜となる厚さ約８００ｎｍのＨＤＰ酸化膜１０８
を堆積する。このとき、ＨＤＰ酸化膜１０８の膜厚は、
小面積孤立活性領域１０５上で約２５０ｎｍ程度、小面
積密集活性領域１０７上で約５００ｎｍ程度、大面積活
性領域１０６上で約８００ｎｍ程度となる。

【００４０】次に、図２（ｃ）に示す工程で、大面積活
性領域１０６に大面積の第１の開口と小面積密集活性領
域に短冊状で小面積の複数の第２の開口を有するレジス
ト膜１１３をＨＤＰ酸化膜１０８上に形成した後、レジ
スト膜１１３をエッチングマスクにして、大面積活性領
域１０６及び小面積密集活性領域１０７上のＨＤＰ酸化
膜１０８を異方性エッチングして、第１のエッチング溝
１１４及び複数の第２のエッチング溝１１５を形成す
る。このとき、第１の開口内に露出するＨＤＰ酸化膜１
０８を約５５０ｎｍエッチングすると、第１のエッチン
グ溝１１４の底部には厚さ約２５０ｎｍのＨＤＰ酸化膜
１０８が残存する。しかしながら、同時にエッチングし
た第２の開口内に露出するＨＤＰ酸化膜１０８は約４０
０ｎｍしかエッチングされず、第２のエッチング溝１１
５の底部には厚さ約１００ｎｍのＨＤＰ酸化膜１０８が
残存する。これは、レジスト膜１１３の開口面積によっ
てエッチングレートが異なるためであり、短冊状で小面
積の第２の開口領域は、大面積の第１の開口領域に比べ
て、エッチングレートが遅くなるためである。また、大
面積活性領域１０６上に残存するＨＤＰ酸化膜１０８の
膜厚は、小面積孤立活性領域１０５上に形成されている
ＨＤＰ酸化膜１０８の膜厚程度にするのが望ましい。

【００４１】次に、図２（ｄ）に示す工程で、レジスト
膜１１３を除去した後、ＣＭＰ法を用いて、小面積孤立
活性領域１０５、大面積活性領域１０６及び小面積密集
活性領域１０７上に形成されているＨＤＰ酸化膜１０８
を研磨除去することによって、素子分離溝１０４内のみ
に表面の平坦化されたＨＤＰ酸化膜１０８からなる分離
用絶縁膜１０８ａを形成する。このとき、小面積密集活
性領域１０７上のＨＤＰ膜１０８には、短冊状で小面積
の複数の第２のエッチング溝１１５を形成しているた
め、第２のエッチング溝１１５を形成しない場合に比べ
て、ＣＭＰにおける研磨レートを大きくすることができ
るため、小面積孤立活性領域１０５を含めた３種類の活
性領域間における研磨後の表面段差を縮小することがで
きる。このとき、ＣＭＰ法によって平坦化する前の小面
積孤立活性領域１０５上のＨＤＰ酸化膜１０８と、大面
積活性領域１０６上に第１のエッチング溝１１４を形成
した後に残存するＨＤＰ酸化膜１０８と、小面積密集活
性領域１０７上に第２のエッチング溝１１５を形成した
後に残存するＨＤＰ酸化膜１０８との間の表面段差は、
保護絶縁膜１０３の厚さの１／２以下にすることが好ま
しい。これによって、保護絶縁膜１０３により表面段差
を低減することが可能となり、分離用絶縁膜１０８ａの
表面を半導体基板１０１（活性領域１０５、１０６、１
０７）の表面よりも高く形成することができる。

【００４２】次に、図２（ｅ）に示す工程で、保護絶縁
膜１０３を熱燐酸により選択的に除去することにより、
素子分離溝１０４に分離用絶縁膜１０８ａが埋め込まれ
た素子分離領域に囲まれた小面積孤立活性領域１０５、
大面積活性領域１０６及び小面積密集活性領域１０７を
形成することができる。

【００４３】なお、上記実施形態において、第１及び第
２のエッチング溝１１４、１１５を形成した後、第１及
び第２のエッチング溝１１４、１１５の周囲には、ＨＤ
Ｐ酸化膜１０８の突起部が残存するが、半導体基板１０
１全体における占有面積が極僅かなため、ＣＭＰ法によ
る研磨除去にほとんど影響を及ぼすことはなく平坦化す
ることができる。

【００４４】この第２の実施形態の製造方法によれば、
小面積密集活性領域１０７上に形成された短冊状で小面
積の複数の第１の開口と大面積活性領域１０６上に形成
された大面積の第２の開口とを有するレジスト膜１１３
をエッチングマスクにして、ＨＤＰ酸化膜１０８のエッ
チングを行って第１及び第２のエッチング溝１１４、１
１５を形成する。これにより、ＨＤＰ酸化膜１０８を堆
積した直後の両領域間の膜厚差に比べて、エッチング後
に残存するＨＤＰ酸化膜１０８の膜厚差を縮小すること
ができる。これは、レジスト膜１１３に形成した第１の
開口と第２の開口の開口面積によってエッチングレート
が異なるためである。すなわち、小面積密集活性領域１
０７上の第１の開口を短冊状に複数個形成したことによ
って、大面積活性領域１０６上の大面積の第２の開口に
比べてエッチングレートが遅くなったためである。

【００４５】さらに、ＣＭＰ法によって研磨除去する
際、小面積密集活性領域１０７上のＨＤＰ酸化膜１０８
に第２のエッチング溝１１５を形成することによって、
エッチング溝を形成しない場合に比べ、研磨レートを大
きくすることができる。従って、ＣＭＰ法による平坦化
が容易となり、活性領域の面積及び密集度合いに依存す
ることなく、面積及び密集度合いの異なる複数の活性領
域間に形成される分離用絶縁膜の表面段差が低減された
トレンチ分離を形成することができる。しかも、分離用
絶縁膜１０８ａの表面を半導体基板１０１（活性領域１
０５、１０６、１０７）の表面よりも高く形成すること
ができる。

【００４６】（第３の実施形態）本発明の第３の実施形
態に係る半導体装置の製造方法について、図面を参照し
ながら説明する。図３（ａ）〜図３（ｆ）は、素子分離
溝にＨＤＰ−ＣＶＤ法で形成した分離用絶縁膜を埋め込
んでトレンチ分離を形成する半導体装置の製造工程を示
す断面図である。

【００４７】まず、図３（ａ）に示す工程で、半導体基
板１０１上に厚さ約２０ｎｍの酸化膜及び厚さ約２００
ｎｍの窒化膜を順次堆積した後、素子分離形成領域に開
口が設けられているレジスト膜（図示せず）をエッチン
グマスクにして窒化膜及び酸化膜のパターニングを行っ
て、小面積孤立活性領域１０５、大面積活性領域１０
６、小面積密集活性領域１０７上に酸化膜からなる下地
絶縁膜１０２及び窒化膜からなる保護絶縁膜１０３を形
成する。その後、レジスト膜を除去した後、保護絶縁膜
１０３をマスクにして半導体基板１０１を所定の深さ、
例えば深さ約５００ｎｍまで異方性エッチングを行って
素子分離溝１０４を形成する。なお、小面積孤立活性領
域１０５は、活性領域幅が１μｍ以下で隣接する活性領
域との間の素子分離幅が２μｍ以上で独立して形成して
あり、小面積密集活性領域１０７は活性領域幅が１μｍ
以下で隣接する活性領域との間の素子分離幅が２μｍ未
満で複数個が密集して形成されおり、大面積活性領域１
０６は、活性領域幅が２μｍ以上で形成されている。

【００４８】次に、図３（ｂ）に示す工程で、半導体基
板１０１上の全面に、ＨＤＰ−ＣＶＤ法を用いて、分離
用絶縁膜となる厚さ約８００ｎｍのＨＤＰ酸化膜１０８
を堆積する。このとき、ＨＤＰ酸化膜１０８の膜厚は、
小面積孤立活性領域１０５上で約２５０ｎｍ程度、小面
積密集活性領域１０７上で約５００ｎｍ程度、大面積活
性領域１０６上で約８００ｎｍ程度となる。

【００４９】次に、図３（ｃ）に示す工程で、大面積活
性領域１０６に大面積で底部まで開口されている第１の
開口１１７と小面積密集活性領域に小面積で底部にレジ
ストが残存する複数の第２の開口１１８とを有するレジ
スト膜１１６をＨＤＰ酸化膜１０８上に形成する。この
とき、第２の開口１１８の底部にレジストを残存させる
方法としては、例えば０．１８μｍプロセスにおいてレ
ジストの開口幅を解像限界の０．１５μｍ幅に設定す
る、あるいは、露光時の焦点をずらして像を曇らせる等
により実現できる。

【００５０】次に、図３（ｄ）に示す工程で、レジスト
膜１１６をエッチングマスクにして、大面積活性領域１
０６及び小面積密集活性領域１０７上のＨＤＰ酸化膜１
０８を異方性エッチングして、第１のエッチング溝１１
９及び第２のエッチング溝１２０を形成する。このと
き、第１のエッチング溝１１９の底部に厚さ約２５０ｎ
ｍのＨＤＰ酸化膜１０８が残存するようにエッチングす
ると、第２のエッチング溝１２０の底部には厚さ約２０
０ｎｍのＨＤＰ酸化膜１０８が残存する。これは、レジ
スト膜１１６に形成された第２の開口１１８の底部にレ
ジストが残存していることによって、第１のエッチング
溝１１９よりも遅れて第２のエッチング溝１２０がエッ
チングされはじめるためである。従って、第２の開口１
１８の底部に残存するレジストの膜厚を制御することに
よって、形成した直後のＨＤＰ酸化膜１０８の膜厚差を
低減することができる。このとき、大面積活性領域１０
６上に残存するＨＤＰ酸化膜１０８の膜厚は、小面積孤
立活性領域１０５上に形成されているＨＤＰ酸化膜１０
８の膜厚程度にするのが望ましい。

【００５１】次に、図３（ｅ）に示す工程で、レジスト
膜１１６を除去した後、ＣＭＰ法を用いて、小面積孤立
活性領域１０５、大面積活性領域１０６及び小面積密集
活性領域１０７上に形成されているＨＤＰ酸化膜１０８
を研磨除去することによって、素子分離溝１０４内のみ
に表面の平坦化されたＨＤＰ酸化膜１０８からなる分離
用絶縁膜１０８ａを形成する。このとき、ＣＭＰ法によ
って平坦化する前の小面積孤立活性領域１０５上のＨＤ
Ｐ酸化膜１０８と、大面積活性領域１０６上に大面積領
域上エッチング溝１１９を形成した後に残存するＨＤＰ
酸化膜１０８と、小面積密集活性領域１０７上に小面積
密集活性領域エッチング溝１２０を形成した後に残存す
るＨＤＰ酸化膜１０８との間の表面段差は、保護絶縁膜
１０３の厚さの１／２以下にすることが好ましい。これ
によって、保護絶縁膜１０３により表面段差を低減する
ことが可能となり、分離用絶縁膜１０８ａの表面を半導
体基板１０１（活性領域１０５、１０６、１０７）の表
面よりも高く形成することができる。

【００５２】次に、図３（ｆ）に示す工程で、保護絶縁
膜１０３を熱燐酸により選択的に除去することにより、
素子分離溝１０４に分離用絶縁膜１０８ａが埋め込まれ
た素子分離領域に囲まれた小面積孤立活性領域１０５、
大面積活性領域１０６及び小面積密集活性領域１０７を
形成することができる。

【００５３】なお、上記実施形態において、第１及び第
２のエッチング溝１１９、１２０を形成した後、第１及
び第２のエッチング溝１１９、１２０の周囲には、ＨＤ
Ｐ酸化膜１０８の突起部が残存するが、半導体基板１０
１全体における占有面積が極僅かなため、ＣＭＰ法によ
る研磨除去にほとんど影響を及ぼすことはなく平坦化す
ることができる。

【００５４】この第３の実施形態の製造方法によれば、
大面積で底部まで開口されている第１の開口１１７と小
面積で底部にレジストが残存する複数の第２の開口１１
８とを有するレジスト膜１１６をエッチングマスクにし
て、ＨＤＰ酸化膜１０８のエッチングを行って第１及び
第２のエッチング溝１１９、１２０を形成する。これに
より、ＨＤＰ酸化膜１０８を堆積した直後の両活性領域
上間の膜厚差に比べて、エッチング後に残存するＨＤＰ
酸化膜１０８の膜厚差を低減することができる。これ
は、レジスト膜１１６の第２の開口１１８の底部にレジ
ストが残存していることによって、大面積活性領域１０
６上に比べてＨＤＰ酸化膜１１８のエッチング開始が遅
れるためであり、第２の開口１１８の底部に残存するレ
ジスト膜厚によって、第２のエッチング溝１２０の底部
に残存するＨＤＰ酸化膜の膜厚を制御することができ
る。

【００５５】さらに、ＣＭＰ法によって研磨除去する
際、小面積密集活性領域１０７上のＨＤＰ酸化膜１０８
に第２のエッチング溝１２０を形成することによって、
エッチング溝を形成しない場合に比べ、研磨レートを大
きくすることができる。従って、ＣＭＰ法による平坦化
が容易となり、活性領域の面積及び密集度合いに依存す
ることなく、面積及び密集度合いの異なる複数の活性領
域上間の表面段差が低減されたトレンチ分離を形成する
ことができる。しかも、分離用絶縁膜１０８ａの表面を
半導体基板１０１（活性領域１０５、１０６、１０７）
の表面よりも高く形成することができる。

【００５６】（その他の実施形態）本発明の第２の実施
形態では、図２（ｃ）に示す工程で、レジスト膜１１３
をマスクにして異方性エッチングによりほぼ垂直にエッ
チングして第１及び第２のエッチング溝１１４、１１５
を形成した。このとき、レジスト膜１１３をマスクにし
て、例えばレジスト膜１１３の側壁に堆積物が形成され
やすいエッチング条件を用いてテーパー状にエッチング
して第１及び第２のエッチング溝１１４、１１５を形成
しても良い。このようにテーパー状にエッチングするこ
とにより、開口幅の狭い第２のエッチング溝１１５はＶ
型溝が形成されるとエッチングが進まなくなり、開口幅
の広い第１のエッチング溝１４は所定の深さまでエッチ
ングすることができる。これによって、第２の実施形態
と同様な効果を得ることができる。さらに、レジスト膜
１１３の第２の開口、すなわち第２のエッチング溝１１
５を形成するための開口幅によって、小面積密集活性領
域１０７上に残存するＨＤＰ酸化膜１０８の膜厚を制御
することができる。

【００５７】

【発明の効果】以上のように本発明の半導体装置の製造
方法によれば、ＨＤＰ―ＣＶＤ法によって活性領域上に
形成した分離用絶縁膜の膜厚に応じて選択的にエッチン
グ溝を形成することによって、ＣＭＰ法を用いて分離用
絶縁膜を研磨除去する際の被処理面の大部分の面積の段
差を低減することができる。従って、活性領域の面積及
び密集度合いに影響されることなく、最終的に素子分離
溝に埋め込まれる分離用絶縁膜の平坦性を向上すること
ができ、良好な形状を有するトレンチ分離を形成するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の製
造工程を示す断面図

【図２】本発明の第２の実施形態に係る半導体装置の製
造工程を示す断面図

【図３】本発明の第３の実施形態に係る半導体装置の製
造工程を示す断面図

【図４】従来の半導体装置の製造工程を示す断面図

【符号の説明】

１０１ 半導体基板 １０２ 酸化膜 １０３ 窒化膜 １０４ 素子分離溝 １０５ 小面積孤立活性領域 １０６ 大面積活性領域 １０７ 小面積密集活性領域 １０８ ＨＤＰ酸化膜 １０９ レジスト膜 １１０ 第１のエッチング溝 １１１ レジスト膜 １１２ 第２のエッチング溝 １１３ レジスト膜 １１４ 第１のエッチング溝 １１５ 第２のエッチング溝 １１６ レジスト膜 １１７ 第１の開口 １１８ 第２の開口 １１９ 第１のエッチング溝 １２０ 第２のエッチング溝

Claims (11)

【特許請求の範囲】
1. 【請求項１】 半導体基板の上に保護用絶縁膜を形成す
   る工程（ａ）と、 前記保護用絶縁膜をパターニングして、素子分離領域上
   に開口部が形成された保護絶縁膜を形成する工程（ｂ）
   と、 前記保護絶縁膜をエッチングマスクにして、異方性ドラ
   イエッチングにより前記半導体基板を所定の深さまでエ
   ッチングして素子分離溝を形成すると共に、前記素子分
   離溝によって区画された複数の活性領域を形成する工程
   （ｃ）と、 前記工程（ｃ）の後に、前記半導体基板上の全面に高密
   度プラズマＣＶＤ法による分離用絶縁膜を形成し、前記
   素子分離溝内に前記分離用絶縁膜を充填すると共に、前
   記複数の活性領域上に、少なくとも前記分離用絶縁膜か
   らなる膜厚の薄い第１の分離用絶縁膜と前記第１の分離
   用絶縁膜より膜厚の厚い第２の分離用絶縁膜と前記第２
   の分離用絶縁膜よりも膜厚の厚い第３の分離用絶縁膜と
   を形成する工程（ｄ）と、 第１のマスクを用いて、前記第３の分離用絶縁膜に第１
   のエッチング溝を形成する工程（ｅ）と、 第２のマスクを用いて、前記第２の分離用絶縁膜に第２
   のエッチング溝を形成する工程（ｆ）と、 前記工程（ｅ）及び前記工程（ｆ）の後に、少なくとも
   前記保護絶縁膜上の前記分離用絶縁膜を化学的機械研磨
   法によって研磨除去し、前記素子分離溝内のみに前記分
   離用絶縁膜を残置させる工程（ｇ）とを備えていること
   を特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１記載の半導体装置の製造方法に
   おいて、 前記工程（ｄ）において、前記第１の分離用絶縁膜は、
   活性領域幅が１μｍ以下で隣接する活性領域との間の素
   子分離幅が２μｍ以上で独立して形成されている小面積
   孤立活性領域上に形成され、前記第２の分離用絶縁膜
   は、活性領域幅が１μｍ以下で隣接する活性領域との間
   の素子分離幅が２μｍ未満で複数個が密集して形成され
   ている小面積密集活性領域上に形成され、前記第３の分
   離用絶縁膜は、活性領域幅が２μｍ以上の大面積活性領
   域上に形成されることを特徴とする半導体装置の製造方
   法。
3. 【請求項３】 請求項１又は２記載の半導体装置の製造
   方法において、 前記工程（ｇ）において、化学的機械研磨を行う前の表
   面段差が、前記保護絶縁膜の膜厚の半分以下になるよう
   に前記第１のエッチング溝及び前記第２のエッチング溝
   を形成することを特徴とする半導体装置の製造方法。
4. 【請求項４】 半導体基板の上に保護用絶縁膜を形成す
   る工程（ａ）と、 前記保護用絶縁膜をパターニングして、素子分離領域上
   に開口部が形成された保護絶縁膜を形成する工程（ｂ）
   と、 前記保護絶縁膜をエッチングマスクにして、異方性ドラ
   イエッチングにより前記半導体基板を所定の深さまでエ
   ッチングして素子分離溝を形成すると共に、前記素子分
   離溝によって区画された複数の活性領域を形成する工程
   （ｃ）と、 前記工程（ｃ）の後に、前記半導体基板上の全面に高密
   度プラズマＣＶＤ法による分離用絶縁膜を形成し、前記
   素子分離溝内に前記分離用絶縁膜を充填すると共に、前
   記複数の活性領域上に、少なくとも前記分離用絶縁膜か
   らなる膜厚の薄い第１の分離用絶縁膜と前記第１の分離
   用絶縁膜より膜厚の厚い第２の分離用絶縁膜と前記第２
   の分離用絶縁膜よりも膜厚の厚い第３の分離用絶縁膜と
   を形成する工程（ｄ）と、 前記工程（ｄ）の後に、前記第３の分離用絶縁膜上に大
   面積の第１の開口と前記第２の分離用絶縁膜上に小面積
   の複数の第２の開口とを有するレジスト膜を形成する工
   程（ｅ）と、 前記レジスト膜をマスクにして、前記第３の分離用絶縁
   膜をエッチングして第１のエッチング溝を形成すると共
   に、前記第２の分離用絶縁膜をエッチングして第２のエ
   ッチング溝を形成する工程（ｆ）と、 前記工程（ｆ）の後に、少なくとも前記保護絶縁膜上の
   前記分離用絶縁膜を化学的機械研磨法によって研磨除去
   し、前記素子分離溝内のみに前記分離用絶縁膜を残置さ
   せる工程（ｇ）とを備えていることを特徴とする半導体
   装置の製造方法。
5. 【請求項５】 請求項４記載の半導体装置の製造方法に
   おいて、 前記工程（ｄ）において、前記第１の分離用絶縁膜は、
   活性領域幅が１μｍ以下で隣接する活性領域との間の素
   子分離幅が２μｍ以上で独立して形成されている小面積
   孤立活性領域上に形成され、前記第２の分離用絶縁膜
   は、活性領域幅が１μｍ以下で隣接する活性領域との間
   の素子分離幅が２μｍ未満で複数個が密集して形成され
   ている小面積密集活性領域上に形成され、前記第３の分
   離用絶縁膜は、活性領域幅が２μｍ以上の大面積活性領
   域上に形成されることを特徴とする半導体装置の製造方
   法。
6. 【請求項６】 請求項４又は５記載の半導体装置の製造
   方法において、 前記工程（ｆ）では、レジスト膜をマスクにして異方性
   エッチングによりほぼ垂直にエッチングして前記第１の
   エッチング溝及び前記第２のエッチング溝を形成するこ
   とを特徴とする半導体装置の製造方法。
7. 【請求項７】 請求項４又は５記載の半導体装置の製造
   方法において、 前記工程（ｆ）では、レジスト膜をマスクにしてエッチ
   ング溝の側面にテーパーが形成されるようにエッチング
   して前記第２のエッチング溝がＶ型溝になるように形成
   することを特徴とする半導体装置の製造方法。
8. 【請求項８】 請求項４〜６のうちのいずれか１項に記
   載の半導体装置の製造方法において、 前記工程（ｅ）で、前記第１の開口の底部にはレジスト
   が残存しておらず、前記第２の開口の底部にはレジスト
   が残存するように前記レジスト膜を形成することを特徴
   とする半導体装置の製造方法。
9. 【請求項９】 請求項８記載の半導体装置の製造方法に
   おいて、 前記第２の開口の幅が、露光装置の解像限界以下になる
   ように設定することを特徴とする半導体装置の製造方
   法。
10. 【請求項１０】 請求項８記載の半導体装置の製造方法
    において、 前記第２の開口の底部のレジストは、露光時の焦点をず
    らして像を曇らせることによって残存させることを特徴
    とする半導体装置の製造方法。
11. 【請求項１１】 請求項４〜１０のいずれか１項に記載
    の半導体装置の製造方法において、 前記工程（ｇ）において、化学的機械研磨を行う前の表
    面段差が、前記保護絶縁膜の膜厚の半分以下になるよう
    に前記第１のエッチング溝及び前記第２のエッチング溝
    を形成することを特徴とする半導体装置の製造方法。