[go: up one dir, main page]

JP2003150110A - Active matrix type display device using organic el element and its driving method, and portable information terminal - Google Patents

Active matrix type display device using organic el element and its driving method, and portable information terminal

Info

Publication number
JP2003150110A
JP2003150110A JP2001348414A JP2001348414A JP2003150110A JP 2003150110 A JP2003150110 A JP 2003150110A JP 2001348414 A JP2001348414 A JP 2001348414A JP 2001348414 A JP2001348414 A JP 2001348414A JP 2003150110 A JP2003150110 A JP 2003150110A
Authority
JP
Japan
Prior art keywords
voltage
reverse bias
signal line
transistor
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001348414A
Other languages
Japanese (ja)
Inventor
Hitoshi Tsuge
仁志 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001348414A priority Critical patent/JP2003150110A/en
Publication of JP2003150110A publication Critical patent/JP2003150110A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem wherein, when a long-time drive is performed, the reduction of the luminance and the rising of the inter-terminal voltage of the EL elements are generated in the display device in a display device in which E1 (electroluminescent) display elements and the like are used. SOLUTION: In the display device, a switching transistor 267d is provided between an EL element 266 and a driving transistor 267a controlling the current value of the element 266 in order to apply a reverse voltage to the EL element 266 and the EL element 266 is made to be in a non-conduction state in a reverse bias application period. Moreover, the value of a voltage to be applied to the transistor 267d is made to be lowered by enabling the value of a different voltage to be applied to a reverse bias signal line 269 for applying the reverse voltage to the EL element 266 in addition to the reverse bias voltage 268 and by making the conduction state or the non-conduction state of a transistor 267e which selects whether to apply the reverse voltage or not to be decided by the reverse bias signal line 269.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、有機電界発光素子
など、電流量により階調表示を行う表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, such as an organic electroluminescence device, which performs gradation display by the amount of current.

【0002】[0002]

【従来の技術】有機発光素子は、自発光素子であるた
め、液晶表示装置で必要とされるバックライトが不要で
あり、視野角が広いなどの利点から、次世代表示装置と
して期待されている。
2. Description of the Related Art Organic light emitting elements are self-luminous elements, and therefore, do not require a backlight, which is required in liquid crystal display devices, and have a wide viewing angle. Therefore, they are expected as next-generation display devices. .

【0003】[0003]

【発明が解決しようとする課題】有機発光素子のような
電流制御型表示素子においては、素子の発光強度と素子
に印加される電界が比例関係とならず、素子の発光強度
と素子を流れる電流密度が比例関係にあるため、素子の
膜厚のばらつき及び入力信号値のばらつきに対し、発光
強度のばらつきは電流制御により階調表示を行うほうが
小さくすることができる。
In a current control type display element such as an organic light emitting element, the light emission intensity of the element and the electric field applied to the element are not in a proportional relationship, and the light emission intensity of the element and the current flowing through the element. Since the densities are in a proportional relationship, variations in light emission intensity can be reduced by performing gradation display by current control with respect to variations in element film thickness and variations in input signal value.

【0004】携帯情報端末などに用いる場合、電源の容
量が限られるため低電力駆動が求められる。一般にキー
入力操作、通話などの期間に比べ外部入力がない期間
(待ち受け期間)の方が長いことから、待ち受け期間で
の低電力化の方法を考案することが、駆動時間を延ばす
ために有効であるといえる。
When used in a portable information terminal or the like, low power driving is required because the capacity of the power source is limited. Generally, the period during which there is no external input (standby period) is longer than the period during key input operation or telephone call, so it is effective to devise a method of lowering the power consumption during the standby period in order to extend the drive time. It can be said that there is.

【0005】そのための方法として、液晶表示装置では
画面の一部分のみを表示させる部分表示モードと言われ
るモードがあり、図5に示すように表示部52のうちの
一部の行が常に非点灯状態(55b)となり、待ち受け
時に最低必要な情報のみを55a、55cのように表示
状態とする方法がある。
As a method therefor, there is a mode called a partial display mode in which only a part of the screen is displayed in the liquid crystal display device, and as shown in FIG. 5, a part of the rows of the display section 52 is always in a non-illuminated state. (55b), and there is a method of displaying only the minimum necessary information at the time of standby as in 55a and 55c.

【0006】また折畳式の端末においても、閉じた状態
においてメールの受信などがわかるような小さな表示部
を設けてある場合がある。そこで図6のように小さな表
示部の代わりに穴61を設け、表示部60の表示を穴6
1を通して見る方法もある。この場合表示部60は領域
60bのみの部分表示を行えばよい。
Further, even a folding terminal may be provided with a small display section for indicating reception of mails in a closed state. Therefore, as shown in FIG. 6, a hole 61 is provided in place of the small display section, and the display of the display section 60 is changed to the hole 6
There is also a way to see through 1. In this case, the display unit 60 may perform partial display of only the area 60b.

【0007】この様に、携帯情報端末における部分表示
は限られた電源を有効に使うための必須条件である。
As described above, partial display in the portable information terminal is an essential condition for effectively using the limited power source.

【0008】有機発光素子を用いた表示装置においても
同様に、非表示部55bを設けることにより低電力化を
図ることを考え、有機発光素子の特性を生かし非表示状
態では消費電力がほとんど0という利点を用いてシステ
ム構成にすることを考案する。
Similarly, in a display device using an organic light emitting element, considering that the non-display portion 55b is provided to reduce the power consumption, the power consumption is almost zero in the non-display state by utilizing the characteristics of the organic light emitting element. Invent a system configuration with advantages.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に本発明のアクティブマトリクス型表示装置は、待ち受
け時に表示部、非表示部とも電源電圧もしくは画素に流
れる電流を小さくしたことを特徴とする。
In order to solve the above problems, the active matrix display device of the present invention is characterized in that the power supply voltage or the current flowing through the pixel is reduced in both the display section and the non-display section during standby. .

【0010】有機発光素子を用いた表示装置において、
キャリアの有機層内への注入による有機分子の酸化還元
の化学反応ならびに空間電荷形成による輝度劣化及び駆
動電圧上昇を防ぐために有機発光素子に逆バイアスを印
加して寿命及び駆動電圧の上昇を抑える構成とした。
In a display device using an organic light emitting element,
A structure in which a reverse bias is applied to the organic light emitting device to prevent the deterioration of luminance and the driving voltage increase due to the chemical reaction of redox of organic molecules due to the injection of carriers into the organic layer and the formation of space charge, and the increase of the driving voltage is suppressed. And

【0011】また、透過型液晶表示装置において携帯情
報端末を作成したときに、キー操作などを一定期間行わ
ないとバックライトを消して低電力化する方法がある
が、有機発光素子を用いた表示装置においても同様に、
一定期間後には輝度を低下させ、低電力化させるように
した。
Further, there is a method of turning off the backlight to reduce the power consumption when a key operation is not performed for a certain period when a portable information terminal is made in a transmissive liquid crystal display device. Similarly in the device,
After a certain period of time, the brightness is reduced to reduce the power consumption.

【0012】[0012]

【発明の実施の形態】以下本発明の実施例について、図
面を参照しながら説明を行う。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0013】(発明の実施の形態1)図1は本発明の第
1の実施の形態における表示装置のブロック図である。
(First Embodiment of the Invention) FIG. 1 is a block diagram of a display device according to a first embodiment of the present invention.

【0014】表示領域記憶手段12を設け、表示部16
の表示領域の大きさ及び位置を変更できるようにし、パ
ーシャル切り替え部13により、全画面表示モードか部
分表示モードかを選択できるようにした。
A display area storage means 12 is provided and a display section 16 is provided.
The size and position of the display area can be changed, and the partial switching unit 13 can select the full-screen display mode or the partial display mode.

【0015】表示領域記憶手段12はコントローラ11
により指定された表示領域の大きさ及び開始行を記憶す
る。
The display area storage means 12 is a controller 11
The size of the display area and the start line designated by are stored.

【0016】パーシャル切り替え部13の出力は表示行
の数により水平走査期間を変化させるようにソースドラ
イバ15及びゲートドライバ17に入力され、表示領域
の情報が送信される。
The output of the partial switching unit 13 is input to the source driver 15 and the gate driver 17 so as to change the horizontal scanning period according to the number of display rows, and the information of the display area is transmitted.

【0017】またゲートドライバ17では非表示行と表
示行で異なる出力となる。
Further, the gate driver 17 outputs different data for the non-display line and the display line.

【0018】表示部16は例えば図7に示すように画素
がマトリクス状に配置され、画素ごとの構成は例えば図
2、4、8、10、12に示すような画素構成のうちの
1つが形成されている。
The display section 16 has pixels arranged in a matrix as shown in FIG. 7, for example, and each pixel has one of the pixel configurations shown in FIGS. 2, 4, 8, 10, and 12, for example. Has been done.

【0019】非表示行において各画素のトランジスタの
うちEL素子に接続されているトランジスタを常に非導
通状態とすることで、EL素子に電流が流れず非発光状
態とすることができる。以下に5つの画素構成を例にし
て動作説明を行う。
By keeping the transistor connected to the EL element among the transistors of each pixel in the non-display row always in a non-conducting state, a current does not flow through the EL element and a non-light emitting state can be achieved. The operation will be described below by taking five pixel configurations as an example.

【0020】図2は1フレームの1水平走査期間でゲー
ト信号線1(22)に導通状態を示す信号を印加し、駆
動トランジスタ27aにソース信号線21を流れる電流
と同じ電流を流すようにプログラムする。残りの期間で
ゲート信号線1(22)を非導通状態とし、ゲート信号
線2(23)を導通状態として、駆動トランジスタ27
aに流れた電流をEL素子26に流す。ソース信号線に
流れる電流値を変化させることで階調制御を行う。
In FIG. 2, a signal indicating a conductive state is applied to the gate signal line 1 (22) in one horizontal scanning period of one frame so that the same current as the current flowing through the source signal line 21 is supplied to the drive transistor 27a. To do. In the remaining period, the gate signal line 1 (22) is made non-conductive, the gate signal line 2 (23) is made conductive, and the driving transistor 27
The current flowing in a is passed through the EL element 26. Gradation control is performed by changing the value of the current flowing through the source signal line.

【0021】図5に示すように画面の一部のみを表示さ
せる部分表示時おいては、上記の走査で非表示部に黒を
表す電流を流してもよいが、簡単に非表示部を形成する
には非表示領域においては1フレームの全ての期間にゲ
ート信号線2(23)を非導通状態として、EL素子2
6に電流を流さないようにすればよい。ゲート信号線1
(22)も同様に非導通状態とする。
As shown in FIG. 5, at the time of partial display in which only a part of the screen is displayed, a current representing black may be supplied to the non-display portion by the above scanning, but the non-display portion is easily formed. In order to achieve this, in the non-display area, the gate signal line 2 (23) is made non-conductive during the entire period of one frame, and the EL element 2
It suffices that no current be passed through 6. Gate signal line 1
Similarly, (22) is also made non-conductive.

【0022】これにより、ゲート信号線1及び2には常
に非導通信号が流れるため、ゲート信号線に存在する浮
遊容量の充放電による電力がなくなる。
As a result, the non-conduction signal always flows through the gate signal lines 1 and 2, so that the electric power due to the charging / discharging of the stray capacitance existing in the gate signal line is lost.

【0023】非表示部に黒を書きこむとした場合に、黒
書き込みにおいてソース信号線11に流れる電流が少な
く、駆動トランジスタ27aの見かけの抵抗が大きくな
ることからソース信号線21の寄生する容量と積による
波形なまりの影響から、十分に黒を示す電流が書きこめ
ないという問題を回避することができ、黒表示時の輝度
が低い表示が可能となる。
When black is written in the non-display portion, the current flowing in the source signal line 11 is small in the black writing, and the apparent resistance of the drive transistor 27a becomes large, which causes parasitic capacitance of the source signal line 21. It is possible to avoid the problem that the current indicating black is not sufficiently written due to the influence of the waveform rounding due to the product, and it is possible to perform display with low brightness during black display.

【0024】液晶表示装置において発生するトランジス
タのオフリーク電流による輝度変化においても、EL素
子26にはトランジスタ27dに流れる電流が多くても
数nA程度であり、EL素子26が発光する電流値より
も小さいため、オフリーク電流による輝度変化がないと
いう利点がある。
Even in the luminance change due to the off-leakage current of the transistor generated in the liquid crystal display device, the current flowing through the transistor 27d in the EL element 26 is at most about several nA, which is smaller than the current value emitted by the EL element 26. Therefore, there is an advantage that the luminance does not change due to the off leak current.

【0025】このような表示を行うために本発明のゲー
トドライバ17は、部分表示時において図3に示すよう
な出力ができるようにしたことが特徴となる。
In order to perform such a display, the gate driver 17 of the present invention is characterized in that it can output as shown in FIG. 3 during partial display.

【0026】この図ではi+1行目からj行目までが非
表示行であり、この期間はゲート信号線1、2とも非導
通信号を流し、その他の表示行においては順次走査して
いる。
In this figure, the i + 1th to jth rows are non-display rows. During this period, a non-conduction signal is sent to the gate signal lines 1 and 2, and the other display rows are sequentially scanned.

【0027】なおこの例ではi行目の次の表示行である
j+1行目を選択する間全行が選択されていないように
なっているが、水平走査期間を変化させ、i行目の次に
すぐにj+1行目を選択するようにしてもよい。
In this example, all the rows are not selected while the j + 1th row, which is the display row next to the i-th row, is not selected. Alternatively, the j + 1th row may be selected immediately.

【0028】このようなゲート信号線を発生する1例の
回路を図22に示す。図22(a)はトランスファーゲ
ートを用いたラッチ部227であり、図22(b)に各
ゲート信号線を出力するためのブロック図を示す。
FIG. 22 shows an example of a circuit for generating such a gate signal line. 22A shows a latch unit 227 using a transfer gate, and FIG. 22B shows a block diagram for outputting each gate signal line.

【0029】クロックの周期は1水平走査期間の長さと
同じであり、クロックA221aとクロックB221b
は互いに反転した出力となる。イネーブル信号222は
ハイアクティブであり、非表示行にハイレベル、表示行
にローレベルが入力される。
The clock cycle is the same as the length of one horizontal scanning period, and the clock A 221a and the clock B 221b are the same.
Are outputs that are inverted from each other. The enable signal 222 is high active, and a high level is input to the non-display row and a low level is input to the display row.

【0030】選択部228はゲート信号線出力をラッチ
部の出力か、イネーブル信号を出力するか選択し、表示
行ではラッチ部の出力を、非表示行ではイネーブル信号
にもとづく出力を選択する。なお、イネーブル信号に基
づく出力はゲート信号線1及びゲート信号線2が非導通
となるレベルを出力する。図22(b)の構成は1画素
に存在するゲート信号線の数だけあれば、図3の波形を
実現することが可能となる。図3の波形はイネーブル信
号222は選択部228にのみ入力され、ラッチ部22
7のイネーブル信号は必要ない。一方、i行目の次の水
平走査期間でj+1行目を走査する場合には、ラッチ部
227のイネーブル信号222を用いて、非表示部のラ
ッチ部227をラッチなしでデータを受け渡すようにす
ればよい。
The selection unit 228 selects whether the gate signal line output is the output of the latch unit or the enable signal, and selects the output of the latch unit in the display row and the output based on the enable signal in the non-display row. The output based on the enable signal outputs a level at which the gate signal line 1 and the gate signal line 2 become non-conductive. With the configuration of FIG. 22B, the waveform of FIG. 3 can be realized if the number of gate signal lines existing in one pixel is the same. In the waveform of FIG. 3, the enable signal 222 is input only to the selection unit 228, and the latch unit 22
No enable signal of 7 is required. On the other hand, when scanning the j + 1th row in the horizontal scanning period next to the i-th row, the enable signal 222 of the latch section 227 is used to transfer the data to the latch section 227 of the non-display section without latching. do it.

【0031】なお、図22に示した回路は一例であり、
このような波形を出力できる回路であれば本発明を実施
することができる。
The circuit shown in FIG. 22 is an example.
The present invention can be implemented in any circuit that can output such a waveform.

【0032】図4は駆動トランジスタ47aからEL素
子46への電流の接続を制御するスイッチングトランジ
スタ47dと並列にスイッチングトランジスタ47eを
配置し、47eを介してEL素子46に逆バイアス電源
線48から供給される電圧を印加できるようにした画素
構成をしめす。
In FIG. 4, a switching transistor 47e is arranged in parallel with a switching transistor 47d for controlling the connection of a current from the drive transistor 47a to the EL element 46, and the EL element 46 is supplied from the reverse bias power supply line 48 via 47e. A pixel configuration is shown that allows application of a voltage.

【0033】トランジスタ47dがp型トランジスタで
ある場合、47eをn型トランジスタとすることでゲー
ト信号線2(43)がローレベルのときには駆動トラン
ジスタ47aを流れる電流をEL素子46に流し、ハイ
レベルの時には逆バイアス電圧を印加できる。
When the transistor 47d is a p-type transistor, by making 47e an n-type transistor, a current flowing through the drive transistor 47a is passed to the EL element 46 when the gate signal line 2 (43) is at a low level, and a high level is obtained. Sometimes a reverse bias voltage can be applied.

【0034】図3と同様な波形をゲート信号線に印加し
た場合、非表示行では47dが非導通、47eが導通状
態となるため逆バイアス電源線48にEL素子46のカ
ソード電位よりも低い電圧を印加することで逆方向電圧
を印加することができ、寿命を長くすることができる。
なお逆方向電圧を印加することで寿命が伸びることは文
献(Applied Physics Letters, Vol.69, No.15, P.2160
〜2162, 1996)などで知られている。
When a waveform similar to that shown in FIG. 3 is applied to the gate signal line, 47d becomes non-conductive and 47e becomes conductive in the non-display row, so that the reverse bias power supply line 48 has a voltage lower than the cathode potential of the EL element 46. The reverse voltage can be applied by applying, and the life can be extended.
It should be noted that the life is extended by applying a reverse voltage in the literature (Applied Physics Letters, Vol.69, No.15, P.2160).
~ 2162, 1996).

【0035】従って図4の構成を用いることは図2の構
成の場合の、電力低下、非表示部の輝度減少に加え、寿
命を長くすることができるという利点がある。
Therefore, the use of the configuration of FIG. 4 has an advantage that the life can be extended in addition to the reduction of power and the brightness of the non-display portion in the case of the configuration of FIG.

【0036】図8は図2と同様にソース信号線81に流
れる電流によって蓄積容量84の電荷を制御し、駆動ト
ランジスタ87a及び87cに流れる電流を制御するこ
とで、EL素子86の輝度を変化させ、階調表示を行う
回路である。
Similar to FIG. 2, FIG. 8 changes the brightness of the EL element 86 by controlling the charge of the storage capacitor 84 by the current flowing through the source signal line 81 and controlling the current flowing through the drive transistors 87a and 87c. , A circuit for performing gradation display.

【0037】表示行においては各ゲート信号線82、8
3、88は図9(a)のようになり、1水平走査期間で
ゲート信号線1及び2に導通状態を示す信号を出し、ソ
ース信号線81から電流を蓄積容量84へ流す(選択期
間)。次に非導通状態として、蓄積容量84に蓄えた電
荷を保持し、ゲート信号線3(88)に導通状態を示す
信号を出し、トランジスタ87eを介してEL素子86
に電流を流す。
In the display row, each gate signal line 82, 8
9 and 8 are as shown in FIG. 9A. In one horizontal scanning period, a signal indicating the conductive state is output to the gate signal lines 1 and 2, and a current is supplied from the source signal line 81 to the storage capacitor 84 (selection period). . Next, in the non-conductive state, the charge stored in the storage capacitor 84 is held, a signal indicating the conductive state is output to the gate signal line 3 (88), and the EL element 86 is supplied through the transistor 87e.
Apply current to.

【0038】一方で非表示行においては、3本のゲート
信号線に図9(b)に示すように非導通状態を示す信号
を出力し、EL素子86に流れる電流をほぼなくし、非
表示状態とする。
On the other hand, in the non-display row, a signal indicating a non-conducting state is output to the three gate signal lines as shown in FIG. 9B, the current flowing through the EL element 86 is almost eliminated, and the non-display state is set. And

【0039】この方法においても、非表示部を表示部と
同様にゲート信号線を出力しソース信号線に黒表示電流
を流す場合、駆動トランジスタ87aの見かけの抵抗が
大きく、この抵抗とソース信号線の浮遊容量との積によ
る波形のなまりが白信号よりも大きくなるため、1水平
走査期間内に所定の電流値に変化せず蓄積容量84に誤
った値の電荷が蓄積されることで、輝度が上昇するとい
う問題がある。
Also in this method, when the non-display portion outputs the gate signal line and the black display current flows through the source signal line similarly to the display portion, the apparent resistance of the drive transistor 87a is large, and this resistance and the source signal line are large. Since the rounding of the waveform due to the product of the stray capacitance and the white signal becomes larger than that of the white signal, an incorrect value of charge is accumulated in the storage capacitor 84 without changing to a predetermined current value within one horizontal scanning period, and There is a problem that will rise.

【0040】本発明によるゲート信号線3及びトランジ
スタ87eを付加し、非表示時には87eを非導通状態
とすることは、上記問題点を解消し、黒がしまった表示
が可能となる。また、図4と同様に逆バイアス電源をE
L素子86のアノード電極に接続できるようにすること
で、非表示行では常に逆バイアスを印加でき、寿命を長
くすることが出来る効果も得られる。
The addition of the gate signal line 3 and the transistor 87e according to the present invention to bring the transistor 87e into a non-conducting state during non-display eliminates the above-mentioned problems and enables blackened display. Also, as in FIG.
By connecting to the anode electrode of the L element 86, a reverse bias can always be applied in the non-display row, and the effect of extending the life can be obtained.

【0041】図12はソース信号線121の電圧を蓄積
容量124に蓄え、蓄えられた電荷量により駆動トラン
ジスタ127aに流れる電流が変化しEL素子126の
輝度を変化させることで階調表示を行う場合の画素構成
を示したものである。本発明ではスイッチングトランジ
スタ127cを設けたことが特徴である。
FIG. 12 shows a case where gray scale display is performed by storing the voltage of the source signal line 121 in the storage capacitor 124 and changing the luminance of the EL element 126 by changing the current flowing through the drive transistor 127a according to the stored charge amount. 2 shows the pixel configuration of FIG. The present invention is characterized in that the switching transistor 127c is provided.

【0042】従来の構成で非表示行を形成するにはフレ
ームごと少なくとも10フレームごとに黒を表示する信
号電圧を蓄積容量124に記憶させる必要があった。こ
れは、例えばいちど蓄積容量124に黒を示す電圧を蓄
積させ、127bを非導通状態としたとしても、トラン
ジスタ127bには非導通時にもリーク電流(オフリー
ク電流)が流れるため蓄積容量124にかかる電圧(=
駆動トランジスタ127aのゲート電圧)がソース信号
線121の電圧と等しくなるように変化してしまうため
である。従ってソース信号線121に白を示す電圧が印
加された場合、127bのリーク電流により徐々に駆動
トランジスタ127aのゲート電位が白を示す電圧値に
変化し、EL素子126に白と同一階調の電流が流れる
ことで、非表示部の輝度が表示部の映像信号に合わせて
変化してしまう問題が発生する。
In order to form a non-display row in the conventional structure, it is necessary to store a signal voltage for displaying black in the storage capacitor 124 at least every 10 frames. For example, even if the voltage indicating black is stored in the storage capacitor 124 once and the 127b is brought into the non-conducting state, a voltage applied to the storage capacitor 124 is caused because a leak current (off leak current) flows in the transistor 127b even when the transistor 127b is not conducting. (=
This is because the gate voltage of the driving transistor 127a) changes so as to become equal to the voltage of the source signal line 121. Therefore, when a voltage indicating white is applied to the source signal line 121, the gate current of the drive transistor 127a gradually changes to a voltage value indicating white due to the leakage current of 127b, and the EL element 126 receives a current of the same gradation as white. Is caused, there arises a problem that the brightness of the non-display portion changes in accordance with the video signal of the display portion.

【0043】本発明においてはゲート信号線2(12
3)及びスイッチングトランジスタ127cを駆動トラ
ンジスタ127aとEL素子126の電流経路上に挿入
し、非表示行において、トランジスタ127cを非導通
状態とすることでトランジスタ127bのオフリーク電
流による駆動トランジスタ127aの電流値の変化の影
響を受けずに黒表示が可能となる効果がある。図13
(a)に表示領域行での、図13(b)に非表示領域の
行でのゲート信号線波形を示す。
In the present invention, the gate signal line 2 (12
3) and the switching transistor 127c is inserted in the current path of the drive transistor 127a and the EL element 126, and the transistor 127c is made non-conducting in the non-display row so that the current value of the drive transistor 127a due to the off-leakage current of the transistor 127b. There is an effect that black display is possible without being affected by the change. FIG.
FIG. 13A shows the gate signal line waveform in the display area row, and FIG. 13B shows the gate signal line waveform in the non-display area row.

【0044】また仮にトランジスタ127cにオフリー
ク電流が発生してもその値は数nA程度であるため黒表
示可能となる。この様にトランジスタ127cを付加す
ることでオフリーク電流による表示品位の低下を防ぐこ
とが可能となる。
Even if an off-leakage current occurs in the transistor 127c, its value is about several nA, so that black display is possible. By adding the transistor 127c in this way, it is possible to prevent the deterioration of display quality due to the off-leakage current.

【0045】またこの画素構成においても127cが非
導通時にEL素子126に逆方向電圧が印加できるよう
にスイッチングトランジスタ237と逆バイアス電源線
238を配置して、EL素子126に逆方向電圧を印加
することで寿命を延ばすことが可能である。なお本構成
では簡単にトランジスタ237と127cをそれぞれn
型とp型で構成したが、逆でもよく、また両方n型もし
くはp型として、一方のスイッチングトランジスタのゲ
ート入力に他方の反転信号を入れてもよい。
Also in this pixel structure, the switching transistor 237 and the reverse bias power supply line 238 are arranged so that the reverse voltage can be applied to the EL element 126 when the 127c is not conducting, and the reverse voltage is applied to the EL element 126. Therefore, the life can be extended. In this configuration, the transistors 237 and 127c are easily n
Although it is configured as a p-type and a p-type, they may be reversed, or both may be n-type or p-type and the inverted signal of the other may be input to the gate input of one switching transistor.

【0046】図10は駆動トランジスタ107aの導通
閾値電圧が画素間でばらついたとしても、同一のドレイ
ン電流が流れるように容量108を設け補正できるよう
にした構成である。表示行においては図11(a)に示
すゲート信号波形が印加される。蓄積容量104に蓄え
られた電荷に応じてEL素子106に電流が流れる。
FIG. 10 shows a configuration in which the capacitor 108 is provided so that the same drain current flows so as to be corrected even if the conduction threshold voltage of the drive transistor 107a varies between pixels. The gate signal waveform shown in FIG. 11A is applied to the display row. A current flows through the EL element 106 according to the charge stored in the storage capacitor 104.

【0047】非表示行では図11(b)に示すように、
ゲート信号線3(108)によりトランジスタ107d
を非導通状態としてEL素子106に電流を流さないよ
うにすることで非表示部で黒表示させることができる。
In the non-display line, as shown in FIG.
The gate signal line 3 (108) allows the transistor 107d.
By making the EL element non-conductive so that no current flows through the EL element 106, black display can be performed in the non-display portion.

【0048】またこの画素構成においてもトランジスタ
107dと排他的に動作するトランジスタをEL素子1
06と逆バイアス電源との間に設けることで非表示行の
EL素子106に逆方向電圧を印加することができ、寿
命を延ばすことが可能となる。
Also in this pixel configuration, the transistor that operates exclusively with the transistor 107d is the EL element 1.
By providing between 06 and the reverse bias power source, a reverse voltage can be applied to the EL element 106 in the non-display row, and the life can be extended.

【0049】(発明の実施の形態2)図14は部分表示
時における低電力化を実現する回路構成を示したもので
ある。
(Second Embodiment of the Invention) FIG. 14 shows a circuit configuration for realizing low power consumption during partial display.

【0050】ソースドライバ146及びゲートドライバ
147に全画面表示を行わせるか表示領域記憶手段14
3で記憶された行を表示させるかを選択するパーシャル
切り替え部144の出力をEL電源部145に出力し、
全画面表示時と部分表示時でEL電源の電圧値を変化さ
せるようにした。このEL電源部145は各画素に接続
されたEL電源線に接続され、EL素子に印加される電
圧は駆動トランジスタを介してこのEL電源部145よ
り供給される。駆動トランジスタでの電圧降下を除く
と、図15(b)に示すようにEL素子152に電圧が
印加され、EL電源部145の出力を変化させることに
より電源電圧Vdd(151)が変化する。
Whether the source driver 146 and the gate driver 147 are caused to perform full-screen display is displayed area storage means 14
The output of the partial switching unit 144 for selecting whether to display the row stored in 3 is output to the EL power supply unit 145,
The voltage value of the EL power supply is changed between full screen display and partial display. The EL power supply unit 145 is connected to the EL power supply line connected to each pixel, and the voltage applied to the EL element is supplied from the EL power supply unit 145 via the drive transistor. Excluding the voltage drop in the drive transistor, a voltage is applied to the EL element 152 as shown in FIG. 15B, and the power supply voltage Vdd (151) is changed by changing the output of the EL power supply unit 145.

【0051】図15(a)は典型的なEL素子の電流−
輝度(153(a))、電流−電圧(154)特性であ
る。必要な輝度が最大Lwまでいるとするとそのときに
EL素子152に流れる電流は153(a)の直線から
Iwとなり、そのときにEL素子152にかかる電圧は
Vwとなる。従って電源電圧Vddに必要な電圧は少な
くともVw、EL素子のばらつきなどのマージンを見れ
ばVdd1程度である。
FIG. 15A shows a typical EL element current-
The luminance (153 (a)) and the current-voltage (154) characteristics. Assuming that the required brightness is up to Lw, the current flowing through the EL element 152 at that time becomes Iw from the straight line 153 (a), and the voltage applied to the EL element 152 at that time becomes Vw. Therefore, the voltage required for the power supply voltage Vdd is at least Vw, and is approximately Vdd1 in view of the margin such as variations in EL elements.

【0052】ここで電源電圧VddをVdd2に下げた
とするとELにかかる電圧がVdd2以上となる輝度は
発生せず、153(b)に示すようにある輝度以上は電
流値を上げても上昇しない。つまり白付近の階調はほと
んど同じ輝度となる。
Here, if the power supply voltage Vdd is lowered to Vdd2, no brightness is generated in which the voltage applied to the EL is Vdd2 or higher, and it does not increase even if the current value is increased above a certain brightness as shown in 153 (b). In other words, the gradation near white has almost the same brightness.

【0053】部分表示時においては必要最低限の情報の
みを表示することが多いため、表示階調数は2から8階
調であり、最大表示可能階調数64階調に比べ少ないた
め1階調あたりの輝度変化が大きく、Vdd2を調整す
ることで152(b)のような電流−輝度特性となって
も表示に影響がなくなる。また部分表示時に必要な階調
のとり方を調整することで、表示に影響しないVdd2
の範囲を大きくすることが可能である。電源電圧の低減
により低電力駆動を実現することができる。
Since only the minimum necessary information is often displayed during partial display, the number of display gray scales is 2 to 8, which is less than the maximum displayable gray scale of 64 gray scales. The luminance change per adjustment is large, and even if the current-luminance characteristics such as 152 (b) are obtained by adjusting Vdd2, the display is not affected. In addition, Vdd2 that does not affect the display is adjusted by adjusting the way the gradation is required during partial display.
It is possible to increase the range of. Low power driving can be realized by reducing the power supply voltage.

【0054】(発明の実施の形態3)部分表示時におい
て全画面表示時よりも表示階調数が少ない場合、階調間
の輝度変化量は大きくなる。これは図15(a)におい
て電源電圧VddをVdd2とした場合でも、一定輝度
となる電流値をとる階調数が少なくなる。例えば表示階
調数が4分の1になれば、4分の1の階調のみが同一輝
度となる。それゆえ色数が少なくなるにつれ低くとって
も153(b)の一点鎖線の特性による表示劣化が少な
くなるため、電源電圧を低くすることができる。
(Third Embodiment of the Invention) When the number of display gradations is smaller in partial display than in full-screen display, the amount of change in luminance between gradations is large. This means that even when the power supply voltage Vdd is set to Vdd2 in FIG. 15A, the number of gray scales that take a current value with a constant luminance decreases. For example, if the number of display gradations is 1/4, only 1/4 gradation has the same brightness. Therefore, as the number of colors decreases, the display deterioration due to the characteristic of the alternate long and short dash line 153 (b) decreases, so that the power supply voltage can be lowered.

【0055】一般に表示装置の各電源はある基準となる
電圧値を数倍昇圧もしくは降下により生成している。E
L電源値の値は、基準となる電圧値の整数倍であれば、
表示装置全体の電力を有効に使うことができる。そこ
で、電源電圧Vdd(151)の電圧値は基準電源の整
数倍のうちの1つとし、部分表示時では全画面表示にく
らべ倍率が小さい電圧を使うようにすれば、電源電圧を
生成するために余分に必要となる電力が小さくなり、か
つEL素子152で消費される電力も小さくすることが
できる。
Generally, each power source of a display device generates a certain reference voltage value by boosting or lowering it by several times. E
If the value of the L power supply value is an integral multiple of the reference voltage value,
The power of the entire display device can be effectively used. Therefore, if the voltage value of the power supply voltage Vdd (151) is set to one of the integer multiples of the reference power supply and a voltage with a smaller magnification than that in full screen display is used during partial display, the power supply voltage is generated. The extra power required for the EL element 152 can be reduced, and the power consumed by the EL element 152 can also be reduced.

【0056】(発明の実施の形態4)図20は本発明の
第4の実施の形態を示すブロック図と1画素回路を示し
たものである。
(Fourth Embodiment of the Invention) FIG. 20 is a block diagram showing a fourth embodiment of the present invention and one pixel circuit.

【0057】ソース信号線201には入力データに応じ
てデジタルアナログ変換機209及び出力バッファ20
3を通してデータに応じた電圧値が印加される。この時
ソース信号線に印加される最大電圧値は電圧生成部20
4で出力されたVrefにより決められる。
The source signal line 201 has a digital-analog converter 209 and an output buffer 20 according to input data.
Through 3, the voltage value according to the data is applied. At this time, the maximum voltage value applied to the source signal line is the voltage generator 20.
It is determined by the Vref output at 4.

【0058】EL電源線208には電圧生成部204で
出力されたVddが印加される。
The Vdd output from the voltage generator 204 is applied to the EL power supply line 208.

【0059】部分表示時においては、必要最低限の情報
がなるべく少ない電力で表示される必要があるため、白
表示時の輝度は全画面表示時に比べ低くてもよい。
In the partial display, since the minimum necessary information needs to be displayed with as little power as possible, the brightness in the white display may be lower than that in the full screen display.

【0060】輝度を下げるためにはEL電源線208の
電圧が等しいならば、ソース信号線電圧を高くする必要
がある。一方で、EL電源線208とVrefを同じ電
圧値だけ低下させても同一輝度を得ることは可能であ
る。輝度が低下すればEL素子206にかかる電圧も小
さくなる。全電源の電圧を低下させるには電圧生成部に
入力される基準電源V1を低下させればよい。基準電源
の制御信号入力として、パーシャル切り替え部200
a、データ形式検出手段200bの出力を用いれば、表
示領域の大きさ及び色数などで、電源電圧を変化させる
ことができ、部分表示で色数が少ない場合に最も基準電
圧V1を低くするようにできる。これにより、画質優
先、電力優先を切り替えて表示できる表示装置を実現で
きる。
In order to reduce the luminance, if the voltage of the EL power source line 208 is the same, it is necessary to increase the source signal line voltage. On the other hand, even if the EL power supply line 208 and Vref are lowered by the same voltage value, the same brightness can be obtained. As the brightness decreases, the voltage applied to the EL element 206 also decreases. In order to reduce the voltage of all power supplies, the reference power supply V1 input to the voltage generation unit may be decreased. The partial switching unit 200 is used as a control signal input of the reference power source.
a. If the output of the data format detecting means 200b is used, the power supply voltage can be changed according to the size and the number of colors of the display area, and the reference voltage V1 is set to be the lowest when the number of colors is small in the partial display. You can As a result, it is possible to realize a display device capable of switching between image quality priority and power priority display.

【0061】なおデータ形式検出手段200bでは入力
データに対し、制御ビットもしくはパケットを検出し、
例えば図18のようにデータが送られてきたとすると、
色数の情報が入った183の内容を判定することで色数
を識別することが可能である。
The data format detecting means 200b detects control bits or packets in the input data,
For example, if data is sent as shown in FIG. 18,
The number of colors can be identified by determining the content of 183 containing the information of the number of colors.

【0062】(発明の実施の形態5)図16は本発明の
第6の実施の形態におけるブロック図を表したものであ
る。複数の発振器161とその複数の発振器161のう
ちの1出力を選択する切り替え回路162及び分周回路
163を持つことが本発明の特徴である。
(Fifth Embodiment of the Invention) FIG. 16 is a block diagram showing a sixth embodiment of the present invention. The present invention is characterized by having a plurality of oscillators 161, a switching circuit 162 for selecting one output of the plurality of oscillators 161, and a frequency dividing circuit 163.

【0063】切り替え回路162及び分周回路163は
パーシャル切り替え部167により出力を制御され、全
画面表示時と部分表示時において発振周波数を変化させ
ることができ、フレーム周波数や水平走査期間を可変さ
せることができる。
The output of the switching circuit 162 and the frequency dividing circuit 163 is controlled by the partial switching unit 167, and the oscillation frequency can be changed during the full screen display and the partial display, and the frame frequency and the horizontal scanning period can be changed. You can

【0064】フレーム周波数を下げることにより各信号
線の充放電電力を低下させることができる。
By lowering the frame frequency, the charge / discharge power of each signal line can be lowered.

【0065】またフレーム周波数を同一とし、表示行数
の変化に応じて水平走査期間を長くすることができる。
これは特にソース信号線の電流値に応じてEL素子の階
調表示を行う場合において例えば図2の画素構成を持つ
表示装置において駆動トランジスタ27aの見かけの抵
抗が大きくソース信号線21の容量との積による時定数
が大きくなり、水平走査期間内に立ちあがりにくいこと
に対し、本発明により発振周波数を変化させることで水
平走査期間を長くすることは、所定の輝度を表示させや
すくすることに対し有効である。
Further, the horizontal scanning period can be lengthened in accordance with the change in the number of display rows with the same frame frequency.
This is because the apparent resistance of the drive transistor 27a is large and the capacitance of the source signal line 21 is large in the display device having the pixel configuration of FIG. 2, especially when performing gradation display of the EL element according to the current value of the source signal line. In contrast to the fact that the time constant due to the product becomes large and it is difficult to rise within the horizontal scanning period, it is effective to lengthen the horizontal scanning period by changing the oscillation frequency according to the present invention to facilitate display of a predetermined luminance. Is.

【0066】図8の画素構成においても、駆動トランジ
スタ87aの見かけの抵抗値が高いため同様に、本発明
の効果を得ることができる。
In the pixel configuration of FIG. 8 as well, the apparent resistance value of the drive transistor 87a is high, and the effect of the present invention can be similarly obtained.

【0067】一般に全画面表示時に比べ部分表示時では
表示色数が少なくなる。
Generally, the number of display colors is smaller in partial display than in full screen display.

【0068】この場合階調表示方式として、フレームレ
ートコントロール法(FRC)を用いると、全画面表示
と部分表示時ではフリッカのない表示が可能な最低フレ
ーム周波数が異なり、部分表示時には15Hz、409
6色全画面表示においては80Hzである。(全画面表
示時での表示色が増加すれば当然フレーム周波数も高く
なる)本発明において発振器1(161a)を全画面表
示時の発振器とし、発振器2(161b)を部分表示時
の発振器とし、最適発振周波数とすることで、部分表示
時のフレーム周波数を低下させることができる。
In this case, when the frame rate control method (FRC) is used as the gradation display method, the minimum frame frequency at which flicker-free display is possible is different between full-screen display and partial display, and 15 Hz and 409 at partial display.
It is 80 Hz in 6-color full-screen display. (Increasing the display frequency in full screen display also increases the frame frequency) In the present invention, oscillator 1 (161a) is the oscillator for full screen display, and oscillator 2 (161b) is the oscillator for partial display, By setting the optimum oscillation frequency, it is possible to reduce the frame frequency during partial display.

【0069】(発明の実施の形態6)ソース信号線の電
流値により階調制御を行う場合、例えば図4のような画
素構成が考えられる。ゲート信号線1の操作によりある
1水平走査期間にソース信号線に流れる電流と同一電流
が駆動トランジスタ27aに流れるように、節点28A
の電位を変化させる。この時、節点28Aの電位を変化
させるための電荷は駆動トランジスタ27aを通して供
給される。ソース信号線に流れる電流が数μA以下の場
合、駆動トランジスタ27aの電流―電圧特性から出さ
れる見掛けの抵抗値は非常に大きくそのため、浮遊容量
との積が大きくなるため変化に要する時間が250μ秒
以上となる。そのため、220行でフレーム周波数60
Hzでは入力データに対し、階調表示ができないという
問題点があった。
(Sixth Embodiment of the Invention) When gradation control is performed by the current value of the source signal line, for example, a pixel configuration as shown in FIG. 4 can be considered. The operation of the gate signal line 1 causes the same current as the current flowing through the source signal line to flow through the drive transistor 27a during one horizontal scanning period, so that the node 28A
Change the potential of. At this time, the electric charge for changing the potential of the node 28A is supplied through the drive transistor 27a. When the current flowing through the source signal line is a few μA or less, the apparent resistance value obtained from the current-voltage characteristics of the drive transistor 27a is very large. Therefore, the product of the stray capacitance increases and the time required for the change is 250 μsec. That is all. Therefore, the frame frequency is 60 at 220 lines.
There was a problem that gray scale display was not possible for the input data at Hz.

【0070】これを解決するための方法として、所定階
調のX倍(ここでXは2以上の自然数)の電流を流し、
駆動トランジスタ27aの見かけの抵抗値を下げ、ソー
ス信号線電流の変化を速くするようにした。所定輝度へ
の調整はゲート信号線2に印加されるパルス幅を調整
し、EL素子26に電流が流れる期間を制御することで
行った。この時のソース信号線及びゲート信号線の波形
を図21(a)に示す。
As a method for solving this, a current of X times the predetermined gradation (where X is a natural number of 2 or more) is passed,
The apparent resistance value of the drive transistor 27a is lowered to speed up the change of the source signal line current. The adjustment to the predetermined brightness is performed by adjusting the pulse width applied to the gate signal line 2 and controlling the period during which the current flows through the EL element 26. Waveforms of the source signal line and the gate signal line at this time are shown in FIG.

【0071】部分表示時に水平走査期間を長くできるよ
うにした発明の実施の形態5においては、ソース信号線
の電流値の変化に要する時間が遅くなってもよい。フレ
ーム周波数を一定とした場合、表示行が半分であれば水
平走査期間はおよそ倍となる。
In the fifth embodiment of the invention in which the horizontal scanning period can be lengthened during partial display, the time required for changing the current value of the source signal line may be delayed. When the frame frequency is fixed, if the display row is half, the horizontal scanning period is approximately doubled.

【0072】部分表示行がおよそ全画面の3分の1以下
であるなら仮にフレーム周波数が60Hzであっても、
1水平走査期間は230μ秒以上あることから、全画面
表示時に比べ書き込み電流の倍率を下げることができ
る。1水平走査期間が250μ秒以上あれば、所定電流
通り書きこめばよい。この方法を用いれば、書き込み時
に必要な電流値が低下すること、ある時間においてEL
素子を流れる電流値が少なくなればEL素子にかかる電
圧も低下することからEL電源線25に印加する電圧値
も低下させることができ、消費電力を小さくすることが
できる。例えば10倍電流で書きこんでいたのを、所定
電流で書きこんだ場合、EL電源電圧は30%程度減少
し、これにより消費電力は30%低下した。
If the partial display line is approximately one third or less of the full screen, even if the frame frequency is 60 Hz,
Since one horizontal scanning period is 230 μs or more, it is possible to reduce the magnification of the write current as compared with the case of displaying the entire screen. If one horizontal scanning period is 250 μs or more, it is sufficient to write data according to a predetermined current. If this method is used, the current value required for writing will decrease, and
Since the voltage applied to the EL element decreases as the value of the current flowing through the element decreases, the voltage value applied to the EL power supply line 25 can also decrease and the power consumption can be reduced. For example, when writing was performed with a predetermined current instead of writing with 10 times the current, the EL power supply voltage was reduced by about 30%, which reduced the power consumption by 30%.

【0073】(発明の実施の形態7)図17は本発明の
第7の形態を実施するための入力データ処理部及びソー
ス信号線出力部を示したものである。
(Seventh Embodiment of the Invention) FIG. 17 shows an input data processing unit and a source signal line output unit for carrying out the seventh embodiment of the present invention.

【0074】本発明の特徴として、データRAM174
から送られてきたデータに対し、ソース信号線へ送る電
流値の設定を変換テーブル176で変更できるように
し、変換テーブル176の動作はタイマー175及び、
データ形式検出手段173、パーシャル切り替え部17
2の出力により変化できるようにしたことである。
The data RAM 174 is a feature of the present invention.
The conversion table 176 allows the setting of the current value to be sent to the source signal line for the data sent from the conversion table 176 to be changed.
Data format detection means 173, partial switching section 17
That is, it can be changed by the output of 2.

【0075】例えばタイマー175においては、図5及
び6の情報端末などでボタン操作を行ったときに信号を
検知し、ボタン操作後には所定輝度で表示を行うが、一
定時間後には変換テーブル176の値を変化させ、所定
輝度の10%以上60%以下に絞るように表示データ値
に対する電流源177の選択の仕方を変化させることが
できる。これによりユーザにより操作が行われていると
きには表示優先で階調表示を行い、一定時間後には輝度
を低下させ、電流値の低下により低電力駆動を行えるよ
うにして、限られた電源を有効に使えるようにできる。
For example, in the timer 175, a signal is detected when a button operation is performed on the information terminal shown in FIGS. 5 and 6, and display is performed with a predetermined brightness after the button operation, but after a certain time, the conversion table 176 is displayed. By changing the value, it is possible to change the selection method of the current source 177 with respect to the display data value so as to reduce the brightness to 10% or more and 60% or less of the predetermined brightness. As a result, when an operation is performed by the user, gradation display is performed with display priority, after a certain period of time, the brightness is decreased, and the current value is decreased to enable low power driving, and the limited power supply is effectively used. Can be used.

【0076】なおこの方法は、携帯情報機器以外でも、
モニターなどに用いて省電力モードとして適用すること
もでき、消費電力が下がることから地球環境保全にも役
立つ。
This method is applicable to other than portable information equipment,
It can also be used as a monitor in a power-saving mode, and since it consumes less power, it is also useful for global environment conservation.

【0077】また、データ形式検出手段173では入力
される表示データを検出し、色数、動画静止画などの判
定を行う。これは例えば図18のようにデータが送信さ
れるとすれば、各パケットの開始を示すフラグ部181
の検出、更にヘッダ部182、色数183や制御信号1
84の値を検出することで、判定可能である。
Further, the data format detecting means 173 detects the input display data and determines the number of colors, the moving image still image and the like. For example, if data is transmitted as shown in FIG. 18, a flag unit 181 indicating the start of each packet.
Detection, header section 182, color number 183, and control signal 1
The determination can be made by detecting the value of 84.

【0078】この様にして判定した結果をデータRAM
174及び変換テーブル176へ出力する。データRA
M174ではデータ形式検出手段173の出力をもと
に、色数などに応じてRAMに格納する方法を選択し、
限られた容量を有効に使用することが可能となる。
The result determined in this way is the data RAM
174 and the conversion table 176. Data RA
In M174, based on the output of the data format detection means 173, a method of storing in the RAM is selected according to the number of colors,
It is possible to effectively use the limited capacity.

【0079】一方変換テーブル176ではデータ形式検
出手段173で検出した表示階調数に応じて、階調−輝
度特性を変化させることができる。これにより表示階調
ごとに最適な階調特性を得ることが可能となる。
On the other hand, in the conversion table 176, the gradation-luminance characteristic can be changed according to the number of display gradations detected by the data format detecting means 173. This makes it possible to obtain optimum gradation characteristics for each display gradation.

【0080】またタイマー175とデータ形式検出手段
173を組み合わせることで、表示階調数が少ない場合
には、キー操作時などユーザが表示画面を見る場合と、
一定時間後での表示輝度を変化させることが可能であ
る。例えば図19のように16階調表示可能な表示装置
において、4階調表示を行う場合階調0、15の他に2
階調をとることが多い。キー操作中やキー操作後一定期
間ではこの様に階調をとり、タイマー175により一定
期間後には例えば階調0から3の4階調表示を行うよう
にする。この操作を行えば、EL素子に流れる最大の電
流値がI15からI3まで低下できるため低電力駆動が
可能となる。なお、輝度と電力はトレードオフの関係に
あるため、電力と必要輝度に応じて、4階調のとり方を
変化させてもよい。
By combining the timer 175 and the data format detecting means 173, when the number of display gradations is small, when the user looks at the display screen such as during key operation,
It is possible to change the display brightness after a fixed time. For example, in a display device capable of displaying 16 gradations as shown in FIG.
Often takes gradation. The gradation is taken in this manner during the key operation or during a fixed period after the key operation, and four gradation display of gradations 0 to 3 is performed by the timer 175 after the fixed period. By performing this operation, the maximum current value flowing through the EL element can be reduced from I15 to I3, and thus low power driving is possible. Since there is a trade-off relationship between the brightness and the power, the method of taking four gradations may be changed according to the power and the required brightness.

【0081】低電力化の方法として他に、電流源177
の各電流値を小さくすることでも実現可能である。電流
値を小さくするかの判定手段としてタイマー175、デ
ータ形式検出手段173を用いる。この場合、表示階調
数に関わらず最大輝度を低下できるので、低電力化でき
る。
In addition to the method for reducing the power consumption, the current source 177 is used.
It is also possible to reduce each current value of. A timer 175 and a data format detecting means 173 are used as a determining means for reducing the current value. In this case, the maximum brightness can be reduced regardless of the number of display gradations, and thus the power consumption can be reduced.

【0082】(発明の実施の形態8)図17の構成にお
いて、パーシャル切り替え部172の出力を図1のよう
にソースドライバ、ゲートドライバに送るとともに、デ
ータRAM174及び変換テーブル176に送ること
で、部分表示時におけるデータRAM174領域の有効
活用を図ることができる。例えばデータRAM174に
は1画面分のデータが格納できるとすると、部分表示時
には全画面に対する表示割合に応じて、複数画面分のデ
ータを蓄積できる。これにより外部より表示データをデ
ータRAM174に転送する必要がなくなり、低電力化
を図ることができる。
(Embodiment 8) In the configuration of FIG. 17, by sending the output of the partial switching unit 172 to the source driver and the gate driver as shown in FIG. 1 and also to the data RAM 174 and the conversion table 176, It is possible to effectively utilize the data RAM 174 area at the time of display. For example, assuming that the data RAM 174 can store data for one screen, data for a plurality of screens can be stored in partial display in accordance with the display ratio with respect to the entire screen. As a result, it is not necessary to transfer the display data to the data RAM 174 from the outside, and the power consumption can be reduced.

【0083】また、変換テーブル176においても、全
画面表示時と部分表示時で表示階調数が同じで同一階調
データに対し、選択する電流源177を変化させること
ができるようになるため、全画面表示時には画質優先、
部分表示時には電力優先で表示させるといった設定が可
能となる。
Also in the conversion table 176, since the number of display gray scales is the same in the full screen display and the partial display, the current source 177 to be selected can be changed for the same gray scale data. Image quality priority when displaying full screen,
It is possible to make a setting such that power is preferentially displayed during partial display.

【0084】図17には示していないが外部調整手段を
設け、タイマー175の時間設定、変換テーブル176
の設定を外部から調整できるようにしてもよい。
Although not shown in FIG. 17, external adjusting means is provided to set the time of the timer 175 and the conversion table 176.
The setting of may be adjustable from the outside.

【0085】(発明の実施の形態9)図26は本発明の
第9の実施の形態を示した図である。
(Ninth Embodiment of the Invention) FIG. 26 is a diagram showing a ninth embodiment of the present invention.

【0086】図2と違う点は図26(a)に示すように
カレントコピアの画素構成のスイッチングトランジスタ
とEL素子間に逆バイアス電圧印加用のトランジスタ2
67eを設け、EL素子266に逆方向電圧を印加でき
るようにした点である。
The difference from FIG. 2 is that, as shown in FIG. 26A, a transistor 2 for applying a reverse bias voltage is applied between the switching transistor of the pixel structure of the current copier and the EL element.
67e is provided so that a reverse voltage can be applied to the EL element 266.

【0087】図26(a)の回路の動作を説明する。The operation of the circuit shown in FIG. 26A will be described.

【0088】表示領域の行においては、図26(b)に
示すように1フレームに1回ゲート信号線1(261)
によりトランジスタ267b及び267cを導通状態と
する(第1の期間)。
In the row of the display area, the gate signal line 1 (261) is generated once per frame as shown in FIG.
Thus, the transistors 267b and 267c are turned on (first period).

【0089】この時ゲート信号線2(262)によりト
ランジスタ267dを非導通状態とし、ソース信号線2
60に流れる電流が駆動トランジスタ267aに流れ
る。蓄積容量264はこの時の駆動トランジスタ267
aのゲート電位に対応する電荷を蓄積する。またEL素
子266のアノード電極の電位はカソード電位以上であ
る。そのためトランジスタ267eが導通状態となるか
非導通状態となるかは逆バイアス信号線269の電位に
より決められる。
At this time, the gate signal line 2 (262) makes the transistor 267d non-conductive, and the source signal line 2
The current flowing through 60 flows through the driving transistor 267a. The storage capacitor 264 is the drive transistor 267 at this time.
A charge corresponding to the gate potential of a is accumulated. The potential of the anode electrode of the EL element 266 is higher than the cathode potential. Therefore, whether the transistor 267e is on or off is determined by the potential of the reverse bias signal line 269.

【0090】逆バイアス電源Va(268)はEL素子
の長寿命化及び端子電圧の上昇を防ぐ目的があるため、
EL素子266のアノード電位よりも5V以上15V以
下の値だけ低い電圧である必要がある。EL素子266
の発光時の駆動電圧以上の逆方向電圧がかかることが望
ましい。そのため図26ではおよそ−15V以上−5V
以下の電圧値をとる。そのため逆バイアス制御線259
により逆バイアス信号線269に逆バイアス電圧Vaが
印加された場合、トランジスタ267eは導通状態とな
り、EL素子266には逆バイアス電圧が印加される。
The reverse bias power supply Va (268) has the purpose of extending the life of the EL element and preventing the terminal voltage from rising.
The voltage needs to be lower than the anode potential of the EL element 266 by a value of 5 V or more and 15 V or less. EL element 266
It is desirable to apply a reverse voltage equal to or higher than the driving voltage at the time of light emission. Therefore, in FIG. 26, approximately -15V or more and -5V
Take the following voltage values. Therefore, the reverse bias control line 259
Thus, when the reverse bias voltage Va is applied to the reverse bias signal line 269, the transistor 267e becomes conductive, and the reverse bias voltage is applied to the EL element 266.

【0091】一方ゲートオフ電源Vb(258)の電圧
値にトランジスタ267eのゲート信号線263以上の
電圧を印加する。印加する電圧値はトランジスタ267
eのしきい値電圧によるが0V以上3V以下の電圧を印
加すればよい。特に0Vを印加する場合電源を新たに作
成する必要がなくなるため回路構成が簡単化できる。こ
れにより逆バイアス信号線269にゲートオフ電圧Vb
が印加されるとトランジスタ267eは非導通状態とな
る。
On the other hand, a voltage above the gate signal line 263 of the transistor 267e is applied to the voltage value of the gate-off power supply Vb (258). The applied voltage value is the transistor 267.
Depending on the threshold voltage of e, a voltage of 0V or more and 3V or less may be applied. In particular, when 0V is applied, it is not necessary to newly create a power source, so that the circuit configuration can be simplified. As a result, the gate-off voltage Vb is applied to the reverse bias signal line 269.
Is applied, the transistor 267e becomes non-conductive.

【0092】第1の期間はトランジスタ267dが非導
通状態となっていることからEL素子266に電流が流
れず、発光しない期間であるから、図26(b)に示す
ように、逆バイアス信号線269の電位はVa、Vbの
いずれをとってもよい。長寿命化及び端子電圧の上昇を
防ぐためには逆バイアス信号線269には逆バイアス電
源268の電位Vaを印加することが望ましい。
Since the transistor 267d is in a non-conducting state during the first period, a current does not flow through the EL element 266 and no light is emitted. Therefore, as shown in FIG. The potential of 269 may be either Va or Vb. In order to prolong the life and prevent the terminal voltage from rising, it is desirable to apply the potential Va of the reverse bias power source 268 to the reverse bias signal line 269.

【0093】蓄積容量264に所定の電荷が蓄積され第
1の期間が終了すると、ゲート信号線1(261)及び
ゲート信号線2(262)を図26(b)の第2の期間
に示すような電位に変化させ、トランジスタ267b及
び267cを非導通状態、トランジスタ267dを導通
状態とする。
When a predetermined charge is accumulated in the storage capacitor 264 and the first period ends, the gate signal line 1 (261) and the gate signal line 2 (262) are set as shown in the second period of FIG. 26 (b). The potentials of the transistors 267b and 267c are turned off and the transistor 267d is turned on.

【0094】これにより駆動トランジスタ267aのゲ
ート電圧に応じてEL電源265より電流が供給されE
L素子266が点灯する。
As a result, a current is supplied from the EL power source 265 according to the gate voltage of the driving transistor 267a, and E
The L element 266 lights up.

【0095】この時トランジスタ267aを流れる電流
とEL素子266を流れる電流がほぼ等しくならないと
輝度低下を引き起こすため、トランジスタ267eは非
導通状態でなければならない。EL素子266のアノー
ド電位はトランジスタ267eのゲート電位よりも高い
ことから逆バイアス信号線269の電位をゲートオフ電
源Vb(258)と等しくすれば、トランジスタ267
eを非導通状態とすることが可能である。そのため第2
の期間での逆バイアス信号線269の電位はVbであ
る。
At this time, if the current flowing through the transistor 267a and the current flowing through the EL element 266 are not substantially equal to each other, the brightness is lowered. Therefore, the transistor 267e must be non-conductive. Since the anode potential of the EL element 266 is higher than the gate potential of the transistor 267e, if the potential of the reverse bias signal line 269 is made equal to the gate-off power source Vb (258), the transistor 267 will be generated.
It is possible to make e non-conductive. Therefore the second
The potential of the reverse bias signal line 269 in the period is Vb.

【0096】第1の期間および第2の期間により1フレ
ームとすることで、所定輝度の点灯及び非点灯時のEL
素子266に対する逆バイアス電圧印加を実現できる。
By setting one frame by the first period and the second period, the EL at the time of lighting and non-lighting with a predetermined brightness is obtained.
Reverse bias voltage application to the element 266 can be realized.

【0097】一方、非点灯領域の行においては黒表示を
行うためゲート信号線2(262)によりトランジスタ
267dを常に非導通状態とする。これにより蓄積容量
264に黒表示に対応する電荷を蓄える必要がないため
ソース信号線から黒表示電流をとりこむ必要がなくなり
ゲート信号線1(261)も常に非導通状態となる。逆
バイアス信号線269に逆バイアス電源Va(268)
を印加することでトランジスタ267eが導通状態とな
り逆バイアス電圧VaがEL素子266に印加される。
On the other hand, in the row of the non-lighted area, since the black display is performed, the gate signal line 2 (262) keeps the transistor 267d non-conductive at all times. As a result, since it is not necessary to store the charge corresponding to black display in the storage capacitor 264, it is not necessary to take in the black display current from the source signal line, and the gate signal line 1 (261) is always non-conductive. Reverse bias power supply Va (268) is applied to the reverse bias signal line 269.
Is applied, the transistor 267e becomes conductive, and the reverse bias voltage Va is applied to the EL element 266.

【0098】これにより、表示領域のEL素子266の
点灯期間のみに所定電流値が流れ、非点灯期間には逆バ
イアス電圧が印加される。
As a result, the predetermined current value flows only during the lighting period of the EL element 266 in the display area, and the reverse bias voltage is applied during the non-lighting period.

【0099】図26(a)に示した画素構成の利点とし
てゲート信号線3(263)の電位が常に一定であるた
め、ソース信号線などへカップリングによるノイズの影
響を出さないこと、またゲート信号線3(263)の電
位がEL素子266のカソード電極と同電位であること
から、画素ごとにゲート信号線3(263)とEL素子
266のカソード電極をスルーホールなどを用いて接続
し図32に示すように画素外部への引き出し線をなくす
ことで、ゲートドライバ328の出力端子数を削減し、
額縁を小さくすることができる。画素内の各トランジス
タ267にかかる電圧も最大で10Vから12Vである
ため、耐圧の低いトランジスタを用いることも可能であ
る。
As an advantage of the pixel configuration shown in FIG. 26A, since the potential of the gate signal line 3 (263) is always constant, the source signal line or the like is not affected by noise due to coupling, and the gate is not affected. Since the potential of the signal line 3 (263) is the same as the cathode electrode of the EL element 266, the gate signal line 3 (263) and the cathode electrode of the EL element 266 are connected using a through hole or the like for each pixel. By eliminating the lead line to the outside of the pixel as shown by 32, the number of output terminals of the gate driver 328 is reduced,
The frame can be made smaller. Since the maximum voltage applied to each transistor 267 in the pixel is 10 V to 12 V, it is possible to use a transistor having a low breakdown voltage.

【0100】更に、逆バイアス電圧を複数ライン同時タ
イミングで印加する場合は逆バイアス制御線259及び
逆バイアス信号線269の数は同時選択ライン数の増加
により減らすことができゲートドライバ328部の回路
規模を小さくすることが可能となる。逆バイアス印加を
1フレーム内のブランキング期間内に全画素同時に印加
する場合、逆バイアス制御線259及び逆バイアス信号
線269は1本で済むこととなる。
Further, when the reverse bias voltage is applied to a plurality of lines at the same time, the number of the reverse bias control lines 259 and the reverse bias signal lines 269 can be reduced by increasing the number of simultaneously selected lines. Can be reduced. When the reverse bias is applied simultaneously to all pixels within the blanking period within one frame, only one reverse bias control line 259 and reverse bias signal line 269 are required.

【0101】トランジスタ267eの導通非導通状態を
ゲート信号線3(263)の電圧を変化させて制御する
のではなく、ソースもしくはドレイン電極の電位を変化
させることで制御することで、ゲート信号線1(26
1)及びゲート信号線2(262)のゲート電圧と異な
る電圧が必要であったゲート信号線3(263)の電圧
値をオンオフ2値から一定の1値とすることで、ゲート
ドライバ328に必要であった電圧値の数を減らすこと
ができた。また、ゲート信号線3(263)の電位をカ
ソード電位と等しい電圧値とすることで、さらに電圧源
の数を減少させることができる。
By controlling the conduction / non-conduction state of the transistor 267e not by changing the voltage of the gate signal line 3 (263) but by changing the potential of the source or drain electrode, the gate signal line 1 (26
1) and a voltage different from the gate voltage of the gate signal line 2 (262) was required. By changing the voltage value of the gate signal line 3 (263) from the on / off binary value to a constant one value, it is necessary for the gate driver 328. It was possible to reduce the number of voltage values. Further, by setting the potential of the gate signal line 3 (263) to a voltage value equal to the cathode potential, the number of voltage sources can be further reduced.

【0102】なおカレントコピアを形成するトランジス
タ267aから267dの4つのトランジスタのうち少
なくともEL電源265から供給される電流を制御する
トランジスタ267aがn型トランジスタの場合は逆バ
イアスを印加するか決めるトランジスタ267を図27
に示すようにp型トランジスタ267jとすればよい。
Of the four transistors 267a to 267d forming the current copier, if at least the transistor 267a controlling the current supplied from the EL power source 265 is an n-type transistor, a transistor 267 for determining whether to apply a reverse bias is selected. FIG. 27
A p-type transistor 267j may be used as shown in FIG.

【0103】これは駆動トランジスタをp型からn型に
変更することで画素内を流れる電流の向きが変化し、逆
バイアス印加を決めるトランジスタが接続されるEL素
子266とEL素子266に電流を流すか決めるトラン
ジスタ間の接点257においてEL素子266の発光時
電位と非発光時電位の高低が反転するためである。
This is because the direction of the current flowing in the pixel is changed by changing the driving transistor from the p-type to the n-type, and the current is passed through the EL element 266 and the EL element 266 to which the transistor for determining the reverse bias application is connected. This is because the light emitting potential of the EL element 266 and the non-light emitting potential of the EL element 266 are inverted at the contact point 257 between the transistors for determining whether or not to do so.

【0104】p型駆動トランジスタ267aを用いた場
合接点257の電位は(発光時)>(非発光時)となり
n型駆動トランジスタ267iを用いた場合接点257
の電位は(非発光時)>(発光時)となる。逆バイアス
印加を決めるトランジスタは非発光時に導通状態、発光
時に非導通状態となる必要がある。ゲート信号線3(2
63)の電圧値を一定として、ソースもしくはドレイン
電圧を変化させることで実現しようとすると、p型駆動
トランジスタ267aでは発光時には(ソースもしくは
ドレイン電圧)>(ゲート電圧)で非導通状態、非発光
時には(ゲート電圧)>(ソースもしくはドレイン電
圧)で導通状態となる必要があるのでn型トランジスタ
267eを用い、n型駆動トランジスタ267fでは発
光時には(ゲート電圧)>(ソースもしくはドレイン電
圧)で非導通状態、非発光時には(ソースもしくはドレ
イン電圧)>(ゲート電圧)で導通状態となる必要があ
るのでp型トランジスタ267jを用いる。
When the p-type driving transistor 267a is used, the potential of the contact 257 becomes (when light is emitted)> (when not emitting light), and when the n-type drive transistor 267i is used, the contact 257.
The potential of is (when not emitting light)> (when emitting light). The transistor that determines the application of the reverse bias needs to be conductive when not emitting light and non-conducting when emitting light. Gate signal line 3 (2
63), if the voltage value of 63) is kept constant and the source or drain voltage is changed, the p-type driving transistor 267a is in a non-conducting state when light emission (source or drain voltage)> (gate voltage) and a non-light emission state. Since (gate voltage)> (source or drain voltage) needs to be conductive, the n-type transistor 267e is used, and the n-type drive transistor 267f is non-conductive when emitting light (gate voltage)> (source or drain voltage). , (Source or drain voltage)> (gate voltage) at the time of non-light emission, the p-type transistor 267j is used.

【0105】なおトランジスタ267jのゲート信号線
3(263)の電位は逆バイアス電源Vc(268)よ
りも低く(6Vから15V程度)、EL電源265から
EL素子266内で低下した電圧値以上であれば、どの
値でもよいが、ゲート信号線3(263)をEL電源2
65と接続することで画素外部に引き出す信号線数を減
らすことが可能であるため、EL電源線265と接続す
ることが望ましい。このときゲートオフ電源Vd(25
8)はEL電源265と同電位以下で同電位から3V程
度低下した電位以上であればよい。また逆バイアス電源
Vc(268)はEL電源265より5V以上15V以
下高い電圧を出力するようにすればよい。望ましくは発
光時のEL素子266にかかる電圧値よりも、逆方向に
大きな電圧値がかかる値とすればよい。
The potential of the gate signal line 3 (263) of the transistor 267j is lower than that of the reverse bias power source Vc (268) (about 6V to 15V) and is equal to or higher than the voltage value lowered in the EL element 266 from the EL power source 265. Any value is acceptable, but use the gate signal line 3 (263) as the EL power source 2
Since it is possible to reduce the number of signal lines drawn to the outside of the pixel by connecting to 65, it is desirable to connect to the EL power supply line 265. At this time, the gate-off power supply Vd (25
8) may be equal to or lower than the same potential as the EL power source 265 and may be equal to or higher than the potential obtained by reducing the same potential by about 3V. The reverse bias power source Vc (268) may output a voltage higher than the EL power source 265 by 5 V or more and 15 V or less. Desirably, the voltage value applied in the opposite direction is larger than the voltage value applied to the EL element 266 during light emission.

【0106】表示領域の行における駆動波形を図27
(b)に、非表示領域の行における駆動波形を図27
(c)に示す。
FIG. 27 shows drive waveforms in rows of the display area.
FIG. 27 shows the drive waveform in the row of the non-display area in FIG.
It shows in (c).

【0107】このように逆バイアスを印加するためのス
イッチング素子のゲート電位を固定し、逆バイアス電圧
を制御することで、スイッチング素子のオンオフを制御
し、EL素子266に逆バイアスを印加するかを決める
方法は、図26及び図27に示したカレントコピア型の
画素構成ばかりでなく、図30(a)に示すようなカレ
ントミラー型の画素構成や、図31(a)に示すように
ソース信号線260の電圧値に応じてトランジスタ26
7aに流れる電流を制御し階調表示を行う画素構成でも
実施可能である。
By thus fixing the gate potential of the switching element for applying the reverse bias and controlling the reverse bias voltage, it is possible to control whether the switching element is turned on or off to apply the reverse bias to the EL element 266. The determination method is not limited to the current copier type pixel configuration shown in FIGS. 26 and 27, but also the current mirror type pixel configuration as shown in FIG. 30 (a) and the source signal as shown in FIG. 31 (a). Depending on the voltage value of the line 260, the transistor 26
It is also possible to implement a pixel configuration in which the current flowing through 7a is controlled to perform gradation display.

【0108】図30(a)の画素構成において、表示領
域の行においては図30(b)に示すように1フレーム
に1回トランジスタ267d及び267bを導通状態と
してソース信号線260の電流をトランジスタ267a
に流す。トランジスタ267aのゲート電位はドレイン
電流値に応じて変化し、これによりゲート電極が共通配
線となっているトランジスタ267cのドレインにはソ
ース信号線電流と同一の電流が流れる。
In the pixel configuration of FIG. 30A, in the row of the display area, the transistors 267d and 267b are turned on once per frame as shown in FIG. 30B, and the current of the source signal line 260 is set to the transistor 267a.
Shed on. The gate potential of the transistor 267a changes according to the drain current value, so that the same current as the source signal line current flows through the drain of the transistor 267c whose gate electrode is a common line.

【0109】この時ゲート信号線G3(303)はハイ
レベル、ローレベルどちらでもよいが、長寿命化及びE
L端子電圧の上昇を防ぐにはハイレベルとしてトランジ
スタ267gを非導通状態とし、EL素子266のカソ
ード電位よりも低い逆バイアス電源Va(268)を逆
バイアス信号線269に印加することで、トランジスタ
267eのゲート電位よりもソースもしくはドレイン電
位が十分低くなることから267eが導通状態となりE
L素子266に逆バイアス電圧が印加される。
At this time, the gate signal line G3 (303) may be at a high level or a low level, but it has a long life and E
In order to prevent the rise of the L terminal voltage, the transistor 267g is set to a high level to make it non-conductive, and the reverse bias power supply Va (268) lower than the cathode potential of the EL element 266 is applied to the reverse bias signal line 269, whereby the transistor 267e. Since the source or drain potential is sufficiently lower than the gate potential of 267e, 267e becomes conductive.
A reverse bias voltage is applied to L element 266.

【0110】行選択期間が終了するとゲート信号線G1
(301)及びゲート信号線G2(302)を操作しト
ランジスタ267b及び267dを非導通状態とする。
行選択期間に蓄積容量264に蓄えられた電荷に応じて
トランジスタ267cに電流が流れる。この時の電流値
はおよそ行選択期間にソース信号線260を流れていた
電流値と等しい。トランジスタ267gを導通状態とし
EL素子266に電流を流すことで所定輝度を表示す
る。この時トランジスタ267eを非導通状態とするた
めに逆バイアス信号線269にはゲート信号線G4(3
04)以上の電位を印加するようにする。このためには
逆バイアス制御線259を操作し、ゲートオフ電源Vb
(258)を選択し、Vbの値を0V以上3V以下の値
に設定する。
When the row selection period ends, the gate signal line G1
(301) and the gate signal line G2 (302) are operated to make the transistors 267b and 267d non-conductive.
A current flows through the transistor 267c in accordance with the electric charge stored in the storage capacitor 264 during the row selection period. The current value at this time is approximately equal to the current value flowing through the source signal line 260 during the row selection period. A predetermined luminance is displayed by turning on the transistor 267g and passing a current through the EL element 266. At this time, in order to make the transistor 267e non-conductive, the gate signal line G4 (3
04) Apply the above potential. For this purpose, the reverse bias control line 259 is operated and the gate-off power source Vb
(258) is selected and the value of Vb is set to a value of 0V or more and 3V or less.

【0111】これによりトランジスタ267cを流れる
電流がトランジスタ267eを介して電流がリークし、
EL素子266に流れる電流が減少することで輝度低下
する問題を回避することができる。
As a result, the current flowing through the transistor 267c leaks through the transistor 267e,
It is possible to avoid the problem that the brightness decreases due to the decrease in the current flowing through the EL element 266.

【0112】一方、非表示領域の行では図30(c)に
示すように、ゲート信号線G3(303)によりトラン
ジスタ267gを非導通状態とし、EL素子266の順
方向電流をカットする。同時に逆バイアスを印加するた
めに逆バイアス電源Va(268)を逆バイアス信号線
269に出力しトランジスタ267eを導通状態とし
て、逆バイアス電圧をEL素子266に印加する。
On the other hand, in the row of the non-display area, as shown in FIG. 30C, the transistor 267g is made non-conductive by the gate signal line G3 (303) to cut off the forward current of the EL element 266. At the same time, in order to apply the reverse bias, the reverse bias power supply Va (268) is output to the reverse bias signal line 269 to make the transistor 267e conductive, and the reverse bias voltage is applied to the EL element 266.

【0113】図31(a)はソース信号線の電圧値に応
じて駆動トランジスタ267aのドレイン電流を制御し
EL素子266の輝度を制御する画素構成である。
FIG. 31A shows a pixel configuration in which the drain current of the drive transistor 267a is controlled according to the voltage value of the source signal line to control the brightness of the EL element 266.

【0114】表示領域の行においては図31(b)に示
すように1フレームに1回ソース信号線の電圧を画素内
にとりこむ。ゲート信号線G2(312)にはトランジ
スタ267dが導通状態となる信号を印加し、EL素子
266に電流が流れることで所定輝度を出力する。この
時逆バイアス信号線269にはゲートオフ電源Vb(2
58)を印加してトランジスタ267eを非導通状態と
しておく。
In the row of the display area, the voltage of the source signal line is taken into the pixel once per frame as shown in FIG. 31 (b). A signal for turning on the transistor 267d is applied to the gate signal line G2 (312), and a current flows through the EL element 266 to output a predetermined luminance. At this time, the reverse bias signal line 269 is connected to the gate-off power source Vb (2
58) is applied to turn off the transistor 267e.

【0115】非表示領域の行においては図31(c)に
示すようにゲート信号線G1(311)及びゲート信号
線G2(312)にトランジスタが非導通状態となる信
号を印加することでEL素子266に順方向電流を流さ
ないようにする。さらに逆バイアスを印加するために逆
バイアス電源Va(268)を逆バイアス信号線269
印加することでトランジスタ267eが導通状態となり
逆バイアスがEL素子266に印加される。
In the row of the non-display area, as shown in FIG. 31C, by applying a signal for turning off the transistor to the gate signal line G1 (311) and the gate signal line G2 (312), the EL element Prevent forward current from flowing through 266. Further, in order to apply a reverse bias, the reverse bias power supply Va (268) is connected to the reverse bias signal line 269.
By applying, the transistor 267e becomes conductive and a reverse bias is applied to the EL element 266.

【0116】ゲートオフ電源Vb(258)の電圧はト
ランジスタ267eのゲート電圧値より高い電位(0V
以上3V以下)を印加し、逆バイアス電源Vaの値はE
L素子266に印加される順方向電圧よりも絶対値が高
いことがよいため、EL素子266のカソード電位より
も5V以上15V以下の範囲で低い電圧を印加するよう
にすればよい。これはp型のトランジスタによりEL素
子266に流れる電流値を制御する場合において画素構
成によらず共通である。
The voltage of the gate-off power supply Vb (258) is higher than the gate voltage value of the transistor 267e (0 V).
The voltage of the reverse bias power supply Va is E
Since the absolute value is preferably higher than the forward voltage applied to the L element 266, a voltage lower than the cathode potential of the EL element 266 in the range of 5 V to 15 V may be applied. This is common regardless of the pixel configuration when controlling the current value flowing in the EL element 266 by the p-type transistor.

【0117】また図30及び図31においてもトランジ
スタ267a及び267cをn型トランジスタとしても
実現可能である。この時は図27と同様に逆バイアス電
圧を印加するかを決めるトランジスタ267eをp型ト
ランジスタとし、電流が流れる方向が逆になるのにあわ
せてEL素子266の接続向き及び電源電圧を変化させ
ることで実現可能である。図27の点線内をカレントミ
ラー型回路及びソース電圧に応じて階調制御を行う回路
に変更すればよい。
Also in FIGS. 30 and 31, the transistors 267a and 267c can be realized as n-type transistors. At this time, similarly to FIG. 27, the transistor 267e that determines whether to apply the reverse bias voltage is a p-type transistor, and the connection direction of the EL element 266 and the power supply voltage are changed in accordance with the reverse current flow direction. Can be realized with. The inside of the dotted line in FIG. 27 may be changed to a current mirror type circuit and a circuit for performing gradation control according to the source voltage.

【0118】以上の発明において、スイッチングトラン
ジスタ267b、267c、267d、267g、26
7h、267iはp型トランジスタでもn型トランジス
タでもどちらの場合でも逆バイアスを印加することが実
施可能である。ゲート信号線の極性を反転させること、
電圧値の調整を行うという変更が必要となるだけである
ためで、節点257の電位及びEL電源265、逆バイ
アス電源268の値に変化がないため267eもしくは
267jの動作に変更が生じないためである。
In the above invention, the switching transistors 267b, 267c, 267d, 267g, and 26 are provided.
7h and 267i can be p-type transistors or n-type transistors and reverse bias can be applied in either case. Inverting the polarity of the gate signal line,
This is because the change of the voltage value is only required to be adjusted, and since the potential of the node 257 and the values of the EL power source 265 and the reverse bias power source 268 do not change, the operation of 267e or 267j does not change. is there.

【0119】(発明の実施の形態10)図28(a)は
本発明の第10の実施の形態を実現するための回路構成
を示したものである。第9の実施例と異なる点は逆バイ
アス信号線269がハイインピーダンス状態をとりうる
こと、ゲート信号線G3(263)の電位が逆バイアス
印加時と非印加時で変化することである。
(Tenth Embodiment of the Invention) FIG. 28A shows a circuit configuration for realizing a tenth embodiment of the present invention. The difference from the ninth embodiment is that the reverse bias signal line 269 can be in a high impedance state, and the potential of the gate signal line G3 (263) changes between when the reverse bias is applied and when it is not applied.

【0120】表示領域の行では図28(b)に示すよう
に1フレームに1回表示階調に対応した電流値をEL素
子266に流すためにソース信号線260を流れる電流
を画素内にとりこむ。この時トランジスタ267b及び
267cを導通状態とし、トランジスタ267dを非導
通状態として駆動トランジスタ267aにソース信号線
260を流れる電流と同一電流を流す。このときEL素
子266は非発光状態となるので逆バイアス電圧を印加
するようにする。逆バイアス電源Va(268)を逆バ
イアス信号線269に印加しゲート信号線3(263)
をVaに比べて高い電位としてトランジスタ267eを
導通状態として逆バイアスを印加する。逆バイアス電源
Vaの値は図26と同様にEL素子に応じて長寿命化及
び端子電圧上昇の防止に効果のある値とすればよい。
In the row of the display area, as shown in FIG. 28B, the current flowing through the source signal line 260 is taken into the pixel in order to flow the current value corresponding to the display gradation to the EL element 266 once per frame. . At this time, the transistors 267b and 267c are turned on, the transistor 267d is turned off, and the same current as the current flowing through the source signal line 260 is passed through the driving transistor 267a. At this time, the EL element 266 is in a non-light emitting state, so that a reverse bias voltage is applied. The reverse bias power supply Va (268) is applied to the reverse bias signal line 269 to apply the gate signal line 3 (263).
Is set to a potential higher than Va to make the transistor 267e conductive and a reverse bias is applied. As with the case of FIG. 26, the value of the reverse bias power supply Va may be set to a value that is effective for extending the life and preventing the terminal voltage from rising depending on the EL element.

【0121】トランジスタ267dを導通状態としてE
L素子266が所定輝度を出力している期間はトランジ
スタ267eを非導通状態とする必要がある。そのため
にゲート信号線G3(263)をソースドレイン電圧に
比べ低くする。ここで逆バイアス制御線259を操作し
逆バイアス信号線269を逆バイアス電源268から切
り離すことで、ソースドレイン電圧が上昇し、ゲート信
号線G3(263)に印加する電圧値を高くすることが
できる。逆バイアス信号線269に逆バイアス電源26
8が印加された場合(−15V程度)に比べ、ハイイン
ピーダンス状態となることで0Vから3V程度にするこ
とができる。そのためトランジスタの耐圧を低く設計す
ることができる。
When the transistor 267d is turned on, E
The transistor 267e needs to be in a non-conducting state while the L element 266 is outputting a predetermined luminance. Therefore, the gate signal line G3 (263) is made lower than the source / drain voltage. Here, by operating the reverse bias control line 259 to disconnect the reverse bias signal line 269 from the reverse bias power source 268, the source / drain voltage rises, and the voltage value applied to the gate signal line G3 (263) can be increased. . The reverse bias power supply 26 is connected to the reverse bias signal line 269.
Compared with the case where 8 is applied (about -15V), the high impedance state can be set to 0V to about 3V. Therefore, the breakdown voltage of the transistor can be designed low.

【0122】非表示領域の行では図28(c)に示すよ
うに、逆バイアス信号線269に逆バイアス電圧268
を印加し、ゲート信号線3(263)には逆バイアス電
圧よりも高い電圧を印加し267eを導通状態として逆
バイアスをEL素子266に印加する。この時EL電源
265からの電流を遮断するためトランジスタ267d
は非導通状態とする必要がある。
In the row of the non-display area, as shown in FIG. 28C, the reverse bias voltage 268 is applied to the reverse bias signal line 269.
Then, a voltage higher than the reverse bias voltage is applied to the gate signal line 3 (263) to make 267e conductive and a reverse bias is applied to the EL element 266. At this time, the transistor 267d is provided to cut off the current from the EL power source 265.
Must be in a non-conducting state.

【0123】なおこの構成は駆動トランジスタ267a
がnチャネルであっても同様に実現可能である。電源電
圧を変化させること、電流の向きが変わるのでEL素子
266の接続方向を反転させるだけでよい。
Note that this structure has a driving transistor 267a.
Can be realized in the same way even if is an n channel. Since the power supply voltage is changed and the direction of the current is changed, it is only necessary to reverse the connection direction of the EL element 266.

【0124】またこのようにゲート信号線G3(26
3)の電位を変化させる方法では逆バイアスをいれるか
どうか選択するトランジスタを駆動トランジスタと同一
のキャリア輸送を持つトランジスタを用いることができ
る点で、製膜プロセスを簡単にすることができるため有
利である。この時の回路構成を図29(a)に示す。
Further, as described above, the gate signal line G3 (26
The method of changing the potential of 3) is advantageous in that a transistor having the same carrier transport as that of the driving transistor can be used as a transistor for selecting whether to apply a reverse bias, which is advantageous because the film forming process can be simplified. is there. The circuit configuration at this time is shown in FIG.

【0125】ゲート信号線G1(261)及びゲート信
号線G2(262)の波形は図28の画素構成と同様で
ある。逆バイアス信号線269と接続させるトランジス
タ267fがp型トランジスタとなることでゲート信号
線G3(263)の信号極性が反転するだけである。ま
たゲート信号線G3(263)の電位は、トランジスタ
267fが非導通時にソースもしくはドレイン電極より
も高い電位(EL素子266の駆動電圧以上駆動電圧+
3V以下程度)、トランジスタ267fが導通時にソー
スもしくはドレイン電極よりも低い電位(逆バイアス電
源268の電圧値Vaから5Vから15V程度低い値)
を印加する。このゲート信号線G3(263)の信号極
性及び電圧値が異なること以外は図28と同様に実現可
能である。非表示領域の行の波形を示す図29(c)で
も同様である。
The waveforms of the gate signal line G1 (261) and the gate signal line G2 (262) are similar to those of the pixel configuration of FIG. Since the transistor 267f connected to the reverse bias signal line 269 is a p-type transistor, the signal polarity of the gate signal line G3 (263) is only inverted. The potential of the gate signal line G3 (263) is higher than that of the source or drain electrode when the transistor 267f is non-conducting (the driving voltage of the EL element 266 or more, the driving voltage +
3 V or less), a potential lower than that of the source or drain electrode when the transistor 267f is conductive (value lower than the voltage value Va of the reverse bias power supply 268 by about 5 V to 15 V).
Is applied. It can be realized as in FIG. 28 except that the signal polarity and voltage value of the gate signal line G3 (263) are different. The same applies to FIG. 29C showing the waveform of the row in the non-display area.

【0126】またカレントコピアの画素構成ばかりでな
く、カレントミラーやソース信号線電圧により階調表示
を行う方法などでも同様に実現可能である。
Further, not only the pixel structure of the current copier, but also the method of performing the gradation display by the current mirror or the source signal line voltage can be similarly realized.

【0127】p型駆動トランジスタばかりでなく、n型
駆動トランジスタでも同様に実現できる。
Not only the p-type driving transistor but also the n-type driving transistor can be realized.

【0128】また本発明のいずれの形態においても、図
7のソースドライバ71及びゲートドライバ70を低温
ポリシリコンを用いて表示装置のガラス基板に形成して
もよい。もしくはソースドライバ71及びゲートドライ
バを半導体回路として作成し、表示パネルと組み合わせ
てもよい。また、一方のドライバを低温ポリシリコンで
表示装置のガラス基板に形成し、他方を半導体回路とし
て形成し、表示パネルと組み合わせる方法でもよい。
In any of the embodiments of the present invention, the source driver 71 and the gate driver 70 shown in FIG. 7 may be formed on the glass substrate of the display device by using low temperature polysilicon. Alternatively, the source driver 71 and the gate driver may be formed as a semiconductor circuit and combined with the display panel. Alternatively, one driver may be formed of low-temperature polysilicon on a glass substrate of a display device, the other driver may be formed as a semiconductor circuit, and combined with a display panel.

【0129】また図25のようにドライバICを一方向
に搭載してもよい。この様に搭載することは、図5もし
くは図6に示した携帯情報端末においてX−Yの2方向
におくことに比べ、機器に対し左右対称に表示部を配置
できるという利点がある。
The driver IC may be mounted in one direction as shown in FIG. Such mounting is advantageous in that the display section can be arranged symmetrically with respect to the device, as compared with placing in the two directions of XY in the portable information terminal shown in FIG. 5 or 6.

【0130】この例ではスイッチング素子として、Pチ
ャネルのスイッチング素子を例にして説明を行ったが、
Nチャネルのスイッチング素子、もしくはその組み合わ
せによっても、同様に実現可能である。例えば図2に示
した画素構成の場合、ゲート信号線1(22)及びゲー
ト信号線2(23)に印加させる電圧値をNチャネルス
イッチング素子を用いた場合は、ロジックレベルで考え
るとPチャネルスイッチング素子の信号の反転信号を入
れればよく、ソース信号線21を流れる電流については
電流を流す向きを逆にし、EL電源線25から供給され
る電圧は画素回路上最も低い電位とする。これを図24
(a)に示し、非表示行でのゲート信号線波形を図24
(b)に示す。なお、図2の他の図8、図10及び図1
2の構成においても同様にNチャネルトランジスタを用
いても実現可能である。
In this example, a P-channel switching element has been described as an example of the switching element.
The same can be realized by an N-channel switching element or a combination thereof. For example, in the case of the pixel configuration shown in FIG. 2, when the voltage value applied to the gate signal line 1 (22) and the gate signal line 2 (23) is an N-channel switching element, P-channel switching is considered at the logic level. It suffices to input an inverted signal of the signal of the element, the current flowing through the source signal line 21 is reversed in the flowing direction, and the voltage supplied from the EL power supply line 25 is set to the lowest potential in the pixel circuit. This is shown in FIG.
The waveform of the gate signal line in the non-display row is shown in FIG.
It shows in (b). In addition, FIG. 8, FIG. 10, and FIG. 1 other than FIG.
The configuration of 2 can also be realized by using an N-channel transistor.

【0131】本発明においてスイッチング素子として用
いたトランジスタは薄膜トランジスタを例にして説明を
行ったが、薄膜トランジスタに限らず、バリスタ、サイ
リスタ、リングダイオード、薄膜ダイオード(TFD、
MIM)などを用いても同様な効果が得られる。
Although the transistor used as the switching element in the present invention has been described by taking the thin film transistor as an example, it is not limited to the thin film transistor, and the varistor, the thyristor, the ring diode, the thin film diode (TFD,
The same effect can be obtained by using MIM).

【0132】また、表示素子としてEL素子で説明を行
ったが有機電界発光素子や無機エレクトロルミネッセン
ス素子、発光ダイオードなどを用いてもよい。
Although the EL element has been described as the display element, an organic electroluminescent element, an inorganic electroluminescent element, a light emitting diode or the like may be used.

【0133】[0133]

【発明の効果】以上のように本発明は、EL電源線から
の電流を調整する駆動トランジスタとEL素子との間に
電流遮断手段を設け、駆動トランジスタの電流変化に対
し、非表示部の輝度が上昇しないようにし、非表示行に
黒書き込みを行わなくても黒表示が可能となった。これ
により、非表示部におけるクロストークを防止できた。
As described above, according to the present invention, the current cutoff means is provided between the drive transistor for adjusting the current from the EL power source line and the EL element, and the luminance of the non-display portion is improved against the current change of the drive transistor. It is now possible to display black without writing black on non-displayed lines. As a result, crosstalk in the non-display part could be prevented.

【0134】また、駆動トランジスタとEL素子の間の
電流経路を遮断している間にEL素子に逆方向電圧を印
加できる構成としたことで、寿命を長くすることができ
る。
Further, since the reverse voltage can be applied to the EL element while the current path between the drive transistor and the EL element is cut off, the life can be extended.

【0135】表示色数が少ない場合には階調のとり方を
変化させたり、電源電圧を下げることにより低電力化を
図り、タイマーによりある期間後には輝度を低下させ
る、あるいは複数の発振器を搭載し、表示色、表示領域
により異なる発振器を用い駆動周波数を変化させること
で低電力化できるようになった。
When the number of display colors is small, the gradation is changed or the power supply voltage is lowered to reduce the power consumption, and the brightness is lowered after a certain period by a timer, or a plurality of oscillators are mounted. The power consumption can be reduced by changing the driving frequency by using different oscillators depending on the display color and display area.

【0136】本発明により、非表示部の黒輝度上昇の防
止、長寿命化、低電力化が実現できた。
According to the present invention, it is possible to prevent an increase in black luminance of the non-display portion, to prolong the life and to reduce the power consumption.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態による全画面もしく
は部分表示切り替えに必要な制御信号ブロックを示した
FIG. 1 is a diagram showing a control signal block necessary for switching a full screen or a partial display according to a first embodiment of the present invention.

【図2】本発明に適用できる画素構成の一形態を示した
FIG. 2 is a diagram showing an example of a pixel configuration applicable to the present invention.

【図3】図2に示す画素構成と本発明の形態を用いて部
分表示を行った時のゲート信号線の波形を示した図
FIG. 3 is a diagram showing waveforms of gate signal lines when partial display is performed using the pixel configuration shown in FIG. 2 and the embodiment of the present invention.

【図4】EL素子に逆バイアスを印加できる画素構成の
例を示した図
FIG. 4 is a diagram showing an example of a pixel configuration capable of applying a reverse bias to an EL element.

【図5】携帯情報端末における部分表示を適用した例を
示した図
FIG. 5 is a diagram showing an example of applying partial display in a mobile information terminal.

【図6】折りたたみ型の携帯情報端末における部分表示
を行う例を示した図
FIG. 6 is a diagram showing an example of performing partial display on a foldable portable information terminal.

【図7】本発明の表示装置の構成を示した図FIG. 7 is a diagram showing a configuration of a display device of the present invention.

【図8】カレントミラー画素構成における本発明を実施
するための画素構成を示した図
FIG. 8 is a diagram showing a pixel configuration for implementing the present invention in a current mirror pixel configuration.

【図9】カレントミラー画素構成での表示行及び非表示
行のゲート信号線の波形を示した図
FIG. 9 is a diagram showing waveforms of gate signal lines in a display row and a non-display row in a current mirror pixel configuration.

【図10】ソース信号線電圧により階調制御を行い、駆
動トランジスタの閾値電圧のばらつきを補正する機能を
入れた画素構成の例を示した図
FIG. 10 is a diagram showing an example of a pixel configuration in which a gradation control is performed by a source signal line voltage and a function of correcting variation in threshold voltage of a driving transistor is included.

【図11】図10の回路構成において本発明の実施の形
態による表示行及び非表示行のゲート信号線波形を示し
た図
11 is a diagram showing gate signal line waveforms of a display row and a non-display row according to the embodiment of the present invention in the circuit configuration of FIG.

【図12】ソース信号線電圧により階調制御を行う画素
構成の場合に、駆動トランジスタとEL素子の間に電流
切断手段を設けた例を示した図
FIG. 12 is a diagram showing an example in which a current disconnecting unit is provided between a drive transistor and an EL element in the case of a pixel configuration in which gradation control is performed by a source signal line voltage.

【図13】本発明の形態を用い、図12の画素構成の場
合におけるゲート信号線波形を示した図
13 is a diagram showing a gate signal line waveform in the case of the pixel configuration of FIG. 12 using the embodiment of the present invention.

【図14】表示領域の大きさによりEL電源電圧を変化
させることができるようにするためのブロック図
FIG. 14 is a block diagram for enabling the EL power supply voltage to be changed according to the size of the display area.

【図15】EL素子の電流−電圧−輝度特性を示した図FIG. 15 is a diagram showing current-voltage-luminance characteristics of EL elements.

【図16】本発明の実施の形態の1つである発振周波数
を可変できるようにしたブロック図
FIG. 16 is a block diagram in which the oscillation frequency is variable, which is one of the embodiments of the present invention.

【図17】階調数、表示領域の大きさ、及び時間により
同一入力データに対して異なる電流出力を選択できるよ
うにした図
FIG. 17 is a diagram in which different current outputs can be selected for the same input data depending on the number of gradations, the size of the display area, and the time.

【図18】表示データ入力の形式の一例を示した図FIG. 18 is a diagram showing an example of a display data input format.

【図19】階調と電流値の関係を示した図FIG. 19 is a diagram showing the relationship between gradation and current value.

【図20】基準電圧と電圧生成部及び電圧出力とソース
信号線及び画素の関係を示した図
FIG. 20 is a diagram showing a relationship among a reference voltage, a voltage generator, a voltage output, a source signal line, and a pixel.

【図21】実施の形態6において全画面表示時と部分表
示時におけるソース及びゲート信号線の印加パターンを
示した図
FIG. 21 is a diagram showing application patterns of source and gate signal lines during full-screen display and partial display in Embodiment 6.

【図22】本発明の実施の形態によるゲート信号線生成
部を実現する1つの例のブロック図
FIG. 22 is a block diagram of an example for realizing the gate signal line generation unit according to the embodiment of the present invention.

【図23】ソース信号線に流れる電圧に応じて階調表示
を行う場合に、EL素子に逆方向電圧を印加できるよう
にした画素構成を示した図
FIG. 23 is a diagram showing a pixel configuration in which a reverse voltage can be applied to an EL element when gradation display is performed according to a voltage flowing in a source signal line.

【図24】nチャネルトランジスタで構成した場合の図FIG. 24 is a diagram in the case of being configured with an n-channel transistor.

【図25】表示装置に駆動用半導体回路を配置した例を
示した図
FIG. 25 is a diagram showing an example in which a driving semiconductor circuit is arranged in a display device.

【図26】本発明の第9の実施の形態におけるp型駆動
トランジスタを用いたときの画素構成及び駆動波形を示
した図
FIG. 26 is a diagram showing a pixel configuration and a drive waveform when a p-type drive transistor according to a ninth embodiment of the present invention is used.

【図27】本発明の第9の実施の形態におけるn型駆動
トランジスタを用いたときの画素構成及び駆動波形を示
した図
FIG. 27 is a diagram showing a pixel configuration and a drive waveform when an n-type drive transistor according to a ninth embodiment of the present invention is used.

【図28】本発明の第10の実施の形態におけるn型ト
ランジスタを用いた逆バイアス印加回路及び駆動波形を
示した図
FIG. 28 is a diagram showing a reverse bias applying circuit using an n-type transistor and a driving waveform in the tenth embodiment of the invention.

【図29】本発明の第10の実施の形態におけるp型ト
ランジスタを用いた逆バイアス印加回路及び駆動波形を
示した図
FIG. 29 is a diagram showing a reverse bias applying circuit using a p-type transistor and a drive waveform in the tenth embodiment of the invention.

【図30】本発明の第9の実施の形態におけるカレント
ミラー型の画素構成及び駆動波形を示した図
FIG. 30 is a diagram showing a current mirror type pixel configuration and drive waveforms according to a ninth embodiment of the present invention.

【図31】本発明の第9の実施の形態におけるソース信
号線電圧値に応じて電流を制御する画素構成としたとき
の回路及び駆動波形を示した図
FIG. 31 is a diagram showing a circuit and a driving waveform when a pixel configuration in which a current is controlled according to a source signal line voltage value in a ninth embodiment of the invention is used.

【図32】本発明の第9の実施の形態における表示装置
の構成を示した図
FIG. 32 is a diagram showing a configuration of a display device according to a ninth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11 コントローラ 12 表示領域記憶手段 13 パーシャル切り替え部 14 データRAM 15 ソースドライバ 16 表示部 17 ゲートドライバ 21 ソース信号線 22 ゲート信号線1 23 ゲート信号線2 24 蓄積容量 25 EL電源線 26 EL素子 27 トランジスタ 28 節点 258 ゲートオフ電源 259 逆バイアス電源 260 ソース信号線 261 ゲート信号線1 262 ゲート信号線2 263 ゲート信号線3 264 蓄積容量 265 EL電源線 266 EL素子 267 薄膜トランジスタ 268 逆バイアス電源 269 逆バイアス信号線 11 Controller 12 display area storage means 13 Partial switching unit 14 Data RAM 15 Source driver 16 Display 17 Gate driver 21 Source signal line 22 Gate signal line 1 23 Gate signal line 2 24 storage capacity 25 EL power line 26 EL element 27 transistors 28 nodes 258 Gate-off power supply 259 reverse bias power supply 260 source signal line 261 Gate signal line 1 262 Gate signal line 2 263 Gate signal line 3 264 storage capacity 265 EL power line 266 EL element 267 thin film transistor 268 reverse bias power supply 269 Reverse bias signal line

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 有機EL素子を用いた表示装置にあっ
て、 前記有機EL素子に発光する方向とは逆方向の電圧を印
加する電圧経路を形成する逆バイアス用トランジスタ
と、 前記有機EL素子と前記逆バイアス用トランジスタを介
して接続された逆バイアス信号線と、 複数の電圧源と、 前記複数の電圧源のうち1つを選択し前記逆バイアス信
号線に出力する電圧選択部を具備し、 前記逆バイアス用トランジスタのゲート信号線には常に
一定の電圧値を印加し、前記電圧選択部の操作により前
記逆バイアス信号線の電圧を変化させることで前記逆バ
イアス用トランジスタのスイッチング操作を行うことを
特徴とする有機EL素子を用いた表示装置。
1. A display device using an organic EL element, comprising: a reverse bias transistor that forms a voltage path for applying a voltage in a direction opposite to the direction of light emission to the organic EL element; A reverse bias signal line connected through the reverse bias transistor, a plurality of voltage sources, and a voltage selection unit that selects one of the plurality of voltage sources and outputs the selected voltage source to the reverse bias signal line, A switching operation of the reverse bias transistor is performed by always applying a constant voltage value to the gate signal line of the reverse bias transistor and changing the voltage of the reverse bias signal line by operating the voltage selection unit. And a display device using an organic EL element.
【請求項2】 有機EL素子を用いた表示装置の駆動方
法にあって、 逆バイアス用トランジスタにより前記有機EL素子に発
光する方向とは逆方向の電圧を印加する電圧経路が形成
され、 前記逆バイアス用トランジスタのゲート信号線には 前記EL素子に逆方向電圧を印加するための逆バイアス
電源の電圧が前記逆バイアス用トランジスタのソースも
しくはドレイン電極に印加される場合に前記逆バイアス
用トランジスタが導通状態となり、 前記逆バイアス電源の電圧とは異なる電圧が前記逆バイ
アス用トランジスタのソースもしくはドレイン電極に印
加される場合に前記逆バイアス用トランジスタが非導通
状態となるような電圧値を常に印加することを特徴とす
る有機EL素子を用いた表示装置の駆動方法。
2. A method of driving a display device using an organic EL element, wherein a reverse bias transistor forms a voltage path for applying a voltage in a direction opposite to a direction of light emission to the organic EL element, The reverse bias transistor is conductive when a voltage of a reverse bias power supply for applying a reverse voltage to the EL element is applied to the source or drain electrode of the reverse bias transistor on the gate signal line of the bias transistor. And a voltage value such that the reverse bias transistor becomes non-conductive when a voltage different from the voltage of the reverse bias power supply is applied to the source or drain electrode of the reverse bias transistor. A method for driving a display device using an organic EL element, comprising:
【請求項3】 有機EL素子を用いた表示装置にあっ
て、 前記有機EL素子に発光する方向とは逆方向の電圧を印
加する電圧経路を形成する逆バイアス用トランジスタ
と、 前記有機EL素子と前記逆バイアス用トランジスタを介
して接続された逆バイアス信号線と、 逆バイアス電圧印加を行うための電圧源と、 前記電圧源と前記逆バイアス信号線の間にスイッチを具
備し、 前記逆バイアス用トランジスタが導通状態となり前記電
圧源が前記有機EL素子に印加する期間には前記スイッ
チは導通状態となり、 前記逆バイアス用トランジスタが非導通状態の場合には
前記スイッチは非導通状態となり前記逆バイアス信号線
がハイインピーダンス状態となることを特徴とする有機
EL素子を用いた表示装置。
3. A display device using an organic EL element, comprising: a reverse bias transistor that forms a voltage path for applying a voltage in a direction opposite to the direction of light emission to the organic EL element; A reverse bias signal line connected via the reverse bias transistor; a voltage source for applying a reverse bias voltage; and a switch between the voltage source and the reverse bias signal line. The switch is conductive during the period when the transistor is conductive and the voltage source is applied to the organic EL element, and when the reverse bias transistor is non-conductive, the switch is non-conductive and the reverse bias signal is applied. A display device using an organic EL element, wherein the line is in a high impedance state.
【請求項4】 請求項1もしくは請求項3記載の表示装
置と、復調部と、アンテナと、ボタンとを具備すること
を特徴とする携帯情報端末。
4. A mobile information terminal comprising the display device according to claim 1 or 3, a demodulation section, an antenna, and a button.
JP2001348414A 2001-11-14 2001-11-14 Active matrix type display device using organic el element and its driving method, and portable information terminal Pending JP2003150110A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001348414A JP2003150110A (en) 2001-11-14 2001-11-14 Active matrix type display device using organic el element and its driving method, and portable information terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001348414A JP2003150110A (en) 2001-11-14 2001-11-14 Active matrix type display device using organic el element and its driving method, and portable information terminal

Publications (1)

Publication Number Publication Date
JP2003150110A true JP2003150110A (en) 2003-05-23

Family

ID=19161237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001348414A Pending JP2003150110A (en) 2001-11-14 2001-11-14 Active matrix type display device using organic el element and its driving method, and portable information terminal

Country Status (1)

Country Link
JP (1) JP2003150110A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004109718A (en) * 2002-09-20 2004-04-08 Hitachi Ltd Image display device
JP2004117921A (en) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Electroluminescence display device and method for driving electroluminescence display device
JP2004361737A (en) * 2003-06-05 2004-12-24 Nippon Hoso Kyokai <Nhk> Organic light emitting diode driving circuit and display device using the same
JP2005202372A (en) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd Display device and driving method therefor
JP2006119212A (en) * 2004-10-19 2006-05-11 Mitsubishi Electric Corp Electronic device
JP2007322795A (en) * 2006-06-01 2007-12-13 Nippon Hoso Kyokai <Nhk> Light emitting diode drive circuit and display device using the same
US8217865B2 (en) 2004-07-23 2012-07-10 Sony Corporation Display apparatus and driving method for the same
US8259042B2 (en) 2005-11-25 2012-09-04 Sony Corporation Varying the peak luminance of a display panel with comparison of the mean gradation value of a current frame and mean gradation values averaged over a period of several frames
JP2013101401A (en) * 2008-05-29 2013-05-23 Panasonic Corp Display device and driving method for the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004109718A (en) * 2002-09-20 2004-04-08 Hitachi Ltd Image display device
JP2004117921A (en) * 2002-09-26 2004-04-15 Toshiba Matsushita Display Technology Co Ltd Electroluminescence display device and method for driving electroluminescence display device
JP2004361737A (en) * 2003-06-05 2004-12-24 Nippon Hoso Kyokai <Nhk> Organic light emitting diode driving circuit and display device using the same
JP2005202372A (en) * 2003-12-19 2005-07-28 Semiconductor Energy Lab Co Ltd Display device and driving method therefor
US8217865B2 (en) 2004-07-23 2012-07-10 Sony Corporation Display apparatus and driving method for the same
JP2006119212A (en) * 2004-10-19 2006-05-11 Mitsubishi Electric Corp Electronic device
US8259042B2 (en) 2005-11-25 2012-09-04 Sony Corporation Varying the peak luminance of a display panel with comparison of the mean gradation value of a current frame and mean gradation values averaged over a period of several frames
JP2007322795A (en) * 2006-06-01 2007-12-13 Nippon Hoso Kyokai <Nhk> Light emitting diode drive circuit and display device using the same
JP2013101401A (en) * 2008-05-29 2013-05-23 Panasonic Corp Display device and driving method for the same

Similar Documents

Publication Publication Date Title
JP4213376B2 (en) Active matrix display device, driving method thereof, and portable information terminal
CN100589162C (en) EL display device, drive circuit for EL display device, and image display device
JP5636147B2 (en) Active matrix display device
US8531361B2 (en) Organic light emitting diode display and method of driving the same
US7123220B2 (en) Self-luminous display device
KR101202040B1 (en) Organic light emitting diode display and driving method thereof
US20040179005A1 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2003195808A (en) Display device using organic el element and its driving method, and portable information terminal
JP2003330415A (en) Image display device
JP2005345992A (en) Display device
JP2004102278A (en) Driving circuit and driving method for light emitting device
JPWO2002077958A1 (en) Driver circuit for active matrix light emitting device
US7463224B2 (en) Light emitting device and display device
JP5589250B2 (en) Active matrix display device
JP2006030516A (en) Display device and driving method thereof
TW200534217A (en) Data line driving circuit, electro-optic device, and electronic apparatus
JP4540903B2 (en) Active matrix display device
CN111435586A (en) Display device and method of driving display panel
JP5470668B2 (en) Active matrix display device
JP2003108065A (en) Active matrix type display device and its driving method
WO2007027534A1 (en) Active matrix-type display device
US20040145597A1 (en) Driving method for electro-optical device, electro-optical device, and electronic apparatus
JP2003150110A (en) Active matrix type display device using organic el element and its driving method, and portable information terminal
JP2003150108A (en) Active matrix substrate and method for driving current controlled type light emitting element using the same
JP4149494B2 (en) Active matrix display device.