JP2003133871A - 可変利得増幅回路 - Google Patents

Abstract

(57)【要約】 【課題】ゲインの変化に応じた出力の同相電圧の変化を
抑止でき、従来に比べて周波数特性を向上させることが
できる可変利得増幅回路を提供する。 【解決手段】入力信号Ｓ１に応じて電流Ｉ１３と電流Ｉ
１３’の差動電流が変化し、これに応じて電流Ｉ１１と
電流Ｉ１２との差動電流も変化して、ノードＮ１−ノー
ドＮ２間の差動電圧ｖ１３が変化する。入力信号Ｓ１に
対する差動電圧ｖ１３のゲインは、電流変換回路２およ
び電流変換回路３の電流変換ゲインに応じて可変され
る。この電流変換ゲインが入力信号Ｓ２に応じて変化す
ると、この変化に対しノードＮ１およびノードＮ２の電
圧が一定となる方向に、ノードＮ１’およびノードＮ
２’の電圧が調節される。電圧調節回路１はノードＮ１
およびノードＮ２の電圧を抵抗Ｒ１１および抵抗Ｒ１２
を介して調節するので、電圧調節回路４の出力容量によ
る周波数特性の悪化を軽減できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力信号に応じて
利得を変化させることが可能な可変利得増幅回路に関す
るものである。

【０００２】

【従来の技術】図５は、従来の可変利得増幅回路の一例
を示す概略的な回路図である。図５において、符号Ｑ１
〜符号Ｑ６はｎｐｎトランジスタを、符号Ｒ１〜符号Ｒ
３は抵抗を、符号ＳＣ１および符号ＳＣ２は定電流回路
を、符号Ｔ１〜符号Ｔ３および符号Ｔ１’〜符号Ｔ３’
は端子をそれぞれ示す。

【０００３】ｎｐｎトランジスタＱ１のベースは端子Ｔ
１に接続され、エミッタは定電流回路ＳＣ１を介して基
準電位ＧＮＤに接続される。ｎｐｎトランジスタＱ２の
ベースは端子Ｔ１’に接続され、エミッタは定電流回路
ＳＣ２を介して基準電位ＧＮＤに接続される。またｎｐ
ｎトランジスタＱ１およびｎｐｎトランジスタＱ２のエ
ミッタ間には、抵抗Ｒ３が接続される。

【０００４】ｎｐｎトランジスタＱ３およびｎｐｎトラ
ンジスタＱ４のエミッタは、互いに共通に接続されると
ともに、ｎｐｎトランジスタＱ１のコレクタに接続され
る。また、ｎｐｎトランジスタＱ３のベースは端子Ｔ２
に、ｎｐｎトランジスタＱ４のベースは端子Ｔ２’にそ
れぞれ接続される。ｎｐｎトランジスタＱ５およびｎｐ
ｎトランジスタＱ６のエミッタは、互いに共通に接続さ
れるとともに、ｎｐｎトランジスタＱ２のコレクタに接
続される。また、ｎｐｎトランジスタＱ５のベースは端
子Ｔ２’に、ｎｐｎトランジスタＱ６のベースは端子Ｔ
２にそれぞれ接続される。

【０００５】ｎｐｎトランジスタＱ３のコレクタは、抵
抗Ｒ１を介して電源Ｖｃｃに接続されるとともに、端子
Ｔ３に接続される。ｎｐｎトランジスタＱ６のコレクタ
は、抵抗Ｒ２を介して電源Ｖｃｃに接続されるととも
に、端子Ｔ３’に接続される。ｎｐｎトランジスタＱ４
およびｎｐｎトランジスタＱ５のコレクタは、ともに電
源Ｖｃｃに接続される。

【０００６】上述した構成を有する図５の可変利得増幅
回路によれば、端子Ｔ１−端子Ｔ１’間に入力される差
動電圧ｖ１が、あるゲインＧ１で増幅され、差動電圧ｖ
３として端子Ｔ３−端子Ｔ３’から出力される。このゲ
インＧ１は、端子Ｔ２−端子Ｔ２’間に入力される差動
電圧ｖ２に応じて可変される。

【０００７】まず、ゲインＧ１と差動電圧ｖ２の関係に
ついて説明する。抵抗Ｒ１に流れる電流Ｉ１は、ｎｐｎ
トランジスタＱ３およびｎｐｎトランジスタＱ４のトラ
ンジスタ対からなる差動増幅回路が非飽和領域で動作す
る場合、以下の式で近似される。

【０００８】

【数１】 Ｉ1＝Ｉ3／｛１＋ｅｘｐ（−ｖ2／ＶＴ）｝ ＝Ｉ3×Ａ（ｖ2） …（１） ただし、 ＶＴ＝ｋＴ／ｑ …（２） Ａ（ｖ2）＝１／｛１＋ｅｘｐ（−ｖ2／ＶＴ）｝ …（３）

【０００９】式（１）の符号ＶＴはトランジスタの熱電
圧を示し、ボルツマン定数ｋ、トランジスタ接合部の温
度Ｔ、電子の電荷ｑによって式（２）のように表され
る。抵抗Ｒ２に流れる電流Ｉ２も、式（１）と同様に以
下の式で近似される。

【００１０】

【数２】Ｉ2＝Ｉ3’×Ａ（ｖ2） …（４）

【００１１】また、定電流回路ＳＣ１および定電流回路
ＳＣ２に等しい電流Ｉｓｃが流れるものとすると、ｎｐ
ｎトランジスタＱ１のコレクタ電流Ｉ３およびｎｐｎト
ランジスタＱ２のコレクタ電流Ｉ３’は以下の式に近似
される。

【００１２】

【数３】Ｉ3＝Ｉsc＋Ｉe …（５） Ｉ3’＝Ｉsc−Ｉe …（６）

【００１３】ただし、符号Ｉｅは抵抗Ｒ３に流れる電流
を示す。また、ｎｐｎトランジスタＱ１のベース−エミ
ッタ間電圧Ｖｂｅ１、ｎｐｎトランジスタＱ２のベース
−エミッタ間電圧Ｖｂｅ２、抵抗Ｒ３の抵抗値ｒ３によ
って、差動電圧ｖ１は次式のように表される。

【００１４】

【数４】ｖ1＝Ｖbe1＋ｒ3×Ｉe−Ｖbe2 …（７）

【００１５】抵抗Ｒ１および抵抗Ｒ２が等しい抵抗値ｒ
１を有するものとすると、差動電圧ｖ３は次式のように
表される。

【００１６】

【数５】ｖ3＝（Ｉ2−Ｉ1）×ｒ1 …（８）

【００１７】ここで、差動電圧ｖ１が電圧Δｖ１だけ変
化した場合について考える。この場合、ベース−エミッ
タ間電圧Ｖｂｅ１およびベース−エミッタ間電圧Ｖｂｅ
２の電圧変化が電圧Δｖ１に比べて微小であるとする
と、電圧Δｖ１は次式のように表される。

【００１８】

【数６】Δｖ1＝ｒ3×ΔＩe …（９）

【００１９】ただし、符号ΔＩｅは電圧Δｖ１の変化に
応じた電流Ｉｅの変化分を表す。また、電流Ｉ３の変化
分ΔＩ３および電流Ｉ３’の変化分ΔＩ３’は次式のよ
うに表される。

【００２０】

【数７】ΔＩ3＝ΔＩe ＝Δｖ1／ｒ3 …（１０） ΔＩ3’＝−ΔＩe ＝−Δｖ1／ｒ3 …（１１）

【００２１】式（１０）および式（１１）により、電流
Ｉ１の変化分ΔＩ１および電流Ｉ２の変化分ΔＩ２は次
式のように表される。

【００２２】

【数８】ΔＩ1＝ΔＩ3×Ａ（ｖ2） ＝Δｖ1×Ａ（ｖ2）／ｒ3 …（１２） ΔＩ2＝ΔＩ3’×Ａ（ｖ2） ＝−Δｖ1×Ａ（ｖ2）／ｒ3 …（１３）

【００２３】式（８）、式（１２）および式（１３）に
より、差動電圧ｖ３の変化分Δｖ３は次式のように表さ
れる。

【００２４】

【数９】Δｖ3＝（ΔＩ2−ΔＩ1）×ｒ1 ＝−２Δｖ1×Ａ（ｖ2）×ｒ1／ｒ3 ＝Ｇ1×Δｖ1 …（１４） ただし、 Ｇ1＝−２Ａ（ｖ2）×ｒ1／ｒ3 …（１５）

【００２５】したがって、式（１５）に示すように、図
５に示す可変利得増幅回路１０のゲインＧ１は、差動電
圧ｖ２に応じて変化させることが可能である。

【００２６】ところで、電源Ｖｃｃに対する端子Ｔ３の
電圧降下Ｖｔ３、および電源Ｖｃｃに対する端子Ｔ３’
の電圧降下Ｖｔ３’は、上述した式を用いて次のように
表される。

【００２７】

【数１０】 Ｖt3＝ｒ1×Ｉ1 ＝Ｉsc×ｒ1×Ａ（ｖ2）＋Ｉe×ｒ1×Ａ（ｖ2） …（１６） Ｖt3’＝ｒ1×Ｉ2 ＝Ｉsc×ｒ1×Ａ（ｖ2）−Ｉe×ｒ1×Ａ（ｖ2） …（１７）

【００２８】式（１６）および式（１７）において、第
２項目は差動電圧ｖ１の変化に応じて変動する項（電流
Ｉｅ）を含んだ信号成分を示し、第１項目は差動電圧ｖ
１の変化に依らず一定な同相成分を示す。また、この同
相成分は、差動電圧ｖ２に応じて変化する。したがっ
て、可変利得増幅回路のゲインを変化させるために差動
電圧ｖ２を変化させると、これに応じて出力の同相電圧
も変化してしまう。差動電圧ｖ３を受ける次段の回路に
おいて許容可能な同相電圧の範囲には当然ながら制限が
あるので、同相電圧がこの範囲に収まるように差動電圧
ｖ３やゲインＧ１のダイナミックレンジを制限する必要
がある。

【００２９】図５に示す可変利得増幅回路１０のこのよ
うな問題点を解決する回路として、例えば図６に示すよ
うな回路が知られている。図５と図６の同一符号は同一
の構成要素を示し、また、図６において符号Ｑ７〜符号
Ｑ１０はｎｐｎトランジスタを、符号ＳＣ３は定電流回
路をそれぞれ示す。

【００３０】ｎｐｎトランジスタＱ７〜ｎｐｎトランジ
スタＱ１０のエミッタは、互いに共通に接続されるとと
もに、定電流回路ＳＣ３を介して基準電位ＧＮＤに接続
される。また、ｎｐｎトランジスタＱ７およびｎｐｎト
ランジスタＱ８のベースは端子Ｔ２に接続され、コレク
タは電源Ｖｃｃに接続される。ｎｐｎトランジスタＱ９
のベースは端子Ｔ２’に接続され、コレクタはｎｐｎト
ランジスタＱ３のコレクタに接続される。ｎｐｎトラン
ジスタＱ１０のベースは端子Ｔ２’に接続され、コレク
タはｎｐｎトランジスタＱ６のコレクタに接続される。

【００３１】図６に示す可変利得増幅回路１１におい
て、定電流回路ＳＣ３に定電流回路ＳＣ１および定電流
回路ＳＣ２と同じ電流Ｉｓｃが流れるものとすると、ｎ
ｐｎトランジスタＱ９のコレクタ電流Ｉ４およびｎｐｎ
トランジスタＱ１０のコレクタ電流Ｉ５は次式のように
表される。

【００３２】

【数１１】 Ｉ4＝Ｉ5＝Ｉsc×Ａ’（ｖ2） …（１８） ただし、 Ａ’（ｖ2）＝１／｛１＋ｅｘｐ（ｖ2／ＶＴ）｝ …（１９）

【００３３】また、差動電圧ｖ３は次式のように表され
る。

【００３４】

【数１２】 ｖ3＝（Ｉ2＋Ｉ5−Ｉ1−Ｉ4）×ｒ1 …（２０）

【００３５】電流Ｉ４および電流Ｉ５は差動電圧ｖ１に
依らず一定なので、差動電圧ｖ１の変化分Δｖ１に対す
る差動電圧ｖ３の変化分Δｖ３は式（１４）と同じにな
り、ゲインＧ１は式（１５）同じになる。したがって、
図６に示す可変利得増幅回路１１においても、図５と同
様に、差動電圧ｖ２に応じてゲインＧ１を変化させるこ
とが可能である。また、電源Ｖｃｃに対する端子Ｔ３の
電圧降下Ｖｔ３、および電源Ｖｃｃに対する端子Ｔ３の
電圧降下Ｖｔ３’は次式のように表される。

【００３６】

【数１３】 Ｖt3＝ｒ1×（Ｉ1＋Ｉ4） ＝Ｉsc×ｒ1×｛Ａ（ｖ2）＋Ａ’（ｖ2）｝＋Ｉe×ｒ1×Ａ（ｖ2） ＝Ｉsc×ｒ1＋Ｉe×ｒ1×Ａ（ｖ2） …（２１） Ｖt3’＝ｒ1×（Ｉ2＋Ｉ5） ＝Ｉsc×ｒ1×｛Ａ（ｖ2）＋Ａ’（ｖ2）｝−Ｉe×ｒ1×Ａ（ｖ2） ＝Ｉsc×ｒ1−Ｉe×ｒ1×Ａ（ｖ2） …（２２）

【００３７】式（２１）および式（２２）において、第
２項目は差動電圧ｖ１の変化に応じて変動する信号成分
を示し、第１項目は差動電圧ｖ１の変化によらず一定な
同相成分を示す。この同相成分は、式（１６）および式
（１７）とは異なり、差動電圧ｖ２に応じて変化しな
い。したがって、ゲインＧ１に依らず出力の同相電圧が
一定となり、図５に示す可変利得増幅回路１０の問題点
が解決される。

【００３８】

【発明が解決しようとする課題】しかしながら、図６に
示す可変利得増幅回路１１においては、差動電圧ｖ３の
出力端子に対して、ｎｐｎトランジスタＱ３およびｎｐ
ｎトランジスタＱ６のコレクタ容量だけでなく、ｎｐｎ
トランジスタＱ９およびｎｐｎトランジスタＱ１０のコ
レクタ容量も付加されてしまうので、図５に示す可変利
得増幅回路１０に比べて周波数特性が悪化してしまうと
いう問題があった。

【００３９】本発明はかかる事情に鑑みてなされたもの
であり、その目的は、ゲインを変化させることによる出
力の同相電圧の変動を防止でき、従来に比べて周波数特
性を向上させることができる可変利得増幅回路を提供す
ることにある。

【００４０】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の可変利得増幅回路は、第１の入力信号に応
じた差動電流である第１の電流および第２の電流を出力
する差動電流出力回路と、第２の入力信号に応じた電流
変換率で上記第１の電流を第３の電流に変換して第１の
ノードに出力する第１の電流変換回路と、上記第２の入
力信号に応じた電流変換率で上記第２の電流を第４の電
流に変換して第２のノードに出力する第２の電流変換回
路と、上記第１のノードと第３のノードとの間に接続さ
れた第１の負荷抵抗と、上記第２のノードと上記第３の
ノードとの間に接続された第２の負荷抵抗と、電圧供給
端子と上記第３のノードとの間に接続された調整抵抗を
有し、上記第２の信号の変化に応じて上記第１のノード
および上記第２のノードの電圧が変化しないように上記
第３のノードに上記第２の入力信号に応じた電流を出力
する電圧調節回路とを有する。

【００４１】本発明の可変利得増幅回路においては、上
記第１の入力信号に応じて上記第１の電流と上記第２の
電流との差動電流が変化し、これに応じて、上記第３の
電流と上記第４の電流との差動電流も変化して、上記第
１の負荷抵抗および上記第２の負荷抵抗による電圧降下
が変化し、そして上記第１のノードと上記第２のノード
との間の差動電圧が変化する。上記第１の入力信号に対
する当該差動電圧のゲインは、上記第１の電流変換回路
および上記第２の電流変換回路の電流変換率（電流変換
ゲイン）に応じて変化する。当該電流変換ゲインが上記
第２の入力信号に応じて変化すると、上記電圧調節回路
において、この変化に対して上記第１のノードおよび上
記第２のノードの電圧が一定となるように、上記第３の
ノードに供給される電流が上記第２の入力信号に応じて
制御される。従って、上記第１の入力信号に対する上記
差動電圧のゲインを変化させた場合における上記第１の
ノードおよび上記第２のノードの電圧変動が抑制され
る。また、上記電圧調節回路は、上記第１のノードおよ
び上記第２のノードの電圧を上記第１の負荷抵抗および
上記第２の負荷抵抗を介して調節するので、上記電圧調
節回路の出力容量に起因する周波数特性の悪化が軽減さ
れる。

【００４２】また、上記電圧調節回路は、差動信号であ
る上記第２の入力信号がそれぞれ供給される一対の差動
トランジスタを有し、その一方のトランジスタが上記第
３のノードに対して上記第２の入力信号に応じた電流を
供給する構成でもよい。

【００４３】また、上記第１の電流変換回路は、差動信
号である上記第２の入力信号がそれぞれ供給される一対
の差動トランジスタを有し、その一方のトランジスタが
上記第１のノードに対して上記第３の電流を供給し、上
記第２の電流変換回路は、差動信号である上記第２の入
力信号がそれぞれ供給される一対の差動トランジスタを
有し、その一方のトランジスタが上記第２のノードに対
して上記第４の電流を供給する構成でもよい。

【００４４】更には、上記差動電流出力回路は、差動信
号である上記第１の入力信号がそれぞれ供給される一対
の差動トランジスタと、上記差動トランジスタ対の間に
接続された抵抗とを有し、上記差動トランジスタ対のそ
れぞれのトランジスタが上記第１の電流および上記第２
の電流を上記第１の電流変換回路および上記第２の電流
変換回路にそれぞれ供給する構成でもよい。

【００４５】

【発明の実施の形態】＜第１の実施形態＞本発明の第１
の実施形態について、図１を参照して説明する。図１
は、本発明の第１の実施形態に係る可変利得増幅回路の
一構成例を示す、概略的なブロック図である。図１にお
いて、符号１は差動電流出力回路を、符号２および符号
３は電流変換回路を、符号４は電圧調節回路を、符号Ｒ
１１および符号Ｒ１２は抵抗を、符号Ｔ１３および符号
Ｔ１３’は端子をそれぞれ示す。

【００４６】差動電流出力回路１は、入力信号Ｓ１に応
じた差動電流である電流Ｉ１３および電流Ｉ１３’を出
力する。電流変換回路２は、差動電流出力回路１から出
力される電流Ｉ１３を電流Ｉ１１に変換してノードＮ１
から出力するとともに、入力信号Ｓ２に応じてこの電流
変換ゲインを変化させる。電流変換回路３は、差動電流
出力回路１から出力される電流Ｉ１３’を電流Ｉ１２に
変換してノードＮ２から出力するとともに、入力信号Ｓ
２に応じてこの電流変換ゲインを変化させる。

【００４７】抵抗Ｒ１１は、電流変換回路２の出力ノー
ドＮ１と、電圧調節回路４の出力ノードＮ１’との間に
接続される。抵抗Ｒ１２は、電流変換回路３の出力ノー
ドＮ２と、電圧調節回路４の出力ノードＮ２’との間に
接続される。端子Ｔ１３はノードＮ１に、端子Ｔ１３’
はノードＮ２にそれぞれ接続される。

【００４８】電圧調節回路４は、入力信号Ｓ２の変化に
対してノードＮ１およびノードＮ２の電圧が一定となる
方向に、ノードＮ１’およびノードＮ２’の電圧をそれ
ぞれ調節する。

【００４９】上述した構成を有する図１の可変利得増幅
回路１００において、例えば電流変換回路２および電流
変換回路３が等しい電流変換ゲインＫを有し、抵抗Ｒ１
１および抵抗Ｒ１２が等しい抵抗値ｒ１１を有するもの
とすると、端子Ｔ１３−端子Ｔ１３’間の差動電圧ｖ１
３は次式のように表される。

【００５０】

【数１４】ｖ13＝Ｋ×（Ｉ13’−Ｉ13）×ｒ11 ＝Ｋ×Ｉd1×ｒ11 …（２３）

【００５１】ただし、符号Ｉｄ１は差動電流出力回路１
から出力される差動電流を示す。式（２３）において、
差動電流Ｉｄ１は入力信号Ｓ１に応じて変化するので、
差動電圧ｖ１３は入力信号Ｓ１に応じて変化する。例え
ば、差動電流Ｉｄ１が入力信号Ｓ１に比例するものとす
ると、入力信号Ｓ１に対する差動電圧ｖ１３のゲインは
（Ｋ×ｒ１１）に比例する。電流変換ゲインは入力信号
Ｓ２に応じて変化するので、図１に示す可変利得増幅回
路１００のゲインは入力信号Ｓ２に応じて変化する。

【００５２】一方、入力信号Ｓ１の周期的変化に対する
電流Ｉ１３および電流Ｉ１３’の平均値を電流Ｉ１３ａ
とすると、この電流Ｉ１３ａによる抵抗Ｒ１１および抵
抗Ｒ１２の電圧降下Ｖｒ１は、次式のように表される。

【００５３】

【数１５】Ｖr1＝ｒ11×Ｋ×Ｉ13a …（２４）

【００５４】式（２４）に示すように、電圧降下Ｖｒ１
は電流変換ゲインＫに応じて変化するため、ノードＮ
１’およびノードＮ２’の電圧が一定であると、ノード
Ｎ１およびノードＮ２の電圧は入力信号Ｓ２に応じて変
化する。一方、電圧調節回路４において、このような抵
抗Ｒ１および抵抗Ｒ２の電圧降下によるノードＮ１およ
びノードＮ２の電圧変動が相殺されるように、ノードＮ
１’およびノードＮ２’の電圧が調節されるので、図１
に示す可変利得増幅回路１００においては、入力信号Ｓ
２の変化に依らず、端子Ｔ１３および端子Ｔ１３’の同
相電圧を一定に保つことができる。

【００５５】また、電圧調節回路４の出力ノードＮ１’
および出力ノードＮ２’は端子Ｔ１３および端子Ｔ１
３’と直接接続されておらず、抵抗Ｒ１１または抵抗Ｒ
１２を介して接続されているので、電圧調節回路４の出
力ノードに容量成分が発生している場合でも、この容量
成分による周波数特性の悪化を軽減することができる。

【００５６】なお、図１の例においては、抵抗Ｒ１１お
よび抵抗Ｒ１２の電圧降下に対してノードＮ１’および
ノードＮ２’の電圧をそれぞれ個別に調節しているが、
例えば式（２４）に示すように入力信号Ｓ２の変化に対
する抵抗Ｒ１１および抵抗Ｒ１２の電圧降下が等しい場
合には、ノードＮ１’およびノードＮ２’を共通に接続
して、このノードの電圧を調節しても良い。

【００５７】＜第２の実施形態＞次に、本発明の第２の
実施形態について、図２〜図４を参照して説明する。第
２の実施形態においては、上述した第１の実施形態の構
成がより具体化される。

【００５８】図２は、本発明の第２の実施形態に係る可
変利得増幅回路の一構成例を示す、概略的な回路図であ
る。図１と図２の同一符号は、同一の構成要素を示す。
また、図２において、符号Ｑ１１〜符号Ｑ１８はｎｐｎ
トランジスタを、符号Ｒ１１〜符号Ｒ１４は抵抗を、符
号ＳＣ１１〜ＳＣ１３は定電流回路を、符号Ｔ１１、符
号Ｔ１１’、符号Ｔ１２、符号Ｔ１２’、端子Ｔ１３、
端子Ｔ１３’は端子をそれぞれ示す。

【００５９】ｎｐｎトランジスタＱ１１のベースは端子
Ｔ１１に接続され、エミッタは定電流回路ＳＣ１１を介
して基準電位ＧＮＤに接続される。ｎｐｎトランジスタ
Ｑ１２のベースは端子Ｔ１１’に接続され、エミッタは
定電流回路ＳＣ１２を介して基準電位ＧＮＤに接続され
る。またｎｐｎトランジスタＱ１１およびｎｐｎトラン
ジスタＱ１２のエミッタ間には、抵抗Ｒ１３が接続され
る。

【００６０】ｎｐｎトランジスタＱ１３およびｎｐｎト
ランジスタＱ１４のエミッタは、互いに共通に接続され
るとともに、ｎｐｎトランジスタＱ１１のコレクタに接
続される。また、ｎｐｎトランジスタＱ１３のベースは
端子Ｔ１２に、ｎｐｎトランジスタＱ１４のベースは端
子Ｔ１２’にそれぞれ接続される。ｎｐｎトランジスタ
Ｑ１５およびｎｐｎトランジスタＱ１６のエミッタは、
互いに共通に接続されるとともに、ｎｐｎトランジスタ
Ｑ１２のコレクタに接続される。また、ｎｐｎトランジ
スタＱ１５のベースは端子Ｔ１２’に、ｎｐｎトランジ
スタＱ１６のベースは端子Ｔ１２にそれぞれ接続され
る。

【００６１】ｎｐｎトランジスタＱ１３のコレクタは、
端子Ｔ１３に接続されるとともに、抵抗Ｒ１１を介して
ｎｐｎトランジスタＱ１８のコレクタに接続される。ｎ
ｐｎトランジスタＱ１６のコレクタは、端子Ｔ１３’に
接続されるとともに、抵抗Ｒ１２を介してｎｐｎトラン
ジスタＱ１８のコレクタに接続される。ｎｐｎトランジ
スタＱ１４およびｎｐｎトランジスタＱ１５のコレクタ
は、ともに電源Ｖｃｃに接続される。

【００６２】ｎｐｎトランジスタＱ１７およびｎｐｎト
ランジスタＱ１８のエミッタは互いに共通に接続され、
定電流回路ＳＣ１３を介して基準電位ＧＮＤに接続され
る。また、ｎｐｎトランジスタＱ１７のベースは端子Ｔ
１２に接続され、コレクタは電源Ｖｃｃに接続される。
ｎｐｎトランジスタＱ１８のベースは端子Ｔ１２’に接
続され、コレクタは抵抗Ｒ１４を介して電源Ｖｃｃに接
続される。

【００６３】上述した構成を有する図２の可変利得増幅
回路１０１によれば、端子Ｔ１１−端子Ｔ１１’間に入
力される差動電圧ｖ１１が、あるゲインＧ１１で増幅さ
れ、差動電圧ｖ１３として端子Ｔ１３−端子Ｔ１３’か
ら出力される。このゲインＧ１１は、端子Ｔ１２−端子
Ｔ１２’間に入力される差動電圧ｖ１２に応じて可変さ
れる。

【００６４】まず、ゲインＧ１１と差動電圧ｖ１２の関
係について説明する。抵抗Ｒ１１に流れる電流Ｉ１１
は、ｎｐｎトランジスタＱ１３およびｎｐｎトランジス
タＱ１４のトランジスタ対からなる差動増幅回路が非飽
和領域で動作する場合、以下の式で近似される。

【００６５】

【数１６】 Ｉ11＝Ｉ13／｛１＋ｅｘｐ（−ｖ12／ＶＴ）｝ ＝Ｉ13×Ａ（ｖ12） …（２５）

【００６６】抵抗Ｒ１２に流れる電流Ｉ１２も、式（２
５）と同様に以下の式で近似される。

【００６７】

【数１７】Ｉ12＝Ｉ13’×Ａ（ｖ12） …（２６）

【００６８】また、定電流回路ＳＣ１１および定電流回
路ＳＣ１２に等しい電流Ｉｓｃ１が流れるものとする
と、ｎｐｎトランジスタＱ１１のコレクタ電流Ｉ１３お
よびｎｐｎトランジスタＱ１２のコレクタ電流Ｉ１３’
は以下の式に近似される。

【００６９】

【数１８】Ｉ13＝Ｉsc1＋Ｉe1 …（２７） Ｉ13’＝Ｉsc1−Ｉe1 …（２８）

【００７０】ただし、符号Ｉｅ１は抵抗Ｒ１３に流れる
電流を示す。また、ｎｐｎトランジスタＱ１１のベース
−エミッタ間電圧Ｖｂｅ１１、ｎｐｎトランジスタＱ１
２のベース−エミッタ間電圧Ｖｂｅ１２、抵抗Ｒ１３の
抵抗値ｒ１３によって、差動電圧ｖ１１は次式のように
表される。

【００７１】

【数１９】 ｖ11＝Ｖbe11＋ｒ13×Ｉe1−Ｖbe12 …（２９）

【００７２】抵抗Ｒ１１および抵抗Ｒ１２が等しい抵抗
値ｒ１１を有するものとすると、差動電圧ｖ１３は次式
のように表される。

【００７３】

【数２０】ｖ13＝（Ｉ12−Ｉ11）×ｒ11 …（３０）

【００７４】ここで、差動電圧ｖ１１が電圧Δｖ１１だ
け変化した場合について考える。この場合、ベース−エ
ミッタ間電圧Ｖｂｅ１１およびベース−エミッタ間電圧
Ｖｂｅ１２の変化が電圧Δｖ１１に比べて微小であると
すると、電圧Δｖ１１は次式のように表される。

【００７５】

【数２１】Δｖ11＝ｒ13×ΔＩe1 …（３１）

【００７６】ただし、符号ΔＩｅ１は電圧Δｖ１１の変
化に応じた電流Ｉｅ１の変化分を表す。また、電流Ｉ１
３の変化分ΔＩ１３および電流Ｉ１３’の変化分ΔＩ１
３’は次式のように表される。

【００７７】

【数２２】ΔＩ13＝ΔＩe1 ＝Δｖ11／ｒ13 …（３２） ΔＩ13’＝−ΔＩe1 ＝−Δｖ11／ｒ13 …（３３）

【００７８】式（３２）および式（３３）により、電流
Ｉ１１の変化分ΔＩ１１および電流Ｉ１２の変化分ΔＩ
１２は次式のように表される。

【００７９】

【数２３】ΔＩ11＝ΔＩ13×Ａ（ｖ12） ＝Δｖ11×Ａ（ｖ12）／ｒ13 …（３４） ΔＩ12＝ΔＩ13’×Ａ（ｖ12） ＝−Δｖ11×Ａ（ｖ12）／ｒ13 …（３５）

【００８０】式（３０）、式（３３）および式（３４）
により、差動電圧ｖ１３の変化分Δｖ１３は次式のよう
に表される。

【００８１】

【数２４】Δｖ13＝（ΔＩ11−ΔＩ12）×ｒ11 ＝−２Δｖ11×Ａ（ｖ12）×ｒ11／ｒ13 ＝Ｇ11×Δｖ11 …（３６） ただし、 Ｇ11＝−２Ａ（ｖ12）×ｒ11／ｒ13 …（３７）

【００８２】したがって、式（３７）に示すように、図
２に示す可変利得増幅回路１０１のゲインＧ１１は、差
動電圧ｖ１２に応じて変化させることが可能である。

【００８３】ところで、ｎｐｎトランジスタＱ１８のコ
レクタ電流Ｉ１４は、電流Ｉ１１および電流Ｉ１２と同
様に以下の式で近似される。

【００８４】

【数２５】 Ｉ14＝Ｉsc3／｛１＋ｅｘｐ（ｖ12／ＶＴ）｝ ＝Ｉsc3×Ａ’（ｖ12） …（３８）

【００８５】ただし、符号Ｉｓｃ３は定電流回路ＳＣ１
３の電流を示す。したがって、電源Ｖｃｃに対するノー
ドＮ１’の電圧降下Ｖｎ１’は次式で表される。

【００８６】

【数２６】 Ｖn1’＝（Ｉ14＋Ｉ11＋Ｉ12）×ｒ14 …（３９） ＝｛Ｉsc3×Ａ’（ｖ12）＋２Ｉsc1×Ａ（ｖ12）｝×ｒ14 …（４０）

【００８７】ただし、符号ｒ１４は抵抗Ｒ１４の抵抗値
を示す。式（２５）、式（２７）および式（４０）よ
り、電源Ｖｃｃに対するノードＮ１の電圧降下Ｖｎ１は
次式で表される。

【００８８】

【数２７】 Ｖn1＝Ｖn1’＋Ｉ11×ｒ11 ＝Ｖn1’＋（Ｉsc1＋Ｉe1）×Ａ（ｖ12）×ｒ11 ＝Ｂ×Ａ’（ｖ12）＋Ｃ×Ａ（ｖ12）＋Ｉe1×Ａ（ｖ12）×ｒ11 …（４１） ただし、 Ｂ＝ｒ14×Ｉsc3 …（４２） Ｃ＝（２×ｒ14＋ｒ11）×Ｉsc1 …（４３)

【００８９】また、式（２６）、式（２８）および式
（４０）より、電源Ｖｃｃに対するノードＮ２の電圧降
下Ｖｎ２は次式で表される。

【００９０】

【数２８】 Ｖn2＝Ｖn1’＋Ｉ12×ｒ11 ＝Ｖn1’＋（Ｉsc1−Ｉe1）×Ａ（ｖ12）×ｒ11 ＝Ｂ×Ａ’（ｖ12）＋Ｃ×Ａ（ｖ12）−Ｉe1×Ａ（ｖ12）×ｒ11 …（４４）

【００９１】式（４１）および式（４４）において、第
３項目は差動電圧ｖ１１の変化に応じて変動する項（電
流Ｉｅ１）を含んだ信号成分を示し、第１項目および第
２項目は差動電圧ｖ１１の変化によらず一定な同相成分
Ｖ１１ｃを示す。この第１項目および第２項目において
Ｂ＝Ｃが成立するものとすると、この同相成分Ｖ１１ｃ
は次式のように表される。

【００９２】

【数２９】 Ｖ11c ＝Ｂ×｛Ａ’（ｖ12）＋Ａ（ｖ12）｝ ＝Ｂ …（４５）

【００９３】式（４５）から分かるように、同相成分Ｖ
１１ｃが差動電圧ｖ１２に依らず一定となる。またこの
場合、Ｂ＝Ｃの条件から次式の関係が成立する。

【００９４】

【数３０】 Ｉsc3 ×ｒ14＝（２×ｒ14＋ｒ11）×Ｉsc1 Ｉsc3 ＝（２＋ｒ11／ｒ14）×Ｉsc1 …（４６） ｒ14＝ａ×ｒ11とすると、 Ｉsc3 ＝｛（２ａ＋１）／ａ｝×Ｉsc1 …（４６）’

【００９５】したがって、電流値Ｉｓｃ１、電流値Ｉｓ
ｃ３、抵抗値ｒ１１および抵抗値ｒ１４を、式（４６）
あるいは式（４６）’の関係を満たすように設定するこ
とにより、差動電圧ｖ１２の変動に伴う同相成分Ｖ１１
ｃの変動を抑止することができる。

【００９６】ここで、図２に示す可変利得増幅回路１０
１のシミュレーション例について説明する。図３は、シ
ミュレーション回路を示す図であり、図２の可変利得増
幅回路１０１の前段に差動増幅回路１０２、後段にエミ
ッタフォロア回路１０３、そのさらに後段に差動増幅回
路１０４を設けた構成を有する。図２と図３の同一符号
は同一の構成要素を示し、また、図３において符号Ｑ１
９〜符号Ｑ２４はｎｐｎトランジスタを、符号Ｒ１５〜
符号Ｒ１９は抵抗を、符号ＳＣ１４〜符号ＳＣ１９は定
電流回路を、符号Ｄ１および符号Ｄ２はダイオードを、
符号ＳＶ１は定電圧回路を、符号Ｔ１４、符号Ｔ１５お
よび符号Ｔ１５’は端子をそれぞれ示す。

【００９７】前段の差動増幅回路１０２は、ｎｐｎトラ
ンジスタＱ１９、ｎｐｎトランジスタＱ２０、抵抗Ｒ１
６、定電流回路ＳＣ１４、定電流回路ＳＣ１５、ダイオ
ードＤ１、ダイオードＤ２および抵抗Ｒ１５によって構
成される。ｎｐｎトランジスタＱ１９およびｎｐｎトラ
ンジスタＱ２０のエミッタは抵抗Ｒ１６を介して互いに
接続されているとともに、それぞれ定電流回路ＳＣ１４
または定電流回路ＳＣ１５を介して基準電位ＧＮＤに接
続される。ｎｐｎトランジスタＱ１９のコレクタはノー
ドＮ１２に接続され、ベースには定電圧回路ＳＶ１から
の電圧（２．５Ｖ）が供給される。ｎｐｎトランジスタ
Ｑ２０のコレクタはノードＮ１２’に接続され、ベース
は端子Ｔ１４に接続される。ダイオードＤ１およびダイ
オードＤ２のアノード端子は、抵抗Ｒ１５を介して電源
Ｖｃｃ（５Ｖ）に接続される。ダイオードＤ１のカソー
ド端子はノードＮ１２に接続され、ダイオードＤ２のカ
ソード端子はノードＮ１２’に接続される。ノードＮ１
２およびノードＮ１２’は、図２における端子Ｔ１２お
よび端子Ｔ１２’に対応する。

【００９８】後段のエミッタフォロア回路１０３は、ｎ
ｐｎトランジスタＱ２１、ｎｐｎトランジスタＱ２２、
定電流回路ＳＣ１６および定電流回路ＳＣ１７によって
構成される。ｎｐｎトランジスタＱ２１のベースはノー
ドＮ１に接続され、コレクタは電源Ｖｃｃに接続され、
エミッタは定電流回路ＳＣ１６を介して基準電位ＧＮＤ
に接続される。ｎｐｎトランジスタＱ２２のベースはノ
ードＮ２に接続され、コレクタは電源Ｖｃｃに接続さ
れ、エミッタは定電流回路ＳＣ１７を介して基準電位Ｇ
ＮＤに接続される。

【００９９】エミッタフォロア回路１０３のさらに後段
の差動増幅回路１０４は、ｎｐｎトランジスタＱ２３、
ｎｐｎトランジスタＱ２４、定電流回路ＳＣ１８および
定電流回路ＳＣ１９、抵抗Ｒ１７〜抵抗Ｒ１９によって
構成される。ｎｐｎトランジスタＱ２３およびｎｐｎト
ランジスタＱ２４のエミッタは抵抗Ｒ１９を介して接続
されているとともに、それぞれ定電流回路ＳＣ１８また
は定電流回路ＳＣ１９を介して基準電位ＧＮＤに接続さ
れる。ｎｐｎトランジスタＱ２３のコレクタは抵抗Ｒ１
７を介して電源Ｖｃｃに接続され、ベースはｎｐｎトラ
ンジスタＱ２１のエミッタに接続される。ｎｐｎトラン
ジスタＱ２４のコレクタは抵抗Ｒ１８を介して電源Ｖｃ
ｃに接続され、ベースはｎｐｎトランジスタＱ２２のエ
ミッタに接続される。

【０１００】なお、可変利得増幅回路１０１における抵
抗Ｒ１１および抵抗Ｒ１２の抵抗値ｒ１１は１ｋΩに、
抵抗Ｒ１４の抵抗値ｒ１４は５００Ωに、定電流回路Ｓ
Ｃ１１および定電流回路ＳＣ１２の電流値Ｉｓｃ１は５
００μＡに設定される。また、定電流回路ＳＣ１３の電
流値Ｉｓｃ３は、式（４６）を満たす２ｍＡに設定され
る。

【０１０１】図４は、図３に示すシミュレーション回路
において、端子Ｔ１４に供給する電圧とノードＮ１の電
圧との関係を示すグラフである。図４において、曲線Ｃ
Ｖ１は図３のシミュレーション回路によるシミュレーシ
ョン結果を示し、曲線ＣＶ２は図３のシミュレーション
回路における可変利得増幅回路１０１を図５の従来の可
変利得増幅回路１０に置き換えた場合のシミュレーショ
ン結果を示す。

【０１０２】端子Ｔ１４の電圧が２．５Ｖ付近の範囲に
ある場合、差動増幅回路１０２は非飽和領域で動作し、
この電圧範囲において可変利得増幅回路１０１のゲイン
は端子Ｔ１４の電圧に応じて変化する。図４のシミュレ
ーション結果から分かるように、従来の可変利得増幅回
路１０ではこのゲイン変化にともなってノードＮ１の電
圧が約０．４Ｖも変化してしまうが、本実施形態に係る
可変利得増幅回路１０１では殆ど一定になっている。

【０１０３】以上説明したように、図２に示す可変利得
増幅回路１０１によれば、差動電圧ｖ１３が出力される
ノードＮ１およびノードＮ２の同相電圧が一定となるよ
うに、差動電圧ｖ１２に応じてｎｐｎトランジスタＱ１
８のコレクタ電流Ｉ１４を変化させてノードＮ１’の電
圧を変化させるので、ゲインの変化に応じた出力の同相
電圧の変化を抑止できる。また、ｎｐｎトランジスタＱ
１８のコレクタはノードＮ１およびノードＮ２に対して
抵抗を介して接続されるので、このコレクタ容量による
周波数特性の悪化を軽減することができる。

【０１０４】なお、本発明は上述した実施形態に限定さ
れず、当業者に自明な種々の改変が可能である。例え
ば、上述した実施形態では主としてｎｐｎトランジスタ
を使用しているが、例えばｐｎｐトランジスタや他のト
ランジスタ（ＭＯＳトランジスタなど）を使用しても本
発明は実現可能である。また、可変利得増幅回路１０１
のｎｐｎトランジスタＱ１３およびｎｐｎトランジスタ
Ｑ１４のエミッタや、ｎｐｎトランジスタＱ１５および
ｎｐｎトランジスタＱ１６のエミッタは、図２に示すよ
うに直接接続しても良いが、直列に挿入した抵抗を介し
て接続しても良い。これにより、これらのトランジスタ
対が非飽和領域で動作する差動電圧ｖ１２の入力範囲を
拡大させることができる。また、実施形態において示し
た定電流回路ＳＣは適当な大きさの抵抗に置き換えても
良い。

【０１０５】

【発明の効果】本発明の可変利得増幅回路によれば、ゲ
インを変化させることによる出力の同相電圧の変動を防
止できるとともに、従来に比べて周波数特性を向上させ
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る可変利得増幅回
路の一構成例を示す、概略的なブロック図である。

【図２】本発明の第２の実施形態に係る可変利得増幅回
路の一構成例を示す、概略的な回路図である。

【図３】図２に示す可変利得増幅回路のシミュレーショ
ン例を説明するための回路図である。

【図４】図３に示すシミュレーション回路において、入
力端子の電圧と可変利得増幅回路の出力ノード電圧との
関係を示すグラフである。

【図５】従来の可変利得増幅回路の一例を示す概略的な
回路図である。

【図６】ゲインの変化に応じた出力同相電圧の変化を抑
止できる従来の可変利得増幅回路の一例を示す概略的な
回路図である。

【符号の説明】

１…差動電流出力回路、２，３…電流変換回路、４…電
圧調節回路、Ｑ１〜Ｑ２４…ｎｐｎトランジスタ、Ｒ１
〜Ｒ１９…抵抗、ＳＣ１〜ＳＣ１９…定電流回路、Ｄ
１，Ｄ２…ダイオード、ＳＶ１…定電圧回路、Ｔ１〜Ｔ
１５，Ｔ１’〜Ｔ１５’…端子。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１の入力信号に応じた差動電流である
   第１の電流および第２の電流を出力する差動電流出力回
   路と、 第２の入力信号に応じた電流変換率で上記第１の電流を
   第３の電流に変換して第１のノードに出力する第１の電
   流変換回路と、 上記第２の入力信号に応じた電流変換率で上記第２の電
   流を第４の電流に変換して第２のノードに出力する第２
   の電流変換回路と、 上記第１のノードと第３のノードとの間に接続された第
   １の負荷抵抗と、 上記第２のノードと上記第３のノードとの間に接続され
   た第２の負荷抵抗と、 電圧供給端子と上記第３のノードとの間に接続された調
   整抵抗を有し、上記第２の信号の変化に応じて上記第１
   のノードおよび上記第２のノードの電圧が変化しないよ
   うに上記第３のノードに上記第２の入力信号に応じた電
   流を出力する電圧調節回路と、 を有する可変利得増幅回路。
2. 【請求項２】 上記電圧調節回路は、差動信号である上
   記第２の入力信号がそれぞれ供給される一対の差動トラ
   ンジスタを有し、その一方のトランジスタが上記第３の
   ノードに対して上記第２の入力信号に応じた電流を供給
   する請求項１に記載の可変利得増幅回路。
3. 【請求項３】 上記第１の電流変換回路は、差動信号で
   ある上記第２の入力信号がそれぞれ供給される一対の差
   動トランジスタを有し、その一方のトランジスタが上記
   第１のノードに対して上記第３の電流を供給し、 上記第２の電流変換回路は、差動信号である上記第２の
   入力信号がそれぞれ供給される一対の差動トランジスタ
   を有し、その一方のトランジスタが上記第２のノードに
   対して上記第４の電流を供給する、 請求項１または２に記載の可変利得増幅回路。
4. 【請求項４】 上記差動電流出力回路は、差動信号であ
   る上記第１の入力信号がそれぞれ供給される一対の差動
   トランジスタと、上記差動トランジスタ対の間に接続さ
   れた抵抗とを有し、上記差動トランジスタ対のそれぞれ
   のトランジスタが上記第１の電流および上記第２の電流
   を上記第１の電流変換回路および上記第２の電流変換回
   路にそれぞれ供給する請求項３に記載の可変利得増幅回
   路。