JP2003133382A - 半導体故障解析方法及び半導体製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 バイポーラトランジスタを有する半導体集積
回路の故障解析に長い時間を要していた。 【解決手段】 バイポーラトランジスタを有するＩＣの
故障解析方法として、ＩＣを故障症状が再現する条件で
駆動し、この駆動状態の下でＩＣ内の発光状態をエミッ
ション顕微鏡により検出するステップ（Ｓ１，Ｓ２）
と、検出した発光状態と正常品による発光状態との違い
から故障症状による異常発光部を抽出するステップ（Ｓ
３）と、抽出した異常発光部を含む回路ブロックに存在
する各バイポーラトランジスタ素子をその発光形態に応
じて場合分けするステップ（Ｓ７）と、その場合分けし
た各バイポーラトランジスタ素子の発光形態を基に回路
ブロック内の電気的動作状態を推定することにより故障
箇所を絞り込むステップ（Ｓ８）と、絞り込んだ故障箇
所を対象に電気的測定を行うことにより故障箇所を特定
するステップ（Ｓ９，Ｓ１０）と有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体故障解析方
法及び半導体製造方法に係り、特に、バイポーラトラン
ジスタを有する半導体集積回路の故障解析に適用して好
適なものである。

【０００２】

【従来の技術】半導体集積回路の分野では、ＬＳＩ(Lar
ge Scale Integration)の大規模化、微細化、多層化が
進み、解析による設計プロセス又は製造プロセスへのフ
ィードバックのスピードアップの必要性から故障解析技
術が年々進歩している。特に、故障箇所の特定技術に関
しては、ＥＢ(Electoron Beam)テスタや発熱発光解析装
置等のＬＳＩテスタとのリンクと解析治具共通化による
多角解析環境の構築とＣＡＤ（Computer Aided Design)
技術等を利用した操作の自動化、容易化について様々な
検討がなされ、これに伴って数多くの提案もなさてい
る。

【０００３】半導体集積回路における故障箇所の特定手
法の一つに、エミッション顕微鏡（以下、ＥＭＳとも記
す）を用いた手法がある。この手法は、半導体集積回路
を故障症状が再現するように電気的に駆動させるととも
に、この駆動に際して、故障に起因した異常電流によっ
て半導体素子から発生する光を高感度のＣＣＤ(Charge
Coupled Device）又は光電子倍増管を内蔵したカメラで
検出するものである。半導体素子での発光は、主に半導
体素子内の電子−ホール再結合に起因するものである。

【０００４】ＣＭＯＳ(Complementary Metal Oxide Sem
iconductor)トランジスタを有する半導体集積回路（以
下、ＣＭＯＳＬＳＩとも記す）の場合、その回路動作は
ＣＭＯＳトランジスタのスイッチング動作だけを考慮す
ればよく、またトランジスタ動作時に強い発光を伴うた
め、その発光情報を基に回路内を追跡して故障箇所を特
定することは比較的容易である。現在では、故障解析時
における集積回路駆動の自動化、或いはルーティン化を
目的としたＬＳＩテスタとＥＭＳ装置との直接接続の環
境が次第に整いつつあり、数多くの解析事例も報告され
ている。中でも、Ｉｄｄｑ（回路静的状態での電源電
流）異常電流を対象とした発光解析がＣＭＯＳＬＳＩの
故障箇所特定の有力な手法として提案されている（例え
ば、特開２０００−２７５３０６号公報、特開２０００
−２２３５４５号公報、特開２０００−１９２１７号公
報等参照）

【０００５】一方、ＣＭＯＳＬＳＩ以外のデバイス、例
えばバイポーラトランジスタを有するミックスシグナル
(Mixed Signal)集積回路（以下、ＭＳＩＣとも記す）で
は、回路内部で様々な電位波形が伝搬していて回路動作
が複雑であること、通常のリニア領域で回路内のバイポ
ーラトランジスタ素子が動作しているときに全く発光を
伴わないこと、回路動作の検証に絶対電位の測定が必要
である場合が多いことなどの理由から、上記ＣＭＯＳＬ
ＳＩのようにＥＭＳを用いたトランジスタの異常発光の
有無のみで回路動作を推定していくことが極めて困難な
状況となっている。そのため、ＭＳＩＣ等の半導体集積
回路における故障箇所の絞り込み及び特定の手法として
は、プローブ針を用いた回路内部配線への針立てによる
電気的測定が主体となっている。

【０００６】

【発明が解決しようとする課題】しかしながら、針立て
による電気的測定によって故障解析を行う場合は、故障
箇所の絞り込み及び特定操作が回路設計者に依存して熟
練を要するうえ、半導体集積回路内を全て針立てで追跡
していくことになる。そのため、バイポーラトランジス
タを有する半導体集積回路の場合は、故障解析に要する
時間が非常に長くなってしまうという不具合があった。

【０００７】本発明は、上記課題を解決するためになさ
れたもので、その主たる目的は、バイポーラトランジス
タを有する半導体集積回路の故障解析に要する時間を極
力短縮することにある。

【０００８】

【課題を解決するための手段】本発明に係る第１の半導
体故障解析方法は、バイポーラトランジスタを有する半
導体集積回路を故障症状が再現する条件で駆動し、この
駆動状態の下で半導体集積回路内の発光状態をエミッシ
ョン顕微鏡により検出する第１のステップと、この第１
のステップで検出した発光状態と正常品による発光状態
との違いから故障症状による異常発光部を抽出する第２
のステップと、この第２のステップで抽出した異常発光
部を含む回路ブロックにおいて、当該回路ブロックに存
在する各々のバイポーラトランジスタ素子をその発光形
態に応じて場合分けする第３のステップと、この第３の
ステップで場合分けした各々のバイポーラトランジスタ
素子の発光形態を基に回路ブロック内の電気的動作状態
を推定することにより故障箇所を絞り込む第４のステッ
プと、この第４のステップで絞り込んだ故障箇所を対象
に電気的測定を行うことにより故障箇所を特定する第５
のステップとを有するものである。

【０００９】この第１の半導体故障解析方法において
は、エミッション顕微鏡により検出した半導体集積回路
の発光状態と正常品による発光状態との違いから異常発
光部を抽出し、この異常発光部を含む回路ブロック内
で、各々のバイポーラトランジスタを発光形態に応じて
場合分けし、その発光形態を基に回路ブロック内の電気
的動作状態を推定することにより故障箇所を絞り込むた
め、従来のように針立てによる電気的測定に大きく依存
することなく、絞り込んだ故障箇所を対象とした必要最
小限の電気的測定だけで故障箇所を特定することが可能
となる。さらに、この第１の半導体故障解析方法を用い
た半導体製造方法として、故障箇所を特定した後にその
故障原因を推定し、この推定した故障原因に応じて半導
体集積回路の製造プロセス条件を変更することにより、
故障解析による製造プロセスへのフィードバックを高速
化することが可能となる。

【００１０】本発明に係る第２の半導体故障解析方法
は、バイポーラトランジスタを有する半導体集積回路内
のＩＩＬ回路への入力信号を固定した状態で半導体集積
回路を故障症状が再現する条件で駆動し、この駆動状態
の下で論理的に静止状態となったＩＩＬ回路内のロジッ
クゲート素子の発光状態をエミッション顕微鏡により検
出する第１のステップと、この第１のステップで検出し
た発光状態と正常品による発光状態との違いからＩＩＬ
回路内で故障症状による異常発光部を抽出する第２のス
テップと、この第２のステップで抽出した異常発光部を
基にＩＩＬ回路内のロジック動作状態を推定することに
より当該ＩＩＬ回路内で故障箇所を絞り込む第３のステ
ップと、この第３のステップで絞り込んだ故障箇所を対
象に電気的測定を行うことにより故障箇所を特定する第
４のステップとを有するものである。

【００１１】この第２の半導体故障解析方法において
は、ＩＩＬ回路を対象とした故障解析に際して、ＩＩＬ
回路への入力信号を固定した状態でエミッション顕微鏡
により検出したＩＩＬ回路内のロジックゲート素子の発
光状態と正常品による発光状態との違いから異常発光部
を抽出し、この異常発光部を基にＩＩＬ回路内のロジッ
ク動作状態を推定することにより故障箇所を絞り込むた
め、従来のように針立てによる電気的測定に大きく依存
することなく、絞り込んだ故障箇所を対象とした必要最
小限の電気的測定だけで故障箇所を特定することが可能
となる。さらに、この第２の半導体故障解析方法を用い
た半導体製造方法として、故障箇所を特定した後にその
故障原因を推定し、この推定した故障原因に応じて半導
体集積回路の製造プロセス条件を変更することにより、
故障解析による製造プロセスへのフィードバックを高速
化することが可能となる。

【００１２】本発明に係る第３の半導体故障解析方法
は、バイポーラトランジスタを含む半導体集積回路を、
バイポーラトランジスタが大電流動作に至る手前のバイ
アス状態となる条件で駆動し、この駆動状態の下で半導
体集積回路内の発光状態をエミッション顕微鏡により検
出する第１のステップと、この第１のステップで検出し
た発光状態から異常発光を呈するバイポーラトランジス
タ素子を抽出し、かつ当該抽出したバイポーラトランジ
スタ素子を故障箇所に特定する第２のステップとを有す
るものである。

【００１３】この第３の半導体故障解析方法において
は、バイポーラトランジスタが大電流動作に至る手前の
バイアス状態となる条件で半導体集積回路を駆動するこ
とにより、コレクタ−エミッタ間がショートしているバ
イポーラトランジスタ素子だけが異常発光するため、上
記バイアス状態で駆動したときの半導体集積回路内の発
光状態をエミッション顕微鏡により検出し、その発光状
態から異常発光を呈するバイポーラトランジスタ素子を
抽出することにより、コレクタ−エミッタ間のショート
に起因した故障箇所（故障トランジスタ）を容易にかつ
短時間で特定することが可能となる。さらに、この第３
の半導体故障解析方法を用いた半導体製造方法として、
故障箇所を特定した後にその故障原因を推定し、この推
定した故障原因に応じて半導体集積回路の製造プロセス
条件を変更することにより、故障解析による製造プロセ
スへのフィードバックを高速化することが可能となる。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ説明する。

【００１５】図１は本発明で用いられるＥＭＳ装置の全
体的な構成例を示す概略図である。図示したＥＭＳ装置
においては、被測定デバイスとなるＭＳＩＣ１がＬＳＩ
テストボード２に実装される。ＬＳＩテストボード２
は、水平２軸方向に移動可能なＸＹステージ、或いは水
平２軸方向と垂直方向に移動可能なＸＹＺステージを有
するボード支持ステージ３によって支持されている。

【００１６】一方、ＬＳＩテストボード２の上方には、
当該ＬＳＩテストボード２に実装されるＭＳＩＣ１と対
向する状態でＥＭＳ本体４が配置されている。ＥＭＳ本
体４は、光学顕微鏡と高感度の光検出器とを一体に備え
て構成されている。ＥＭＳ本体４の上端部には撮像用の
ＣＣＤカメラ５が取り付けられている。なお、図１では
示していないが、ＬＳＩテストボード２の近傍に、針立
てによる電気的特性測定を行うためのマニュアルプロー
バを設けることも可能である。

【００１７】上述したＬＳＩテストボード２、ボード支
持ステージ３、ＥＭＳ本体４及びＣＣＤカメラ５は、暗
箱６の内部に組み入れられている。暗箱６は外部からの
不要な光（照明光など）の入射を遮断するものである。
暗箱６の側壁部には外部端子７が設けられている。この
外部端子７は、各種の測定用機器（例えば、オシロスコ
ープ、直流電源など）及び入力信号発生器などをＬＳＩ
テストボード２に電気的に接続するためのものである。
また、ＣＣＤカメラ５によって撮像された画像は、例え
ばパーソナルコンピュータからなる制御装置８に取り込
まれ、この制御装置８で必要な画像処理が施されてディ
スプレイ装置９に表示される構成となっている。

【００１８】次に、本発明の第１実施形態に係る半導体
故障解析方法の具体例について、図２のフローチャート
を用いて説明する。先ず、ＭＳＩＣ１をＬＳＩテストボ
ード２に実装した後、外部端子７を通してＬＳＩテスト
ボード２に各種の測定用機器及び入力信号発生器より信
号及び電源を供給してＭＳＩＣ１を駆動させる。このと
き、被測定デバイスとなるＭＳＩＣ１には、電気的動作
試験で故障症状が現れたもの（故障品）が使用される。
そして、ＬＳＩテストボード２上では、上記故障症状が
再現する条件でＭＳＩＣ１を駆動させる（ステップＳ
１）。

【００１９】次に、上記駆動状態の下で、ＭＳＩＣ１の
内部回路を予め設定されたブロック単位でＥＭＳ本体４
により順に拡大観察するとともに、当該ＥＭＳ本体４の
光検出部で各回路ブロック内の発光状態を検出しつつ、
その拡大画像をＣＣＤカメラ５で撮像する（ステップＳ
２）。次いで、ＣＣＤカメラ５により撮像した各回路ブ
ロックの拡大画像における発光状態と、予め正常品から
得られた発光状態とを比較する（ステップＳ３）。ここ
で記述する正常品とは、電気的動作試験で正常に動作す
ることが確認されたＭＳＩＣをいう。また、被測定デバ
イスとなるＭＳＩＣ１の発光状態と正常品（電気的に正
常に動作するＭＳＩＣ）から得られた発光状態との比較
は、それぞれ同一の回路ブロック（観察領域）を対象に
同一の条件でＭＳＩＣを駆動した際に撮像した拡大画像
（発光状態の観察画像）を相互に照らし合わせることで
行う。これにより、双方の発光状態の比較から、正常品
と異なる発光部位（即ち、正常品で発光している箇所が
被測定デバイスでは発光していない箇所、又は、正常品
で発光していない箇所が被測定デバイスでは発光してい
る箇所）を異常発光部として抽出する。

【００２０】続いて、異常発光部を含む回路ブロックの
中で、その異常発光部がバイポーラトランジスタ素子領
域に存在するものであるか否かを判断する（ステップＳ
４）。このとき、異常発光部がバイポーラトランジスタ
素子領域以外に存在した場合（例えば、配線間での短絡
によって異常発光していた場合）は、その異常発光部そ
のものが故障箇所であるとみなし、そこを対象に針立て
による内部配線の電気的測定を行って故障箇所を特定す
る（ステップＳ５，Ｓ６）。

【００２１】これに対して、異常発光部がバイポーラト
ランジスタ素子領域に存在した場合は、故障箇所に起因
した電気的異常（電位の変化）に影響されて回路ブロッ
ク内のバイポーラトランジスタ素子が異常動作したもの
とみなし、異常発光部を含む回路ブロックにおいて、こ
の回路ブロックに存在する各々のバイポーラトランジス
タをその発光形態に応じて場合分けする（ステップＳ
７）。

【００２２】ここで、バイポーラトランジスタ素子内の
ＰＮ接合のキャリア移動に伴う発光について、順方向動
作の場合は注入キャリアの再結合によって発光する。こ
のときの発光スペクトルは、Ｓｉ（シリコン）のバンド
ギャップエネルギーに相当する波長領域に集中する。ま
た、逆方向動作の場合（接合の降伏）は接合部の電界集
中によって生じるキャリアの衝突電離によって発光す
る。このときの発光スペクトルは、Ｓｉバンドギャップ
エネルギーに相当する波長領域を中心に短波長領域から
長波長領域にわたって幅広く分布する。こうした点は、
文献[Kolzer et al.Quantitative Emission Microscop
y,J.Appl.Phys.71(11),R23-41(1992)]に示されている。

【００２３】接合の逆方向動作については、半導体集積
回路内のバイポーラトランジスタ素子の電源電圧に対す
る耐圧マージンが十分確保されているため、実際の回路
動作では発光として検出されることはないものの、順方
向動作を発光観察の対象として考えると、バイポーラト
ランジスタ素子の場合はエミッタからベースに注入され
るキャリアの一部がベース領域内で再結合することによ
り発光が生じると考えられる。しかしながら、キャリア
の再結合によって生じるベース電流は極めて小さいた
め、回路内でのバイポーラトランジスタ素子の通常動
作、即ちトランジスタ静特性のリニア領域での動作では
殆ど発光が見られない。

【００２４】ただし、バイポーラトランジスタの動作状
態として主に２つの特別な動作状態の時に強い発光が現
れることから、本第１実施形態ではこの点に着目して故
障箇所の絞り込みを行うこととした。バイポーラトラン
ジスタで発光が現れる２つの動作状態のうち、一つはバ
イポーラトランジスタの飽和動作であり、もう一つはバ
イポーラトランジスタの大電流動作時である。

【００２５】バイポーラトランジスタの飽和動作時に
は、エミッタ−コレクタ間の電位差が殆どない状態とな
っている。この場合、エミッタ−ベース間及びコレクタ
−ベース間の２つの対向するＰＮ接合が順方向動作した
状態になっているため、ベース領域内での再結合キャリ
ア濃度が増大することによって発光が生じる。そのた
め、トランジスタの飽和動作時には、図３に示すよう
に、トランジスタ素子のアイソレーション境界１０内に
配置されたコレクタ電極１１、ベース電極１２及びエミ
ッタ電極１３のうち、ベース電極１２とエミッタ電極１
３を含むベース領域全体に発光領域１４が広がったかた
ちの発光形態（以下、第１の発光形態と記す）となる。

【００２６】これに対して、バイポーラトランジスタの
大電流動作時には、ベースに注入される電流が極めて大
きくなっているか、ベース−エミッタ間の電位差が拡大
した状態になっている。したがって、エミッタからベー
スにキャリアが高濃度に注入されることから、ベースは
電荷の平衡状態を保つために高濃度ドープされた状態と
なり、結果として導電率変調が起こる。この場合もベー
ス領域内での再結合キャリア濃度が増大することになる
が、その際の発光形態は上記飽和動作時と異なる形態と
なる。即ち、バイポーラトランジスタの大電流動作時に
は、電流集中が起こるエミッタ接合近傍でキャリア再結
合頻度が顕著に増加することから、図４に示すように、
トランジスタ素子のアイソレーション境界１０内に配置
されたコレクタ電極１１、ベース電極１２及びエミッタ
電極１３のうち、エミッタ電極１３の周辺部に発光領域
１４が集中したかたちの発光形態（以下、第２の発光形
態）となる。

【００２７】以上のことから上記ステップＳ７において
は、異常発光部を含む回路ブロック内に存在する各々の
バイポーラトランジスタ素子の発光形態が第１の発光形
態であるか第２の発光形態であるかを判別し、その発光
形態に応じて各々のトランジスタ素子の電気的動作状態
（飽和動作，大電流動作）を推定する。即ち、第１の発
光形態で発光したバイポーラトランジスタ素子について
はその電気的動作状態が飽和動作であると推定し、第２
の発光形態で発光したバイポーラトランジスタ素子につ
いてはその電気的動作状態が大電流動作であると推定す
る。

【００２８】このように異常発光部を含む回路ブロック
内で各々のバイポーラトランジスタ素子の電気的動作状
態（飽和動作，大電流動作）を発光形態に応じて場合分
けしたら、それを基に回路ブロック内の電気的動作状
態、特に、異常発光が認められたトランジスタ素子周辺
の電気的動作状態をパターンレイアウト図及び回路図を
用いて推定することにより、前述のように異常発光部を
含む回路ブロックの中で故障原因となり得る箇所（故障
箇所の候補）を数素子以内に絞り込む（ステップＳ
８）。故障箇所の絞り込みは、実際に発光したバイポー
ラトランジスタ素子がそのような電気的動作状態（飽和
動作、大電流動作）に至った原因について仮説を立て、
その仮説を基にパターンレイアウト図や回路図を用いて
検証した回路動作が実際の回路動作と一致するかどうか
の整合性を確認することにより行う。

【００２９】こうして故障箇所を絞り込んだら、この絞
り込みによって故障原因が内包されると想定した部分を
対象に針立てによる電気的測定を行い、その測定結果に
基づいて故障箇所を特定する（ステップＳ９，Ｓ１
０）。

【００３０】具体的な事例として、特定端子の出力異常
が認められたＭＳＩＣの故障解析に本第１実施形態の方
法を適用した場合について説明する。先ず、上述のよう
にＭＳＩＣを故障症状が再現する条件で駆動してＥＭＳ
装置により発光状態を検出し、この検出した発光状態と
正常品での発光状態との比較から異常発光部を抽出す
る。次いで、異常発光部がトランジスタ素子領域に存在
するかどうかを確認する。この事例で使用したＭＳＩＣ
ではトランジスタ素子領域に異常発光部が存在すること
が確認されたため、その異常発光部を含む回路ブロック
内に存在する各々のバイポーラトランジスタ素子を発光
形態に応じて場合分けしてみた。

【００３１】図５は異常発光部を含む回路ブロック内の
回路図である。図５においては、実際に発光したトラン
ジスタ素子Ｔｒ１〜Ｔｒ６をそれぞれ○印で示すことに
より、発光しなかったトランジスタ素子Ｔｒ７と区別し
ている。発光したトランジスタ素子Ｔｒ１〜Ｔｒ６のう
ち、トランジスタ素子Ｔｒ１，Ｔｒ２，Ｔｒ３の発光形
態はそれぞれ第１の発光形態（図３参照）であったた
め、各々のトランジスタ素子Ｔｒ１，Ｔｒ２，Ｔｒ３の
電気的動作状態は飽和動作であると推定した。また、ト
ランジスタ素子Ｔｒ４，Ｔｒ５の発光形態はそれぞれ第
２の発光形態（図４参照）であったため、各々のトラン
ジスタ素子Ｔｒ４，Ｔｒ５の電気的動作状態は大電流動
作であると推定した。

【００３２】続いて、発光形態に応じて判別した各々の
トランジスタ素子についてその電気的動作状態（飽和動
作、大電流動作）がどのような原因によって引き起こさ
れたかを、回路図及びパターンレイアウト図を用いて検
証したところ、上記図５に示す回路ブロックでは、トラ
ンジスタ素子Ｔｒ７が動作せず、かつ、トランジスタＴ
ｒ７のベース電位が正常動作時に比較して上昇している
と仮説を立てた場合に、実際の回路動作と整合すること
が確認された。即ち、トランジスタ素子Ｔｒ７のベース
電位の上昇に従ってトランジスタ素子Ｔｒ４，Ｔｒ５の
ベース電位が上昇すると、これに追従して各々のトラン
ジスタ素子Ｔｒ４，Ｔｒ５のエミッタ電位も上昇する。
これにより、抵抗Ｒ１，Ｒ２の各両端の電位差が拡大す
るため、そこに流れる電流が増加するとともに、各々の
トランジスタ素子Ｔｒ４，Ｔｒ５でコレクタ−エミッタ
間の電位差が縮小する。その結果、各々のトランジスタ
素子Ｔｒ４，Ｔｒ５が飽和動作に至って発光する。

【００３３】一方、トランジスタ素子Ｔｒ１，Ｔｒ２に
おいては、上述したトランジスタ素子Ｔｒ４，Ｔｒ５で
の電位変化によってそれぞれ電流量が増加し、ベース−
エミッタ間の電位差が拡大する。その結果、各々のトラ
ンジスタ素子Ｔｒ１，Ｔｒ２は大電流動作に至って発光
する。また、トランジスタ素子Ｔｒ３においては、トラ
ンジスタ素子Ｔｒ７が動作していないとした場合に、本
来であればトランジスタ素子Ｔｒ７に流れるべき電流が
トランジスタ素子Ｔｒ３のベースに流れ込むため、ベー
ス−エミッタ間の電位差が拡大する。その結果、トラン
ジスタ素子Ｔｒ３も大電流動作に至って発光する。ま
た、トランジスタ素子Ｔｒ６はダイオードであって、こ
れは上記ベース電位の上昇によって抵抗Ｒ３の両端の電
位差が拡大し、これによって電流量が増大することによ
り発光する。

【００３４】したがって、図５に示す回路ブロックでは
トランジスタ素子Ｔｒ７に故障原因が内包されていると
想定し、このトランジスタ素子Ｔｒ７を対象に針立てに
よる電気的測定を行い、その測定結果から故障箇所を特
定した。即ち、トランジスタ素子Ｔｒ７の配線上のパッ
シベーション膜をレーザ照射によって除去し、これによ
って露出させたトランジスタ素子Ｔｒ７の各電極に針立
てをして、ＩＣ駆動状態での各電極電位とＩＣ非駆動状
態での電流−電圧特性を測定したみた。そうしたとこ
ろ、トランジスタ素子Ｔｒ７のエミッタ電極−ベース電
極が短絡（ショート）していることが確認された。ま
た、その故障箇所を構造的に検証するためにトランジス
タ素子Ｔｒ７の露出表面を走査型電子顕微鏡（Scanning
Electron Microscopy；ＳＥＭ）で観察したところ、図
６に示すように、エミッタ電極１５とベース電極１６と
の間にこれらをつなぐブリッジ状（ひげ状）のパターン
異常部１７が存在することが確認された。

【００３５】以上説明したように、本発明の第１実施形
態に係る半導体故障解析方法によれば、バイポーラトラ
ンジスタを有するＭＳＩＣ１等の半導体集積回路を故障
解析の対象とした場合でも、ＥＭＳで検出した半導体集
積回路内の発光状態から故障箇所を絞り込み、その絞り
込んだ故障箇所を対象に針立てによる電気的測定を行っ
て故障箇所を特定するため、故障解析に要する時間を大
幅に短縮することができる。また、故障箇所を絞り込む
にあたって、針立てによる電気的測定が不要となるた
め、絞り込み操作における回路設計者への依存度も小さ
くなる。

【００３６】また、上記第１実施形態に係る半導体故障
解析方法を用いた半導体製造方法として、上述のように
針立てによる電気的測定によって故障箇所を特定した後
に、故障箇所の故障原因を推定し、この推定した故障原
因に応じてＭＳＩＣの製造プロセス条件を変更すること
により、故障解析による製造プロセスへのフィードバッ
クを高速化して、故障発生の防止に迅速に対応すること
が可能となる。

【００３７】続いて、本発明の第２実施形態に係る半導
体故障解析方法について説明する。先ず、本第２実施形
態においては、ＭＳＩＣに組み込まれるＩＩＬ(Integra
tedInjection Logig)回路を対象に故障解析を行うもの
とする。ＩＩＬ回路はWired-NANDゲートで構成されるバ
イポーラ飽和型論理回路であるが、その論理を決める電
気的動作はバイポーラトランジスタの飽和動作に基づい
ている。そのため、ＩＩＬ回路の場合はこれに入力され
る信号を固定することにより、ＩＩＬ回路内の全てのロ
ジックゲート素子が入力信号に応じて論理的に静止した
状態となる。このとき、トランジスタが飽和動作したロ
ジックゲート素子部分では発光が生じ、この発光状態が
論理的静止状態において継続的に維持される。したがっ
て、ＩＩＬ回路の場合は回路内での全てのロジック動作
状態を、バイポーラトランジスタの飽和動作に基づくロ
ジックゲート素子の発光状態によって確認することがで
きる。本第２実施形態においては、こうしたＩＩＬ回路
の特長に着目し、図７に示すような手順で故障解析を行
うこととした。

【００３８】先ず、上記第１実施形態と同様にＭＳＩＣ
１をＬＳＩテストボード２に実装した後、ＩＩＬ回路へ
の入力信号を固定した状態でＭＳＩＣ１を故障症状が再
現する条件で駆動し（ステップＳ１１）、この駆動状態
の下で論理的に静止状態となったＩＩＬ回路内の発光状
態をＥＭＳ本体４で観察することにより、ＩＩＬ回路内
でのロジックゲート素子の飽和動作による発光状態をＥ
ＭＳ本体４の光検出器により検出する（ステップＳ１
２）。次いで、実際に検出した発光状態と予め正常品か
ら得られた発光状態とを比較する（ステップＳ１３）。
即ち、ＩＩＬ回路内のロジックゲート素子の発光状態を
逐次観察しつつ、正常品での発光状態と相違する箇所
（発光状態が反転している箇所）を見つけ、これをＭＳ
ＩＣ１の故障症状による異常発光部として抽出する。

【００３９】ＩＩＬ回路の場合は、異常発光が認められ
る箇所がバイポーラトランジスタ素子領域であって、そ
の発光形態がバイポーラトランジスタの飽和動作に基づ
くことが事前に分かっているため、正常品との比較で異
常発光部が抽出されたら、その時点で故障箇所の絞り込
みを行う（ステップＳ１４）。ここでの絞り込みは、前
述のように抽出した異常発光部を基にＩＩＬ回路内のロ
ジック動作状態（オン状態、オフ状態）を推定すること
により、ＩＩＬ回路内で故障原因となり得る箇所（故障
箇所の候補）を想定することで行う。次いで、絞り込ん
だ故障箇所を対象にして針立てによる電気的測定を行
い、その測定結果から故障箇所を特定する（ステップＳ
１５，Ｓ１６）。

【００４０】具体的な事例として、ＤＡ(Digital-Analo
g)コンバータ回路ブロックでの動作異常により機能不良
となったＭＳＩＣの故障解析に本第２実施形態の方法を
適用した場合について説明する。この場合、ＤＡコンバ
ータ回路とそのコントロールレジスタ回路は共にＩＩＬ
で構成されている。

【００４１】先ず、被測定デバイスとなるＭＳＩＣを、
その故障症状が再現する条件でＤＡコンバータ回路のコ
ントロールレジスタへの入力信号を固定して駆動し、こ
の駆動状態の下でＩＩＬ回路内のロジックゲート素子内
に現れる飽和動作由来の発光状態をＥＭＳにより検出す
るとともに、その検出した発光状態を正常品での発光状
態と比較する。その際、コントロールレジスタ出力部か
らＤＡコンバータの入力ゲート素子までの配線経路に着
目したところ、レジスタ出力が分配される特定の配線ラ
インに接続する各々の入力ゲートの発光状態が正常品で
の発光状態と比較して反転している（即ち、異常発光し
ている）ことが判明した。即ち、図８に示すように、コ
ントロールレジスタ出力ゲートにつながる特定の配線ラ
イン上のｎ番目（図例ではｎ＝３２）のＤＡコンバータ
入力ゲートにおいて、正常品では入力ゲートの発光が有
り（ゲート電位がＬｏｗ）となっているのに対し、被測
定デバイスのＭＳＩＣ（故障品）では入力ゲートの発光
が無し（ゲート電位がＨｉｇｈ）となっていることが判
明した。

【００４２】そこで、故障箇所を絞り込むために、コン
トロールレジスタの出力ゲートの発光状態を調べたとこ
ろ、正常品での発光状態と相違無いことが確認された。
このことから、上記特定の配線ライン上に入力ゲート電
位を常にＨｉｇｈにしている要因、つまりＤＡコンバー
タ回路の故障原因を内包する箇所が存在すると想定し、
その配線ラインを故障箇所に絞り込んで針立てによる電
気的測定を行った。この電気的測定に際して、主に特定
の配線ラインとグランド配線ラインとの間のリーク又は
ショートの有無を確認する検証を行ったところ、配線ラ
インに接続する入力ゲート電極とこれに隣接するグラン
ド（ＧＮＤ）配線とがショートしていることが判明し、
その部分を故障箇所と特定するに至った。実際、ショー
トしている部分を光学顕微鏡で拡大して観察したとこ
ろ、上記入力ゲート電極とグランド配線との間にショー
トの原因となったダストが介在していることが確認され
た。

【００４３】以上説明したように、本発明の第２実施形
態に係る半導体故障解析方法によれば、バイポーラトラ
ンジスタを有するＭＳＩＣ１等の半導体集積回路に組み
込まれれるＩＩＬ回路を故障解析の対象とした場合に、
ＥＭＳで検出したＩＩＬ回路内の発光状態から故障箇所
を絞り込み、その絞り込んだ故障箇所を対象に針立てに
よる電気的測定を行って故障箇所を特定するため、故障
解析に要する時間を大幅に短縮することができる。ま
た、故障箇所を絞り込むにあたって、針立てによる電気
的測定が不要となるため、絞り込み操作における回路設
計者への依存度も小さくなる。さらに、ＩＩＬ回路を故
障解析の対象とした際には、上記第１実施形態の故障解
析フロー（図２）における異常発光部の領域判定（ステ
ップＳ４）と発光形態に応じた場合分け（ステップＳ
７）が不要となるため、故障箇所特定までの処理を簡素
化することができる。

【００４４】また、上記第２実施形態に係る半導体故障
解析方法を用いた半導体製造方法として、上述のように
針立てによる電気的測定によって故障箇所を特定した後
に、故障箇所の故障原因を推定し、この推定した故障原
因に応じてＭＳＩＣの製造プロセス条件を変更すること
により、故障解析による製造プロセスへのフィードバッ
クを高速化して、故障発生の防止に迅速に対応すること
が可能となる。

【００４５】続いて、本発明の第３実施形態に係る半導
体故障解析方法とこれを用いた半導体製造方法について
説明する。先ず、ＭＳＩＣ等の半導体集積回路に用いら
れるバイポーラトランジスタでは、コレクタとエミッタ
間でのショート（以下、ＣＥショートとも記す）が問題
視され、これを引き起こす不良モードとしてパイプと呼
ばれる不良モードが存在する。この不良モード（パイ
プ）は、基板にもともと存在する結晶欠陥や、ＬＯＣＯ
Ｓ(local oxidation of silicon)エッジに発生する転移
に沿って不純物が拡散し、これがベース領域を突き抜け
て異常拡散することにより、ＣＥショートを引き起こす
現象である。ベース層は高機能化に伴って一段と薄くな
る傾向にあるため、パイプはますます注意すべき不良モ
ードとなっている。

【００４６】一般にＥＭＳで観察されるトランジスタの
発光には、ＰＮ接合順方向動作時のキャリア再結合によ
る発光、ＰＮ接合逆方向動作時のリーク／ブレイクダウ
ン電流による発光、ピンホール，マイクロクラック，ダ
スト等によるマイクロプラズマ発光、ホットキャリア発
光、プロセス誘起欠陥によって生成する結合中心での発
光などがある。

【００４７】特に、バイポーラトランジスタの場合は、
前述したとおり飽和動作による発光と大電流動作による
発光がある。このうち、大電流動作時の発光は、パイポ
ーラトランジスタが大電流動作する場合（コレクタ電流
値１００μＡ以上の場合）に現れる。図９に大電流動作
時におけるバイポーラトランジスタのデバイスモデルを
示す。この図９においては、エミッタがＮ形、ベースが
Ｐ形、コレクタがＮ形のバイポーラトランジスタをモデ
ルとし、ベース領域への多量のキャリア注入による高濃
度化と高密度電流によるカーク効果によって実質ベース
幅が増加し、これに伴うキャリア（ホール−電子）再結
合の頻度増加によって発光が生じる現象を示している。

【００４８】ここで、コレクタ−エミッタ間にパイプが
存在しているバイポーラトランジスタの場合は、パイプ
によるＣＥショートに起因して、大電流動作に至る手前
で発光が現れる。さらに詳述すると、図１０に示すよう
にコレクタ電流Ｉｃ，ベース電流Ｉｂとベース・エミッ
タ接合電圧Ｖｂｅとの関係（電流−電圧特性）を表すガ
ンメルプロットにおいて、ベース・エミッタ接合電圧Ｖ
ｂｅによるバイアス状態の範囲を、コレクタ電流Ｉｃと
ベース電流Ｉｂの比で表される電流利得（ｈFE＝Ic／I
b）が最大値となるバイアスポイントＰ１からトランジ
スタが大電流動作に移行するバイアスポイントＰ２まで
の範囲、即ちバイポーラトランジスタが大電流動作に至
る手前のバイアス状態としたときに、コレクタ−エミッ
タ間でパイプが発生しているバイポーラトランジスタ素
子だけが発光する。こうした点に着目して、本第３実施
形態においては、バイポーラトランジスタを有する半導
体集積回路を故障解析の対象として、特に、エミッタ−
コレクタ間でのパイプ起因の故障トランジスタを特定す
るとともに、この特定した故障トランジスタの故障要因
を推定して半導体集積回路の製造プロセスに反映するも
のである。

【００４９】先ず、ウエハ製造プロセス内でのトランジ
スタのリークチェックのためにＮＰＮトランジスタが並
列に接続されたＴＥＧ(Test Element Group；評価テス
トパターン)において、コレクタ−エミッタ間のリーク
が発生した場合、そのリークしているバイポーラトラン
ジスタを特定するために、ウエハ状態でＴＥＧから引き
出されている電極パッドに針立てを行って、前述したよ
うにバイポーラトランジスタが大電流動作に至る手前の
バイアス状態で駆動する。これにより、コレクタ−エミ
ッタ間でパイプが発生しているバイポーラトランジスタ
素子だけが発光するため、この発光したバイポーラトラ
ンジスタ素子をＥＭＳでの観察によって検出することに
より、当該発光したバイポーラトランジスタ素子を故障
トランジスタ（故障箇所）として特定する。例えば、図
１１に示すようにエミッタ（Ｅ）、ベース（Ｂ）、コレ
クタ（Ｃ）の各電極を共通化した複数のバイポーラトラ
ンジスタ素子Ｔｒ１１〜Ｔｒ１５を含む回路構成におい
て、図中○印で示す２つのバイポーラトランジスタ素子
Ｔｒ１２，Ｔｒ１５が異常発光したとすると、これらの
バイポーラトランジスタ素子Ｔｒ１２，Ｔｒ１５を故障
箇所として特定する。

【００５０】次に、先ほど特定した故障トランジスタに
ついてその故障要因を究明するために構造解析を行う。
実際にウエハ状態のサンプルを使って、層間膜や配線を
全て除去し、シリコンの選択エッチングを行った後、上
記バイアス状態で発光したバイポーラトランジスタ素子
の構造解析を、走査型電子顕微鏡による表面観察及び透
過型電子顕微鏡（Transmission Electron Microscopy；
ＴＥＭ）による断面観察によって行ってみた。そうした
ところ、表面観察ではエミッタ領域内とＬＯＣＯＳ−エ
ピタキシャル層境界の特定部にプロセス誘起欠陥に由来
するエッチピットが確認され、断面観察ではＬＯＣＯＳ
湾曲部端面からエミッタ領域にかけて転移ループの形成
が確認された。以上の構造解析結果から、ＬＯＣＯＳ分
離膜の形成時に発生した欠陥が製造プロセスでの熱処理
中に移動し、欠陥の端面がエミッタ領域に捕らえられて
転移ループとなり、この転移ループの形成がコレクタ−
エミッタ間のリークを引き起こす原因になったものと推
定された。

【００５１】こうした故障原因は、図１２に示すよう
に、ＬＯＣＯＳ酸化膜（ＳｉＯ₂）エッジのコーナ部に
歪みが残存し、またエミッタ（Ｅ）直下にも歪みが残存
している場合に、エミッタ熱処理時に生じる熱ストレス
がそれら２つの歪みに捕獲されてハーフループＨＬを形
成したものと考えられる。即ち、ＬＯＣＯＳエッジのコ
ーナ部での歪みとエミッタ直下の歪みが、共に限界値を
超えた場合に転移ループが形成される。

【００５２】このように故障原因を推定したら、この故
障原因による故障症状を改善するための改善策を立て
る。例えば、ＬＯＣＯＳエッジのコーナ部の歪みに関し
ては、図１３（Ａ）に示すようにＬＯＣＯＳのエッジが
一般的な長方形をなしていると、特にそのコーナ部分
（直角部分）に応力が集中しやすくなるため、ループ形
成の大きな要因になると考えられる。そこで、改善策の
一つとして、図１３（Ｂ），（Ｃ）に示すように、ＬＯ
ＣＯＳのエッジのコーナ部を面取り状又は円弧状（Ｒ形
状）に変えるよう、半導体集積回路の製造プロセス条件
（パターンレイアウト）を変更する。これにより、ＬＯ
ＣＯＳエッジのコーナ部における応力集中が緩和される
ため、転移ループの形成を抑制することが可能となる。

【００５３】また、エミッタ直下の歪みに関しては、そ
の改善策の一つとして、エミッタ・ベース形成時の熱処
理を強化するよう、半導体集積回路の製造プロセス条件
を変更する。具体的には、エミッタ・ベース形成時の熱
処理工程において、エミッタ直下に歪みが発生しないよ
うに熱処理を十分に行うべく、熱処理時間を変更する。
これにより、エミッタ直下の歪みを小さくして転移ルー
プの形成を抑制することが可能となる。さらに、ベース
形成時の熱処理についてプロファイルの変動を防止する
ために、ベース形成後においてＲＴＡ（Rapid Thermal
Anealing：短時間アニール)による熱処理を加えるよ
う、製造プロセス条件を変更することにより、エミッタ
直下の歪みによる転移ループの形成をより効果的に抑制
することが可能となる。このような製造プロセス条件の
変更によって転移ループの形成を抑制することにより、
プロセス誘起欠陥のリーク不良を防止して半導体集積回
路の歩留まりを向上させることができる。

【００５４】以上述べたように、本発明の第３実施形態
に係る半導体故障解析方法によれば、バイポーラトラン
ジスタを有する半導体集積回路を故障解析の対象とした
場合でも、バイポーラトランジスタにおけるコレクタ−
エミッタ間のショートやこれを引き起こすパイプ起因の
故障トランジスタを容易にかつ短時間で特定することが
できる。

【００５５】また、本発明の第３実施形態に係る半導体
製造方法によれば、上述した半導体故障解析方法に従っ
て特定した故障箇所の故障原因を推定し、この推定した
故障原因に応じて半導体集積回路の製造プロセス条件を
変更することにより、故障解析による製造プロセスへの
フィードバックを高速化して、故障発生の防止に迅速に
対応することが可能となる。

【００５６】なお、上記第３実施形態においては、アイ
ソレーション（素子分離）領域の構造がＬＯＣＯＳ構造
を持つものを例示したが、本発明はこれに限らず、トレ
ンチ(TRENCH)構造をもつもの、或いは縦型ＮＰＮ、縦型
ＰＮＰなど、コレクタ−エミッタ間でパイプを引き起こ
す恐れのあるバイポーラトランジスタを有する半導体集
積回路を対象とした半導体故障解析方法及び半導体製造
方法に広く適用可能である。

【００５７】

【発明の効果】本発明に係る第１の半導体故障解析方法
によれば、エミッション顕微鏡で検出した半導体集積回
路内の発光状態から故障箇所を絞り込み、その絞り込ん
だ故障箇所を対象に針立てによる電気的測定を行って故
障箇所を特定するため、従来のように針立てによる電気
的測定を主体に故障箇所の絞り込み及び特定を行う場合
に比較して、故障解析に要する時間を大幅に短縮するこ
とができる。さらに、この第１の半導体故障解析方法を
用いた半導体製造方法によれば、故障解析による製造プ
ロセスへのフィードバックを高速化して、故障発生の防
止に迅速に対応することができる。

【００５８】本発明に係る第２の半導体故障解析方法に
よれば、エミッション顕微鏡で検出したＩＩＬ回路内の
発光状態から故障箇所を絞り込み、その絞り込んだ故障
箇所を対象に針立てによる電気的測定を行って故障箇所
を特定するため、従来のように針立てによる電気的測定
を主体に故障箇所の絞り込み及び特定を行う場合に比較
して、故障解析に要する時間を大幅に短縮することがで
きる。さらに、この第２の半導体故障解析方法を用いた
半導体製造方法によれば、故障解析による製造プロセス
へのフィードバックを高速化して、故障発生の防止に迅
速に対応することができる。

【００５９】本発明に係る第３の半導体故障解析方法に
よれば、エミッション顕微鏡で検出した半導体集積回路
内の発光状態から異常発光を呈するバイポーラトランジ
スタ素子を抽出し、これを故障箇所として特定するた
め、従来のように針立てによる電気的測定を主体に故障
箇所の絞り込み及び特定を行う場合に比較して、故障解
析に要する時間を大幅に短縮することができる。さら
に、この第３の半導体故障解析方法を用いた半導体製造
方法によれば、故障解析による製造プロセスへのフィー
ドバックを高速化して、故障発生の防止に迅速に対応す
ることができる。

【図面の簡単な説明】

【図１】本発明で用いられるＥＭＳ装置の全体的な構成
例を示す概略図である。

【図２】本発明の第１実施形態に係る半導体故障解析方
法を示すフローチャートである。

【図３】バイポーラトランジスタの飽和動作時の発光形
態を示す模式図である。

【図４】バイポーラトランジスタの大電流動作時の発光
形態を示す模式図である。

【図５】異常発光部を含む回路ブロック内の回路図であ
る。

【図６】故障原因となったトランジスタ素子の要部拡大
図である。

【図７】本発明の第２実施形態に係る半導体故障解析方
法を示すフローチャートである。

【図８】ＩＩＬ回路でのゲート発光状態の一例を示す模
式図である。

【図９】バイポーラトランジスタの大電流動作時のデバ
イスモデルを示す図である。

【図１０】バイポーラトランジスタの電流−電圧特性を
示すガンメルプロット図である。

【図１１】ＴＥＧを利用したバイポーラトランジスタの
異常発光例を示す回路図である。

【図１２】転移ループの発生モデルを示す断面図であ
る。

【図１３】転移ループ防止のためのレイアウト変更例を
説明する図である。

【符号の説明】

１…ＭＳＩＣ（ミックスシグナル集積回路）、２…ＬＳ
Ｉテストボード、４…ＥＭＳ（エミッション顕微鏡）本
体、５…ＣＣＤカメラ、６…暗箱、８…制御装置、９…
ディスプレイ装置、１０…アイソレーション境界、１１
…コレクタ電極、１２，１６…ベース電極、１３，１５
…エミッタ電極、１４…発光領域

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/08 １０１Ｂ ５Ｆ０３８ 21/8222 29/72 Ｚ ５Ｆ０８２ 21/8226 27/04 Ｔ 27/04 27/082 29/73 (72)発明者 菊地 孝幸 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 2G003 AA10 AB18 AG03 AH04 AH10 2G014 AA01 AA03 AB59 AC10 AC11 2G132 AA00 AD15 AF11 AL09 AL12 4M106 AA01 AB06 CA16 DH04 DH50 DJ38 5F003 AP01 AP04 AZ09 BA97 BJ01 BJ08 BN03 BP41 5F038 DF01 DF03 DT11 DT12 EZ20 5F082 AA04 AA17 AA38 BA04 BA35 BC03 EA45 FA01 FA08

Claims (6)

【特許請求の範囲】
1. 【請求項１】 バイポーラトランジスタを有する半導体
   集積回路を故障症状が再現する条件で駆動し、この駆動
   状態の下で前記半導体集積回路内の発光状態をエミッシ
   ョン顕微鏡により検出する第１のステップと、 前記第１のステップで検出した発光状態と正常品による
   発光状態との違いから前記故障症状による異常発光部を
   抽出する第２のステップと、 前記第２のステップで抽出した前記異常発光部を含む回
   路ブロックにおいて、当該回路ブロックに存在する各々
   のバイポーラトランジスタ素子をその発光形態に応じて
   場合分けする第３のステップと、 前記第３のステップで場合分けした前記各々のバイポー
   ラトランジスタ素子の発光形態を基に前記回路ブロック
   内の電気的動作状態を推定することにより故障箇所を絞
   り込む第４のステップと、 前記第４のステップで絞り込んだ故障箇所を対象に電気
   的測定を行うことにより故障箇所を特定する第５のステ
   ップとを有することを特徴とする半導体故障解析方法。
2. 【請求項２】 バイポーラトランジスタを有する半導体
   集積回路を故障症状が再現する条件で駆動し、この駆動
   状態の下で前記半導体集積回路内の発光状態をエミッシ
   ョン顕微鏡により検出する第１のステップと、 前記第１のステップで検出した発光状態と正常品による
   発光状態との違いから前記故障症状による異常発光部を
   抽出する第２のステップと、 前記第２のステップで抽出した前記異常発光部を含む回
   路ブロックにおいて、当該回路ブロックに存在する各々
   のバイポーラトランジスタ素子をその発光形態に応じて
   場合分けする第３のステップと、 前記第３のステップで場合分けした前記各々のバイポー
   ラトランジスタ素子の発光形態を基に前記回路ブロック
   内の電気的動作状態を推定することにより故障箇所を絞
   り込む第４のステップと、 前記第４のステップで絞り込んだ故障箇所を対象に電気
   的測定を行うことにより故障箇所を特定する第５のステ
   ップと、 前記第５のステップで特定した故障箇所の故障原因を推
   定し、この推定した故障原因に応じて前記半導体集積回
   路の製造プロセス条件を変更する第６のステップとを有
   することを特徴とする半導体製造方法。
3. 【請求項３】 バイポーラトランジスタを有する半導体
   集積回路内のＩＩＬ回路への入力信号を固定した状態で
   前記半導体集積回路を故障症状が再現する条件で駆動
   し、この駆動状態の下で論理的に静止状態となった前記
   ＩＩＬ回路内のロジックゲート素子の発光状態をエミッ
   ション顕微鏡により検出する第１のステップと、 前記第１のステップで検出した発光状態と正常品による
   発光状態との違いから前記ＩＩＬ回路内で前記故障症状
   による異常発光部を抽出する第２のステップと、 前記第２のステップで抽出した前記異常発光部を基に前
   記ＩＩＬ回路内のロジック動作状態を推定することによ
   り当該ＩＩＬ回路内で故障箇所を絞り込む第３のステッ
   プと、 前記第３のステップで絞り込んだ故障箇所を対象に電気
   的測定を行うことにより故障箇所を特定する第４のステ
   ップとを有することを特徴とする半導体故障解析方法。
4. 【請求項４】 バイポーラトランジスタを有する半導体
   集積回路内のＩＩＬ回路への入力信号を固定した状態で
   前記半導体集積回路を故障症状が再現する条件で駆動
   し、この駆動状態の下で論理的に静止状態となった前記
   ＩＩＬ回路内のロジックゲート素子の発光状態をエミッ
   ション顕微鏡により検出する第１のステップと、 前記第１のステップで検出した発光状態と正常品による
   発光状態との違いから前記ＩＩＬ回路内で前記故障症状
   による異常発光部を抽出する第２のステップと、 前記第２のステップで抽出した前記異常発光部を基に前
   記ＩＩＬ回路内のロジック動作状態を推定することによ
   り当該ＩＩＬ回路内で故障箇所を絞り込む第３のステッ
   プと、 前記第３のステップで絞り込んだ故障箇所を対象に電気
   的測定を行うことにより故障箇所を特定する第４のステ
   ップと、 前記第４のステップで特定した故障箇所の故障原因を推
   定し、この推定した故障原因に応じて前記半導体集積回
   路の製造プロセス条件を変更する第５のステップとを有
   することを特徴とする半導体製造方法。
5. 【請求項５】 バイポーラトランジスタを含む半導体集
   積回路を、前記バイポーラトランジスタが大電流動作に
   至る手前のバイアス状態となる条件で駆動し、この駆動
   状態の下で前記半導体集積回路内の発光状態をエミッシ
   ョン顕微鏡により検出する第１のステップと、 前記第１のステップで検出した発光状態から異常発光を
   呈するバイポーラトランジスタ素子を抽出し、かつ当該
   抽出したバイポーラトランジスタ素子を故障箇所に特定
   する第２のステップとを有することを特徴とする半導体
   故障解析方法。
6. 【請求項６】 バイポーラトランジスタを有する半導体
   集積回路を、前記バイポーラトランジスタが大電流動作
   に至る手前のバイアス状態となる条件で駆動し、この駆
   動状態の下で前記半導体集積回路内の発光状態をエミッ
   ション顕微鏡により検出する第１のステップと、 前記第１のステップで検出した発光状態から異常発光を
   呈するバイポーラトランジスタ素子を抽出し、この抽出
   したバイポーラトランジスタ素子を故障箇所に特定する
   第２のステップと、 前記第２のステップで特定した故障箇所の故障原因を推
   定し、この推定した故障原因に応じて前記半導体集積回
   路の製造プロセス条件を変更する第３のステップとを有
   することを特徴とする半導体製造方法。