[go: up one dir, main page]

JP2003124445A - Magnetic memory and method of manufacturing the same - Google Patents

Magnetic memory and method of manufacturing the same

Info

Publication number
JP2003124445A
JP2003124445A JP2001319369A JP2001319369A JP2003124445A JP 2003124445 A JP2003124445 A JP 2003124445A JP 2001319369 A JP2001319369 A JP 2001319369A JP 2001319369 A JP2001319369 A JP 2001319369A JP 2003124445 A JP2003124445 A JP 2003124445A
Authority
JP
Japan
Prior art keywords
film
conductive
layer
conductive film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001319369A
Other languages
Japanese (ja)
Inventor
Takeshi Okazawa
武 岡澤
Kiyotaka Tsuji
清孝 辻
Kuniko Kikuta
邦子 菊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001319369A priority Critical patent/JP2003124445A/en
Priority to EP02022887A priority patent/EP1304737A2/en
Priority to US10/271,007 priority patent/US6746875B2/en
Priority to KR1020020063607A priority patent/KR20030032877A/en
Publication of JP2003124445A publication Critical patent/JP2003124445A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00Arrangements or instruments for measuring magnetic variables
    • G01R33/02Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a magnetic memory wherein a contact film between a TMR multilayer film and an upper interconnection can be formed self-alignedly, and also to provide a method of manufacturing the same. SOLUTION: The magnetic memory comprises the TMR multilayer film (6) formed on a first conductive film (4), and a second conductive film (8) which is formed on the TMR multilayer film (6) and has the same planar shape as the TMR multilayer film. The second conductive film has a flat surface. A first insulation film (10) is so formed as to surround the TMR multilayer film (6) and the second conductive film (8), and has a flat surface having the same height as that of the surface of the second conductive film (8). A second conductive film (12) is formed on the first insulation film (10) and is electrically connected to the second conductive film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、磁性記憶装置とそ
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic memory device and a manufacturing method thereof.

【0002】[0002]

【従来の技術】図10は、磁性記憶装置の従来の製造方
法を示している。最初に、図10(a)に示されるよう
に、SiO2の絶縁膜102上にAlの導電膜104が
形成され、パターン化される。続いて、TMR膜(磁気
抵抗効果(tunnel magnetoresistance)膜)106がパ
ターン化された導電膜104の上に堆積され、パターン
化される。
2. Description of the Related Art FIG. 10 shows a conventional method of manufacturing a magnetic memory device. First, as shown in FIG. 10A, a conductive film 104 of Al is formed on the insulating film 102 of SiO2 and patterned. Subsequently, a TMR film (tunnel magnetoresistance film) 106 is deposited on the patterned conductive film 104 and patterned.

【0003】次に、図10(b)に示されるように、第
1導電膜104とTMR膜106を覆うように、絶縁膜
102上に層間絶縁膜110が形成される。
Next, as shown in FIG. 10B, an interlayer insulating film 110 is formed on the insulating film 102 so as to cover the first conductive film 104 and the TMR film 106.

【0004】次に、図10(c)に示されるように、層
間絶縁膜110上にフォトレジストが塗布され、コンタ
クト用のパターンを有するレジストマスク120が形成
される。
Next, as shown in FIG. 10C, a photoresist is applied on the interlayer insulating film 110 to form a resist mask 120 having a contact pattern.

【0005】次に図10(d)に示されるように、層間
絶縁膜110がエッチングされ、TMR膜106の表面
の一部が露出されるように、コンタクトホールが形成さ
れる。
Next, as shown in FIG. 10D, the interlayer insulating film 110 is etched to form a contact hole so that a part of the surface of the TMR film 106 is exposed.

【0006】次に、図10(e)に示されるように、A
lの配線層108が堆積される。このとき、配線層10
8は、コンタクトホールの内面上にも形成され、層間絶
縁膜110上の配線とTMR膜106の上部電極とが接
続されることになる。
Next, as shown in FIG.
1 wiring layer 108 is deposited. At this time, the wiring layer 10
8 is also formed on the inner surface of the contact hole, so that the wiring on the interlayer insulating film 110 and the upper electrode of the TMR film 106 are connected.

【0007】上記のように、従来技術では、パターニン
グされたレジストをマスクとしてドライエッチングによ
ってTMR膜の上部までの層間絶縁膜が除去された後、
Alの上部配線層が成膜されていた。こうして、TMR
膜の上部へのコンタクトが形成されている。
As described above, in the conventional technique, after the interlayer insulating film up to the upper part of the TMR film is removed by dry etching using the patterned resist as a mask,
The upper wiring layer of Al was formed. Thus, TMR
A contact is formed to the top of the membrane.

【0008】しかしながら、上記のプロセスでは、レジ
ストのパターニングによってコンタクトホールの形状が
決定される、また、TMR膜とコンタクトホールとの間
に目ずれマージンを用意する必要がある。この結果、T
MR膜の上部と上部配線間のコンタクトを自己整合的に
形成することができず、微細化が難しいという問題があ
った。
However, in the above process, the shape of the contact hole is determined by patterning the resist, and it is necessary to prepare a misalignment margin between the TMR film and the contact hole. As a result, T
There is a problem that the contact between the upper portion of the MR film and the upper wiring cannot be formed in a self-aligned manner, and miniaturization is difficult.

【0009】また、上部配線層の成膜においてコンタク
トホールが完全に埋め込まれないため、コンタクト断面
での配線層の膜厚が減少する。この結果、コンタクト真
上で上部配線層の断面積が小さくなり、また書き込み電
流によるマイグレーションが大きくなるという問題があ
った。
Further, since the contact hole is not completely filled in the film formation of the upper wiring layer, the film thickness of the wiring layer in the contact cross section is reduced. As a result, there is a problem that the cross-sectional area of the upper wiring layer becomes small just above the contact and migration due to the write current becomes large.

【0010】さらには、TMR膜の上部へのコンタクト
を取るため、パターニングされたレジストをマスクとし
てプラズマエッチングによってTMR膜の上部までの層
間絶縁膜が除去される必要がある。この結果、プラズマ
エッチングによるTMR膜へのダメージのため、TMR
膜の歩留まりが低下するという問題があった。
Further, in order to make contact with the upper part of the TMR film, it is necessary to remove the interlayer insulating film up to the upper part of the TMR film by plasma etching using the patterned resist as a mask. As a result, the TMR film is damaged due to the plasma etching, so that the TMR film is damaged.
There is a problem that the yield of the film is reduced.

【0011】上記記載と関連して、特開2000−20
620A号公報には磁界検出素子が開示されている。こ
の引例では、磁界検出素子は、ペロブスカイト型導電性
酸化物磁性体電極と、強磁性体金属電極と、絶縁膜を備
えている。絶縁膜は、前記2つの電極の間に設置され、
トンネル電流を検出する。また、絶縁膜は、前記2つの
電極間の交換磁気結合の遮断が可能な厚さを有する。
In connection with the above description, Japanese Patent Laid-Open No. 2000-20
The 620A publication discloses a magnetic field detecting element. In this reference, the magnetic field detecting element includes a perovskite-type conductive oxide magnetic material electrode, a ferromagnetic metal electrode, and an insulating film. An insulating film is placed between the two electrodes,
Detect the tunnel current. Further, the insulating film has a thickness capable of interrupting exchange magnetic coupling between the two electrodes.

【0012】また、トンネル磁気抵抗型ヘッドが特開2
000−20620A号公報に開示されている。この引
例では、トンネル磁気抵抗効果型ヘッドは、トンネルバ
リア層と、トンネルバリア層を挟むようにして形成され
た強磁性フリー層と、強磁性ピンド層が積層されたトン
ネル多層膜を有している。このヘッドは、強磁性ピンド
層の上にトンネルバリア層及び非磁性金属プロテクト層
が順次形成される。前記強磁性ピンド層、トンネルバリ
ア層及び非磁性金属プロテクト層を含む積層体の両サイ
ドにサイド絶縁層が形成される。非磁性金属プロテクト
層の表面がクリーニングされ、その処理面を介して強磁
性ピンド層と対向するように強磁性フリー層が形成され
る。
Further, a tunnel magnetoresistive head is disclosed in Japanese Patent Laid-Open No. 2-212058.
No. 000-20620A. In this reference, the tunnel magnetoresistive head has a tunnel barrier layer, a ferromagnetic free layer formed so as to sandwich the tunnel barrier layer, and a tunnel multilayer film in which a ferromagnetic pinned layer is laminated. In this head, a tunnel barrier layer and a nonmagnetic metal protection layer are sequentially formed on a ferromagnetic pinned layer. Side insulating layers are formed on both sides of the stack including the ferromagnetic pinned layer, the tunnel barrier layer and the non-magnetic metal protection layer. The surface of the nonmagnetic metal protect layer is cleaned, and the ferromagnetic free layer is formed so as to face the ferromagnetic pinned layer through the treated surface.

【0013】[0013]

【発明が解決しようとする課題】従って、本発明の目的
は、TMR積層膜と上部配線の間のコンタクト膜が自己
整合的に形成されることができる磁性記憶装置とその製
造方法を提供することである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a magnetic memory device in which a contact film between a TMR laminated film and an upper wiring can be formed in a self-aligned manner, and a manufacturing method thereof. Is.

【0014】本発明の他の目的は、層間絶縁膜をエッチ
ングする時のTMR積層膜へのプラズマダメージを無く
すことができる磁性記憶装置とその製造方法を提供する
ことである。
Another object of the present invention is to provide a magnetic memory device capable of eliminating plasma damage to the TMR laminated film when etching the interlayer insulating film, and a method of manufacturing the same.

【0015】本発明の他の目的は、TMR積層膜へのデ
ータの書き込み電流における信頼性の向上が達せられる
磁性記憶装置とその製造方法を提供することである。
Another object of the present invention is to provide a magnetic memory device and a method of manufacturing the same which can improve the reliability of a data write current to a TMR laminated film.

【0016】本発明の他の目的は、TMR積層膜へのデ
ータの書き込み電流を低減することができる磁性記憶装
置とその製造方法を提供することである。
Another object of the present invention is to provide a magnetic memory device capable of reducing a data write current to a TMR laminated film and a method of manufacturing the same.

【0017】本発明の他の目的は、配線幅と配線間隔を
少なくすることができ、高密度化を達成することができ
る磁性記憶装置とその製造方法を提供することである。
Another object of the present invention is to provide a magnetic memory device capable of reducing the wiring width and the wiring interval and achieving high density, and a manufacturing method thereof.

【0018】[0018]

【課題を解決するための手段】以下に、[発明の実施の
形態]で使用する番号・符号を用いて、課題を解決する
ための手段を説明する。これらの番号・符号は、[特許
請求の範囲]の記載と発明の実施の形態の記載との対応
関係を明らかにするために付加されたものであるが、
[特許請求の範囲]に記載されている発明の技術的範囲
の解釈に用いてはならない。
[Means for Solving the Problems] Means for solving the problems will be described below with reference to the numbers and symbols used in the embodiments of the present invention. These numbers and signs are added to clarify the correspondence relationship between the description of [Claims] and the description of the embodiments of the invention.
It should not be used to interpret the technical scope of the invention described in [Claims].

【0019】本発明の観点では、磁性記憶装置は、第1
導電膜(4)上に形成されたTMR積層膜(6)と、前
記TMR積層膜(6)上に形成され、前記TMR積層膜
と同じ平面形状を有する第2導電膜(8)とを具備す
る。
In the aspect of the present invention, the magnetic memory device is the first
A TMR laminated film (6) formed on the conductive film (4) and a second conductive film (8) formed on the TMR laminated film (6) and having the same planar shape as the TMR laminated film. To do.

【0020】ここで、本発明の磁性記憶装置では、前記
第2導電膜は平坦な表面を有する。また、本発明の磁性
記憶装置は、前記TMR積層膜(6)と前記第2導電膜
(8)を囲むように形成され、前記第2導電膜(8)の
表面と同じ高さの平坦な表面を有する第1絶縁膜(1
0)と、前記第1絶縁膜(10)の上に形成され、前記
第2導電膜と電気的に接続された第3導電膜(12)と
を更に具備してもよい。
Here, in the magnetic memory device of the present invention, the second conductive film has a flat surface. Further, the magnetic memory device of the present invention is formed so as to surround the TMR laminated film (6) and the second conductive film (8), and is flat at the same height as the surface of the second conductive film (8). A first insulating film having a surface (1
0) and a third conductive film (12) formed on the first insulating film (10) and electrically connected to the second conductive film.

【0021】また、本発明の他の観点では、磁性記憶装
置は、第1導電膜(4)上に形成されたTMR積層膜
(6)と、前記TMR積層膜(6)上に形成され、前記
TMR積層膜(6)と同じ平面形状を有する第2導電膜
(8)と、前記第2導電膜(8)上に形成され、前記第
2導電膜(8)と同じ平面形状を有する軟磁性体膜(2
2)とを具備する
According to another aspect of the present invention, the magnetic memory device is formed on the TMR laminated film (6) formed on the first conductive film (4) and the TMR laminated film (6), A second conductive film (8) having the same planar shape as that of the TMR laminated film (6) and a soft conductive film formed on the second conductive film (8) and having the same planar shape as the second conductive film (8). Magnetic film (2
2) and

【0022】本発明の磁性記憶装置では、前記軟磁性体
膜は平坦な表面を有することが好ましい。このとき、本
発明の磁性記憶装置は、前記TMR積層膜(6)、前記
第2導電膜(8)、及び前記軟磁性体膜(22)を囲む
ように形成され、前記軟磁性体膜(22)の表面と同じ
高さの平坦な表面を有する第1絶縁膜(10)と、前記
第1絶縁膜(10)の上に形成され、前記軟磁性体膜
(22)と電気的に接続された第3導電膜(12)とを
更に具備してもよい。
In the magnetic memory device of the present invention, it is preferable that the soft magnetic film has a flat surface. At this time, the magnetic memory device of the present invention is formed so as to surround the TMR laminated film (6), the second conductive film (8), and the soft magnetic film (22), and the soft magnetic film ( 22) a first insulating film (10) having a flat surface having the same height as the surface of (22), and electrically connected to the soft magnetic film (22) formed on the first insulating film (10). The third conductive film (12) may be further provided.

【0023】上記の磁性記憶装置において、前記第1導
電膜は、MOSトランジスタのソースとドレインの一方
に接続されていることが好ましい。
In the above magnetic memory device, it is preferable that the first conductive film is connected to one of a source and a drain of a MOS transistor.

【0024】更に、本発明の他の観点では、磁性記憶装
置は、基板上に行列状に形成された複数のトランジスタ
(50)と、前記複数のトランジスタ(50)を覆うよ
うに形成された第1層間絶縁膜(52,54,58)
と、前記第1層間絶縁膜(52,54,58)からそれ
らの上面だけが露出するように、前記複数のトランジス
タ(50)の上に形成された複数の第1導電膜(4)
と、前記複数の第1導電膜(4)の各々は、対応する列
の前記複数のトランジスタ(50)のドレインとソース
の一方に接続され、前記複数の第1導電膜の各々の上に
形成された複数の磁性記憶素子と、前記複数の磁性記憶
素子の各々は、前記複数の第1導電膜(4)のうちの対
応するものと第2導電膜(8)とに挟まれたTMR積層
膜(6)を有し、前記複数の第1導電膜(4)を覆うよ
うに、また前記複数の磁性記憶素子の最上層膜の上面が
露出するように、前記最上層膜の高さと同じ高さで前記
第1層間絶縁膜の上に形成された第2層間絶縁膜(1
0)と、前記第2層間絶縁膜(10)の上に形成された
複数の第3導電膜(12)とを具備し、前記複数の第3
導電膜(12)の各々は、前記複数の磁性記憶素子の各
列の最上層膜と電気的に接続されている。
Further, according to another aspect of the present invention, a magnetic memory device includes a plurality of transistors (50) formed in a matrix on a substrate and a first transistor (50) formed so as to cover the plurality of transistors (50). 1 interlayer insulating film (52, 54, 58)
And a plurality of first conductive films (4) formed on the plurality of transistors (50) so that only the upper surfaces of the first interlayer insulating films (52, 54, 58) are exposed.
And each of the plurality of first conductive films (4) is connected to one of a drain and a source of the plurality of transistors (50) in a corresponding column, and is formed on each of the plurality of first conductive films. A plurality of magnetic storage elements, and each of the plurality of magnetic storage elements is sandwiched between a corresponding one of the plurality of first conductive films (4) and a second conductive film (8). It has a film (6) and has the same height as the uppermost layer film so as to cover the plurality of first conductive films (4) and expose the upper surfaces of the uppermost layer films of the plurality of magnetic memory elements. A second interlayer insulating film (1) formed on the first interlayer insulating film at a height.
0) and a plurality of third conductive films (12) formed on the second interlayer insulating film (10), and the plurality of third conductive films (12).
Each of the conductive films (12) is electrically connected to the uppermost layer film of each column of the plurality of magnetic memory elements.

【0025】ここで、本発明の磁性記憶装置では、前記
複数の磁性記憶素子の各々は、前記対応する第1導電
膜、前記TMR積層膜、及び前記第2導電膜を有し、前
記最上層膜は、前記第2導電膜である。あるいは、前記
複数の磁性記憶素子の各々は、前記対応する第1導電
膜、前記TMR積層膜、前記第2導電膜、軟磁性体膜を
有し、前記最上層膜は、前記軟磁性体膜である。
Here, in the magnetic memory device of the present invention, each of the plurality of magnetic memory elements includes the corresponding first conductive film, the TMR laminated film, and the second conductive film, and the uppermost layer. The film is the second conductive film. Alternatively, each of the plurality of magnetic memory elements has the corresponding first conductive film, the TMR laminated film, the second conductive film, and the soft magnetic film, and the uppermost film is the soft magnetic film. Is.

【0026】また、本発明の他の観点では、磁性記憶装
置の製造方法は、第1絶縁膜(2)上に、第1導電層、
TMR積層層、及び第2導電層を順に積層する第1ステ
ップと、前記第2導電層をパターン化して第1ハードマ
スクを形成する第2ステップと、前記第1ハードマスク
を用いて、前記TMR積層層と前記第1導電層をパター
ン化して第1導電膜(4)を形成する第3ステップと、
前記パターン化された第2導電層をパターン化して第2
ハードマスクとしての第2導電膜(8)を形成する第4
ステップと、前記第2ハードマスクを用いて、前記パタ
ーン化されたTMR積層層をパターン化してTMR積層
膜(6)を形成する第5ステップと、前記第1導電膜、
前記TMR積層膜、及び前記第2導電膜を覆うように、
前記第1絶縁膜上に第2絶縁膜(10)を形成する第6
ステップと、前記第2導電膜の上面が露出するまで、前
記第2絶縁膜を除去する第7ステップと、前記第2導電
膜と電気的に接続されるように、前記除去後の第2絶縁
膜上に第3導電膜(12)を形成する第8ステップとを
具備する。
Further, according to another aspect of the present invention, in a method for manufacturing a magnetic memory device, a first conductive layer is formed on the first insulating film (2).
A first step of sequentially stacking a TMR laminated layer and a second conductive layer, a second step of patterning the second conductive layer to form a first hard mask, and the TMR using the first hard mask. A third step of patterning the laminated layer and the first conductive layer to form a first conductive film (4);
Patterning the patterned second conductive layer to form a second
Fourth forming second conductive film (8) as hard mask
A step of patterning the patterned TMR laminated layer to form a TMR laminated film (6) using the second hard mask, the first conductive film,
So as to cover the TMR laminated film and the second conductive film,
Forming a second insulating film (10) on the first insulating film;
And a seventh step of removing the second insulating film until the upper surface of the second conductive film is exposed, and the second insulating film after the removal so as to be electrically connected to the second conductive film. An eighth step of forming a third conductive film (12) on the film.

【0027】本発明の他の観点では、磁性記憶装置の製
造方法は、第1絶縁膜(2)上に、第1導電層、TMR
積層層、第2導電層、及び軟磁性体層を順に積層する第
1ステップと、前記軟磁性体層と第2導電層をパターン
化して第1ハードマスクを形成する第2ステップと、前
記第1ハードマスクを用いて、前記TMR積層層と前記
第1導電層をパターン化して第1導電膜(2)を形成す
る第3ステップと、前記パターン化された軟磁性体層と
前記パターン化された第2導電層をパターン化して第2
ハードマスクとしての軟磁性体膜(22)と第2導電膜
(8)を形成する第4ステップと、前記第2ハードマス
クを用いて、前記パターン化されたTMR積層層をパタ
ーン化してTMR積層膜(6)を形成する第5ステップ
と、前記第1導電膜、前記TMR積層膜、前記第2導電
膜、及び前記軟磁性体膜を覆うように、前記第1絶縁膜
上に第2絶縁膜(10)を形成する第6ステップと、前
記軟磁性体膜の上面が露出するまで、前記第2絶縁膜を
除去する第7ステップと、前記軟磁性体膜と電気的に接
続されるように前記除去後の第2絶縁膜上に第3導電膜
(12)を形成する第8ステップとを具備する。
According to another aspect of the present invention, a method of manufacturing a magnetic memory device is characterized in that a first conductive layer and a TMR layer are formed on a first insulating film (2).
A first step of sequentially laminating a laminated layer, a second conductive layer, and a soft magnetic layer; a second step of patterning the soft magnetic layer and the second conductive layer to form a first hard mask; A third step of patterning the TMR laminated layer and the first conductive layer to form a first conductive film (2) using one hard mask, the patterned soft magnetic layer and the patterned soft magnetic layer. The second conductive layer is patterned to form a second
A fourth step of forming a soft magnetic material film (22) and a second conductive film (8) as a hard mask, and patterning the patterned TMR laminated layer using the second hard mask to form a TMR laminated layer. A fifth step of forming a film (6) and a second insulation on the first insulation film so as to cover the first conductive film, the TMR laminated film, the second conductive film, and the soft magnetic film. A sixth step of forming the film (10), a seventh step of removing the second insulating film until the upper surface of the soft magnetic material film is exposed, and an electrical connection with the soft magnetic material film. And an eighth step of forming a third conductive film (12) on the removed second insulating film.

【0028】ここで、本発明の磁性記憶装置の製造方法
においては、前記第7ステップは、前記第2絶縁膜をC
MPするステップを具備することが好ましい。また、前
記第2絶縁膜は、SiO2、SiNx、PSG及びBPS
Gからなるグループから選択されたもので形成されるこ
とが好ましい。
Here, in the method of manufacturing a magnetic memory device according to the present invention, the seventh step is to remove the second insulating film by C.
It is preferable to include the step of MP. The second insulating film is made of SiO2, SiNx, PSG and BPS.
It is preferably formed of a material selected from the group consisting of G.

【0029】本発明の他の観点では、磁性記憶装置の製
造方法は、第1導電膜(4)上に、TMR積層層と導電
層を順に積層する第1ステップと、前記導電層をパター
ン化してハードマスクとしての第2導電膜(8)を形成
する第2ステップと、前記ハードマスクを用いて、前記
TMR積層層をパターン化してTMR積層膜(6)を形
成する第3ステップと、前記第1導電膜、前記TMR積
層膜、及び前記第2導電膜を覆うように、前記第1導電
膜上に絶縁膜(10)を形成する第4ステップと、前記
第2導電膜の上面が露出するまで、前記絶縁膜を除去す
る第5ステップと、前記第2導電膜と電気的に接続され
るように前記除去後の絶縁膜上に第3導電膜(12)を
形成する第6ステップとを具備する。
According to another aspect of the present invention, in a method of manufacturing a magnetic memory device, a first step of sequentially laminating a TMR laminated layer and a conductive layer on a first conductive film (4), and patterning the conductive layer. A second step of forming a second conductive film (8) as a hard mask, and a third step of patterning the TMR laminated layer by using the hard mask to form a TMR laminated film (6); A fourth step of forming an insulating film (10) on the first conductive film so as to cover the first conductive film, the TMR laminated film, and the second conductive film, and the upper surface of the second conductive film is exposed. Until, a fifth step of removing the insulating film, and a sixth step of forming a third conductive film (12) on the removed insulating film so as to be electrically connected to the second conductive film. It is equipped with.

【0030】また、本発明の他の観点では、磁性記憶装
置の製造方法は、第1導電膜(4)上に、TMR積層
層、導電層、及び軟磁性体層を順に積層する第1ステッ
プと、記軟磁性体層と導電層をパターン化してハードマ
スクとしての軟磁性体膜(22)と第2導電膜(8)を
形成する第2ステップと、前記ハードマスクを用いて、
前記TMR積層層をパターン化してTMR積層膜(6)
を形成する第3ステップと、前記第1導電膜、前記TM
R積層膜、前記第2導電膜、及び前記軟磁性体膜を覆う
ように、前記第1導電膜上に絶縁膜(10)を形成する
第4ステップと、前記軟磁性体膜の上面が露出するま
で、前記絶縁膜を除去する第5ステップと、前記軟磁性
体膜と電気的に接続されるように前記除去後の絶縁膜上
に第3導電膜(12)を形成する第6ステップとを具備
する。
According to another aspect of the present invention, in the method for manufacturing a magnetic memory device, a first step of sequentially laminating a TMR laminated layer, a conductive layer, and a soft magnetic material layer on the first conductive film (4). A second step of patterning the soft magnetic material layer and the conductive layer to form a soft magnetic material film (22) and a second conductive film (8) as a hard mask; and using the hard mask,
The TMR laminated film is patterned to form a TMR laminated film (6)
Forming a first step, the first conductive film, and the TM
A fourth step of forming an insulating film (10) on the first conductive film so as to cover the R laminated film, the second conductive film, and the soft magnetic film, and exposing the upper surface of the soft magnetic film. Until, a fifth step of removing the insulating film, and a sixth step of forming a third conductive film (12) on the removed insulating film so as to be electrically connected to the soft magnetic film. It is equipped with.

【0031】ここで、本発明の磁性記憶装置の製造方法
において、前記第5ステップは、前記絶縁膜をCMPす
るステップを具備することが好ましい。また、前記絶縁
膜は、SiO2、SiNx、PSG及びBPSGからなる
グループから選択されたもので形成されることが好まし
い。
Here, in the method of manufacturing a magnetic memory device of the present invention, it is preferable that the fifth step includes a step of CMP the insulating film. The insulating film is preferably formed of a material selected from the group consisting of SiO2, SiNx, PSG and BPSG.

【0032】また、本発明の他の観点では、磁性記憶装
置の製造方法は、第1導電膜(4)上に、TMR積層層
と導電層を順に積層する第1ステップと、前記導電層を
パターン化してハードマスクとしての第2導電膜(8)
を形成する第2ステップと、最上層は前記第2導電膜で
あり、前記ハードマスクを用いて、前記TMR積層層を
パターン化してTMR積層膜(6)を形成する第3ステ
ップとを具備する。
According to another aspect of the present invention, in a method of manufacturing a magnetic memory device, a first step of sequentially stacking a TMR laminated layer and a conductive layer on the first conductive film (4), and the conductive layer are formed. Second conductive film (8) patterned and used as a hard mask
And a third step of forming the TMR laminated film (6) by patterning the TMR laminated layer by using the hard mask and forming the TMR laminated film (6). .

【0033】ここで、本発明の磁性記憶装置の製造方法
において、前記第1ステップは、前記導電層の上に軟磁
性体層を積層するステップを含み、前記第2ステップ
は、前記導電層に加えて、前記軟磁性体層をパターン化
して軟磁性体膜(22)を形成するステップを含んでも
よい。このとき、前記ハードマスクは前記軟磁性体膜と
前記第2導電膜とからなり、前記最上層は前記軟磁性体
膜である。
Here, in the method of manufacturing a magnetic memory device of the present invention, the first step includes a step of laminating a soft magnetic layer on the conductive layer, and the second step includes forming the soft layer on the conductive layer. In addition, the step of patterning the soft magnetic layer to form the soft magnetic layer (22) may be included. At this time, the hard mask is composed of the soft magnetic film and the second conductive film, and the uppermost layer is the soft magnetic film.

【0034】また、本発明の磁性記憶装置の製造方法
は、基板上にトランジスタを形成するステップと、前記
トランジスタを覆うように、第1絶縁膜として層間絶縁
膜を形成するステップと、前記第1絶縁膜を通過して、
前記第1導電膜を前記トランジスタに接続するプラグを
形成するステップと、前記第1導電膜を第2絶縁膜中の
溝配線として形成するステップとを更に具備してもよ
い。
In the method of manufacturing a magnetic memory device of the present invention, a step of forming a transistor on a substrate, a step of forming an interlayer insulating film as a first insulating film so as to cover the transistor, and the first Through the insulating film,
The method may further include forming a plug that connects the first conductive film to the transistor, and forming the first conductive film as a groove wiring in the second insulating film.

【0035】また、本発明の磁性記憶装置の製造方法
は、前記第1導電膜と前記最上層を覆うように、第3絶
縁膜を形成するステップと、前記最上層の上面が露出す
るまで、前記第3絶縁膜をCMPするステップと、前記
最上層に接続される第3導電膜を第4絶縁膜中の溝配線
として形成するステップとを更に具備してもよい。
Further, in the method of manufacturing a magnetic memory device of the present invention, the step of forming a third insulating film so as to cover the first conductive film and the uppermost layer, and the step of exposing the upper surface of the uppermost layer, The method may further include the step of CMP the third insulating film, and forming the third conductive film connected to the uppermost layer as a groove wiring in the fourth insulating film.

【0036】また、本発明の磁性記憶装置の製造方法に
おいて、前記第1導電膜または前記第3導電膜は、A
l、Cu、及びAlSiCuからなるグループから選択
されたもので形成されていることが好ましい。また、前
記第2導電膜は、TiN、Al、Ti、及びTa/Al
/Taからなるグループから選択されたもので形成され
ていることが好ましい。
In the method of manufacturing a magnetic memory device of the present invention, the first conductive film or the third conductive film is A
It is preferably formed of a material selected from the group consisting of 1, Cu, and AlSiCu. The second conductive film is made of TiN, Al, Ti, and Ta / Al.
It is preferably made of a material selected from the group consisting of / Ta.

【0037】このように、本発明では、ハードマスクを
用いてトンネル抵抗素子(TMR積層膜)の形状加工
(ミリングプロセスもしくはエッチングプロセス)が行
われる。こうして、TMR積層膜は、自己整合的に形成
されることができる。また、ハードマスクの膜厚が、形
状加工後に成膜される層間絶縁膜の膜厚とほぼ同等の膜
厚に設定されていて、化学的機械的研磨(CMP)を用
いてハードマスクの上部が露出させられることによって
TMR積層膜の上部へのコンタクトが形成されている。
これにより、TMR積層膜の微細化が進んでも、容易に
かつ精度良くコンタクトを形成することができる。ま
た、従来用いられていたプラズマによる層間絶縁膜のエ
ッチングが不必要となるので、プラズマによるTMR積
層膜へのダメージを軽減することが可能となる。さら
に、TMR積層膜の上部の配線が平面上に形成されるた
め、書き込み磁場の安定性ならびに配線信頼性の向上が
得られる。また、上部配線とTMRの間に軟磁性膜を挟
むことにより、書込みに必要な電流を減らすことが可能
となる。
As described above, in the present invention, the shape processing (milling process or etching process) of the tunnel resistance element (TMR laminated film) is performed using the hard mask. In this way, the TMR laminated film can be formed in a self-aligned manner. Further, the film thickness of the hard mask is set to be almost the same as the film thickness of the interlayer insulating film formed after the shape processing, and the upper part of the hard mask is formed by chemical mechanical polishing (CMP). By being exposed, a contact to the upper part of the TMR laminated film is formed.
This makes it possible to easily and accurately form a contact even if the TMR laminated film is further miniaturized. Further, since it is not necessary to etch the interlayer insulating film by the plasma which has been used conventionally, it is possible to reduce the damage to the TMR laminated film by the plasma. Further, since the wiring on the upper part of the TMR laminated film is formed on the plane, the stability of the write magnetic field and the wiring reliability can be improved. Also, by sandwiching the soft magnetic film between the upper wiring and the TMR, it becomes possible to reduce the current required for writing.

【0038】[0038]

【発明の実施の形態】以下に、添付図面を参照して、本
発明の磁性記憶装置について詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION The magnetic memory device of the present invention will be described in detail below with reference to the accompanying drawings.

【0039】本発明の第1実施の形態による磁性記憶装
置の構造について図2(d)を参照して説明する。
The structure of the magnetic memory device according to the first embodiment of the present invention will be described with reference to FIG.

【0040】図2(d)では、第1絶縁膜2の一部の上
に第1導電膜4が形成されている。第1絶縁膜2の材料
としては、SiO2、SiNX、PSG、BPSGなどが
用いられる。絶縁膜2の下にSi基板が用いられる場
合、第1絶縁膜2は、第1導電膜4とSi基板の絶縁が
十分に得られる程度の膜厚を有していれば良く、通常2
00 nm以上が用いられる。
In FIG. 2D, the first conductive film 4 is formed on a part of the first insulating film 2. As the material of the first insulating film 2, SiO2, SiNx, PSG, BPSG or the like is used. When a Si substrate is used under the insulating film 2, the first insulating film 2 may have a film thickness such that insulation between the first conductive film 4 and the Si substrate is sufficiently obtained.
00 nm or more is used.

【0041】第1導電膜4は下部配線として用いられる
ので、第1導電膜4の材料は、導電性の金属もしくは金
属化合物であることが望ましい。より詳細には、Al、
Cu、AlSiCuなどの比抵抗値の低い金属が好適で
ある。第1導電膜4の膜厚は、低配線抵抗と断線からの
信頼性を確保するため、200 nm 〜 800 nmである
ことが好ましい。
Since the first conductive film 4 is used as a lower wiring, the material of the first conductive film 4 is preferably a conductive metal or metal compound. More specifically, Al,
A metal having a low specific resistance value such as Cu or AlSiCu is suitable. The film thickness of the first conductive film 4 is preferably 200 nm to 800 nm in order to secure low wiring resistance and reliability from disconnection.

【0042】第1実施の形態の磁性記憶装置では、第1
導電膜4の一部の上にはTMR積層膜6が形成されてい
る。TMR積層膜6は、絶縁膜2に近い側から1.5 n
mのTa層/2 nmのNiFe層/10 nmのIrMn層/3
nmのCoFe層/1.5 nmのAl2O3層/5 nmのNiF
e層/5 nmのTa層の積層構造を有する。しかしなが
ら、この構造にのみに限定されるものではなく、材料お
よび各層の膜厚は目的とする特性に合わせて適宜調整さ
れてもよい。また、TMR積層膜6は、第1導電膜4の
一部ではなく全体の上に形成されてもよい。
In the magnetic memory device of the first embodiment, the first
A TMR laminated film 6 is formed on a part of the conductive film 4. The TMR laminated film 6 is 1.5 n from the side close to the insulating film 2.
m Ta layer / 2 nm NiFe layer / 10 nm IrMn layer / 3
nm CoFe layer / 1.5 nm Al2O3 layer / 5 nm NiF
It has a laminated structure of an e layer / 5 nm Ta layer. However, the structure is not limited to this, and the materials and the film thickness of each layer may be appropriately adjusted according to the desired characteristics. Further, the TMR laminated film 6 may be formed on the entire first conductive film 4 instead of a part thereof.

【0043】TMR積層膜6の上には、第2導電膜8
が、平坦な表面を有するように形成されている。第2導
電膜8は、TMR積層膜6と同じ形状を有していてもよ
い。第2導電膜8の材料としては、導電性の金属もしく
は金属化合物および、それらの積層膜であることが望ま
しい。TMR積層膜6に直列に接続される抵抗が大きい
と、抵抗変化比の減少を招くからである。より詳細に
は、TiN膜が好適である。Al膜、Ti膜、Ta/A
l/Ta積層膜なども使用可能である。TiN膜が用い
られる場合、第2導電膜8の膜厚は、200 nm 〜 6
00 nmであることが望ましい。膜厚が200 nm以下で
は後工程での研磨において十分なマージンを得ることが
できず、600 nm以上ではTMR積層膜4と上部配線
の距離が長くなってしまい書き込み電流の増大を招くた
めである。
A second conductive film 8 is formed on the TMR laminated film 6.
Are formed so as to have a flat surface. The second conductive film 8 may have the same shape as the TMR laminated film 6. The material of the second conductive film 8 is preferably a conductive metal or metal compound and a laminated film thereof. This is because if the resistance connected in series to the TMR laminated film 6 is large, the resistance change ratio is reduced. More specifically, a TiN film is suitable. Al film, Ti film, Ta / A
An l / Ta laminated film or the like can also be used. When the TiN film is used, the film thickness of the second conductive film 8 is 200 nm to 6 nm.
It is preferably 00 nm. This is because if the film thickness is 200 nm or less, a sufficient margin cannot be obtained in the polishing in the subsequent process, and if the film thickness is 600 nm or more, the distance between the TMR laminated film 4 and the upper wiring becomes long and the write current increases. .

【0044】第1絶縁膜2上の第1導電膜4,TMR積
層膜6,第2導電膜8の周囲には、第2絶縁膜10が形
成されている。第2絶縁膜10の材料としては、SiO
2が用いられる。SiNX、PSG、BPSGなども使用
可能である。第2絶縁膜10の表面は、高さにおいて第
2導電膜8の表面とほぼ同一であるように平坦化されて
いる。
A second insulating film 10 is formed around the first conductive film 4, the TMR laminated film 6 and the second conductive film 8 on the first insulating film 2. The material of the second insulating film 10 is SiO.
2 is used. SiNX, PSG, BPSG, etc. can also be used. The surface of the second insulating film 10 is flattened so as to be substantially the same in height as the surface of the second conductive film 8.

【0045】第2絶縁膜10と第2導電膜8の平坦化し
た表面上には、第3導電膜12が、第2導電膜8との電
気的接続を確立するように形成されている。第3導電膜
は、上部配線として用いられるので、第3導電膜の材料
は、導電性の金属もしくは金属化合物であることが望ま
しい。より詳細には、Al膜、Cu膜、AlSiCu膜
などの比抵抗値の低い金属膜が第3導電膜として好適で
ある。第3導電膜の膜厚は、低配線抵抗と信頼性を確保
するため、200 nm 〜 800 nmであることが望まし
い。
A third conductive film 12 is formed on the flattened surfaces of the second insulating film 10 and the second conductive film 8 so as to establish electrical connection with the second conductive film 8. Since the third conductive film is used as the upper wiring, the material of the third conductive film is preferably a conductive metal or metal compound. More specifically, a metal film having a low specific resistance value such as an Al film, a Cu film, or an AlSiCu film is suitable as the third conductive film. The thickness of the third conductive film is preferably 200 nm to 800 nm in order to secure low wiring resistance and reliability.

【0046】次に、本発明の第1実施の形態による磁性
記憶装置の製造法を説明する。
Next, a method of manufacturing the magnetic memory device according to the first embodiment of the present invention will be described.

【0047】図1(a)に示されるように、第1絶縁膜
2上に第1導電膜4’、TMR積層膜6’、第2導電膜
8’が、この順に積層される。この実施例では、第1絶
縁膜2は、SiO2膜であり、200 nm以上の膜厚を有
する。第1導電膜4’は、Al膜であり、200 nm 〜
800 nmの膜厚を有する。TMR積層膜6’は、絶縁
膜2に近い側から1.5 nmのTa層/2 nmのNiFe層
/10 nmのIrMn層/3 nmのCoFe層/1.5 nmの
Al2O3層/5 nmのNiFe層/5 nmのTa層の積層構
造を有する。第2導電膜8’は、TiN膜であり、20
0 nm 〜 600 nmの膜厚を有する。
As shown in FIG. 1A, a first conductive film 4 ', a TMR laminated film 6', and a second conductive film 8'are laminated on the first insulating film 2 in this order. In this embodiment, the first insulating film 2 is a SiO2 film and has a film thickness of 200 nm or more. The first conductive film 4'is an Al film and has a thickness of 200 nm
It has a film thickness of 800 nm. The TMR laminated film 6 ′ is a Ta layer of 1.5 nm / NiFe layer of 2 nm from the side close to the insulating film 2.
It has a laminated structure of an IrMn layer of / 10 nm, a CoFe layer of 3 nm, an Al2O3 layer of 1.5 nm, a NiFe layer of 5 nm, and a Ta layer of 5 nm. The second conductive film 8 ′ is a TiN film, and is 20
It has a film thickness of 0 nm to 600 nm.

【0048】次に、図1(b)に示されるように、第1
導電膜4’、TMR積層膜6’、第2導電膜8’の積層
膜上にフォトレジストが塗布され、フォトリソグラフィ
技術を用いて下部配線パターン用のレジストマスクが形
成される。続いて、エッチングによって、レジストマス
クに覆われていない部分の第2導電膜8’が除去され
る。下部配線パターンを精度良く形成するために、エッ
チング方法は、異方性の高いものが望ましい。より詳細
には、塩素+アルゴンのガスを用いた反応性プラズマエ
ッチングが用いられる。ミリングなどのイオンを用いる
スパッタリング方法でもよい。続いて、レジストは酸素
プラズマで灰化され、もしくは、有機薬品によって除去
される。
Next, as shown in FIG. 1B, the first
A photoresist is applied on the laminated film of the conductive film 4 ′, the TMR laminated film 6 ′, and the second conductive film 8 ′, and a resist mask for the lower wiring pattern is formed by using the photolithography technique. Then, the second conductive film 8 ′ which is not covered with the resist mask is removed by etching. In order to accurately form the lower wiring pattern, the etching method is preferably highly anisotropic. More specifically, reactive plasma etching with a chlorine + argon gas is used. A sputtering method using ions such as milling may be used. Subsequently, the resist is ashed by oxygen plasma or removed by an organic chemical.

【0049】次に、図1(c)に示されるように、第2
導電膜8”をハードマスクとして用いて、第2導電膜
8”に覆われていない部分のTMR積層膜6’および第
1導電膜4’が除去される。下部配線パターンを精度良
く形成するために、エッチング方法は、異方性の高いも
のが望ましい。より詳細には、ミリングが用いられる。
TMR積層膜6は異なる材料の薄膜の積層となっている
ので、反応性エッチングが複雑かつ困難なためである。
第1導電膜4’の材料として、反応性エッチングが比較
的容易なものが用いられている場合には、反応性エッチ
ングが用いてもよい。
Next, as shown in FIG. 1C, the second
Using the conductive film 8 ″ as a hard mask, the TMR laminated film 6 ′ and the first conductive film 4 ′ which are not covered with the second conductive film 8 ″ are removed. In order to accurately form the lower wiring pattern, the etching method is preferably highly anisotropic. More specifically, milling is used.
This is because the TMR laminated film 6 is a laminated structure of thin films of different materials, and therefore reactive etching is complicated and difficult.
Reactive etching may be used when the material of the first conductive film 4 ′ is such that reactive etching is relatively easy.

【0050】次に、図1(d)に示されるように、再び
フォトレジストが塗布され、第2導電膜8”の上にTM
R積層膜6”用のパターンを有するレジストマスクが形
成される。エッチングによって、レジストマスクに覆わ
れていない部分の第2導電膜8”が除去される。TMR
積層膜6”のパターンを精度良く形成するために、エッ
チング方法は、異方性の高いものが望ましい。より詳細
には、塩素+アルゴンのガスを用いた反応性プラズマエ
ッチングが用いられる。ミリングなどのイオンを使用す
るスパッタリング方法でもよい。続いて、レジストが酸
素プラズマで灰化され、もしくは有機薬品によって除去
される。
Next, as shown in FIG. 1D, a photoresist is applied again, and TM is deposited on the second conductive film 8 ".
A resist mask having a pattern for the R laminated film 6 ″ is formed. By etching, the portion of the second conductive film 8 ″ not covered by the resist mask is removed. TMR
In order to form the pattern of the laminated film 6 ″ with high accuracy, the etching method is preferably highly anisotropic. More specifically, reactive plasma etching using a gas of chlorine and argon is used. Milling, etc. Alternatively, the resist may be ashed with oxygen plasma or removed with an organic chemical.

【0051】次に、図2(a)に示されるように、第2
導電膜8をハードマスクとして用いて、第2導電膜8に
覆われていない部分のTMR積層膜6”が除去される。
エッチング方法は、異方性の高いものが望ましい。より
詳細には、ミリングが用いられる。TMR積層膜6”は
異なる材料の薄膜の積層となっているため、反応性エッ
チングが複雑かつ困難なためである。
Next, as shown in FIG. 2A, the second
Using the conductive film 8 as a hard mask, the TMR laminated film 6 ″ which is not covered with the second conductive film 8 is removed.
The etching method is preferably highly anisotropic. More specifically, milling is used. This is because the TMR laminated film 6 ″ is a laminated structure of thin films of different materials, and thus reactive etching is complicated and difficult.

【0052】次に、図2(b)に示されるように、層間
絶縁膜10’が第1導電膜2、TMR積層膜6、第2導
電膜8を覆うように第1絶縁膜2上に堆積される。層間
絶縁膜10’としては、SiO2膜が用いられる。高密
度プラズマCVD法などを用いることにより、層間絶縁
膜は被覆性良く形成させることができる。層間絶縁膜の
表面は、後工程の研磨で平坦化される。そのため、層間
絶縁膜10’は、第1導電膜2、TMR積層膜6、第2
導電膜8の膜厚の合計より厚く形成される。第1実施の
形態では、層間絶縁膜は、500 nm 〜 800 nmの膜
厚を有するように形成される。
Next, as shown in FIG. 2B, an interlayer insulating film 10 'is formed on the first insulating film 2 so as to cover the first conductive film 2, the TMR laminated film 6 and the second conductive film 8. Is deposited. A SiO2 film is used as the interlayer insulating film 10 '. By using the high density plasma CVD method or the like, the interlayer insulating film can be formed with good coverage. The surface of the interlayer insulating film is flattened by polishing in a later step. Therefore, the interlayer insulating film 10 'includes the first conductive film 2, the TMR laminated film 6 and the second conductive film 2.
It is formed thicker than the total thickness of the conductive film 8. In the first embodiment, the interlayer insulating film is formed to have a film thickness of 500 nm to 800 nm.

【0053】次に、図2(c)に示されるように、ハー
ドマスクとしての第2導電膜8の上部が表面に現れるま
で、CMP法により層間絶縁膜10’が表面研磨され
る。
Next, as shown in FIG. 2C, the interlayer insulating film 10 'is surface-polished by the CMP method until the upper portion of the second conductive film 8 as a hard mask appears on the surface.

【0054】次に、図2(d)に示されるように、平坦
化した表面に、Alの配線層が堆積される。続いて、フ
ォトレジストが塗布され、上部配線パターン用のレジス
トマスクが形成される。エッチングによって、レジスト
マスクに覆われていない部分のAl配線膜が除去され、
第3導電膜12が形成される。その後、レジストは酸素
プラズマで灰化され、もしくは有機薬品によって除去さ
れる。こうして、上部配線としての第3導電膜12が形
成される。第3導電膜12は、第2導電膜8に電気的に
接続されている。
Next, as shown in FIG. 2D, an Al wiring layer is deposited on the flattened surface. Subsequently, photoresist is applied to form a resist mask for the upper wiring pattern. By etching, the Al wiring film not covered by the resist mask is removed,
The third conductive film 12 is formed. The resist is then ashed with oxygen plasma or removed with an organic chemical. Thus, the third conductive film 12 as the upper wiring is formed. The third conductive film 12 is electrically connected to the second conductive film 8.

【0055】本発明の第1実施の形態によれば、TMR
積層膜6と上部配線12の間のコンタクトとしての第2
導電膜8を自己整合的に形成することができる。また、
図10に示される従来例とは異なり、TMR積層膜の上
に層間絶縁膜が使用されていないので、エッチング時の
TMR積層膜へのプラズマダメージを無くすことができ
る。さらに、TMR積層膜への書き込み電流に対する配
線信頼性の向上が得られる。
According to the first embodiment of the present invention, the TMR
Second contact as a contact between the laminated film 6 and the upper wiring 12
The conductive film 8 can be formed in a self-aligned manner. Also,
Unlike the conventional example shown in FIG. 10, since the interlayer insulating film is not used on the TMR laminated film, plasma damage to the TMR laminated film during etching can be eliminated. Further, it is possible to improve the wiring reliability against the write current to the TMR laminated film.

【0056】これは、TMR積層膜のエッチング時のハ
ードマスクを、そのままTMR積層膜6と上部配線膜1
2の間のコンタクト又はプラグとして用いるためであ
る。また、科学的機械的研磨(CMP)によりハードマ
スクの上部が露出させられてコンタクト8が形成される
ので、層間絶縁膜をプラズマエッチする必要がないため
である。さらには、コンタクトの真上でもAl上部配線
の断面積が減少しないためである。
This is because the hard mask used for etching the TMR laminated film is used as it is for the TMR laminated film 6 and the upper wiring film 1.
This is because it is used as a contact or a plug between the two. Also, since the contact 8 is formed by exposing the upper part of the hard mask by chemical mechanical polishing (CMP), it is not necessary to plasma etch the interlayer insulating film. Furthermore, the cross-sectional area of the Al upper wiring does not decrease even directly above the contact.

【0057】次に、本発明の第2実施の形態による磁性
記憶装置の製造法を説明する。本発明の第2実施の形態
による磁性記憶装置は、構造は第1実施の形態と同様の
構造を有している。ここでは、第1導電膜上でのTMR
積層膜の形成の説明だけであり、第1導電膜が絶縁膜状
に形成されていても、溝配線として絶縁膜中に形成され
ていてもよい。
Next, a method of manufacturing the magnetic memory device according to the second embodiment of the present invention will be described. The magnetic memory device according to the second embodiment of the present invention has the same structure as that of the first embodiment. Here, TMR on the first conductive film
Only the formation of the laminated film is described, and the first conductive film may be formed in an insulating film shape or may be formed as a groove wiring in the insulating film.

【0058】図3(a)に示されるように、第1絶縁膜
2上に第1導電膜4’が堆積される。この実施例では、
第1絶縁膜2は、SiO2膜であり、200 nm以上の膜
厚を有する。第1導電膜4’は、Al膜であり、200
nm 〜 800 nmの膜厚を有する。
As shown in FIG. 3A, a first conductive film 4'is deposited on the first insulating film 2. In this example,
The first insulating film 2 is a SiO2 film and has a film thickness of 200 nm or more. The first conductive film 4 ′ is an Al film, and is 200
It has a film thickness of nm to 800 nm.

【0059】次に、図3(b)に示されるように、第1
導電膜4’上にフォトレジストが塗布され、フォトリソ
グラフィ技術を用いて下部配線パターン用のレジストマ
スクが形成される。続いて、エッチングによって、レジ
ストに覆われていない部分の第1導電膜4’が除去され
る。下部配線パターンを精度良く形成するために、エッ
チング方法は、異方性の高いものが望ましい。第1導電
膜4’の材料として、反応性エッチングが比較的容易な
ものが用いられている場合には、反応性エッチングが用
いてもよい。
Next, as shown in FIG. 3B, the first
A photoresist is applied on the conductive film 4 ', and a resist mask for the lower wiring pattern is formed by using the photolithography technique. Then, the first conductive film 4 ′ which is not covered with the resist is removed by etching. In order to accurately form the lower wiring pattern, the etching method is preferably highly anisotropic. Reactive etching may be used when the material of the first conductive film 4 ′ is such that reactive etching is relatively easy.

【0060】次に、図3(c)に示されるように、第1
導電膜4上にTMR積層膜6’、第2導電膜8’が、こ
の順に積層される。この実施例では、TMR積層膜6’
は、絶縁膜2に近い側から1.5 nmのTa層/2 nmの
NiFe層/10 nmのIrMn層/3 nmのCoFe層/
1.5 nmのAl2O3層/5 nmのNiFe層/5 nmのTa
層の積層構造を有する。第2導電膜8’は、TiN膜で
あり、200 nm 〜 600 nmの膜厚を有する。
Next, as shown in FIG. 3C, the first
A TMR laminated film 6 ′ and a second conductive film 8 ′ are laminated on the conductive film 4 in this order. In this embodiment, the TMR laminated film 6'is
Is a Ta layer having a thickness of 1.5 nm, a NiFe layer having a thickness of 2 nm, an IrMn layer having a thickness of 10 nm, a CoFe layer having a thickness of 3 nm, and a CoFe layer having a thickness of 3 nm.
1.5 nm Al2O3 layer / 5 nm NiFe layer / 5 nm Ta
It has a laminated structure of layers. The second conductive film 8'is a TiN film and has a film thickness of 200 nm to 600 nm.

【0061】次に、図3(d)に示されるように、再び
フォトレジストが塗布され、第2導電膜8の上にTMR
積層膜6用のパターンを有するレジストマスクが形成さ
れる。エッチングによって、レジストマスクに覆われて
いない部分の第2導電膜8’が除去される。TMR積層
膜6’のパターンを精度良く形成するために、エッチン
グ方法は、異方性の高いものが望ましい。より詳細に
は、塩素+アルゴンのガスを用いた反応性プラズマエッ
チングが用いられる。ミリングなどのイオンを使用する
スパッタリング方法でもよい。続いて、レジストが酸素
プラズマで灰化され、もしくは有機薬品によって除去さ
れる。
Next, as shown in FIG. 3D, a photoresist is applied again, and TMR is formed on the second conductive film 8.
A resist mask having a pattern for the laminated film 6 is formed. By etching, the portion of the second conductive film 8 ′ not covered with the resist mask is removed. In order to form the pattern of the TMR laminated film 6 ′ with high accuracy, it is desirable that the etching method be highly anisotropic. More specifically, reactive plasma etching with a chlorine + argon gas is used. A sputtering method using ions such as milling may be used. Then, the resist is ashed by oxygen plasma or removed by an organic chemical.

【0062】次に、図4(a)に示されるように、第2
導電膜8をハードマスクとして用いて、第2導電膜8に
覆われていない部分のTMR積層膜6’が除去される。
エッチング方法は、異方性の高いものが望ましい。より
詳細には、ミリングが用いられる。TMR積層膜6は異
なる材料の薄膜の積層となっているため、反応性エッチ
ングが複雑かつ困難なためである。
Next, as shown in FIG. 4A, the second
Using the conductive film 8 as a hard mask, the TMR laminated film 6 ′ that is not covered with the second conductive film 8 is removed.
The etching method is preferably highly anisotropic. More specifically, milling is used. This is because the TMR laminated film 6 is a laminated structure of thin films of different materials, and thus reactive etching is complicated and difficult.

【0063】次に、図4(b)に示されるように、層間
絶縁膜10’が第1導電膜2、TMR積層膜6、第2導
電膜8を覆うように第1絶縁膜2上に堆積される。層間
絶縁膜としては、SiO2膜が用いられる。高密度プラ
ズマCVD法などを用いることにより、層間絶縁膜は被
覆性良く形成させることができる。層間絶縁膜の表面
は、後工程の研磨で平坦化される。そのため、層間絶縁
膜は、第1導電膜2、TMR積層膜6、第2導電膜8の
膜厚の合計より厚く形成される。第2実施の形態では、
層間絶縁膜は、500 nm 〜 800 nmの膜厚を有する
ように形成される。
Next, as shown in FIG. 4B, the interlayer insulating film 10 ′ is formed on the first insulating film 2 so as to cover the first conductive film 2, the TMR laminated film 6 and the second conductive film 8. Is deposited. A SiO2 film is used as the interlayer insulating film. By using the high density plasma CVD method or the like, the interlayer insulating film can be formed with good coverage. The surface of the interlayer insulating film is flattened by polishing in a later step. Therefore, the interlayer insulating film is formed thicker than the total thickness of the first conductive film 2, the TMR laminated film 6 and the second conductive film 8. In the second embodiment,
The interlayer insulating film is formed to have a film thickness of 500 nm to 800 nm.

【0064】次に、図4(c)に示されるように、ハー
ドマスクとしての第2導電膜8の上部が表面に現れるま
で、CMP法により第2絶縁膜10が表面研磨される。
Next, as shown in FIG. 4C, the second insulating film 10 is surface-polished by the CMP method until the upper portion of the second conductive film 8 as a hard mask appears on the surface.

【0065】次に、図4(d)に示されるように、平坦
化した表面に、Alの配線膜が堆積される。続いて、フ
ォトレジストが塗布され、上部配線パターン用のレジス
トマスクが形成される。エッチングによって、レジスト
マスクに覆われていない部分の配線膜が除去され、第3
導電膜12が形成される。その後、レジストは酸素プラ
ズマで灰化され、もしくは有機薬品によって除去され
る。第3導電膜12は、第2導電膜8に電気的に接続さ
れている。
Next, as shown in FIG. 4D, an Al wiring film is deposited on the flattened surface. Subsequently, photoresist is applied to form a resist mask for the upper wiring pattern. By etching, the wiring film in the portion not covered with the resist mask is removed,
The conductive film 12 is formed. The resist is then ashed with oxygen plasma or removed with an organic chemical. The third conductive film 12 is electrically connected to the second conductive film 8.

【0066】次に、本発明の第3実施の形態による磁性
記憶装置について説明する。第3実施の形態では、第1
実施の形態における第2導電膜の上に軟磁性体膜22が
形成される。軟磁性体膜22は、上部配線(第3導電膜
12)に電流が流れるときに発生する磁界によって磁化
される。こうして軟磁性体膜から磁界が発生する。配線
電流により発生した磁界のTMR積層膜上での方向と、
軟磁性体膜から発生した磁界のTMR積層膜上での方向
は逆になるが、軟磁性体膜の磁化率が1より大きけれ
ば、TMR積層膜上での磁界の大きさは軟磁性体膜が無
いときより大きくなる。この結果、TMR積層膜の抵抗
値を変化させるために必要な配線電流を低減できる。
Next explained is a magnetic memory device according to the third embodiment of the invention. In the third embodiment, the first
The soft magnetic material film 22 is formed on the second conductive film in the embodiment. The soft magnetic film 22 is magnetized by a magnetic field generated when a current flows through the upper wiring (third conductive film 12). Thus, a magnetic field is generated from the soft magnetic film. The direction of the magnetic field generated by the wiring current on the TMR laminated film,
The direction of the magnetic field generated from the soft magnetic film on the TMR laminated film is reversed, but if the magnetic susceptibility of the soft magnetic film is larger than 1, the magnitude of the magnetic field on the TMR laminated film is It will be bigger than when there is no. As a result, the wiring current required to change the resistance value of the TMR laminated film can be reduced.

【0067】次に、本発明の第3実施の形態による磁性
記憶装置の製造法を説明する。第3実施の形態による磁
性記憶装置の製造法は、基本的に第1実施の形態のそれ
と同様である。従って、異なる点のみを詳細に説明す
る。
Next, a method of manufacturing the magnetic memory device according to the third embodiment of the present invention will be described. The method of manufacturing the magnetic memory device according to the third embodiment is basically the same as that of the first embodiment. Therefore, only the different points will be described in detail.

【0068】図5(a)に示されるように、第1絶縁膜
2上に第1導電膜4’、TMR積層膜6’、第2導電膜
8’、及び軟磁性体膜22’が、この順に積層される。
As shown in FIG. 5A, a first conductive film 4 ', a TMR laminated film 6', a second conductive film 8 ', and a soft magnetic material film 22' are formed on the first insulating film 2. It is laminated in this order.

【0069】次に、図5(b)に示されるように、第1
導電膜4’、TMR積層膜6’、第2導電膜8’、及び
軟磁性体膜22’の積層膜上にフォトレジストが塗布さ
れ、フォトリソグラフィ技術を用いて下部配線パターン
用のレジストマスクが形成される。続いて、エッチング
によって、レジストマスクに覆われていない部分の軟磁
性体膜22’と第2導電膜8’が除去される。下部配線
パターンを精度良く形成するために、エッチング方法
は、異方性の高いものが望ましい。続いて、レジストを
酸素プラズマで灰化され、もしくは、有機薬品によって
除去される。
Next, as shown in FIG. 5B, the first
Photoresist is applied on the laminated film of the conductive film 4 ′, the TMR laminated film 6 ′, the second conductive film 8 ′, and the soft magnetic material film 22 ′, and the resist mask for the lower wiring pattern is formed by using the photolithography technique. It is formed. Then, the soft magnetic material film 22 'and the second conductive film 8'which are not covered with the resist mask are removed by etching. In order to accurately form the lower wiring pattern, the etching method is preferably highly anisotropic. Subsequently, the resist is ashed by oxygen plasma or removed by an organic chemical.

【0070】次に、図5(c)に示されるように、軟磁
性体膜22”と第2導電膜8”をハードマスクとして用
いて、第2導電膜8”に覆われていない部分のTMR積
層膜6’および第1導電膜4’が除去される。下部配線
パターンを精度良く形成するために、エッチング方法
は、異方性の高いものが望ましい。より詳細には、ミリ
ングが用いられる。
Next, as shown in FIG. 5C, the soft magnetic film 22 "and the second conductive film 8" are used as a hard mask to remove the portion not covered by the second conductive film 8 ". The TMR laminated film 6'and the first conductive film 4'are removed. In order to form the lower wiring pattern with high accuracy, it is desirable that the etching method has a high anisotropy. .

【0071】次に、図5(d)に示されるように、再び
フォトレジストが塗布され、軟磁性体膜22”の上にT
MR積層膜用のパターンを有するレジストマスクが形成
される。エッチングによって、レジストマスクに覆われ
ていない部分の軟磁性体膜22”と第2導電膜8”が除
去される。TMR積層膜6のパターンを精度良く形成す
るために、エッチング方法は、異方性の高いものが望ま
しい。より詳細には、塩素+アルゴンのガスを用いた反
応性プラズマエッチングが用いられる。
Next, as shown in FIG. 5D, a photoresist is applied again and T is formed on the soft magnetic film 22 ".
A resist mask having a pattern for the MR laminated film is formed. By etching, the soft magnetic material film 22 ″ and the second conductive film 8 ″ which are not covered with the resist mask are removed. In order to form the pattern of the TMR laminated film 6 with high precision, the etching method is preferably highly anisotropic. More specifically, reactive plasma etching with a chlorine + argon gas is used.

【0072】次に、図6(a)に示されるように、軟磁
性体膜22と第2導電膜8をハードマスクとして用い
て、第2導電膜8に覆われていない部分のTMR積層膜
6”が除去される。エッチング方法は、異方性の高いも
のが望ましい。より詳細には、ミリングが用いられる。
Next, as shown in FIG. 6A, using the soft magnetic material film 22 and the second conductive film 8 as a hard mask, the TMR laminated film of the portion not covered with the second conductive film 8 is used. 6 ″ is removed. The etching method is preferably highly anisotropic. More specifically, milling is used.

【0073】次に、図6(b)に示されるように、層間
絶縁膜10’が第1導電膜2、TMR積層膜6、第2導
電膜8、軟磁性体膜22を覆うように第1絶縁膜2上に
堆積される。層間絶縁膜10’としては、SiO2膜が
用いられる。高密度プラズマCVD法などを用いること
により、層間絶縁膜は被覆性良く形成させることができ
る。第3実施の形態では、層間絶縁膜は、500 nm 〜
800 nmの膜厚を有するように形成される。
Next, as shown in FIG. 6B, the interlayer insulating film 10 ′ is formed so as to cover the first conductive film 2, the TMR laminated film 6, the second conductive film 8 and the soft magnetic film 22. 1 is deposited on the insulating film 2. A SiO2 film is used as the interlayer insulating film 10 '. By using the high density plasma CVD method or the like, the interlayer insulating film can be formed with good coverage. In the third embodiment, the interlayer insulating film has a thickness of 500 nm
It is formed to have a film thickness of 800 nm.

【0074】次に、図6(c)に示されるように、ハー
ドマスクとしての第2導電膜8の上部が表面に現れるま
で、CMP法により層間絶縁膜10’が表面研磨され、
第2絶縁層10が形成される。
Next, as shown in FIG. 6C, the interlayer insulating film 10 'is surface-polished by the CMP method until the upper portion of the second conductive film 8 as a hard mask appears on the surface,
The second insulating layer 10 is formed.

【0075】次に、図6(d)に示されるように、平坦
化した表面に、Alの配線層が堆積される。続いて、フ
ォトレジストが塗布され、上部配線パターン用のレジス
トマスクが形成される。エッチングによって、レジスト
マスクに覆われていない部分のAl配線膜が除去され、
第3導電膜12が形成される。その後、レジストは酸素
プラズマで灰化され、もしくは有機薬品によって除去さ
れる。こうして、上部配線としての第3導電膜12が形
成される。第3導電膜12は、軟磁性体膜22に電気的
に接続されている。
Next, as shown in FIG. 6D, an Al wiring layer is deposited on the flattened surface. Subsequently, photoresist is applied to form a resist mask for the upper wiring pattern. By etching, the Al wiring film not covered by the resist mask is removed,
The third conductive film 12 is formed. The resist is then ashed with oxygen plasma or removed with an organic chemical. Thus, the third conductive film 12 as the upper wiring is formed. The third conductive film 12 is electrically connected to the soft magnetic film 22.

【0076】次に本発明の第4実施の形態による磁性記
憶装置について説明する。第4実施の形態による磁性記
憶装置は、第2導電膜の上に軟磁性体膜が形成されてい
る点で、第2実施の形態と異なっている。
Next explained is a magnetic memory device according to the fourth embodiment of the invention. The magnetic memory device according to the fourth embodiment is different from that of the second embodiment in that a soft magnetic film is formed on the second conductive film.

【0077】次に、本発明の第4実施の形態による磁性
記憶装置の製造法を説明する。上記のように、第4実施
の形態の磁性記憶装置は、軟磁性体膜が追加されている
点のみ第2実施の形態とは異なるので、異なる点のみを
説明する。
Next, a method of manufacturing the magnetic memory device according to the fourth embodiment of the present invention will be described. As described above, the magnetic memory device of the fourth embodiment is different from the second embodiment only in that the soft magnetic film is added, and therefore only the different points will be described.

【0078】図7(a)に示されるように、第1絶縁膜
2上に第1導電膜4’が体積される。
As shown in FIG. 7A, the first conductive film 4 ′ is deposited on the first insulating film 2.

【0079】次に、図7(b)に示されるように、第1
導電膜4’上にフォトレジストが塗布され、フォトリソ
グラフィ技術を用いて下部配線パターン用のレジストマ
スクが形成される。続いて、エッチングによって、レジ
ストに覆われていない部分の第1導電膜4が除去され
る。
Next, as shown in FIG. 7B, the first
A photoresist is applied on the conductive film 4 ', and a resist mask for the lower wiring pattern is formed by using the photolithography technique. Then, the first conductive film 4 which is not covered with the resist is removed by etching.

【0080】次に、図7(c)に示されるように、第1
導電膜4上にTMR積層膜6’、第2導電膜8’、及び
軟磁性体膜22’が、この順に積層される。
Next, as shown in FIG. 7C, the first
On the conductive film 4, the TMR laminated film 6 ', the second conductive film 8', and the soft magnetic material film 22 'are laminated in this order.

【0081】次に、図7(d)に示されるように、再び
フォトレジストが塗布され、第2導電膜8’の上にTM
R積層膜用のパターンを有するレジストマスクが形成さ
れる。エッチングによって、レジストマスクに覆われて
いない部分の軟磁性体膜22’と第2導電膜8’が除去
される。
Next, as shown in FIG. 7D, a photoresist is applied again, and TM is deposited on the second conductive film 8 '.
A resist mask having a pattern for the R laminated film is formed. By etching, the soft magnetic film 22 'and the second conductive film 8'which are not covered with the resist mask are removed.

【0082】次に、図8(a)に示されるように、軟磁
性体膜と第2導電膜8をハードマスクとして用いて、第
2導電膜8に覆われていない部分のTMR積層膜6’が
除去される。
Next, as shown in FIG. 8A, using the soft magnetic film and the second conductive film 8 as a hard mask, the TMR laminated film 6 in a portion not covered with the second conductive film 8 is formed. 'Is removed.

【0083】次に、図8(b)に示されるように、層間
絶縁膜10’が第1導電膜2、TMR積層膜6、第2導
電膜8、軟磁性体膜22を覆うように第1絶縁膜2上に
堆積される。
Next, as shown in FIG. 8B, a first interlayer insulating film 10 ′ is formed so as to cover the first conductive film 2, the TMR laminated film 6, the second conductive film 8 and the soft magnetic film 22. 1 is deposited on the insulating film 2.

【0084】次に、図8(c)に示されるように、ハー
ドマスクとしての最上層の軟磁性体膜22の上部が表面
に現れるまで、CMP法により層間絶縁膜が表面研磨さ
れ、第2絶縁膜10が形成される。
Next, as shown in FIG. 8C, the interlayer insulating film is surface-polished by the CMP method until the upper portion of the uppermost soft magnetic film 22 as a hard mask appears on the surface, and the second The insulating film 10 is formed.

【0085】次に、図8(d)に示されるように、平坦
化した表面に、Alの配線膜が堆積される。続いて、フ
ォトレジストが塗布され、上部配線パターン用のレジス
トマスクが形成される。エッチングによって、レジスト
マスクに覆われていない部分の配線膜が除去され、第3
導電膜12が形成される。その後、レジストは酸素プラ
ズマで灰化され、もしくは有機薬品によって除去され
る。こうして、第3導電膜12は、軟磁性体膜22に電
気的に接続されている。
Next, as shown in FIG. 8D, an Al wiring film is deposited on the flattened surface. Subsequently, photoresist is applied to form a resist mask for the upper wiring pattern. By etching, the wiring film in the portion not covered with the resist mask is removed,
The conductive film 12 is formed. The resist is then ashed with oxygen plasma or removed with an organic chemical. In this way, the third conductive film 12 is electrically connected to the soft magnetic film 22.

【0086】次に、本発明の第5実施の形態による磁性
記憶装置について説明する。
Next explained is a magnetic memory device according to the fifth embodiment of the invention.

【0087】第5実施の形態の磁性記憶装置は、TMR
積層膜がトランジスタにより駆動される。また、TMR
積層膜は、溝配線構造のビットライン(第1導電膜)上
に形成されている。
The magnetic memory device of the fifth embodiment is a TMR.
The stacked film is driven by the transistor. Also, TMR
The laminated film is formed on the bit line (first conductive film) of the groove wiring structure.

【0088】図9は、トランジスタが作製された基板上
にTMR素子が形成される場合を示している。トランジ
スタ部分の配線の最上層が下部配線4として用いられて
いる。この実施例では、下部配線4が溝配線として作製
された後にTMR積層膜以降の成膜が行われる。このた
め、レジストマスクを用いたエッチングはTMRパター
ンから行われる。溝配線構造を用いるとTMR積層膜と
配線の間の目合わせマージンを無くすことができるの
で、配線幅および配線間隔を最小にすることができ、素
子の高密度化を行うことができる。
FIG. 9 shows a case where the TMR element is formed on the substrate on which the transistor is formed. The uppermost layer of the wiring of the transistor portion is used as the lower wiring 4. In this embodiment, after the lower wiring 4 is formed as a groove wiring, the TMR laminated film and the subsequent films are formed. Therefore, etching using the resist mask is performed from the TMR pattern. When the grooved wiring structure is used, the alignment margin between the TMR laminated film and the wiring can be eliminated, so that the wiring width and the wiring interval can be minimized and the density of the device can be increased.

【0089】次に、第5実施の形態による磁性記憶装置
の製造方法を説明する。
Next, a method of manufacturing the magnetic memory device according to the fifth embodiment will be described.

【0090】最初に、図9(a)に示されるように、シ
リコン基板40上にマトリクス状にトランジスタを形成
するために、素子分離領域42が形成される。各素子分
離領域42に、ソース・ドレイン・ゲートを有するトラ
ンジスタ50が形成される。トランジスタ50を覆うよ
うに層間絶縁膜52が形成される。層間絶縁膜52を通
って、トランジスタのソース領域とドレイン領域に達す
る接続プラグ46が形成される。層間絶縁膜52の上に
はプラグ46に接続された配線48が形成される。トラ
ンジスタ、層間絶縁膜52、及び接続プラグ46は、従
来知られている方法で形成されている。
First, as shown in FIG. 9A, element isolation regions 42 are formed in order to form transistors in a matrix on the silicon substrate 40. A transistor 50 having a source / drain / gate is formed in each element isolation region 42. An interlayer insulating film 52 is formed so as to cover the transistor 50. A connection plug 46 reaching the source region and the drain region of the transistor is formed through the interlayer insulating film 52. A wiring 48 connected to the plug 46 is formed on the interlayer insulating film 52. The transistor, the interlayer insulating film 52, and the connection plug 46 are formed by a conventionally known method.

【0091】次に、配線48を覆うように層間絶縁膜5
4が形成される。ここで、層間絶縁膜54の表面は、C
MPにより平坦化されることが好ましい。続いて、層間
絶縁膜54を貫通して配線48に達する接続プラグ56
が形成される。配線48が存在することにより、接続プ
ラグ56を接続プラグ46と異なる場所に形成すること
が可能となる。
Next, the interlayer insulating film 5 is formed so as to cover the wiring 48.
4 is formed. Here, the surface of the interlayer insulating film 54 is C
It is preferably flattened by MP. Then, a connection plug 56 penetrating the interlayer insulating film 54 and reaching the wiring 48.
Is formed. The presence of the wiring 48 allows the connection plug 56 to be formed at a different location from the connection plug 46.

【0092】次に、層間絶縁膜54の上に層間絶縁膜5
8が形成される。続いて層間絶縁膜58は短冊状にパタ
ーン化される。このとき、接続プラグ56が露出されて
いる。続いて、第1導電膜4のための導電層がパターン
化された層間絶縁膜58の上に堆積され、その後、導電
層の厚さと層間絶縁膜58の厚さが等しくなるようにC
MPにより導電層が研磨される。こうして、ビットライ
ンとして働く第1導電膜4が溝配線構造を持って形成さ
れる。従って、層間絶縁膜58と第1導電膜4は、平坦
な表面を有する。第1導電膜4は、接続プラグ56を介
して対応する配線48に接続されている。
Next, the interlayer insulating film 5 is formed on the interlayer insulating film 54.
8 is formed. Subsequently, the interlayer insulating film 58 is patterned into a strip shape. At this time, the connection plug 56 is exposed. Then, a conductive layer for the first conductive film 4 is deposited on the patterned interlayer insulating film 58, and then C is formed so that the conductive layer and the interlayer insulating film 58 have the same thickness.
The conductive layer is polished by MP. In this way, the first conductive film 4 serving as a bit line is formed with a groove wiring structure. Therefore, the interlayer insulating film 58 and the first conductive film 4 have flat surfaces. The first conductive film 4 is connected to the corresponding wiring 48 via the connection plug 56.

【0093】以降のプロセスは、第2実施の形態に似て
いる。即ち、図9(b)に示されるように、第1導電膜
4と層間絶縁膜58の上にTMR積層膜と第2導電膜が
堆積される。その後、第2導電膜がトランジスタの上方
でパターン化される。こうしてハードマスクとしての第
2導電膜8が形成される。TMR積層膜はハードマスク
を用いてパターニングされる。
The subsequent process is similar to that of the second embodiment. That is, as shown in FIG. 9B, the TMR laminated film and the second conductive film are deposited on the first conductive film 4 and the interlayer insulating film 58. Then, the second conductive film is patterned above the transistor. Thus, the second conductive film 8 as a hard mask is formed. The TMR laminated film is patterned using a hard mask.

【0094】次に、図9(c)に示されるように、層間
絶縁膜が堆積される。続いて、第2導電膜8の表面が露
出されるまで、層間絶縁膜がCMPにより研磨される。
こうして第2絶縁膜10が形成される。
Next, as shown in FIG. 9C, an interlayer insulating film is deposited. Then, the interlayer insulating film is polished by CMP until the surface of the second conductive film 8 is exposed.
In this way, the second insulating film 10 is formed.

【0095】次に、図9(d)に示されるように、絶縁
膜10の上に層間絶縁膜が形成される。続いてこの層間
絶縁膜は短冊状にパターン化される。続いて、第3導電
膜12のための導電層がパターン化された層間絶縁膜の
上に堆積され、その後、導電層の厚さと層間絶縁膜の厚
さが等しくなるようにCMPにより導電層が研磨され
る。こうして、ワードラインとして働く第3導電膜12
が溝配線構造を持って形成される。また、絶縁膜60が
形成される。従って、層間絶縁膜60と第3導電膜12
は、平坦な表面を有する。第3導電膜12は、接続プラ
グとしての第2導電膜8を介してTMR積層膜6に接続
されている。
Next, as shown in FIG. 9D, an interlayer insulating film is formed on the insulating film 10. Subsequently, this interlayer insulating film is patterned into a strip shape. Subsequently, a conductive layer for the third conductive film 12 is deposited on the patterned interlayer insulating film, and then the conductive layer is formed by CMP so that the thickness of the conductive layer and the thickness of the interlayer insulating film become equal. To be polished. Thus, the third conductive film 12 that functions as a word line
Are formed with a groove wiring structure. In addition, the insulating film 60 is formed. Therefore, the interlayer insulating film 60 and the third conductive film 12
Has a flat surface. The third conductive film 12 is connected to the TMR laminated film 6 via the second conductive film 8 as a connection plug.

【0096】第5実施の形態では、第3導電膜12は、
第2導電膜8に接続されている。しかしながら、第4実
施の形態において説明したように、第2導電膜の上に軟
磁性体膜22が形成されてもよい。
In the fifth embodiment, the third conductive film 12 is
It is connected to the second conductive film 8. However, as described in the fourth embodiment, the soft magnetic film 22 may be formed on the second conductive film.

【0097】尚、TMR素子は、トランジスタの真上に
形成されてもよいし、真上から少しずれた位置に形成さ
れてもよい。TMR素子が、トランジスタの真上に形成
される場合には、最も高密度に磁性記憶装置が形成され
ることができる。
The TMR element may be formed directly above the transistor or may be formed at a position slightly deviated from just above the transistor. When the TMR element is formed right above the transistor, the magnetic storage device can be formed with the highest density.

【0098】[0098]

【発明の効果】以上述べたように、本発明の磁性記憶装
置によれば、TMR積層膜がコンタクトプラグと自己整
合的に形成されることができるので、TMR積層膜を最
小サイズで設計することが可能となる。
As described above, according to the magnetic memory device of the present invention, since the TMR laminated film can be formed in a self-aligned manner with the contact plug, the TMR laminated film should be designed in the minimum size. Is possible.

【0099】また、TMR積層膜のパターン化のための
ハードマスクが配線としても使用されるので、配線の信
頼性を増すことができる。
Since the hard mask for patterning the TMR laminated film is also used as the wiring, the reliability of the wiring can be increased.

【0100】また、TMR積層膜上に層間絶縁膜が形成
されることがないので、TMR積層膜へのプラズマダメ
ージを無くすことができる。
Further, since no interlayer insulating film is formed on the TMR laminated film, plasma damage to the TMR laminated film can be eliminated.

【0101】また、軟磁性体膜が第2導電膜の上に形成
される場合には、書き込みのための配線電流を低減する
ことができる。
When the soft magnetic film is formed on the second conductive film, the wiring current for writing can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1(a)から(d)は、本発明の第1実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
1A to 1D are cross-sectional views showing a method of manufacturing a magnetic memory device according to a first embodiment of the present invention.

【図2】図2(a)から(d)は、本発明の第1実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
2A to 2D are cross-sectional views showing a method of manufacturing the magnetic memory device according to the first embodiment of the present invention.

【図3】図3(a)から(d)は、本発明の第2実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
3A to 3D are sectional views showing a method of manufacturing a magnetic memory device according to a second embodiment of the present invention.

【図4】図4(a)から(d)は、本発明の第2実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
4A to 4D are cross-sectional views showing a method of manufacturing a magnetic memory device according to a second embodiment of the present invention.

【図5】図5(a)から(d)は、本発明の第3実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
5A to 5D are cross-sectional views showing a method of manufacturing a magnetic memory device according to a third embodiment of the present invention.

【図6】図6(a)から(d)は、本発明の第3実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
6A to 6D are cross-sectional views showing a method of manufacturing a magnetic memory device according to a third embodiment of the present invention.

【図7】図7(a)から(d)は、本発明の第4実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
7A to 7D are sectional views showing a method of manufacturing a magnetic memory device according to a fourth embodiment of the present invention.

【図8】図8(a)から(d)は、本発明の第4実施の
形態による磁性記憶装置の製造方法を示す断面図であ
る。
8A to 8D are cross-sectional views showing a method of manufacturing a magnetic memory device according to a fourth embodiment of the present invention.

【図9】図9(a)から(d)は、本発明の第5実施の
形態による磁性記憶装置の製造方法を示す斜視図であ
る。
9A to 9D are perspective views showing a method of manufacturing a magnetic memory device according to a fifth embodiment of the present invention.

【図10】図10(a)から(e)は、従来の磁性記憶
装置の製造方法を示す断面図である。
10A to 10E are cross-sectional views showing a conventional method of manufacturing a magnetic memory device.

【符号の説明】[Explanation of symbols]

2:絶縁膜 4:第1導電膜(下部配線) 6:TMR積層膜 8:第2導電膜(接続プラグ) 10:第2絶縁膜 12:第3導電膜(上部配線) 22:軟磁性体膜 2: Insulation film 4: First conductive film (lower wiring) 6: TMR laminated film 8: Second conductive film (connection plug) 10: Second insulating film 12: Third conductive film (upper wiring) 22: Soft magnetic film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菊田 邦子 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F083 FZ10 GA05 GA09 JA36 JA37 JA39 JA40 JA56 KA20 MA02 MA06 MA16 MA19 MA20 PR03 PR04 PR07 PR29 PR40    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Kuniko Kikuta             5-7 Shiba 5-1, Minato-ku, Tokyo NEC Corporation             Inside the company F term (reference) 5F083 FZ10 GA05 GA09 JA36 JA37                       JA39 JA40 JA56 KA20 MA02                       MA06 MA16 MA19 MA20 PR03                       PR04 PR07 PR29 PR40

Claims (22)

【特許請求の範囲】[Claims] 【請求項1】第1導電膜上に形成されたTMR積層膜
と、 前記TMR積層膜上に形成され、前記TMR積層膜と同
じ平面形状を有する第2導電膜とを具備する磁性記憶装
置。
1. A magnetic memory device comprising: a TMR laminated film formed on a first conductive film; and a second conductive film formed on the TMR laminated film and having the same planar shape as the TMR laminated film.
【請求項2】請求項1に記載の磁性記憶装置において、 前記第2導電膜は平坦な表面を有し、 前記TMR積層膜と前記第2導電膜を囲むように形成さ
れ、前記第2導電膜の表面と同じ高さの平坦な表面を有
する第1絶縁膜と、 前記第1絶縁膜の上に形成され、前記第2導電膜と電気
的に接続された第3導電膜とを更に具備する磁性記憶装
置。
2. The magnetic memory device according to claim 1, wherein the second conductive film has a flat surface and is formed so as to surround the TMR laminated film and the second conductive film. A first insulating film having a flat surface having the same height as the surface of the film; and a third conductive film formed on the first insulating film and electrically connected to the second conductive film. Magnetic storage device.
【請求項3】第1導電膜上に形成されたTMR積層膜
と、 前記TMR積層膜上に形成され、前記TMR積層膜と同
じ平面形状を有する第2導電膜と、 前記第2導電膜上に形成され、前記第2導電膜と同じ平
面形状を有する軟磁性体膜とを具備する磁性記憶装置。
3. A TMR laminated film formed on a first conductive film, a second conductive film formed on the TMR laminated film and having the same planar shape as the TMR laminated film, and on the second conductive film. And a soft magnetic film having the same planar shape as that of the second conductive film.
【請求項4】請求項3に記載の磁性記憶装置において、 前記軟磁性体膜は平坦な表面を有し、 前記TMR積層膜、前記第2導電膜、及び前記軟磁性体
膜を囲むように形成され、前記軟磁性体膜の表面と同じ
高さの平坦な表面を有する第1絶縁膜と、 前記第1絶縁膜の上に形成され、前記軟磁性体膜と電気
的に接続された第3導電膜とを更に具備する磁性記憶装
置。
4. The magnetic memory device according to claim 3, wherein the soft magnetic film has a flat surface, and surrounds the TMR laminated film, the second conductive film, and the soft magnetic film. A first insulating film which is formed and has a flat surface having the same height as the surface of the soft magnetic film; and a first insulating film which is formed on the first insulating film and is electrically connected to the soft magnetic film. A magnetic memory device further comprising: a conductive film.
【請求項5】請求項1乃至4のいずれかに記載の磁性記
憶装置において、 前記第1導電膜は、MOSトランジスタのソースとドレ
インの一方に接続されている磁性記憶装置。
5. The magnetic memory device according to claim 1, wherein the first conductive film is connected to one of a source and a drain of a MOS transistor.
【請求項6】基板上に行列状に形成された複数のトラン
ジスタと、 前記複数のトランジスタを覆うように形成された第1層
間絶縁膜と、 前記第1層間絶縁膜からそれらの上面だけが露出するよ
うに、前記複数のトランジスタの上に形成された複数の
第1導電膜と、前記複数の第1導電膜の各々は、対応す
る列の前記複数のトランジスタのドレインとソースの一
方に接続され、 前記複数の第1導電膜の各々の上に形成された複数の磁
性記憶素子と、前記複数の磁性記憶素子の各々は、前記
複数の第1導電膜のうちの対応するものと第2導電膜と
に挟まれたTMR積層膜を有し、 前記複数の第1導電膜を覆うように、また前記複数の磁
性記憶素子の最上層膜の上面が露出するように、前記最
上層膜の高さと同じ高さで前記第1層間絶縁膜の上に形
成された第2層間絶縁膜と、 前記第2層間絶縁膜の上に形成された複数の第3導電膜
とを具備し、 前記複数の第3導電膜の各々は、前記複数の磁性記憶素
子の各列の最上層膜と電気的に接続されている磁性記憶
装置。
6. A plurality of transistors formed in a matrix on a substrate, a first interlayer insulating film formed so as to cover the plurality of transistors, and only an upper surface of the first interlayer insulating film is exposed from the first interlayer insulating film. Thus, each of the plurality of first conductive films formed on the plurality of transistors and each of the plurality of first conductive films is connected to one of a drain and a source of the plurality of transistors in a corresponding column. A plurality of magnetic storage elements formed on each of the plurality of first conductive films, and each of the plurality of magnetic storage elements corresponds to a corresponding one of the plurality of first conductive films and a second conductive film. A TMR laminated film sandwiched between the uppermost layer film and the uppermost layer film so as to cover the plurality of first conductive films and expose the upper surfaces of the uppermost layer films of the plurality of magnetic memory elements. On the first interlayer insulating film at the same height as A second interlayer insulating film formed, and a plurality of third conductive films formed on the second interlayer insulating film, wherein each of the plurality of third conductive films is the plurality of magnetic memory elements. Magnetic storage device electrically connected to the top layer film of each row of.
【請求項7】請求項6に記載の磁性記憶装置において、 前記複数の磁性記憶素子の各々は、前記対応する第1導
電膜、前記TMR積層膜、及び前記第2導電膜を有し、 前記最上層膜は、前記第2導電膜である磁性記憶装置。
7. The magnetic memory device according to claim 6, wherein each of the plurality of magnetic memory elements includes the corresponding first conductive film, the TMR laminated film, and the second conductive film, A magnetic memory device in which the uppermost layer film is the second conductive film.
【請求項8】請求項6に記載の磁性記憶装置において、 前記複数の磁性記憶素子の各々は、前記対応する第1導
電膜、前記TMR積層膜、前記第2導電膜、軟磁性体膜
を有し、 前記最上層膜は、前記軟磁性体膜である磁性記憶装置。
8. The magnetic memory device according to claim 6, wherein each of the plurality of magnetic memory elements includes the corresponding first conductive film, the TMR laminated film, the second conductive film, and a soft magnetic film. A magnetic memory device, wherein the uppermost layer film is the soft magnetic film.
【請求項9】第1絶縁膜上に、第1導電層、TMR積層
層、及び第2導電層を順に積層する第1ステップと、 前記第2導電層をパターン化して第1ハードマスクを形
成する第2ステップと、 前記第1ハードマスクを用いて、前記TMR積層層と前
記第1導電層をパターン化して第1導電膜を形成する第
3ステップと、 前記パターン化された第2導電層をパターン化して第2
ハードマスクとしての第2導電膜を形成する第4ステッ
プと、 前記第2ハードマスクを用いて、前記パターン化された
TMR積層層をパターン化してTMR積層膜を形成する
第5ステップと、 前記第1導電膜、前記TMR積層膜、及び前記第2導電
膜を覆うように、前記第1絶縁膜上に第2絶縁膜を形成
する第6ステップと、 前記第2導電膜の上面が露出するまで、前記第2絶縁膜
を除去する第7ステップと、 前記第2導電膜と電気的に接続されるように、前記除去
後の第2絶縁膜上に第3導電膜を形成する第8ステップ
とを具備する磁性記憶装置の製造方法。
9. A first step of sequentially stacking a first conductive layer, a TMR laminated layer, and a second conductive layer on a first insulating film, and patterning the second conductive layer to form a first hard mask. And a second step of forming the first conductive film by patterning the TMR laminated layer and the first conductive layer using the first hard mask, and the patterned second conductive layer. Second by patterning
A fourth step of forming a second conductive film as a hard mask; a fifth step of patterning the patterned TMR laminated layer by using the second hard mask to form a TMR laminated film; A sixth step of forming a second insulating film on the first insulating film so as to cover the first conductive film, the TMR laminated film, and the second conductive film; and until the upper surface of the second conductive film is exposed. A seventh step of removing the second insulating film, and an eighth step of forming a third conductive film on the removed second insulating film so as to be electrically connected to the second conductive film. A method of manufacturing a magnetic memory device, comprising:
【請求項10】第1絶縁膜上に、第1導電層、TMR積
層層、第2導電層、及び軟磁性体層を順に積層する第1
ステップと、 前記軟磁性体層と第2導電層をパターン化して第1ハー
ドマスクを形成する第2ステップと、 前記第1ハードマスクを用いて、前記TMR積層層と前
記第1導電層をパターン化して第1導電膜を形成する第
3ステップと、 前記パターン化された軟磁性体層と前記パターン化され
た第2導電層をパターン化して第2ハードマスクとして
の軟磁性体膜と第2導電膜を形成する第4ステップと、 前記第2ハードマスクを用いて、前記パターン化された
TMR積層層をパターン化してTMR積層膜を形成する
第5ステップと、 前記第1導電膜、前記TMR積層膜、前記第2導電膜、
及び前記軟磁性体膜を覆うように、前記第1絶縁膜上に
第2絶縁膜を形成する第6ステップと、 前記軟磁性体膜の上面が露出するまで、前記第2絶縁膜
を除去する第7ステップと、 前記軟磁性体膜と電気的に接続されるように前記除去後
の第2絶縁膜上に第3導電膜を形成する第8ステップと
を具備する磁性記憶装置の製造方法。
10. A first conductive layer, a TMR laminated layer, a second conductive layer, and a soft magnetic layer are sequentially laminated on a first insulating film.
A step of patterning the soft magnetic layer and the second conductive layer to form a first hard mask, and patterning the TMR laminated layer and the first conductive layer using the first hard mask And a second step of patterning the patterned soft magnetic layer and the patterned second conductive layer to form a first conductive film and a second soft mask as a second hard mask. A fourth step of forming a conductive film; a fifth step of patterning the patterned TMR laminated layer by using the second hard mask to form a TMR laminated film; the first conductive film and the TMR; Laminated film, the second conductive film,
And a sixth step of forming a second insulating film on the first insulating film so as to cover the soft magnetic film, and removing the second insulating film until the upper surface of the soft magnetic film is exposed. A method of manufacturing a magnetic memory device, comprising: a seventh step; and an eighth step of forming a third conductive film on the removed second insulating film so as to be electrically connected to the soft magnetic film.
【請求項11】請求項9又は10に記載の磁性記憶装置
の製造方法において、 前記第7ステップは、前記第2絶縁膜をCMPするステ
ップを具備する磁性記憶装置の製造方法。
11. The method of manufacturing a magnetic memory device according to claim 9, wherein the seventh step includes a step of CMP the second insulating film.
【請求項12】請求項9乃至11のいずれかに記載の磁
性記憶装置の製造方法において、 前記第2絶縁膜は、SiO2、SiNx、PSG及びBP
SGからなるグループから選択されたもので形成される
磁性記憶装置の製造方法。
12. The method of manufacturing a magnetic memory device according to claim 9, wherein the second insulating film is SiO2, SiNx, PSG and BP.
A method of manufacturing a magnetic memory device formed of a material selected from the group consisting of SGs.
【請求項13】第1導電膜上に、TMR積層層と導電層
を順に積層する第1ステップと、 前記導電層をパターン化してハードマスクとしての第2
導電膜を形成する第2ステップと、 前記ハードマスクを用いて、前記TMR積層層をパター
ン化してTMR積層膜を形成する第3ステップと、 前記第1導電膜、前記TMR積層膜、及び前記第2導電
膜を覆うように、前記第1導電膜上に絶縁膜を形成する
第4ステップと、 前記第2導電膜の上面が露出するまで、前記絶縁膜を除
去する第5ステップと、 前記第2導電膜と電気的に接続されるように前記除去後
の絶縁膜上に第3導電膜を形成する第6ステップとを具
備する磁性記憶装置の製造方法。
13. A first step of sequentially laminating a TMR laminated layer and a conductive layer on a first conductive film, and a second step as a hard mask by patterning the conductive layer.
A second step of forming a conductive film; a third step of patterning the TMR laminated layer by using the hard mask to form a TMR laminated film; the first conductive film, the TMR laminated film, and the A fourth step of forming an insulating film on the first conductive film so as to cover the second conductive film; a fifth step of removing the insulating film until the upper surface of the second conductive film is exposed; And a second step of forming a third conductive film on the removed insulating film so as to be electrically connected to the conductive film.
【請求項14】第1導電膜上に、TMR積層層、導電
層、及び軟磁性体層を順に積層する第1ステップと、 前記軟磁性体層と導電層をパターン化してハードマスク
としての軟磁性体膜と第2導電膜を形成する第2ステッ
プと、 前記ハードマスクを用いて、前記TMR積層層をパター
ン化してTMR積層膜を形成する第3ステップと、 前記第1導電膜、前記TMR積層膜、前記第2導電膜、
及び前記軟磁性体膜を覆うように、前記第1導電膜上に
絶縁膜を形成する第4ステップと、 前記軟磁性体膜の上面が露出するまで、前記絶縁膜を除
去する第5ステップと、 前記軟磁性体膜と電気的に接続されるように前記除去後
の絶縁膜上に第3導電膜を形成する第6ステップとを具
備する磁性記憶装置の製造方法。
14. A first step of sequentially stacking a TMR laminated layer, a conductive layer, and a soft magnetic material layer on a first conductive film, and patterning the soft magnetic material layer and the conductive layer to form a soft mask as a hard mask. A second step of forming a magnetic film and a second conductive film; a third step of patterning the TMR laminated layer by using the hard mask to form a TMR laminated film; the first conductive film and the TMR; Laminated film, the second conductive film,
And a fourth step of forming an insulating film on the first conductive film so as to cover the soft magnetic film, and a fifth step of removing the insulating film until the upper surface of the soft magnetic film is exposed. A sixth step of forming a third conductive film on the removed insulating film so as to be electrically connected to the soft magnetic film, the method of manufacturing a magnetic memory device.
【請求項15】請求項13又は14に記載の磁性記憶装
置の製造方法において、 前記第5ステップは、前記絶縁膜をCMPするステップ
を具備する磁性記憶装置の製造方法。
15. The method of manufacturing a magnetic memory device according to claim 13, wherein the fifth step includes a step of CMP the insulating film.
【請求項16】請求項13乃至15のいずれかに記載の
磁性記憶装置の製造方法において、 前記絶縁膜は、SiO2、SiNx、PSG及びBPSG
からなるグループから選択されたもので形成される磁性
記憶装置の製造方法。
16. The method of manufacturing a magnetic memory device according to claim 13, wherein the insulating film is SiO2, SiNx, PSG or BPSG.
A method of manufacturing a magnetic memory device formed of a material selected from the group consisting of:
【請求項17】第1導電膜上に、TMR積層層と導電層
を順に積層する第1ステップと、 前記導電層をパターン化してハードマスクとしての第2
導電膜を形成する第2ステップと、最上層は前記第2導
電膜であり、 前記ハードマスクを用いて、前記TMR積層層をパター
ン化してTMR積層膜を形成する第3ステップとを具備
する磁性記憶装置の製造方法。
17. A first step of sequentially laminating a TMR laminated layer and a conductive layer on a first conductive film, and a second step as a hard mask by patterning the conductive layer.
A magnetic layer comprising a second step of forming a conductive film and a third step of forming the TMR laminated film by patterning the TMR laminated layer by using the hard mask and using the hard mask. Storage device manufacturing method.
【請求項18】請求項17に記載の磁性記憶装置の製造
方法において、 前記第1ステップは、前記導電層の上に軟磁性体層を積
層するステップを含み、 前記第2ステップは、前記導電層に加えて、前記軟磁性
体層をパターン化して軟磁性体膜を形成するステップを
含み、 前記ハードマスクは前記軟磁性体膜と前記第2導電膜と
からなり、前記最上層は前記軟磁性体膜である磁性記憶
装置の製造方法。
18. The method of manufacturing a magnetic memory device according to claim 17, wherein the first step includes a step of stacking a soft magnetic layer on the conductive layer, and the second step includes the conductive layer. In addition to the layers, the method includes patterning the soft magnetic material layer to form a soft magnetic material film, the hard mask includes the soft magnetic material film and the second conductive film, and the uppermost layer is the soft magnetic material layer. A method of manufacturing a magnetic memory device which is a magnetic film.
【請求項19】請求項17または18に記載の磁性記憶
装置の製造方法において、 基板上にトランジスタを形成するステップと、 前記トランジスタを覆うように、第1絶縁膜として層間
絶縁膜を形成するステップと、 前記第1絶縁膜を通過して、前記第1導電膜を前記トラ
ンジスタに接続するプラグを形成するステップと、 前記第1導電膜を第2絶縁膜中の溝配線として形成する
ステップとを更に具備する磁性記憶装置の製造方法。
19. The method of manufacturing a magnetic memory device according to claim 17, wherein a step of forming a transistor on a substrate, and a step of forming an interlayer insulating film as a first insulating film so as to cover the transistor. And forming a plug that passes through the first insulating film and connects the first conductive film to the transistor, and forming the first conductive film as a trench wiring in a second insulating film. A method of manufacturing a magnetic storage device further comprising.
【請求項20】請求項17乃至19のいずれかに記載の
磁性記憶装置の製造方法において、 前記第1導電膜と前記最上層を覆うように、第3絶縁膜
を形成するステップと、 前記最上層の上面が露出するまで、前記第3絶縁膜をC
MPするステップと、 前記最上層に接続される第3導電膜を第4絶縁膜中の溝
配線として形成するステップとを更に具備する磁性記憶
装置の製造方法。
20. The method of manufacturing a magnetic memory device according to claim 17, further comprising: forming a third insulating film so as to cover the first conductive film and the uppermost layer; The third insulating film is C until the upper surface of the upper layer is exposed.
A method of manufacturing a magnetic memory device, further comprising: a step of MP and a step of forming a third conductive film connected to the uppermost layer as a groove wiring in a fourth insulating film.
【請求項21】請求項9乃至20のいずれかに記載の磁
性記憶装置の製造方法において、 前記第1導電膜または前記第3導電膜は、Al、Cu、
及びAlSiCuからなるグループから選択されたもの
で形成されている磁性記憶装置の製造方法。
21. The method of manufacturing a magnetic memory device according to claim 9, wherein the first conductive film or the third conductive film is Al, Cu,
And a method of manufacturing a magnetic memory device formed of a material selected from the group consisting of AlSiCu.
【請求項22】請求項9乃至21のいずれかに記載の磁
性記憶装置の製造方法において、 前記第2導電膜は、TiN、Al、Ti、及びTa/A
l/Taからなるグループから選択されたもので形成さ
れている磁性記憶装置の製造方法。
22. The method of manufacturing a magnetic memory device according to claim 9, wherein the second conductive film is TiN, Al, Ti, and Ta / A.
A method of manufacturing a magnetic memory device formed of a material selected from the group consisting of 1 / Ta.
JP2001319369A 2001-10-17 2001-10-17 Magnetic memory and method of manufacturing the same Withdrawn JP2003124445A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001319369A JP2003124445A (en) 2001-10-17 2001-10-17 Magnetic memory and method of manufacturing the same
EP02022887A EP1304737A2 (en) 2001-10-17 2002-10-14 Magnetic memory and method of its manufacture
US10/271,007 US6746875B2 (en) 2001-10-17 2002-10-15 Magnetic memory and method of its manufacture
KR1020020063607A KR20030032877A (en) 2001-10-17 2002-10-17 Magnetic memory and method of its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001319369A JP2003124445A (en) 2001-10-17 2001-10-17 Magnetic memory and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003124445A true JP2003124445A (en) 2003-04-25

Family

ID=19136930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001319369A Withdrawn JP2003124445A (en) 2001-10-17 2001-10-17 Magnetic memory and method of manufacturing the same

Country Status (4)

Country Link
US (1) US6746875B2 (en)
EP (1) EP1304737A2 (en)
JP (1) JP2003124445A (en)
KR (1) KR20030032877A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019457A (en) * 2003-06-23 2005-01-20 Nec Corp Magnetic random access memory and its manufacturing method
JP2012248878A (en) * 2012-08-10 2012-12-13 Sony Corp Storage element and memory

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4192075B2 (en) * 2002-11-28 2008-12-03 株式会社東芝 Method for manufacturing magnetic storage device
US20050136648A1 (en) * 2003-12-23 2005-06-23 Mariah Sharma Method and system for forming a contact in a thin-film device
KR100561859B1 (en) * 2004-01-16 2006-03-16 삼성전자주식회사 Method of forming nano-sized magnetic tunnel junction cell without contact hole
US8455965B2 (en) * 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
JP5521544B2 (en) * 2009-12-25 2014-06-18 富士通セミコンダクター株式会社 Manufacturing method of semiconductor device
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
CN109888088B (en) * 2019-03-01 2021-05-28 西安交通大学 A magnetoresistive sensor structure and its manufacturing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607599A (en) * 1994-11-17 1997-03-04 Kabushiki Kaisha Toshiba Method of processing a magnetic thin film
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
DE19744095A1 (en) * 1997-10-06 1999-04-15 Siemens Ag Memory cell array has stacked layer magnetoresistive effect layer memory elements
US6055179A (en) * 1998-05-19 2000-04-25 Canon Kk Memory device utilizing giant magnetoresistance effect
US6097579A (en) * 1998-08-21 2000-08-01 International Business Machines Corporation Tunnel junction head structure without current shunting
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6219212B1 (en) * 1998-09-08 2001-04-17 International Business Machines Corporation Magnetic tunnel junction head structure with insulating antiferromagnetic layer
JP3050218B1 (en) * 1998-12-21 2000-06-12 株式会社日立製作所 Magnetic head, magnetic recording / reproducing device and magnetic memory device using the same
JP2000206220A (en) 1999-01-11 2000-07-28 Mitsubishi Electric Corp Magnetic field detection element
DE50000924D1 (en) 1999-03-19 2003-01-23 Infineon Technologies Ag STORAGE CELL ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF
US6165803A (en) * 1999-05-17 2000-12-26 Motorola, Inc. Magnetic random access memory and fabricating method thereof
JP3400750B2 (en) 1999-07-23 2003-04-28 ティーディーケイ株式会社 Manufacturing method of tunnel magnetoresistive head
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019457A (en) * 2003-06-23 2005-01-20 Nec Corp Magnetic random access memory and its manufacturing method
JP2012248878A (en) * 2012-08-10 2012-12-13 Sony Corp Storage element and memory

Also Published As

Publication number Publication date
US6746875B2 (en) 2004-06-08
EP1304737A2 (en) 2003-04-23
US20030073253A1 (en) 2003-04-17
KR20030032877A (en) 2003-04-26

Similar Documents

Publication Publication Date Title
US20060220084A1 (en) Magnetoresistive effect element and method for fabricating the same
US6623987B2 (en) Passivated magneto-resistive bit structure and passivation method therefor
US7247506B2 (en) Method for producing magnetic memory device
KR101266656B1 (en) Semiconductor device and method of manufacturing the same
JP2004128229A (en) Magnetic memory and its manufacture
JP5585212B2 (en) Magnetic random access memory using magnetic tunnel junction element and manufacturing method thereof
US7144744B2 (en) Magnetoresistive random access memory device structures and methods for fabricating the same
US6780652B2 (en) Self-aligned MRAM contact and method of fabrication
KR20090014958A (en) Manufacturing Method Of Magnetic Memory And Magnetic Memory
US6764865B2 (en) Semiconductor memory device including magneto resistive element and method of fabricating the same
JP3854767B2 (en) Apparatus using ferromagnetic tunnel junction element and method for manufacturing the same
KR100523455B1 (en) An improved method for forming minimally spaced mram structures
JP2011238679A (en) Magnetic storage device manufacturing method and magnetic storage device
CN100426476C (en) Planar magnetic tunnel junction substrate having recessed alignment marks
JP2002538614A5 (en)
JP4583997B2 (en) Magnetic memory cell array and manufacturing method thereof
JP2003124445A (en) Magnetic memory and method of manufacturing the same
JP2003086773A (en) Magnetic memory device and its manufacturing method
KR20030078136A (en) A method for manufacturing of a Magnetic random access memory
JP2006086322A (en) Magnetoresistance memory device and its manufacturing method
JP2005159240A (en) Magnetic memory and method for manufacturing same
JP2006173166A (en) Manufacturing method of magnetic storage device
JP5051411B2 (en) Semiconductor integrated circuit
JP2003086774A (en) Magnetic memory device and its manufacturing method
KR20040078272A (en) Method of forming MRAM

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060912

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070319