JP2003115196A - 耐障害性を有する磁気抵抗固体記憶装置のための製造検査 - Google Patents

Abstract

(57)【要約】 【課題】 現行の製造技術の制限を許容する一方で商業
的に許容可能な装置の大量生産を可能にするMRAM装置を
提供すること。 【解決手段】 使用時に記憶されている情報の誤り訂正
符号化及び復号化を実行して物理的な障害を許容する耐
障害性を有する磁気抵抗固体記憶装置(MRAM)。製造時に
パラメータ評価(ステップ602)又は論理評価(ステップ60
3)又は好適にはその両者の組み合わせを使用してMRAMが
検査されて、各組の記憶セルがECC符号化データを記憶
するのに適していることが確認される。障害セルが識別
されて(好適にはかかる障害セルによる影響を受けるこ
とになるECCシンボル206に関して)カウントが形成され
る(ステップ604)。該カウントをしきい値と比較して(ス
テップ605)前記アクセスされた記憶セルの適当性が判定
され、かかるセルの使用を続行するか否か、又は補修措
置をとるか否かに関する決定が行われる。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、一般に磁気抵抗固
体記憶装置及び該記憶装置を検査する方法に関し、特に
使用時に誤り訂正符号化（ECC）を採用する磁気抵抗固
体記憶装置を検査する方法に関する（但しこれに限定さ
れるものではない）。 【０００２】 【従来の技術】一般的な固体記憶装置は、データを記憶
するための記憶セルの１つ又は２つ以上のアレイを備え
る。既存の半導体技術は、ダイナミックランダムアクセ
スメモリ（DRAM）等の比較的短期のデータ記憶に適した
揮発性固体記憶装置、又はスタティックランダムアクセ
スメモリ（SRAM）若しくは不揮発性フラッシュ及びEEPR
OM装置等の比較的長期のデータ記憶のための装置を提供
している。しかし、他の多くの技術は既知であるか、又
は開発中である。 【０００３】近年、新たなタイプの不揮発性固体記憶装
置として、磁気抵抗記憶装置が開発された（例えば、He
wlett-packardによる欧州特許出願公開第EP-A-0918334
号を参照）。また、磁気抵抗固体記憶装置は、磁気ラン
ダムアクセスメモリ（MRAM）装置としても既知である。
MRAM装置は、消費電力が比較的低く、特にデータ書込動
作の場合に比較的アクセス時間が高速である。そのた
め、MRAM装置は、短期と長期との両方の記憶用途に理想
的に適したものとなっている。 【０００４】 【発明が解決しようとする課題】MRAM装置は、記憶デー
タの許容不能な損失をもたらす可能性のある物理的な障
害を受け易いという点で、問題が発生する。MRAM装置の
ために現時点で利用可能な製造技術は制限を受け易いも
のであり、その結果として、商業的に許容可能なMRAM装
置の製造歩留りは比較的低くなる。より優れた製造技術
が開発中であるが、これらは、製造の複雑性及びコスト
を増大させる傾向がある。このため、装置歩留りを高め
る一方でより低コストの製造技術を適用することが望ま
れる。更に、シリコン等の基板上に形成されるセル密度
を増大させることが望まれるが、密度が増大すると、製
造公差の制御がますます困難になり、この場合も障害発
生率が高くなり、装置歩留りが低下する結果となる。MR
AM装置は開発の比較的初期段階にあるため、現行の製造
技術の制限を許容する一方で、商業的に許容可能な装置
の大量生産を可能にすることが望まれる。 【０００５】 【課題を解決するための手段】本発明の目的は、磁気抵
抗固体記憶装置を検査する方法を提供することである。
好ましい目的は、装置の製造時に（好ましくはアクティ
ブなユーザデータを格納する前に）用いることが可能な
検査を提供することである。 【０００６】本発明の第１の態様によれば、磁気抵抗固
体記憶装置を検査する方法が提供され、該方法は、使用
時に少なくとも１つのECC符号化データブロックを記憶
するよう構成された一組の磁気抵抗記憶セルにアクセス
し、該アクセスされた一組の記憶セルが、使用時に少な
くとも１つのECC符号化データブロックを記憶するのに
適しているか否かを判定する、という各ステップを含む
ものである。 【０００７】好ましくは、本方法は、アクセスされた一
組の記憶セルにECC符号化データブロックが格納される
場合にオリジナル情報が回復不能であると予期されるか
否かを判定することを含む。特に、オリジナル情報が回
復不能である確率が許容不能なほどに高いためにオリジ
ナル情報が回復不能であると予期されるか否かが判定さ
れる。好ましい実施形態では、10⁻¹⁰〜10⁻²⁰のオーダ
よりも高い確率を高すぎるものとみなすことが可能であ
る。該確率が高すぎる場合には、一組の記憶セルを破棄
して、使用時にECC符号化データブロックを記憶するた
めに該記憶セルを利用できないようにするといった補修
措置がとられる。一方、確率が許容可能なものである場
合には、一組の記憶セルの使用を継続することが可能で
ある。 【０００８】好ましくは、本方法は、一組の記憶セルに
アクセスすることから、ECC符号化データブロックにお
ける物理的な障害により影響を受けると考えられる１つ
又は２つ以上の障害シンボルを判定することを含む。次
いで、ECC符号化データブロックを誤り訂正復号化する
ことにより確実に訂正することができる障害シンボルよ
りも多くの障害シンボルが存在するか否かを判定するの
が適当である。ここで、物理的な障害に起因してECC符
号化データブロックのECC復号化がオリジナル情報を正
しく回復させない状況が識別される。換言すれば、ECC
符号化データブロックの復号化によりオリジナル情報が
正しく回復されないことになる高い（すなわち１に近
い）確率が存在する。 【０００９】好ましい検査方法は、単独で、また好まし
くは組み合わせて適用することができる、２つの態様を
含む。第１の態様は、MRAM装置の記憶セルのパラメータ
ベースの評価であり、第２の態様は、記憶セルの論理ベ
ースの評価である。これら２つの態様は、各々、MRAM装
置に影響を与えることが見出された異なるタイプの物理
的な障害を判定するのに特に有用である。 【００１０】パラメータベースの評価に関する第１の態
様では、一組の記憶セルにアクセスするステップは、好
ましくは、アクセスされた一組の記憶セルからパラメー
タ値を取得し、該取得されたパラメータ値を１つ又は２
つ以上の範囲と比較する、という各ステップを含む。MR
AM装置内のほぼ全ての記憶セルについて、かかる比較
は、使用時に該記憶セルから論理ビット値を正しく導出
することができることを示すものとなる。しかし、避け
ることのできない製造上の欠陥やその他の原因により、
MRAM装置中の僅かな割合の記憶セルが物理的な障害によ
って影響を受けると予期される。好都合なことに、取得
されたパラメータ値を評価することにより、記憶セルが
少なくとも幾つかのタイプの物理的な障害によって影響
を受けているものと識別することができる、ということ
が分かった。好ましくは、取得されたパラメータ値が所
定の障害範囲内にある場合に、障害セルが識別される。
好ましい実施形態では、取得されるパラメータ値は抵抗
を表し、所定の障害範囲は異常に低い抵抗値又は異常に
高い抵抗値を表すものとなり、該異常に低い抵抗値及び
異常に高い抵抗値はそれぞれ短絡ビット及び開放ビット
として知られる物理的な障害による影響を受けるセルを
示すものとなる。 【００１１】第２の態様は、アクセスされた一組の記憶
セルの論理ベースの評価を採用するものである。ここ
で、一組の記憶セルにアクセスするステップは、好まし
くは、一組の記憶セルに検査データを書き込み、該検査
データを該一組の記憶セルから読み出し、前記書き込ま
れたテストデータを前記読み出されたテストデータと比
較する、という各ステップを含む。この書き込み・読み
出し・比較動作は、有利にも、記憶セルが特定のタイプ
の物理的な障害によって影響を受けているものと識別す
ることを可能にするものとなる、ということが分かっ
た。本発明の好ましい実施形態では、該論理ベースの評
価は、半選択ビット及び単一障害ビットとして知られる
物理的な障害を判定する際に特に有用である。 【００１２】好ましい本方法の判定ステップは、好まし
くは、識別される障害セルに基づいて障害カウントを判
定することを含む。すなわち、パラメータベースの評価
又は論理ベースの評価の何れか（好ましくはそれらの組
み合わせ）によって識別される障害セルに基づき、障害
カウントが判定される。一実施例では、障害カウント
は、単純に、アクセスされた一組の記憶セル内で識別さ
れた障害セルの数を表すことができる。好ましくは、障
害カウントは、識別された障害セルによって使用時に影
響を受けことになるECC符号化データブロックの障害シ
ンボルに基づくものとなる。ここで、本方法は、MRAM装
置の記憶セルのアレイ内の識別された障害セルの位置を
判定し、使用時に該位置における障害記憶セルによる影
響を受けることになるECC符号化データの１つ又は２つ
以上のシンボルを判定する、という各ステップを含むの
が適当である。 【００１３】該判定ステップは、好ましくは障害カウン
トをしきい値と比較するステップを更に含む。第１の随
意選択事項として、該しきい値は、アクセスされた一組
の記憶セルについて、該記憶セルに記憶されるECC符号
化データブロックにより使用時に許容することができる
障害セルの最大数を表すものとすることが可能である。
ここで、該しきい値は、好都合には、オリジナル情報が
正しく回復されない許容不能に高い確率が存在する状況
を表すものとすることが可能である。好ましくは、該し
きい値は、ECC符号化データブロックのECC復号化により
信頼性をもって訂正されて前記アクセスされた一組の記
憶セルに格納することができる障害シンボルの総数を表
すものとなる。第２の随意選択事項として、前記しきい
値は、ECC復号化により使用時に訂正することが可能な
障害シンボルの総数よりも少ない安全マージン（例えば
前記障害シンボルの総数の約50〜95％）を表すものとす
ることが可能である。この場合、該しきい値は、MRAM装
置における物理的な障害の全てが検査により容易に識別
することができるものではないことから、特に有用であ
り、該しきい値は、障害の識別された数が与えられた場
合に、まだ識別されていない更なる数の障害が、アクセ
スされた一組の記憶セルに格納すべきECC符号化データ
ブロックに影響を与えることを可能にしつつ、ECC復号
化を実行することが依然として妥当となるように、設定
される。更に又は代替的に、装置の使用年数にと共に新
たな系統的障害が発生する可能性があり、及び装置が使
用時に偶発的な障害を受け易いという意味で、しきい値
は有用である。 【００１４】好都合には、使用時に、セクタ単位（512
バイト等）でMRAM装置に格納するためにオリジナル情報
が受信される。オリジナル情報セクタが誤り訂正符号化
されて１つ又は２つ以上のECC符号化データブロックが
形成される。好ましい実施形態では、リード・ソロモン
符号等の線形ECC方式が採用される。好都合には、オリ
ジナル情報の各セクタは、４つのコードワードを含む１
つのECC符号化データセクタを形成するよう符号化され
る。各コードワードは、上述したECC符号化データブロ
ックを形成するのが適当である。 【００１５】本発明の第２の態様によれば、磁気抵抗固
体記憶装置を制御する方法が提供され、該方法は、使用
時に少なくとも１つのECC符号化データブロックを記憶
するよう構成された一組の磁気抵抗記憶セルにアクセス
し、該一組の記憶セルにアクセスすることにより取得さ
れたパラメータ値を１つ又は２つ以上の範囲と比較し、
該アクセスされた一組の記憶セル中の障害セルを識別
し、該識別された障害セルに基づいて障害カウントを形
成し、該障害カウントをしきい値と比較し、前記アクセ
スされた一組の記憶セルが、使用時に少なくとも１つの
ECC符号化データブロックを記憶するのに適当であるか
否かを判定する、という各ステップを含むものである。 【００１６】本発明の第３の態様によれば、磁気抵抗固
体記憶装置を制御する方法が提供され、該方法は、使用
時に少なくとも１つのECC符号化データブロックを記憶
するように配置された一組の磁気抵抗記憶セルにアクセ
スし、該アクセスされた一組の記憶セルに検査データを
書き込み、該アクセスされた記憶セルから該検査データ
を読み出し、前記書き込まれた検査データを前記読み出
された検査データと比較することにより、前記アクセス
された一組の記憶セル中の障害セルを識別し、該識別さ
れた障害セルに基づいて障害カウントを形成し、該障害
カウントをしきい値と比較し、前記アクセスされた一組
の記憶セルが、使用時に少なくとも１つのECC符号化デ
ータブロックを記憶するのに適当であるか否かを判定す
る、という各ステップを含むものである。 【００１７】本発明の第４の態様によれば、磁気抵抗固
体記憶装置を制御する方法が提供され、該方法は、使用
時に少なくとも１つのECC符号化データブロックを記憶
するよう構成された一組の磁気抵抗記憶セルにアクセス
し、該一組の記憶セルにアクセスすることにより取得さ
れたパラメータ値を１つ又は２つ以上の範囲と比較して
前記アクセスされた一組の記憶セル中の障害セルを識別
し、前記アクセスされた一組の記憶セルの検査データに
ついて書き込み・読み出し・比較処理を実行することに
より、前記アクセスされた一組の記憶セル中の障害セル
を識別し、該識別された障害セルに基づいて障害カウン
トを形成し、障害カウントをしきい値と比較し、前記ア
クセスされた一組の記憶セルが、使用時に少なくとも１
つのECC符号化データブロックを記憶するために適当で
あるか否かを判定する、という各ステップを含むもので
ある。 【００１８】本発明の第５の態様によれば、磁気抵抗固
体記憶装置が提供され、該記憶装置は、複数の磁気抵抗
記憶セルの少なくとも１つのアレイと、使用時に特定の
単位のオリジナル情報からECC符号化データブロックを
形成するECC符号化ユニットと、一組の記憶セルにECC符
号化データブロックを記憶させるよう構成されたコント
ローラと、一組の記憶セルにアクセスし、該アクセスさ
れた一組の記憶セルが使用時にECC符号化データブロッ
クを記憶するのに適当であるか否かを判定するよう構成
された検査ユニットとを含むものである。 【００１９】本発明を一層良好に理解するため、及びそ
の実施形態が如何に実施され得るかを示すために、その
例示としての図面を参照する。 【００２０】 【発明の実施の形態】本発明の完全な理解を助けるため
に、まず、図１を参照し、MRAM装置において見出される
障害メカニズムに関する説明を含めて、MRAM装置の一例
について説明する。次いで図２ないし図６を参照して、
かかるMRAM装置を検査する好適な方法について説明す
る。 【００２１】図１は、複数の記憶セル16のアレイ10を含
む磁気抵抗固体記憶装置1を単純化して示したものであ
る。該アレイ10は、他の制御要素の中でも特にECC符号
化及び復号化ユニット22及び検査ユニット24を含むコン
トローラ20に連結されている。該コントローラ20及びア
レイ10は、単一の基板上に形成することが可能であり、
又は別々に構成することが可能である。必要に応じて、
検査ユニット24をMRAM装置1とは物理的に別個に構成
し、MRAM装置の検査を所望する際にそれら両者を共に結
合することが可能である。 【００２２】１つの好ましい実施形態では、アレイ10
は、1024×1024のオーダの記憶セルを含む（そのうちの
幾つかのみを示す）。セル16の各々は、制御ライン12,1
4の交点に形成される。この実施例では、制御ライン12
が複数の行で構成され、制御ライン14が複数の列で構成
される。必要とされる１つ又は２つ以上の記憶セル16に
アクセスするために、１つの行12と１つ又は２つ以上の
列14とが選択される（又はこれとは逆にアレイの向きに
依存して１つの列と複数の行とが選択される）。行ライ
ン及び列ラインは、複数の読出／書込制御回路を含む制
御回路18に連結されるのが適当である。実施形態によっ
ては、各列毎に１つの読出／書込制御回路が提供され、
又は複数の読出／書込制御回路が複数の列間で多重化さ
れ又は共有される。この実施例では、制御ライン12,14
は概して直交しているが、他の一層複雑な格子構造を用
いることも可能である。 【００２３】現時点での好ましいMRAM装置の読み出し動
作では、制御回路18によりアレイ10内の１つの行ライン
12と幾つかの列ライン14と（図１に太線で示す）がアク
ティブにされて、それらアクティブにされたセルから一
組のデータが読み出される。この動作はスライスと呼ば
れる。この実施例における行は、記憶セル1024個分の長
さlを有し、アクセスされる記憶セル16は、最小読出距
離ｍ（例えばセル64個分）だけ隔置されて、読み出しプ
ロセスにおいてセル間の干渉が最小限になる。このた
め、各スライスは、アクセスされたアレイから最大でl
／m＝1024／64＝16ビットを提供するものとなる。 【００２４】所望の記憶容量のMRAM装置を提供するため
に、好ましくは、複数の独立してアドレス指定可能なア
レイ10がマクロアレイを形成するよう配列される。好都
合には、少数のアレイ10（典型的には４つ）が層状に重
ねられて１つのスタックが形成され、複数のスタックが
16×16レイアウト等で共に配列される。好ましくは、各
マクロアレイは、16×18×4レイアウト又は16×20×4レ
イアウト（幅×高さ×スタック層数で表す）を有するも
のとなる。随意選択的に、MRAM装置は、２つ以上のマク
ロアレイを含む。現時点での好ましいMRAM装置では、一
度にアクセスできるのは、各スタックにおける４つのア
レイのうちの１つだけである。このため、１つのマクロ
アレイからの１つのスライスは、複数のアレイ10のサブ
セットの１つの行からの一組のセルに対して読み出しを
行い、該サブセットは好ましくは各スタック内の１つの
アレイである。 【００２５】各記憶セル16は、適当な数値（好適には２
進値（すなわち０又は１））を表す１ビットデータを記
憶する。各記憶セルは、２つの薄膜を含み、該薄膜は、
平行及び逆平行として知られる２つの安定した磁化方向
の何れかを呈するものであることが適当である。該磁化
方向は、記憶セルの抵抗値に影響を及ぼす。記憶セル16
が逆平行状態にある場合には抵抗値が最大になり、記憶
セル16が平行状態にある場合には抵抗値が最小になる。
該逆平行状態が論理状態０を定義し、平行状態が論理状
態１を定義する（又はその逆である）ことが適当であ
る。更なる背景情報として、EP-A- 0 918 334(Hewlett
−Packard）に、本発明の好適な実施形態での使用に適
した磁気抵抗固体記憶装置の一例が開示されている。 【００２６】一般に信頼性は高いものの、記憶セル16に
データを高信頼性をもって格納するための該記憶装置の
能力に影響を与える障害が発生し得ることが分かった。
MRAMデバイス内の物理的な障害は、製造上の欠陥、内部
的な作用（読み出し処理におけるノイズ等）、環境によ
る作用（温度や周囲の電磁気ノイズ等）、又は使用して
いる装置の老朽化を含む様々な原因によって発生し得
る。一般に、障害は、系統的な(systematic)障害と偶発
的な(random)障害とに分類できる。系統的な障害は、特
定の記憶セル又は特定の記憶セルのグループに一貫して
影響を及ぼす。偶発的な障害は一過性のものであり、一
貫して繰り返されるものではない。一般に、系統的な障
害は、製造上の欠陥や老朽化によって発生し、偶発的な
障害は、内部的な作用や外的な環境の作用によって発生
する。 【００２７】障害は、きわめて望ましくないものであ
り、記憶装置内の少なくとも幾つかの記憶セルの書き込
みや読み出しの信頼性が失われることを意味する。障害
によって影響を受けるセルは、読み出し不能となる（こ
の場合には該セルから論理値を読み出すことができなく
なる）おそれがあり、又は該セルが信頼できないものと
なる（この場合には該セルから読み出した論理値が必ず
しも該セルに書き込まれた値と同じになるとは限らない
（例えば「１」が書き込まれていても「０」が読み出さ
れる））おそれがある。記憶装置の記憶容量及び信頼性
に大きく影響を与えて、最悪の場合には記憶装置全体が
使用不能になる。 【００２８】障害のメカニズムは様々な形をとるもので
あり、以下の例は、それらのうち分かっているものであ
る。 １．短絡ビット(shorted bits) 記憶セルの抵抗値が期待値を大きく下回る場所である。
短絡ビットは、同じ行及び同じ列に位置する全ての記憶
セルに影響を与える傾向を有するものである。 ２．開放ビット(open bits) 記憶セルの抵抗が期待値を大きく上回る場所である。開
放ビット障害は、同じ行又は同じ列もしくはその両方に
位置する全ての記憶セルに影響を与え得るものである
が、常に影響を与えるとは限らない。 ３．半選択ビット(half-select bits) 特定の行又は列の記憶セルへの書き込みによって同じ行
又は列に位置する別の記憶セルの状態を変化させる場所
である。それ故、半選択を被りやすいセルは、同じ行又
は列に位置する記憶セルへの書き込みアクセスに応じて
状態が変化する可能性があり、その結果として格納され
たデータが信頼できないものとなる。 ４．単一障害ビット 特定の記憶セルに障害が発生するが（例えば常に「０」
に固定される）、他の記憶セルに影響を与えることも、
他の記憶セルの動作から影響を受けることもない場所で
ある。 【００２９】これら４つの例の障害のメカニズムは、特
定の（１つ又は複数の）記憶セルに一貫して影響を及ぼ
すという点で、系統的なものである。障害のメカニズム
が１つのセルにしか影響を与えない場合には、これは孤
立障害(isolated failure)と呼ぶことができる。障害の
メカニズムが１グループのセルに影響を与える場合に
は、これはグループ障害と呼ぶことができる。 【００３０】MRAMデバイスの記憶セルを使用して任意の
適当な論理レイアウトに従いデータを格納することが可
能であるが、データは、基本的なデータ単位（例えばバ
イト）へと編成され、次いで一層大きな論理データ単位
（例えばセクタ）へとグループ化されるのが好ましい。
物理的な障害、特に多数のセルに影響を与えるグループ
障害は、多くのバイト、おそらくは多くのセクタに影響
を与え得るものである。物理的な障害による影響を受け
るバイトといった論理単位に関する情報を保持すること
は、そのために必要となるデータ量の多さ故、効率的で
ないことが分かっている。すなわち、少なくとも１つの
物理的な障害に起因して使用不能となるかかる論理単位
の全てのリストを生成しようとする際に生成される管理
データの量は、大きすぎて効率的に処理できないものと
なる傾向にある。更に、装置上でデータが如何に編成さ
れるかに依存して、１つの物理的な障害が多数の論理デ
ータ単位に潜在的に影響を与え、かかる影響を受けた全
てのバイトやセクタ又はその他の単位が装置の記憶容量
を大幅に低減させることになるおそれがある。例えば、
たった１つの記憶セルにおける短絡ビット障害といった
グループ障害は、同じ行又は列に位置する他の多くの記
憶セルに影響を与えるものとなる。このため、単一の短
絡ビット障害は、同一行に位置する他の1023個のセル
と、同一列に位置する他の1023個のセル、すなわち合計
2027個のセルに影響を与えるものとなり得る。かかる影
響を受ける2027個のセルは、多くのバイトの一部を形成
し、また多くのセクタの一部を形成している可能性があ
り、かかる場合には、該バイト及びセクタが単一のグル
ープ障害によって使用不能になることになる。 【００３１】製造上の障害を削減し、装置の寿命を延ば
すために、製造プロセス及びデバイス構成において幾つ
かの改良がなされたが、かかる改良は通常は、製造コス
ト及び複雑性の増大並びに装置の歩留まりの低下を伴う
ものとなる。このため、障害に応じて将来的なデータ損
失を防止する技術が開発されている最中である。１つの
例示的な技術がスペアリング(sparing)の使用である。
障害を含むものと識別された行は、冗長にされ（すなわ
ちスペアが確保され(spared)）、未使用の一組の追加の
スペア行のうちの１つに置換され、これと同様のことが
列に対しても行われる。しかし、物理的な置換（すなわ
ち、障害の発生した行又は列からの接続を代替的にスペ
ア行又は列に達するよう取り回すこと）が必要となり、
又は論理アドレスを物理的な行及び列ラインへとマッピ
ングするために追加の制御オーバヘッドが必要となる。
また、限られたスペアリング容量しか提供することがで
きない。これは、スペア行及び列を含めるよう装置を拡
大することにより、基板の一定面積当たりの装置密度が
低下し、また製造の複雑性が増大するからである。した
がって、障害が比較的よく発生する場合には、スペアリ
ングは、考え得るデータ損失がもたらされることに対処
することができない。またスペアリングは、偶発的な障
害を扱うのに有用なものではなく、スペアリング容量の
配分を決定するために更なる管理上のオーバヘッドを伴
うものとなる。 【００３２】本発明の好ましい実施形態のMRAM装置は、
耐エラー性を有する(error tolerant)装置を提供するた
めに、好ましくは偶発的な障害と系統的な障害との両方
に対する耐性を有すると共にそれら障害から回復するた
めに、誤り訂正符号化を採用する。典型的には、該誤り
訂正符号化は、記憶することが望まれるオリジナル情報
を受信すること、及び誤りを識別して理想的に訂正する
ことを可能にする符号化データを形成することを含む。
該符号化データは固体記憶装置に記憶される。読み出し
時に、該符号化された記憶データを誤り訂正復号化する
ことにより、オリジナル情報が回復される。広範な誤り
訂正符号化（ECC）方式が利用可能であり、それらを単
独で又は組み合せて採用することが可能である。適当な
ECC方式は、単一ビットシンボルを用いる方式（例えばB
CH）とマルチビットシンボルを用いる方式（例えばリー
ド・ソロモン）との両方を含むものとなる。 【００３３】誤り訂正符号化に関する一般的な背景情報
として、W.W.Peterson及びE.J.Weldon,Jrによる「Error
-Correcting Codes」（第2版、第12刷、1994、MIT Pres
s、Cambridge MA）を引用する。 【００３４】本発明の好ましい実施形態で使用されるリ
ード・ソロモン符号に関する一層詳細な文献は、S.B.Wi
cker及びV.K.Bhargava編の「Reed-Solomon Codes and t
heirApplications」（IEEE Press、New York、1994）であ
る。 【００３５】図２は、MRAM装置10にアクティブデータを
格納する際に使用する論理データ構造の一例を示してい
る。オリジナル情報200は、512バイトからなる１セクタ
といった、所定の単位で受信される。誤り訂正符号化が
実行されて、１つの符号化データブロック202（この場
合には符号化セクタ）が生成される。該符号化セクタ20
2は、複数のシンボル206を含み、該シンボル206は、シ
ングルビット（例えばシングルビットシンボルを用いる
BCH符号）とすること又はマルチビット（例えばマルチ
ビットシンボルを用いるリード・ソロモン符号）から構
成することが可能である。好適なリードソロモン符号化
方式では、各シンボル206が８ビットで構成されるのが
好都合であ。図２に示すように、符号化セクタ202は４
つのコードワード204から構成され、各コードワードは1
44〜160個のオーダーのシンボルから構成される。各シ
ンボルに対応する８ビットが８つの記憶セル16に格納さ
れるのが好都合である。これらの８つの記憶セルの何れ
かに影響を与える物理的な障害は、１つ又は２つ以上の
ビットを信頼できない（すなわち誤った値が読み出され
る）もの又は読み出せない（すなわち値を取得できな
い）ものにし、欠陥のあるシンボルが提供されることに
なる。 【００３６】符号化データ202の誤り訂正復号化は、障
害シンボル206を識別して訂正することを可能にする。
好適なリードソロモン方式は、線形誤り訂正符号の一例
であり、該符号の能力(power)に応じて最大で所定の最
大数の障害シンボル206の全てを数学的に識別して訂正
する。例えば、128バイトのオリジナル情報に対応する1
60個の８ビットシンボルと33シンボルの最小距離とを有
する[160,128,33]リードソロモン符号は、最大で16個の
障害シンボルを探し出して訂正することができる。採用
するECC方式は、実質的に全ての場合に符号化データ202
からオリジナル情報200を回復させるのに十分な能力を
有するものが選択される。ごくまれに、非常に多くの障
害による影響を受けているためオリジナル情報200を回
復させることができない符号化データブロック202に遭
遇することがある。また更に極めてまれではあるが、障
害に起因して訂正誤りが生じ、符号化データ202から回
復された情報がオリジナル情報200と等しくならない場
合がある。回復された情報がオリジナル情報と一致しな
い場合であっても、訂正誤りは容易には判定されない。 【００３７】現行のMRAMデバイスでは、グループ障害
は、同じ行又は列に位置する多数の記憶セルに影響を与
える傾向を有するものとなる。これは、従来の記憶装置
とは異なる環境を提供するものとなる。本発明の好適な
実施形態は、マルチビットシンボルを用いるECC方式を
採用する。製造プロセス及び装置設計が時間の経過と共
に変更される場合には、ビット・ベースの誤りを予測し
て記憶場所を編成し、次いでシングルビットシンボルを
使用するECC方式を適用するのが一層適当となる場合が
あり、以下の実施形態のうちの少なくとも幾つかはシン
グルビットシンボルを適用することが可能なものであ
る。 【００３８】図３は、パラメータベースの評価を使用し
てMRAM装置1を検査する好ましい方法を示すフローチャ
ートである。 【００３９】ステップ301で、一組の記憶セルが、好ま
しくは一組の読出動作でアクセスされる。該アクセスさ
れた一組の記憶セルは、符号化セクタ202又はコードワ
ード204等のECC符号化データブロックを記憶するために
使用されることになる一組のセルに対応するものであ
る。該アクセスされた一組の記憶セルは、実行すべき後
続ステップのための十分な数の記憶セルを表すものであ
り、あらゆる適当な一組の記憶セルにアクセスすること
が可能である。現時点での好ましい実施形態では、アク
セスされた一組の記憶セルは、単一のコードワード又は
整数個のコードワードを表すものであることが好都合で
ある。好ましいECC符号化方式では、各コードワード204
は、単独で復号化され、複数のコードワード（この場合
には４つのコードワード）をECC復号化する結果とし
て、オリジナル情報セクタ200に対応するECC復号化デー
タが提供される。 【００４０】ステップ302は、アクセスされた一組の記
憶セルに関連する複数のパラメータ値を取得することを
含む。行及び列制御ライン12,14に沿って読出電圧が印
加されて、選択された記憶セル16（２つの磁気薄膜の平
行又は逆平行の状態により確定される抵抗値を有するも
の）にセンス電流が流れるのが適当である。特定のセル
の抵抗値は、スピントンネル効果(spin tunnelling)と
して知られる現象に従って決定され、該セルは、磁気ト
ンネル接合記憶セル(magnetic tunnel junction storag
e cell)と呼ばれることが多い。記憶セルの状態は、
（抵抗値に比例する）センス電流、又は既知の静電容量
を放電するための応答時間といった関連するパラメータ
を測定することにより判定される。 【００４１】ステップ303は、取得されたパラメータ値
を１つ又は２つ以上の予測される範囲と比較することを
含む。該ステップ303の比較は、ほぼ全ての場合に、各
セル毎に論理値（例えば１又は０）を確立することを可
能にする。しかし、該比較はまた、好都合にも、少なく
とも幾つかの形態の物理的な障害による影響を受けた記
憶セルを識別することを可能にする。例えば、短絡ビッ
ト障害は、特定の行及び特定の列の全てのセルを非常に
低い抵抗値へと導くものであることが分かった。また、
開放ビット障害は、特定の行及び列の全てのセルを非常
に高い抵抗値にし得るものである。取得されたパラメー
タ値を予測される範囲と比較することにより、短絡ビッ
ト及び開放ビット障害といった障害による影響を受けた
セルを高い確度で識別することができる。 【００４２】図４は、特定のセルが特定のパラメータ値
（この場合には抵抗値（r））を有することになる確率
（p）（左側曲線は論理「０」、右側曲線は論理「１」
に対応するもの）を例示するグラフである。任意の尺度
として、確率には０〜１の値が与えられ、抵抗値は０〜
100％の値でプロットされている。抵抗値の尺度は、５
つの範囲に分割されている。範囲401では、抵抗値は非
常に低く、予測される範囲は妥当な確度で短絡ビット障
害を表している。範囲402は、予期される境界内の低い
抵抗値を表しており、この実施例では、論理「0」と等
価であると判定される。範囲403は、如何なる確度でも
論理値を確定することができない中間の抵抗値を表して
いる。範囲404は、論理「1」を表す高い抵抗範囲であ
る。範囲405は、開放ビット障害を高い確度で予測する
ことができる非常に高い抵抗値である。図４に示す各範
囲は、純粋に例示を目的としたものであり、MRAM装置1
の物理的な構成、記憶セルがアクセスされる態様、及び
取得されるパラメータ値に応じて、他の多くの場合が考
えられる。１つ又は２つ以上の範囲は、例えば温度とい
った環境的な要因や、１つ又は２つ以上の特定のセル及
びアレイ内でのそれらの位置に影響を与える要因、又は
セル自体の性質や採用するアクセスのタイプに応じて、
適当に較正することが可能である。 【００４３】再び図３を参照する。ステップ304は、好
適にはステップ303の比較で識別された障害セルに基づ
き、物理的な障害の数をカウントすることを含む。ステ
ップ304におけるパラメータ障害のカウントは、識別さ
れた物理的障害による影響を受けることになる複数のシ
ンボル206（各々が１つ又は２つ以上のビットを含むも
の）の数に基づいて実行されるのが適当である。 【００４４】ステップ305は、パラメータ障害の数、す
なわちパラメータ検査により識別された障害シンボルの
数を、所定のしきい値と比較することを含む。物理的な
障害の数は、あらゆる適当な形式で表すことが可能であ
る。採用するECC方式の性質に依存して、幾つかのタイ
プの障害に他のタイプの障害とは異なる重み付けをする
ことができる。記憶セルに記憶されるデータが符号化デ
ータを表すものであるため、パラメータ障害の数がECC
方式の最大能力よりも大きい場合には、ECC復号化がオ
リジナルデータを信頼性をもって正しく回復させること
ができないことが予期される。このため、しきい値は、
採用するECC方式が訂正することができる最大障害数以
下の値を表すように選択するのが適当である。好ましく
は、ステップ305におけるしきい値は、ECC復号化方式の
最大能力よりも大幅に小さくなるように（最大能力の50
〜95％位が適当）選択される。特定の好ましい実施形態
では、ステップ305におけるしきい値は、採用するECC方
式の最大能力の約50〜75％、適当には約60％を表すよう
選択される。好ましくは、ステップ305は、パラメータ
障害の数がしきい値よりも多くなったことを判定するこ
とを含み、これによりECC復号化を実行することにより
符号化データから情報を正しく回復させることができな
いことが（十分に高い確率で）予期される。すなわち、
パラメータ障害の数がしきい値よりも大きい場合には、
符号化データから情報が回復不能となる確率、又は訂正
誤りが発生する確率が、許容可能な値よりも高くなる。 【００４５】ステップ306は、識別されたパラメータ障
害の数に鑑みて、アクセスされたデータブロックに対応
する一組のセルの使用を続行すべきか否かを判定するこ
とを含む。必要に応じて補修措置をとることができる。
かかる補修措置は、記憶セル16におけるその後の動作を
管理するためのあらゆる適当な形態をとることが可能で
ある。一実施例として、１つのコードワード204又は１
つの完全な符号化セクタ202に対応する一組の記憶セル1
6を識別し破棄して、その後の考え得るデータ損失を回
避することが可能である。現時点での好ましい実施形態
では、符号化セクタ202に対応する複数組の記憶セルを
使用し又は破棄するのが最も都合がよいが、必要に応じ
て一層大きいか又は小さい細分性(granularity)を適用
することが可能である。好ましい実施形態では、各セク
タは４つのコードワードを有し、その４つのコードワー
ドの何れか１つがステップ305のしきい値よりも多い複
数の障害を含む場合に、セクタの冗長化が行われる。 【００４６】図３の検査方法は、装置の製造直後、取付
時、電源投入時、又は後のあらゆる都合のよいときにお
ける検査手続きとして特に有用である。一実施例では、
図３の検査手続きは、検査データセットを装置に書き込
んだ後に装置から読み出すことにより又は他の任意の適
当なパラメータ検査により実行される。特に、製造上の
欠陥に起因する系統的な誤りにより重大な影響を受ける
MRAM装置の領域を識別するために、図３の方法を採用す
ることが有用であり、次いで該MRAM装置の補修措置をと
った後、該MRAM装置を可変のユーザデータを格納する実
際の使用に供することが可能である。 【００４７】図３のパラメータ評価は、特に、MRAM装置
における短絡ビット及び／又は開放ビット障害を判定す
る際に有用である。半選択又は幾つかの形態の孤立ビッ
ト障害といった系統的障害は、パラメータ検査を使用し
てそれほど容易に検出できるものではない。たとえそう
であっても、適当なしきい値を選択することにより、本
検査方法は、現時点で利用可能な製造技術の制限を最低
限にする一方で、新たなMRAM技術により提供されるかな
りの利益を利用することができる実際的な装置を提供す
ることが可能である。 【００４８】ここで、図５を参照して、論理ベースの評
価を使用する第２の好ましい検査方法を説明する。 【００４９】ステップ501で、選択された一組の記憶セ
ル16に検査データが書き込まれる。該一組の記憶セル
は、図３の方法でパラメータ評価のために使用したもの
と同じものを表すのが適当である。前記検査データは、
あらゆる適当な論理構造に従うあらゆる適当な形態をと
ることが可能である。例えば、検査データは、ECC符号
化データを含んでも含まなくてもよい。 【００５０】ステップ502で、前記一組の記憶セルから
前記検査データが読み出される。 【００５１】ステップ503で、疑わしい障害セルを識別
するために、書き込まれた検査データと読み出された検
査データとが比較される。必要であれば、ステップ501,
502を１回又は複数回繰り返して、障害セルが正しく識
別されたという信頼性を高めることが可能である。多く
の異なるタイプの障害を識別することができる。適当な
検査データを選択することにより、短絡ビット及び／又
は開放ビット障害による影響を受ける障害セルを識別す
ることができるが、本方法は、半選択障害又は単一ビッ
ト障害による影響を受けるセルを識別する際に特に有用
である。 【００５２】ステップ504は、論理的に識別される障害
のカウントを形成することを含む。ステップ304と同様
に、このカウントは、識別された障害セルによる影響を
使用時に受けることになるシンボル206（各々が１つ又
は２つ以上のビットを含む）の数に基づいて実行される
のが適当である。 【００５３】ステップ505は、障害カウントを所定のし
きい値と比較することを含む。この比較は、好ましく
は、パラメータ評価において実行される比較と同様のも
のである。該しきい値は、採用されるECC方式が使用時
に訂正することができる障害の最大数以下である値を表
すように選択するのが適当である。一実施形態では、該
しきい値は、この最大能力の50〜95％のオーダとなるよ
う選択される。 【００５４】ステップ506は、論理的に識別された障害
セルに基づく障害カウントに鑑みて一組のセルの使用を
継続すべきか否かを判定することを含む。ステップ306
に関して説明したように、必要に応じて補修措置をとる
ことができる。 【００５５】図６は、パラメータベースの評価と論理ベ
ースの評価とを共に組み合わせた好ましい検査方法を示
す。 【００５６】ステップ601は、一組の記憶セルにアクセ
スすることを含む。ステップ602で、図３の方法におい
て上述したようなパラメータ評価を用いて障害セルが識
別される。ステップ603で、障害セル（理想的には異な
るタイプの物理的な障害を有するもの）が、図５で説明
したような論理ベースの評価を用いて識別される。ステ
ップ604で論理的障害及びパラメータ障害がカウントさ
れ、この障害カウントがステップ605でしきい値と比較
される。ステップ606で、アクセスされた記憶セルのア
クティブな使用を継続するか否かの判定がなされる。理
想的には、論理ベースの評価及びパラメータベースの評
価を組み合わせて、その何れか一方の方法だけを使用す
る場合に可能となる範囲よりも一層広範囲の物理的な障
害による障害セルを識別する。 【００５７】本書で説明したMRAM装置は、あらゆる従来
の固体記憶装置の代わりに使用するのに理想的に適した
ものである。特に、MRAM装置は、短期記憶装置（例えば
キャッシュメモリ）又は長期記憶装置（例えば固体ハー
ドディスク）の何れとして使用するのにも理想的に適し
たものである。MRAM装置は、コンピューティングプラッ
トフォームといった単一機器内で短期記憶と長期記憶と
の両方に採用することができる。 【００５８】磁気抵抗固体記憶装置及びかかる装置を検
査する方法を説明した。該記憶装置は、オリジナルデー
タを損失することなく正しい動作状態を維持しつつ、系
統的障害及び一過性障害を共に含む比較的多数の誤りを
許容することが可能なものであることが有利である。ま
た、より単純かつ低コストの製造技術が採用され、及び
／又は装置の歩留り及び装置密度が増大される。製造プ
ロセスが改善されるにつれ、採用されるECC方式のオー
バヘッドを低減させることができる。しかし、誤り訂正
符号化及び復号化は、データブロック（例えばセクタ又
はコードワード）を使用し続けることを可能にし、誤り
訂正符号化及び復号化を使用しない場合には、１つの障
害しか発生していない場合であってもブロック全体を破
棄しなければならない。したがって、本発明の好ましい
実施形態は、論理ブロックの大規模な破棄を回避し、大
規模データマッピング管理又は物理的スペアリングとい
った非効率的な制御方法に対する必要を低減させ又は完
全に無くすものとなる。 【００５９】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施態様を示す。 １．磁気抵抗固体記憶装置を検査する方法であって、使
用時に少なくとも１つのECC符号化データブロックを記
憶するよう構成された一組の磁気抵抗記憶セルにアクセ
スし、該アクセスされた一組の記憶セルが、使用時に少
なくとも１つのECC符号化データブロックを記憶するの
に適しているか否かを判定する、という各ステップを含
む方法。 ２．使用時に情報が回復不能となり又は訂正誤りが発生
する確率が、許容可能な確率よりも大きいか否かを判定
するステップを含む、前項１に記載の方法。 ３．前記一組の記憶セルにアクセスすることから１つ又
は２つ以上の障害セルを判定し、該障害セルにより使用
時に影響を受けることになるECC符号化データブロック
内のシンボルを判定する、という各ステップを含む、前
項１に記載の方法。 ４．前記一組の記憶セルにアクセスすることから１つ又
は２つ以上の障害セルを判定し、該識別された障害セル
の位置を判定し、該位置における障害セルにより使用時
に影響を受けることになるECC符号化データの１つ又は
２つ以上のシンボルを判定する、という各ステップを含
む、前項１に記載の方法。 ５．使用時に該ECC符号化データブロックを誤り訂正復
号化することにより確実に訂正することができる障害シ
ンボルよりも多くの障害シンボルがECC符号化データブ
ロック内に存在するか否かを判定するステップを含む、
前項４に記載の方法。 ６．前記一組の記憶セルの各々毎にパラメータ値を取得
し、各パラメータ値を１つ又は２つ以上の範囲と比較
し、該パラメータ値が１つ又は２つ以上の障害範囲内に
ある場合に前記一組の記憶セルの中の１つ又は２つ以上
の障害セルを物理的な障害により影響を受けているもの
として識別する、という各ステップを含む、前項１に記
載の方法。 ７．論理ビット値が導出可能である記憶セルを識別する
ステップを含む、前項６に記載の方法。 ８．前記識別された障害セルに基づいて障害カウントを
形成し、該障害カウントをしきい値と比較する、という
各ステップを含む、前項６に記載の方法。 ９．前記識別された障害セルを使用して障害シンボルを
判定するステップを含み、前記障害カウントが該障害シ
ンボルに基づくものである、前項８に記載の方法。 10．前記しきい値が、前記アクセスされた一組の記憶セ
ルに記憶されるべきECC符号化データブロックを誤り訂
正復号化することにより使用時に信頼性をもって訂正す
ることができる障害シンボルの総数以下である障害シン
ボル数を表すものである、前項９に記載の方法。 11．前記しきい値が、前記ECC符号化データブロックを
誤り訂正復号化することにより信頼性をもって訂正する
ことができる障害シンボルの最大数の約50〜95％の範囲
となるよう設定される、前項10に記載の方法。 12．前記一組の記憶セルに検査データを書き込み、該一
組の記憶セルから該検査データを読み出し、前記書き込
まれた検査データを前記読み出された検査データと比較
して、前記一組の記憶セルの中の１つ又は２つ以上の障
害セルを物理的な障害による影響を受けているものとし
て識別する、という各ステップを含む、前項１に記載の
方法。 13．前記識別された障害セルに基づいて障害カウントを
形成し、該障害カウントをしきい値と比較する、という
各ステップを含む、前項12に記載の方法。 14．前記識別された障害セルを使用して障害シンボルを
判定するステップを含み、前記障害カウントが該障害シ
ンボルに基づくものである、前項12に記載の方法。 15．前記しきい値が、前記アクセスされた一組の記憶セ
ルに記憶されるべきECC符号化データブロックを誤り訂
正復号化することにより使用時に信頼性をもって訂正す
ることができる障害シンボルの総数以下である障害シン
ボルの数を表すものである、前項14に記載の方法。 16．前記しきい値が、前記ECC符号化データブロックを
誤り訂正復号化することにより訂正することができる障
害シンボルの最大数の約50〜95％の範囲となるよう設定
される、前項15に記載の方法。 17．磁気抵抗固体記憶装置を制御する方法であって、使
用時に少なくとも１つのECC符号化データブロックを記
憶するよう構成された一組の磁気抵抗記憶セルにアクセ
スし、該一組の記憶セルにアクセスすることにより取得
されたパラメータ値を１つ又は２つ以上の範囲と比較
し、該アクセスされた一組の記憶セル中の障害セルを識
別し、該識別された障害セルに基づいて障害カウントを
形成し、該障害カウントをしきい値と比較し、前記アク
セスされた一組の記憶セルが、使用時に少なくとも１つ
のECC符号化データブロックを記憶するのに適している
か否かを判定する、という各ステップを含む方法。 18．磁気抵抗固体記憶装置を制御する方法であって、使
用時に少なくとも１つのECC符号化データブロックを記
憶するよう構成された一組の磁気抵抗記憶セルにアクセ
スし、該アクセスされた一組の記憶セルに検査データを
書き込み、該アクセスされた記憶セルから該検査データ
を読み出し、前記書き込まれた検査データを前記読み出
された検査データと比較して、前記アクセスされた一組
の記憶セル中の障害セルを識別し、該識別された障害セ
ルに基づいて障害カウントを形成し、該障害カウントを
しきい値と比較し、前記アクセスされた一組の記憶セル
が、使用時に少なくとも１つのECC符号化データブロッ
クを記憶するのに適しているか否かを判定する、という
各ステップを含む方法。 19．磁気抵抗固体記憶装置を制御する方法であって、使
用時に少なくとも１つのECC符号化データブロックを記
憶するよう構成された一組の磁気抵抗記憶セルにアクセ
スし、該一組の記憶セルにアクセスすることにより取得
されたパラメータ値を１つ又は２つ以上の範囲と比較す
ることにより、該アクセスされた一組の記憶セル中の障
害セルを識別し、該アクセスされた一組の記憶セル内の
検査データについて書き込み・読み出し・比較処理を実
行することにより、該アクセスされた一組の記憶セル中
の障害セルを識別し、該識別された障害セルに基づいて
障害カウントを形成し、該障害カウントをしきい値と比
較し、前記アクセスされた一組の記憶セルが、使用時に
少なくとも１つのECC符号化データブロックを記憶する
のに適しているか否かを判定する、という各ステップを
含む方法。 20．磁気抵抗固体記憶装置であって、複数の磁気抵抗記
憶セルの少なくとも１つのアレイと、使用時に特定の単
位のオリジナル情報からECC符号化データブロックを形
成するECC符号化ユニットと、該ECC符号化データブロッ
クを前記一組の記憶セルに記憶するよう構成されたコン
トローラと、前記一組の記憶セルにアクセスして、該ア
クセスされた一組の記憶セルが使用時に前記ECC符号化
データブロックを記憶するのに適している否かを判定す
るよう構成された検査ユニットとを含む装置。 21．前項20に記載の磁気抵抗固体記憶装置を備えた機
器。

【図面の簡単な説明】 【図１】記憶セルアレイを含む好ましいMRAM装置の概要
を示す説明図である。 【図２】好ましい論理データ構造を示す説明図である。 【図３】パラメータベースの評価を使用してMRAM装置を
検査する好ましい方法を示すフローチャートである。 【図４】MRAM装置の記憶セルから取得されるパラメータ
値を示すグラフである。 【図５】論理ベースの評価を使用してMRAM装置を検査す
る好ましい方法を示すフローチャートである。 【図６】パラメータベースの評価と論理ベースの評価と
の両方の組み合わせを使用してMRAM装置を検査する好ま
しい方法を示すフローチャートである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョナサン・ジェドワーブ イギリス国ロンドン・エヌ14・５エスビ ー，サウスゲート，シャムロック・ウェ イ・５ (72)発明者 ステファン・モーレイ イギリス国ブリストル・ビーエス35・２ピ ーエックス，ソーンブリイ，ホプキンス・ クローズ・17 (72)発明者 ケネス・グラハム・パターソン イギリス国ミドルセックス・ティーダブリ ュ11・８イージー，テディントン，バイカ レージ・ロード・13 (72)発明者 フレデリック・エイ・パーナー アメリカ合衆国カリフォルニア州94306, パロアルト，ラモナ・ストリート・3234 (72)発明者 ケネス・ケイ・スミス アメリカ合衆国アイダホ州83713，ボイス, ウェスト・レイダー・ドライブ・11776 (72)発明者 スチュワート・アール・ワイアット アメリカ合衆国アイダホ州83704，ボイス, バーンスデイル・ドライブ・10476 Ｆターム(参考） 5L106 BB12 DD00 EE02

Claims (1)

1. 【特許請求の範囲】 【請求項１】磁気抵抗固体記憶装置を検査する方法であ
   って、 使用時に少なくとも１つのECC符号化データブロックを
   記憶するよう構成された一組の磁気抵抗記憶セルにアク
   セスし、 該アクセスされた一組の記憶セルが、使用時に少なくと
   も１つのECC符号化データブロックを記憶するのに適し
   ているか否かを判定する、という各ステップを含む方
   法。