[go: up one dir, main page]

JP2003114658A - Display device and its inspection method - Google Patents

Display device and its inspection method

Info

Publication number
JP2003114658A
JP2003114658A JP2001308143A JP2001308143A JP2003114658A JP 2003114658 A JP2003114658 A JP 2003114658A JP 2001308143 A JP2001308143 A JP 2001308143A JP 2001308143 A JP2001308143 A JP 2001308143A JP 2003114658 A JP2003114658 A JP 2003114658A
Authority
JP
Japan
Prior art keywords
signal line
potential
tft
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001308143A
Other languages
Japanese (ja)
Other versions
JP2003114658A5 (en
Inventor
Jun Koyama
潤 小山
Yasushi Kubota
靖 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, Sharp Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001308143A priority Critical patent/JP2003114658A/en
Publication of JP2003114658A publication Critical patent/JP2003114658A/en
Publication of JP2003114658A5 publication Critical patent/JP2003114658A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display device and its inspection method capable of judging easily whether pixel TFTs (thin film transistors) operate normally or not before liquid crystal elements are formed even in a large-sized panel. SOLUTION: In this display device inspection method, whether pixel TFTs operate normally or not is judged by monitoring potential changes of source signal lines S1 to Sx due to electric discharges of storage capacitors 1001. At that time, respective source lines S1 to Sx are connected respectively to a wiring 1111 for read-out via analog buffers AB1 to ABx in order to reduce the influence of the wiring capacitance CL of the wiring 1111 for read-out at the time of reading out the potential of the source signal lines to the outside of a substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶素子を基板上
に作り込み、その画素毎に半導体素子(半導体薄膜を用
いた素子)を配した表示装置に関する。前記表示装置の
検査方法に関する。また、前記検査方法を用いる表示装
置を備えた電子機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device in which a liquid crystal element is formed on a substrate and a semiconductor element (element using a semiconductor thin film) is arranged for each pixel. The present invention relates to a method for inspecting the display device. Further, the present invention relates to an electronic device including a display device using the inspection method.

【0002】[0002]

【従来の技術】近年、絶縁表面を有する基板上に薄膜ト
ランジスタ(以下、TFTと表記する)を形成する技術
が大幅に進歩し、画素毎にTFTを配置したアクティブ
マトリクス型の表示装置への応用開発が進められてい
る。特に、ポリシリコン(多結晶珪素)膜を用いたTF
Tは、従来のアモルファスシリコン(非晶質珪素)膜を
用いたTFTよりも電界効果移動度(モビリティともい
う)が高いので、高速動作が可能である。そのため、従
来、画素が形成された基板(画素基板)上に貼り付けら
れた単結晶IC基板上に形成された駆動回路で行ってい
た画素の制御を、画素基板上に形成した駆動回路で行う
ことが可能となっている。
2. Description of the Related Art In recent years, a technique for forming a thin film transistor (hereinafter referred to as a TFT) on a substrate having an insulating surface has made great progress, and applied to an active matrix type display device in which a TFT is arranged for each pixel. Is being promoted. In particular, TF using a polysilicon (polycrystalline silicon) film
Since T has higher field effect mobility (also referred to as mobility) than a conventional TFT using an amorphous silicon (amorphous silicon) film, it can operate at high speed. Therefore, the pixel is controlled by the drive circuit formed on the pixel substrate, which is conventionally performed by the drive circuit formed on the single crystal IC substrate attached to the substrate on which the pixel is formed (pixel substrate). It is possible.

【0003】ここで、画素毎に液晶素子の配向を制御し
て表示を行うアクティブマトリクス型の表示装置の例を
以下に示す。
Here, an example of an active matrix type display device which performs display by controlling the orientation of the liquid crystal element for each pixel is shown below.

【0004】ここで、液晶素子とは、2つの電極間に液
晶材料により形成される液晶層を挟んだ構成の素子を示
すものとする。この2つの電極間に電圧を印加すること
によって、間に挟まれた液晶層の配向を制御し、液晶層
の透過率を制御する。画素毎に液晶層の透過率を制御す
ることによって、画像を表示する。
Here, the liquid crystal element refers to an element having a structure in which a liquid crystal layer made of a liquid crystal material is sandwiched between two electrodes. By applying a voltage between the two electrodes, the orientation of the liquid crystal layer sandwiched between them is controlled, and the transmittance of the liquid crystal layer is controlled. An image is displayed by controlling the transmittance of the liquid crystal layer for each pixel.

【0005】ここで、本明細書中において、液晶素子の
2つの電極間に電圧を印加することによって、間に挟ま
れた液晶層の配向を制御し、液晶層の透過率を制御する
ことを、液晶素子を駆動するということにする。
Here, in this specification, by applying a voltage between two electrodes of a liquid crystal element, it is possible to control the orientation of the liquid crystal layer sandwiched between the electrodes and to control the transmittance of the liquid crystal layer. , We will drive the liquid crystal element.

【0006】図9に従来の液晶表示装置の構成をブロッ
ク図で示す。図9において、液晶表示装置は、複数の画
素が形成された画素領域と、画素領域のソース信号線及
びゲート信号線により各画素を選択し、信号を入力する
ゲート信号線駆動回路及びソース信号線駆動回路を有し
ている。ゲート信号線駆動回路、ソース信号線駆動回路
及び画素領域は、画素基板上に形成されている。この構
成では、駆動回路を外付けした場合に問題となる、駆動
回路と画素領域間の配線抵抗及び配線容量の影響を、低
減することができる。
FIG. 9 is a block diagram showing the structure of a conventional liquid crystal display device. In FIG. 9, a liquid crystal display device includes a pixel region in which a plurality of pixels are formed, a gate signal line driver circuit and a source signal line which select a pixel by a source signal line and a gate signal line in the pixel region and input a signal. It has a drive circuit. The gate signal line drive circuit, the source signal line drive circuit, and the pixel region are formed on the pixel substrate. With this configuration, it is possible to reduce the influence of wiring resistance and wiring capacitance between the driving circuit and the pixel region, which is a problem when the driving circuit is externally attached.

【0007】画素部の詳細な構成を図10に示す。図1
0において、画素領域に、y(yは、自然数)本のゲー
ト信号線G1〜Gyが行方向に配置され、x(xは、自
然数)本のソース信号線S1〜Sxが列方向に配置され
ている。これらのソース信号線S1〜Sxとゲート信号
線G1〜Gyの各交点においては、各画素を構成する画
素TFT1002のゲート電極が、ゲート信号線に接続
され、画素TFT1002のソース端子またはドレイン
端子の一方が、ソース信号線に接続されている。画素T
FT1002のソース端子とドレイン端子で、前記ソー
ス信号線と接続されていない側は、液晶素子1003の
一方の電極及び保持容量1001の一方の電極に接続さ
れている。保持容量1001の前記画素TFT1002
と接続されていない側の電極及び液晶素子1003の前
記画素TFT1002と接続されていない側の電極は、
コモン電位線1004に接続される。コモン電位線10
04の電位を、コモン電位Vcomとする。
The detailed structure of the pixel portion is shown in FIG. Figure 1
0, in the pixel region, y (y is a natural number) gate signal lines G1 to Gy are arranged in the row direction, and x (x is a natural number) source signal lines S1 to Sx are arranged in the column direction. ing. At each intersection of these source signal lines S1 to Sx and gate signal lines G1 to Gy, the gate electrode of the pixel TFT 1002 forming each pixel is connected to the gate signal line, and one of the source terminal or the drain terminal of the pixel TFT 1002 is connected. Is connected to the source signal line. Pixel T
The source terminal and the drain terminal of the FT 1002, which are not connected to the source signal line, are connected to one electrode of the liquid crystal element 1003 and one electrode of the storage capacitor 1001. The pixel TFT 1002 of the storage capacitor 1001
The electrode on the side not connected with and the electrode on the side of the liquid crystal element 1003 not connected to the pixel TFT 1002 are
It is connected to the common potential line 1004. Common potential line 10
The potential of 04 is the common potential V com .

【0008】ここで、本明細書中において、液晶素子の
2つの電極のうち、画素TFTに接続された側の電極
を、画素電極とよび、もう一方の電極を対向電極と呼ぶ
ことにする。
In this specification, of the two electrodes of the liquid crystal element, the electrode on the side connected to the pixel TFT is called the pixel electrode, and the other electrode is called the counter electrode.

【0009】図9及び図10に示した表示装置が表示を
行う際の動作について、図11に示すタイミングチャー
トを用いて説明する。図11において、G1〜Gyは、
ゲート信号線に入力される信号電位を示す。また、S1
〜Sxは、ソース信号線S1〜Sxに入力される信号電
位を示す。
The operation of the display device shown in FIGS. 9 and 10 for displaying will be described with reference to the timing chart shown in FIG. In FIG. 11, G1 to Gy are
The signal potential input to the gate signal line is shown. Also, S1
To Sx represent signal potentials input to the source signal lines S1 to Sx.

【0010】ここで、図11では、画素TFT1002
がnチャネル型TFTの場合を例に説明するが、画素T
FT1002は、pチャネル型TFTでも構わない。
Here, in FIG. 11, the pixel TFT 1002
The description will be made by taking an example in which the n-channel TFT is
The FT 1002 may be a p-channel TFT.

【0011】表示装置が1画像を表示する期間を1フレ
ーム期間(F)とする。1フレーム期間の長さは、動画
を表示した場合に人間の目にチラツキを感じ無い程度に
設定されている。通常、1フレーム期間の長さは、1/
60秒程度に設定されている。
A period in which the display device displays one image is one frame period (F). The length of one frame period is set such that human eyes do not feel flickering when a moving image is displayed. Normally, the length of one frame period is 1 /
It is set to about 60 seconds.

【0012】始めに、ゲート信号線駆動回路からゲート
信号線G1に入力された信号によって、ゲート信号線G
1にゲート電極が接続された画素TFT(第1行の画素
TFT)は、オンの状態となる。このとき、他のゲート
信号線G2〜Gyにゲート電極が接続された画素TFT
は、オフの状態である。
First, in response to a signal input to the gate signal line G1 from the gate signal line drive circuit, the gate signal line G
The pixel TFT (pixel TFT of the first row) whose gate electrode is connected to 1 is turned on. At this time, the pixel TFT in which the gate electrode is connected to the other gate signal lines G2 to Gy
Is in the off state.

【0013】ここで本明細書中では、TFTがオンの状
態となるとは、ソース端子とゲート電極の電位差によっ
て、ソース・ドレイン間が導通状態となることを示すも
のとする。また、TFTがオフの状態とは、逆にソース
端子とゲート電極の間の電位差によって、ソース・ドレ
イン間が非導通状態であることを示すものとする。ま
た、信号線にそのゲート電極が接続されたTFTがオン
の状態となるような信号を信号線に入力することを、信
号線を選択するということにする。
In this specification, turning on the TFT means that the source and drain are brought into conduction due to the potential difference between the source terminal and the gate electrode. On the contrary, the state in which the TFT is off indicates that the source and the drain are in a non-conductive state due to the potential difference between the source terminal and the gate electrode. In addition, inputting a signal to a signal line so that a TFT whose gate electrode is connected to the signal line is turned on is referred to as selecting a signal line.

【0014】ソース信号線駆動回路よりソース信号線S
1〜Sxに順に、アナログ信号が入力される。このアナ
ログ信号の有するアナログ電位が、オンの状態となった
第1行の画素TFTのソース・ドレイン間を介して、液
晶素子の画素電極及び保持容量の一方の電極に入力され
る。入力されたアナログ電位とコモン電位線により与え
られる液晶素子の対向電極の電位との電位差に応じて、
液晶素子を駆動する。なお、液晶素子と並列に設けられ
た保持容量は、液晶素子の2つの電極(画素電極と対向
電極)間に印加された電圧を、1フレーム期間の間保持
するために設けられている。
From the source signal line drive circuit, the source signal line S
The analog signals are sequentially input to 1 to Sx. The analog potential of the analog signal is input to the pixel electrode of the liquid crystal element and one electrode of the storage capacitor through the source and drain of the pixel TFT in the first row which is turned on. According to the potential difference between the input analog potential and the potential of the counter electrode of the liquid crystal element given by the common potential line,
Drives the liquid crystal element. Note that the storage capacitor provided in parallel with the liquid crystal element is provided for holding a voltage applied between two electrodes (a pixel electrode and a counter electrode) of the liquid crystal element for one frame period.

【0015】ここで、ゲート信号線G1が選択されてい
る期間をライン期間L1と表記する。一般に、ゲート信
号線Gi(iは、y以下の自然数)が選択されている期
間をライン期間Liと表記する。
Here, the period during which the gate signal line G1 is selected is referred to as a line period L1. Generally, a period in which the gate signal line Gi (i is a natural number equal to or smaller than y) is selected is referred to as a line period Li.

【0016】次に、ゲート信号線G2が選択され、オン
の状態となった第2行の画素TFTのソース・ドレイン
間を介して、ソース信号線S1〜Sxに順に入力された
アナログ信号の有するアナログ電位が、液晶素子の画素
電極及び保持容量の電極に入力される。入力されたアナ
ログ電位とコモン電位線により与えられる液晶素子の対
向電極の電位との電位差に応じて、液晶素子を駆動す
る。
Next, the gate signal line G2 is selected and has analog signals sequentially input to the source signal lines S1 to Sx through the source and drain of the pixel TFT in the second row which is turned on. The analog potential is input to the pixel electrode of the liquid crystal element and the electrode of the storage capacitor. The liquid crystal element is driven according to the potential difference between the input analog potential and the potential of the counter electrode of the liquid crystal element given by the common potential line.

【0017】上記動作を、全てのゲート信号線G1〜G
yについて繰り返し、ライン期間L1〜Lyが終了する
と、1フレーム期間F1が終了する。
The above operation is carried out for all the gate signal lines G1 to G.
Repeating for y, when one of the line periods L1 to Ly ends, one frame period F1 ends.

【0018】ここで、液晶素子の2つの電極(画素電極
と対向電極)間の電界の向きが長時間同じ方向に偏る
と、液晶材料は劣化する性質がある。そのため、通常、
液晶表示装置は、液晶素子の2つの電極間の電界の向き
を、周期的に反転させて駆動(反転駆動)している。反
転駆動の仕方として、連続するフレーム期間それぞれに
おいて、液晶素子の2つの電極間に印加される電界の向
きを反転させる駆動方法(フレーム反転駆動)を用いる
場合について以下に説明する。なお反転駆動方法は、こ
れに限定されない。
Here, if the direction of the electric field between the two electrodes (pixel electrode and counter electrode) of the liquid crystal element is biased in the same direction for a long time, the liquid crystal material has a property of deteriorating. Therefore, usually
The liquid crystal display device is driven (reversed drive) by periodically reversing the direction of the electric field between the two electrodes of the liquid crystal element. A case where a driving method (frame inversion driving) in which the direction of the electric field applied between the two electrodes of the liquid crystal element is inverted in each successive frame period is used as the inversion driving method will be described below. The inversion driving method is not limited to this.

【0019】なお、長い間同じ方向の電界をかけ続けて
も劣化しにくい液晶材料であれば、頻繁に反転駆動を行
う必要はない。
It should be noted that if the liquid crystal material is not easily deteriorated even if the electric field in the same direction is continuously applied for a long time, it is not necessary to frequently perform the inversion drive.

【0020】図11では、フレーム反転駆動を用いた場
合のタイミングチャートを示している。第1のフレーム
期間F1と、第2のフレーム期間F2において、ソース
信号線S1〜Sxに入力される信号の極性が反転してい
る。第1のフレーム期間F1においては、ソース信号線
S1〜Sxに、液晶素子の対向電極に接続されたコモン
電源線の電位より高い電位が入力される。一方、第2の
フレーム期間F2においては、ソース信号線S1〜Sx
に、液晶素子の対向電極に接続されたコモン電源線の電
位より低い電位が入力される。再び、第3のフレーム期
間F3においては、ソース信号線S1〜Sxに、液晶素
子の対向電極に接続されたコモン電源線の電位より高い
電位が入力される。こうして、フレーム期間毎にソース
信号線S1〜Sxに入力される信号の極性が反転した信
号が入力され、画像の表示を行っている。
FIG. 11 shows a timing chart when the frame inversion drive is used. In the first frame period F1 and the second frame period F2, the polarities of the signals input to the source signal lines S1 to Sx are inverted. In the first frame period F1, a potential higher than that of the common power supply line connected to the counter electrode of the liquid crystal element is input to the source signal lines S1 to Sx. On the other hand, in the second frame period F2, the source signal lines S1 to Sx
A potential lower than the potential of the common power supply line connected to the counter electrode of the liquid crystal element is input to. Again, in the third frame period F3, a potential higher than the potential of the common power supply line connected to the counter electrode of the liquid crystal element is input to the source signal lines S1 to Sx. In this way, a signal in which the polarities of the signals input to the source signal lines S1 to Sx are inverted is input every frame period, and an image is displayed.

【0021】上述のアクティブマトリクス型の表示装置
の各画素が有する、画素TFTの動作が正常に行われる
かどうかを、表示装置を作製する工程の早い段階におい
て判断することが望まれている。それによって、動作が
正常に行われない画素TFTを有するパネルを除き、無
駄を減らしコストを削減することができる。
It is desired to determine whether or not the operation of the pixel TFT included in each pixel of the above-mentioned active matrix type display device is normally performed at an early stage of the process of manufacturing the display device. As a result, it is possible to reduce waste and reduce costs, except for a panel having a pixel TFT that does not operate normally.

【0022】そこで、図3に示すような構成の表示装置
が提案されている。ここでは、画素TFT1002及び
保持容量1001が形成され、液晶素子の画素電極11
10が形成された時点で検査を行う場合を想定する。図
3において、画素基板上に、ソース信号線駆動回路、ゲ
ート信号線駆動回路及び画素領域が形成されている。画
素の構造は、図10において示した構造と同様であるの
で、同じ部分は同じ符号を用いて示し説明は省略する。
なお、図10における液晶素子は、まだ形成されていな
いので、代わりに画素電極1110のみを示す。保持容
量1001の静電容量をCSとする。
Therefore, a display device having the structure shown in FIG. 3 has been proposed. Here, the pixel TFT 1002 and the storage capacitor 1001 are formed, and the pixel electrode 11 of the liquid crystal element is formed.
It is assumed that the inspection is performed when 10 is formed. In FIG. 3, a source signal line driver circuit, a gate signal line driver circuit, and a pixel region are formed over a pixel substrate. The structure of the pixel is the same as the structure shown in FIG. 10, and thus the same portions are denoted by the same reference numerals and the description thereof will be omitted.
Since the liquid crystal element in FIG. 10 has not been formed yet, only the pixel electrode 1110 is shown instead. Let C S be the electrostatic capacitance of the storage capacitor 1001.

【0023】ソース信号線S1〜Sxはそれぞれ、スイ
ッチSWA1〜SWAxを介して読み出し用配線111
1に接続されている。読み出し用配線1111は、画素
基板上でPADに電気的に接続される。PADにおい
て、画素基板の外部に設けられた検出回路が接続されて
いる。こうして、読み出し用配線1111は、画素基板
の外部に電気的に接続されている。また、ソース信号線
駆動回路から出力された信号は、スイッチSWB1〜S
WBxを介してソース信号線S1〜Sxに入力される。
ここで、ソース信号線S1〜Sxそれぞれの配線容量を
SL、読み出し用配線1111の配線容量をCLとす
る。
The source signal lines S1 to Sx are read wirings 111 via switches SWA1 to SWAx, respectively.
Connected to 1. The read wiring 1111 is electrically connected to the PAD on the pixel substrate. In the PAD, a detection circuit provided outside the pixel substrate is connected. In this way, the read wiring 1111 is electrically connected to the outside of the pixel substrate. In addition, the signals output from the source signal line drive circuit are the switches SWB1 to SWB.
It is input to the source signal lines S1 to Sx via WBx.
Here, the wiring capacitance of each of the source signal lines S1 to Sx is C SL , and the wiring capacitance of the read wiring 1111 is C L.

【0024】上記構成の表示装置の画素TFT1002
が正常に動作するかどうかを検査する方法について、以
下に説明する。
The pixel TFT 1002 of the display device having the above structure
A method for checking whether or not the normal operation is performed will be described below.

【0025】ソース信号線駆動回路より信号を入力し
て、各画素の保持容量1001に電荷を蓄え、それを外
部に設けた検出回路によって順に読み出すことによっ
て、画素TFT1002が正常に動作するかどうかを検
査する。
By inputting a signal from the source signal line drive circuit, accumulating electric charge in the storage capacitor 1001 of each pixel, and sequentially reading the electric charge by a detection circuit provided outside, it is determined whether the pixel TFT 1002 operates normally. inspect.

【0026】第1の手順として、各画素の保持容量に電
荷を蓄える。各画素の保持容量1001に電荷を蓄える
動作については、前述した画像表示の際の動作と同様で
あるので、ここでは説明は省略する。なお、各画素の保
持容量1001に電荷を蓄える際は、全てのスイッチS
WB1〜SWBxは、オンの状態となり、ソース信号線
駆動回路の出力信号はソース信号線S1〜Sxに入力さ
れる。ソース信号線駆動回路からソース信号線に与えら
れた信号電位をVin(V)(Vinは、Vcomとは異な
る)とする。ここで、コモン電位線の電位Vcomを0
(V)とする。画素が正常であれば、全ての画素の保持
容量1001の画素TFT1002に接続された側の電
位がVin(V)になり、保持容量1001に電荷が蓄え
られる。
As the first procedure, charges are stored in the storage capacitor of each pixel. The operation of storing charges in the storage capacitor 1001 of each pixel is the same as the operation at the time of image display described above, and thus the description thereof is omitted here. It should be noted that when the charge is stored in the storage capacitor 1001 of each pixel, all the switches S
WB1 to SWBx are turned on, and the output signal of the source signal line driver circuit is input to the source signal lines S1 to Sx. The signal potential applied to the source signal line from the source signal line driver circuit is V in (V) (V in is different from V com ). Here, the potential V com of the common potential line is set to 0
(V). If the pixels are normal, the potentials of the holding capacitors 1001 of all the pixels connected to the pixel TFTs 1002 become V in (V), and charges are stored in the holding capacitors 1001.

【0027】第2の手順として、全ての画素TFT10
02をオフの状態にする。その後、スイッチSWB1〜
SWBxがオンの状態で、ソース信号線駆動回路の出力
信号を0(V)として、全てのソース信号線S1〜Sx
に信号を書き込み、全てのソース信号線S1〜Sxの電
位を0(V)とする。
As a second procedure, all pixel TFTs 10 are
02 is turned off. After that, the switches SWB1 to
With SWBx turned on, the output signal of the source signal line drive circuit is set to 0 (V), and all the source signal lines S1 to Sx are set.
A signal is written in to, and the potentials of all the source signal lines S1 to Sx are set to 0 (V).

【0028】第3の手順として、スイッチSWA1〜S
WAxを順に1つずつ選択し、2本以上のソース信号線
が読み出し用配線1111に接続されていないようにす
る。
As the third procedure, the switches SWA1 to SWA
WAx is selected one by one in order so that two or more source signal lines are not connected to the read wiring 1111.

【0029】ここで、スイッチSWA1を選択した場合
を例に説明する。スイッチSWA1を選択し、ソース信
号線S1が呼び出し用配線1111に接続されている
際、ソース信号線S1に対応するスイッチSWB1をオ
フの状態にして、ソース信号線S1の電位が固定されな
いようにする。この状態で、ゲート信号線G1が選択さ
れている場合、第1行の画素が有する画素TFT100
2の保持容量1001に蓄積された電荷がソース信号線
S1を介して、読み出し用配線1111に読み出され
る。保持容量1001に蓄積された電荷によるソース信
号線S1の電位の変化が、外部の検出回路に入力され検
出される。同様の動作を、全てのスイッチSWA1〜S
WAxを順に選択し、ソース信号線S1〜Sxに対して
繰り返す。
Here, a case where the switch SWA1 is selected will be described as an example. When the switch SWA1 is selected and the source signal line S1 is connected to the call wiring 1111, the switch SWB1 corresponding to the source signal line S1 is turned off so that the potential of the source signal line S1 is not fixed. . In this state, when the gate signal line G1 is selected, the pixel TFT 100 included in the pixels in the first row
The charges accumulated in the second storage capacitor 1001 are read out to the read wiring 1111 via the source signal line S1. A change in the potential of the source signal line S1 due to the charges accumulated in the storage capacitor 1001 is input to an external detection circuit and detected. The same operation is performed for all switches SWA1 to SWA
WAx is sequentially selected and repeated for the source signal lines S1 to Sx.

【0030】上記第2の手順〜第3の手順を、全ての画
素行に関して繰り返す。
The above second to third procedures are repeated for all pixel rows.

【0031】外部の検出回路に入力される電圧(検出電
圧)Vexは、式1で与えられる。
The voltage (detection voltage) V ex input to the external detection circuit is given by equation 1.

【0032】[0032]

【式1】 Vex={CS/(CSL+CL
S)}Vin
[Formula 1] V ex = {C S / (C SL + C L +
C S )} V in

【0033】ここで、各画素において、その保持容量1
001に蓄積された電荷を読み出す操作を行い、検出電
圧Vexが検出された画素においては、信号の書き込み動
作が正常に行われること、つまり、画素TFT1002
が正常に働き保持容量1001への充電及び放電が可能
なことが確認される。一方、検出電圧Vexが検出されな
かった画素においては、画素TFT1002等に問題が
あることがわかる。
Here, in each pixel, the storage capacitor 1
The operation of reading the charge accumulated in 001 is performed, and the signal writing operation is normally performed in the pixel in which the detection voltage V ex is detected, that is, the pixel TFT 1002.
Is confirmed to work normally and the storage capacitor 1001 can be charged and discharged. On the other hand, in the pixel in which the detection voltage V ex is not detected, it can be seen that there is a problem in the pixel TFT 1002 and the like.

【0034】なお、検出電圧Vexは、検出回路の有する
アンプによって増幅される。
The detection voltage V ex is amplified by the amplifier included in the detection circuit.

【0035】こうして、液晶素子を形成する以前に、表
示装置の画素TFTが正常に動作するかどうかを検査す
ることができる。
Thus, it is possible to inspect whether the pixel TFT of the display device operates normally before forming the liquid crystal element.

【0036】[0036]

【発明が解決しようとする課題】パネルが小さな場合
は、ソース信号線の配線容量CSL及び読み出し用配線の
配線容量CLが小さく、式1で与えられる検出電圧Vex
はそれ程小さくならないが、大型パネルでは、ソース信
号線及び読み出し用配線の引き回しが長くなり、配線容
量が増大する。特に、読み出し用配線の配線容量CL
増大するため、検出電圧Vexが微小となる。そのため、
画素TFTに問題があるかどうかの判断が難しいという
問題がある。
When the panel is small, the wiring capacitance C SL of the source signal line and the wiring capacitance C L of the read wiring are small, and the detection voltage V ex given by the equation 1 is used.
Does not become so small, but in a large-sized panel, the routing of the source signal line and the read wiring becomes long, and the wiring capacitance increases. In particular, since the wiring capacitance C L of the read wiring increases, the detection voltage V ex is small. for that reason,
There is a problem that it is difficult to judge whether or not there is a problem in the pixel TFT.

【0037】そこで本発明は、上記問題を解決し、大型
パネルにおいても画素TFTが正常に動作するかどうか
の判断が容易にできる、表示装置及びその検査方法を提
供することを課題とする。
It is therefore an object of the present invention to solve the above problems and provide a display device and a method for inspecting the display device, which can easily determine whether or not a pixel TFT normally operates even in a large panel.

【0038】[0038]

【課題を解決するための手段】読み出し用配線の配線容
量CLの影響を軽減するため、各ソース信号線は、アナ
ログバッファを介して、読み出し用配線に接続されるよ
うにする。
In order to reduce the influence of the wiring capacitance C L of the read wiring, each source signal line is connected to the read wiring via an analog buffer.

【0039】これによって、大型パネルにおいても画素
TFTが正常に動作するかどうかの判断が容易にでき
る、表示装置及びその検査方法を提供することができ
る。
As a result, it is possible to provide a display device and a method for inspecting the same, which makes it easy to determine whether or not the pixel TFT normally operates even in a large panel.

【0040】以下に、本発明の構成について説明する。The structure of the present invention will be described below.

【0041】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、前記第1の信号線に信号
を出力する駆動回路と、第2の信号線と、第1のスイッ
チと、第2のスイッチとを有し、前記画素は、TFT
と、保持容量とを有し、前記TFTのソース端子とドレ
イン端子とは、一方は、前記第1の信号線に接続され、
もう一方は、前記保持容量の一方の電極に接続され、前
記第1の信号線は、前記第1のスイッチを介して前記第
2の信号線に接続され、前記駆動回路の出力端子は、前
記第2のスイッチを介して前記第1の信号線に接続さ
れ、前記第2の信号線は、前記絶縁表面を有する基板の
外部に電気的に接続されている表示装置であって、アナ
ログバッファを有し、前記第1の信号線は、前記アナロ
グバッファを介して前記第1のスイッチに接続されてい
ることを特徴とする表示装置が提供される。
According to the present invention, a pixel, a first signal line, a driver circuit for outputting a signal to the first signal line, a second signal line, and a first signal line are formed over a substrate having an insulating surface. A switch and a second switch, wherein the pixel is a TFT
And a storage capacitor, and one of a source terminal and a drain terminal of the TFT is connected to the first signal line,
The other is connected to one electrode of the storage capacitor, the first signal line is connected to the second signal line via the first switch, and the output terminal of the drive circuit is A display device that is connected to the first signal line via a second switch, and the second signal line is electrically connected to the outside of the substrate having the insulating surface. A display device is provided, in which the first signal line is connected to the first switch through the analog buffer.

【0042】本発明によって、絶縁表面を有する基板上
に、複数の画素と、複数の第1の信号線と、前記複数の
第1の信号線に信号を出力する駆動回路と、第2の信号
線と、複数の第1のスイッチと、複数の第2のスイッチ
とを有し、前記複数の画素はそれぞれ、TFTと、保持
容量とを有し、前記TFTのソース端子とドレイン端子
とは、一方は、前記複数の第1の信号線のうちの1本に
接続され、もう一方は、前記保持容量の一方の電極に接
続され、前記複数の第1の信号線はそれぞれ、前記複数
の第1のスイッチのうちいずれか異なる1つを介して、
前記第2の信号線に接続され、前記駆動回路の複数の出
力端子はそれぞれ、前記複数の第2のスイッチのうちい
ずれか異なる1つを介して、前記複数の第1の信号線の
うちいずれか異なる1本に接続され、前記第2の信号線
は、前記絶縁表面を有する基板の外部に電気的に接続さ
れている表示装置であって、複数のアナログバッファを
有し、前記複数の第1の信号線はそれぞれ、前記複数の
アナログバッファのうちいずれか異なる1つを介して、
前記複数の第1のスイッチのうちいずれか異なる1つに
接続されていることを特徴とする表示装置が提供され
る。
According to the present invention, a plurality of pixels, a plurality of first signal lines, a drive circuit for outputting a signal to the plurality of first signal lines, and a second signal are formed on a substrate having an insulating surface. A line, a plurality of first switches, and a plurality of second switches, each of the plurality of pixels has a TFT and a storage capacitor, and the source terminal and the drain terminal of the TFT are One is connected to one of the plurality of first signal lines, the other is connected to one electrode of the storage capacitor, and the plurality of first signal lines are respectively connected to the plurality of first signal lines. Via one of the different switches,
Any one of the plurality of first signal lines connected to the second signal line, and each of the plurality of output terminals of the drive circuit is connected to one of the plurality of second switches via a different one of the plurality of second switches. A display device electrically connected to the outside of the substrate having the insulating surface, wherein the second signal line is connected to a different one of the plurality of analog buffers; 1 signal line, via one of the different one of the plurality of analog buffers,
A display device is provided, which is connected to a different one of the plurality of first switches.

【0043】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、前記第1の信号線に信号
を出力する駆動回路と、第2の信号線と、第1のスイッ
チと、第2のスイッチとを有し、前記画素は、TFT
と、液晶素子と、保持容量とを有し、前記液晶素子は、
第1の電極と、第2の電極と、前記第1の電極と前記第
2の電極の間に挟まれた液晶層とを有し、前記TFTの
ソース端子とドレイン端子とは、一方は、前記第1の信
号線に接続され、もう一方は、前記液晶素子の第1の電
極と前記保持容量の一方の電極とに接続され、前記第1
の信号線は、前記第1のスイッチを介して前記第2の信
号線に接続され、前記駆動回路の出力端子は、前記第2
のスイッチを介して前記第1の信号線に接続され、前記
第2の信号線は、前記絶縁表面を有する基板の外部に電
気的に接続されている表示装置であって、アナログバッ
ファを有し、前記第1の信号線は、前記アナログバッフ
ァを介して前記第1のスイッチに接続されていることを
特徴とする表示装置が提供される。
According to the present invention, a pixel, a first signal line, a driver circuit for outputting a signal to the first signal line, a second signal line, and a first signal line are formed over a substrate having an insulating surface. A switch and a second switch, wherein the pixel is a TFT
And a liquid crystal element, and a storage capacitor, wherein the liquid crystal element is
It has a first electrode, a second electrode, and a liquid crystal layer sandwiched between the first electrode and the second electrode, and one of a source terminal and a drain terminal of the TFT is The first signal line is connected, and the other is connected to the first electrode of the liquid crystal element and one electrode of the storage capacitor.
Signal line is connected to the second signal line via the first switch, and the output terminal of the drive circuit is connected to the second signal line.
Is a display device electrically connected to the outside of the substrate having the insulating surface, the analog signal buffer being connected to the first signal line via the switch The display device is provided in which the first signal line is connected to the first switch via the analog buffer.

【0044】本発明によって、絶縁表面を有する基板上
に、複数の画素と、複数の第1の信号線と、前記複数の
第1の信号線に信号を出力する駆動回路と、第2の信号
線と、複数の第1のスイッチと、複数の第2のスイッチ
とを有し、前記複数の画素はそれぞれ、TFTと、液晶
素子と、保持容量とを有し、前記液晶素子は、第1の電
極と、第2の電極と、前記第1の電極と前記第2の電極
の間に挟まれた液晶層とを有し、前記TFTのソース端
子とドレイン端子とは、一方は、前記複数の第1の信号
線のうちの1本に接続され、もう一方は、前記液晶素子
の第1の電極と前記保持容量の一方の電極とに接続さ
れ、前記複数の第1の信号線はそれぞれ、前記複数の第
1のスイッチのうちいずれか異なる1つを介して、前記
第2の信号線に接続され、前記駆動回路の複数の出力端
子はそれぞれ、前記複数の第2のスイッチのうちいずれ
か異なる1つを介して、前記複数の第1の信号線のうち
いずれか異なる1本に接続され、前記第2の信号線は、
前記絶縁表面を有する基板の外部に電気的に接続されて
いる表示装置であって、複数のアナログバッファを有
し、前記複数の第1の信号線はそれぞれ、前記複数のア
ナログバッファのうちいずれか異なる1つを介して、前
記複数の第1のスイッチのうちいずれか異なる1つに接
続されていることを特徴とする表示装置が提供される。
According to the present invention, a plurality of pixels, a plurality of first signal lines, a driving circuit for outputting a signal to the plurality of first signal lines, and a second signal are formed on a substrate having an insulating surface. A line, a plurality of first switches, and a plurality of second switches, each of the plurality of pixels has a TFT, a liquid crystal element, and a storage capacitor, and the liquid crystal element is the first Electrode, a second electrode, and a liquid crystal layer sandwiched between the first electrode and the second electrode. One of the source terminal and the drain terminal of the TFT is one of the plurality of electrodes. Of the first signal lines of the liquid crystal element and the other of the first signal lines are connected to the first electrode of the liquid crystal element and one electrode of the storage capacitor. , Connected to the second signal line via any one of the plurality of first switches which is different A plurality of output terminals of the drive circuit are respectively connected to different ones of the plurality of first signal lines through one different one of the plurality of second switches, The second signal line is
A display device electrically connected to the outside of a substrate having an insulating surface, the display device having a plurality of analog buffers, wherein each of the plurality of first signal lines is one of the plurality of analog buffers. A display device is provided, which is connected to a different one of the plurality of first switches via a different one.

【0045】前記表示装置を用いることを特徴とする電
子機器であってもよい。
An electronic device using the display device may be used.

【0046】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、前記第1の信号線に信号
を入力する駆動回路と、第2の信号線と、第1のスイッ
チとを有し、前記画素は、TFTと、第1の電極と第2
の電極とを有する保持容量とを有し、前記TFTのソー
ス端子またはドレイン端子は、一方は前記第1の信号線
に接続され、もう一方は、前記保持容量の第1の電極に
接続された表示装置の検査方法であって、アナログバッ
ファを有し、前記TFTをオン状態にし、前記駆動回路
より第1の電位を前記第1の信号線に入力し、前記保持
容量に電荷を保持する手順と、前記第1の信号線と前記
駆動回路の接続を切り、前記第1の信号線の電位を、前
記アナログバッファと、前記第1のスイッチとを介し
て、前記第2の信号線に出力する手順とを有することを
特徴する表示装置の検査方法が提供される。
According to the present invention, a pixel, a first signal line, a driver circuit for inputting a signal to the first signal line, a second signal line, and a first signal line are formed over a substrate having an insulating surface. A switch, and the pixel includes a TFT, a first electrode and a second electrode.
Of the source terminal or drain terminal of the TFT, one of which is connected to the first signal line and the other of which is connected to the first electrode of the holding capacitor. A method for inspecting a display device, comprising an analog buffer, turning on the TFT, inputting a first potential from the drive circuit to the first signal line, and holding a charge in the storage capacitor. And disconnecting the connection between the first signal line and the drive circuit, and outputting the potential of the first signal line to the second signal line via the analog buffer and the first switch. There is provided a method for inspecting a display device.

【0047】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、駆動回路と、第2の信号
線と、第1のスイッチとを有し、前記画素は、TFT
と、第1の電極と第2の電極とを有する保持容量とを有
し、前記TFTのソース端子またはドレイン端子は、一
方は前記第1の信号線に接続され、もう一方は、前記保
持容量の第1の電極に接続された表示装置の検査方法で
あって、アナログバッファと、前記絶縁表面を有する基
板の外部に設けられた検出回路とを有し、前記TFTを
オン状態にし、前記駆動回路より第1の電位を前記第1
の信号線に入力し、前記保持容量に電荷を保持する手順
と、前記TFTをオフ状態にし、前記第1の信号線を、
前記第1の電位とは異なる第2の電位とする手順と、前
記第2の電位を、前記アナログバッファと前記第1のス
イッチとを介して、前記第2の信号線に出力する手順
と、前記第2の信号線に入力された電位と第3の電位の
差を、前記検出回路において増幅し、第1の電圧とする
手順と、前記第1の信号線と前記駆動回路の接続を切
り、前記TFTをオンの状態にし、前記第1の信号線の
電位を、前記アナログバッファと前記第1のスイッチと
を介して、前記第2の信号線に出力する手順と、前記第
2の信号線に入力された電位と前記第3の電位の差を、
前記検出回路において増幅し、第2の電圧とする手順
と、前記第1の電圧と前記第2の電圧とを比較する手順
とを有することを特徴とする表示装置の検査方法が提供
される。
According to the present invention, a pixel, a first signal line, a driving circuit, a second signal line, and a first switch are provided over a substrate having an insulating surface, and the pixel is a TFT.
And a storage capacitor having a first electrode and a second electrode, one of a source terminal and a drain terminal of the TFT is connected to the first signal line, and the other is the storage capacitor. A method for inspecting a display device connected to the first electrode of the above, comprising: an analog buffer; and a detection circuit provided outside the substrate having the insulating surface, turning on the TFT, and driving the TFT. The first potential from the circuit
The signal is stored in the storage capacitor and the TFT is turned off, and the first signal line is
A procedure of setting a second potential different from the first potential, and a procedure of outputting the second potential to the second signal line via the analog buffer and the first switch, A procedure for amplifying the difference between the potential input to the second signal line and the third potential in the detection circuit to obtain the first voltage, and disconnecting the connection between the first signal line and the drive circuit. , A step of turning on the TFT and outputting the potential of the first signal line to the second signal line via the analog buffer and the first switch; and the second signal. The difference between the electric potential input to the line and the third electric potential,
A method of inspecting a display device, comprising: a step of amplifying in the detection circuit to obtain a second voltage; and a step of comparing the first voltage and the second voltage.

【0048】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、駆動回路と、第2の信号
線と、第1のスイッチとを有し、前記画素は、TFT
と、第1の電極と第2の電極とを有する保持容量とを有
し、前記TFTのソース端子またはドレイン端子は、一
方は前記第1の信号線に接続され、もう一方は、前記保
持容量の第1の電極に接続された表示装置の検査方法で
あって、アナログバッファと、前記絶縁表面を有する基
板の外部に設けられた検出回路と、メモリとを有し、前
記TFTをオン状態にし、前記駆動回路より第1の電位
を前記第1の信号線に入力し、前記保持容量に電荷を保
持する手順と、前記TFTをオフ状態にし、前記第1の
信号線を、前記第1の電位とは異なる第2の電位とする
手順と、前記第2の電位を、前記アナログバッファと前
記第1のスイッチとを介して、前記第2の信号線に出力
する手順と、前記第2の信号線に入力された電位と第3
の電位の差を、前記検出回路において増幅し、第1の電
圧とする手順と、前記第1の電圧をメモリに記憶する手
順と、前記第1の信号線と前記駆動回路の接続を切り、
前記TFTをオンの状態にし、前記第1の信号線の電位
を、前記アナログバッファと前記第1のスイッチとを介
して、前記第2の信号線に出力する手順と、前記第2の
信号線に入力された電位と前記第3の電位の差を、前記
検出回路において増幅し、第2の電圧とする手順と、前
記メモリに記憶された第1の電圧と前記第2の電圧とを
比較する手順とを有することを特徴とする表示装置の検
査方法が提供される。
According to the present invention, a pixel, a first signal line, a driving circuit, a second signal line, and a first switch are provided over a substrate having an insulating surface, and the pixel is a TFT.
And a storage capacitor having a first electrode and a second electrode, one of a source terminal and a drain terminal of the TFT is connected to the first signal line, and the other is the storage capacitor. A method for inspecting a display device connected to the first electrode of the above, comprising: an analog buffer, a detection circuit provided outside the substrate having the insulating surface, and a memory, and turning on the TFT. , A step of inputting a first potential from the drive circuit to the first signal line to hold electric charge in the storage capacitor, turning off the TFT, and connecting the first signal line to the first signal line. A second potential different from the potential, a step of outputting the second potential to the second signal line via the analog buffer and the first switch, and a second potential The potential input to the signal line and the third
A step of amplifying the difference in potential of the first voltage in the detection circuit, storing the first voltage in a memory, disconnecting the first signal line from the drive circuit,
A step of turning on the TFT and outputting the potential of the first signal line to the second signal line via the analog buffer and the first switch; and the second signal line. The difference between the electric potential input to the input terminal and the third electric potential is amplified in the detection circuit to become the second voltage, and the first voltage and the second voltage stored in the memory are compared. There is provided a method for inspecting a display device.

【0049】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、第1の駆動回路と、第2
の信号線と、第1のスイッチと、第2の駆動回路とを有
し、前記画素は、TFTと、第1の電極と第2の電極と
を有する保持容量とを有し、前記TFTのソース端子ま
たはドレイン端子は、一方は前記第1の信号線に接続さ
れ、もう一方は、前記保持容量の第1の電極に接続され
た表示装置の検査方法であって、アナログバッファと、
前記絶縁表面を有する基板の外部に設けられた検出回路
とを有し、前記TFTをオン状態にし、前記第1の駆動
回路より第1の電位を前記第1の信号線に入力し、前記
保持容量に電荷を保持する手順と、前記TFTをオフ状
態にし、前記第1の信号線を、前記第1の電位とは異な
る第2の電位とする手順と、前記第2の電位を、前記ア
ナログバッファと、前記第2の駆動回路によってオン・
オフが切り替えられる前記第1のスイッチとを介して、
前記第2の信号線に出力する手順と、前記第2の信号線
に入力された電位と第3の電位の差を、前記検出回路に
おいて増幅し、第1の電圧とする手順と、前記第1の信
号線と前記第1の駆動回路の接続を切り、前記TFTを
オンの状態にし、前記第1の信号線の電位を、前記アナ
ログバッファと、前記第2の駆動回路によってオン・オ
フが切り替えられる前記第1のスイッチとを介して、前
記第2の信号線に出力する手順と、前記第2の信号線に
入力された電位と前記第3の電位の差を、前記検出回路
において増幅し、第2の電圧とする手順と、前記第1の
電圧と前記第2の電圧とを比較する手順とを有すること
を特徴とする表示装置の検査方法が提供される。
According to the present invention, a pixel, a first signal line, a first driving circuit, and a second pixel are formed on a substrate having an insulating surface.
Signal line, a first switch, and a second drive circuit, and the pixel has a TFT and a storage capacitor having a first electrode and a second electrode. One of the source terminal and the drain terminal is connected to the first signal line, and the other is a method of inspecting a display device connected to the first electrode of the storage capacitor, which comprises an analog buffer and
A detection circuit provided outside the substrate having the insulating surface, turning on the TFT, inputting a first potential from the first drive circuit to the first signal line, and holding the holding circuit. The procedure of holding electric charge in a capacitor, the procedure of turning off the TFT and setting the first signal line to a second potential different from the first potential, and the procedure of setting the second potential to the analog ON by the buffer and the second drive circuit
Via the first switch, which can be switched off,
A step of outputting to the second signal line, a step of amplifying a difference between a potential input to the second signal line and a third potential in the detection circuit to obtain a first voltage, One signal line is disconnected from the first drive circuit to turn on the TFT, and the potential of the first signal line is turned on / off by the analog buffer and the second drive circuit. The procedure of outputting to the second signal line via the first switch that is switched and the difference between the potential input to the second signal line and the third potential are amplified in the detection circuit. However, there is provided a method for inspecting a display device, which comprises a procedure of setting a second voltage and a procedure of comparing the first voltage and the second voltage.

【0050】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、第1の駆動回路と、第2
の信号線と、第1のスイッチと、第2の駆動回路とを有
し、前記画素は、TFTと、第1の電極と第2の電極と
を有する保持容量とを有し、前記TFTのソース端子ま
たはドレイン端子は、一方は前記第1の信号線に接続さ
れ、もう一方は、前記保持容量の第1の電極に接続され
た表示装置の検査方法であって、アナログバッファと、
前記絶縁表面を有する基板の外部に設けられた検出回路
と、メモリとを有し、前記TFTをオン状態にし、前記
第1の駆動回路より第1の電位を前記第1の信号線に入
力し、前記保持容量に電荷を保持する手順と、前記TF
Tをオフ状態にし、前記第1の信号線を、前記第1の電
位とは異なる第2の電位とする手順と、前記第2の電位
を、前記アナログバッファと、前記第2の駆動回路によ
ってオン・オフが切り替えられる前記第1のスイッチと
を介して、前記第2の信号線に出力する手順と、前記第
2の信号線に入力された電位と第3の電位の差を、前記
検出回路において増幅し、第1の電圧とする手順と、前
記第1の電圧をメモリに記憶する手順と、前記第1の信
号線と前記第1の駆動回路の接続を切り、前記TFTを
オンの状態にし、前記第1の信号線の電位を、前記アナ
ログバッファと、前記第2の駆動回路によってオン・オ
フが切り替えられる前記第1のスイッチとを介して、前
記第2の信号線に出力する手順と、前記第2の信号線に
入力された電位と前記第3の電位の差を、前記検出回路
において増幅し、第2の電圧とする手順と、前記メモリ
に記憶された第1の電圧と前記第2の電圧とを比較する
手順とを有することを特徴とする表示装置の検査方法が
提供される。
According to the present invention, a pixel, a first signal line, a first driving circuit, and a second pixel are formed on a substrate having an insulating surface.
Signal line, a first switch, and a second drive circuit, and the pixel has a TFT and a storage capacitor having a first electrode and a second electrode. One of the source terminal and the drain terminal is connected to the first signal line, and the other is a method of inspecting a display device connected to the first electrode of the storage capacitor, which comprises an analog buffer and
A detection circuit provided outside the substrate having the insulating surface and a memory are provided, the TFT is turned on, and a first potential is input from the first drive circuit to the first signal line. , A procedure for retaining charges in the storage capacitor, and the TF
A procedure in which T is turned off and the first signal line is set to a second potential different from the first potential, and the second potential is set by the analog buffer and the second drive circuit. The procedure of outputting to the second signal line via the first switch that is switched on / off and the difference between the potential input to the second signal line and the third potential are detected. Procedure for amplifying the voltage in the circuit to obtain the first voltage, storing the first voltage in the memory, disconnecting the first signal line from the first drive circuit, and turning on the TFT. And outputs the potential of the first signal line to the second signal line through the analog buffer and the first switch that is turned on / off by the second drive circuit. The procedure and the potential input to the second signal line Note that the method further includes a step of amplifying the third potential difference in the detection circuit to obtain a second voltage, and a step of comparing the first voltage stored in the memory with the second voltage. A method for inspecting a display device is provided.

【0051】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、駆動回路と、第2の信号
線と、第1のスイッチとを有し、前記画素は、TFT
と、第1の電極と第2の電極とを有する保持容量とを有
し、前記TFTのソース端子またはドレイン端子は、一
方は前記第1の信号線に接続され、もう一方は、前記保
持容量の第1の電極に接続された表示装置の検査方法で
あって、アナログバッファと、前記絶縁表面を有する基
板の外部に設けられた検出回路とを有し、前記TFTを
オン状態にし、前記駆動回路より第1の電位を前記第1
の信号線に入力し、前記保持容量に電荷を保持する手順
と、前記TFTをオフ状態にし、前記第1の信号線を、
前記第1の電位とは異なる第2の電位とする手順と、前
記第2の電位を、前記アナログバッファと、前記駆動回
路が有するシフトレジスタによってオン・オフが切り替
えられる前記第1のスイッチとを介して、前記第2の信
号線に出力する手順と、前記第2の信号線に入力された
電位と第3の電位の差を、前記検出回路において増幅
し、第1の電圧とする手順と、前記第1の信号線と前記
駆動回路の接続を切り、前記TFTをオンの状態にし、
前記第1の信号線の電位を、前記アナログバッファと、
前記駆動回路が有するシフトレジスタによってオン・オ
フが切り替えられる前記第1のスイッチとを介して、前
記第2の信号線に出力する手順と、前記第2の信号線に
入力された電位と前記第3の電位の差を、前記検出回路
において増幅し、第2の電圧とする手順と、前記第1の
電圧と前記第2の電圧とを比較する手順とを有すること
を特徴とする表示装置の検査方法が提供される。
According to the present invention, a pixel, a first signal line, a driving circuit, a second signal line, and a first switch are provided on a substrate having an insulating surface, and the pixel is a TFT.
And a storage capacitor having a first electrode and a second electrode, one of a source terminal and a drain terminal of the TFT is connected to the first signal line, and the other is the storage capacitor. A method for inspecting a display device connected to the first electrode of the above, comprising: an analog buffer; and a detection circuit provided outside the substrate having the insulating surface, turning on the TFT, and driving the TFT. The first potential from the circuit
The signal is stored in the storage capacitor and the TFT is turned off, and the first signal line is
A procedure for setting a second potential different from the first potential and the second potential for the analog buffer and the first switch that is turned on / off by a shift register included in the drive circuit are included. Via the second signal line, and a step of amplifying the difference between the potential input to the second signal line and the third potential in the detection circuit to obtain the first voltage. , Disconnecting the connection between the first signal line and the drive circuit and turning on the TFT,
The potential of the first signal line is set to the analog buffer,
A procedure for outputting to the second signal line via the first switch, which is turned on / off by a shift register included in the drive circuit, and a potential input to the second signal line and the first signal line. Of the potential difference of No. 3 is amplified in the detection circuit to obtain the second voltage, and the procedure of comparing the first voltage with the second voltage. An inspection method is provided.

【0052】本発明によって、絶縁表面を有する基板上
に、画素と、第1の信号線と、駆動回路と、第2の信号
線と、第1のスイッチとを有し、前記画素は、TFT
と、第1の電極と第2の電極とを有する保持容量とを有
し、前記TFTのソース端子またはドレイン端子は、一
方は前記第1の信号線に接続され、もう一方は、前記保
持容量の第1の電極に接続された表示装置の検査方法で
あって、アナログバッファと、前記絶縁表面を有する基
板の外部に設けられた検出回路と、メモリとを有し、前
記TFTをオン状態にし、前記駆動回路より第1の電位
を前記第1の信号線に入力し、前記保持容量に電荷を保
持する手順と、前記TFTをオフ状態にし、前記第1の
信号線を、前記第1の電位とは異なる第2の電位とする
手順と、前記第2の電位を、前記アナログバッファと、
前記駆動回路が有するシフトレジスタによってオン・オ
フが切り替えられる前記第1のスイッチとを介して、前
記第2の信号線に出力する手順と、前記第2の信号線に
入力された電位と第3の電位の差を、前記検出回路にお
いて増幅し、第1の電圧とする手順と、前記第1の電圧
をメモリに記憶する手順と、前記第1の信号線と前記駆
動回路の接続を切り、前記TFTをオンの状態にし、前
記第1の信号線の電位を、前記アナログバッファと、前
記駆動回路が有するシフトレジスタによってオン・オフ
が切り替えられる前記第1のスイッチとを介して、前記
第2の信号線に出力する手順と、前記第2の信号線に入
力された電位と前記第3の電位の差を、前記検出回路に
おいて増幅し、第2の電圧とする手順と、前記メモリに
記憶された第1の電圧と前記第2の電圧とを比較する手
順とを有することを特徴とする表示装置の検査方法が提
供される。
According to the present invention, a pixel, a first signal line, a driving circuit, a second signal line, and a first switch are provided on a substrate having an insulating surface, and the pixel is a TFT.
And a storage capacitor having a first electrode and a second electrode, one of a source terminal and a drain terminal of the TFT is connected to the first signal line, and the other is the storage capacitor. A method for inspecting a display device connected to the first electrode of the above, comprising: an analog buffer, a detection circuit provided outside the substrate having the insulating surface, and a memory, and turning on the TFT. , A step of inputting a first potential from the drive circuit to the first signal line to hold electric charge in the storage capacitor, turning off the TFT, and connecting the first signal line to the first signal line. A procedure of setting a second potential different from the potential, and setting the second potential to the analog buffer,
A procedure of outputting to the second signal line through the first switch, which is turned on / off by a shift register included in the drive circuit, and a potential input to the second signal line and a third A step of amplifying the difference in potential of the first voltage in the detection circuit, storing the first voltage in a memory, disconnecting the first signal line from the drive circuit, The TFT is turned on, and the potential of the first signal line is passed through the analog buffer and the first switch that is turned on / off by a shift register included in the driving circuit to the second switch. Of outputting to the signal line of No. 2, the procedure of amplifying the difference between the potential input to the second signal line and the third potential in the detection circuit to obtain the second voltage, and storing in the memory. Was the first Inspection method of a display device; and a procedure for comparing the the pressure second voltage is provided.

【0053】前記第1の電圧と前記第2の電圧とを比較
する手順では、前記第1の電圧と前記第2の電圧の差分
を計算することを特徴とする表示装置の検査方法であっ
てもよい。
In the procedure for comparing the first voltage and the second voltage, a method for inspecting a display device is characterized in that a difference between the first voltage and the second voltage is calculated. Good.

【0054】前記第3の電位と前記第2の電極の電位が
等しいことを特徴とする表示装置の検査方法であっても
よい。
The inspection method of the display device may be characterized in that the third potential and the potential of the second electrode are equal.

【0055】前記検査方法を用いることを特徴とする電
子機器であってもよい。
An electronic device using the inspection method may be used.

【0056】[0056]

【発明の実施の形態】以下に、本発明の実施形態につい
て説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below.

【0057】図1は、本発明の表示装置の構成を示す回
路図である。なお、従来例において示した図3と同じ部
分は、同じ符号を用いて示し説明は省略する。
FIG. 1 is a circuit diagram showing the configuration of the display device of the present invention. Note that the same parts as those shown in FIG. 3 shown in the conventional example are denoted by the same reference numerals and the description thereof will be omitted.

【0058】従来の液晶表示装置と異なり、本発明の液
晶表示装置では、アナログバッファAB1〜ABxが、
各ソース信号線S1〜Sxと、各スイッチSWA1〜S
WAxそれぞれの間に配置されている。
Unlike the conventional liquid crystal display device, in the liquid crystal display device of the present invention, the analog buffers AB1 to ABx are
Source signal lines S1 to Sx and switches SWA1 to SA
It is arranged between each WAx.

【0059】ここでは、液晶素子の画素電極のみが形成
された段階で、つまり液晶材料が封入される前の段階で
画素TFT1002が正常に動作するかどうかの検査を
行う場合を想定する。なおこれに限定されず、表示装置
の各駆動回路(ソース信号線駆動回路、ゲート信号線駆
動回路)及び画素領域を構成する、TFT同時や保持容
量との結線が終了していれば、どの段階で検査を行って
も良い。
Here, it is assumed that the pixel TFT 1002 is inspected for normal operation at the stage where only the pixel electrode of the liquid crystal element is formed, that is, before the liquid crystal material is filled. Note that the present invention is not limited to this, and if the connection with the TFTs or the storage capacitors, which configures each drive circuit (source signal line drive circuit, gate signal line drive circuit) and pixel region of the display device is completed, which stage? You may inspect at.

【0060】図1において、液晶素子はまだ形成されて
おらず、画素電極1110のみを示す。
In FIG. 1, the liquid crystal element is not yet formed, and only the pixel electrode 1110 is shown.

【0061】図1の表示装置の検査方法を以下に説明す
る。
A method of inspecting the display device shown in FIG. 1 will be described below.

【0062】第1の手順として、各画素が有する保持容
量1001に信号を入力し、電圧を保持させる。なお、
各画素が有する保持容量1001に信号を入力する動作
については、従来例と同様であるので、ここでは説明は
省略する。ここで、保持容量1001に信号を入力する
際には、ソース信号線駆動回路と各ソース信号線S1〜
Sxの間に設けられているスイッチSWB1〜SWBx
をオンの状態にして、ソース信号線駆動回路の出力が、
各ソース信号線S1〜Sxに入力されるようにする。ま
た、スイッチSWA1〜SWAxは、オフの状態であ
る。
As a first procedure, a signal is input to the storage capacitor 1001 of each pixel to hold the voltage. In addition,
The operation of inputting a signal to the storage capacitor 1001 included in each pixel is similar to that of the conventional example, and thus the description thereof is omitted here. Here, when a signal is input to the storage capacitor 1001, the source signal line driver circuit and each source signal line S1 to
Switches SWB1 to SWBx provided between Sx
Is turned on, the output of the source signal line driver circuit
The source signal lines S1 to Sx are input. Further, the switches SWA1 to SWAx are in the off state.

【0063】各画素が有する保持容量1001に信号を
入力する際に、ソース信号線駆動回路からソース信号線
に与えられた信号電位をVin(Vinは、Vcomとは異な
る)(V)とする。ここで、コモン電位線1004の電
位(コモン電位)Vcomを0(V)とする。画素が正常
であれば、全ての画素の保持容量1001の両電極間に
電圧が保持される。
When a signal is input to the storage capacitor 1001 of each pixel, the signal potential applied to the source signal line from the source signal line driver circuit is V in (V in is different from V com ) (V) And Here, the electric potential (common electric potential) V com of the common electric potential line 1004 is set to 0 (V). If the pixel is normal, the voltage is held between both electrodes of the storage capacitors 1001 of all the pixels.

【0064】第2の手順として、全ての画素TFT10
02をオフの状態にする。そして、スイッチSWB1〜
SWBxがオンの状態で、ソース信号線駆動回路の出力
信号を0(V)として、全てのソース信号線S1〜Sx
に信号を書き込み、ソース信号線S1〜Sxの電位を0
(V)とする。この際、画素TFT1002がオフの状
態であるので、第1の手順において保持容量1001の
両電極間に保持された電圧はそのままである。その後、
スイッチSWB1〜SWBxをオフの状態にする。この
とき、ソース信号線S1〜Sxの電位はその配線容量に
よって、0(V)に保たれている。
As a second procedure, all pixel TFTs 10 are
02 is turned off. Then, the switches SWB1 to
With SWBx turned on, the output signal of the source signal line drive circuit is set to 0 (V), and all the source signal lines S1 to Sx are set.
Signal to the source signal lines S1 to Sx to 0
(V). At this time, since the pixel TFT 1002 is in the off state, the voltage held between both electrodes of the storage capacitor 1001 in the first procedure remains unchanged. afterwards,
The switches SWB1 to SWBx are turned off. At this time, the potentials of the source signal lines S1 to Sx are kept at 0 (V) by the wiring capacitance.

【0065】以後の動作について説明する。The subsequent operation will be described.

【0066】[0066]

【0067】第3の手順として、画素TFT1002
は、すべてオフの状態のままで、スイッチSWA1〜S
WAxを順次選択する。こうして、ソース信号線S1〜
Sxの電位をアナログバッファAB1〜ABxを介し
て、それぞれ読み出し用配線1111に出力する。読み
出し用配線1111に出力された電位と、基準電位V0
の電位差を基準電圧Vrefとし、ソース信号線S1〜S
xそれぞれに対応する基準電圧VrefをVref1〜Vref
xと表記する。この基準電圧Vref1〜Vrefxはそれぞ
れ、外部に設けた検出回路においてアンプによって増幅
された後、検出回路に接続されたメモリに記憶される。
As a third procedure, the pixel TFT 1002
Are all in the off state, the switches SWA1 to SWA
Select WAx sequentially. Thus, the source signal lines S1 to S1
The potential of Sx is output to the read wiring 1111 via the analog buffers AB1 to ABx. The potential output to the read wiring 1111 and the reference potential V 0
Of the source signal lines S1 to S as the reference voltage Vref.
The reference voltage V ref corresponding to each x V ref 1 to V ref
Notated as x. Each the reference voltage V ref 1 to V ref x, after being amplified by the amplifier in the detection circuit provided outside, is stored in the connected to the detection circuit memory.

【0068】基準電位V0は、任意の電位とすることが
できる。なお、ここでは、コモン電位Vcomとする。
The reference potential V 0 can be any potential. Note that here, the common potential is V com .

【0069】以後の動作において、図2のタイミングチ
ャートを用いて説明する。
The subsequent operation will be described with reference to the timing chart of FIG.

【0070】なお図2において、G1〜Gyは、それぞ
れゲート信号線G1〜Gyに入力される電位を示す。T
SWA1〜TSWAxは、それぞれスイッチSWA1〜SWAx
を駆動する信号の電位を示し、「Hi」の電位が入力さ
れているとき、スイッチSWA1〜SWAxはそれぞれ
オンしているものとする。Vout(q,p)は、q(q
は、y以下の自然数)行p(pは、x以下の自然数)列
の画素からの検出電圧V outを示す。
In FIG. 2, G1 to Gy are respectively
Indicates the potential input to the gate signal lines G1 to Gy. T
SWA1~ TSWAxAre switches SWA1 to SWAx, respectively.
Indicates the potential of the signal that drives the
Switches SWA1 to SWAx are
It is assumed to be on. Vout(Q, p) is q (q
Is a natural number less than or equal to y) row p (p is a natural number less than or equal to x) column
Voltage V from the pixel outIndicates.

【0071】第4の手順として、図2のタイミングチャ
ートに示すように、ゲート信号線G1に信号を入力し、
第1行の画素の画素TFTをオンの状態とする。その
後、信号TSWA1〜TSWAxによって、スイッチSWA1〜
SWAxを順に1つずつ選択する。始めに、信号TSWA1
によってスイッチSWA1を選択し、第1行1列の保持
容量1001の電荷が放電されたことにより変化したソ
ース信号線S1の電位が、読み出し用配線1111に出
力される。スイッチSWA1〜SWAxを順にすべて選
択し、第1行の画素の保持容量の電荷が放電されたこと
により変化したソース信号線S1〜Sxの電位が順に読
み出し用配線に出力される。
As a fourth procedure, as shown in the timing chart of FIG. 2, a signal is input to the gate signal line G1,
The pixel TFTs of the pixels in the first row are turned on. Thereafter, the signal T SWA1 ~T SWAx, switch SWA1~
Select SWAx one by one. First, signal T SWA1
The switch SWA1 is selected by and the potential of the source signal line S1 changed by discharging the electric charge of the storage capacitor 1001 in the first row and the first column is output to the reading wiring 1111. All the switches SWA1 to SWAx are selected in order, and the potentials of the source signal lines S1 to Sx changed due to the discharge of the charges of the storage capacitors of the pixels in the first row are sequentially output to the read wiring.

【0072】こうして、外部の検出回路に、第1行のそ
れぞれの画素に対応する読み出し用配線1111の電位
と、基準電位V0との電位差に対応する、検出電圧Vout
(1,1)〜Vout(1,x)が入力される。ここで、検
出電圧Voutは、式2で与えられる。
In this way, the detection voltage V out corresponding to the potential difference between the potential of the read wiring 1111 corresponding to each pixel of the first row and the reference potential V 0 is provided to the external detection circuit.
(1,1) to V out (1, x) are input. Here, the detection voltage V out is given by Expression 2.

【0073】[0073]

【式2】 Vout={CS/(CSL+CBU+C
S)}Vin
[Formula 2] V out = {C S / (C SL + C BU + C
S )} V in

【0074】CBUは、アナログバッファの容量である。
アナログバッファの容量CBUは、読み出し用配線の容量
Lより非常に小さい。そのため、従来例において式1
で示した検出電圧Vexと異なり、検出電圧Voutは検出
可能な大きさを有する。外部の検出回路に入力された検
出電圧Vout(1,1)〜Vout(1,x)は、アンプによ
って増幅される。
C BU is the capacity of the analog buffer.
The capacity C BU of the analog buffer is much smaller than the capacity C L of the read wiring. Therefore, in the conventional example, Equation 1
Unlike the detection voltage V ex shown by, the detection voltage V out has a detectable level. The detection voltages V out (1,1) to V out (1, x) input to the external detection circuit are amplified by the amplifier.

【0075】ここで、外部の検出回路において、先ほど
の基準電圧Vref1を増幅した信号をメモリから読み出
し、検出電圧Vout(1,1)〜Vout(1,x)をそれぞ
れ増幅した信号と、それぞれ比較する。基準電圧Vref
1をアンプによって増幅した信号と、検出電圧V
out(1,1)をアンプによって増幅した信号の差分をV
sub(1,1)とする。ここで、基準電圧Vref1と検出
電圧Vout(1,1)のアンプによる増幅率は同じであ
る。例えば、差分Vsub(1,1)が生じない場合、1行
1列の画素TFTに異常があり、保持容量への充電及び
放電ができないことを示す。
Here, in the external detection circuit, the signal obtained by amplifying the reference voltage V ref 1 is read out from the memory, and the detected voltage V out (1,1) to V out (1, x) is amplified respectively. And compare respectively. Reference voltage V ref
1 amplified by an amplifier and the detection voltage V
The difference between the signals obtained by amplifying out (1,1) by the amplifier is V
Let it be sub (1, 1). Here, the amplification rates of the reference voltage V ref 1 and the detection voltage V out (1,1) by the amplifier are the same. For example, if the difference V sub (1, 1) does not occur, it means that the pixel TFT in the 1st row and 1st column has an abnormality, and the storage capacitor cannot be charged and discharged.

【0076】全ての画素行において、第2の手順〜第4
の手順を繰り返す。こうして、全ての画素に対応する差
分Vsub(1,1)〜Vsub(y,x)を調べることによっ
て、全ての画素の画素TFT1002に問題がないかを
検査することができる。
The second procedure to the fourth procedure for all pixel rows
Repeat the procedure. Thus, by examining the differences V sub (1,1) to V sub (y, x) corresponding to all the pixels, it is possible to inspect whether the pixel TFTs 1002 of all the pixels have any problem.

【0077】図2において、1行2列の画素の画素TF
Tまたは保持容量に問題があり、電圧Vsub(2,1)が
出力されない(図2中、9301で示す)。
In FIG. 2, the pixel TF of the pixel in the 1st row and the 2nd column
There is a problem with T or the storage capacitance, and the voltage V sub (2,1) is not output (indicated by 9301 in FIG. 2).

【0078】本発明の検査方法では、ソース信号線S1
〜Sx毎に、基準電圧Vrefを求め、検出電圧Voutと基
準電圧Vrefとの差分に対応する電圧Vsubを用いて評価
を行うため、アナログバッファAB1〜ABxを構成す
るTFTの特性ばらつきによるオフセット電圧の影響を
除くことができる。
In the inspection method of the present invention, the source signal line S1
~ For each Sx, the reference voltage V ref is obtained, and since the evaluation is performed using the voltage V sub corresponding to the difference between the detection voltage V out and the reference voltage V ref , the characteristic variations of the TFTs forming the analog buffers AB1 to ABx are calculated. The effect of offset voltage due to can be eliminated.

【0079】一般に、液晶素子の2つの電極間には、コ
モン電位Vcomを中心に、5(V)程度の電圧が印加さ
れて黒表示を行う。そこで、コモン電位Vcomを0
(V)とし、また、画素TFT1002にソース信号線
駆動回路より5(V)の信号を入力し、つまり式2にお
いて、Vin(V)を5(V)として、上述の検査方法で
検査を行う場合についての例を示す。
Generally, a voltage of about 5 (V) is applied between the two electrodes of the liquid crystal element with the common potential V com as the center to display black. Therefore, the common potential V com is set to 0
(V), and a signal of 5 (V) is input to the pixel TFT 1002 from the source signal line driver circuit, that is, in the formula 2, V in (V) is set to 5 (V), and the inspection is performed by the above-described inspection method. An example of the case of performing is shown.

【0080】保持容量1001の静電容量Csを0.2
(pF)とし、ソース信号線S1〜Sxの配線容量をそ
れぞれCLを10(pF)とする。また、アナログバッ
ファAB1〜ABxそれぞれの容量CBUは無視できる程
小さいとする。ある画素において、その画素を構成する
画素TFT1002等に問題が無いとすれば、式2よ
り、検出電圧Voutは、0.02(V)となる。ここで、
基準電圧Vrefは、0(V)とする。よって、検出回路
が有するアンプの増幅率を50倍とすると、差分Vsub
として、1(V)が出力されるはずである。この様な差
分Vsubが検出されない場合、画素TFTが不良である
と判断することができる。
The electrostatic capacitance Cs of the storage capacitor 1001 is set to 0.2
(PF) and to the respective C L a wiring capacitance of the source signal line S1~Sx to 10 (pF). Further, it is assumed that the capacity C BU of each of the analog buffers AB1 to ABx is small enough to be ignored. Assuming that there is no problem in the pixel TFT 1002 or the like that constitutes a certain pixel, the detection voltage V out is 0.02 (V) from the equation 2. here,
The reference voltage V ref is 0 (V). Therefore, if the amplification factor of the amplifier included in the detection circuit is 50 times, the difference V sub
As a result, 1 (V) should be output. When such a difference V sub is not detected, it can be determined that the pixel TFT is defective.

【0081】こうして、大型パネルにおいても、画素T
FTが正常に動作するかどうかを検査することができ
る。
Thus, even in a large panel, the pixel T
It can be checked whether the FT works properly.

【0082】本実施の形態において、アナログバッファ
AB1〜ABx、ソース信号線駆動回路、ゲート信号線
駆動回路、スイッチSWA1〜SWAx及びそのオン・
オフを制御する駆動回路、スイッチSWB1〜SWBx
及びそのオン・オフを制御する駆動回路、メモリ、検出
回路は、公知の構成の回路を自由に用いることができ
る。
In the present embodiment, the analog buffers AB1 to ABx, the source signal line drive circuit, the gate signal line drive circuit, the switches SWA1 to SWAx and their ON / OFF states.
Drive circuit for controlling off, switches SWB1 to SWBx
A well-known circuit can be freely used for the driver circuit, the memory, and the detection circuit which control ON / OFF thereof.

【0083】[0083]

【実施例】以下に、本発明の実施例を説明する。EXAMPLES Examples of the present invention will be described below.

【0084】(実施例1)本実施例では、実施の形態に
おいて示した構造の表示装置において、スイッチSWA
1〜SWAxのオン・オフを制御する検査用駆動回路を
設けた例を示す。
Example 1 In this example, in the display device having the structure shown in the embodiment mode, the switch SWA is used.
1 shows an example in which a test drive circuit for controlling ON / OFF of 1 to SWAx is provided.

【0085】図4に、本実施例の表示装置の構造を示
す。なお、図1や図3と同じ部分は同じ符号を用いて示
し、説明は省略する。検査用駆動回路によって、スイッ
チSWA1〜SWAxに信号を入力し、オン・オフを変
化させる。
FIG. 4 shows the structure of the display device of this embodiment. The same parts as those in FIGS. 1 and 3 are denoted by the same reference numerals, and the description thereof will be omitted. The inspection drive circuit inputs signals to the switches SWA1 to SWAx to change ON / OFF.

【0086】図5に、検査用駆動回路の構成例を示す。FIG. 5 shows a configuration example of the inspection drive circuit.

【0087】検査用駆動回路は、D―FF(Deley Flip
Flop)9401から構成されるシフトレジスタ940
2と、NAND回路9403、9404、9405、イ
ンバータより構成されるバッファ回路9406、940
7、9408より成り立っている。
The inspection drive circuit is a D-FF (Deley Flip
Flop) 9401 composed of shift register 940
2, NAND circuits 9403, 9404, 9405, and buffer circuits 9406, 940 including inverters.
It consists of 7,9408.

【0088】なお、図5では、検査用駆動回路の3本の
ソース信号線に対応する部分のみを示しているが、実際
には、検査用駆動回路は、全てのソース信号線S1〜S
xに対応する回路によって構成されてる。
Although FIG. 5 shows only the portion corresponding to the three source signal lines of the inspection drive circuit, actually, the inspection drive circuit includes all the source signal lines S1 to S.
It is composed of a circuit corresponding to x.

【0089】バッファ回路9406、9407、940
8の出力9409、9410、9411から順にシフト
したパルスが出力され、図4に示したスイッチSWA
1、SWA2、SWA3に入力されオン・オフを切り換
える。こうしてアナログバッファAB1、AB2、AB
3を介してソース信号線S1、S2、S3と読み出し用
配線111を順に接続する。
Buffer circuits 9406, 9407, 940
8 output 9409, 9410, and 9411 are sequentially output as shifted pulses, and the switch SWA shown in FIG.
1, SWA2, SWA3 are input to switch ON / OFF. Thus analog buffers AB1, AB2, AB
The source signal lines S1, S2, and S3 and the read wiring 111 are sequentially connected via S3.

【0090】なお、検出用駆動回路は、上記構成に限定
されず、公知の構造のシフトレジスタ等を自由に用いる
ことができる。
Note that the detection drive circuit is not limited to the above structure, and a shift register or the like having a known structure can be freely used.

【0091】また、図8に、アナログバッファの回路の
例を示す。
Further, FIG. 8 shows an example of an analog buffer circuit.

【0092】アナログバッファは、差動回路5501、
カレントミラー回路5502、定電流源5503、高電
位側電源線5521、低電位側電源線5522によって
構成されている。高電位側電源線5521は、Vddの
電位に保たれ、低電位側電源線5522は、Vssの電
位に保たれている。ここで、VddはVssより高い。
差動回路5501は、TFT5505、5506によっ
て構成され、カレントミラー回路5502は、TFT5
507、5508によって構成される。定電流源550
3は、TFT5504によって構成され、TFT550
4のゲート電極には一定の電圧Vbiasが印加されてい
る。TFT5504は、飽和領域で動作し、電圧Vbias
に対応した一定のドレイン電流を流す。TFT5504
のゲート電極5510が、アナログバッファの入力端子
であり、TFT5506のゲート電極5511がアナロ
グバッファの出力端子である。
The analog buffer is a differential circuit 5501,
The current mirror circuit 5502, the constant current source 5503, the high potential side power supply line 5521, and the low potential side power supply line 5522 are included. The high-potential-side power supply line 5521 is kept at the potential of Vdd, and the low-potential-side power supply line 5522 is kept at the potential of Vss. Here, Vdd is higher than Vss.
The differential circuit 5501 is composed of TFTs 5505 and 5506, and the current mirror circuit 5502 is a TFT 5
507 and 5508. Constant current source 550
3 is composed of a TFT 5504, and a TFT 550
A constant voltage V bias is applied to the gate electrode of No. 4. The TFT 5504 operates in the saturation region and has a voltage V bias.
A constant drain current corresponding to is supplied. TFT5504
The gate electrode 5510 of is the input terminal of the analog buffer, and the gate electrode 5511 of the TFT 5506 is the output terminal of the analog buffer.

【0093】図8に示した構成のアナログバッファは、
オペアンプ(差動増幅回路)を利用した構造の例である
が、アナログバッファは上記構成に限定されない。ソー
スフォロワ型であっても良いし、その他の公知の構成の
回路を自由に用いることができる。
The analog buffer having the structure shown in FIG.
This is an example of a structure using an operational amplifier (differential amplifier circuit), but the analog buffer is not limited to the above structure. The source follower type may be used, or a circuit having another known configuration may be freely used.

【0094】ここで、検査方法については、実施の形態
と同様であるのでここでは説明は省略する。
Here, the inspection method is the same as that of the embodiment, and therefore its explanation is omitted here.

【0095】また、本実施例において、ソース信号線駆
動回路、ゲート信号線駆動回路、スイッチSWA1〜S
WAx、スイッチSWB1〜SWBx及びそのオン・オ
フを制御する駆動回路、メモリ、検出回路は、公知の構
成の回路を自由に用いることができる。
Further, in this embodiment, the source signal line drive circuit, the gate signal line drive circuit, and the switches SWA1 to SWA.
As the WAx, the switches SWB1 to SWBx, and the drive circuit, the memory, and the detection circuit that control the ON / OFF of the switches, circuits having known configurations can be freely used.

【0096】(実施例2)本実施例では、実施例1にお
いて、図4で示した検査用駆動回路を、ソース信号線駆
動回路と兼用した例について説明する。
(Embodiment 2) In this embodiment, an example in which the inspection drive circuit shown in FIG. 4 in Embodiment 1 is also used as the source signal line drive circuit will be described.

【0097】図7において、スイッチSWA1〜SWA
xと、スイッチSWBa1〜SWBax、スイッチSW
Bb1〜SWBbxが配置されている。ソース信号線駆
動回路は、画素の輝度の情報に対応するアナログ信号A
Dを出力する配線SAD1〜S ADx及び、スイッチ開閉の
ためのパルスSMP1〜SMPxを出力する配線SSM P
1〜SSMPxを有する。パルスSMP1〜SMPxは、
順にシフトしたパルスであり、それぞれのパルスは同時
に出力されない。このパルスSMP1〜SMPxとして
は、ソース信号線駆動回路が有するシフトレジスタ等の
出力を利用すればよい。
In FIG. 7, switches SWA1 to SWA
x, switches SWBa1 to SWBax, switch SW
Bb1 to SWBbx are arranged. Source signal line drive
The dynamic circuit uses an analog signal A corresponding to the luminance information of the pixel.
Wiring S that outputs DAD1-S ADx and switch opening and closing
Wiring S for outputting pulses SMP1 to SMPx forSM P
1-SSMPhave x. The pulses SMP1 to SMPx are
The pulses are sequentially shifted, and each pulse is
Is not output to. As these pulses SMP1 to SMPx
Is a shift register or the like included in the source signal line driver circuit.
You can use the output.

【0098】スイッチSWBa1及びスイッチSWBb
1が両方オンの状態となったとき、実施の形態や実施例
1において、スイッチSWB1がオンの状態になったの
と同様の効果がある。また、スイッチSWBa1及びス
イッチSWBb1の少なくとも一方がオフの状態となっ
たとき、実施の形態や実施例1において、スイッチSW
B1がオフの状態になったのと同様の効果がある。他の
スイッチSWBa2〜SWBax、スイッチSWBb2
〜SWBbxについても同様である。
Switch SWBa1 and switch SWBb
When both 1's are in the ON state, the same effect as the switch SWB1 being in the ON state in the embodiment and the example 1 is obtained. Further, when at least one of the switch SWBa1 and the switch SWBb1 is turned off, the switch SW
It has the same effect as when B1 is turned off. Other switches SWBa2 to SWBax, switch SWBb2
The same applies to SWBbx.

【0099】スイッチSWBa1〜SWBaxには、信
号TBが入力される。この信号TBによって、スイッチS
WBa1〜SWBaxのオン・オフを一斉に切り換え
る。スイッチSWBa1〜SWBaxがオンの状態で、
ソース信号線駆動回路よりパルスSMP1〜SMPxが
入力されると、スイッチSWBb2〜SWBbxが順に
オンになり、配線SAD1〜SADxとソース信号線S1〜
Sxが順に接続され、アナログ信号ADは、ソース信号
線S1〜Sxに順に入力される。
The signal T B is input to the switches SWBa1 to SWBax. By this signal T B , the switch S
Switch on / off of WBa1 to SWBax all at once. With the switches SWBa1 to SWBax turned on,
When the pulses SMP1 to SMPx are input from the source signal line driving circuit, the switches SWBb2 to SWBbx are sequentially turned on, and the wirings S AD 1 to S AD x and the source signal lines S 1 to S 1
Sx are sequentially connected, and the analog signal AD is sequentially input to the source signal lines S1 to Sx.

【0100】また、スイッチSWBa1〜SWBaxが
オフの状態で、ソース信号線駆動回路よりパルスSMP
1〜SMPxが入力されると、スイッチSWA1〜SW
Axが順にオンになり、読み出し用配線1111とソー
ス信号線S1〜Sxが順に接続される。こうして、ソー
ス信号線S1〜Sxの電位がそれぞれ、読み出し用配線
1111に入力される。
In addition, when the switches SWBa1 to SWBax are off, the pulse SMP is applied from the source signal line drive circuit.
1 to SMPx are input, switches SWA1 to SWA
Ax is sequentially turned on, and the read wiring 1111 and the source signal lines S1 to Sx are sequentially connected. Thus, the potentials of the source signal lines S1 to Sx are input to the read wiring 1111.

【0101】上記構成では、例えばソース信号線S1に
アナログ信号ADを書き込む際、パルスSMP1が出力
されると、スイッチSWBa1及びスイッチSWA1が
同時にオンの状態となる。このとき、他のスイッチSW
A2〜SWAxはオフの状態であるので、ソース信号線
S1へのアナログ信号ADの書き込みは正常に行われ
る。なお、ソース信号線にアナログ信号ADを書き込む
際、書き込みが行われているソース信号線と読み出し用
配線1111の接続を切る構成であっても良い。
In the above structure, for example, when the analog signal AD is written to the source signal line S1, when the pulse SMP1 is output, the switch SWBa1 and the switch SWA1 are simultaneously turned on. At this time, the other switch SW
Since A2 to SWAx are off, the writing of the analog signal AD to the source signal line S1 is normally performed. Note that when writing the analog signal AD to the source signal line, the source signal line in which writing is performed and the reading wiring 1111 may be disconnected.

【0102】そこで図示して説明はしないが、スイッチ
SWA1〜SWAxの代わりに直列に接続されたスイッ
チSWAa1〜SWAaxとスイッチSWAb1〜SW
Abxを設ける。スイッチSWAa1及びスイッチSW
Ab1が両方オンの状態となったとき、スイッチSWA
1がオンの状態になったのと同様の効果がある。また、
スイッチSWAa1及びスイッチSWAb1の少なくと
も一方がオフの状態となったとき、スイッチSWA1が
オフの状態になったのと同様の効果がある。他のスイッ
チSWAa2〜SWAax、スイッチSWAb2〜SW
Abxについても同様である。
Although not shown and described, switches SWAa1 to SWAax and switches SWAb1 to SWA connected in series instead of switches SWA1 to SWAx.
Provide Abx. Switch SWAa1 and switch SW
When both Ab1 are turned on, the switch SWA
It has the same effect as turning 1 on. Also,
When at least one of the switch SWAa1 and the switch SWAb1 is in the off state, there is the same effect as when the switch SWA1 is in the off state. Other switches SWAa2-SWAax, switches SWAb2-SW
The same applies to Abx.

【0103】スイッチSWAa1〜SWAaxには、ソ
ース信号線駆動回路よりパルスSMP1〜SMPxが入
力されている。また、スイッチSWAb1〜SWAbx
には、信号TAが入力される。この信号TAによって、ス
イッチSWAa1〜SWAaxのオン・オフを一斉に切
り換えることができる。ここで、ソース信号線にアナロ
グ信号ADを入力する際は、スイッチSWAb1〜SW
Abxをオフにしておく。この様にソース信号線にアナ
ログ信号を書き込む際、書き込みが行われているソース
信号線と読み出し用配線の接続を切る構成としてもよ
い。
Pulses SMP1 to SMPx are input to the switches SWAa1 to SWAax from the source signal line drive circuit. In addition, the switches SWAb1 to SWAbx
A signal T A is input to. With this signal T A , the switches SWAa1 to SWAax can be switched on / off all at once. Here, when inputting the analog signal AD to the source signal line, the switches SWAb1 to SWAb
Turn off Abx. As described above, when the analog signal is written to the source signal line, the source signal line in which writing is performed and the reading wiring may be disconnected.

【0104】ここで、検査方法については、実施の形態
と同様であるのでここでは説明は省略する。
Here, the inspection method is the same as that of the embodiment, and therefore its explanation is omitted here.

【0105】スイッチSWAa1〜SWAax、スイッ
チSWAb1〜SWAbx、スイッチSWBa1〜SW
Bax、スイッチSWBb1〜SWBbx、ソース信号
線駆動回路の構成は、公知の構成の回路を自由に用いる
ことができる。
Switches SWAa1 to SWAax, switches SWAb1 to SWAbx, switches SWBa1 to SW
As the configuration of Bax, the switches SWBb1 to SWBbx, and the source signal line driver circuit, a circuit having a known configuration can be freely used.

【0106】上記構成によって、検査のための回路がパ
ネル内で閉める面積を減らすことができ、表示装置の小
型化を可能とする。
With the above structure, it is possible to reduce the area in which the circuit for inspection is closed in the panel, and it is possible to downsize the display device.

【0107】(実施例3)本実施例では、本発明の表示
装置の外付け検出回路の構成例を示す。
(Embodiment 3) In this embodiment, an example of the configuration of the external detection circuit of the display device of the present invention will be shown.

【0108】図6において、外付け検出回路3501
は、信号増幅を行うアンプ3502、比較回路350
3、抵抗3505〜3507、接続を切り換えるスイッ
チ3508等によって構成されている。
In FIG. 6, external detection circuit 3501
Is an amplifier 3502 that performs signal amplification and a comparison circuit 350.
3, resistors 3505 to 3507, a switch 3508 for switching the connection, and the like.

【0109】検査を行う表示装置の基板のPADからの
出力を、入力端子3510に接続し、実施の形態におい
て示した手順によって検査を行う。アンプ3502の出
力は、スイッチ3508によって、メモリ3555に入
力されるか比較回路3503に直接入力されるかが選択
される。比較回路は、メモリ3555に記憶された信号
を呼び出し、アンプ3502より入力された信号との差
分を出力端子3511に出力する。
The output from the PAD of the substrate of the display device to be inspected is connected to the input terminal 3510, and the inspection is performed by the procedure shown in the embodiment mode. The switch 3508 selects whether the output of the amplifier 3502 is input to the memory 3555 or directly to the comparison circuit 3503. The comparison circuit calls the signal stored in the memory 3555 and outputs the difference from the signal input from the amplifier 3502 to the output terminal 3511.

【0110】比較回路3503は公知の構成の回路を自
由に用いることができる。
As the comparison circuit 3503, a circuit having a known structure can be freely used.

【0111】アンプ3502は、10倍から1000倍
程度の電圧利得を持ち、検出電圧を増幅して検知する。
アンプの利得は100倍程度が望ましい。
The amplifier 3502 has a voltage gain of about 10 to 1000 times and amplifies and detects the detection voltage.
The gain of the amplifier is preferably about 100 times.

【0112】本実施例は、実施例1や実施例2と自由に
組み合わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 and 2.

【0113】(実施例4)本実施例では、本発明の液晶
表示装置を利用した電子機器について図12を用いて説
明する。
(Embodiment 4) In this embodiment, electronic equipment using the liquid crystal display device of the present invention will be described with reference to FIG.

【0114】図12(A)に本発明の表示装置を用いた
パーソナルコンピュータの模式図を示す。パーソナルコ
ンピュータは、本体2702a、筐体2702b、表示
部2702c、操作スイッチ2702d、電源スイッチ
2702e、外部入力ポート2702fによって構成さ
れている。本発明の表示装置は、表示部2702cに用
いることができる。
FIG. 12A shows a schematic diagram of a personal computer using the display device of the present invention. The personal computer includes a main body 2702a, a housing 2702b, a display unit 2702c, operation switches 2702d, a power switch 2702e, and an external input port 2702f. The display device of the present invention can be used for the display portion 2702c.

【0115】図12(B)に本発明の表示装置を用いた
画像再生装置の模式図を示す。画像再生装置は、本体2
703a、筐体2703b、記録媒体2703c、表示
部2703d、音声出力部2703e、操作スイッチ2
703fによって構成されている。本発明の表示装置
は、表示部2703dに用いることができる。
FIG. 12B shows a schematic diagram of an image reproducing device using the display device of the present invention. The image reproducing device is the main body 2
703a, housing 2703b, recording medium 2703c, display unit 2703d, audio output unit 2703e, operation switch 2
703f. The display device of the present invention can be used for the display portion 2703d.

【0116】図12(C)に本発明の表示装置を用いた
テレビ受像機の模式図を示す。テレビ受像機は、本体2
704a、筐体2704b、表示部2704c、操作ス
イッチ2704dによって構成されている。本発明の表
示装置は、表示部2704cに用いることができる。
FIG. 12C shows a schematic view of a television receiver using the display device of the present invention. The TV receiver is the main unit 2
704a, a housing 2704b, a display portion 2704c, and an operation switch 2704d. The display device of the present invention can be used for the display portion 2704c.

【0117】本発明は、上記応用電子機器に限定され
ず、様々な電子機器に応用することができる。
The present invention is not limited to the above-mentioned applied electronic equipment and can be applied to various electronic equipment.

【0118】本実施例は、実施例1〜実施例3と自由に
組み合わせて実施することが可能である。
This embodiment can be implemented by freely combining with Embodiments 1 to 3.

【0119】[0119]

【発明の効果】上記構成によって、大型パネルであって
も、画素部TFTの検査が可能な表示装置を提供するこ
とができる。これにより、不良品を液晶封入前に除去可
能であり、製造費用の削減を図ることができる。
With the above structure, it is possible to provide a display device capable of inspecting the pixel portion TFT even in a large panel. As a result, defective products can be removed before the liquid crystal is sealed, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の表示装置の構成を示す図。FIG. 1 illustrates a structure of a display device of the present invention.

【図2】 本発明の表示装置の検査方法を示すタイミ
ングチャートを示す図。
FIG. 2 is a diagram showing a timing chart showing a method for inspecting a display device of the present invention.

【図3】 従来の表示装置の構成を示す図。FIG. 3 is a diagram showing a configuration of a conventional display device.

【図4】 本発明の表示装置の構成を示す図。FIG. 4 is a diagram showing a configuration of a display device of the invention.

【図5】 本発明の表示装置の検査用駆動回路を示す
図。
FIG. 5 is a diagram showing a drive circuit for inspection of a display device of the present invention.

【図6】 本発明の表示装置の外付け検出回路を示す
図。
FIG. 6 is a diagram showing an external detection circuit of a display device of the present invention.

【図7】 本発明の表示装置の構成を示す図。FIG. 7 illustrates a structure of a display device of the present invention.

【図8】 本発明のアナログバッファの回路図。FIG. 8 is a circuit diagram of an analog buffer of the present invention.

【図9】 従来の表示装置の構成を示す図。FIG. 9 is a diagram showing a configuration of a conventional display device.

【図10】 従来の表示装置の画素部の回路図。FIG. 10 is a circuit diagram of a pixel portion of a conventional display device.

【図11】 表示装置の駆動方法を示すタイミングチャ
ートを示す図。
FIG. 11 is a diagram showing a timing chart showing a driving method of a display device.

【図12】 本発明の表示装置を用いた応用機器を示す
図。
FIG. 12 is a diagram showing an applied device using the display device of the present invention.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 338 G09F 9/30 338 5G435 9/35 9/35 G09G 3/20 621 G09G 3/20 621M 670 670Q Fターム(参考) 2H092 GA59 JA24 JB77 MA56 NA30 PA06 2H093 NA16 NC09 NC11 NC34 ND54 ND56 5C006 BB16 BC20 BF24 BF25 BF37 EB01 EB05 5C080 AA10 BB05 DD15 DD22 DD25 FF11 JJ02 JJ03 JJ04 JJ06 KK02 KK43 5C094 AA41 AA43 BA03 BA43 CA19 EA03 EA04 EA07 GB10 5G435 AA17 AA19 BB12 CC09 KK05 KK09 KK10 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09F 9/30 338 G09F 9/30 338 5G435 9/35 9/35 G09G 3/20 621 G09G 3/20 621M 670 670Q F-term (reference) 2H092 GA59 JA24 JB77 MA56 NA30 PA06 2H093 NA16 NC09 NC11 NC34 ND54 ND56 5C006 BB16 BC20 BF24 BF25 BF37 EB01 EB05 5C080 AA10 BB05 DD15 DD22 DD25 FF11 JJ02 JJ03 JJ04 JJ06 KK02 KK43 5C094 AA41 AA43 BA03 BA43 CA19 EA03 EA04 EA07 GB10 5G435 AA17 AA19 BB12 CC09 KK05 KK09 KK10

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面を有する基板上に、画素と、第1
の信号線と、前記第1の信号線に信号を出力する駆動回
路と、第2の信号線と、第1のスイッチと、第2のスイ
ッチとを有し、 前記画素は、TFTと、保持容量とを有し、 前記TFTのソース端子とドレイン端子とは、一方は、
前記第1の信号線に接続され、もう一方は、前記保持容
量の一方の電極に接続され、 前記第1の信号線は、前記第1のスイッチを介して前記
第2の信号線に接続され、 前記駆動回路の出力端子は、前記第2のスイッチを介し
て前記第1の信号線に接続され、 前記第2の信号線は、前記絶縁表面を有する基板の外部
に電気的に接続されている表示装置であって、 アナログバッファを有し、 前記第1の信号線は、前記アナログバッファを介して前
記第1のスイッチに接続されていることを特徴とする表
示装置。
1. A pixel and a first pixel are formed on a substrate having an insulating surface.
Signal line, a drive circuit that outputs a signal to the first signal line, a second signal line, a first switch, and a second switch, and the pixel includes a TFT and a holding circuit. A source terminal and a drain terminal of the TFT, one of
The first signal line is connected to the first signal line, the other is connected to one electrode of the storage capacitor, and the first signal line is connected to the second signal line via the first switch. An output terminal of the drive circuit is connected to the first signal line via the second switch, and the second signal line is electrically connected to the outside of the substrate having the insulating surface. A display device having an analog buffer, wherein the first signal line is connected to the first switch via the analog buffer.
【請求項2】絶縁表面を有する基板上に、複数の画素
と、複数の第1の信号線と、前記複数の第1の信号線に
信号を出力する駆動回路と、第2の信号線と、複数の第
1のスイッチと、複数の第2のスイッチとを有し、 前記複数の画素はそれぞれ、TFTと、保持容量とを有
し、 前記TFTのソース端子とドレイン端子とは、一方は、
前記複数の第1の信号線のうちの1本に接続され、もう
一方は、前記保持容量の一方の電極に接続され、 前記複数の第1の信号線はそれぞれ、前記複数の第1の
スイッチのうちいずれか異なる1つを介して、前記第2
の信号線に接続され、 前記駆動回路の複数の出力端子はそれぞれ、前記複数の
第2のスイッチのうちいずれか異なる1つを介して、前
記複数の第1の信号線のうちいずれか異なる1本に接続
され、 前記第2の信号線は、前記絶縁表面を有する基板の外部
に電気的に接続されている表示装置であって、 複数のアナログバッファを有し、 前記複数の第1の信号線はそれぞれ、前記複数のアナロ
グバッファのうちいずれか異なる1つを介して、前記複
数の第1のスイッチのうちいずれか異なる1つに接続さ
れていることを特徴とする表示装置。
2. A plurality of pixels, a plurality of first signal lines, a drive circuit for outputting a signal to the plurality of first signal lines, and a second signal line on a substrate having an insulating surface. , A plurality of first switches and a plurality of second switches, each of the plurality of pixels has a TFT and a storage capacitor, and one of a source terminal and a drain terminal of the TFT is ,
One of the plurality of first signal lines is connected, the other is connected to one electrode of the storage capacitor, and the plurality of first signal lines are respectively connected to the plurality of first switches. The second through any one of the
The plurality of output terminals of the drive circuit are respectively connected to different signal lines of the plurality of first switches through one different one of the plurality of second switches. A display device connected to a book, wherein the second signal line is electrically connected to the outside of the substrate having the insulating surface, and has a plurality of analog buffers. The display device is characterized in that each line is connected to a different one of the plurality of first switches via a different one of the plurality of analog buffers.
【請求項3】絶縁表面を有する基板上に、画素と、第1
の信号線と、前記第1の信号線に信号を出力する駆動回
路と、第2の信号線と、第1のスイッチと、第2のスイ
ッチとを有し、 前記画素は、TFTと、液晶素子と、保持容量とを有
し、 前記液晶素子は、第1の電極と、第2の電極と、前記第
1の電極と前記第2の電極の間に挟まれた液晶層とを有
し、 前記TFTのソース端子とドレイン端子とは、一方は、
前記第1の信号線に接続され、もう一方は、前記液晶素
子の第1の電極と前記保持容量の一方の電極とに接続さ
れ、 前記第1の信号線は、前記第1のスイッチを介して前記
第2の信号線に接続され、 前記駆動回路の出力端子は、前記第2のスイッチを介し
て前記第1の信号線に接続され、 前記第2の信号線は、前記絶縁表面を有する基板の外部
に電気的に接続されている表示装置であって、 アナログバッファを有し、 前記第1の信号線は、前記アナログバッファを介して前
記第1のスイッチに接続されていることを特徴とする表
示装置。
3. A pixel and a first pixel on a substrate having an insulating surface.
Signal line, a drive circuit that outputs a signal to the first signal line, a second signal line, a first switch, and a second switch, and the pixel includes a TFT and a liquid crystal. An element and a storage capacitor, and the liquid crystal element has a first electrode, a second electrode, and a liquid crystal layer sandwiched between the first electrode and the second electrode. , One of the source terminal and the drain terminal of the TFT is
The other end is connected to the first signal line, the other end is connected to the first electrode of the liquid crystal element and one electrode of the storage capacitor, and the first signal line is connected to the first switch via the first switch. Connected to the second signal line, the output terminal of the drive circuit is connected to the first signal line via the second switch, and the second signal line has the insulating surface. A display device electrically connected to the outside of a substrate, comprising: an analog buffer, wherein the first signal line is connected to the first switch via the analog buffer. And display device.
【請求項4】絶縁表面を有する基板上に、複数の画素
と、複数の第1の信号線と、前記複数の第1の信号線に
信号を出力する駆動回路と、第2の信号線と、複数の第
1のスイッチと、複数の第2のスイッチとを有し、 前記複数の画素はそれぞれ、TFTと、液晶素子と、保
持容量とを有し、 前記液晶素子は、第1の電極と、第2の電極と、前記第
1の電極と前記第2の電極の間に挟まれた液晶層とを有
し、 前記TFTのソース端子とドレイン端子とは、一方は、
前記複数の第1の信号線のうちの1本に接続され、もう
一方は、前記液晶素子の第1の電極と前記保持容量の一
方の電極とに接続され、 前記複数の第1の信号線はそれぞれ、前記複数の第1の
スイッチのうちいずれか異なる1つを介して、前記第2
の信号線に接続され、 前記駆動回路の複数の出力端子はそれぞれ、前記複数の
第2のスイッチのうちいずれか異なる1つを介して、前
記複数の第1の信号線のうちいずれか異なる1本に接続
され、 前記第2の信号線は、前記絶縁表面を有する基板の外部
に電気的に接続されている表示装置であって、 複数のアナログバッファを有し、 前記複数の第1の信号線はそれぞれ、前記複数のアナロ
グバッファのうちいずれか異なる1つを介して、前記複
数の第1のスイッチのうちいずれか異なる1つに接続さ
れていることを特徴とする表示装置。
4. A plurality of pixels, a plurality of first signal lines, a drive circuit for outputting a signal to the plurality of first signal lines, and a second signal line on a substrate having an insulating surface. A plurality of first switches and a plurality of second switches, each of the plurality of pixels has a TFT, a liquid crystal element, and a storage capacitor, and the liquid crystal element has a first electrode. And a second electrode and a liquid crystal layer sandwiched between the first electrode and the second electrode, and one of the source terminal and the drain terminal of the TFT is
One of the plurality of first signal lines is connected, the other is connected to the first electrode of the liquid crystal element and one electrode of the storage capacitor, and the plurality of first signal lines is connected. Respectively through the different one of the plurality of first switches, the second switch
The plurality of output terminals of the drive circuit are respectively connected to different signal lines of the plurality of first switches through one different one of the plurality of second switches. A display device connected to a book, wherein the second signal line is electrically connected to the outside of the substrate having the insulating surface, the display device having a plurality of analog buffers, and the plurality of first signals. The display device is characterized in that each line is connected to a different one of the plurality of first switches via a different one of the plurality of analog buffers.
【請求項5】請求項1乃至請求項4のいずれか一項にお
いて、 前記表示装置を用いることを特徴とする電子機器。
5. The electronic device according to claim 1, wherein the display device is used.
【請求項6】絶縁表面を有する基板上に、画素と、第1
の信号線と、前記第1の信号線に信号を入力する駆動回
路と、第2の信号線と、第1のスイッチとを有し、 前記画素は、TFTと、第1の電極と第2の電極とを有
する保持容量とを有し、 前記TFTのソース端子またはドレイン端子は、一方は
前記第1の信号線に接続され、もう一方は、前記保持容
量の第1の電極に接続された表示装置の検査方法であっ
て、 アナログバッファを有し、 前記TFTをオン状態にし、前記駆動回路より第1の電
位を前記第1の信号線に入力し、前記保持容量に電荷を
保持する手順と、 前記第1の信号線と前記駆動回路の接続を切り、前記第
1の信号線の電位を、前記アナログバッファと、前記第
1のスイッチとを介して、前記第2の信号線に出力する
手順とを有することを特徴する表示装置の検査方法。
6. A pixel and a first pixel are provided on a substrate having an insulating surface.
Signal line, a drive circuit for inputting a signal to the first signal line, a second signal line, and a first switch, and the pixel includes a TFT, a first electrode, and a second electrode. And a storage capacitor having an electrode, one of a source terminal and a drain terminal of the TFT is connected to the first signal line, and the other is connected to a first electrode of the storage capacitor. A method for inspecting a display device, comprising an analog buffer, turning on the TFT, inputting a first potential from the drive circuit to the first signal line, and holding a charge in the storage capacitor. And disconnecting the connection between the first signal line and the drive circuit, and outputting the potential of the first signal line to the second signal line via the analog buffer and the first switch. A method of inspecting a display device, comprising:
【請求項7】絶縁表面を有する基板上に、画素と、第1
の信号線と、駆動回路と、第2の信号線と、第1のスイ
ッチとを有し、 前記画素は、TFTと、第1の電極と第2の電極とを有
する保持容量とを有し、 前記TFTのソース端子またはドレイン端子は、一方は
前記第1の信号線に接続され、もう一方は、前記保持容
量の第1の電極に接続された表示装置の検査方法であっ
て、 アナログバッファと、前記絶縁表面を有する基板の外部
に設けられた検出回路とを有し、 前記TFTをオン状態にし、前記駆動回路より第1の電
位を前記第1の信号線に入力し、前記保持容量に電荷を
保持する手順と、 前記TFTをオフ状態にし、前記第1の信号線を、前記
第1の電位とは異なる第2の電位とする手順と、 前記第2の電位を、前記アナログバッファと前記第1の
スイッチとを介して、前記第2の信号線に出力する手順
と、 前記第2の信号線に入力された電位と第3の電位の差
を、前記検出回路において増幅し、第1の電圧とする手
順と、 前記第1の信号線と前記駆動回路の接続を切り、前記T
FTをオンの状態にし、前記第1の信号線の電位を、前
記アナログバッファと前記第1のスイッチとを介して、
前記第2の信号線に出力する手順と、 前記第2の信号線に入力された電位と前記第3の電位の
差を、前記検出回路において増幅し、第2の電圧とする
手順と、 前記第1の電圧と前記第2の電圧とを比較する手順とを
有することを特徴とする表示装置の検査方法。
7. A pixel and a first pixel are provided on a substrate having an insulating surface.
Signal line, a drive circuit, a second signal line, and a first switch, and the pixel has a TFT and a storage capacitor having a first electrode and a second electrode. A source terminal or drain terminal of the TFT, one of which is connected to the first signal line and the other of which is connected to the first electrode of the storage capacitor. And a detection circuit provided outside the substrate having the insulating surface, turning on the TFT, inputting a first potential from the drive circuit to the first signal line, and holding the storage capacitor. To hold electric charge, to turn off the TFT and to set the first signal line to a second potential different from the first potential, and to set the second potential to the analog buffer. And the second switch via the first switch. A step of outputting to a line, a step of amplifying a difference between a potential input to the second signal line and a third potential in the detection circuit to obtain a first voltage, and a step of The drive circuit is disconnected and the T
The FT is turned on, and the potential of the first signal line is changed via the analog buffer and the first switch.
A step of outputting to the second signal line; a step of amplifying a difference between the potential input to the second signal line and the third potential in the detection circuit to obtain a second voltage; A method of inspecting a display device, comprising: a step of comparing a first voltage with the second voltage.
【請求項8】絶縁表面を有する基板上に、画素と、第1
の信号線と、駆動回路と、第2の信号線と、第1のスイ
ッチとを有し、 前記画素は、TFTと、第1の電極と第2の電極とを有
する保持容量とを有し、 前記TFTのソース端子またはドレイン端子は、一方は
前記第1の信号線に接続され、もう一方は、前記保持容
量の第1の電極に接続された表示装置の検査方法であっ
て、 アナログバッファと、前記絶縁表面を有する基板の外部
に設けられた検出回路と、メモリとを有し、 前記TFTをオン状態にし、前記駆動回路より第1の電
位を前記第1の信号線に入力し、前記保持容量に電荷を
保持する手順と、 前記TFTをオフ状態にし、前記第1の信号線を、前記
第1の電位とは異なる第2の電位とする手順と、 前記第2の電位を、前記アナログバッファと前記第1の
スイッチとを介して、前記第2の信号線に出力する手順
と、 前記第2の信号線に入力された電位と第3の電位の差
を、前記検出回路において増幅し、第1の電圧とする手
順と、 前記第1の電圧をメモリに記憶する手順と、 前記第1の信号線と前記駆動回路の接続を切り、前記T
FTをオンの状態にし、前記第1の信号線の電位を、前
記アナログバッファと前記第1のスイッチとを介して、
前記第2の信号線に出力する手順と、 前記第2の信号線に入力された電位と前記第3の電位の
差を、前記検出回路において増幅し、第2の電圧とする
手順と、 前記メモリに記憶された第1の電圧と前記第2の電圧と
を比較する手順とを有することを特徴とする表示装置の
検査方法。
8. A pixel and a first pixel on a substrate having an insulating surface.
Signal line, a drive circuit, a second signal line, and a first switch, and the pixel has a TFT and a storage capacitor having a first electrode and a second electrode. A source terminal or a drain terminal of the TFT, one of which is connected to the first signal line and the other of which is connected to the first electrode of the storage capacitor. A detection circuit provided outside the substrate having the insulating surface, and a memory, turning on the TFT, and inputting a first potential from the drive circuit to the first signal line, A step of holding charges in the storage capacitor; a step of turning off the TFT to set the first signal line to a second potential different from the first potential; and a step of setting the second potential to Through the analog buffer and the first switch, A step of outputting to a second signal line; a step of amplifying a difference between a potential input to the second signal line and a third potential in the detection circuit to obtain a first voltage; Of storing the voltage in the memory, and disconnecting the connection between the first signal line and the drive circuit,
The FT is turned on, and the potential of the first signal line is changed via the analog buffer and the first switch.
A step of outputting to the second signal line; a step of amplifying a difference between the potential input to the second signal line and the third potential in the detection circuit to obtain a second voltage; A method of inspecting a display device, comprising a step of comparing a first voltage stored in a memory with the second voltage.
【請求項9】絶縁表面を有する基板上に、画素と、第1
の信号線と、第1の駆動回路と、第2の信号線と、第1
のスイッチと、第2の駆動回路とを有し、 前記画素は、TFTと、第1の電極と第2の電極とを有
する保持容量とを有し、 前記TFTのソース端子またはドレイン端子は、一方は
前記第1の信号線に接続され、もう一方は、前記保持容
量の第1の電極に接続された表示装置の検査方法であっ
て、 アナログバッファと、前記絶縁表面を有する基板の外部
に設けられた検出回路とを有し、 前記TFTをオン状態にし、前記第1の駆動回路より第
1の電位を前記第1の信号線に入力し、前記保持容量に
電荷を保持する手順と、 前記TFTをオフ状態にし、前記第1の信号線を、前記
第1の電位とは異なる第2の電位とする手順と、 前記第2の電位を、前記アナログバッファと、前記第2
の駆動回路によってオン・オフが切り替えられる前記第
1のスイッチとを介して、前記第2の信号線に出力する
手順と、 前記第2の信号線に入力された電位と第3の電位の差
を、前記検出回路において増幅し、第1の電圧とする手
順と、 前記第1の信号線と前記第1の駆動回路の接続を切り、
前記TFTをオンの状態にし、前記第1の信号線の電位
を、前記アナログバッファと、前記第2の駆動回路によ
ってオン・オフが切り替えられる前記第1のスイッチと
を介して、前記第2の信号線に出力する手順と、 前記第2の信号線に入力された電位と前記第3の電位の
差を、前記検出回路において増幅し、第2の電圧とする
手順と、 前記第1の電圧と前記第2の電圧とを比較する手順とを
有することを特徴とする表示装置の検査方法。
9. A pixel and a first pixel are provided on a substrate having an insulating surface.
Signal line, a first drive circuit, a second signal line, and
And a second drive circuit, the pixel has a TFT and a storage capacitor having a first electrode and a second electrode, and the source terminal or the drain terminal of the TFT is A method for inspecting a display device, one of which is connected to the first signal line and the other of which is connected to the first electrode of the storage capacitor, wherein an analog buffer and an external surface of the substrate having the insulating surface are provided. A detection circuit provided, turning on the TFT, inputting a first potential from the first driving circuit to the first signal line, and holding electric charge in the storage capacitor; Turning off the TFT and setting the first signal line to a second potential different from the first potential; and setting the second potential to the analog buffer and the second potential.
And a difference between a potential input to the second signal line and a third potential, the procedure of outputting to the second signal line via the first switch that is switched on / off by the drive circuit of Is amplified in the detection circuit to obtain a first voltage, and the connection between the first signal line and the first drive circuit is cut off,
The TFT is turned on, and the potential of the first signal line is set to the second via the analog buffer and the first switch that is turned on / off by the second drive circuit. A step of outputting to a signal line; a step of amplifying the difference between the potential input to the second signal line and the third potential in the detection circuit to obtain a second voltage; and the first voltage And a procedure of comparing the second voltage with the second voltage.
【請求項10】絶縁表面を有する基板上に、画素と、第
1の信号線と、第1の駆動回路と、第2の信号線と、第
1のスイッチと、第2の駆動回路とを有し、 前記画素は、TFTと、第1の電極と第2の電極とを有
する保持容量とを有し、 前記TFTのソース端子またはドレイン端子は、一方は
前記第1の信号線に接続され、もう一方は、前記保持容
量の第1の電極に接続された表示装置の検査方法であっ
て、 アナログバッファと、前記絶縁表面を有する基板の外部
に設けられた検出回路と、メモリとを有し、 前記TFTをオン状態にし、前記第1の駆動回路より第
1の電位を前記第1の信号線に入力し、前記保持容量に
電荷を保持する手順と、 前記TFTをオフ状態にし、前記第1の信号線を、前記
第1の電位とは異なる第2の電位とする手順と、 前記第2の電位を、前記アナログバッファと、前記第2
の駆動回路によってオン・オフが切り替えられる前記第
1のスイッチとを介して、前記第2の信号線に出力する
手順と、 前記第2の信号線に入力された電位と第3の電位の差
を、前記検出回路において増幅し、第1の電圧とする手
順と、 前記第1の電圧をメモリに記憶する手順と、 前記第1の信号線と前記第1の駆動回路の接続を切り、
前記TFTをオンの状態にし、前記第1の信号線の電位
を、前記アナログバッファと、前記第2の駆動回路によ
ってオン・オフが切り替えられる前記第1のスイッチと
を介して、前記第2の信号線に出力する手順と、 前記第2の信号線に入力された電位と前記第3の電位の
差を、前記検出回路において増幅し、第2の電圧とする
手順と、 前記メモリに記憶された第1の電圧と前記第2の電圧と
を比較する手順とを有することを特徴とする表示装置の
検査方法。
10. A pixel, a first signal line, a first drive circuit, a second signal line, a first switch, and a second drive circuit are formed on a substrate having an insulating surface. The pixel has a TFT and a storage capacitor having a first electrode and a second electrode, and one of a source terminal and a drain terminal of the TFT is connected to the first signal line. The other is a method for inspecting a display device connected to the first electrode of the storage capacitor, which includes an analog buffer, a detection circuit provided outside the substrate having the insulating surface, and a memory. Then, turning on the TFT, inputting a first potential from the first driving circuit to the first signal line, and holding electric charge in the storage capacitor; and turning off the TFT, The first signal line has a second potential different from the first potential. And procedures, the second potential, and the analog buffer, the second
And a difference between a potential input to the second signal line and a third potential, the procedure of outputting to the second signal line via the first switch that is switched on / off by the drive circuit of Is amplified in the detection circuit to obtain a first voltage, a procedure of storing the first voltage in a memory, disconnection of the first signal line and the first drive circuit,
The TFT is turned on, and the potential of the first signal line is set to the second via the analog buffer and the first switch that is turned on / off by the second drive circuit. A step of outputting to a signal line; a step of amplifying a difference between the potential input to the second signal line and the third potential in the detection circuit to obtain a second voltage; And a procedure for comparing the first voltage with the second voltage.
【請求項11】絶縁表面を有する基板上に、画素と、第
1の信号線と、駆動回路と、第2の信号線と、第1のス
イッチとを有し、 前記画素は、TFTと、第1の電極と第2の電極とを有
する保持容量とを有し、 前記TFTのソース端子またはドレイン端子は、一方は
前記第1の信号線に接続され、もう一方は、前記保持容
量の第1の電極に接続された表示装置の検査方法であっ
て、 アナログバッファと、前記絶縁表面を有する基板の外部
に設けられた検出回路とを有し、 前記TFTをオン状態にし、前記駆動回路より第1の電
位を前記第1の信号線に入力し、前記保持容量に電荷を
保持する手順と、 前記TFTをオフ状態にし、前記第1の信号線を、前記
第1の電位とは異なる第2の電位とする手順と、 前記第2の電位を、前記アナログバッファと、前記駆動
回路が有するシフトレジスタによってオン・オフが切り
替えられる前記第1のスイッチとを介して、前記第2の
信号線に出力する手順と、 前記第2の信号線に入力された電位と第3の電位の差
を、前記検出回路において増幅し、第1の電圧とする手
順と、 前記第1の信号線と前記駆動回路の接続を切り、前記T
FTをオンの状態にし、前記第1の信号線の電位を、前
記アナログバッファと、前記駆動回路が有するシフトレ
ジスタによってオン・オフが切り替えられる前記第1の
スイッチとを介して、前記第2の信号線に出力する手順
と、 前記第2の信号線に入力された電位と前記第3の電位の
差を、前記検出回路において増幅し、第2の電圧とする
手順と、 前記第1の電圧と前記第2の電圧とを比較する手順とを
有することを特徴とする表示装置の検査方法。
11. A pixel, a first signal line, a driving circuit, a second signal line, and a first switch are provided over a substrate having an insulating surface, and the pixel includes a TFT. A storage capacitor having a first electrode and a second electrode, and one of a source terminal and a drain terminal of the TFT is connected to the first signal line, and the other is connected to the storage capacitor of the storage capacitor. 1. A method for inspecting a display device connected to one electrode, comprising: an analog buffer; and a detection circuit provided outside the substrate having the insulating surface, turning on the TFT, A procedure of inputting a first potential to the first signal line to hold an electric charge in the storage capacitor, turning off the TFT and setting the first signal line to a first potential different from the first potential. And a step of setting the second potential to the analog And a potential input to the second signal line via a buffer and a first switch that is turned on / off by a shift register included in the drive circuit, and a potential input to the second signal line. And a third potential difference are amplified in the detection circuit to obtain a first voltage, and the connection between the first signal line and the drive circuit is cut off, and the T
The FT is turned on, and the potential of the first signal line is set to the second via the analog buffer and the first switch that is turned on / off by the shift register included in the drive circuit. A step of outputting to a signal line; a step of amplifying the difference between the potential input to the second signal line and the third potential in the detection circuit to obtain a second voltage; and the first voltage And a procedure of comparing the second voltage with the second voltage.
【請求項12】絶縁表面を有する基板上に、画素と、第
1の信号線と、駆動回路と、第2の信号線と、第1のス
イッチとを有し、 前記画素は、TFTと、第1の電極と第2の電極とを有
する保持容量とを有し、 前記TFTのソース端子またはドレイン端子は、一方は
前記第1の信号線に接続され、もう一方は、前記保持容
量の第1の電極に接続された表示装置の検査方法であっ
て、 アナログバッファと、前記絶縁表面を有する基板の外部
に設けられた検出回路と、メモリとを有し、 前記TFTをオン状態にし、前記駆動回路より第1の電
位を前記第1の信号線に入力し、前記保持容量に電荷を
保持する手順と、 前記TFTをオフ状態にし、前記第1の信号線を、前記
第1の電位とは異なる第2の電位とする手順と、 前記第2の電位を、前記アナログバッファと、前記駆動
回路が有するシフトレジスタによってオン・オフが切り
替えられる前記第1のスイッチとを介して、前記第2の
信号線に出力する手順と、 前記第2の信号線に入力された電位と第3の電位の差
を、前記検出回路において増幅し、第1の電圧とする手
順と、 前記第1の電圧をメモリに記憶する手順と、 前記第1の信号線と前記駆動回路の接続を切り、前記T
FTをオンの状態にし、前記第1の信号線の電位を、前
記アナログバッファと、前記駆動回路が有するシフトレ
ジスタによってオン・オフが切り替えられる前記第1の
スイッチとを介して、前記第2の信号線に出力する手順
と、 前記第2の信号線に入力された電位と前記第3の電位の
差を、前記検出回路において増幅し、第2の電圧とする
手順と、 前記メモリに記憶された第1の電圧と前記第2の電圧と
を比較する手順とを有することを特徴とする表示装置の
検査方法。
12. A pixel, a first signal line, a driving circuit, a second signal line, and a first switch are provided over a substrate having an insulating surface, and the pixel has a TFT. A storage capacitor having a first electrode and a second electrode, and one of a source terminal and a drain terminal of the TFT is connected to the first signal line, and the other is connected to the storage capacitor of the storage capacitor. 1. A method for inspecting a display device connected to one electrode, comprising: an analog buffer, a detection circuit provided outside the substrate having the insulating surface, and a memory, and turning on the TFT. A procedure of inputting a first potential to the first signal line from a driver circuit and holding charge in the storage capacitor; turning off the TFT; and setting the first signal line to the first potential. Is a different second potential, and the second potential is The procedure of outputting to the second signal line through the analog buffer and the first switch which is turned on / off by the shift register included in the driving circuit; and the procedure of inputting to the second signal line. A step of amplifying a difference between the potential and the third potential in the detection circuit to obtain a first voltage; a step of storing the first voltage in a memory; a step of storing the first signal line and the drive circuit. Disconnect the connection
The FT is turned on, and the potential of the first signal line is set to the second via the analog buffer and the first switch that is turned on / off by the shift register included in the drive circuit. A step of outputting to a signal line; a step of amplifying a difference between the potential input to the second signal line and the third potential in the detection circuit to obtain a second voltage; And a procedure for comparing the first voltage with the second voltage.
【請求項13】請求項7乃至請求項12のいずれか一項
において、 前記第1の電圧と前記第2の電圧とを比較する手順で
は、前記第1の電圧と前記第2の電圧の差分を計算する
ことを特徴とする表示装置の検査方法。
13. The method according to claim 7, wherein in the procedure of comparing the first voltage and the second voltage, the difference between the first voltage and the second voltage is set. A method for inspecting a display device, which comprises:
【請求項14】請求項7乃至請求項13のいずれか一項
において、 前記第3の電位と前記第2の電極の電位が等しいことを
特徴とする表示装置の検査方法。
14. The method of inspecting a display device according to claim 7, wherein the third potential and the second electrode have the same potential.
【請求項15】請求項6乃至請求項14のいずれか一項
において、 前記検査方法を用いることを特徴とする電子機器。
15. The electronic device according to claim 6, wherein the inspection method is used.
JP2001308143A 2001-10-04 2001-10-04 Display device and its inspection method Withdrawn JP2003114658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001308143A JP2003114658A (en) 2001-10-04 2001-10-04 Display device and its inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001308143A JP2003114658A (en) 2001-10-04 2001-10-04 Display device and its inspection method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007112526A Division JP2007233406A (en) 2007-04-23 2007-04-23 Display device

Publications (2)

Publication Number Publication Date
JP2003114658A true JP2003114658A (en) 2003-04-18
JP2003114658A5 JP2003114658A5 (en) 2005-06-09

Family

ID=19127491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001308143A Withdrawn JP2003114658A (en) 2001-10-04 2001-10-04 Display device and its inspection method

Country Status (1)

Country Link
JP (1) JP2003114658A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199054A (en) * 2002-12-06 2004-07-15 Semiconductor Energy Lab Co Ltd Image display device and inspection method therefor
JP2007192959A (en) * 2006-01-18 2007-08-02 Sony Corp Display apparatus
CN100486395C (en) * 2005-09-27 2009-05-06 中华映管股份有限公司 Method for applying pixel circuit of active organic light emitting diode array
US7839372B2 (en) 2004-08-10 2010-11-23 Seiko Epson Corporation Electrooptic apparatus substrate and examining method therefor and electrooptic apparatus and electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004199054A (en) * 2002-12-06 2004-07-15 Semiconductor Energy Lab Co Ltd Image display device and inspection method therefor
US7839372B2 (en) 2004-08-10 2010-11-23 Seiko Epson Corporation Electrooptic apparatus substrate and examining method therefor and electrooptic apparatus and electronic equipment
CN100486395C (en) * 2005-09-27 2009-05-06 中华映管股份有限公司 Method for applying pixel circuit of active organic light emitting diode array
JP2007192959A (en) * 2006-01-18 2007-08-02 Sony Corp Display apparatus

Similar Documents

Publication Publication Date Title
US7009418B2 (en) Inspecting method, semiconductor device, and display apparatus
KR100516238B1 (en) Display device
US7746308B2 (en) Liquid crystal display and portable terminal having the same
US6232948B1 (en) Liquid crystal display driving circuit with low power consumption and precise voltage output
US8217923B2 (en) Data driver for display device, test method and probe card for data driver
KR100519468B1 (en) Flat-panel display device
US7525334B2 (en) Liquid-crystal display device, defective pixel examination method, defective pixel examination program, and storage medium
US8378945B2 (en) Liquid crystal display device
JP3086936B2 (en) Light valve device
WO2003094141A1 (en) Liquid crystal display device, drive method thereof, and mobile terminal
JP2012050147A (en) Semiconductor device
JP2001330639A (en) Array substrate inspecting method
US8605025B2 (en) Liquid crystal display device with decreased power consumption
KR100845159B1 (en) Electro-optical device substrate and method for inspecting the substrate, electro-optical device including the substrate and electronic device including the device
JP3424302B2 (en) Liquid crystal display
JP2003216126A (en) Driving circuit, electrode board and plane display device
JP2003114658A (en) Display device and its inspection method
KR101024621B1 (en) Flat display device and test method of flat display device
JP2728748B2 (en) Image display device and inspection method thereof
JP4239299B2 (en) Active matrix type liquid crystal display device
JP2004536347A5 (en)
US7898516B2 (en) Liquid crystal display device and mobile terminal
JP2007233406A (en) Display device
JP2006163222A (en) Electro-optical device and electronic apparatus
JP2001100177A (en) Display drive

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070418

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070514