JP2003100955A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing methodInfo
- Publication number
- JP2003100955A JP2003100955A JP2002211048A JP2002211048A JP2003100955A JP 2003100955 A JP2003100955 A JP 2003100955A JP 2002211048 A JP2002211048 A JP 2002211048A JP 2002211048 A JP2002211048 A JP 2002211048A JP 2003100955 A JP2003100955 A JP 2003100955A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- terminal
- conductive foil
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 163
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 229920005989 resin Polymers 0.000 claims abstract description 97
- 239000011347 resin Substances 0.000 claims abstract description 97
- 239000011888 foil Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 47
- 238000007789 sealing Methods 0.000 claims description 38
- 239000008393 encapsulating agent Substances 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 238000002347 injection Methods 0.000 claims description 21
- 239000007924 injection Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 229910001111 Fine metal Inorganic materials 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 34
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000001721 transfer moulding Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、樹脂封止体の裏面からリードの一部
を露出させ、前記リードを端子として利用する半導体装
置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device in which a part of a lead is exposed from the back surface of a resin encapsulant and the lead is used as a terminal and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、ＭＤやＣＤ等の携帯機器では、Ｉ
Ｃの微細化による高集積化、能力向上、低消費電力等が
要求されている。そして、半導体装置の形状を半導体素
子（チップ）に極力近づけることにより小型化を図り、
いわゆるチップサイズパッケージ構造の半導体装置が提
案されている。例えば、裏面電極型の半導体装置につい
て、特開２０００−１１４４４９号公報に開示されてい
る。2. Description of the Related Art Recently, in portable devices such as MD and CD, I
High integration, performance improvement, low power consumption, etc. due to the miniaturization of C are required. Then, the shape of the semiconductor device is made as close as possible to the semiconductor element (chip) to achieve miniaturization,
A semiconductor device having a so-called chip size package structure has been proposed. For example, a back electrode type semiconductor device is disclosed in Japanese Patent Application Laid-Open No. 2000-114449.
【０００３】図１７に示したように、従来の半導体装置
では、リードフレーム２上に絶縁性接着剤１１を用いて
半導体チップ１２を固定し、更に、半導体チップ１２と
リードフレーム２とをワイヤ１３で接続する。そして、
全体を樹脂１４で封止し、リードフレーム２の第１の凸
部３をパッケージ裏面４ａに露出して半田ボール1を取
付けると共に、第２の凸部６もパッケージ裏面４ａに露
出した状態の半導体装置が示されている。As shown in FIG. 17, in the conventional semiconductor device, the semiconductor chip 12 is fixed on the lead frame 2 with the insulating adhesive 11, and the semiconductor chip 12 and the lead frame 2 are connected by the wire 13. Connect with. And
The entire semiconductor is sealed with resin 14, the first convex portion 3 of the lead frame 2 is exposed to the package back surface 4a and the solder ball 1 is attached, and the second convex portion 6 is also exposed to the package back surface 4a. The device is shown.
【０００４】特に、リードフレーム２の片面にハーフエ
ッチ８を施し、１本のリード（内部リード）に対して２
つの凸部を設けている。第１の凸部３は、リード先端側
に設けられ、第２の凸部６は、パッケージ裏面外周部４
ｂに設けられている。又、リード先端側の第１の凸部３
には半田ボール１を取付け、ＢＧＡ（Ｂａｌｌ Ｇｒｉ
ｄ Ａｒｒａｙ）型樹脂封止半導体装置を形成してい
る。In particular, one side of the lead frame 2 is half-etched 8 so that one lead (internal lead) is divided into two.
It has two protrusions. The first convex portion 3 is provided on the lead tip side, and the second convex portion 6 is the package back surface outer peripheral portion 4
It is provided in b. In addition, the first convex portion 3 on the lead tip side
Solder ball 1 is attached to the BGA (Ball Gri
d Array) type resin-encapsulated semiconductor device is formed.
【０００５】この半導体装置の組立工程（ボンディング
工程）においては、パッケージ裏面外周部４ｂの第２の
凸部６をボンディング部７の裏面に配置することで、単
純な構造（平坦）のヒータープレートを用いることがで
きる。そのことで、ボンディング部裏面４ａとヒーター
プレート（図示せず）の間に隙間ができることがなくな
り、安定したボンディング特性が得られる。In the assembly process (bonding process) of this semiconductor device, the heater plate having a simple structure (flat) is arranged by arranging the second convex portion 6 of the package back surface outer peripheral portion 4b on the back surface of the bonding portion 7. Can be used. As a result, no gap is formed between the back surface 4a of the bonding portion and the heater plate (not shown), and stable bonding characteristics can be obtained.
【０００６】図１８に、樹脂封止型半導体装置の端子面
を示している。リード先端部の第１の凸部（ランド）３
に半田ボール１を付けない場合は、ＬＧＡ（Ｌａｎｄ
Ｇｒｉｄ Ａｌｌｅｙ）型樹脂封止型半導体装置とな
り、実装基板の設計によっては、パッケージ裏面外周部
４ｂにある第２の凸部６を電極端子として用い、ＱＦＮ
（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ Ｐａｃｋａ
ｇｅ）やＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ
−ｌｅａｄ Ｐａｃｋａｇｅ）と同様に扱うことのでき
る樹脂封止型半導体装置とすることができる。FIG. 18 shows a terminal surface of a resin-sealed semiconductor device. First convex portion (land) 3 at the tip of the lead
If solder ball 1 is not attached to LGA (Land
In this case, depending on the design of the mounting substrate, the second convex portion 6 on the outer peripheral portion 4b of the package back surface is used as an electrode terminal, and the QFN
(Quad Flat Non-lead Packa
ge) and SON (Small Outline Non)
It is possible to provide a resin-encapsulated semiconductor device that can be handled in the same manner as a (lead package).
【０００７】[0007]
【発明が解決しようとする課題】上記したように、従来
の半導体装置では、特に、ＬＧＡ型樹脂封止型半導体装
置として扱う場合、半導体装置裏面はフラットとなりパ
ッケージ裏面の電極端子３、６の表面のみで外部端子と
実装することとなる。As described above, in the conventional semiconductor device, particularly when treated as an LGA type resin-sealed semiconductor device, the back surface of the semiconductor device becomes flat and the surface of the electrode terminals 3, 6 on the back surface of the package. It will be mounted with the external terminal only.
【０００８】しかし、このとき、パッケージ裏面４ａ、
４ｂと電極端子３、６の表面とは同一平面に形成されて
いるため、スタンドオフが確保されないため、実装時に
パッケージ裏面４ａ、４ｂと実装基板との間に異物を挟
んでしまうと実装不良を起こしてしまうという課題があ
った。However, at this time, the package back surface 4a,
4b and the surfaces of the electrode terminals 3 and 6 are formed on the same plane, so that the standoff is not ensured. Therefore, if a foreign matter is sandwiched between the package back surfaces 4a and 4b and the mounting substrate during mounting, mounting failure may occur. There was a problem of causing it.
【０００９】更に、上述した半導体装置では、パッケー
ジ裏面の電極端子３、６の表面のみで半田を介して実装
基板と実装するため、半田フィレットが少なく実装強度
が弱いという課題があった。Further, in the above-described semiconductor device, since the surface of the electrode terminals 3 and 6 on the back surface of the package is mounted on the mounting substrate via the solder, there is a problem that the solder fillet is small and the mounting strength is weak.
【００１０】[0010]
【課題を解決するための手段】本発明は、上記した従来
の問題に鑑みてなされたもので、本発明である半導体装
置では、同一のリードフレームから成るアイランドおよ
びリードと、前記アイランド上に固着された半導体素子
と、前記リードと前記半導体素子とを電気的に接続する
金属細線と、前記アイランドおよびリードを一体に被覆
する樹脂封止体とを有し、前記樹脂封止体の裏面から前
記リードの一部を露出させ端子とすることを特徴とす
る。The present invention has been made in view of the above-mentioned conventional problems. In the semiconductor device of the present invention, an island and a lead made of the same lead frame and the island are fixed to the island. A semiconductor element, a thin metal wire that electrically connects the lead and the semiconductor element, and a resin encapsulant that integrally covers the island and the lead. It is characterized in that a part of the lead is exposed and used as a terminal.
【００１１】本発明の半導体装置は、好適には、前記ア
イランドと前記リードとは分離し、前記リードの可動領
域は前記樹脂封止体の裏面に対して角度を有して前記樹
脂封止体に食い込んでいることを特徴とする。そのこと
により、前記リードと前記樹脂封止体とがかみ合うこと
でアンカー効果を発揮し、樹脂封止体の剥離を防止する
ことができる。In the semiconductor device of the present invention, preferably, the island and the lead are separated, and the movable region of the lead has an angle with respect to the back surface of the resin sealing body. It is characterized by cutting into. As a result, the lead and the resin encapsulant are engaged with each other, so that an anchor effect is exerted and peeling of the resin encapsulant can be prevented.
【００１２】更に、本発明の半導体装置は、好適には、
前記金属細線は、前記リードの固定された領域にワイヤ
ーボンディングされていることを特徴とする。そのこと
により、前記金属細線のワイヤーボンディング部が可動
することが無くなるので、前記金属細線のワイヤーボン
ディング部が破壊したり、剥離することがない。Further, the semiconductor device of the present invention is preferably
The thin metal wire is wire-bonded to a region where the lead is fixed. As a result, the wire bonding portion of the thin metal wire does not move, so that the wire bonding portion of the thin metal wire does not break or peel off.
【００１３】また、本発明である半導体装置では、支持
基板と、前記支持基板と貼り合わされた絶縁シートと、
前記絶縁シートの開口部を覆うように片側が固定された
導電箔と、前記支持基板上に固着された半導体素子と、
前記導電箔と前記半導体素子とを電気的に接続する金属
細線と、前記支持基板および前記絶縁シートを被覆する
樹脂封止体とを有し、前記樹脂封止体の裏面から前記導
電箔の一部を露出させ端子とすることを特徴とする。Further, in the semiconductor device of the present invention, a supporting substrate, an insulating sheet bonded to the supporting substrate,
A conductive foil fixed on one side so as to cover the opening of the insulating sheet, and a semiconductor element fixed on the support substrate,
A metal thin wire that electrically connects the conductive foil and the semiconductor element, and a resin sealing body that covers the support substrate and the insulating sheet, and one of the conductive foil is provided from the back surface of the resin sealing body. It is characterized in that the portion is exposed and used as a terminal.
【００１４】本発明の半導体装置は、好適には、前記導
電箔は前記絶縁シートの開口部を介して露出し、前記導
電箔の可動領域は前記樹脂封止体の裏面に対して角度を
有して前記樹脂封止体に食い込んでいることを特徴とす
る。そのことにより、前記導電箔と前記樹脂封止体とが
かみ合うことでアンカー効果を発揮し、樹脂封止体の剥
離を防止することができる。In the semiconductor device of the present invention, preferably, the conductive foil is exposed through the opening of the insulating sheet, and the movable area of the conductive foil has an angle with respect to the back surface of the resin sealing body. It is characterized in that it bites into the resin sealing body. As a result, the conductive foil and the resin encapsulant are engaged with each other, so that an anchor effect is exerted and peeling of the resin encapsulant can be prevented.
【００１５】更に、本発明の半導体装置は、好適には、
前記金属細線は、前記リードの固定された領域にワイヤ
ーボンディングされていることを特徴とする。そのこと
により、前記金属細線のワイヤーボンディング部が可動
することが無くなるので、前記金属細線のワイヤーボン
ディング部が破壊したり、剥離することがない。Furthermore, the semiconductor device of the present invention is preferably
The thin metal wire is wire-bonded to a region where the lead is fixed. As a result, the wire bonding portion of the thin metal wire does not move, so that the wire bonding portion of the thin metal wire does not break or peel off.
【００１６】上記した課題を解決するために、本発明の
半導体集積回路装置の製造方法では、アイランドおよび
リードから成る複数個の搭載部を有する極薄リードフレ
ームを準備する工程と、前記アイランドに半導体素子を
固着する工程と、前記半導体素子と前記リードフレーム
に形成されたリードとを金属細線により電気的に接続す
る工程と、絶縁フィルムを介して前記リードフレームと
端子形成用の穴付きフレームとを貼り合わせる工程と、
前記リードフレーム上に樹脂封止体を形成すると同時
に、前記樹脂封止体形成時の樹脂注入圧力により前記リ
ードの一部を前記穴付きフレームから押し出し端子を形
成する工程と、前記絶縁フィルムの前記端子に位置する
部分を除去する工程とを具備することを特徴とする。In order to solve the above-mentioned problems, in the method of manufacturing a semiconductor integrated circuit device of the present invention, a step of preparing an ultrathin lead frame having a plurality of mounting portions composed of an island and leads, and a semiconductor on the island. A step of fixing the element, a step of electrically connecting the semiconductor element and the lead formed on the lead frame with a thin metal wire, and a lead frame and a frame with holes for forming terminals through an insulating film. The process of laminating
Forming a resin encapsulant on the lead frame and forming a terminal by extruding a part of the lead from the holed frame by resin injection pressure at the time of forming the resin encapsulant; And a step of removing a portion located at the terminal.
【００１７】更に、本発明の半導体装置の製造方法は、
好適には、前記絶縁フィルムを除去する工程は、前記穴
付きフレームをマスクとしてレーザーで除去することを
特徴とする。Furthermore, the method of manufacturing a semiconductor device of the present invention is
Preferably, the step of removing the insulating film is characterized in that it is removed by laser using the frame with holes as a mask.
【００１８】また、本発明の半導体集積回路装置の製造
方法は、複数の開口部が設けられた絶縁シートを準備す
る工程と、前記絶縁シートに支持基板を貼り合わせる工
程と、前記絶縁シートの開口部を覆うように導電箔を片
側固定して貼り合わせる工程と、前記支持基板上に半導
体素子を固着し、該半導体素子と前記導電箔とを金属細
線を用いて電気的に接続する行程と、前記絶縁シート上
に樹脂封止体を形成すると同時に、前記樹脂封止体形成
時の樹脂注入圧力により前記導電箔の一部を前記絶縁シ
ートの開口部から押し出し端子を形成する工程とを具備
することを特徴とする。Further, in the method for manufacturing a semiconductor integrated circuit device of the present invention, a step of preparing an insulating sheet provided with a plurality of openings, a step of attaching a support substrate to the insulating sheet, and an opening of the insulating sheet A step of fixing the conductive foil on one side so as to cover the portion and bonding the semiconductor element onto the supporting substrate, and a step of electrically connecting the semiconductor element and the conductive foil using a thin metal wire; Forming a resin encapsulant on the insulating sheet, and at the same time forming a terminal by extruding a part of the conductive foil from an opening of the insulating sheet by a resin injection pressure when the resin encapsulant is formed. It is characterized by
【００１９】[0019]
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照しながら詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.
【００２０】先ず、図１〜図３を用いて、本発明の半導
体装置の第１の実施の形態について説明する。First, a first embodiment of a semiconductor device of the present invention will be described with reference to FIGS.
【００２１】図１は、半導体装置２１の断面の斜視図で
ある。厚さが約５０μｍのＣｕのリードフレーム２２
（図６参照）からなるアイランド２２１およびリード２
３の一部の裏面にはフィルム２４が圧着されている。図
２に示したように、アイランド２２１とリード２３とは
分離して形成されているが、フィルム２４上に圧着され
ていることで同一平面上に位置している。アイランド２
２１上には半導体チップ２５がＡｇペースト等を介して
固着されている。半導体チップ２５は金線２６を介して
リード２３と電気的に接続されている。そして、アイラ
ンド２２１、リード２３、半導体チップ２５および金線
２６はエポキシ系樹脂から成る樹脂封止体２７により一
体に被覆されている。FIG. 1 is a perspective view of a cross section of the semiconductor device 21. Cu lead frame 22 with a thickness of about 50 μm
(See FIG. 6) Island 221 and lead 2
A film 24 is pressure-bonded to the back surface of a part of 3. As shown in FIG. 2, the island 221 and the lead 23 are formed separately, but they are located on the same plane by being pressure-bonded onto the film 24. Island 2
A semiconductor chip 25 is fixed on 21 via Ag paste or the like. The semiconductor chip 25 is electrically connected to the leads 23 via the gold wire 26. The island 221, the lead 23, the semiconductor chip 25, and the gold wire 26 are integrally covered with a resin sealing body 27 made of epoxy resin.
【００２２】ここで、金線２６は展性延性に優れるので
樹脂注入圧に強く、また、不活性で安定なために耐腐食
性がある等の理由により樹脂封止体による半導体装置に
は最適である。Here, the gold wire 26 is excellent in malleability and ductility, so that it is resistant to resin injection pressure, and is inert and stable, so that it is corrosion-resistant and the like. Is.
【００２３】本発明の半導体装置の特徴となるが、樹脂
封止体２７の裏面からはリード２３の一部が露出してお
り、このリード２３の露出部が半導体装置２１の端子２
８として利用される。このとき、リード２３は樹脂封止
体２７の裏面から、例えば、５０〜１００μｍ程度露出
している。そして、図２に示したように、リードの自由
端２３２は、例えば、アイランド２２１側と分離されて
おり可動することができる構造となっている。そのこと
により、詳細は半導体装置の製造方法で説明するが、ト
ランスファーモールドにより樹脂封止体２７を形成する
際、樹脂注入圧力によりリード２３の一部が押し出され
端子２８が形成されている。その結果、リード２３の突
出した領域には樹脂が充填されているため、端子２８は
樹脂封止体２７から突出しスタンドオフを確保すること
ができる。そして、多少の異物が樹脂封止体２７裏面と
実装基板との間に挟まっても実装性が悪化することのな
い構造となる。更に、樹脂封止体２７から突出した端子
２８部分で半田と固着するので、固着面積が確保され実
装強度が向上した半導体装置を実現できる。A feature of the semiconductor device of the present invention is that a part of the lead 23 is exposed from the back surface of the resin encapsulant 27, and the exposed portion of the lead 23 is the terminal 2 of the semiconductor device 21.
It is used as 8. At this time, the lead 23 is exposed from the back surface of the resin sealing body 27 by, for example, about 50 to 100 μm. Then, as shown in FIG. 2, the free end 232 of the lead is, for example, separated from the island 221 side and has a movable structure. Therefore, although details will be described in the method of manufacturing a semiconductor device, when the resin sealing body 27 is formed by transfer molding, a part of the lead 23 is pushed out by the resin injection pressure to form the terminal 28. As a result, the protruding region of the lead 23 is filled with the resin, so that the terminal 28 can protrude from the resin sealing body 27 and the standoff can be secured. Then, even if some foreign matter is sandwiched between the back surface of the resin encapsulant 27 and the mounting substrate, the mountability does not deteriorate. Furthermore, since the terminals 28 protruding from the resin encapsulant 27 are fixed to the solder, a fixing area can be secured and a semiconductor device with improved mounting strength can be realized.
【００２４】そして、リードの固定端２３１はフィルム
２４によりアイランド２２１と同一平面に固定されてい
るが、金線２６はこのリードの固定端２３１にワイヤー
ボンディングされている。そのことで、トランスファー
モールド時にリードの自由端２３２が可動しリード２３
の一部が露出し端子２８となる。このとき、金線２６は
リード２３の固定端２３１に接続するのでリード２３が
可動することに伴い伸縮することは無い。その結果、金
線２６のボンディングによるネック部が破壊したり、断
線したりすることの無い構造となっている。尚、本実施
の形態では、リードの固定端２３１とはリード２３の固
定されている領域であり、一方、リードの自由端２３２
とはリード２３の可動する領域のことをいう。The fixed end 231 of the lead is fixed on the same plane as the island 221 by the film 24, but the gold wire 26 is wire-bonded to the fixed end 231 of the lead. As a result, the free end 232 of the lead moves during transfer molding and the lead 23
Is exposed and becomes the terminal 28. At this time, since the gold wire 26 is connected to the fixed end 231 of the lead 23, it does not expand or contract as the lead 23 moves. As a result, the neck portion due to the bonding of the gold wire 26 is not broken or broken. In this embodiment, the fixed end 231 of the lead is a region where the lead 23 is fixed, while the free end 232 of the lead.
Means a region where the lead 23 can move.
【００２５】一方、詳細は半導体装置の製造方法で説明
するが、図３に示す如く、端子２８上で金線２６をワイ
ヤーボンディングすることも可能である。この場合は、
ワイヤーボンディング時及び樹脂注入圧により端子２８
を形成することとなる。そして、リードの固定端２３１
領域を図１の場合と比較して、片側あたり１００〜３０
０μｍ程度縮小することができる。そのことで、パッケ
ージサイズ自体の縮小化を実現でき、今日の半導体市場
の微細化というニーズに対処することができる。On the other hand, although details will be described in the method of manufacturing a semiconductor device, it is also possible to wire bond the gold wire 26 on the terminal 28 as shown in FIG. in this case,
Terminal 28 during wire bonding and resin injection pressure
Will be formed. Then, the fixed end 231 of the lead
The area is 100 to 30 per side compared to the case of FIG.
It can be reduced by about 0 μm. As a result, the package size itself can be reduced, and the needs for miniaturization in the semiconductor market today can be addressed.
【００２６】更に、本発明の半導体装置の特徴として
は、リードの自由端２３２が樹脂の注入圧力により可動
し端子２８を形成する際、リードの自由端２３２は樹脂
封止体２７の裏面に対して傾斜を有して樹脂封止体２７
内に食い込んでいる。そのことにより、リードの自由端
２３２と樹脂封止体２７とでアンカー効果を有し、リー
ド２３の両端２３１、２３２は樹脂封止体２７と確実に
一体となっている構造となる。その結果、リード２３か
ら成る端子２８は樹脂封止体２７から剥離することは無
く、電極不良等を起こすことは無く製品品質の優れた半
導体装置を実現することができる。Further, as a feature of the semiconductor device of the present invention, when the free end 232 of the lead moves by the injection pressure of the resin to form the terminal 28, the free end 232 of the lead with respect to the back surface of the resin sealing body 27. The resin encapsulant 27
It is cutting into. As a result, the free end 232 of the lead and the resin sealing body 27 have an anchor effect, and both ends 231 and 232 of the lead 23 are securely integrated with the resin sealing body 27. As a result, the terminal 28 including the lead 23 is not peeled off from the resin encapsulant 27, an electrode defect or the like is not caused, and a semiconductor device having excellent product quality can be realized.
【００２７】更に、本発明の半導体装置の特徴として
は、上記したように、端子２８として形成されるリード
２３以外の部分はアイランド２２１を含め、絶縁のフィ
ルム２４が圧着されている。そして、アイランド２２
１、リード２３を形成するリードフレーム２２は導電部
材から成るが、その裏面はフィルム２４より絶縁されて
いる。また、図示したように、リードフレーム２２上面
は樹脂封止体２７により絶縁されている。そのことによ
り、半導体装置２１裏面からは、導電部材としては端子
２８のみが露出しており、半導体装置を、例えば、プリ
ント基板上の回路に設置する場合、必要な導電路と端子
２８のみを電気的に接続することができる。その結果、
回路の誤作動等も起こすことは無く、実装性にも優れた
半導体装置を実現することができる。Further, as a feature of the semiconductor device of the present invention, as described above, the insulating film 24 including the island 221 is pressure-bonded to the portion other than the lead 23 formed as the terminal 28. And the island 22
1. The lead frame 22 forming the leads 23 is made of a conductive material, and the back surface thereof is insulated from the film 24. Further, as shown in the figure, the upper surface of the lead frame 22 is insulated by the resin sealing body 27. As a result, only the terminal 28 is exposed as a conductive member from the back surface of the semiconductor device 21, and when the semiconductor device is installed in, for example, a circuit on a printed circuit board, only the required conductive path and the terminal 28 are electrically connected. Can be connected to each other. as a result,
A semiconductor device excellent in mountability can be realized without causing a circuit malfunction or the like.
【００２８】次に、図６〜図１３を用いて、上記した第
１の実施の形態における半導体装置の製造方法について
詳細に説明する。尚、図示しなくても明確な工程は図面
を省略している。Next, the method of manufacturing the semiconductor device according to the first embodiment described above will be described in detail with reference to FIGS. It should be noted that, even though not shown, the drawings are omitted for clear steps.
【００２９】先ず、図６（Ａ）、（Ｂ）に示すように、
リードフレームを準備する工程では、例えば、厚みが約
５０μｍの極薄金属フレーム２２を準備する。リードフ
レーム材料としては、Ｃｕ材より成るリードフレームお
よびＦｅ―Ｎｉ合金より成るリードフレームに大別され
るが、本実施例では、熱放散性および低コスト等により
Ｃｕのリードフレーム２２を採用する。First, as shown in FIGS. 6 (A) and 6 (B),
In the step of preparing the lead frame, for example, an ultrathin metal frame 22 having a thickness of about 50 μm is prepared. The lead frame material is roughly classified into a lead frame made of Cu material and a lead frame made of Fe—Ni alloy. In the present embodiment, the Cu lead frame 22 is adopted because of heat dissipation and low cost.
【００３０】そして、Ｃｕのリードフレーム２２には、
図２に示したように、エッチング加工やパンチング加工
等によりアイランド２２１およびリード２３が形成され
る。この時、上述した半導体装置でも説明したように、
本発明の半導体装置では、アイランド２２１とリード２
３とは分離されているため、アイランド２２１は吊りリ
ード２２２によりリードフレーム２２に固定される。一
方、リード２３は一端２３２が可動自由であるが、他端
２３１はリードフレーム２２と一体になっている。Then, on the Cu lead frame 22,
As shown in FIG. 2, the island 221 and the lead 23 are formed by etching or punching. At this time, as described in the above-mentioned semiconductor device,
In the semiconductor device of the present invention, the island 221 and the lead 2 are
The island 221 is fixed to the lead frame 22 by the suspension lead 222 because the island 221 is separated from the island 3. On the other hand, one end 232 of the lead 23 is freely movable, but the other end 231 is integrated with the lead frame 22.
【００３１】そして、リードフレーム２２には、上述し
たアイランド２２１およびリード２３の一組よりなる半
導体搭載部２２３が、例えば、３行４列を１つの集合ブ
ロックとして成り、この集合ブロックが複数形成され
る。In the lead frame 22, the semiconductor mounting portion 223 consisting of one set of the above-mentioned island 221 and lead 23 is formed, for example, in 3 rows and 4 columns as one aggregate block, and a plurality of such aggregate blocks are formed. It
【００３２】次に、図７（Ａ）、（Ｂ）に示すように、
ダイボンディング及びワイヤボンディング工程では、リ
ードフレーム２２の各搭載部２２３にはそれぞれ半導体
チップ２５を、例えば、Ａｇペーストを介して固着す
る。そして、半導体チップ２５とリード２３とを金線２
６により電気的に接続する。このとき、金線２６の一端
を半導体チップ２５の電極パット２５１（図２参照）と
接続し、金線２６の他端をリードの固定端２３１と接続
する。Next, as shown in FIGS. 7 (A) and 7 (B),
In the die bonding and wire bonding processes, the semiconductor chip 25 is fixed to each mounting portion 223 of the lead frame 22 via Ag paste, for example. Then, the semiconductor chip 25 and the lead 23 are connected to the gold wire 2
6 for electrical connection. At this time, one end of the gold wire 26 is connected to the electrode pad 251 (see FIG. 2) of the semiconductor chip 25, and the other end of the gold wire 26 is connected to the fixed end 231 of the lead.
【００３３】その後、リードフレーム２２裏面に端子形
成用穴付きフレームを接着する工程では、先ず、リード
フレーム２２裏面に絶縁性のフィルム２４を圧着する。
そして、フィルム２４を介して、図８（Ａ）に示した端
子形成用穴付きフレーム２９をリードフレーム２２裏面
に接着する。この時、図８（Ｂ）に示した端子形成用穴
付きフレーム２９には、次工程におけるトランスファー
モールドにより端子２８が形成されるための穴２９１を
多数有する。そして、この穴２９１とリード２３との位
置を正確に合わせることが必要となる。Thereafter, in the step of adhering the frame with holes for forming terminals to the back surface of the lead frame 22, first, the insulating film 24 is pressure-bonded to the back surface of the lead frame 22.
Then, the frame with holes for terminal formation 29 shown in FIG. 8A is bonded to the back surface of the lead frame 22 through the film 24. At this time, the frame 29 with holes for terminal formation shown in FIG. 8B has many holes 291 for forming the terminals 28 by transfer molding in the next step. Then, it is necessary to accurately align the positions of the hole 291 and the lead 23.
【００３４】次に、図９（Ａ）、（Ｂ）に示すように、
トランスファーモールド工程では、金型内に設置された
リードフレーム２２の表面に、上記した搭載部２２３箇
所を１ブロックとして一体の樹脂封止体２７を形成す
る。このとき、例えば、樹脂注入圧力は９０ｋｇ／ｃｍ
２である。Next, as shown in FIGS. 9 (A) and 9 (B),
In the transfer molding step, an integral resin sealing body 27 is formed on the surface of the lead frame 22 installed in the mold with the above-mentioned mounting portion 223 as one block. At this time, for example, the resin injection pressure is 90 kg / cm
It is 2 .
【００３５】そして、図９（Ｃ）に示すように、本発明
の半導体装置の製造方法の特徴としては、金型に注入さ
れた熱硬化性樹脂はキャビティー内を充填し樹脂封止体
２７を形成するが、同時に、樹脂注入圧力によりリード
２３の一部を端子形成用穴付きフレーム２９の穴２９１
に押し出すことにある。Then, as shown in FIG. 9C, the semiconductor device manufacturing method of the present invention is characterized in that the thermosetting resin injected into the mold fills the inside of the cavity and the resin sealing body 27 is filled. However, at the same time, a part of the lead 23 is formed in the hole 291 of the terminal forming frame 29 by the resin injection pressure.
Is to push out.
【００３６】具体的に言うと、上述したように、リード
フレーム２２は厚みが約５０μｍの極薄フレームである
ため、端子形成用穴付きフレーム２９で裏面を補強して
ある部分は樹脂注入圧力に耐えることができる。しか
し、リード２３の端子形成用穴付きフレーム２９の穴２
９１上に位置する部分は極薄リード２３とフィルム２４
のみであり樹脂注入圧力に耐えることができない。その
ため、端子形成用穴付きフレーム２９の穴２９１にはリ
ード２３の一部、フィルム２４および樹脂が、例えば、
５０〜１００μｍ程度押し出される。その結果、半導体
装置２１の端子２８が形成される。Specifically, as described above, since the lead frame 22 is an ultrathin frame having a thickness of about 50 μm, the portion whose back surface is reinforced by the frame 29 with the hole for forming a terminal is exposed to the resin injection pressure. Can bear. However, the holes 2 of the frame 29 with holes for forming terminals of the leads 23
The portion located on 91 is the ultra-thin lead 23 and the film 24.
However, it cannot withstand the resin injection pressure. Therefore, a part of the lead 23, the film 24, and the resin are, for example, in the hole 291 of the frame 29 for forming a terminal.
It is extruded by about 50 to 100 μm. As a result, the terminal 28 of the semiconductor device 21 is formed.
【００３７】更に、本発明の半導体装置の製造方法の特
徴としては、半導体チップ２５とリード２３とを電気的
に接続する金線２６はリードの固定端２３１上にワイヤ
ーボンディングすることである。そして、リードの固定
端２３１のは端子形成用穴付きフレーム２９上に位置す
るため樹脂注入圧力によりリード２３が移動することは
ない。そのことにより、金線２６には延性等のストレス
が掛かることが無く、金線２６のネック部の破壊や断線
等を防ぐ製造方法を実現することができる。Further, as a feature of the semiconductor device manufacturing method of the present invention, the gold wire 26 for electrically connecting the semiconductor chip 25 and the lead 23 is wire-bonded onto the fixed end 231 of the lead. Since the fixed end 231 of the lead is located on the frame 29 with a hole for forming a terminal, the lead 23 does not move due to the resin injection pressure. As a result, a stress such as ductility is not applied to the gold wire 26, and a manufacturing method that prevents the neck portion of the gold wire 26 from being broken or broken can be realized.
【００３８】次に、図１０（Ａ）に示すように、半導体
装置の端子を形成する工程では、リードフレームに接着
された端子形成用穴付きフレーム２９をマスクとしてレ
ーザ−によりリード２３上のフィルム２４を除去する。Next, as shown in FIG. 10A, in the step of forming the terminals of the semiconductor device, the film on the leads 23 is laser-treated with the frame 29 having the holes for terminal formation adhered to the lead frame as a mask. Remove 24.
【００３９】図１０（Ｂ）に示すように、本発明の半導
体装置の製造方法の特徴としては、端子形成用穴付きフ
レーム２９をマスクとして使用することで、フレーム２
９の穴２９１に押し出された部分のみのフィルム２４を
レーザーにより除去できることである。そのことによ
り、半導体装置２１の端子２８部分のリード２３は確実
に露出させることができ、その他の絶縁処理を必要とす
る部分はフィルム２４により確実に絶縁することができ
る。その結果、半導体装置２１の実装性を向上する半導
体装置の製造方法を実現することができる。As shown in FIG. 10B, the semiconductor device manufacturing method according to the present invention is characterized in that the frame 29 with holes for forming terminals is used as a mask.
That is, the film 24 only in the portion extruded into the hole 291 of 9 can be removed by a laser. As a result, the lead 23 of the terminal 28 portion of the semiconductor device 21 can be surely exposed, and the other portion requiring the insulation treatment can be surely insulated by the film 24. As a result, a method of manufacturing a semiconductor device that improves the mountability of the semiconductor device 21 can be realized.
【００４０】また、上記したように、本発明の半導体装
置の製造方法の特徴としては、端子２８を形成するため
に用いる端子形成用穴付きフレーム２９を使用するが、
このフレーム２９を同時にレーザーマスクとして用いる
ことである。そのことにより、端子形成用穴付きフレー
ム２９を取り除いた後に、改めてマスクを形成する必要
が無いので、製造コスト、材料コスト等を低減すること
ができる。Further, as described above, as a feature of the method for manufacturing a semiconductor device of the present invention, the terminal forming frame 29 used for forming the terminal 28 is used.
This frame 29 is used simultaneously as a laser mask. As a result, there is no need to form a mask again after removing the frame 29 with holes for forming terminals, so that manufacturing cost, material cost, etc. can be reduced.
【００４１】次に、図１１に示すように、端子形成用穴
付きフレーム２９を取り除く工程では、リードフレーム
２２から端子形成用穴付きフレーム２９のみ取り除く。
そして、端子形成用穴付きフレーム２９が取り除かれた
フィルム２４から端子２８部分のみのリード２３が露出
する。Next, as shown in FIG. 11, in the step of removing the frame 29 with holes for terminal formation, only the frame 29 with holes for terminal formation is removed from the lead frame 22.
Then, the lead 23 only at the terminal 28 portion is exposed from the film 24 from which the frame for forming a terminal 29 is removed.
【００４２】最後に、図１２に示すように、ダイシング
分割工程では、搭載部２２３毎にリードフレーム２２、
フィルム２４および樹脂封止体２７を切断して各々の半
導体装置２１に分離する。切断にはダイシング装置のダ
イシングブレード３０を用い、ダイシングライン３１に
沿ってリードフレーム２２、フィルム２４および樹脂封
止体２７を同時にダイシングすることにより、搭載部２
２３毎に分割した半導体装置２１を形成する。この分割
工程では、リードフレーム２２を裏面から分割するが、
ダイシングライン３１の認識方法としては、ダイシング
装置がフィルム２４上に露出した端子２８を認識するこ
とで行う。そして、図１に示した個々の半導体装置２１
が完成する。Finally, as shown in FIG. 12, in the dicing division step, the lead frame 22,
The film 24 and the resin encapsulant 27 are cut into individual semiconductor devices 21. The dicing blade 30 of the dicing device is used for cutting, and the lead frame 22, the film 24, and the resin sealing body 27 are simultaneously diced along the dicing line 31, thereby the mounting portion 2
The semiconductor device 21 divided into 23 is formed. In this dividing step, the lead frame 22 is divided from the back surface,
As a method of recognizing the dicing line 31, the dicing device recognizes the terminal 28 exposed on the film 24. The individual semiconductor device 21 shown in FIG.
Is completed.
【００４３】ここで、図３に示した構造を形成するため
には、ダイボンディング工程及びワイヤーボンディング
工程において上述した工程とは別の方法により形成する
ことで実現できる。以下に図１３を用いてダイボンディ
ング工程及びワイヤーボンディング工程について説明す
る。尚、その他の工程は上述した工程と同様である。Here, the structure shown in FIG. 3 can be formed by a method different from the above-described steps in the die bonding step and the wire bonding step. The die bonding process and the wire bonding process will be described below with reference to FIG. The other steps are the same as those described above.
【００４４】図１３（Ａ）に示すように、先ず、リード
フレーム２２裏面に絶縁性のフィルム２４を圧着する。
そして、フィルム２４を介して、図８（Ａ）に示した端
子形成用穴付きフレーム２９をリードフレーム２２裏面
に接着する。この時、図８（Ｂ）に示した端子形成用穴
付きフレーム２９には、次工程におけるトランスファー
モールドにより端子２８が形成されるための穴２９１を
多数有する。そして、この穴２９１とリード２３との位
置を正確に合わせることが必要となる。As shown in FIG. 13A, first, an insulating film 24 is pressure-bonded to the back surface of the lead frame 22.
Then, the frame with holes for terminal formation 29 shown in FIG. 8A is bonded to the back surface of the lead frame 22 through the film 24. At this time, the frame 29 with holes for terminal formation shown in FIG. 8B has many holes 291 for forming the terminals 28 by transfer molding in the next step. Then, it is necessary to accurately align the positions of the hole 291 and the lead 23.
【００４５】次に、図１３（Ｂ）に示すように、リード
フレーム２２の各搭載部２２３にはそれぞれ半導体チッ
プ２５を、例えば、Ａｇペーストを介してアイランド２
２１上に固着する。そして、半導体チップ２５とリード
２３とを金線２６により電気的に接続する。このとき、
金線２６の一端を半導体チップ２５の電極パット２５１
（図２参照）と接続し、金線２６の他端をリードの自由
端２３２、つまり、リード２３の端子２８となる領域に
接続する。ここで、本発明の半導体装置の製造方法で
は、金線２６の他端をリードの自由端２３２に接続する
際、そのワイヤーボンディング時の機械的圧力を利用し
て端子２８を形成するためにリード２３を曲げることに
特徴を有する。例えば、金線２６をリード２３上に接続
する際に８０〜１００ｇ／ｃｍ２程度の圧力がかかる
が、この圧力を利用して端子２８となるリード２３を予
め曲げることができる。また、図示はしていないが、ワ
イヤーボンディング時にはフレーム２９が設置されてい
る台座上にフィルム２４等が押圧される。そのため、金
線２６が接続される領域のリード２３は次工程で樹脂注
入圧力により押し出されるが金線２６の長さには問題は
ない。また、端子２８となるリード２３等はワイヤーボ
ンディング後に多少は戻るが、ある程度は曲げられた状
態を維持している。そのため、図１に示した構造のよう
に、金線２６が接続される領域のリード２３が一度に樹
脂注入圧力により５０〜１００μｍ程度押し出されるこ
とはない。その結果、リード２３上の金線２６のボンデ
ィングによるネック部が破壊したり、断線したりするこ
とは無い製造方法を実現することができる。尚、上述し
た金線２６をリードの固定端２３１にボンディングした
時の方がネック部の破壊等に対してはより効果的であ
る。Next, as shown in FIG. 13 (B), the semiconductor chip 25 is mounted on each mounting portion 223 of the lead frame 22, and the island 2 is mounted through Ag paste, for example.
21 sticks on. Then, the semiconductor chip 25 and the lead 23 are electrically connected by the gold wire 26. At this time,
One end of the gold wire 26 is connected to the electrode pad 251 of the semiconductor chip 25.
(See FIG. 2), and the other end of the gold wire 26 is connected to the free end 232 of the lead, that is, the region to be the terminal 28 of the lead 23. Here, in the method of manufacturing a semiconductor device of the present invention, when the other end of the gold wire 26 is connected to the free end 232 of the lead, the mechanical pressure during the wire bonding is utilized to form the terminal 28. It is characterized by bending 23. For example, when the gold wire 26 is connected to the lead 23, a pressure of about 80 to 100 g / cm 2 is applied, and the lead 23 serving as the terminal 28 can be bent in advance by utilizing this pressure. Although not shown, the film 24 or the like is pressed onto the pedestal on which the frame 29 is installed during wire bonding. Therefore, the lead 23 in the region to which the gold wire 26 is connected is extruded by the resin injection pressure in the next step, but there is no problem in the length of the gold wire 26. Further, the leads 23 and the like to be the terminals 28 return to some extent after wire bonding, but maintain a bent state to some extent. Therefore, unlike the structure shown in FIG. 1, the lead 23 in the region to which the gold wire 26 is connected is not extruded by about 50 to 100 μm at a time by the resin injection pressure. As a result, it is possible to realize a manufacturing method in which the neck portion due to the bonding of the gold wire 26 on the lead 23 is not broken or broken. It should be noted that when the above-mentioned gold wire 26 is bonded to the fixed end 231 of the lead, it is more effective against breakage of the neck portion and the like.
【００４６】つまり、上述した製造方法では、ワイヤー
ボンディング及び樹脂注入圧力によりリード２３の一部
を端子形成用穴付きフレーム２９の穴２９１に押し出す
ことができる。この製造方法により、上述したように、
リード２３の固定端２３１に金線２６を接続する場合よ
りもパッケージサイズを縮小することができる。That is, in the above-described manufacturing method, a part of the lead 23 can be pushed out into the hole 291 of the terminal forming frame 29 by wire bonding and resin injection pressure. By this manufacturing method, as described above,
The package size can be reduced as compared with the case where the gold wire 26 is connected to the fixed end 231 of the lead 23.
【００４７】尚、本実施の形態では、フィルム２４を介
して、リードフレーム２２と端子形成用穴付きフレーム
２９とを接着しているがこの製法に限定する必要は無
い。例えば、接着剤によりリードフレーム２２と端子形
成用穴付きフレーム２９とを接着こともできる。この場
合は、端子２８形成時にリード２３表面にバリが発生す
るが、レーザーを用いる工程で、そのバリを除去するこ
とができるので特に問題はない。この場合も上述した製
造方法と同様な効果を得ることができる。また、本実施
の形態では、リードの固定端２３１がアイランド２２１
に対して外側に位置し、リードの自由端２３２がアイラ
ンド２２１に対し内側に位置している場合について説明
したが、この関係が逆の位置関係であっても良い。その
他、本発明の要旨を逸脱しない範囲で、種々の変更が可
能である。In the present embodiment, the lead frame 22 and the frame with holes for forming terminals 29 are adhered via the film 24, but the manufacturing method is not limited to this. For example, the lead frame 22 and the frame with holes for forming terminals 29 can be bonded with an adhesive. In this case, a burr is generated on the surface of the lead 23 when the terminal 28 is formed, but there is no particular problem because the burr can be removed in the step of using a laser. Also in this case, the same effect as that of the above-described manufacturing method can be obtained. In addition, in the present embodiment, the fixed end 231 of the lead is the island 221.
Although the case where the free end 232 of the lead is located inside and the free end 232 of the lead is located inside of the island 221 has been described, this relationship may be reversed. Besides, various modifications can be made without departing from the scope of the present invention.
【００４８】次に、図４及び図５を用いて、本発明の半
導体装置の第２の実施の形態について説明する。Next, a second embodiment of the semiconductor device of the present invention will be described with reference to FIGS.
【００４９】図４は、半導体装置４１の断面の斜視図で
ある。それぞれ独立して成る支持基板４２およびＣｕの
導電箔４３はフィルム５０上に配置して接着されてい
る。そのことで、支持基板４２と導電箔４３とは同一平
面を維持している。そして、支持基板４２上には半導体
チップ４４が、例えば、Ａｇペースト等を介して固着さ
れている。半導体チップ４４は金線４５を介してリード
４３と電気的に接続されている。そして、支持基板４
２、導電箔４３、半導体チップ４４および金線４５はエ
ポキシ系樹脂から成る樹脂封止体４６により一体に被覆
されている。FIG. 4 is a perspective view of a cross section of the semiconductor device 41. The support substrate 42 and the Cu conductive foil 43, which are independent of each other, are arranged and adhered on the film 50. As a result, the support substrate 42 and the conductive foil 43 maintain the same plane. Then, the semiconductor chip 44 is fixed onto the support substrate 42 via, for example, Ag paste or the like. The semiconductor chip 44 is electrically connected to the lead 43 via the gold wire 45. And the support substrate 4
2, the conductive foil 43, the semiconductor chip 44, and the gold wire 45 are integrally covered with a resin sealing body 46 made of epoxy resin.
【００５０】そして、支持基板４２の材料としては、Ｃ
ｕ基板、Ｆｅ基板、Ｆｅ−Ｎｉ基板セラミック基板、Ａ
ｌ基板、ポリイミド等があるが、本発明では半導体チッ
プ４４から発生する熱の発散性を考慮してＣｕ基板を採
用する。そして、支持基板４２の厚みは３０〜７５μｍ
程度である。また、金線４５は展性延性に優れるので樹
脂注入圧に強く、また、不活性で安定なために耐腐食性
がある等の理由により樹脂封止体による半導体装置には
最適である。The material of the supporting substrate 42 is C
u substrate, Fe substrate, Fe-Ni substrate Ceramic substrate, A
1 substrate, polyimide, etc., a Cu substrate is adopted in the present invention in consideration of heat dissipation from the semiconductor chip 44. The thickness of the support substrate 42 is 30 to 75 μm.
It is a degree. Further, the gold wire 45 is excellent in malleability and ductility, so that it is resistant to resin injection pressure, and is inert and stable, so that it has corrosion resistance, and is therefore most suitable for a semiconductor device using a resin encapsulant.
【００５１】本発明の半導体装置の特徴となるが、樹脂
封止体４６の裏面からは導電箔４３の一部が露出してお
り、この導電箔４３の露出部が半導体装置４１の端子４
７として利用される。上述したように、支持基板４２と
導電箔４３とは独立して成り、導電箔４３の一部４８
は、例えば、ＴＡＢテープのように導電箔４３にメッキ
を施すことで厚く形成されている。そして、導電箔４３
の一部４８は固定され、導電箔の他端４３２は可動する
ことができる構造となっている。そのことにより、詳細
は半導体装置の製造方法の方で説明するが、トランスフ
ァーモールドにより樹脂封止体４６を形成する際、樹脂
注入圧力により導電箔４３の一部が押し出され端子４７
が形成されている。その結果、導電箔４３の突出した領
域には樹脂が充填されるため、端子４７は樹脂封止体４
６から突出しスタンドオフを確保することができる。そ
して、多少の異物が樹脂封止体４６裏面と実装基板との
間に挟まっても実装性が悪化することはない構造とな
る。更に、樹脂封止体４６から突出した端子４７部分で
半田と固着するので、固着面積が確保され実装強度が向
上した半導体装置を実現できる。A feature of the semiconductor device of the present invention is that a part of the conductive foil 43 is exposed from the back surface of the resin sealing body 46, and the exposed part of the conductive foil 43 is the terminal 4 of the semiconductor device 41.
It is used as 7. As described above, the support substrate 42 and the conductive foil 43 are formed independently of each other, and the part 48 of the conductive foil 43 is formed.
Is thickly formed by plating the conductive foil 43 like a TAB tape. Then, the conductive foil 43
48 is fixed, and the other end 432 of the conductive foil is movable. Therefore, although details will be described in the method of manufacturing a semiconductor device, when the resin sealing body 46 is formed by transfer molding, a part of the conductive foil 43 is pushed out by the resin injection pressure and the terminal 47 is formed.
Are formed. As a result, the protruding area of the conductive foil 43 is filled with the resin, so that the terminal 47 is fixed to the resin sealing body 4.
The standoff can be secured by protruding from 6. Then, even if some foreign matter is sandwiched between the back surface of the resin sealing body 46 and the mounting substrate, the mountability does not deteriorate. Further, since the terminals 47 protruding from the resin encapsulant 46 are fixed to the solder, it is possible to realize a semiconductor device in which a fixing area is secured and mounting strength is improved.
【００５２】そして、導電箔４３の一端４３１には金線
４５がワイヤーボンディングされている。そのことで、
トランスファーモールド時に導電箔４３の自由端４３２
が可動し導電箔４３の一部が露出し端子４７となるが金
線４５の位置は移動することは無い。その結果、金線４
５のボンディングによるネック部が破壊したり、断線し
たりすることの無い構造となっている。A gold wire 45 is wire-bonded to one end 431 of the conductive foil 43. With that,
Free end 432 of conductive foil 43 during transfer molding
Moves to expose a part of the conductive foil 43 and become a terminal 47, but the position of the gold wire 45 does not move. As a result, gold wire 4
5 has a structure in which the neck portion due to bonding is not broken or broken.
【００５３】一方、詳細は半導体装置の製造方法で説明
するが、図５に示す如く、端子４７上で金線４５をワイ
ヤーボンディングすることも可能である。この場合は、
ワイヤーボンディング時及び樹脂注入圧により端子４７
を形成することとなる。そして、導電箔４３の一部４８
を図１の場合と比較して、片側あたり１００〜３００μ
ｍ程度縮小することができる。そのことで、パッケージ
サイズ自体の縮小化を実現でき、今日の半導体市場の微
細化というニーズに対処することができる。On the other hand, although details will be described in the method of manufacturing a semiconductor device, it is also possible to wire-bond the gold wire 45 on the terminal 47 as shown in FIG. in this case,
Terminal 47 by wire bonding and resin injection pressure
Will be formed. Then, a part 48 of the conductive foil 43
Compared to the case of FIG. 1, 100 to 300 μ per side
It can be reduced by about m. As a result, the package size itself can be reduced, and the needs for miniaturization in the semiconductor market today can be addressed.
【００５４】更に、本発明の半導体装置の特徴として
は、第１の実施の形態と同様に、導電箔の他端４３２が
樹脂の注入圧力により可動し端子４７を形成する際、導
電箔の他端４３２は樹脂封止体４６の裏面に対して傾斜
を有して樹脂封止体４６内に食い込んでいる。そのこと
により、導電箔の他端４３２と樹脂封止体４６とでアン
カー効果を有し、導電箔４３の両端４３１、４３２は樹
脂封止体４６と確実に一体となっている構造となる。そ
の結果、導電箔４３から成る端子４７は樹脂封止体４６
から剥離することは無く、電極不良等を起こすことは無
いく製品品質の優れた半導体装置を実現することができ
る。Further, as a feature of the semiconductor device of the present invention, similar to the first embodiment, when the other end 432 of the conductive foil is moved by the injection pressure of the resin to form the terminal 47, the other conductive foil is used. The end 432 has an inclination with respect to the back surface of the resin sealing body 46 and bites into the resin sealing body 46. Thereby, the other end 432 of the conductive foil and the resin sealing body 46 have an anchor effect, and both ends 431 and 432 of the conductive foil 43 are surely integrated with the resin sealing body 46. As a result, the terminal 47 formed of the conductive foil 43 is not sealed by the resin sealing body 46.
It is possible to realize a semiconductor device which is excellent in product quality without being peeled off from the substrate and causing no electrode defect.
【００５５】更に、本発明の半導体装置の特徴として
は、上記したように、端子４７として形成される導電箔
４３以外の部分は支持基板４２を含め、絶縁のフィルム
５０が圧着されている。そのことにより、半導体装置４
１裏面からは、導電箔より成る端子４７のみが露出して
おり、半導体装置４１を、例えば、プリント基板上の回
路に設置する場合、必要な導電路と端子４７のみを電気
的に接続することができる。その結果、回路の誤作動等
も起こすことは無く、実装性にも優れた半導体装置を実
現することができる。Further, as a feature of the semiconductor device of the present invention, as described above, the insulating film 50 including the support substrate 42 is pressure-bonded to the portion other than the conductive foil 43 formed as the terminal 47. As a result, the semiconductor device 4
1 Only the terminals 47 made of a conductive foil are exposed from the rear surface. When the semiconductor device 41 is installed in, for example, a circuit on a printed circuit board, electrically connect only the necessary conductive paths and the terminals 47. You can As a result, a semiconductor device excellent in mountability can be realized without causing malfunction of the circuit.
【００５６】次に、図１４〜図１６を用いて、上記した
第２の実施の形態における半導体装置の製造方法につい
て詳細に説明する。なお、第１の実施の形態と同じ工程
については説明を割愛する。また、図示しなくても明確
な工程も図面を省略している。Next, a method of manufacturing the semiconductor device according to the second embodiment described above will be described in detail with reference to FIGS. The description of the same steps as those in the first embodiment will be omitted. Further, even if not shown, the drawings omit clear processes.
【００５７】先ず、図１４（Ａ）、（Ｂ）に示すよう
に、絶縁のフィルム５０上に支持基板および導電箔を準
備する工程では、例えば、厚みが約０．２ｍｍの支持基
板４２、導電箔４３を準備する。ここで、支持部材４２
の材料としては、Ｃｕ基板、Ｆｅ基板、Ｆｅ−Ｎｉ基板
セラミック基板、Ａｌ基板等があるが、本発明では半導
体チップ４４から発生する熱の発散性を考慮してＣｕ基
板を採用する。また、導電箔４３はＣｕの導電箔から成
り、導電箔４３の一部４８は、例えば、ＴＡＢテープの
ように導電箔４３にメッキを施すことで厚く形成され
る。First, as shown in FIGS. 14A and 14B, in the step of preparing the supporting substrate and the conductive foil on the insulating film 50, for example, the supporting substrate 42 having a thickness of about 0.2 mm and the conductive film are formed. Prepare the foil 43. Here, the support member 42
Examples of the material include a Cu substrate, an Fe substrate, an Fe-Ni substrate ceramic substrate, an Al substrate, and the like. In the present invention, the Cu substrate is adopted in consideration of heat dissipation from the semiconductor chip 44. Further, the conductive foil 43 is made of Cu conductive foil, and the part 48 of the conductive foil 43 is formed thick by plating the conductive foil 43 like a TAB tape, for example.
【００５８】そして、フィルム５０には、上記した支持
基板４２、導電箔４３を一組とした半導体搭載部４９
が、例えば、３行４列を１つの集合ブロックとして成
り、この集合ブロックが複数形成される。Then, the film 50 has a semiconductor mounting portion 49 in which the supporting substrate 42 and the conductive foil 43 are combined as a set.
However, for example, three rows and four columns are formed as one aggregate block, and a plurality of aggregate blocks are formed.
【００５９】次に、図１５（Ａ）、（Ｂ）に示すよう
に、ダイボンディング、ワイヤボンディング工程では、
フィルム５０上の各搭載部４９にはそれぞれ半導体チッ
プ４４を、例えば、Ａｇペーストを介して支持基板４２
上に固着する。そして、半導体チップ４４と導電箔４３
とを金線４５により電気的に接続する。このとき、図１
５（Ｃ）に示すように、金線４５の一端を半導体チップ
４４の電極パットと接続し、金線４５の他端を導電箔の
一端４３１と接続する。Next, as shown in FIGS. 15A and 15B, in the die bonding and wire bonding steps,
A semiconductor chip 44 is mounted on each mounting portion 49 on the film 50, for example, a support substrate 42 via Ag paste.
Stick to the top. Then, the semiconductor chip 44 and the conductive foil 43
And are electrically connected by a gold wire 45. At this time,
As shown in FIG. 5 (C), one end of the gold wire 45 is connected to the electrode pad of the semiconductor chip 44, and the other end of the gold wire 45 is connected to the one end 431 of the conductive foil.
【００６０】その後、フィルム５０裏面に端子形成用穴
付きフレームを接着する工程では、フィルム５０の裏面
に、第１の実施の形態で用いた端子形成用穴付きフレー
ム２９（図８参照）を接着する。この時、端子形成用穴
付きフレーム２９には、次工程におけるトランスファー
モールドにより端子４７を形成するための穴２９１を多
数有する。そして、この穴２９１とフィルム５０上の導
電箔４３との位置を正確に合わせることが必要となる。Then, in the step of adhering the terminal forming holed frame to the back surface of the film 50, the terminal forming holed frame 29 (see FIG. 8) used in the first embodiment is adhered to the back surface of the film 50. To do. At this time, the frame 29 with holes for forming terminals has many holes 291 for forming the terminals 47 by transfer molding in the next step. Then, it is necessary to accurately align the positions of the hole 291 and the conductive foil 43 on the film 50.
【００６１】次に、以下の工程であるトランスファーモ
ールド工程、半導体装置の端子を形成する工程、端子形
成用穴付きフレームを取り除く工程、ダイシング分割工
程は、上記した第１の実施の形態における半導体装置の
製造方法と同様である。そのため、ここでは説明を省略
する。Next, the following steps, that is, the transfer molding step, the step of forming the terminals of the semiconductor device, the step of removing the terminal forming frame, and the dicing division step are the semiconductor device in the first embodiment described above. It is the same as the manufacturing method of. Therefore, the description is omitted here.
【００６２】本第２の実施の形態においても、第１の実
施の形態と同様に、図１６に示した工程によりダイボン
ディング工程及びワイヤーボンディング工程を行うこと
で、図５に示した構造を形成することができる。尚、図
１６（Ａ）、（Ｂ）に示した工程は、図１３（Ａ）、
（Ｂ）に示した工程と同様であり、図１３の説明におけ
るアイランド２２１を支持基板４２へ、また、リードの
自由端２３２を導電箔の他端４３２へ置き換えることで
その説明に対処することができる。そのため、第１の実
施の形態の説明を参照することとし、ここでは、図１６
（Ａ）、（Ｂ）の説明は割愛する。Also in the second embodiment, as in the first embodiment, the structure shown in FIG. 5 is formed by performing the die bonding process and the wire bonding process by the process shown in FIG. can do. Note that the steps shown in FIGS. 16A and 16B are similar to those shown in FIG.
Similar to the step shown in FIG. 13B, the description can be dealt with by replacing the island 221 in the description of FIG. 13 with the support substrate 42 and the free end 232 of the lead with the other end 432 of the conductive foil. it can. Therefore, the description of the first embodiment will be referred to, and here, FIG.
The description of (A) and (B) is omitted.
【００６３】尚、上述した第１および第２の実施の形態
では、端子形成用穴付きフレームを用いた場合について
説明したが、端子形成用穴付きフレームの代わりに、例
えば、端子形成部に穴が設けられたプリント基板を用い
た場合も同様の半導体装置およびその製造方法、また、
効果を得ることができる。また、本実施の形態では、導
電箔の一端４３１が支持基板４２に対して外側に位置
し、導電箔の他端４３２が支持基板４２に対し内側に位
置している場合について説明したが、この関係が逆の位
置関係であっても良い。その他、本発明の要旨を逸脱し
ない範囲で、種々の変更が可能である。In the first and second embodiments described above, the case where the frame with the hole for terminal formation is used has been described, but instead of the frame with the hole for terminal formation, for example, a hole is formed in the terminal formation portion. Also when using a printed circuit board provided with the same semiconductor device and its manufacturing method,
The effect can be obtained. In the present embodiment, the case where one end 431 of the conductive foil is located outside the support substrate 42 and the other end 432 of the conductive foil is located inside the support substrate 42 has been described. The positional relationship may be reversed. Besides, various modifications can be made without departing from the scope of the present invention.
【００６４】[0064]
【発明の効果】本発明の半導体装置によれば、同一のリ
ードフレームから成るアイランドおよびリードと、前記
アイランド上に固着された半導体素子と、前記リードと
前記半導体素子とを電気的に接続する金属細線と、前記
アイランドおよびリードを一体に被覆する樹脂封止体と
を有し、前記樹脂封止体の裏面から前記リードの一部を
露出させ端子とすることを特徴とする。そして、前記リ
ードの一端は前記樹脂封止体の裏面に対して傾斜を有し
て食い込んでいる。そのことにより、前記リードの一端
と前記樹脂封止体とでアンカー効果を有し、前記リード
の両端は前記樹脂封止体と確実に一体となっている構造
となる。その結果、前記端子は前記樹脂封止体から剥離
することは無く、電極不良等を起こすことは無いく製品
品質の優れた半導体装置を実現することができる。According to the semiconductor device of the present invention, an island and a lead made of the same lead frame, a semiconductor element fixed on the island, and a metal electrically connecting the lead and the semiconductor element. A thin wire and a resin sealing body that integrally covers the island and the lead are provided, and a part of the lead is exposed from the back surface of the resin sealing body to serve as a terminal. Then, one end of the lead has an inclination with respect to the back surface of the resin encapsulant and bites into it. As a result, one end of the lead and the resin sealing body have an anchor effect, and both ends of the lead are surely integrated with the resin sealing body. As a result, the terminals are not peeled off from the resin encapsulant, electrode defects or the like are not caused, and a semiconductor device having excellent product quality can be realized.
【００６５】更に、本発明の半導体装置では、前記樹脂
封止体の裏面から前記リードの一部を露出させ端子とす
ることを特徴とする。そのことにより、前記リードの突
出した領域には樹脂が充填されているため、前記端子は
前記樹脂封止体の裏面から突出しスタンドオフを確保す
ることができる。そして、多少の異物が前記樹脂封止体
裏面と実装基板との間に挟まっても実装性が悪化するこ
とはない構造となる。更に、樹脂封止体２７から突出し
た端子２８部分で半田と固着するので、固着面積が確保
され実装強度が向上した半導体装置を実現できる。Further, the semiconductor device of the present invention is characterized in that a part of the lead is exposed from the back surface of the resin encapsulant and used as a terminal. As a result, the protruding region of the lead is filled with resin, so that the terminal can be protruded from the back surface of the resin encapsulant and a standoff can be secured. Further, the mountability does not deteriorate even if some foreign matter is sandwiched between the back surface of the resin sealing body and the mounting substrate. Furthermore, since the terminals 28 protruding from the resin encapsulant 27 are fixed to the solder, a fixing area can be secured and a semiconductor device with improved mounting strength can be realized.
【００６６】更に、本発明の半導体装置では、前記端子
として形成される前記リード以外の部分は前記アイラン
ドを含め、前記フィルムが圧着されている。そして、前
記アイランド、前記リードを形成する前記リードフレー
ムは導電部材から成るが、その裏面は前記フィルムより
絶縁されている。そのことにより、前記半導体装置裏面
からは、導電部材としては前記端子のみが露出してお
り、前記半導体装置を、例えば、プリント基板上の回路
に設置する場合、必要な導電路と前記端子のみを電気的
に接続することができる。その結果、回路の誤作動等も
起こすことは無く、実装性にも優れた半導体装置を実現
することができる。Further, in the semiconductor device of the present invention, the film including the island is pressure-bonded to the portions other than the leads formed as the terminals. The lead frame forming the island and the lead is made of a conductive material, and the back surface thereof is insulated from the film. As a result, only the terminals are exposed as the conductive member from the back surface of the semiconductor device, and when the semiconductor device is installed in, for example, a circuit on a printed circuit board, only the necessary conductive paths and the terminals are provided. It can be electrically connected. As a result, a semiconductor device excellent in mountability can be realized without causing malfunction of the circuit.
【００６７】また、本発明の半導体装置の製造方法で
は、アイランドおよびリードから成る複数個の搭載部を
有する極薄リードフレームを準備する工程と、前記アイ
ランドに半導体素子を固着する工程と、前記半導体素子
と前記リードフレームに形成されたリードとを金属細線
により電気的に接続する工程と、絶縁フィルムを介して
前記リードフレームと端子形成用の穴付きフレームとを
貼り合わせる工程と、前記リードフレーム上に樹脂封止
体を形成すると同時に、前記樹脂封止体形成時の樹脂注
入圧力により前記リードの一部を前記穴付きフレームか
ら押し出し端子を形成する工程とを具備することを特徴
とする。そして、前記端子形成工程では、前記端子形成
用の穴付きフレームをマスクとして前記端子上の前記フ
ィルムを除去する。そのことにより、前記端子部分のみ
のフィルムだけを除去し、前記半導体装置の裏面は絶縁
処理されることとなる。その結果、前記端子形成工程で
はマスク形成工程を省略することができ、実装性等の製
品品質を向上し、また、製造工程を簡略した半導体装置
の製造方法を実現することができる。Further, in the method of manufacturing a semiconductor device of the present invention, a step of preparing an ultrathin lead frame having a plurality of mounting portions composed of an island and leads, a step of fixing a semiconductor element to the island, On the lead frame, a step of electrically connecting the element and the lead formed on the lead frame with a thin metal wire, a step of attaching the lead frame and a frame with holes for terminal formation through an insulating film Forming a resin encapsulant on the substrate and simultaneously forming a terminal by pushing out a part of the lead from the frame with holes by the resin injection pressure at the time of forming the resin encapsulant. Then, in the terminal forming step, the film on the terminals is removed by using the hole forming frame for forming the terminals as a mask. As a result, only the film of the terminal portion is removed, and the back surface of the semiconductor device is insulated. As a result, it is possible to omit the mask forming step in the terminal forming step, improve the product quality such as mountability, and realize a semiconductor device manufacturing method with a simplified manufacturing step.
【図１】本発明の第１の実施の形態の半導体装置の一断
面を説明した斜視図である。FIG. 1 is a perspective view illustrating a cross section of a semiconductor device according to a first embodiment of the present invention.
【図２】図１に示した本発明の第１の実施の形態の半導
体装置内を説明する平面図である。FIG. 2 is a plan view illustrating the inside of the semiconductor device according to the first embodiment of the present invention shown in FIG.
【図３】本発明の第１の実施の形態の半導体装置の一断
面を説明した斜視図である。FIG. 3 is a perspective view illustrating a cross section of the semiconductor device according to the first embodiment of the present invention.
【図４】本発明の第２の実施の形態の半導体装置の断面
を説明した斜視図である。FIG. 4 is a perspective view illustrating a cross section of a semiconductor device according to a second embodiment of the present invention.
【図５】本発明の第２の実施の形態の半導体装置の断面
を説明した斜視図である。FIG. 5 is a perspective view illustrating a cross section of a semiconductor device according to a second embodiment of the present invention.
【図６】本発明の第１の実施の形態の半導体装置の製造
方法を説明する図である。FIG. 6 is a diagram illustrating the manufacturing method of the semiconductor device according to the first embodiment of the invention.
【図７】本発明の第１の実施の形態の半導体装置の製造
方法を説明する図である。FIG. 7 is a diagram illustrating the manufacturing method for the semiconductor device according to the first embodiment of the invention.
【図８】本発明の第１の実施の形態の半導体装置の製造
方法を説明する図である。FIG. 8 is a diagram illustrating the manufacturing method for the semiconductor device according to the first embodiment of the invention.
【図９】本発明の第１の実施の形態の半導体装置の製造
方法を説明する図である。FIG. 9 is a diagram illustrating the method for manufacturing the semiconductor device according to the first embodiment of the invention.
【図１０】本発明の第１の実施の形態の半導体装置の製
造方法を説明する図である。FIG. 10 is a diagram illustrating the manufacturing method for the semiconductor device according to the first embodiment of the invention.
【図１１】本発明の第１の実施の形態の半導体装置の製
造方法を説明する図である。FIG. 11 is a diagram illustrating the manufacturing method for the semiconductor device according to the first embodiment of the invention.
【図１２】本発明の第１の実施の形態の半導体装置の製
造方法を説明する図である。FIG. 12 is a diagram illustrating the manufacturing method for the semiconductor device according to the first embodiment of the invention.
【図１３】本発明の第１の実施の形態の半導体装置の製
造方法を説明する図である。FIG. 13 is a diagram illustrating the manufacturing method for the semiconductor device according to the first embodiment of the invention.
【図１４】本発明の第２の実施の形態の半導体装置の製
造方法を説明する図である。FIG. 14 is a diagram illustrating the manufacturing method for the semiconductor device according to the second embodiment of the invention.
【図１５】本発明の第２の実施の形態の半導体装置の製
造方法を説明する図である。FIG. 15 is a diagram illustrating the manufacturing method for the semiconductor device according to the second embodiment of the invention.
【図１６】本発明の第２の実施の形態の半導体装置の製
造方法を説明する図である。FIG. 16 is a diagram illustrating the manufacturing method for the semiconductor device according to the second embodiment of the invention.
【図１７】従来の半導体装置を説明する図である。FIG. 17 is a diagram illustrating a conventional semiconductor device.
【図１８】従来の半導体装置を説明する図である。FIG. 18 is a diagram illustrating a conventional semiconductor device.
Claims (15)
ランドおよびリードと、 前記アイランド上に固着された半導体素子と、 前記リードと前記半導体素子とを電気的に接続する金属
細線と、 前記アイランドおよびリードを一体に被覆する樹脂封止
体とを有し、 前記樹脂封止体の裏面から前記リードの一部を露出させ
端子とすることを特徴とする半導体装置。1. An island and a lead made of the same ultrathin lead frame, a semiconductor element fixed on the island, a fine metal wire electrically connecting the lead and the semiconductor element, the island and the lead. And a resin encapsulant for integrally covering the resin encapsulation, wherein a part of the lead is exposed from the back surface of the resin encapsulant to serve as a terminal.
し、前記リードの可動領域は前記樹脂封止体の裏面に対
して角度を有して前記樹脂封止体に食い込んでいること
を特徴とする請求項１記載の半導体装置。2. The island and the lead are separated from each other, and the movable region of the lead bites into the resin encapsulant at an angle with respect to the back surface of the resin encapsulant. The semiconductor device according to claim 1.
た領域にワイヤーボンディングされていることを特徴と
する請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the thin metal wire is wire-bonded to a region where the lead is fixed.
ドの可動領域にワイヤーボンディングされていることを
特徴とする請求項２記載の半導体装置。4. The semiconductor device according to claim 2, wherein the thin metal wire is wire-bonded to a movable region of the lead serving as the terminal.
導電箔と、 前記支持基板上に固着された半導体素子と、 前記導電箔と前記半導体素子とを電気的に接続する金属
細線と、 前記支持基板および前記絶縁シートを被覆する樹脂封止
体とを有し、 前記樹脂封止体の裏面から前記導電箔の一部を露出させ
端子とすることを特徴とする半導体装置。5. A supporting substrate, an insulating sheet bonded to the supporting substrate, a conductive foil having one side fixed so as to cover an opening of the insulating sheet, and a semiconductor element fixed on the supporting substrate. A thin metal wire that electrically connects the conductive foil and the semiconductor element, and a resin sealing body that covers the support substrate and the insulating sheet, from the back surface of the resin sealing body of the conductive foil. A semiconductor device characterized in that a part thereof is exposed to serve as a terminal.
介して露出し、前記導電箔の可動領域は前記樹脂封止体
の裏面に対して角度を有して前記樹脂封止体に食い込ん
でいることを特徴とする請求項５記載の半導体装置。6. The conductive foil is exposed through an opening of the insulating sheet, and a movable region of the conductive foil has an angle with respect to a back surface of the resin sealing body and bites into the resin sealing body. The semiconductor device according to claim 5, wherein:
た領域にワイヤーボンディングされていることを特徴と
する請求項５記載の半導体装置。7. The semiconductor device according to claim 5, wherein the thin metal wire is wire-bonded to a region where the conductive foil is fixed.
箔の可動領域にワイヤーボンディングされていることを
特徴とする請求項６記載の半導体装置。8. The semiconductor device according to claim 6, wherein the thin metal wire is wire-bonded to a movable region of the conductive foil serving as the terminal.
の搭載部を有する極薄リードフレームを準備する工程
と、 前記アイランドに半導体素子を固着する工程と、 前記半導体素子と前記リードフレームに形成されたリー
ドとを金属細線により電気的に接続する工程と、 絶縁フィルムを介して前記リードフレームと端子形成用
の穴付きフレームとを貼り合わせる工程と、 前記リードフレーム上に樹脂封止体を形成すると同時
に、前記樹脂封止体形成時の樹脂注入圧力により前記リ
ードの一部を前記穴付きフレームから押し出し端子を形
成する工程と、 前記絶縁フィルムの前記端子に位置する部分を除去する
工程とを具備することを特徴とする半導体装置の製造方
法。9. A step of preparing an ultra-thin lead frame having a plurality of mounting portions composed of islands and leads, a step of fixing a semiconductor element to the island, and leads formed on the semiconductor element and the lead frame. And a step of electrically connecting with a metal thin wire, a step of bonding the lead frame and a frame with holes for forming a terminal through an insulating film, and at the same time forming a resin sealing body on the lead frame, A step of extruding a part of the lead from the frame with holes by a resin injection pressure at the time of forming the resin sealing body to form a terminal; and a step of removing a portion of the insulating film located at the terminal. A method for manufacturing a semiconductor device, comprising:
れた領域にワイヤーボンディングされることを特徴とす
る請求項９記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 9, wherein the thin metal wire is wire-bonded to a region where the lead is fixed.
ドの可動領域にワイヤーボンディングされていることを
特徴とする請求項９記載の半導体装置の製造方法。11. The method of manufacturing a semiconductor device according to claim 9, wherein the thin metal wire is wire-bonded to a movable region of the lead serving as the terminal.
前記穴付きフレームをマスクとしてレーザーで除去する
ことを特徴とする請求項９記載の半導体装置の製造方
法。12. The step of removing the insulating film comprises:
10. The method of manufacturing a semiconductor device according to claim 9, wherein the frame with holes is used as a mask to remove by laser.
を準備する工程と、 前記絶縁シートに支持基板を貼り合わせる工程と、 前記絶縁シートの開口部を覆うように導電箔を片側固定
して貼り合わせる工程と、 前記支持基板上に半導体素子を固着し、該半導体素子と
前記導電箔とを金属細線を用いて電気的に接続する工程
と、 前記絶縁シート上に樹脂封止体を形成すると同時に、前
記樹脂封止体形成時の樹脂注入圧力により前記導電箔の
一部を前記絶縁シートの開口部から押し出し端子を形成
する工程とを具備することを特徴とする半導体装置の製
造方法。13. A step of preparing an insulating sheet having a plurality of openings, a step of attaching a supporting substrate to the insulating sheet, and a conductive foil fixed on one side so as to cover the openings of the insulating sheet. A step of adhering, a step of fixing a semiconductor element on the supporting substrate, an step of electrically connecting the semiconductor element and the conductive foil with a thin metal wire, and a step of forming a resin sealing body on the insulating sheet At the same time, a step of forming a terminal by extruding a part of the conductive foil from an opening of the insulating sheet by a resin injection pressure at the time of forming the resin encapsulant.
れた領域にワイヤーボンディングされることを特徴とす
る請求項１３記載の半導体装置の製造方法。14. The method of manufacturing a semiconductor device according to claim 13, wherein the thin metal wire is wire-bonded to a region where the conductive foil is fixed.
箔の可動領域にワイヤーボンディングされていることを
特徴とする請求項１３記載の半導体装置の製造方法。15. The method of manufacturing a semiconductor device according to claim 13, wherein the thin metal wire is wire-bonded to a movable region of the conductive foil which becomes the terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002211048A JP2003100955A (en) | 2001-07-19 | 2002-07-19 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219275 | 2001-07-19 | ||
| JP2001-219275 | 2001-07-19 | ||
| JP2002211048A JP2003100955A (en) | 2001-07-19 | 2002-07-19 | Semiconductor device and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100955A true JP2003100955A (en) | 2003-04-04 |
Family
ID=26618987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002211048A Pending JP2003100955A (en) | 2001-07-19 | 2002-07-19 | Semiconductor device and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003100955A (en) |
-
2002
- 2002-07-19 JP JP2002211048A patent/JP2003100955A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839321B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JP3562311B2 (en) | Method for manufacturing lead frame and resin-encapsulated semiconductor device | |
| US5869905A (en) | Molded packaging for semiconductor device and method of manufacturing the same | |
| JPH11307675A (en) | Resin-encapsulate semiconductor device and its manufacture | |
| JP3046024B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| JP2003023134A (en) | Semiconductor device and method of manufacturing the same | |
| JP3470111B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP4408475B2 (en) | Semiconductor devices that do not use bonding wires | |
| JP3478139B2 (en) | Lead frame manufacturing method | |
| JP3458057B2 (en) | Resin-sealed semiconductor device | |
| JP2569400B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP4822038B2 (en) | Discrete package, manufacturing method thereof, and lead frame used therefor | |
| JP4334047B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3445930B2 (en) | Resin-sealed semiconductor device | |
| JP3915337B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
| JP3843654B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
| JP4266429B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP4066050B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP3454192B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP3959898B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP2006216993A (en) | Resin-sealed semiconductor device | |
| JP2003100955A (en) | Semiconductor device and its manufacturing method | |
| JP2003017644A (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP3915338B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050706 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080122 |