[go: up one dir, main page]

JP2003100868A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2003100868A
JP2003100868A JP2001297040A JP2001297040A JP2003100868A JP 2003100868 A JP2003100868 A JP 2003100868A JP 2001297040 A JP2001297040 A JP 2001297040A JP 2001297040 A JP2001297040 A JP 2001297040A JP 2003100868 A JP2003100868 A JP 2003100868A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
nitrogen
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001297040A
Other languages
Japanese (ja)
Other versions
JP4170612B2 (en
Inventor
Yasushi Akasaka
泰志 赤坂
Pao-Hwa Chou
保華 周
Toshiro Nakanishi
俊郎 中西
Kyoichi Suguro
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Fujitsu Ltd
Winbond Electronics Corp
Original Assignee
Toshiba Corp
Fujitsu Ltd
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Fujitsu Ltd, Winbond Electronics Corp filed Critical Toshiba Corp
Priority to JP2001297040A priority Critical patent/JP4170612B2/en
Publication of JP2003100868A publication Critical patent/JP2003100868A/en
Application granted granted Critical
Publication of JP4170612B2 publication Critical patent/JP4170612B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】原料ガスとしてHCDを用いたLP−CVD法
により形成した、シリコン窒化膜からなるゲート側壁絶
縁膜のエッチングレートを、自然酸化膜のエッチングレ
ートよりも十分に遅くし、ゲート側壁絶縁膜の薄膜化を
招くことなく、自然酸化膜を除去すること。 【解決手段】シリコン窒化膜33からなるゲート側壁絶
縁膜の側面における窒素密度を1×1014cm-2以上5
×1015cm-2以下に設定し、かつHFを用いたウエッ
トエッチングにより自然酸化膜を除去する。
(57) Abstract: An etching rate of a gate sidewall insulating film made of a silicon nitride film formed by an LP-CVD method using HCD as a source gas is made sufficiently lower than an etching rate of a natural oxide film. And removing the natural oxide film without reducing the thickness of the gate sidewall insulating film. A nitrogen density on a side surface of a gate sidewall insulating film made of a silicon nitride film is set to 1 × 10 14 cm −2 or more.
A natural oxide film is removed by wet etching using HF at a setting of × 10 15 cm −2 or less.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、シリコン窒化膜か
らなる部材を含む半導体装置およびその製造方法に係わ
り、特にシリコン窒化膜からなる部材の側面におけるエ
ッチングレートをシリコン酸化膜のエッチングレートよ
りも遅くなるように制御した半導体装置およびその製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device including a member made of a silicon nitride film and a method of manufacturing the same, and particularly, the etching rate on the side surface of the member made of the silicon nitride film is slower than that of the silicon oxide film. And a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、LSIにおいては、集積度を高め
るために、多層配線が多く用いられている。この種の多
層配線においては、集積度の高い配線を実現するため
に、上下に隣接する配線層のみでなく、2層以上離れた
層を直接接続する技術が用いられている。
2. Description of the Related Art In recent years, in an LSI, multi-layer wiring has been often used to increase the degree of integration. In this type of multilayer wiring, in order to realize wiring with a high degree of integration, a technique of directly connecting not only vertically adjacent wiring layers but also layers separated by two or more layers is used.

【0003】このとき、2層以上離れた配線を接続する
プラグと、2層以上離れた配線間に存在する配線(中間
配線)とは絶縁されている必要がある。このため、2層
以上離れた層を直接接続する多層配線においては、層間
の合わせずれによって上記プラグが埋め込まれた接続孔
が中間配線にかからないように、通常、十分な余裕をと
った設計がなされている。
At this time, it is necessary to insulate the plug connecting the wirings separated by two layers or more and the wiring (intermediate wiring) existing between the wirings separated by two layers or more. For this reason, in a multilayer wiring that directly connects layers separated by two or more layers, a design is usually made with a sufficient margin so that the connection hole in which the plug is embedded does not reach the intermediate wiring due to misalignment between layers. ing.

【0004】一方、近年、さらなる高集積度の配線を形
成するために、配線に対して自己整合的にプラグを形成
する方法(SAC(Self-Aligned Contact)プロセス)
が行われている。この方法を以下図5に従って説明す
る。
On the other hand, in recent years, a method of forming a plug in a self-aligned manner with respect to the wiring in order to form a wiring with a higher degree of integration (SAC (Self-Aligned Contact) process).
Is being done. This method will be described below with reference to FIG.

【0005】まず、図5(a)に示すように、第1の配
線81上に第1の層間絶縁膜としてのシリコン酸化膜8
2を形成し、その後シリコン窒化膜82上に第2の配線
83および第1のシリコン窒化膜84を形成する。
First, as shown in FIG. 5A, a silicon oxide film 8 as a first interlayer insulating film is formed on the first wiring 81.
2 is formed, and then the second wiring 83 and the first silicon nitride film 84 are formed on the silicon nitride film 82.

【0006】次に、図5(b)に示すように、第2の配
線83および第1のシリコン窒化膜84の側壁に第2の
シリコン窒化膜(側壁絶縁膜)85を形成し、続いて第
2の層間絶縁膜としてのシリコン酸化膜86を全面に堆
積し、その後シリコン酸化膜86上にフォトレジストか
らなるコンタクトパターン87を形成する。
Next, as shown in FIG. 5B, a second silicon nitride film (sidewall insulating film) 85 is formed on the sidewalls of the second wiring 83 and the first silicon nitride film 84, and subsequently, A silicon oxide film 86 as a second interlayer insulating film is deposited on the entire surface, and then a contact pattern 87 made of photoresist is formed on the silicon oxide film 86.

【0007】その後、RIE(Reactive Ion Etching)
法を用い、シリコン酸化物のエッチングレートがシリコ
ン窒化物のそれよりも速くなる条件で、図5(c)に示
すように、コンタクトパターン87をマスクにして、シ
リコン酸化膜86,81をシリコン窒化膜84,85に
対して選択的にエッチングし、第1の配線81に達する
接続孔88を自己整合的に開口する。
After that, RIE (Reactive Ion Etching)
Under the condition that the etching rate of silicon oxide is faster than that of silicon nitride, the silicon oxide films 86 and 81 are nitrided with the contact pattern 87 as a mask as shown in FIG. 5C. The films 84 and 85 are selectively etched to form a contact hole 88 reaching the first wiring 81 in a self-aligned manner.

【0008】その後、図5(d)に示すように、コンタ
クトパターン87を剥離する。
After that, as shown in FIG. 5D, the contact pattern 87 is peeled off.

【0009】次に、図5(e)に示すように、第3の配
線、および第3の配線と第1の配線81を接続するプラ
グ(第3の配線・プラグ)89となる金属膜を、接続孔
88の内部およびシリコン酸化膜86上に堆積し、その
後上記金属膜をパターニングすることで、第3の配線・
プラグ89を形成する。
Next, as shown in FIG. 5E, a metal film to be a third wiring and a plug (third wiring / plug) 89 for connecting the third wiring and the first wiring 81 is formed. , The inside of the connection hole 88 and the silicon oxide film 86 are deposited, and then the metal film is patterned to form a third wiring
The plug 89 is formed.

【0010】このような方法によれば、図5(c)のエ
ッチング工程において、シリコン窒化膜84,85が第
2の配線83のマスクとして働いているので、コンタク
トパターン87がずれても第2の配線83はエッチング
されない。したがって、接続孔88と第2の配線83と
の間に余裕を持たせる必要がない。すなわち、図に示し
た2つの第2の配線83の間の距離を広くする必要はな
い。
According to this method, since the silicon nitride films 84 and 85 act as a mask for the second wiring 83 in the etching step of FIG. 5C, even if the contact pattern 87 is displaced, the second Wiring 83 is not etched. Therefore, it is not necessary to provide a margin between the connection hole 88 and the second wiring 83. That is, it is not necessary to increase the distance between the two second wirings 83 shown in the figure.

【0011】第2の配線83を被覆するシリコン窒化膜
85の成膜方法としては、CVD法特にLP−CVD法
が好ましい。シリコン窒化物を堆積する方法としては他
に、PE−CVD法も一般的であるが、第2の配線83
の側面における段差被覆性の点でLP−CVD法に大き
く劣る。
As a method for forming the silicon nitride film 85 for covering the second wiring 83, the CVD method, particularly the LP-CVD method is preferable. As another method for depositing silicon nitride, a PE-CVD method is generally used, but the second wiring 83 is used.
Is significantly inferior to the LP-CVD method in terms of step coverage on the side surface of the.

【0012】しかし、通常のSiH2 Cl2 (DCS)
とNH3 を原料ガスとして用いるLP−CVD法では、
700℃以上の高温熱工程を必要とする。このため、こ
れ以前に形成する配線材料はAlなどの低融点の材料で
は無く、W等の高融点の材料が必要とされる。
However, conventional SiH 2 Cl 2 (DCS)
In the LP-CVD method using N and NH 3 as source gas,
A high temperature heating process of 700 ° C. or higher is required. For this reason, the wiring material formed before this is not a low melting point material such as Al but a high melting point material such as W.

【0013】さらに、700℃以上の高温熱工程におい
ては、図6に示すように、バリアメタル膜94で第1の
配線81を構成する金属と不純物拡散層90との反応を
防止することができないため、不純物拡散層90と第1
の配線81との間のコンタクト抵抗上昇や、リーク電流
増大などの問題が生じる。なお、図6において、91は
シリコン基板、92は素子分離絶縁膜(STI)、93
は層間絶縁膜、94はバリアメタル膜をそれぞれ示して
いる。
Further, in the high temperature heating process at 700 ° C. or higher, as shown in FIG. 6, the barrier metal film 94 cannot prevent the reaction between the metal forming the first wiring 81 and the impurity diffusion layer 90. Therefore, the impurity diffusion layer 90 and the first
There are problems such as an increase in contact resistance with the wiring 81 and an increase in leak current. In FIG. 6, 91 is a silicon substrate, 92 is an element isolation insulating film (STI), 93
Is an interlayer insulating film, and 94 is a barrier metal film.

【0014】これらの問題を解決するために、原料ガス
としてSi2 Cl6 (HCD)を用いることが提案され
ている。このガス系を用いれば、650℃以下の成膜温
度でも、シリコン窒化膜を堆積することができる。
In order to solve these problems, it has been proposed to use Si 2 Cl 6 (HCD) as a source gas. Using this gas system, a silicon nitride film can be deposited even at a film forming temperature of 650 ° C. or lower.

【0015】しかし、原料ガスとしてHCDを用いてL
P−CVD法により形成したシリコン窒化膜は、LSI
の製造工程において多用されるHFを含む液(HF溶
液)によるエッチングレートが速い。
However, when HCD is used as the source gas, L
The silicon nitride film formed by the P-CVD method is an LSI
The etching rate by the liquid containing HF (HF solution) that is frequently used in the manufacturing process of is high.

【0016】そのため、例えば図5(c)の工程後に行
う、HF溶液による自然酸化膜の除去工程において、シ
リコン窒化膜84,85がエッチングされ、シリコン窒
化膜84,85の薄膜化もしくは消滅が生じる。その結
果、第3の配線・プラグ89と第2の配線83との間の
絶縁を保つことが困難になるという問題が生じる。
Therefore, in the step of removing the natural oxide film with the HF solution, which is performed after the step of FIG. 5C, the silicon nitride films 84 and 85 are etched, and the silicon nitride films 84 and 85 are thinned or disappear. . As a result, it becomes difficult to maintain the insulation between the third wiring / plug 89 and the second wiring 83.

【0017】[0017]

【発明が解決しようとする課題】上述の如く、従来のS
ACプロセスにおいては、段差被覆性、成膜温度の観点
から、配線を覆うシリコン窒化膜の形成方法として、原
料ガスとしてHCDを用いたLP−CVD法が採用され
ている。
As described above, the conventional S
In the AC process, the LP-CVD method using HCD as a source gas is adopted as a method of forming a silicon nitride film that covers wiring from the viewpoint of step coverage and film formation temperature.

【0018】この種の方法で形成されたシリコン窒化膜
は、自然酸化膜の除去に用いるHF溶液によるエッチン
グレートが速い。そのため、側壁絶縁膜としてのシリコ
ン窒化膜が露出した状態で、自然酸化膜の除去を行う工
程で、シリコン窒化膜の薄膜化もしくは消滅が生じる。
その結果、第1の配線と第3の配線とを繋げるプラグ
と、第2の配線との間の絶縁を保つことが困難になると
いう問題が生じている。
The silicon nitride film formed by this kind of method has a high etching rate by the HF solution used for removing the natural oxide film. Therefore, the silicon nitride film is thinned or disappears in the step of removing the natural oxide film with the silicon nitride film as the sidewall insulating film exposed.
As a result, there arises a problem that it becomes difficult to maintain insulation between the plug connecting the first wiring and the third wiring and the second wiring.

【0019】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、HFによる薄膜化や消
滅を防止できる、シリコン窒化膜からなる絶縁部材を備
えた半導体装置およびその製造方法を提供することにあ
る。
The present invention has been made in view of the above circumstances, and an object thereof is to provide a semiconductor device provided with an insulating member made of a silicon nitride film capable of preventing thinning and disappearance due to HF, and manufacturing thereof. To provide a method.

【0020】[0020]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
Among the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

【0021】すなわち、上記目的を達成するために、本
発明に係る半導体装置は、基板と、前記基板上に形成さ
れ、側面の少なくとも一部が露出し、シリコン窒化膜か
らなる部材であって、該部材を前記側面を含む表面層と
該表面層よりも深い層との二つに分けた場合、前記表面
層における窒素の体積密度が深さ方向に分布を有し、か
つ前記表面層よりも深い層における窒素の体積密度が深
さ方向に実質的に一定であり、かつ前記表面層における
窒素の体積密度から、前記表面層よりも深い層における
窒素の体積密度を引いて得られる、前記表面層における
窒素の体積密度分布を、前記表面層の深さ方向に積分し
て得られる前記表面層の面密度が、1×1014cm-2
上5×1015cm-2以下である部材とを備えていること
を特徴とする。
That is, to achieve the above object, a semiconductor device according to the present invention is a substrate and a member formed on the substrate, at least a part of a side surface of which is exposed, and which is made of a silicon nitride film. When the member is divided into two, a surface layer including the side surface and a layer deeper than the surface layer, the volumetric density of nitrogen in the surface layer has a distribution in the depth direction and is higher than that of the surface layer. The surface, wherein the volume density of nitrogen in the deep layer is substantially constant in the depth direction, and is obtained by subtracting the volume density of nitrogen in the layer deeper than the surface layer from the volume density of nitrogen in the surface layer. A member having a surface density of 1 × 10 14 cm −2 or more and 5 × 10 15 cm −2 or less obtained by integrating the volume density distribution of nitrogen in the layer in the depth direction of the surface layer. It is characterized by having.

【0022】本発明によれば、シリコン酸化膜からなる
部材の側面の露出部分の窒素密度を1×1014cm-2
上5×1015cm-2以下に設定することにより、上記露
出分におけるHFによるエッチング耐性を高くでき、こ
れによりHFによる薄膜化や消滅を防止できる、シリコ
ン窒化膜からなる部材を備えた半導体装置およびその製
造方法を実現できるようになる。
According to the present invention, the nitrogen density of the exposed portion of the side surface of the member made of the silicon oxide film is set to 1 × 10 14 cm −2 or more and 5 × 10 15 cm −2 or less, so that the exposed portion of It is possible to realize a semiconductor device provided with a member made of a silicon nitride film and a method for manufacturing the same, which can increase the etching resistance by HF and can prevent thinning and disappearance by HF.

【0023】本発明の上記ならびにその他の目的と新規
な特徴は、本明細書の記載および添付図面によって明ら
かになるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0024】[0024]

【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態(以下、実施形態という)を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention (hereinafter referred to as embodiments) will be described below with reference to the drawings.

【0025】(第1の実施形態)HCDをシリコンのソ
ースとして625℃のLP−CVD法で堆積したシリコ
ン窒化膜を、HFを0.25%含む液でウエットエッチ
ングした場合、シリコン窒化膜のエッチングレートは、
堆積直後では熱酸化で形成されたシリコン酸化膜のそれ
とほぼ等しく、また900℃、20秒のN2 中RTAを
行った後でも熱酸化膜に対するエッチングレート比は、
0.45倍程度である。
(First Embodiment) When a silicon nitride film deposited by LP-CVD at 625 ° C. using HCD as a silicon source is wet-etched with a solution containing 0.25% HF, the silicon nitride film is etched. The rate is
Immediately after the deposition, it is almost the same as that of the silicon oxide film formed by thermal oxidation, and even after RTA in N 2 at 900 ° C. for 20 seconds, the etching rate ratio to the thermal oxide film is
It is about 0.45 times.

【0026】しかしながら、発明者等の実験によれば、
上記シリコン窒化膜に所定量の窒素を導入することによ
り、エッチングレートを十分に低下させることが可能で
あることが明らかになった。
However, according to experiments by the inventors,
It has been clarified that the etching rate can be sufficiently reduced by introducing a predetermined amount of nitrogen into the silicon nitride film.

【0027】図1は、HCDとNH3 ガスを用いて62
5℃のLP−CVD法で堆積したシリコン窒化膜に窒素
イオンを注入し、900℃、20秒のN2 中RTAを施
して得られたサンプルを0.25%HF水溶液でエッチ
ングした場合の、窒素イオンのドーズ量とシリコン窒化
膜のエッチングレートとの関係を示す図である。参考の
ため、図1には、窒素イオンを導入していないシリコン
窒化膜のエッチングレートも載せてある。
FIG. 1 shows a case of using HCD and NH 3 gas.
When nitrogen ions are implanted into a silicon nitride film deposited by the LP-CVD method at 5 ° C. and RTA is performed in N 2 at 900 ° C. for 20 seconds, the sample obtained is etched with a 0.25% HF aqueous solution. It is a figure which shows the relationship between the dose amount of nitrogen ion, and the etching rate of a silicon nitride film. For reference, FIG. 1 also shows the etching rate of the silicon nitride film to which nitrogen ions are not introduced.

【0028】図1から分かるように、面密度で1×10
14以上5×1015cm-2以下の窒素濃度になるように窒
素イオンを注入すると、エッチングレートは遅くなる。
1×1016cm-2の窒素濃度でエッチングレートは逆に
早くなっているが、これは物理的なストレスによりシリ
コン窒化膜の構造が乱されたためと解釈される。
As can be seen from FIG. 1, the surface density is 1 × 10.
If nitrogen ions are implanted so that the nitrogen concentration is 14 or more and 5 × 10 15 cm −2 or less, the etching rate becomes slow.
The etching rate is nitrogen concentration of 1 × 10 16 cm -2 is earlier Conversely, this structure of the silicon nitride film is interpreted to be due to disturbed by physical stress.

【0029】しかし、イオン注入法を用いた場合、窒素
イオンの指向性が極めて高いため、シリコン窒化膜の側
面には窒素を効率よく導入することができない。また、
シリコン窒化膜に物理的なダメージを与えやすい。側壁
部分に効率よく窒素を導入するためには、指向性の低い
窒素を含む粒子を用いることが必要である。
However, when the ion implantation method is used, nitrogen cannot be efficiently introduced into the side surface of the silicon nitride film because the directivity of nitrogen ions is extremely high. Also,
It is easy to give physical damage to the silicon nitride film. In order to efficiently introduce nitrogen into the side wall portion, it is necessary to use particles containing nitrogen having low directivity.

【0030】このような指向性の低い窒素を含む粒子を
用い、シリコン窒化膜の側面表面に窒素を効率よく導入
する方法として、窒素を含むプラズマを用いる方法が考
えられる。
As a method of efficiently introducing nitrogen into the side surface of the silicon nitride film using such particles of nitrogen having a low directivity, a method of using plasma containing nitrogen can be considered.

【0031】例えば、図5(a)〜図5(d)に示した
のと同様の方法で、接続孔88を開口した後、図2に示
すように、例えば、100mTorr程度の圧力下でN
2 またはNH3 などの窒素を含むガスに500W程度の
高周波を印加して発生させた窒素を含むプラズマ1中
に、シリコン窒化膜85が形成された基板を曝する。
For example, after the connection hole 88 is opened by the same method as shown in FIGS. 5A to 5D, as shown in FIG. 2, for example, under a pressure of about 100 mTorr, N
The substrate on which the silicon nitride film 85 is formed is exposed to the plasma 1 containing nitrogen generated by applying a high frequency of about 500 W to a gas containing nitrogen such as 2 or NH 3 .

【0032】これにより、シリコン窒化膜85の露出し
た側面には、イオン注入では困難である、窒素濃度が1
×1014〜5×1015cm-2という高濃度窒素層2を形
成することができる。高濃度窒素層2はシリコン窒化膜
85の露出した上面にも形成される。また、図におい
て、3は上記プラズマ処理によりシリコン酸化膜82の
上面表面および側壁表面(接続孔側面)に形成された高
濃度窒素層3(表面層)を示している。
As a result, the exposed side surface of the silicon nitride film 85 has a nitrogen concentration of 1 which is difficult to achieve by ion implantation.
It is possible to form the high-concentration nitrogen layer 2 having a density of x10 14 to 5x10 15 cm -2 . The high concentration nitrogen layer 2 is also formed on the exposed upper surface of the silicon nitride film 85. Further, in the figure, 3 indicates the high-concentration nitrogen layer 3 (surface layer) formed on the upper surface and side wall surface (side surface of the connection hole) of the silicon oxide film 82 by the above plasma treatment.

【0033】高濃度窒素層2よりも下の部分のシリコン
窒化膜85の深さ方向の窒素濃度(cm-3)はほぼ一定
となりる。何故なら、高濃度窒素層2よりも下の部分の
シリコン窒化膜85には、プラズマドーピングによる窒
素添加がほとんど無く、シリコン窒化膜本来が持ってい
る窒素しか実質的に無いからである。
The nitrogen concentration (cm -3 ) in the depth direction of the silicon nitride film 85 below the high concentration nitrogen layer 2 is substantially constant. This is because the silicon nitride film 85 below the high-concentration nitrogen layer 2 has almost no nitrogen added by plasma doping, and substantially only the nitrogen that the silicon nitride film originally has.

【0034】また、高濃度窒素層2よりも下の部分のシ
リコン窒化膜85には、プラズマドーピングによる窒素
添加がほとんどないことから、高濃度窒素層2よりも下
の部分のシリコン窒化膜85の窒素濃度(cm-3)は、
高濃度窒素層2のそれよりも低くなる。
Since the silicon nitride film 85 below the high-concentration nitrogen layer 2 contains almost no nitrogen added by plasma doping, the silicon nitride film 85 below the high-concentration nitrogen layer 2 does not contain nitrogen. Nitrogen concentration (cm -3 ) is
It becomes lower than that of the high concentration nitrogen layer 2.

【0035】すなわち、本実施形態の方法を用いると、
高濃度窒素層2が形成されたシリコン窒化膜85(シリ
コン窒化膜からなる部材)を高濃度窒素層2とそれより
も深い層との二つに分けた場合、高濃度窒素層2におけ
る窒素の体積密度が深さ方向に分布を有し、かつ高濃度
窒素層2よりも深い層における窒素の体積密度が深さ方
向に実質的に一定であり、かつ高濃度窒素層2における
窒素の体積密度から、高濃度窒素層2よりも深い層にお
ける窒素の体積密度を引いて得られる、高濃度窒素層2
における窒素の体積密度分布を、高濃度窒素層2の深さ
方向に積分して得られる高濃度窒素層2の面密度が、1
×1014cm-2以上5×1015cm-2以下となることが
分かった。
That is, using the method of this embodiment,
When the silicon nitride film 85 (member made of a silicon nitride film) on which the high-concentration nitrogen layer 2 is formed is divided into a high-concentration nitrogen layer 2 and a layer deeper than the high-concentration nitrogen layer 2, nitrogen in the high-concentration nitrogen layer 2 The volume density has a distribution in the depth direction, the volume density of nitrogen in a layer deeper than the high-concentration nitrogen layer 2 is substantially constant in the depth direction, and the volume density of nitrogen in the high-concentration nitrogen layer 2 The high-concentration nitrogen layer 2 obtained by subtracting the volumetric density of nitrogen in the layer deeper than the high-concentration nitrogen layer 2 from
The surface density of the high-concentration nitrogen layer 2 obtained by integrating the volume density distribution of nitrogen in the depth direction of the high-concentration nitrogen layer 2 is 1
It was found that it was not less than × 10 14 cm −2 and not more than 5 × 10 15 cm −2 .

【0036】高濃度窒素層2を形成した後、必要に応じ
て600℃程度の比較的低い温度で30分〜60分程度
の加熱を行うか、あるいは800℃程度の温度で20〜
30秒程度の短時間の加熱を行うことで、更に効率よく
窒素を導入することができるようになる。
After forming the high-concentration nitrogen layer 2, if necessary, heating is performed at a relatively low temperature of about 600 ° C. for about 30 to 60 minutes, or at a temperature of about 800 ° C. for 20 to 20 ° C.
By heating for a short time of about 30 seconds, nitrogen can be introduced more efficiently.

【0037】かくして本実施形態によれば、窒素プラズ
マ処理によりシリコン窒化膜85の露出面に高濃度窒素
層2を形成することにより、例えば自然酸化膜等の除去
を目的とする洗浄を行うために、HFを用いたウエット
エッチングを行っても、第2の配線83の側壁を覆うシ
リコン窒化膜85の薄膜化を防止でき、第3の配線・プ
ラグ89と第2の配線83との間の絶縁を保つことがで
きるようになる。
Thus, according to the present embodiment, by forming the high-concentration nitrogen layer 2 on the exposed surface of the silicon nitride film 85 by the nitrogen plasma treatment, for example, cleaning for the purpose of removing a natural oxide film or the like is performed. , HF can be used to prevent thinning of the silicon nitride film 85 covering the side wall of the second wiring 83, and insulation between the third wiring / plug 89 and the second wiring 83 can be prevented. Will be able to keep.

【0038】(第2の実施形態)図3および図4は、本
発明の第2の実施形態に係る半導体装置の製造工程を示
す断面図である。
(Second Embodiment) FIGS. 3 and 4 are sectional views showing a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【0039】まず、図3(a)に示すように、シリコン
基板21上にSiO2 などからなる厚さ5nm程度のゲ
ート絶縁膜22、シリコンまたはシリコンゲルマニウム
からなる厚さ70nmの半導体膜にB、As、P等の導
電性不純物を1×1020cm -3以上添加してなる低抵抗
の半導体膜23、厚さ5nm程度の薄いW窒化膜24、
W膜25、厚さ200nm程度のシリコン窒化膜26を
順次形成し、その後シリコン窒化膜26上にゲートパタ
ーンを有するフォトレジストパターン27を形成する。
シリコン基板21の代わりに、SOI基板や、シリコン
ゲルマを含む基板を用いても良い。半導体膜23の結晶
構造は例えば多結晶である。
First, as shown in FIG.
SiO on the substrate 212With a thickness of about 5 nm
Insulating film 22, silicon or silicon germanium
Conducting B, As, P, etc. on a 70 nm thick semiconductor film made of
1 x 10 electrically conductive impurities20cm -3Low resistance obtained by adding the above
Semiconductor film 23, thin W nitride film 24 having a thickness of about 5 nm,
A W film 25 and a silicon nitride film 26 with a thickness of about 200 nm are formed.
The gate pattern is formed on the silicon nitride film 26 sequentially.
Forming a photoresist pattern 27 having a pattern.
Instead of the silicon substrate 21, an SOI substrate or silicon
A substrate containing germanium may be used. Crystal of semiconductor film 23
The structure is, for example, polycrystalline.

【0040】次に、図3(b)に示すように、フォトレ
ジストパターン27をマスクにしてしシリコン窒化膜2
6をRIE法にてエッチングし、フォトレジストパター
ン27のパターンをシリコン窒化膜26に転写する。こ
の結果、シリコン窒化膜26からなるハードマスクが得
られる。
Next, as shown in FIG. 3B, the silicon nitride film 2 is formed by using the photoresist pattern 27 as a mask.
6 is etched by the RIE method, and the pattern of the photoresist pattern 27 is transferred to the silicon nitride film 26. As a result, a hard mask made of the silicon nitride film 26 is obtained.

【0041】次に、図3(c)に示すように、フォトレ
ジストパターン27を剥離した後、100mTorr程
度の圧力下でN2 またはNH3 などの窒素を含むガスに
500W程度の高周波を印加して発生させた窒素を含む
プラズマ中に、シリコン窒化膜26が形成されたシリコ
ン基板21を曝し、シリコン窒化膜26の表面に面密度
で1×1014〜5×1015cm-2の窒素濃度を有する高
濃度窒素層28を形成する。高濃度窒素層28が形成さ
れていない部分のシリコン窒化膜26の窒素濃度は1×
1014よりも低い値となる。
Next, as shown in FIG. 3C, after removing the photoresist pattern 27, a high frequency of about 500 W is applied to a gas containing nitrogen such as N 2 or NH 3 under a pressure of about 100 mTorr. The silicon substrate 21 on which the silicon nitride film 26 is formed is exposed to plasma containing nitrogen generated by the above process, and the surface of the silicon nitride film 26 has a nitrogen density of 1 × 10 14 to 5 × 10 15 cm -2 in terms of surface density. Forming a high-concentration nitrogen layer 28 having The nitrogen concentration of the silicon nitride film 26 in the portion where the high concentration nitrogen layer 28 is not formed is 1 ×
The value is lower than 10 14 .

【0042】このとき、同時にW膜25の表面にも高濃
度窒素層29が形成されるが、高濃度窒素層29はこの
後行われるRIE等の工程に影響を与えずに同工程時に
除去される。
At this time, the high-concentration nitrogen layer 29 is simultaneously formed on the surface of the W film 25, but the high-concentration nitrogen layer 29 is removed at the same time without affecting the subsequent steps such as RIE. It

【0043】高濃度窒素層28,29の形成後、必要に
応じて、600℃程度の比較的低い温度で30分〜60
分程度の加熱を行うか、あるいは800℃程度の温度で
20〜30秒程度の短時間の加熱を行うことで、更に効
率よく窒素を導入することができる。
After forming the high-concentration nitrogen layers 28 and 29, if necessary, at a relatively low temperature of about 600 ° C. for 30 minutes to 60 minutes.
Nitrogen can be introduced more efficiently by heating for about a minute or by heating at a temperature of about 800 ° C. for a short time of about 20 to 30 seconds.

【0044】次に、図3(d)に示すように、表面に高
濃度窒素層28が形成されたシリコン窒化膜26(ハー
ドマスク)をマスクにして、W膜25、W窒化膜24お
よび半導体膜23をRIE法によりエッチングし、W膜
25、W窒化膜24および半導体膜23からなるゲート
電極30を形成する。このとき、W膜25の表面に形成
された高濃度窒素層29は除去される。
Next, as shown in FIG. 3D, the W film 25, the W nitride film 24 and the semiconductor are formed by using the silicon nitride film 26 (hard mask) having the high concentration nitrogen layer 28 formed on the surface as a mask. The film 23 is etched by the RIE method to form the gate electrode 30 composed of the W film 25, the W nitride film 24, and the semiconductor film 23. At this time, the high concentration nitrogen layer 29 formed on the surface of the W film 25 is removed.

【0045】次に、例えば特開昭59−132136に
開示されている方法を用いて、H2とH2 Oの混合雰囲
気中で800℃程度の加熱処理を行い、図3(e)に示
すように、W膜25およびW窒化膜24を酸化せずに半
導体膜23の側面(ゲート側壁)を酸化し、酸化膜31
を形成する。このようにゲート側壁を酸化し、ゲート絶
縁膜22に接する部分の酸化膜厚を厚くすることによ
り、ゲート絶縁膜22の信頼性を向上することができ
る。
Next, heat treatment at about 800 ° C. is performed in a mixed atmosphere of H 2 and H 2 O using the method disclosed in, for example, Japanese Patent Application Laid-Open No. 59-132136, and the result is shown in FIG. 3 (e). As described above, the side surface (gate side wall) of the semiconductor film 23 is oxidized without oxidizing the W film 25 and the W nitride film 24, and the oxide film 31
To form. By oxidizing the side wall of the gate and increasing the thickness of the oxide film in the portion in contact with the gate insulating film 22, the reliability of the gate insulating film 22 can be improved.

【0046】次に、図4(f)に示すように、ゲート電
極30等をマスクにして不純物イオンを基板表面に注入
し、ソース・ドレインエクステンションを構成する不純
物拡散層32を自己整合的に形成する。
Next, as shown in FIG. 4F, impurity ions are implanted into the surface of the substrate by using the gate electrode 30 and the like as a mask to form the impurity diffusion layer 32 constituting the source / drain extension in a self-aligned manner. To do.

【0047】図3(c)から図4(f)に至る全ての工
程において、HFを含む溶液でウェットエッチングある
いはウェットクリーニングを行っても、高濃度窒素層2
9が形成されているので、ハードマスク26の厚さや幅
が減ることは無い。
In all the steps from FIG. 3C to FIG. 4F, even if wet etching or wet cleaning is performed with a solution containing HF, the high concentration nitrogen layer 2
9 is formed, the thickness and width of the hard mask 26 are not reduced.

【0048】次に、図4(g)に示すように、ゲート電
極30等を含むゲート部を覆うように厚さ50nm程度
のシリコン窒化膜33を全面に堆積する。
Next, as shown in FIG. 4G, a silicon nitride film 33 having a thickness of about 50 nm is deposited on the entire surface so as to cover the gate portion including the gate electrode 30 and the like.

【0049】次に、図4(h)に示すように、シリコン
窒化膜33の全面をRIE法にてエッチングし、ゲート
電極30およびシリコン窒化膜26の側壁にシリコン窒
化膜33を選択的に残置させる。このとき、シリコン窒
化膜(ハードマスク)26の上面に形成された高濃度窒
素層28は除去される。
Next, as shown in FIG. 4H, the entire surface of the silicon nitride film 33 is etched by the RIE method, and the silicon nitride film 33 is selectively left on the sidewalls of the gate electrode 30 and the silicon nitride film 26. Let At this time, the high concentration nitrogen layer 28 formed on the upper surface of the silicon nitride film (hard mask) 26 is removed.

【0050】次に、図4(i)に示すように、100m
Torr程度の圧力下でN2 またはNH3 などの窒素を
含むガスに500W程度の高周波を印加して発生させた
窒素を含むプラズマに曝し、シリコン窒化膜(ゲート側
壁絶縁膜)33およびシリコン窒化膜26(ハードマス
ク)の表面に面密度で1×1014〜5×1015cm-2
窒素濃度を有する高濃度窒素層34を形成する。
Next, as shown in FIG. 4 (i), 100 m
The silicon nitride film (gate side wall insulating film) 33 and the silicon nitride film 33 are exposed to plasma containing nitrogen generated by applying a high frequency of about 500 W to a gas containing nitrogen such as N 2 or NH 3 under a pressure of about Torr. A high concentration nitrogen layer 34 having a nitrogen concentration of 1 × 10 14 to 5 × 10 15 cm −2 is formed on the surface of 26 (hard mask).

【0051】高濃度窒素層34の形成後、必要に応じ
て、後600℃程度の比較的低い温度で30分〜60分
程度の加熱を行うか、あるいは800℃程度の温度で2
0秒〜30秒程度の短時間の加熱を行うことで、更に効
率よく窒素を導入することができる。
After forming the high-concentration nitrogen layer 34, if necessary, heating is performed at a relatively low temperature of about 600 ° C. for about 30 to 60 minutes, or at a temperature of about 800 ° C. for 2 minutes.
Nitrogen can be introduced more efficiently by heating for a short time of about 0 to 30 seconds.

【0052】この後、HFを含む溶液によるウェットエ
ッチングあるいはウェットクリーニングを行う工程が続
くが、シリコン窒化膜(ゲート側壁絶縁膜)35および
シリコン窒化膜(ハードマスク)26はそれらの表面に
形成された高濃度窒素層34によって薄膜化や消滅が防
止され、その結果としてゲート電極30と次工程で形成
するソース/ドレイン電極との絶縁を保つことができる
ようになる。
After that, the step of performing wet etching or wet cleaning with a solution containing HF is continued, but the silicon nitride film (gate sidewall insulating film) 35 and the silicon nitride film (hard mask) 26 are formed on their surfaces. The high-concentration nitrogen layer 34 prevents thinning and disappearance, and as a result, insulation between the gate electrode 30 and the source / drain electrodes formed in the next step can be maintained.

【0053】なお、本発明は、上記実施形態に限定され
るものではない。例えば、上記実施形態では、SACプ
ロセスやゲートプロセス中に使用するシリコン窒化膜の
場合について説明したが、他のプロセス中に使用するシ
リコン窒化膜に対しても本発明は適用可能である。ま
た、シリコン窒化膜の成膜温度は、700℃以下の低温
であることが好ましい。このような低温の成膜温度は、
原料ガスとしてHCDを用いたLP−CVD法を用いる
ことにより容易に実現できる。
The present invention is not limited to the above embodiment. For example, in the above embodiment, the case of the silicon nitride film used in the SAC process or the gate process has been described, but the present invention can be applied to the silicon nitride film used in other processes. Further, the film formation temperature of the silicon nitride film is preferably a low temperature of 700 ° C. or lower. Such a low film forming temperature is
It can be easily realized by using the LP-CVD method using HCD as a source gas.

【0054】また、上記実施形態では、シリコン窒化膜
からなる絶縁部材の露出した側面に所定量の窒素を導入
する方法として、窒素を含むプラズマ中に曝す方法、す
なわち窒素の運動量分布が異方的にならないような環境
下に、シリコン窒化膜からなる絶縁部材を曝したが、他
の方法を用いて導入して良い。例えば斜めイオン注入を
用いた方法が可能である。
Further, in the above embodiment, as a method of introducing a predetermined amount of nitrogen into the exposed side surface of the insulating member made of a silicon nitride film, a method of exposing it to plasma containing nitrogen, that is, the momentum distribution of nitrogen is anisotropic. Although the insulating member made of the silicon nitride film is exposed to the environment where it does not occur, it may be introduced by using another method. For example, a method using oblique ion implantation is possible.

【0055】さらに、上記実施形態には種々の段階の発
明が含まれており、開示される複数の構成要件における
適宜な組み合わせにより種々の発明が抽出され得る。例
えば、実施形態に示される全構成要件から幾つかの構成
要件が削除されても、発明が解決しようとする課題の欄
で述べた課題を解決できる場合には、この構成要件が削
除された構成が発明として抽出され得る。
Furthermore, the embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some constituent features are deleted from all the constituent features shown in the embodiment, if the problem described in the column of the problem to be solved by the invention can be solved, the constituent feature is deleted. Can be extracted as an invention.

【0056】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。
In addition, various modifications can be made without departing from the scope of the present invention.

【0057】[0057]

【発明の効果】以上詳説したように本発明によれば、H
Fによる薄膜化や消滅を防止できる、シリコン窒化膜か
らなる絶縁部材を備えた半導体装置およびその製造方法
を実現できるようになる。
As described above in detail, according to the present invention, H
It becomes possible to realize a semiconductor device including an insulating member made of a silicon nitride film and a method for manufacturing the same, which can prevent thinning and disappearance due to F.

【図面の簡単な説明】[Brief description of drawings]

【図1】HCDとNH3 ガスを用いてLP−CVD法で
堆積したシリコン窒化膜に窒素イオンを注入し、RTA
を施して得られたサンプルをHF水溶液でエッチングし
た場合の窒素イオンのドーズ量とエッチングレートとの
関係を示す図
FIG. 1 is a plan view showing an RTA performed by implanting nitrogen ions into a silicon nitride film deposited by LP-CVD using HCD and NH 3 gas.
The figure which shows the relationship between the dose amount of nitrogen ion and the etching rate when the sample obtained by carrying out is etched with the HF aqueous solution.

【図2】本発明の第1の実施形態に係る半導体装置の製
造工程を示す断面図
FIG. 2 is a sectional view showing a manufacturing process of the semiconductor device according to the first embodiment of the invention.

【図3】本発明の第2の実施形態に係る半導体装置の製
造工程を示す断面図
FIG. 3 is a sectional view showing a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図4】図3に続く同半導体装置の製造工程を示す断面
FIG. 4 is a cross-sectional view showing the manufacturing process of the semiconductor device, following FIG. 3;

【図5】従来のSACプロセスを示す断面図FIG. 5 is a sectional view showing a conventional SAC process.

【図6】従来の問題点を説明するための断面図FIG. 6 is a sectional view for explaining a conventional problem.

【符号の説明】[Explanation of symbols]

1…窒素を含むプラズマ 2,3…高濃度窒素層 21…シリコン基板 22…ゲート絶縁膜 23…低抵抗の半導体膜 24…W窒化膜 25…W膜 26…シリコン窒化膜(ハードマスク) 27…フォトレジストパターン 28,29…高濃度窒素層 30…ゲート電極 31…酸化膜 32…不純物拡散層 33…シリコン窒化膜(ゲート側壁絶縁膜) 34…高濃度窒素層 1 ... Plasma containing nitrogen 2,3 ... High concentration nitrogen layer 21 ... Silicon substrate 22 ... Gate insulating film 23 ... Low resistance semiconductor film 24 ... W nitride film 25 ... W film 26 ... Silicon nitride film (hard mask) 27 ... Photoresist pattern 28, 29 ... High concentration nitrogen layer 30 ... Gate electrode 31 ... Oxide film 32 ... Impurity diffusion layer 33 ... Silicon nitride film (gate sidewall insulating film) 34 ... High concentration nitrogen layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/3205 H01L 29/78 301P 21/336 21/90 P 29/78 21/88 Q 29/78 301Y (71)出願人 596068419 ウィンボンド エレクトロニクス コープ Winbond Electronics Corp. 台湾 シンチュ市 サイエンス ベイスド インダストリアル パーク クリエイシ ョン ロード III 4番 No.4,Creation RoadI II,Science−Based In dustrial Park,Hsinc hu City,Taiwan,R.O. C. (72)発明者 赤坂 泰志 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 (72)発明者 周 保華 台湾新竹科学工業園区300研新三路4号 (72)発明者 中西 俊郎 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 須黒 恭一 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 4M104 AA01 AA03 AA09 BB00 BB01 CC05 DD02 DD09 DD16 DD17 DD55 DD65 DD71 DD78 DD80 DD89 EE05 EE09 EE17 FF14 5F033 GG00 GG01 HH03 HH04 HH19 HH34 LL04 MM07 MM15 NN37 QQ08 QQ09 QQ10 QQ13 QQ19 QQ28 QQ37 QQ58 QQ60 QQ64 QQ73 QQ74 QQ76 QQ82 QQ90 RR04 RR06 SS13 TT08 VV06 WW04 5F058 BA08 BA20 BC08 BF04 BF24 BF30 BH16 BJ04 5F140 AC36 BA01 BA05 BF04 BF20 BF21 BF27 BG09 BG12 BG14 BG22 BG26 BG31 BG38 BG39 BG48 BG49 BG51 BG53 BG56 BG57 BH14 BH15 BK27 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/3205 H01L 29/78 301P 21/336 21/90 P 29/78 21/88 Q 29/78 301Y (71) Applicant 596068419 Winbond Electronics Corp. Science Electronics Basin Industrial Road Creation Road III No. 4 No. 4 in Cinchu City, Taiwan. 4, Creation Road I II, Science-Based Industrial Park, Hsinchu City, Taiwan, R .; OC (72) Inventor Yasushi Akasaka 8 Shinsita-cho, Isogo-ku, Yokohama-shi, Kanagawa Inside the Toshiba Yokohama office of the stock company (72) Inventor Zhou Bahua Taiwan Hsinchu Science and Industrial Park 300 Kenshinsanji 4 ( 72) Inventor Toshiro Nakanishi 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa, Fujitsu Limited (reference) 4M104 AA01 AA03 AA09 BB00 BB01 CC05 DD02 DD09 DD16 DD17 DD55 DD65 DD71 DD78 DD80 DD89 EE05 EE09 EE17 FF14 5F033 GG00 GG01 HH03 HH04 HH19 HH34 LL04 MM07 MM15 NN37 QQ08 QQ09 QQ10 QQ13 QQ19 QQ28 QQ37 QQ58 QQ60 QQ64 QQ73 QQ74 QQ76 QQ82 QQ90 RR04 RR06 SS13 TT08 VV06 WW04 5F058 BA08 BA20 BC08 BF04 BF24 BF30 BH16 BJ04 5F140 AC36 BA01 BA05 BF04 BF20 BF21 BF27 BG09 BG12 BG14 BG22 BG26 BBK27 B27 B27 B57B27 BG53 BG53 BG49 BG51 BG51 BG51 BG51 BG49 BG49 BG49

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板上に形成され、側面の少なくとも一部
が露出し、シリコン窒化膜からなる部材であって、該部
材を前記側面を含む表面層と該表面層よりも深い層との
二つに分けた場合、 前記表面層における窒素の体積密度が深さ方向に分布を
有し、かつ前記表面層よりも深い層における窒素の体積
密度が深さ方向に実質的に一定であり、かつ前記表面層
における窒素の体積密度から、前記表面層よりも深い層
における窒素の体積密度を引いて得られる、前記表面層
における窒素の体積密度分布を、前記表面層の深さ方向
に積分して得られる前記表面層の面密度が、1×1014
cm-2以上5×1015cm-2以下である部材とを具備し
てなることを特徴とする半導体装置。
1. A substrate and a member formed on the substrate and having at least a part of its side surface exposed and made of a silicon nitride film, the member being a surface layer including the side surface and deeper than the surface layer. When divided into two, the surface layer has a volumetric distribution of nitrogen in the depth direction, and the volumetric density of nitrogen in a layer deeper than the surface layer is substantially constant in the depth direction. And the volumetric density of nitrogen in the surface layer, obtained by subtracting the volumetric density of nitrogen in a layer deeper than the surface layer, the volumetric density distribution of nitrogen in the surface layer, the depth direction of the surface layer surface density of the surface layer obtained by integrating the is, 1 × 10 14
A semiconductor device comprising a member having a size of cm −2 to 5 × 10 15 cm −2 .
【請求項2】前記部材は、電極の側壁に形成されたシリ
コン窒化膜からなる部材、またはシリコン窒化膜からな
るマスクであることを特徴とする請求項1に記載の半導
体装置。
2. The semiconductor device according to claim 1, wherein the member is a member made of a silicon nitride film formed on a side wall of the electrode, or a mask made of a silicon nitride film.
【請求項3】基板上にシリコン窒化膜を形成する工程
と、 前記シリコン窒化膜をエッチングし、側面の少なくとも
一部が露出した、前記シリコン窒化膜からなる部材を形
成する工程と、 前記部材の露出した側面に所定量の窒素を導入する工程
と、 前記部材を含む領域上の酸化膜を除去する工程とを有す
ることを特徴とする半導体装置の製造方法。
3. A step of forming a silicon nitride film on a substrate; a step of etching the silicon nitride film to form a member made of the silicon nitride film, at least a part of a side surface of which is exposed; A method of manufacturing a semiconductor device, comprising: a step of introducing a predetermined amount of nitrogen into the exposed side surface; and a step of removing an oxide film on a region including the member.
【請求項4】前記所定量は、1×1014cm-2以上5×
1015cm-2以下であることを特徴とする請求項3に記
載の半導体装置の製造方法。
4. The predetermined amount is 1 × 10 14 cm −2 or more and 5 ×
4. The method for manufacturing a semiconductor device according to claim 3, wherein it is 10 15 cm −2 or less.
【請求項5】前記基板上に前記シリコン窒化膜を形成す
る工程において、前記シリコン窒化膜の成膜法としてL
P−CVD法を用いることを特徴とする請求項3または
4に記載の半導体装置の製造方法。
5. In the step of forming the silicon nitride film on the substrate, L is used as a film forming method of the silicon nitride film.
The method of manufacturing a semiconductor device according to claim 3, wherein a P-CVD method is used.
【請求項6】前記基板上に前記シリコン窒化膜を形成す
る工程において、シリコン原料としてヘキサクロロジシ
ランを含むものを用いることを特徴とする請求項5に記
載の半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 5, wherein a silicon raw material containing hexachlorodisilane is used in the step of forming the silicon nitride film on the substrate.
【請求項7】前記部材の露出した側面に所定量の窒素を
導入する工程において、前記部材が形成された前記基板
を窒素を含むプラズマに曝すことを特徴とする請求項3
ないし6のいずれか1項に記載の半導体装置の製造方
法。
7. The step of introducing a predetermined amount of nitrogen to the exposed side surface of the member, the substrate on which the member is formed is exposed to a plasma containing nitrogen.
7. The method of manufacturing a semiconductor device according to any one of items 6 to 6.
【請求項8】前記部材を含む領域上の酸化膜を除去する
工程において、前記部材が形成された前記基板をHFを
含む液中に浸すか、またはHFを含む雰囲気に曝すこと
を特徴とする請求項3ないし7のいずれか1項に記載の
半導体装置の製造方法。
8. The step of removing an oxide film on a region including the member is characterized in that the substrate on which the member is formed is immersed in a liquid containing HF or exposed to an atmosphere containing HF. A method of manufacturing a semiconductor device according to claim 3.
【請求項9】前記部材は、ゲート電極の側壁に形成され
たシリコン窒化膜からなるスペーサ、またはシリコン窒
化膜からなるマスクであることを特徴とする請求項3な
いし8のいずれか1項に記載の半導体装置の製造方法。
9. The member according to claim 3, wherein the member is a spacer made of a silicon nitride film formed on a side wall of the gate electrode, or a mask made of a silicon nitride film. Of manufacturing a semiconductor device of.
JP2001297040A 2001-09-27 2001-09-27 Semiconductor device and manufacturing method thereof Expired - Lifetime JP4170612B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001297040A JP4170612B2 (en) 2001-09-27 2001-09-27 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001297040A JP4170612B2 (en) 2001-09-27 2001-09-27 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003100868A true JP2003100868A (en) 2003-04-04
JP4170612B2 JP4170612B2 (en) 2008-10-22

Family

ID=19118183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001297040A Expired - Lifetime JP4170612B2 (en) 2001-09-27 2001-09-27 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4170612B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088238A (en) * 2005-09-22 2007-04-05 Tokyo Electron Ltd Manufacturing method of semiconductor device and surface treatment method of silicon nitride film or silicon oxide film
US7566654B2 (en) 2006-10-11 2009-07-28 Elpida Memory, Inc. Method for manufacturing a semiconductor device including interconnections having a smaller width
US7961257B2 (en) 2005-09-28 2011-06-14 Sony Corporation Color adjusting apparatus, display apparatus, printing apparatus, image processing apparatus, color adjustment method, GUI display method, and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088238A (en) * 2005-09-22 2007-04-05 Tokyo Electron Ltd Manufacturing method of semiconductor device and surface treatment method of silicon nitride film or silicon oxide film
US7961257B2 (en) 2005-09-28 2011-06-14 Sony Corporation Color adjusting apparatus, display apparatus, printing apparatus, image processing apparatus, color adjustment method, GUI display method, and program
US7566654B2 (en) 2006-10-11 2009-07-28 Elpida Memory, Inc. Method for manufacturing a semiconductor device including interconnections having a smaller width

Also Published As

Publication number Publication date
JP4170612B2 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
EP0646956B1 (en) Method of formation of a trench isolation structure in an integrated circuit
US6524931B1 (en) Method for forming a trench isolation structure in an integrated circuit
EP0736897B1 (en) Method for forming a trench isolation structure in an integrated circuit
US6285073B1 (en) Contact structure and method of formation
US5455194A (en) Encapsulation method for localized oxidation of silicon with trench isolation
US20020006715A1 (en) Method for forming an extended metal gate using a damascene process
US5739574A (en) SOI semiconductor device with low concentration of electric field around the mesa type silicon
US5374583A (en) Technology for local oxidation of silicon
EP1164636B1 (en) Method to form self aligned, L-shaped sidewall spacers
US20020053709A1 (en) Semiconductor device and fabrication method thereof
US5371036A (en) Locos technology with narrow silicon trench
US6849521B2 (en) Method for manufacturing a semiconductor device
JP3039978B2 (en) Method of forming an electric field isolation structure and a gate structure in an integrated MISFET device
US20020076877A1 (en) Method to form self-aligned, L-shaped sidewall spacers
JP2003100868A (en) Semiconductor device and method of manufacturing the same
JP2001118919A (en) Semiconductor device and method of manufacturing the same
US20030181014A1 (en) Method of manufacturing semiconductor device with STI
JPH10242264A (en) Manufacture of semiconductor device
CN1233851A (en) Formation method of trench isolation
US6887767B2 (en) Method for manufacturing semiconductor device
JP2009152392A (en) Semiconductor device manufacturing method and semiconductor device
JP2000031489A (en) Method for manufacturing semiconductor device
JP2002100670A (en) Semiconductor device and its manufacturing method
JP2000200830A (en) Method for manufacturing semiconductor device having trench element isolation region
JPS63257244A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080604

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080605

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080807

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4170612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140815

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250