[go: up one dir, main page]

JP2003091566A - 配置配線構想設計装置 - Google Patents

配置配線構想設計装置

Info

Publication number
JP2003091566A
JP2003091566A JP2001283284A JP2001283284A JP2003091566A JP 2003091566 A JP2003091566 A JP 2003091566A JP 2001283284 A JP2001283284 A JP 2001283284A JP 2001283284 A JP2001283284 A JP 2001283284A JP 2003091566 A JP2003091566 A JP 2003091566A
Authority
JP
Japan
Prior art keywords
unit
wiring
circuit
layout
placement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001283284A
Other languages
English (en)
Inventor
Hideyuki Kawashima
秀之 川島
Tatsuya Ina
達也 伊奈
Kazuaki Oda
一晃 織田
Yoshihiro Oura
義広 大浦
Fumiko Morizaki
史子 森崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001283284A priority Critical patent/JP2003091566A/ja
Publication of JP2003091566A publication Critical patent/JP2003091566A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 プリント基板の配置配線構想に関して、回路
図情報と実装シンボル情報を有効に利用し、しかも事前
準備を簡素化する。 【解決手段】 回路設計者が習熟する回路図作成部11
0に、配置配線構想検討の制御、及び配置配線構想を検
討する為、最低限入力しなければならないネット属性と
部品属性を簡単に設定する手段11、12を、また回路
情報インタフェース部111に、上記属性などが格納さ
れている回路図データから必要な情報を抽出し情報を最
適化する手段13を、また配置配線構想検討事前準備部
112に、配置配線構想設計の度実施しなければならな
い事前準備作業を簡素化する手段19と、配置配線構想
検討部113において不足しているデバイスモデルを必
要に応じて自動生成できる手段18とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、実装設計に不慣れ
な回路設計者が実装設計者に対して適切な配置配線指示
ができるよう、プリント基板開発の上流段階で回路図を
活用して手軽に伝送線路などのシミュレーションや実装
形状による配置配線関係のチェックができるような支援
機能を有した配置配線構想設計装置に関するものであ
る。
【0002】
【従来の技術】デジタル機器に搭載されているプリント
基板を開発する場合、目的の機能を実現する適切な部品
の選択や部品接続などを論理的に行う回路設計と、工場
での効率的な生産を意識したプリント基板への配置配線
を行う実装設計という工程が存在する。
【0003】デジタル機器に搭載されている多層プリン
ト基板の多くは、回路設計と実装設計を分担して別の担
当者が設計する手法が取られており、回路設計担当者か
ら実装設計担当者に、回路図面、接続情報、部品一覧と
いった設計データに加え、配置指示や配線指示といった
制約情報が伝えられる。実装設計者はこれらの設計デー
タと制約情報に基づいて実装設計を行う。実装設計完了
後、実装設計の依頼主である回路設計者によって実装設
計が所望の通り行われたか検図が行われ、問題がなけれ
ば実際にプリント基板を制作し、さらに部品を実装する
ことで、プリント基板の実物が出来上がるという流れに
なる。
【0004】設計上流での適切な終端部品の選択や、配
置や配線に関する設計指示は、完成度の高いプリント基
板を短期間で設計する上でとても重要なポイントであ
り、これまで回路設計者が、回路図とプリント基板に実
装されるイメージの予測に基づき、主に次の3つの方法
で行われてきた。
【0005】1つ目の方法は、回路設計において基板を
イメージした回路図を書くという方法である。図15
は、この方法による従来の配置配線構想検討(1)のフ
ロー図である。
【0006】図15において、回路設計者201は、回
路図CADを使用し、回路図210を作成していく。こ
の際、回路設計者201は、頭の中で実際のプリント基
板をイメージして配置配線構想211を固めていく。こ
の配置配線構想結果を事前に準備された実装形状を意識
して作られている回路図シンボル212を使い回路図の
中に表現していく。これにより、回路図はプリント基板
上での部品の配置や配線の流れを考慮したものになる。
この回路図から抽出されたデータや図面などの情報25
0を実装設計者202に渡し、回路図に近い状態を実現
してもらうように配置配線設計220を実装シンボル2
21を使って行ってもらう。実装設計の依頼主でもある
回路設計者203は、この結果を受け取り、所望の実装
設計が行われたかどうかを確認する検図230を行う。
検図230で意図しないような配置配線設計が行われて
いた場合は配置配線設計220に戻って修正を依頼し、
問題が無くなったところで、工場204に実際のプリン
ト基板の試作240を依頼する。このような方法では、
回路設計者は例えば以下のような配置配線構想検討装置
を使って配置配線構想検討を行っている。
【0007】図19は、回路設計者が使用する従来の配
置配線構想検討装置(1)の機能構成図である。図19
に示す通り、マウスやキーボードを用いて情報を入力し
たり操作を行う入力部100、入力編集された回路図や
各種入力編集用メニューを表示する表示部101、回路
図や関連する情報を新規作成したり編集、修正、削除な
ど行う回路図作成部110、部品に関する情報が部品品
番単位で格納されている部品DB部160からなる。
【0008】回路図作成部110においては、プリント
基板に実装する部品の実装形状を意識して作られた回路
図部品の論理動作を表現した形状をもつ本体、および部
品の端子を表現したピン、および部品とピンに付随する
属性情報をもった論理シンボルを作成/記録する回路シ
ンボル管理部120、登録された回路シンボルを呼出し
てそれを配置したり部品と部品を接続したりする回路図
編集部121、回路図データを記録する回路図データ記
憶部122、記憶した回路図を図面として紙等に出図す
る回路図出力部660からなる。
【0009】さて、2つ目の方法は、回路図とは別に、
プリント基板の配置配線構想を検討した結果をワープロ
や手書きで図面にし、それを回路図と一緒に実装設計担
当者に渡す方法である。図16は、この方法による従来
の配置配線構想検討(2)のフロー図である。
【0010】図16において、回路設計者201は、上
述の1つ目の方法と同様に回路図作成210していく。
ここで、上述の1つ目の方法に加え、新たに回路設計者
201はワープロや手書き図面を使った配置配線構想検
討312を行う。回路図から抽出されたデータや図面な
どの情報250に加えてこの配置配線構想結果351を
実装設計者202に渡し、配置配線設計220を行って
もらう。この後の検図、試作及びそれらの修正は、前述
したものと同様である。このような方法では、回路設計
者201は、例えば以下のような配置配線構想検討装置
を使って配置配線構想検討312を行っている。
【0011】図20は、回路設計者が使用する従来の配
置配線構想検討装置(2)の機能構成図である。上述の
図19の構成に加え、ワープロ等のソフトを使った配置
配線構想検討部713と、それを操作するためのマウス
やキーボードを備えた入力部100、入力編集された配
置配線構想検討結果を表示する表示部101からなる。
これらは、回路図作成部110とは繋がっていない。
【0012】最後の3つ目の方法は、ワープロ等で行っ
ていた配置配線検討(図16の符号312)を回路設計
や実装設計と連携を取り更に伝送線路などのシミュレー
ション機能も持った多機能で専用の配置配線構想設計ツ
ールで置換えた方法である。図17は、この方法による
従来の配置配線構想検討(3)のフロー図である。
【0013】図17において、上述の従来の配置配線構
想検討フロー図(2)における配置配線構想検討部を配
置配線構想検討へ回路図情報を渡すインタフェース部4
60と、正確な部品形状で配置配線検討を行うために配
置配線構想設計へ実装設計で使用している実装シンボル
情報を渡すインタフェース部461と、配置配線構想検
討を行うための情報を上記インタフェースから受け取っ
た情報に追加する前準備部413、これらの情報を使っ
て配置配線検討を行う配置配線検討部414からなる。
配置配線検討部414に適用できる市販の装置も多くな
っている。また、配置配線検討部414と同様の装置を
使うことにより、検図を行う前に実装での配置配線設計
と平行した事前チェックが可能であるが、前準備部41
3と同様の前準備431が必要である。このような方法
では、回路設計者は例えば以下のような配置配線構想検
討装置を使って配置配線構想検討を行っている。
【0014】図21は、回路設計者が使用する従来の配
置配線構想検討装置(3)の機能構成図である。上述の
図20の配置配線構想検討部713の部分が、図21に
おいては、回路情報インタフェース部111、配置配線
構想検討事前準備部112、配置配線構想検討部113
になる。
【0015】回路情報インタフェース部111は、回路
図作成部110にあるネットリスト生成制御部850か
ら呼び出され、回路図データ記憶部122にある回路図
データからネットリストを自動生成するネットリスト抽
出部851と、抽出されたネットリストを記憶するネッ
トリスト記憶部131からなる。
【0016】配置配線構想検討事前準備部112は、回
路図作成部110とは別のマウスやキーボードを用いて
情報を入力したり操作を行う入力部100と、事前準備
のための情報を表示する表示部101をもち、プリント
基板設計で実際に使用するパッド情報などからなる実装
シンボルDBからインタフェースされたデータの参照ア
クセスを制御する実装シンボル管理部140と、基板を
構成する層の名称や層の電気特性などからなる基板設計
条件DBを参考に作成された基板設計条件データを管理
する基板設計条件管理部141と、上記回路情報インタ
フェース部111のネットリスト記憶部131と回路シ
ンボル配置情報記憶部にある情報を基に、実装シンボル
管理部140と基板設計条件管理部141を経由して取
り出した情報を加えて配置配線構想設計用基板データを
生成する構想検討用基板データ生成部852と、生成さ
れた配置配線構想設計用データおよび入力された情報を
記憶する構想検討用基板データ記憶部142からなる。
【0017】配置配線構想検討事前準備部112におけ
る構想検討用基板データ生成部852は、基板の形と寸
法を定義・編集する基板外形編集部(図示せず)と、上
記回路情報インタフェース部のネットリスト記憶部にあ
るネットリスト中にある部品に対応する実装シンボルを
実装シンボル管理部140から割当てる実装シンボル割
付部(図示せず)からなり、ここで実装設計と同様な基
板データを生成する。
【0018】配置配線構想検討部113は、配置配線構
想検討時に実施する伝送線路解析などのシミュレーショ
ンで使用するデバイスモデルを管理しているデバイスモ
デル管理部150と、部品を配置したり、配置面を切り
替えたり、部品を回転させたり、シミュレーションをコ
ントロールしたりする構想検討部151と、配置配線検
討事前準備部の構想検討用基板データ記憶部から取り出
した基板データを格納したあと、構想検討部の検討結果
によって変更された基板データを格納する構想検討用基
板データ記憶部152と、検討結果をレポートとして出
力する検討結果出力部153からなる。
【0019】これらの配置配線構想検討事前準備部11
2は、回路図の修正が不要になるまでの間、何度か繰り
返し実行される。
【0020】
【発明が解決しようとする課題】上述の従来の配置配線
構想検討(1)の方法は、回路設計者は使い慣れた回路
図作成装置だけを使うといった手軽さに加え、回路図を
見ればある程度の配置配線のイメージがつかめるという
メリットがある。特に、片面のプリント基板を設計する
場合にはとても有効である。しかし、実際の部品と同じ
大きさで回路シンボルや配線の太さを表現できないとい
った問題や、多層のプリント基板で部品を両面に配置す
る場合や、最近急増しているBGA(Ball Grid Array)
等のピンが格子状に配置されたパッケージタイプの部品
をする場合、回路図に表現できないといった問題によっ
て、正確な配置配線構想を行うことは困難になってき
た。
【0021】次に、上述の配置配線構想検討(2)の方
法は、(1)の方法に加えて、別途ワープロなどを使用
して配置配線検討を行うため、回路図では表現できない
形状を扱えるといったメリットがあった。しかし、回路
図情報や実装シンボルDBとの連携が取れていないため
に、ピンとピンの配線を間違えるといった問題、配置面
の裏と表を同時に検討できないといった問題、パッケー
ジ形状を毎回準備しなければならないといった問題によ
って、正確な配置配線構想を行うことは困難だった。
【0022】次に、上述の配置配線構想検討(3)の方
法は、シミュレーションをはじめとする豊富な機能と、
回路図情報と実装シンボルDBと連携が取れるようにな
ったために、上記問題点を解決することが可能になっ
た。しかし、詳細な検討ができるようになった反面、こ
れまでの手軽さはなくなり、配置配線構想設計に必要な
情報を毎回事前準備しなければならないといった作業ロ
スの問題や、毎回設定することによる入力ミスの問題、
設計指示を行う周辺の部品を含めた配置をした後でない
と検討ができないといった問題から、回路設計者が手軽
に配置配線構想検討をできることが望まれていた。
【0023】このようなことから、回路図情報と実装シ
ンボル情報を有効に利用し、しかも事前準備を簡素化で
きるプリント基板の配置配線構想装置の実現が要請され
ていた。
【0024】
【課題を解決するための手段】上記課題を解決するため
に本発明は、回路設計者が使い慣れている回路図作成部
において配置配線構想検討の制御、および配置配線構想
を検討するために設計者が最低限入力しなければならな
いネット属性と部品属性を簡単に設定するための手段
と、回路情報インタフェース部において上記属性などが
格納されている回路図データから必要な情報を抽出し情
報を最適化する手段と、配置配線構想検討準備部におい
て配置配線構想設計を行う度に実施しなければならない
事前準備作業を簡素化する手段と、配置配線構想検討部
において不足しているデバイスモデルを必要に応じて自
動生成できる手段を備えるものである。
【0025】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図18は、本発明における新しい配置配線構想検
討装置を使用した配置配線構想検討のフロー図である。
図18において、516は構想検討情報付加で、請求項
1〜2に記載の手段を使って回路図作成部で配置配線構
想設計用の情報を付加しているところである。また、5
17は請求項1〜4の手段によって事前準備が簡素化さ
れた部分である。
【0026】(実施の形態1)図1は実施の形態1の配
置配線構想設計装置の機能構成図である。
【0027】図1に示す通り、本発明の配置配線構想設
計装置は回路図作成部110と、回路情報インタフェー
ス部111と、配置配線構想検討事前準備部112と、
配置配線構想検討部113とにより構成される。なお、
図1では、上述の図19から図21と同じ機能部には同
じ符号を付与している。
【0028】回路図作成部110は以下の機能部で構成
される。100はマウスやキーボードを用いて図面や属
性情報を入力したり操作を行う入力部である。101は
入力/編集された回路図や各種属性入力編集用メニュー
を表示する表示部である。120はプリント基板に実装
する回路部品の論理動作を表現した形状をもつ本体、お
よび部品の端子を表現したピン、および部品とピンに付
随する属性情報をもった論理シンボルを作成/記録する
回路シンボル管理部である。121は登録された回路シ
ンボルを呼出して部品として配置したり、部品と部品を
接続するネットを作成したり、部品やネットに対する属
性を追加/編集したりする回路図編集部である。122
は編集された回路図データを記録する回路図データ記憶
部である。10は、回路図中から配置配線構想検討を実
施したい回路ブロックの定義、および回路情報インタフ
ェース部111と配置配線構想検討事前準備部112と
配置配線構想検討部113の起動/終了/エラーなどの
処理を制御する配置配線構想検討制御部である。11
は、編集している回路図に対して配置配線構想検討時に
伝送線路解析などのシミュレーションの対象となるネッ
トにネットグループなどの属性情報を追加/編集する配
置配線構想検討用ネット属性編集部である。12は、編
集している回路図に対して配置配線構想検討時に伝送線
路解析などのシミュレーションの対象となるLSIなど
の主要部品やダンピング抵抗などの終端部品に対して必
要な部品属性を自動生成したり追加/編集する配置配線
構想検討用部品属性編集部である。
【0029】次に、回路情報インタフェース部111は
以下の機能部により構成される。130は回路図作成部
110の配置配線構想検討制御部10から起動され、回
路図データ記憶部122にある回路図データから配置配
線構想検討制御部10で指示された回路ブロック中の部
品情報とその接続情報、およびそれらの属性情報からな
るネットリスト情報を自動生成するネットリスト生成部
である。14はネットリスト情報の中にある属性情報の
過不足を補う属性最適化部である。13はネットリスト
生成部130と属性最適化部14をもつネットリスト抽
出最適化部である。131は抽出されたネットリスト情
報を記憶するネットリスト記憶部である。15は回路図
データ記憶部122にある回路図データから回路図中で
使われているシンボルの配置座標と配置角度を抽出する
回路配置情報抽出部である。16は抽出された回路図中
で使われているシンボルの配置情報を記憶する回路配置
情報記憶部である。
【0030】次に、配置配線構想検討事前準備部112
は以下の機能部により構成される。100はマウスやキ
ーボードを用いて基板外形や設計条件などの配置配線構
想検討の事前準備に情報を入力したり選択を行う入力部
である。101はこれらの事前準備のためのメニューを
表示する表示部である。140はプリント基板設計で実
際に使用するパッド情報などからなる実装シンボルDB
への参照アクセスを制御する実装シンボル管理部であ
る。141は基板を構成する層の名称や層の電気特性な
どからなる基板設計条件DBへの参照アクセスを制御す
る基板設計条件管理部である。18は上記回路情報イン
タフェース部111のネットリスト記憶部131にある
データと、実装シンボル管理部140と基板設計条件管
理部141にあらかじめ登録されているデータを使って
基板データに搭載する実装シンボルデータを準備し、さ
らに配置配線構想検討となる基板の外形を座標入力によ
って簡易的に作成する基板外形簡易座標生成部である。
19は上記回路情報インタフェース部111の回路配置
情報記憶部16にあるデータを使って基板外形簡易座標
生成部18で作成された基板外形の中に実装シンボルを
初期配置する部品初期配置部である。17は部品初期配
置部19をもつ基板データ生成加工部である。142は
生成された配置配線構想検討用の基板データを格納する
構想検討用基板データ記憶部である。
【0031】次に、配置配線構想検討部113は以下の
機能部により構成される。100はマウスやキーボード
を用いて実装シンボルを使った構想検討作業、およびシ
ミュレーション条件などを設定したりする入力部であ
る。101はこれらのメニュー、および作業結果、およ
びシミュレーション結果などを表示する表示部である。
150は配置配線構想検討時に実施する伝送線路解析な
どのシミュレーションで使用するデバイスモデルを管理
しているデバイスモデル管理部である。151は実装シ
ンボルの配置や回転、および実装シンボルのピン間の配
線、および配置面の切替え、およびシミュレーションの
コントロールなどを行う構想検討部である。152は配
置配線構想検討事前準備部112の構想検討用基板デー
タ記憶部142から取り出した基板データを格納したあ
と、構想検討部151の検討結果によって変更された基
板データを格納する構想検討用基板データ記憶部であ
る。153は検討結果をレポートとして出力する検討結
果出力部である。
【0032】これらの構成において、配置配線構想検討
制御部10と、配置配線構想検討用ネット属性編集部1
1と、配置配線構想検討用部品属性編集部12と、属性
最適化部14をもつネットリスト抽出最適化部13と、
回路配置情報抽出部15およびそれを記録する回路配置
情報記憶部16と、基板外形簡易座標生成部18および
部品初期配置部19とをもつ基板データ生成加工部17
とを備えていることが特徴である。
【0033】これらの特徴を図2〜図8を使って説明す
る。図2は、回路図作成部110で作成された直後の回
路図の一例であり、回路図データ記憶部122に格納さ
れている。図3は配置配線構想検討用部品属性編集部1
2の代表的なメニューである。図4は、図2の回路図に
対して配置配線構想検討制御部10で配置配線構想検討
を実施したい回路ブロックを定義した一例である。図5
は、配置配線構想検討制御部10の代表的な操作メニュ
ーである。図6は、図4の回路図に対して図5のメニュ
ーで回路ブロックBLOCK1を選択した時の配置配線
構想検討用データの一例を示す図である。図7は、図4
の回路図に対して図5のメニューで回路ブロックALL
を選択し、回路情報インタフェース部111を経て、部
品初期配置部19が実施される前に構想検討用基板デー
タ記憶部142に格納されている配置配線構想検討用デ
ータの一例を示す図である。図8は、図4の回路図に対
して図5のメニューで回路ブロックALLを選択し、回
路情報インタフェース部111、および配置配線構想検
討事前準備部112を経て基板データ記憶部152に格
納された配置配線構想検討用データの一例を示す図であ
る。
【0034】まず、配置配線構想検討制御部10と、配
置配線構想検討用ネット属性編集部11と、配置配線構
想検討用部品属性編集部12についての詳細な説明であ
る。
【0035】配置配線構想検討用部品属性編集部12
は、配置配線構想検討部113で使用するデバイスモデ
ル名を属性として定義する。
【0036】図2において、IN1からIN8は入力ピ
ン、IC1からIC6はLSIである。ここで、IC1
の回路シンボルは実装形状がBGA(Ball Grid Arra
y)であることを表現し、同様にIC2はQFP(Quad
Flat Package)を、IC3からIC6はSOP(Small
Outline Package)を表現している。また、R1からR
5は終端部品として用いられている抵抗である。R1か
らR4までがチップ抵抗、R5が集合抵抗を表現してい
る。なお、点線で囲まれているR4は保険部品であるこ
とを意味しているが、保険部品については後述の実施の
形態3で詳細を説明する。
【0037】このように実装形状を意識した回路シンボ
ルを回路シンボル管理部120から呼び出し、回路図編
集部121で回路図をできるだけプリント基板上の実装
イメージに近いように編集しているが、BGAを実装形
状を意識した回路シンボルで書くと、ピン数がとても多
く、またマトリクス上に存在するために回路図上の部品
と部品を結ぶネットが交差してしまう。これでは回路図
が作成できないので図2のIC1のようなピンを分解し
たようなシンボルを使って回路図を作成するが、回路図
で部品のピン配置や実装形状をイメージすることができ
ない。
【0038】これらのシンボルを使った回路図上の部品
では、シンボルタイプ属性をはじめ、いくつかの属性に
対して回路シンボルを管理する回路シンボル管理部12
0と部品DB部160に定義されている属性値が反映さ
れている。シンボルタイプ属性の一例を示すと、抵抗に
はRから始まる属性値を、LSIにはICから始まる属
性値、集合抵抗にはBCMPから始まる属性値が格納さ
れている。
【0039】デバイスモデル名を指定できる属性として
は、部品DB160にあらかじめ登録されていた値を格
納するデバイスモデル用デフォルト属性と、アシスト機
能による手入力で入力した値を格納するデバイスモデル
用手入力属性と、部品DBに既に登録されている他の属
性値を使って自動生成した値を格納するデバイスモデル
用自動生成属性とを持たせている。
【0040】図3において、50はLSI用の配置配線
構想検討用部品属性編集メニューである。60は終端部
品用の配置配線構想検討用部品属性編集メニューであ
る。LSI用は、回路に依存せず部品単位で解析用の部
品特性を定義することが可能なため、部品DBに登録さ
れているデフォルト属性表示部51と手入力属性入力部
52からなるメニューを持っている。一方、終端部品用
は、終端部品が回路構成によって同じ部品を使ってもデ
バイスモデルにおける定義方法が異なるために、LSI
と同じメニューが使用できない。このため、シンボルタ
イプ属性を見て最適なメニューを立ち上げたあと、その
シンボルタイプが取る終端の種別をメニュー中から選択
し、最後にデバイスモデル名を自動生成できるデバイス
モデル属性自動生成部61と、アシスト機付きのデバイ
スモデル用手入力属性62で構成されている。部品によ
って切り替わるこれらのメニューを使ってデバイスモデ
ル名を入力する。
【0041】配置配線構想検討用ネット属性編集部11
は、ネットやバス線に対して、配置配線構想検討部11
3などで使用する信号名や制約情報などの属性を定義す
る。ネット属性としては、ネットが属するグループ名、
最大配線遅延時間、シールド指定などを持たせている。
これらの値は、配線時に注意しなければならないネット
に入力し、全てのネットには存在していない。下流の工
程では、これらの値が入力されているネットを注意すれ
ばよく、ネットを選択するなどしてハイライトさせれ
ば、配置配線構想検討や実装設計、検図が効率化でき
る。
【0042】図2において、DA1はR1とIC3、お
よびIC5との部品端子間を繋いだネットに対する信号
名を表す。同様にDA2、DB1、DB2もネットに対
する信号名を表す。BUSAとBUSBは、これらの信
号をまとめて引き回すために回路図で便宜上使われてい
るバス線の名称である。
【0043】このようなネットに対してネットグループ
属性を定義する場合、全てのネットに同じ属性を繰り返
し入力することは無駄である。このため、バス線を活用
して階層的に情報を扱う機能がある。
【0044】この機能について、実例を交えて説明す
る。例えば、バス線BUSAにグループ名「/CPU」
と最大配線遅延時間「1.2ns」、ネットDA1にグ
ループ名「A」と最大配線遅延時間「0.8ns」を与
え、ネットDA2には何も与えない。この機能では、ネ
ットにない属性はバス線にある属性が適用され、また、
両方に属性がある場合で、バス線側の値が「/」から始
まるものは階層的に結合展開ができ、それ以外はネット
にある方が優先される。すなわち、ネットDA1のグル
ープ名は「/CPU」と「A」が結合されて「/CPU
/A」となり、最大配線遅延時間はネットの方が優先さ
れて「0.8ns」になる。ネットDA2の方は属性が
設定されていないのですべてバス線の属性が適用され、
グループ名が「/CPU」、最大配線遅延時間が「1.
2ns」になる。一般的にはバス線単位で同じ属性を与
えるケースが多く、ネット属性の入力量を大幅に削減で
きる。
【0045】配置配線構想検討制御部10は、配置配線
構想検討を実施したい回路ブロックの選択、および回路
情報インタフェース部111と配置配線構想検討事前準
備部112と配置配線構想検討部113の起動/終了/
エラー処理を制御する配置配線検討制御部である。
【0046】図4において、ALLとBLOCK1は配
置配線構想検討制御部10によって配置配線構想検討を
実施したい回路の範囲を視覚的にわかるように回路図中
に定義したものである。IN1からIN4、IC1、R
1からR4、IC3からIC6までの回路ブロックを配
置配線構想検討を行いたい場合、BLOCK1のような
範囲を配置配線構想検討制御部10の中にあるブロック
指定メニューを使って入力する。入力は、入力部100
にあるマウスを使ってグラフィカルに範囲指定し、表示
部101にリアルタイムに表示される範囲を確認しなが
ら実施する。最後に指定した範囲に名称を付与する。こ
の指定範囲が回路図中で離れている場合は、名称に同じ
名前を使うことで論理的に同じブロックに入っているこ
ととして扱える。
【0047】図5において、ブロック選択メニューで配
置配線構想検討を実施したい回路ブロックを選択し、実
行ボタンを押すと、回路情報インタフェース部111が
呼び出され、ネットリスト情報が生成される。処理に問
題がなければ、次に配置配線構想検討事前準備部112
が呼び出され、処理に問題がなければ最後に配置配線構
想検討部113が呼び出される。図6は、上記ブロック
選択メニューでBLOCK1を選択し、回路の一部を配
置配線構想検討部113で検討している例を示す。この
ように、起動と終了を監視し、それぞれの処理が順序良
く動作することを制御すると共に、回路図から任意の回
路ブロックを抜き出して配置配線構想検討を実施でき
る。
【0048】次に、属性最適化部14をもつネットリス
ト抽出最適化部13と、回路配置情報抽出部15とそれ
を記録する回路配置情報記憶部16についての詳細な説
明である。
【0049】ネットリスト生成部130において、回路
図データ記憶部122にある回路図データを配置配線構
想検討制御部10で指示された回路ブロック内の部品情
報、端子情報、接続情報、属性情報からなるネットリス
ト情報に変換し、一旦ネットリスト抽出最適化部13の
一時記憶装置に書き出す。
【0050】属性最適化部14は、デバイスモデルの優
先順位付やネット属性の再構築などを実行し、ネットリ
スト情報を最適化した後、ネットリスト記憶部に記憶す
る。デバイスモデルの優先順位付は、配置配線構想検討
用部品属性編集部12で複数入力されたデバイスモデル
名情報の中から最も優先度の高い属性をネットリスト情
報として変換する。優先順位は高い順に、デバイスモデ
ル用手入力属性、デバイスモデル用自動生成属性、デバ
イスモデル用デフォルト属性となっている。これによ
り、デフォルト属性や自動生成属性を多用したデバイス
モデル名入力の簡素化と、手入力による細かな指示の両
立を捌けることが可能になる。
【0051】回路配置情報抽出部15とそれを記録する
回路配置情報記憶部16は、回路配置情報抽出部15に
おいて、回路図データ記憶部122にある回路図データ
を配置配線構想検討制御部10で指示された回路ブロッ
ク内の部品シンボルに対して、部品識別子となるリファ
レンス、XY座標、配置角度から回路シンボル配置情報
を抽出し、回路配置情報記憶部16に格納する。
【0052】次に、基板外形簡易座標生成部18と部品
初期配置部19とをもつ基板データ生成加工部17の詳
細な説明である。
【0053】基板外形簡易座標生成部18は、使用頻度
が低く基板外形編集が困難な電気設計者の利用を想定
し、原点(0,0)からX方向Y方向それぞれの距離
(X,Y)を数値入力だけで基板の外形を作成する機能
である。基板設計条件管理部を通して実装設計で実際の
プリント基板設計使用する設計条件を選択することで、
層構成や電気的特性といった基板に設計に関連する設計
条件を伴った基板データが生成される。
【0054】部品初期配置部19は、回路配置情報記憶
部16に格納されて回路シンボル配置情報を使って、先
程作成した基板外形をもった配置配線構想検討用に定義
した基板の中に部品を初期配置する。図7は、この機能
を使用しなかったときの初期画面である。全ての部品が
原点付近に重なって配置されている。これでは配置配線
構想検討を実施する手間が掛かりすぎるので、回路図の
書き方のメリットを生かして、初期配置する。初期配置
は、回路図データの配置座標が基板外形簡易座標生成部
18で入力された座標(X、Y)内に配置できるように
計算し座標を求める。この座標と回路シンボルの配置角
度を使って、基板上の表面に初期配置する。図7のデー
タは、図8の状態になり、回路設計者は、ここから配置
配線構想検討を開始することが可能になる。
【0055】以上の特徴により、BGAなどの回路図で
実装形状を表現できない部品を使っている場合でも、回
路図で表現していた実装をイメージした回路図を活かし
ながら、実装設計で使用する実装シンボルを使った正確
な部品形状で配置配線構想を検討できる。また、回路図
でデバイスモデルやネットへの情報を付加したことによ
り、手軽に伝送線路解析などのシミュレーションを実行
でき、更に、繰り返し作業を行う場合も、前準備を行う
ことなく配置配線構想を再開できる。
【0056】これにより、回路設計者は回路図を活用し
た配置配線構想検討が容易に実施できる。
【0057】(実施の形態2)図9は実施の形態2の配
置配線構想設計装置の機能構成図である。
【0058】この図9において、回路図作成部110に
ある配置配線構想検討用部品属性編集部12の中に、終
端種別指定部20とデバイスモデル指定部21を備えた
ことと、配置配線構想検討事前準備部112の中にデバ
イスモデル自動生成部22を備えたことが特徴である。
【0059】図3において、60は終端部品用の配置配
線構想検討用部品属性編集メニューであり、抵抗用のメ
ニュー例を示している。終端部品用は、終端部品が回路
構成によって同じ部品を使ってもデバイスモデルにおけ
る定義方法が異なるために、シンボルタイプ属性を見て
最適なメニューを立ち上げている。このメニューはデバ
イスモデル名を自動生成できるデバイスモデル属性自動
生成部61と、アシスト機付きのデバイスモデル用手入
力属性部62で構成されている。
【0060】デバイスモデル属性自動生成部61では、
最初にTERMINATORボタン71をクリックする
と出てくるメニューの候補の中から終端のタイプを選択
決定する。この時の候補は、シンボルタイプによって取
りうる終端タイプだけになっている。例えば、チップ抵
抗の場合、ダンピング抵抗、プルアップ抵抗、プルダウ
ン抵抗、AC終端抵抗部の4つが選択できる。選択した
値は、部品シンボルの属性として付加され、回路図デー
タと共に最終的に回路図データ記憶部に記憶されるが、
選択決定した終端タイプはボタンの右側にある表示窓に
書き出され、電気設計者は容易に確認することができ
る。
【0061】VALUE欄72はすでに部品シンボルに
登録されていた抵抗値である。VOLTAGE欄73は
終端種別としてプルアップ抵抗またはプルダウン抵抗を
選んだときに有効になる部品から先の基準電位を選択す
る場所である。例えば、3.3V電源ラインへつながる
プルアップ抵抗の場合、この3.3Vを選ぶ。集合抵抗
などの2端子より大きいピン数を持っている部品用のメ
ニューには、この他に、部品シンボルの端子数を抽出す
る機能がある。
【0062】AUTO GENARATION OF
IBIS MODELボタン74は自動生成を実行する
ボタンである。デバイスモデル属性自動生成部61で選
択してきた属性と、すでに部品シンボルが持っていた属
性値を使ってデバイスモデル名を自動生成する。自動生
成したデバイスモデル名はIBIS MODEL欄75
に表示される。図3の例では、r series 56となって
いるが、このようにデバイスモデル名を自動生成するこ
とで、終端の種類と抵抗値や容量値など値の組み合わせ
で無数に存在するデバイスモデル名の定義のミスを解消
している。
【0063】自動生成の規則について、一例を紹介す
る。8つの端子をもつチップ集合抵抗をダンピング抵抗
とした場合のデバイスモデル名は、「シンボルタイプ」
+「終端種別」+「端子数」+「抵抗値」を組み合わせ
たデバイスモデル名となっている。
【0064】デバイスモデル用手入力属性62は、アシ
スト機能を使ってデバイスモデル名を手入力する。アシ
ストボタン部76は、上記デバイスモデル属性自動生成
部61と同様に、シンボルタイプ属性を見て最適なボタ
ンが準備される。このボタンをクリックすると、デバイ
スモデル名を入力するためのヒントとなるプリフィック
ス部がIBIS MODEL欄77に表示される。この
ヒントを使って、任意のデバイスモデル名を手入力して
いく。
【0065】次に、デバイスモデル自動生成部22につ
いて説明する。上述のデバイスモデル指定部21によっ
て、デバイスモデルは確実に指定されるようになった
が、その分、デバイスモデル管理部150では事前に多
くの終端部品用のデバイスモデルを準備しなければなら
なかった。しかし、組み合わせがとても多く、すべてを
準備することは困難であり、どうしてもよく使われるモ
デルだけを準備することになる。
【0066】デバイスモデル管理部150に準備してい
ないモデルが指定された場合への対応として、図9の配
置配線構想検討事前準備部112の中にデバイスモデル
自動生成部22を備えた。デバイスモデル自動生成部
は、構想検討用基板データ記憶部142に格納されてい
る基板データから、部品属性として格納されているデバ
イスモデル名情報と、デバイスモデル管理部に格納され
ているデバイスモデルとを参照し、デバイスモデル管理
部に登録されていないデバイスモデル名があると、デバ
イスモデルをIBISフォーマットで自動生成し、デバ
イスモデル管理部が管理する一時領域に格納する。
【0067】これにより、回路設計者は回路図を活用し
た配置配線構想検討が容易に実施できる。
【0068】(実施の形態3)図10は実施の形態3の
配置配線構想設計装置の機能構成図である。
【0069】この図10において、回路情報インタフェ
ース部111にあるネットリスト抽出最適化部13の中
に、保険部品対応部30を備えたことが特徴である。
【0070】これらの特徴を図11を使って説明する。
図11はプリント基板における保険部品の実装状態の一
例である。
【0071】仕向け地やグレードによって異なる機能を
ひとつの回路図で表現し、1枚の基板で共用することが
ある。このような共用回路図では同じ回路番号を持つ部
品でも、機種によっては、プリント基板上に部品を実装
しないことがある。このような使われ方をする部品を便
宜上、保険部品と呼んでいる。
【0072】図11において、1101は実際のプリン
ト基板における保険部品の実装状態を示す例であり、R
4が保険部品である。1102は1101の対比とし
て、R4に部品を実装した状態を示している。すなわ
ち、保険部品の場合、共用する別の機種用に必ず部品実
装用のパッドがプリント基板上に存在しており、実装設
計上はネットリスト情報の中に部品が存在している。し
かし、部品は実装されないため、配置配線構想検討で使
用するシミュレーションにおいては、部品が実装されて
いない状態を作り出さなければならない。
【0073】そこで、保険部品対応部30では、ネット
リスト情報中に保険部品を見つけた場合、未接続を現わ
すデバイスモデル名を自動付与し、ネットリスト記憶の
ネットリスト情報を書き換える。こうすることで、配置
配線構想検討時の回路の誤りやすべての保険部品へのモ
デル割り当て作業を排除した。
【0074】これにより、回路設計者は、回路図を活用
した配置配線構想検討が容易に実施できる。
【0075】(実施の形態4)図12は実施の形態4の
配置配線構想設計装置の機能構成図である。
【0076】この図12において、配置配線構想検討事
前準備部112にある基板データ生成加工部17の中
に、主要部品間接続抽出部を備えたことが特徴である。
【0077】これらの特徴を図6と、図13、図14を
使って説明する。図6は前述の通りである。図13は主
要部品間接続抽出部40によって図6の状態から一時的
に終端部品を削除し、主要な部品であるコネクタとLS
Iを抽出した構想検討用基板データの一例で、構想検討
用基板データ記憶部142または152に格納されてい
る。図14は、図13のデータを配置配線構想検討部1
13で伝送線路解析などのシミュレーションや仮想配線
の結果をベースに配置配線構想検討を実施した一例で、
構想検討用基板データ記憶部152に格納されている。
【0078】基板データ生成加工部17において、主要
部品間接続抽出が指定されると、主要部品間接続抽出部
40が動作する。主要部品間接続抽出部40は、構想検
討用基板データ記憶部142にある構想検討用基板デー
タから終端部品を探し出す。
【0079】終端部品の種類がネットに対して直列に挿
入される部品の場合、部品を取り除いた後で両端のネッ
トを繋げる処理を行う。主要部品と主要部品を繋ぐネッ
トの中に複数の直列に挿入される部品がある場合は上記
の作業を繰り返す。直列部品がなくなったところで、構
想検討用基板データ記憶部142に書き戻す。
【0080】これにより、回路設計者は、回路図を活用
した配置配線構想検討が容易に実施できる。
【0081】
【発明の効果】以上述べてきたように本発明は、回路図
作成部における配置配線構想検討の制御、および配置配
線構想を検討するために設計者が最低限入力しなければ
ならないネット属性と部品属性を簡単に設定するための
手段と、回路情報インタフェース部における上記属性な
どが格納されている回路図データから必要な情報を抽出
し情報を最適化する手段と、配置配線構想検討事前準備
部において配置配線構想設計を行う度に実施しなければ
ならない事前準備作業を簡素化する手段と、配置配線構
想検討部において不足しているデバイスモデルを必要に
応じて自動生成できる手段を備えることで、回路設計者
が使い慣れている回路図を活用した配置配線構想検討が
容易に実施できる。
【図面の簡単な説明】
【図1】第1の実施の形態の配置配線構想検討装置の機
能構成図
【図2】回路図の一例を示す図
【図3】配置配線構想検討用部品属性編集部のメニュー
の一例を示す図
【図4】回路図において配置配線構想検討範囲を定義し
た一例を示す図
【図5】配置配線構想検討制御部のメニューの一例を示
す図
【図6】回路ブロックを指定した配置配線構想検討用デ
ータの一例を示す図
【図7】初期配置前の配置配線構想検討用データの一例
を示す図
【図8】回路ブロック全体の配置配線構想検討用データ
の一例を示す図
【図9】第2の実施の形態の配置配線構想検討装置の機
能構成図
【図10】第3の実施の形態の配置配線構想検討装置の
機能構成図
【図11】保険部品の一例を示す図
【図12】第4の実施の形態の配置配線構想検討装置の
機能構成図
【図13】主要部品だけを抽出した配置配線構想検討用
データの一例を示す図
【図14】仮層配線段階で同一配置面における配線の交
差をなくした配置配線構想検討用データの一例を示す図
【図15】従来の配置配線構想検討装置(1)のフロー
【図16】従来の配置配線構想検討装置(2)のフロー
【図17】従来の配置配線構想検討装置(3)のフロー
【図18】本発明の配置配線構想検討装置のフロー図
【図19】従来の配置配線構想検討装置(1)の機能構
成図
【図20】従来の配置配線構想検討装置(2)の機能構
成図
【図21】従来の配置配線構想検討装置(3)の機能構
成図
【符号の説明】
10 配置配線構想検討制御部 11 配置配線構想検討用ネット属性編集部 12 配置配線構想検討用部品属性編集部 13 ネットリスト抽出最適化部 14 属性最適化部 15 回路配置情報抽出部 16 回路配置情報記憶部 17 基板データ生成加工部 18 基板外形簡易座標生成部 19 部品初期配置部 100 入力部 101 表示部 110 回路図作成部 111 回路情報インタフェース部 112 配置配線構想検討事前準備部 113 配置配線構想検討部 120 回路シンボル管理部 121 回路図編集部 130 ネットリスト生成部 131 ネットリスト記憶部 140 実装シンボル管理部 141 基板設計条件管理部 142 構想検討用基板データ記憶部 150 デバイスモデル管理部 151 構想検討部 152 基板データ記憶部 153 検討結果出力部 160 部品DB
───────────────────────────────────────────────────── フロントページの続き (72)発明者 織田 一晃 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 大浦 義広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森崎 史子 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5B046 AA08 BA05 BA06 JA03 JA04 JA10

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 プリント基板の配置配線設計指示を検討
    作成するための回路図作成部、および回路情報インタフ
    ェース部、および配置配線構想事前準備部、および配置
    配線構想検討部からなる配置配線構想検討装置におい
    て、 回路図作成部では、回路図中から配置配線構想検討を実
    施したい回路ブロックの定義、および回路情報インタフ
    ェース部と配置配線構想検討事前準備部と配置配線検討
    設計部の起動/終了/エラー処理を制御する配置配線検
    討制御部と、編集している回路図に対して配置配線構想
    検討時に伝送線路解析などのシミュレーションの対象と
    なるネットにネットグループなどの属性情報を追加/編
    集する配置配線構想検討用ネット属性編集部と、編集し
    ている回路図に対して配置配線構想検討時に伝送線路解
    析などのシミュレーションの対象となるLSIなどの主
    要部品やダンピング抵抗などの終端部品に対して必要な
    部品属性を自動生成したり追加/編集する配置配線構想
    検討用部品属性編集部とを備え、 回路情報インタフェース部では、上記回路図データから
    生成したネットリスト情報に対して配置配線構想検討に
    必要な属性データを最適化する属性最適化部と、回路図
    データから配置されている部品シンボルの配置座標と配
    置角度を抽出する回路配置情報抽出部と、それを記憶す
    る回路配置情報とを備え、 配置配線構想検討事前準備部では、座標入力だけで設計
    条件を伴ったプリント基板における部品配置領域を表す
    基板外形を作成する基板外形簡易座標生成部と、上記回
    路配置情報抽出部で抽出された回路配置情報を使って配
    置配線構想用基板データを初期配置する部品初期配置部
    とを備えたことを特徴とする配置配線構想設計装置。
  2. 【請求項2】 上記回路図作成部の配置配線構想検討用
    部品属性編集部において、回路シンボル管理部に格納さ
    れている回路シンボルに予め登録されている形状や属性
    情報、または回路図編集部で設定された属性情報の中か
    ら部品種別や定格値などの値を活用することにより回路
    中の終端部品に対して部品種別毎に最適な終端種別を定
    義できる終端種別指定部と、上記に部品種別と終端種別
    によって選択項目の変るメニューを使って選択または入
    力した値から配置配線構想検討で使用するシミュレーシ
    ョンなどで必要になるデバイスモデル名を自動生成する
    機能をもったデバイスモデル指定部を備え、上記配置配
    線構想検討事前準備部において、上記デバイスモデル指
    定部で指定されたデバイスモデルがデバイスモデル管理
    部に存在しない場合にデバイスモデル名からデバイスモ
    デルを自動生成するモデル自動生成部を備えたことを特
    徴とする請求項1記載の配置配線構想設計装置。
  3. 【請求項3】 上記回路情報インタフェース部におい
    て、上記配置配線構想検討制御部で指定された範囲のネ
    ットリストを生成し最適化された後、生成されたネット
    リスト中に保険部品が含まれている場合、保険部品であ
    ることを定義したデバイスモデル名を保険部品の部品本
    体と各端子に対して自動付加する保険部品対応部を備え
    たことを特徴とする請求項1記載の配置配線構想設計装
    置。
  4. 【請求項4】 上記配置配線構想検討事前準備部の基板
    データ生成記憶部において、配置配線構想検討を行いた
    い回路ブロックで主要部品周辺の終端部品などの小物部
    品を削除して主要部品間の接続だけに限定した検討を行
    う場合に、配置配線構想用基板データの中から小物部品
    を削除して主要部品とその接続関係だけをデータ抽出す
    る主要部品間接続抽出部を備えたことを特徴とする請求
    項1記載の配置配線構想設計装置。
JP2001283284A 2001-09-18 2001-09-18 配置配線構想設計装置 Pending JP2003091566A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001283284A JP2003091566A (ja) 2001-09-18 2001-09-18 配置配線構想設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001283284A JP2003091566A (ja) 2001-09-18 2001-09-18 配置配線構想設計装置

Publications (1)

Publication Number Publication Date
JP2003091566A true JP2003091566A (ja) 2003-03-28

Family

ID=19106794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001283284A Pending JP2003091566A (ja) 2001-09-18 2001-09-18 配置配線構想設計装置

Country Status (1)

Country Link
JP (1) JP2003091566A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006023799A (ja) * 2004-07-06 2006-01-26 Toppan Printing Co Ltd 回路基板設計支援装置
JP2007058654A (ja) * 2005-08-25 2007-03-08 Horiba Ltd 電気回路図作成支援装置
JP2009020693A (ja) * 2007-07-11 2009-01-29 Sharp Corp 電子回路図面作成方法および装置
JP2009277245A (ja) * 2009-08-17 2009-11-26 Elpida Memory Inc 半導体集積回路の設計方法と設計装置並びにプログラム
JP2014503868A (ja) * 2010-11-09 2014-02-13 チップワークス, インコーポレイテッド フライトラインを用いた回路の視覚化
CN113196601A (zh) * 2018-12-21 2021-07-30 利塔尔两合公司 用于对设置在安装板上的电气开关设备的电气部件进行布线的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006023799A (ja) * 2004-07-06 2006-01-26 Toppan Printing Co Ltd 回路基板設計支援装置
JP2007058654A (ja) * 2005-08-25 2007-03-08 Horiba Ltd 電気回路図作成支援装置
JP2009020693A (ja) * 2007-07-11 2009-01-29 Sharp Corp 電子回路図面作成方法および装置
JP2009277245A (ja) * 2009-08-17 2009-11-26 Elpida Memory Inc 半導体集積回路の設計方法と設計装置並びにプログラム
JP2014503868A (ja) * 2010-11-09 2014-02-13 チップワークス, インコーポレイテッド フライトラインを用いた回路の視覚化
CN113196601A (zh) * 2018-12-21 2021-07-30 利塔尔两合公司 用于对设置在安装板上的电气开关设备的电气部件进行布线的方法
CN113196601B (zh) * 2018-12-21 2024-03-26 利塔尔两合公司 对设置在安装板上的电气开关设备的电气部件布线的方法
US12132298B2 (en) 2018-12-21 2024-10-29 Rittal Gmbh & Co. Kg Method for wiring electrical components of an electrical switchgear arranged on a mounting plate

Similar Documents

Publication Publication Date Title
JP3027009B2 (ja) 設計取り込みシステム
US6230305B1 (en) Methods and apparatus for configuring schematic diagrams
JP5989655B2 (ja) マルチボード設計装置、マルチボード設計方法、プログラムおよびコンピューター読み取り可能な記録媒体
JPH08123836A (ja) 会話型回路設計装置
US5353234A (en) Computer aided designing system for designing a pattern for a printed circuit board
JPWO2008047650A1 (ja) 処理方法、処理装置、プログラムおよびコンピューター読み取り可能な記憶媒体
JP2005158075A (ja) 相互接続対応の集積回路設計
JP2003091566A (ja) 配置配線構想設計装置
CN112235949A (zh) 一种印刷电路板设计中差分过孔的挖洞方法、装置及设备
JPH08147344A (ja) 論理回路設計用パス解析表示装置
US20010032222A1 (en) System, method and computer accessible storage medium, for creating and editing structured parts list
US6219068B1 (en) Editor and editing method in CAD system enabling efficient interactive pattern design
JP3824203B2 (ja) 電気電子回路の結線図作成装置
JPH0962726A (ja) Cadデータインタフェース方法
JP2002024301A (ja) 部品構成作成編集装置と部品構成作成編集方法と部品構成作成編集処理プログラムを記録したコンピュータ読み取り可能な記録媒体
JPH09325973A (ja) 線路系統解析装置
US7761835B2 (en) Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters
JP2605932B2 (ja) 半導体集積回路のレイアウト設計装置
JP2940124B2 (ja) 基板cad装置
JPH09288686A (ja) レイアウトパターン設計基準・検証ルール作成支援方法及びそのシステム
JP4071546B2 (ja) 半導体装置の回路設計支援装置およびレイアウト変更方法
JP2004013683A (ja) 半導体集積回路の開発方法、レイアウトエディタ、及び記録媒体
JPH039478A (ja) Cadシステムにおける回路図入力装置
Van Staden A Physical Design verification framework for superconducting electronics
JPH07192038A (ja) レイアウト中の回路のルート指示及び再区分用図形表示装置