JP2003086595A - Determining method of manufacturing condition - Google Patents
Determining method of manufacturing conditionInfo
- Publication number
- JP2003086595A JP2003086595A JP2001272812A JP2001272812A JP2003086595A JP 2003086595 A JP2003086595 A JP 2003086595A JP 2001272812 A JP2001272812 A JP 2001272812A JP 2001272812 A JP2001272812 A JP 2001272812A JP 2003086595 A JP2003086595 A JP 2003086595A
- Authority
- JP
- Japan
- Prior art keywords
- cop
- ingot
- heat treatment
- wafer
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000010438 heat treatment Methods 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000004364 calculation method Methods 0.000 claims description 11
- 235000012431 wafers Nutrition 0.000 description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000007547 defect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ウェーハに形成さ
れる空洞欠陥(Crystal Originated Particle;以下、C
OPという)が存在しない領域が所望の深さを有するウェ
ーハの製造条件の決定方法に係り、より詳しくは、実機
テストを行わずに、ウェーハに形成される空洞欠陥が存
在しない領域のウェーハ表面からの深さ(以下、COPフ
リー深さという)を所望の深さにするウェーハの製造条
件の決定方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cavity origin (Crystal Originated Particle;
OP) is a region where there is no desired depth has a desired depth, and more specifically, from the wafer surface in the region where there are no cavity defects formed in the wafer without performing actual equipment test. The present invention relates to a method for determining a wafer manufacturing condition for making a desired depth (hereinafter referred to as a COP-free depth) a desired depth.
【0002】[0002]
【従来の技術】ICやLSIなどのデバイスを形成するウェ
ーハ(一般に、半導体シリコン基板ともいう)には、一
般に、チョクラルスキー法(以下、CZ法という)を用
いて成長させた単結晶を切り出したものが用いられてい
る。ウェーハには、デバイスを形成するために、欠陥が
少ないことが好ましい。特に、近年のデバイスの高性能
化、高集積化の要求から、ウェーハに形成される欠陥に
許容される密度および大きさはますます厳しいものとな
っている。2. Description of the Related Art A wafer (generally referred to as a semiconductor silicon substrate) on which devices such as ICs and LSIs are formed is generally cut out from a single crystal grown by the Czochralski method (hereinafter referred to as CZ method). Are used. The wafer preferably has few defects to form the device. In particular, due to recent demands for high performance and high integration of devices, the density and size allowed for defects formed on a wafer have become increasingly severe.
【0003】通常、CZ法で成長させたインゴットを切
り出して作製したウェーハには、0.1μm程度の大きさ
のCOPが104〜106個/cm3の密度で形成される。例え
ば、デバイス活性領域、すなわちウェーハ表面から深さ
数μmの範囲に存在する大きなCOPは、高集積MOSデバイ
スのゲート酸化膜特性を劣化させることが知られてい
る。Usually, COPs having a size of about 0.1 μm are formed at a density of 10 4 to 10 6 COPs / cm 3 on a wafer produced by cutting out an ingot grown by the CZ method. For example, it is known that a large COP existing in the device active region, that is, in the range of a few μm depth from the wafer surface deteriorates the gate oxide film characteristics of a highly integrated MOS device.
【0004】このため、従来からデバイス活性領域にお
けるCOPの密度およびCOPの大きさ(以下、COPサイズと
いう)を小さくする種々の方法が検討されている。この
ような方法の一例としては、CZ法によりインゴットを
引き上げる際の育成速度をコントロールする方法があ
る。COPの密度およびCOPサイズはインゴットの直径と育
成条件に依存し、一般に、COPは、インゴットの直径を
増加させると低密度化/大サイズ化し、育成速度を高速
化させると高密度化/小サイズ化する。このため、引き
上げられるインゴットの直径に対して、育成速度が決定
される。Therefore, various methods for reducing the COP density and COP size (hereinafter referred to as COP size) in the device active region have been studied. As an example of such a method, there is a method of controlling the growth rate when pulling up an ingot by the CZ method. The COP density and COP size depend on the diameter of the ingot and the growth conditions. Generally, the COP becomes low density / large size as the ingot diameter increases, and high density / small size as the growth speed increases. Turn into. Therefore, the growth rate is determined with respect to the diameter of the pulled ingot.
【0005】また、他の方法としては、ウェーハ表面に
気相反応により厚み数μm程度のエピタキシャル層を成
長させる方法がある。この方法では、欠陥が導入されな
いようにエピタキシャル層を形成させるので、デバイス
活性領域にほぼCOPを含まないウェーハを得ることがで
きる。さらには、ウェーハに1200℃程度の熱処理を施し
て、ウェーハの表面近傍のCOPを消滅させ、デバイス活
性領域を確保する方法もある。As another method, there is a method of growing an epitaxial layer having a thickness of several μm on the wafer surface by a vapor phase reaction. In this method, since the epitaxial layer is formed so that defects are not introduced, a wafer having almost no COP in the device active region can be obtained. Furthermore, there is also a method of subjecting the wafer to a heat treatment at about 1200 ° C. to eliminate the COP near the surface of the wafer to secure the device active region.
【0006】これらの方法は、後に行われるデバイスの
製造プロセスを考慮に入れ適宜選択されて使用されてい
る。しかし、今日では、デバイスの高性能化、高集積化
が進んだことから、これらの方法の中でも、エピタキシ
ャル成長させる方法、または熱処理によりウェーハの表
面近傍のCOPを消滅させる方法が主に用いられるように
なり、今後、直径300mmのウェーハが主流になることか
ら、この傾向はますます強まると予想される。These methods are appropriately selected and used in consideration of a device manufacturing process to be performed later. However, today, due to the progress in high performance and high integration of devices, among these methods, the method of epitaxial growth or the method of extinguishing the COP near the surface of the wafer by heat treatment is mainly used. This trend is expected to increase as wafers with a diameter of 300 mm become the mainstream in the future.
【0007】[0007]
【発明が解決しようとする課題】デバイス活性領域を確
保するために、熱処理によりウェーハの表面近傍のCOP
を消滅させる方法を採用した場合、熱処理条件を適切に
管理することが重要となる。熱処理を高温、例えば約12
00℃で行うと、ウェーハにスリップ転位が発生するおそ
れがあるため、熱処理温度は低温であることが好まし
い。特に直径300mmといった大径のウェーハを高温で熱
処理した場合には、スリップ転位が発生しやすく、ウェ
ーハ自体の品質が低下しやすい。In order to secure a device active area, a COP near the surface of the wafer is subjected to a heat treatment.
When the method of eliminating heat is adopted, it is important to properly manage the heat treatment conditions. Heat treatment at high temperature, eg about 12
If it is performed at 00 ° C., slip dislocations may occur in the wafer, so the heat treatment temperature is preferably low. In particular, when a large-diameter wafer having a diameter of 300 mm is heat-treated at a high temperature, slip dislocation is likely to occur and the quality of the wafer itself is likely to deteriorate.
【0008】また、ウェーハの表面近傍に存在するCOP
を消滅させるためには、COPサイズに合わせて熱処理条
件を管理することも必要となる。熱処理により、COPフ
リー深さは、熱処理前すなわちインゴット引き上げ後の
COPサイズと、熱処理条件に依存する。COPサイズが小さ
いほど、より低温でCOPは消滅するため、インゴット引
き上げ時において、極力COPサイズが小さくなるような
インゴット引き上げ条件(育成速度、温度勾配)を管理
することも必要である。COP existing near the surface of the wafer
It is also necessary to control the heat treatment conditions according to the COP size in order to eliminate. Due to the heat treatment, the COP-free depth is
Depends on COP size and heat treatment conditions. Since the smaller the COP size, the more the COP disappears at a lower temperature, it is necessary to manage the ingot pulling conditions (growth rate, temperature gradient) such that the COP size becomes as small as possible when the ingot is pulled up.
【0009】熱処理前のCOPサイズを小さくするために
は、例えば、インゴット引き上げ時の育成速度の高速
化、結晶軸方向(引き上げ軸方向)の温度勾配の制御
(K.Nakamura et al.,Proceedings of Kazusa Akademia
Forum,(1999),p.55)あるいはインゴットへの窒素添加
(M.Tamatsuka et al.,Defects in Silicon III,(199
9),p.456)などの技術が開発されている。In order to reduce the COP size before heat treatment, for example, the growth rate at the time of ingot pulling up is increased, and the temperature gradient in the crystal axis direction (pulling axis direction) is controlled (K. Nakamura et al., Proceedings of Kazusa Akademia
Forum, (1999), p.55) or nitrogen addition to ingot (M.Tamatsuka et al., Defects in Silicon III, (199
9), p.456) and other technologies have been developed.
【0010】上述のように、熱処理条件またはインゴッ
ト引き上げ条件を決定する一応の指針については明らか
になっているものの、実際にこれらの条件について一義
的に決定する方法はない。As described above, although a tentative guideline for determining the heat treatment condition or the ingot pulling condition has been clarified, there is no method for actually determining these conditions uniquely.
【0011】必要なCOPフリー深さは、ウェーハ上に形
成されるデバイスの作製プロセスにより異なるため、そ
のようなCOPフリー深さを得るための熱処理条件、イン
ゴット引き上げ条件を見つけるためには、多大な工数と
コストを要する。近年では、デバイス自体の寿命が短い
ため、それに合わせて必要なCOPフリー深さを有するウ
ェーハの作製が必要であり、短時間かつ低コストで、所
望のCOPフリー深さを有するウェーハの製造条件を決定
方法の開発が要請されていた。Since the required COP free depth differs depending on the manufacturing process of the device formed on the wafer, it is very difficult to find heat treatment conditions and ingot pulling conditions for obtaining such COP free depth. It requires man-hours and cost. In recent years, since the life of the device itself is short, it is necessary to manufacture a wafer having a necessary COP-free depth in accordance with it, and in a short time and at low cost, the manufacturing conditions of a wafer having a desired COP-free depth can be set. It was requested to develop a decision method.
【0012】[0012]
【課題を解決するための手段】本発明者らは、所望のCO
Pフリー深さを有するウェーハのインゴット引き上げ条
件(育成速度、温度勾配)および熱処理条件(熱処理温
度、保持時間)を一義的に決定するために、実機テスト
を行わず、計算機シュミレーション(以下、シュミレー
ションと略す)のみでこれらの条件を決定できるアルゴ
リズムについて検討した。これは、現在、ウェーハの作
製に関するシュミレーションは非常に実機テストと整合
性がよいことが分かっているためである。[Means for Solving the Problems]
In order to uniquely determine the ingot pulling conditions (growth rate, temperature gradient) and heat treatment conditions (heat treatment temperature, holding time) for wafers with a P-free depth, actual machine tests were not performed and computer simulation (hereinafter, simulation We examined an algorithm that can determine these conditions only by omitting). This is because it is currently known that the simulation related to wafer fabrication is very consistent with the actual device test.
【0013】そこで、シュミレーションを用いて種々の
COPフリー深さとなる各熱処理条件を予め求めていく一
方で、種々のCOPサイズが得られる各インゴット育成条
件も求めていき、これらの条件の組み合わせに基づき、
所望のCOPフリー深さを有するウェーハを製造するため
に、例えば、複数の育成速度からインゴットに対し適正
な育成速度を選択し、その育成速度に対応した他の条件
を選択するようにして、所望の各熱処理条件およびイン
ゴット育成条件を決定することを考えた。Therefore, various types of simulation are used.
While preliminarily obtaining each heat treatment condition that will be the COP free depth, we also seek each ingot growing condition that can obtain various COP sizes, and based on the combination of these conditions,
In order to manufacture a wafer having a desired COP-free depth, for example, by selecting an appropriate growth rate for an ingot from a plurality of growth rates and selecting other conditions corresponding to the growth rate, It was considered to decide each heat treatment condition and ingot growing condition of.
【0014】本発明は、上述の知見をもとに完成に至っ
たものであり、その要旨は、下記のウェーハの製造条件
の決定方法にある。The present invention has been completed based on the above knowledge, and the gist thereof is the following method for determining the wafer manufacturing conditions.
【0015】請求項1に記載の所望のCOPフリー深さを
有するウェーハの製造条件の決定方法は、チョクラルス
キー法によるインゴット引き上げ時の育成速度および温
度勾配に基づいて計算されるインゴットに形成されるCO
Pサイズを求めたインゴット製造条件データ群と、イン
ゴットを切り出したウェーハに施す熱処理の熱処理温度
およびその保持時間、ならびにCOPサイズに基づいて計
算されるウェーハ表面部に形成されるCOPフリー深さを
求めた熱処理条件データ群に基づき、ウェーハに施す熱
処理の加熱温度および保持時間、ならびにインゴット引
き上げ時の育成速度および温度勾配を決定することを特
徴とする。The method for determining the manufacturing conditions of a wafer having a desired COP-free depth according to claim 1 is formed in an ingot calculated based on a growth rate and a temperature gradient at the time of pulling the ingot by the Czochralski method. CO
Obtain the ingot manufacturing condition data group that determined the P size, the heat treatment temperature and the holding time of the heat treatment performed on the ingot cut wafer, and the COP free depth formed on the wafer surface calculated based on the COP size. Based on the heat treatment condition data group, the heating temperature and the holding time of the heat treatment to be applied to the wafer, and the growth rate and the temperature gradient when pulling the ingot are determined.
【0016】請求項2に記載の所望のCOPフリー深さを
有するウェーハの製造条件の決定方法は、CZ法による
インゴット引き上げ時の育成速度および温度勾配、なら
びにインゴットを切り出したウェーハに施す熱処理の熱
処理温度およびその保持時間を下記(1)〜(5)の工程によ
り決定するものである。
(1)ウェーハの熱処理温度および保持時間、ならびにイ
ンゴットに形成されるCOPサイズをパラメータとして計
算されるCOPフリー深さを求める工程
(2)上記(1)の計算結果より、所望のCOPフリー深さを得
ることのできる熱処理温度、保持時間およびCOPサイズ
の組み合わせを複数選択する工程
(3)上記(2)で選択した各組み合わせのCOPサイズに対
し、そのCOPサイズを得るための育成速度および温度勾
配を計算する工程
(4)上記(3)で計算した複数の育成速度から、作製するイ
ンゴットに対して、適正な育成速度をインゴットの引き
上げ時の育成速度に採用する工程
(5)上記(4)で採用した育成速度に対応する温度勾配、熱
処理温度および保持時間をインゴット引き上げ時の温度
勾配、インゴットを切り出したウェーハに施す熱処理の
熱処理温度およびその保持時間に採用する工程The method for determining the manufacturing conditions for a wafer having a desired COP-free depth according to claim 2 is as follows: a growth rate and a temperature gradient at the time of pulling an ingot by the CZ method, and a heat treatment of a heat treatment applied to a wafer from which the ingot is cut out. The temperature and the holding time thereof are determined by the steps (1) to (5) below. (1) Heat treatment temperature and holding time of the wafer, and the step of obtaining the COP free depth calculated with the COP size formed in the ingot as a parameter (2) From the calculation result of (1) above, the desired COP free depth Step of selecting multiple combinations of heat treatment temperature, holding time and COP size that can obtain (3) For the COP size of each combination selected in (2) above, the growth rate and temperature gradient to obtain that COP size From the plurality of growth rates calculated in step (4) above (3), for the ingot to be produced, a step (5) above (4) of adopting an appropriate growth rate for the growth rate during pulling up of the ingot The temperature gradient, heat treatment temperature, and holding time that correspond to the growth rate adopted in 1. are set to the temperature gradient when pulling the ingot, the heat treatment temperature of heat treatment applied to the ingot-cut wafer, and the holding time. The step of use
【0017】[0017]
【発明の実施の形態】本発明は、所望のCOPフリー深さ
を有するウェーハを製造するための製造条件、詳しく
は、CZ法におけるインゴット引き上げ時の育成速度f
pおよび温度勾配Gc、ならびにインゴットを切り出し
たウェーハに施す熱処理の熱処理温度Tおよびその熱処
理温度での保持時間tを、一義的に決定するウェーハの
製造条件の決定方法の発明である。本発明を説明するに
あたり、まず、ウェーハを形成するまでの一連の流れに
ついて説明する。なお、以下では上述した請求項2に記
載の発明に従い説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention relates to manufacturing conditions for manufacturing a wafer having a desired COP-free depth, more specifically, a growth rate f at the time of pulling an ingot in the CZ method.
It is an invention of a method for determining a wafer manufacturing condition that uniquely determines p and a temperature gradient G c , a heat treatment temperature T of heat treatment performed on a wafer from which an ingot is cut, and a holding time t at the heat treatment temperature. In describing the present invention, first, a series of steps for forming a wafer will be described. In addition, below, it demonstrates according to the invention described in the above-mentioned claim 2.
【0018】図1は、CZ法によるインゴット形成から
ウェーハの熱処理までの一連の工程を模式的に示した図
である。まず、CZ法では、ワイヤーに単結晶の核とな
るシリコンの種を付け、その種を基として石英るつぼ内
で溶融されたシリコンを徐々に引き上げてインゴットを
形成する(図1(a))。このとき、インゴットの特性
は、引き上げる速度、すなわち本発明における育成速度
fpと、引き上げの際のインゴットの位置における温
度、すなわち本発明における温度勾配Gcに依存する。FIG. 1 is a diagram schematically showing a series of steps from ingot formation by the CZ method to heat treatment of a wafer. First, in the CZ method, a seed of silicon that becomes a nucleus of a single crystal is attached to a wire, and the silicon melted in a quartz crucible is gradually pulled up based on the seed to form an ingot (FIG. 1A). At this time, the characteristics of the ingot depend on the pulling rate, that is, the growth rate f p in the present invention, and the temperature at the position of the ingot during the pulling, that is, the temperature gradient G c in the present invention.
【0019】図1(a)における右図はインゴットの位
置における温度を模式的に示したものであり、温度勾配
Gcを適切に管理することで、品質のよいインゴットを
得ることができる。実機では、インゴットの側部に遮蔽
板を配置することでこのような温度勾配の調節を行うこ
とができる。The right diagram in FIG. 1 (a) schematically shows the temperature at the position of the ingot, and by appropriately controlling the temperature gradient G c , a good quality ingot can be obtained. In an actual machine, such a temperature gradient can be adjusted by disposing a shield plate on the side of the ingot.
【0020】以上のようにして得られたインゴットは、
その頭部と尾部を切り落とした後、検査等の工程を経
て、スライサーによって300〜500μm程度の厚みに切断
され、ウェーハとなる(図1(b))。The ingot obtained as described above is
After cutting off the head and tail, the wafer is cut into a wafer having a thickness of about 300 to 500 μm by a slicer through processes such as inspection (FIG. 1B).
【0021】最後に、表面領域にCOPを含まないウェー
ハとするために、熱処理が施される(図1(c))。熱
処理では、熱処理温度Tおよびその保持時間tを管理す
ることにより、COPを含まない領域の厚み、すなわちCOP
フリー深さを調節できる。続いて、本発明のウェーハの
製造条件の決定方法について説明する。本発明では、前
述したように(1)〜(5)の工程を経て、ウェーハの製造条
件が決定される。Finally, heat treatment is applied to obtain a wafer containing no COP in the surface region (FIG. 1 (c)). In the heat treatment, by controlling the heat treatment temperature T and its holding time t, the thickness of the region not containing COP, that is, COP
Free depth can be adjusted. Next, the method for determining the wafer manufacturing conditions of the present invention will be described. In the present invention, the wafer manufacturing conditions are determined through the steps (1) to (5) as described above.
【0022】図2は、本発明について、ウェーハの製造
条件を決定する工程の流れを図に示したものである。図
2の(1)〜(5)は本発明で規定する(1)〜(5)の工程に対応
する。以下では、(1)〜(5)の工程について述べ、併せ
て、任意のCOPフリー深さを有するウェーハの製造条件
を決定する場合を例に取り説明する。FIG. 2 is a diagram showing the flow of steps for determining the wafer manufacturing conditions in the present invention. 2 (1) to (5) correspond to the steps (1) to (5) defined in the present invention. In the following, the steps (1) to (5) will be described, and a case will be described as an example in which the manufacturing conditions of a wafer having an arbitrary COP free depth are determined.
【0023】まず、(1)の工程として、インゴットから
切り出したウェーハの熱処理温度Tおよび保持時間t、
ならびにインゴットに形成されるCOPサイズ2R(RはCOP
の平均半径)をパラメータとして計算されるCOPフリー
深さを求める。これは、図1(c)熱処理工程を計算機
にてシュミレートすることに相当し、COPフリー深さは
下記(ア)、(イ)の過程を仮定し、計算することで求
めることができる。First, in the step (1), the heat treatment temperature T and the holding time t of the wafer cut out from the ingot,
And COP size 2R formed in the ingot (R is COP
Calculate the COP-free depth calculated by using the average radius of) as a parameter. This corresponds to simulating the heat treatment step of FIG. 1 (c) by a computer, and the COP free depth can be calculated by assuming the following steps (a) and (b).
【0024】(ア)内壁酸化膜の溶解
通常、COPの内壁には厚さ3〜4nm程度の酸化膜が形成さ
れており、内壁酸化膜が溶解する。(ア)において、内
壁酸化膜の溶解過程における酸化膜厚の時間変化は式
(1)で記述できる。(A) Dissolution of inner wall oxide film Normally, an oxide film having a thickness of about 3 to 4 nm is formed on the inner wall of the COP, and the inner wall oxide film is dissolved. In (a), the time change of the oxide film thickness during the dissolution process of the inner wall oxide film can be described by the equation (1).
【0025】[0025]
【数1】
ここで、lは酸化膜厚、ΩSiO2はSiO2の分子体積で
あり、D0は酸素の拡散定数、C0は酸素濃度、C
0(R)はCOP界面での酸素濃度である。D0は式(1
a)式で与えられる[Equation 1] Here, l is the molecular volume of the oxide film thickness, Omega SiO2 is SiO 2, D 0 is oxygen diffusion constants, C 0 is the oxygen concentration, C
0 (R) is the oxygen concentration at the COP interface. D 0 is the formula (1
given by a)
【0026】[0026]
【数2】
(イ)COPへの格子間シリコンの注入 または 空孔の
放出
次に(ア)の過程に続いて、(イ)の過程に移る。熱処
理前のCOPサイズ2Rを与え、Rの時間変化を式(2)で
シリコン基板表面から各位置で計算する。[Equation 2] (A) Injecting interstitial silicon into the COP or releasing vacancies Next, following the process of (a), proceed to the process of (a). The COP size 2R before heat treatment is given, and the time change of R is calculated at each position from the surface of the silicon substrate by the equation (2).
【0027】[0027]
【数3】
ここで、ΩSiはシリコンの原子体積、CI、CVはそれ
ぞれインゴット育成時の格子間シリコン、空孔の濃度、
CI(R)、CV(R)はそれぞれCOP界面での格子間
シリコン、空孔の濃度である。また、DV、DIはそれ
ぞれ格子間シリコン、空孔の拡散定数であり、式(2
a)、式(2b)で記述できる。[Equation 3] Here, Ω Si is the atomic volume of silicon, C I and C V are the interstitial silicon and the concentration of vacancies during ingot growth, respectively.
C I (R) and C V (R) are the concentrations of interstitial silicon and vacancies at the COP interface, respectively. Further, D V and D I are diffusion constants of interstitial silicon and vacancies, respectively.
a) and equation (2b).
【0028】[0028]
【数4】
このような計算式を用い、計算したときのR=0(ゼ
ロ)となる最深の深さがCOPフリー深さである。[Equation 4] The COP free depth is the deepest depth at which R = 0 (zero) when calculated using such a calculation formula.
【0029】次に、(2)の工程として、(1)の計算結果よ
り、所望のCOPフリー深さを得ることのできる熱処理温
度、保持時間およびCOPサイズの組み合わせを複数選択
する。(1)の計算結果からは、熱処理温度T、保持時間
t、COPサイズ2RおよびCOPフリー深さの関係が明らかに
なる。Next, in the step (2), a plurality of combinations of the heat treatment temperature, the holding time and the COP size capable of obtaining the desired COP free depth are selected from the calculation result of (1). From the calculation result of (1), the relationship between the heat treatment temperature T, the holding time t, the COP size 2R and the COP free depth becomes clear.
【0030】図3は、(1)の計算結果の一例として、イ
ンゴットに形成されるCOPサイズ2R、熱処理温度Tおよ
び計算されたCOPフリー深さの関係を示した図である。
なお、計算の簡略化のために(1)においてはすべて保持
時間を1時間として計算した。同図は、COPフリー深さ
を横軸に、COPサイズを縦軸に示しており、同図に描か
れた等温線により、任意のCOPサイズを有するCOPを何度
で熱処理すれば、どれくらいのCOPフリー深さが得られ
るかを知ることができる。FIG. 3 is a diagram showing the relationship between the COP size 2R formed in the ingot, the heat treatment temperature T and the calculated COP free depth as an example of the calculation result of (1).
In addition, in order to simplify the calculation, the retention time was all set to 1 hour in (1). The figure shows the COP free depth on the horizontal axis and the COP size on the vertical axis.The isotherm drawn in the figure shows how many times a COP having an arbitrary COP size can be heat treated. You can see if you can get the COP free depth.
【0031】同図より、COPサイズが小さいほど、また
は熱処理温度が高いほどCOPフリー深さが大きくなり、
例えば、COPフリー深さ2μmのウェーハを得ようとする
場合には、COPサイズが300nmのときは1250℃、COPサイ
ズが155nmのときは1200℃、COPサイズが35nmのときは11
00℃で熱処理すればよい。このように任意のCOPフリー
深さを有するウェーハの製造条件を決定する場合、複数
の熱処理温度、保持時間およびCOPサイズの組み合わせ
が考えられることが分かる。From the figure, the smaller the COP size or the higher the heat treatment temperature, the greater the COP free depth.
For example, when trying to obtain a COP-free wafer with a depth of 2 μm, the COP size is 1250 ° C. when the COP size is 300 nm, the 1200 ° C. when the COP size is 155 nm, and 11 when the COP size is 35 nm.
Heat treatment may be performed at 00 ° C. As described above, it is understood that a combination of a plurality of heat treatment temperatures, holding times and COP sizes can be considered when determining the manufacturing conditions of a wafer having an arbitrary COP free depth.
【0032】図2(2)の表には、選択されうる熱処理温
度、保持時間およびCOPサイズの組み合わせを仮想的に
製造条件〜として示した。例えば、図3を利用し、
COPフリー深さ2μmのウェーハを得ようとする場合、図
2(2)の表における(T1、t 1、R1)、(T2、t
2、R2)および(T3、t3、R3)はそれぞれ(12
50、1、300)、(1200、1、155)および(1100、1、3
5)とすればよい。In the table of FIG. 2 (2), the heat treatment temperatures that can be selected are shown.
Virtual combination of degree, retention time and COP size
Manufacturing conditions are shown as. For example, using FIG.
When trying to obtain a COP-free wafer with a depth of 2 μm,
(T in the table of 2 (2)1, T 1, R1), (TTwo, T
Two, RTwo) And (TThree, TThree, RThree) Are each (12
50, 1, 300), (1200, 1, 155) and (1100, 1, 3)
5)
【0033】以下では、図2(2)の表を用い、この製造
条件〜のうち、どの製造条件を採用すべきかについ
て説明する。なお、同表中の熱処理温度TはT1>T2
>T 3であると仮定する。In the following, using the table of FIG.
Which of the manufacturing conditions should be adopted?
Explain. The heat treatment temperature T in the table is T1> TTwo
> T ThreeSuppose that
【0034】続いて、(3)の工程として、(2)で選択した
各組み合わせのCOPサイズ2Rに対し、そのCOPサイズを得
るための育成速度fpおよび温度勾配Gcを計算する。
これは図1(a)インゴット製造工程を計算機にてシュ
ミレートすることに相当する。育成速度fpおよび温度
勾配Gcの計算には、Voronkovのシュミレーション(V.
V.Voronkov、J.Crystal Growth,59,625(1982))を利用す
ればよい。Then, in the step (3), for the COP size 2R of each combination selected in (2), the growth rate f p and the temperature gradient G c for obtaining the COP size are calculated.
This corresponds to simulating the ingot manufacturing process shown in FIG. For the calculation of the growth rate f p and the temperature gradient G c , Voronkov's simulation (V.
V. Voronkov, J. Crystal Growth, 59, 625 (1982)) may be used.
【0035】Voronkovのシュミレーションでは、インゴ
ット育成時の格子間シリコンの濃度CI、空孔の濃度C
Vの時間変化は式(3a)、式(3b)で記述できる。According to Voronkov's simulation, the concentration C I of interstitial silicon and the concentration C of vacancies during ingot growth
The time change of V can be described by equations (3a) and (3b).
【0036】[0036]
【数5】
ここで、式(3a)および式(3b)の右辺第1項は育
成速度fpと点欠陥の坂道拡散によるドリフト、第2項
は点欠陥の濃度勾配拡散、第3項は点欠陥の再結合反応
の計算に対応し、kFは反応定数、CI *、CV *はそ
れぞれ格子間シリコン、空孔の熱平衡濃度を表してい
る。なお、DI、DV、CI *およびCV *は温度Tの
関数であり、Tは総合伝熱解析モデルによる結晶軸方向
の温度勾配GC=ΔT/ΔZから導出できる。[Equation 5]
Here, the first term on the right side of equations (3a) and (3b) is
Growth rate fpDrift due to slope diffusion of point defects, item 2
Is the concentration gradient diffusion of point defects, and the third term is the recombination reaction of point defects.
Corresponding to the calculation of kFIs the reaction constant, CI *, CV *Haso
Represents the thermal equilibrium concentration of interstitial silicon and vacancies, respectively.
It In addition, DI, DV,CI *And CV *Is of temperature T
Is a function, and T is the crystal axis direction according to the comprehensive heat transfer analysis model.
Temperature gradient GC= ΔT / ΔZ.
【0037】また、インゴットを育成中のCOP形成、成
長挙動をCOPサイズ2Rと時間tを関数とするサイズ分布
関数f(R、t)を用いて表し、f(R、t)の時間変化
を式(4a)、式(4b)のフォッカープランク方程式
を解くことで求めることができる。The COP formation and growth behavior during the growth of an ingot are represented by a COP size 2R and a size distribution function f (R, t) having time t as a function, and the time change of f (R, t) is represented. It can be obtained by solving the Fokker-Planck equations of the equations (4a) and (4b).
【0038】[0038]
【数6】
ここで式(4a)、式(4b)中のA(R、t)とB
(R、t)は次の関係を満たす。[Equation 6] Here, A (R, t) and B in the formulas (4a) and (4b)
(R, t) satisfies the following relationship.
【0039】[0039]
【数7】
ここで、式(4c)において、kはボルツマン定数、Δ
G=ΔG(R、CI、CV)はCOPの半径RのCOP形成に伴
うGibbsの自由エネルギー変化量を表しており、この変
化量は式(3a)、式(3b)で得られる格子間シリコ
ン、空孔の濃度CI、CVの計算値を用いて計算でき
る。そして、式(3a)〜(3b)、式(4a)〜(4
c)を逐次解くことで、最終的にインゴット育成後のf
(R、t)を求めることができる。なお、結晶に窒素が
添加されている場合には、窒素濃度に依存してDVを0.
5〜0.1倍にして計算すればよい。(赤塚雅則他、第48
回応用物理学関係連合講演会、講演予稿集28p-s-5(200
1)p.472)。[Equation 7] Here, in the equation (4c), k is the Boltzmann constant, and Δ
G = ΔG (R, C I , C V ) represents the amount of change in Gibbs free energy due to the formation of COP with radius R of COP, and this amount of change is obtained by equations (3a) and (3b). It can be calculated using the calculated values of the interstitial silicon and vacancy concentrations C I and C V. Then, expressions (3a) to (3b) and expressions (4a) to (4)
By sequentially solving c), f after the ingot is finally grown
(R, t) can be obtained. In the case where the nitrogen in the crystal is added, 0 D V depending on the nitrogen concentration.
It should be calculated by multiplying by 5 to 0.1. (Masunori Akatsuka et al., 48th
28th Conference on Applied Physics, Proceedings 28p-s-5 (200
1) p.472).
【0040】このような計算をすることにより、COPサ
イズ2Rに対し、そのCOPサイズを得るための育成速度f
pおよび温度勾配Gcを計算することができる。ここで
図2(3)の表に示すようにCOPサイズ2RがR1、R2、R
3の場合、育成速度fpとしてそれぞれfp1、
fp2、fp2が、温度勾配Gcとしてそれぞれ
Gc1、Gc 2、Gc2が得られる。By performing the above calculation, the growth rate f for obtaining the COP size for the COP size 2R
The p and temperature gradient G c can be calculated. Here, as shown in the table of FIG. 2 (3), COP size 2R is R 1 , R 2 , R
In the case of 3 , the growth rate f p is f p1 ,
f p2, f p2 is, G c1, G c 2, G c2 respectively as the temperature gradient G c is obtained.
【0041】次に、(4)の工程として、(3)で計算した複
数の育成速度から、引き上げられるインゴットに対し
て、適正な育成速度をインゴットの引き上げ時の育成速
度に採用する。Next, in the step (4), an appropriate growth rate is adopted as the growth rate at the time of pulling up the ingot, with respect to the ingot to be pulled up, from the plurality of growth rates calculated in (3).
【0042】ここで、「適正な育成速度」とは、引き上
げられるインゴットの直径、または品質に依存して決定
される速度、さらに製造装置の使用条件に基づいて決定
される速度である。生産面からは、インゴットの直径に
対して最も速く育成できる速度を採用すればよく、その
速度は、例えば、インゴットの直径が200mmのとき0.4〜
4.0 mm/分、300mmのとき0.2〜3.0mm/分程度である。Here, the "appropriate growth rate" is a rate determined depending on the diameter or quality of the ingot to be pulled up, and a rate determined based on the usage conditions of the manufacturing apparatus. From a production standpoint, it is sufficient to adopt the speed that allows the fastest growth with respect to the diameter of the ingot. The speed is, for example, 0.4 to 0.4 when the diameter of the ingot is 200 mm.
At 4.0 mm / min and 300 mm, it is about 0.2 to 3.0 mm / min.
【0043】一方、インゴットの品質、例えば、急冷に
よるインゴットの欠陥や歪みを回避したい場合は、「適
正な育成速度」はこれらの品質を満足する引上速度が採
用される。さらに、製造装置のインゴット冷却能力は使
用する装置の冷却仕様に依存するから、インゴットの直
径に対して最も速く育成できる速度を採用できる場合で
あっても、製造装置の冷却能力によって決定される場合
もある。On the other hand, when it is desired to avoid the quality of the ingot, for example, defects and distortion of the ingot due to rapid cooling, the "appropriate growth rate" is a pulling rate that satisfies these qualities. Furthermore, since the ingot cooling capacity of the manufacturing equipment depends on the cooling specifications of the equipment used, even if the fastest growth rate for the diameter of the ingot can be adopted, it is determined by the cooling capacity of the manufacturing equipment. There is also.
【0044】ここで、インゴットの直径を考慮した場
合、fp1が適正な育成速度であり、インゴットの品質
を考慮した場合、fp2が適正な育成速度であり、これ
らの育成速度をインゴットの引き上げ時の育成速度に採
用する。Here, in consideration of the diameter of the ingot, f p1 is an appropriate growth rate, and in consideration of the quality of the ingot, f p2 is an appropriate growth rate. It is used for the growing speed of time.
【0045】最後に、(5)の工程として、(4)で採用した
育成速度に対応する温度勾配、熱処理温度および保持時
間をインゴット引き上げ時の温度勾配、インゴットを切
り出したウェーハに施す熱処理の熱処理温度およびその
保持時間に採用する。Finally, in the step (5), the temperature gradient corresponding to the growth rate adopted in (4), the heat treatment temperature and the holding time are the temperature gradient when the ingot is pulled up, and the heat treatment of the heat treatment applied to the wafer from which the ingot is cut out. Used for temperature and holding time.
【0046】(4)の工程では、インゴットの直径を考慮
した場合、製造条件の育成速度f p1をインゴット引
き上げ時の育成速度に採用した。これに対応し、製造条
件の温度勾配、熱処理温度および保持時間を、CZ法
におけるインゴット引き上げ時の温度勾配、ならびにイ
ンゴットを切り出したウェーハに施す熱処理の熱処理温
度およびその熱処理温度での保持時間として採用する。
一方、(4)の工程で、インゴットの品質を考慮した場
合、育成速度fp2を採用した。この場合、育成速度f
p2となる製造条件は2つ(製造条件、)あり、一
義的に育成速度f p2に対する温度勾配、熱処理温度お
よび保持時間を決めることができない。このような場合
には、他の条件をさらに考慮に入れ、両製造条件のうち
から一方を選択すればよい。例えば、最も低い熱処理温
度の製造条件(製造条件)の温度勾配、熱処理温度お
よび保持時間を採用すればよい。In the step (4), the diameter of the ingot is taken into consideration.
If it is, the growth rate f of the manufacturing conditions p1Ingot pull
Adopted for raising speed at the time of lifting. In response to this,
The temperature gradient, the heat treatment temperature and the holding time are determined by the CZ method.
Temperature gradient when pulling the ingot at
Heat treatment temperature of the heat treatment applied to the wafer from which the ingot was cut out
And the holding time at the heat treatment temperature.
On the other hand, in the process of (4), if the quality of the ingot is taken into consideration.
, Fostering speed fp2It was adopted. In this case, the growth rate f
p2There are two manufacturing conditions (manufacturing conditions)
Growth rate f p2Temperature gradient, heat treatment temperature
And holding time cannot be determined. In this case
In consideration of other conditions,
You can select one from. For example, the lowest heat treatment temperature
Temperature gradient of manufacturing conditions (manufacturing conditions), heat treatment temperature
And holding time may be adopted.
【0047】以上のような(1)〜(5)の工程を踏まえ、育
成速度、温度勾配、熱処理温度および保持時間を決定し
た場合の計算所要時間は1条件につき約15分である。
実機テストにより製造条件を決定した場合には2週間以
上要することを考えるとはるかに短時間である。Based on the above steps (1) to (5), the required calculation time when the growth rate, temperature gradient, heat treatment temperature and holding time are determined is about 15 minutes per condition.
Considering that it takes two weeks or more when the manufacturing conditions are determined by the actual machine test, it is much shorter time.
【0048】なお、実際に、本発明で決定した育成速
度、温度勾配、熱処理温度および保持時間を実機に導入
しても、ウェーハ製造上、なんら問題はなく、所望のCO
Pフリー深さを有するウェーハを得ることができた。In fact, even if the growth rate, temperature gradient, heat treatment temperature and holding time determined in the present invention are introduced into an actual machine, there is no problem in wafer production and the desired CO
A wafer with P-free depth could be obtained.
【0049】[0049]
【発明の効果】本発明では、所望のCOPフリー深さを有
するウェーハを得るために、インゴット引き上げ時の育
成速度および温度勾配、ならびにインゴットを切り出し
たウェーハに施す熱処理の熱処理温度およびその保持時
間といったウェーハの製造条件を一義的に決定すること
ができる。According to the present invention, in order to obtain a wafer having a desired COP-free depth, the growth rate and temperature gradient at the time of pulling up an ingot, the heat treatment temperature of heat treatment to be applied to the wafer from which the ingot is cut, and the holding time thereof are The wafer manufacturing conditions can be uniquely determined.
【0050】これらの製造条件は、すべてシュミレーシ
ョンによって決定できるので、実機テストに要するコス
トや時間的なロスがなく、製品の切り替えに伴う、製造
条件の変更にもすばやく対応できる。Since all of these manufacturing conditions can be determined by simulation, there is no cost and time loss required for the actual machine test, and it is possible to quickly respond to changes in manufacturing conditions accompanying product switching.
【図1】CZ法によるインゴット形成からウェーハの熱
処理までの一連の工程を模式的に示した図である。FIG. 1 is a diagram schematically showing a series of steps from ingot formation by the CZ method to heat treatment of a wafer.
【図2】本発明について、ウェーハの製造条件を決定す
る工程の流れを図に示したものである。FIG. 2 is a diagram showing a flow of steps for determining wafer manufacturing conditions in the present invention.
【図3】インゴットに形成されるCOPサイズ2R、熱処理
温度Tおよび計算されたCOPフリー深さの関係を示した
図である。FIG. 3 is a diagram showing a relationship between a COP size 2R formed in an ingot, a heat treatment temperature T, and a calculated COP free depth.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥井 正彦 大阪府大阪市中央区北浜4丁目5番33号 住友金属工業株式会社内 Fターム(参考) 4G077 AA02 BA04 CF10 EH07 EH08 PF51 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Masahiko Okui 4-53 Kitahama, Chuo-ku, Osaka City, Osaka Prefecture Sumitomo Metal Industries, Ltd. F term (reference) 4G077 AA02 BA04 CF10 EH07 EH08 PF51
Claims (2)
工程における育成速度および温度勾配に基づいて計算さ
れるインゴットに形成されるCOPサイズを求めたインゴ
ット製造条件データ群と、ウェーハの熱処理工程におけ
るウェーハの熱処理温度およびその保持時間、ならびに
ウェーハに形成されるCOPサイズに基づいて計算される
ウェーハ表面部に形成されるCOPフリー深さを求めた熱
処理条件データ群に基づき、熱処理工程における加熱温
度および保持時間、ならびにインゴット製造工程におけ
る育成速度および温度勾配を決定することを特徴とする
所望のCOPフリー深さを有するウェーハの製造条件の決
定方法。1. An ingot manufacturing condition data group for obtaining a COP size formed in an ingot calculated based on a growth rate and a temperature gradient in the ingot manufacturing process by the Czochralski method, and a wafer heat treatment in a wafer heat treatment process. Temperature and its holding time, and based on the heat treatment condition data group for calculating the COP free depth formed on the wafer surface calculated based on the COP size formed on the wafer, the heating temperature and holding time in the heat treatment step, And a method for determining a manufacturing condition of a wafer having a desired COP-free depth, which comprises determining a growth rate and a temperature gradient in an ingot manufacturing process.
上げ時の育成速度および温度勾配、ならびにインゴット
を切り出したウェーハに施す熱処理の熱処理温度および
その保持時間を下記(1)〜(5)の工程により決定する、所
望のCOPフリー深さを有するウェーハの製造条件の決定
方法。 (1)ウェーハの熱処理温度および保持時間、ならびにイ
ンゴットに形成されるCOPサイズをパラメータとして計
算されるCOPフリー深さを求める工程 (2)上記(1)の計算結果より、所望のCOPフリー深さを得
ることのできる熱処理温度、保持時間およびCOPサイズ
の組み合わせを複数選択する工程 (3)上記(2)で選択した各組み合わせのCOPサイズに対
し、そのCOPサイズを得るための育成速度および温度勾
配を計算する工程 (4)上記(3)で計算した複数の育成速度から、作製するイ
ンゴットに対して、適正な育成速度をインゴットの引き
上げ時の育成速度に採用する工程 (5)上記(4)で採用した育成速度に対応する温度勾配、熱
処理温度および保持時間をインゴット引き上げ時の温度
勾配、インゴットを切り出したウェーハに施す熱処理の
熱処理温度およびその保持時間に採用する工程2. The growth rate and temperature gradient at the time of pulling up the ingot by the Czochralski method, and the heat treatment temperature and the holding time of the heat treatment to be applied to the ingot cut wafer are determined by the following steps (1) to (5). , A method for determining a manufacturing condition of a wafer having a desired COP-free depth. (1) Heat treatment temperature and holding time of the wafer, and the step of obtaining the COP free depth calculated with the COP size formed in the ingot as a parameter (2) From the calculation result of (1) above, the desired COP free depth Step of selecting multiple combinations of heat treatment temperature, holding time and COP size that can obtain (3) For the COP size of each combination selected in (2) above, the growth rate and temperature gradient to obtain that COP size From the plurality of growth rates calculated in step (4) above (3), for the ingot to be produced, a step (5) above (4) of adopting an appropriate growth rate for the growth rate during pulling up of the ingot The temperature gradient, heat treatment temperature, and holding time that correspond to the growth rate adopted in 1. are set to the temperature gradient when pulling the ingot, the heat treatment temperature of heat treatment applied to the ingot-cut wafer, and the holding time. The step of use
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001272812A JP4147758B2 (en) | 2001-09-10 | 2001-09-10 | Method for determining wafer manufacturing conditions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001272812A JP4147758B2 (en) | 2001-09-10 | 2001-09-10 | Method for determining wafer manufacturing conditions |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003086595A true JP2003086595A (en) | 2003-03-20 |
JP4147758B2 JP4147758B2 (en) | 2008-09-10 |
Family
ID=19098118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001272812A Expired - Fee Related JP4147758B2 (en) | 2001-09-10 | 2001-09-10 | Method for determining wafer manufacturing conditions |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4147758B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057295A (en) * | 2003-08-07 | 2005-03-03 | Siltronic Ag | Method of manufacturing single-crystal silicon wafer, silicon wafer of this kind, and use thereof |
JP2010083712A (en) * | 2008-09-30 | 2010-04-15 | Sumco Corp | Method for estimating crystal defect state and method for manufacturing silicon wafer |
CN102634850A (en) * | 2012-03-31 | 2012-08-15 | 江苏鑫和泰光电科技有限公司 | Annealing method of sapphire wafer |
WO2015107875A1 (en) * | 2014-01-16 | 2015-07-23 | 信越半導体株式会社 | Heat-treatment method for single-crystal silicon wafer |
WO2015107874A1 (en) * | 2014-01-16 | 2015-07-23 | 信越半導体株式会社 | Heat-treatment method for single-crystal silicon wafer |
-
2001
- 2001-09-10 JP JP2001272812A patent/JP4147758B2/en not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057295A (en) * | 2003-08-07 | 2005-03-03 | Siltronic Ag | Method of manufacturing single-crystal silicon wafer, silicon wafer of this kind, and use thereof |
US7537657B2 (en) | 2003-08-07 | 2009-05-26 | Siltronic Ag | Silicon wafer and process for producing it |
JP2010083712A (en) * | 2008-09-30 | 2010-04-15 | Sumco Corp | Method for estimating crystal defect state and method for manufacturing silicon wafer |
CN102634850A (en) * | 2012-03-31 | 2012-08-15 | 江苏鑫和泰光电科技有限公司 | Annealing method of sapphire wafer |
WO2015107875A1 (en) * | 2014-01-16 | 2015-07-23 | 信越半導体株式会社 | Heat-treatment method for single-crystal silicon wafer |
WO2015107874A1 (en) * | 2014-01-16 | 2015-07-23 | 信越半導体株式会社 | Heat-treatment method for single-crystal silicon wafer |
JP2015135872A (en) * | 2014-01-16 | 2015-07-27 | 信越半導体株式会社 | Silicon single crystal wafer heat treatment method |
JP2015135873A (en) * | 2014-01-16 | 2015-07-27 | 信越半導体株式会社 | Heat treatment method for silicon single crystal wafer |
CN105900220A (en) * | 2014-01-16 | 2016-08-24 | 信越半导体株式会社 | Heat-treatment method for single-crystal silicon wafer |
CN105917449A (en) * | 2014-01-16 | 2016-08-31 | 信越半导体株式会社 | Heat-treatment method for single-crystal silicon wafer |
KR20160106602A (en) * | 2014-01-16 | 2016-09-12 | 신에쯔 한도타이 가부시키가이샤 | Heat-treatment method for single-crystal silicon wafer |
KR20160107169A (en) * | 2014-01-16 | 2016-09-13 | 신에쯔 한도타이 가부시키가이샤 | Heat-treatment method for single-crystal silicon wafer |
US9850595B2 (en) | 2014-01-16 | 2017-12-26 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon single crystal wafer |
US9938640B2 (en) | 2014-01-16 | 2018-04-10 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon single crystal wafer |
US10066322B2 (en) | 2014-01-16 | 2018-09-04 | Shin-Etsu Handotai Co., Ltd. | Method for heat treatment of silicon single crystal wafer |
KR102188589B1 (en) * | 2014-01-16 | 2020-12-08 | 신에쯔 한도타이 가부시키가이샤 | Heat-treatment method for single-crystal silicon wafer |
KR102192287B1 (en) * | 2014-01-16 | 2020-12-17 | 신에쯔 한도타이 가부시키가이샤 | Heat-treatment method for single-crystal silicon wafer |
Also Published As
Publication number | Publication date |
---|---|
JP4147758B2 (en) | 2008-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6842575B2 (en) | A silicon ingot that is nitrogen-doped vacancies predominant, and a heat-treated wafer that has the density and size of radialally distributed oxygen deposits formed from it. | |
US8771415B2 (en) | Method of manufacturing silicon single crystal, silicon single crystal ingot, and silicon wafer | |
US20060130736A1 (en) | Methods for manufacturing silicon wafer and silicon epitaxial wafer, and silicon epitaxial wafer | |
TWI548785B (en) | Silicon wafer and its manufacturing method | |
US8231852B2 (en) | Silicon wafer and method for producing the same | |
CN100565820C (en) | Silicon wafer and manufacture method thereof | |
JPH0393700A (en) | Heat treating method and device of silicon single crystal and production device thereof | |
JP2003297839A (en) | Heat treatment method for silicon wafer | |
JP4147758B2 (en) | Method for determining wafer manufacturing conditions | |
JP2002145697A (en) | Single crystal silicon wafer, ingot and manufacturing method thereof | |
JP2003115491A (en) | Method for heat treating silicon semiconductor substrate | |
JP2015135873A (en) | Heat treatment method for silicon single crystal wafer | |
JPH1192283A (en) | Silicon wafer and its production | |
JP2001089294A (en) | Method of continuously pulling up silicon single crystal free from agglomerates of point defects | |
JP2010003922A (en) | Production process of silicon wafer | |
JP2001053078A (en) | Ig processing method of silicon wafer, ig wafer formed therethrough, and silicon single crystal ingot used therefor | |
JP7618707B2 (en) | Semiconductor wafer manufacturing method | |
JP2001102385A (en) | Silicon wafer without aggregate of dot-like defect | |
JP6512184B2 (en) | Method of manufacturing silicon wafer | |
JP2002145696A (en) | Manufacturing method of silicon single crystal, silicon single crystal wafer and method of designing silicon single crystal manufacturing apparatus | |
JP2003073192A (en) | Method for determining production condition of semiconductor silicon crystal | |
KR20250002491A (en) | Silicon wafer and method for manufacturing the same | |
TW202407169A (en) | Method for producing a crystal of silicon | |
JP2010003764A (en) | Production process of silicon wafer | |
JP2001118801A (en) | Substrate for epitaxial wafer and semiconductor device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4147758 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |