JP2003084751A

JP2003084751A - 表示制御装置およびマイクロコンピュータならびにグラフィックシステム

Info

Publication number: JP2003084751A
Application number: JP2002145122A
Authority: JP
Inventors: Yuji Obayashi; 雄次大林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-07-02
Filing date: 2002-05-20
Publication date: 2003-03-19
Also published as: US20030001853A1

Abstract

(57)【要約】【課題】ビデオメモリ上に描画形式の異なる複数の表
示データが混在する場合でも、各描画形式に対応したア
ドレス変換をハード的に行うことが可能で、それにより
描画処理におけるメモリアクセス性能およびＣＰＵの負
荷低減とを共に図ることのできる表示制御装置を提供す
る。【解決手段】表示データとアドレスデータが入力され
る入力部１０と、表示画面を分割してなる２^ｎ×２
^ｍ（ｎとｍは自然数）の矩形領域の各画素が連続する物
理アドレスに対応付けられているビデオメモリ４０に対
して上記入力された表示データを書き込むビデオメモリ
インターフェース１６と、外部から描画用のコマンドコ
ードを受けて指定された描画処理を行う描画回路１２と
を備えた表示制御装置１であって、外部から入力された
上記アドレスデータのビット配列を入れ替えるとともに
入替えるビット部分を複数のアドレス範囲毎に設定する
ことが可能なアドレス変換手段１８とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、描画機能を有す
る表示制御装置に適用して有用な技術に関し、例えばＣ
ＰＵや表示制御装置を１個の半導体チップ上に集積した
マイクロコンピュータに利用して有用な技術に関する。

【０００２】

【従来の技術】２点間の線描画などの描画機能を有する
従来のグラフィックコントローラの中には、表示画面の
各画素とビデオメモリの物理アドレスとが、例えば縦横
各３２画素程度の小さな矩形領域に対応する物理アドレ
スが連続的になるように関連付けられたタイルアドレス
形式を採用するものがある。例えばビデオメモリがＳＤ
ＲＡＭ（Synchronous Dynamic Random Access Memory）
により構成される場合には、同一行アドレス内の連続し
たアクセスを高速に行えるので、上記のようにタイルア
ドレス形式を適用することで、例えば、細かい線を描画
する際などに、同一行アドレス内の書込み処理のみで描
画処理が完了するので高速な描画処理が可能となる。

【０００３】例えば、特開平８−２９７６０５号公報に
は、描画機能を有しタイルアドレス形式のフレームバッ
ファを用いたグラフィックコントローラが掲載されてい
る。このグラフィックコントローラは、８ビットカラー
／画素の場合に横３２画素および縦１６画素の矩形領域
でビデオメモリの物理アドレスが連続に扱われ、１６ビ
ットカラー／画素の場合には横１６画素および縦１６画
素の矩形領域でビデオメモリの物理アドレスが連続に扱
われるように構成されている。すなわち、１つの矩形領
域に対応するビデオメモリの容量は５１２バイトと固定
になっている。また、このグラフィックコントローラで
は、描画領域の幅は５１２画素又は１０２４画素の何れ
かに切替え可能になっている。

【０００４】一方、コンピュータのオペレーティングシ
ステムに備わる一般的なユーザインターフェースでは、
描画領域の左端から右端までを連続アドレスとするリニ
アアドレス形式を採用するのが一般的である。したがっ
て、このようなオペレーティングシステムにおいて上記
タイルアドレス形式の表示制御装置を使用する場合に
は、リニアアドレス形式からタイルアドレス形式へのア
ドレス変換が必要となる。

【０００５】例えば、特開平８−５０５７３号公報に
は、第２の従来例として、リニアアドレス形式からタイ
ルアドレス形式にアドレス変換して描画を行うマイクロ
コンピュータについて開示されている。このマイクロコ
ンピュータでは、フレームバッファがメインメモリ上に
構成されているものであるが、ＣＰＵからフレームバッ
ファへアクセスする際に、アドレスビットの入れ替えが
行われるようになっている。この入れ替えにより、ＣＰ
Ｕにより扱われるアドレスはリニアアドレス形式で、実
際のフレームバッファ上ではタイルアドレス形式で表示
データを扱うことが可能になっている。

【０００６】

【発明が解決しようとする課題】近年では、オペレーテ
ィングシステムが複数種の描画領域サイズや例えば色数
など複数種の画素形式を扱い、更に、複数のアプリケー
ションが同時に実行されるマルチタスク処理の機能も有
しているため、ビデオメモリ上に描画領域のサイズや画
素形式の異なる複数の表示データが混在することがあ
る。描画領域のサイズや画素形式が異なればリニアアド
レス形式からタイルアドレス形式へのアドレス変換の方
式も異なってくるので、オペレーティングシステムから
上記複数の表示データを同時に扱えるようにするために
は、アプリケーションから表示領域へのアクセス時にオ
ペレーティングシステムにより適切なアドレス変換方式
の選択がなされる必要がある。

【０００７】しかしながら、上記第１従来例のグラフィ
ックコントローラでは、グラフィックスコントローラの
描画機能やＣＰＵによるソフトウェア処理により、オペ
レーティングシステムの扱うリニアアドレス形式の画面
データをグラフィックスコントローラが表示可能なタイ
ルアドレス形式に変換しなければならず、システムの処
理性能が圧迫される。また、システムバスとグラフィッ
クコントローラが接続されるアドレスバスの並び順を入
れ替えることでＣＰＵ側からはフレームバッファをリニ
アアドレス形式で扱うことも可能となるが、この場合、
アドレス変換の形式は１つに固定されてしまうため、８
ビットカラー／画素の場合と１６ビットカラー／画素の
場合の何れかに合わせると他方が対応しないという問題
があり実用的でない。

【０００８】また、上記の第２従来例のマイクロコンピ
ュータでは、メモリ制御レジスタの設定値を用いてフレ
ームバッファ領域とそれ以外の領域とを区別し、フレー
ムバッファ領域に対してのみアドレスバスの入れ替えを
行うように構成されているため、描画処理の際のメモリ
アクセスの性能は向上するものの、描画処理はソフトウ
ェアにより全て処理されるため、描画処理が多発した場
合にＣＰＵ負荷が増してシステムの処理効率が低下する
という問題がある。

【０００９】この発明の目的は、ビデオメモリ上に描画
領域のサイズや画素形式の異なる複数の表示データが混
在する場合でも、これら複数の表示データに対してそれ
ぞれリニアアドレス形式からタイルアドレス形式へハー
ドウェア処理により変換が可能で、描画処理におけるメ
モリアクセス性能およびＣＰＵの負荷低減とを共に図る
ことのできる表示制御装置ならびにマイクロコンピュー
タを提供することにある。この発明の前記ならびにその
ほかの目的と新規な特徴については、本明細書の記述お
よび添附図面から明らかになるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、表示データとアドレスが入力さ
れる入力部と、表示画面を分割してなる２^ｎ×２^ｍ（ｎ
とｍは自然数）の矩形領域の各画素が連続する物理アド
レスに対応付けられているビデオメモリに対して上記入
力された表示データを書き込むビデオメモリインターフ
ェースと、外部から描画用のコマンドコードを受けて指
定された描画処理を行う描画回路とを備えた表示制御装
置であって、外部から入力された上記アドレスのビット
配列を相互に入れ替えるアドレス変換手段と、該アドレ
ス変換手段により入替えが行われるビット部分を複数の
アドレス範囲毎に設定することが可能なアドレス変換設
定手段とを備えたものである。

【００１１】このような手段によれば、上記のアドレス
変換設定手段とアドレス変換手段とにより、ビデオメモ
リ上に描画領域のサイズや画素形式の異なる複数の表示
データが混在する場合でも、これら複数の表示データに
それぞれ対応してハードウェア処理によりリニアアドレ
ス形式からタイルアドレス形式への変換が可能である。
また、描画回路によりＣＰＵの負荷を低減して描画処理
を行うことが出来るので、描画処理におけるメモリアク
セス性能およびＣＰＵの負荷低減とを共に図ることが出
来る。

【００１２】望ましくは、上記ビデオメモリの記憶領域
は複数のアドレス範囲に分割され各アドレス範囲毎に異
なる画面の表示データが格納されるとともに、上記アド
レス変換設定手段は、上記分割されたアドレス範囲毎に
ビット配列の入替え部分が設定可能なように構成すると
良い。

【００１３】このような構成によれば、例えば並列処理
により複数のアプリケーションが描画領域のサイズや画
素形式の異なる表示データを扱う場合に、各アプリケー
ション毎に適切なアドレスのビット配列の入れ替えを行
うことが出来る。

【００１４】さらに望ましくは、上記アドレス変換設定
手段は、分割されたアドレス範囲を表すアドレスの上位
所定ビットを登録データを引き出すためのインデックス
とし、該アドレス範囲における入替え部分を決定するビ
ットデータを登録データとしたデータテーブルから構成
すると良い。このような構成により、アドレス範囲から
ビット配列の入替え部分の特定を高速に行うことが出来
る。

【００１５】また、本発明に係るマイクロコンピュータ
は、描画処理を含むシステム制御処理を行う中央演算処
理ユニットと、上述の表示制御装置とが１個の半導体基
板上に形成されてなるものである。

【００１６】また、描画処理を含むシステム制御処理を
行う中央演算処理ユニットと、該中央演算処理ユニット
により扱われる論理アドレスを主記憶の物理アドレスに
変換するメモリ管理ユニットと、上記中央演算処理ユニ
ットから描画用のコマンドコードを受けて指定された描
画処理を行う描画回路とを有するマイクロコンピュータ
において、上記メモリ管理ユニットは、上記中央演算処
理ユニットが表示画面を分割してなる２^ｎ×２^ｍ（ｎと
ｍは自然数）の矩形領域の各画素が連続する物理アドレ
スに対応付けられているビデオメモリへ表示データの書
込みを行う際に、該中央演算処理ユニットから供給され
る論理アドレスのビット配列を相互に入替えることによ
りビデオメモリの物理アドレスに変換するアドレス変換
手段を有するとともに、当該メモリ管理ユニットに、ビ
ット配列の入れ替えを行う部分をビデオメモリの複数の
アドレス範囲毎に設定することが可能なアドレス変換設
定手段が設けられているものである。

【００１７】このような構成によれば、ビデオメモリの
アドレスの変換についてもメモリ管理ユニットが管理す
るので、同じような回路構成の重複を削減してチップ面
積の削減を図ることが出来る。

【００１８】また、本発明に係るグラフィックシステム
は、演算処理を行うＣＰＵと、表示データが格納される
メモリと、タイルアドレス形式の表示データに基づき映
像信号を生成する表示部とを備えたグラフィックシステ
ムであって、ＣＰＵから上記メモリへのアクセス経路上
に、リニアアドレス形式の表示データをタイルアドレス
形式のデータへ変換するアドレス変換部を備えたもので
ある。

【００１９】このような手段によれば、多くの描画処理
において高速描画が可能なタイルアドレス形式の表示デ
ータをメモリに展開可能であるとともに、ＣＰＵ側では
汎用性のあるリニアアドレス形式の表示データを扱うこ
とが出来る。従って、該ＣＰＵが制御する情報処理装置
に対し、リニアアドレス形式で表示データを扱う汎用Ｏ
Ｓ（オペレーションシステム）を適用することができ、
専用のＯＳを適用する場合に較べて、システム開発やア
プリケーション開発を容易にすることが出来る。この場
合、CPU側はアドレス変換部に対して、データがリニア
アドレス形式なのかタイルアドレス形式なのかをアドレ
ス変換部内のレジスタ等に指示するだけでアドレス変換
部は受け取った表示データのアドレスを変換するか否か
決定し、必要に応じてアドレス変換をすることが可能と
なる。

【００２０】また、上記アドレス変換部には、上記アド
レス変換の実行の有無を設定可能な設定レジスタ（例え
ばアドレス変換方法テーブル８１の［ｅ］ビット）を備
えると良く、これによりリニアアドレス形式の表示デー
タはアドレス変換を行い、その他、描画コマンドのファ
イルデータやタイルアドレス形式の表示データなどはア
ドレス変換を行わずにそのままメモリに格納させるとい
ったデータ転送ができる。

【００２１】望ましくは、上記アドレス変換部は複数の
変換方式でアドレス変換が実行可能に構成され、且つ、
上記アドレス変換部により実行される変換方式が所定条
件に基づき変更されるように構成すると良い。これによ
り、異なる画面構成の複数のウィンドウを用いてマルチ
ウィンドウ表示を行う場合でも、各ウィンドウの表示デ
ータごとに異なるアドレス変換を適用することが出来
る。

【００２２】ここで、上記プログラム可能とする構成と
は、具体的には、アドレス変換方法テーブル８１の４ビ
ット×２５６エントリに値を設定することで、アクセス
するビデオＲＡＭ４０のアドレス範囲に応じてアドレス
変換方式が変更されるようにする構成などである。その
他、例えばＣＰＵが実行する制御プログラムにより変換
方式を決定し、ＣＰＵからアドレス変換部に変換方式を
伝える信号を出力して変更方式を変更するようもでき
る。

【００２３】また、アドレス変換部は、表示データのア
ドレスのうち２つのビット範囲の値を相互に入れ替える
ことで上記リニアアドレス形式から上記タイルアドレス
形式への変換を行うように構成することが出来る。その
他、種々のアルゴリズムを用いてアドレス変換を行うこ
とで、アドレス範囲を所定長ずらした上でリニアアドレ
ス形式からタイルアドレス形式へ変換させることも可能
である。

【００２４】さらに望ましくは、データ受信が可能な通
信手段を備え、該通信手段を介して受信されたリニアア
ドレス形式の表示データがタイルアドレス形式の表示デ
ータに変換されて上記メモリに展開され、上記表示部に
より前記表示データに基づく映像信号が出力されるよう
にすると良い。これにより、内部ではメモリアクセス性
能の高い描画処理が行える一方、描画性能の高い方式で
外部との表示データのやり取りは汎用性の高い方式を用
いることが出来る。

【００２５】

【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。図１は、本発明を適用して有用
なグラフィックコントローラの実施例を示す構成図であ
る。この実施例のグラフィックコントローラ１は、特に
制限されるものではないが、単結晶シリコンのような１
個の半導体チップ上に形成されて構成されるものであ
り、ホストバスを介して例えばＣＰＵからのデータを入
出力するホストＩ／Ｆ部１０、制御部１４の指示により
ビデオＲＡＭ４０の描画箇所のデータを取り込んでハー
ド的に描画処理を行う描画部（描画回路）１２、各ブロ
ックの動作制御を行ったりＣＰＵからのコマンドコード
を受けて描画部１２に描画処理の指示を行う制御部１
４、外付けのビデオＲＡＭ（Random Access Memory）４
０に表示データの読み書きを行うメモリＩ／Ｆ部１６、
ＣＰＵから入力されるアドレスをその所定部分のビット
位置を入れ替えるアドレス変換部１８、ビデオＲＡＭ４
０のフレームメモリに格納された表示データを例えばＲ
ＧＢ映像信号に変換して出力する表示部２０等から構成
される。ビデオＲＡＭ４０は、例えば、ＳＤＲＡＭ（Sy
nchronous Dynamic RAM）であり、例えば、複数画面の
表示データを一度に展開できる容量を有している。

【００２６】描画部１２は、２点の指定と直線描画のコ
マンドコードを入力することで該２点間を直線で結んだ
表示データをビデオＲＡＭ４０に書き込むハードウェア
描画機能など、種々の描画機能が設けられている。ま
た、この描画部１２はタイルアドレス形式に対応してお
り、ビデオＲＡＭ４０への表示データのアクセスが高速
に行えるようになっている。

【００２７】このグラフィックコントローラ１は、外部
からドライバソフトウェアを介して種々の描画要求を受
けるが、ドライバソフトウェアは描画部１２により処理
可能なものと、不可能なものとを分けて、処理可能なも
のだけを取り込んで描画部１２に処理を行わせる。そし
て、処理できないものについてはドライバソフトウェア
によりソフト的に描画処理を行ったり、オペレーティン
グシステムから提供されている汎用の標準描画ライブラ
リを用いてソフト的な描画処理が行われる。

【００２８】汎用の標準描画ライブラリは、リニアアド
レス形式の画素配置を仮定して作成されているため、そ
のままではグラフィックコントローラ１の描画機能と互
換性がない。そこで、アドレス変換部１８を用いてアド
レスビットの入替えを行うことで互換操作が行われるよ
うになっている。

【００２９】図２は、グラフィックコントローラ１を搭
載したシステムにおいて、複数の画面表示を同時に行う
際のビデオＲＡＭとＣＰＵとの関係を説明する図であ
る。グラフィックコントローラ１は、マルチタスク処理
により複数のアプリケーションを並行して実行可能なシ
ステムへの搭載を想定されている。このようなシステム
では、１つの表示画面に複数のアプリケーションの画像
表示がウィンドウ表示により同時に行われるようになっ
ている。このような複数の画像表示が行われる場合に
は、ビデオＲＡＭ４０の記憶領域は複数のアドレス範囲
に分割され、各アプリケーションに１つのアドレス範囲
の記憶領域が割り当てられる。各アプリケーションは、
この割り当てられた記憶領域内に表示データを展開す
る。そして、グラフィックコントローラ１が、これら複
数の表示データの中からウィンドウサイズのデータを読
出し、ウィンドウの位置に合わせて表示優先順位による
重ね合わせ処理や透過処理・半透過処理を行なった後、
ＲＧＢビデオ信号に変換して出力することで、１つの表
示画面に複数のウィンドウ画像を写し出すことが可能に
なっている。

【００３０】図２の例では、第１〜第３領域４１〜４３
の画像データは、例えば、第１領域４１のものがオペレ
ーティングシステムにより展開された背景画、第２領域
４２のものがアプリケーションのウィンドウ画面、第３
領域４３のものが動画ソフトウェアによる動画再生画面
である。これらの画像データは、それぞれ描画領域のサ
イズや、例えばカラービットなど画素形式が異なる構成
となっている。例えば、第１領域４１の表示データは１
０２４×１０２４画素で１６ｂｉｔカラー／画素の形
式、第２領域４２の表示データは５１２×５１２画素で
８ｂｉｔカラー／画素の形式、第３領域４３のデータは
５１２×５１２画素で１６ｂｉｔカラー／画素の形式の
ものである。また、本実施例のグラフィックコントロー
ラ１では、その他、１０２４×１０２４画素で８ｂｉｔ
カラー／画素の形式にも対応可能になっている。また、
表示サイズとは、実際に表示画面に映し出すウィンドウ
サイズのことであり、描画領域サイズの範囲内で任意に
変更可能なものである。

【００３１】ビデオＲＡＭ４０のアドレスはタイルアド
レス形式に設定されている。また、タイルアドレス形式
において、連続アドレスとされる画素ブロックのサイズ
は、描画領域のサイズや画素形式によって異なる特定の
値の組み合わせに固定されている。この実施例では、例
えば、１０２４×１０２４画素の場合に連続アドレスと
なる画素ブロックは３２×３２画素、描画サイズが５１
２×５１２画素の場合には連続アドレスとなる画素ブロ
ックは３２×１６画素に設定されている。

【００３２】ビデオＲＡＭ４０を構成するＳＤＲＡＭは
一般にアドレスの上位部分に当たる行アドレスが同一で
ある場合に高速でアクセス可能である。従って、上記画
素ブロックのメモリ量を、ビデオＲＡＭ４０のＳＤＲＡ
Ｍで行アドレスが同一となる領域の大きさ以下にするこ
とで、様々な描画処理においてメモリアクセスが高速に
なる。例えば、描画領域の一部の画素ブロック♯０に短
い線を書く場合には、当該画素ブロック＃０に対応する
ＳＤＲＡＭの同一行アドレス内への書き込みのみで描画
処理が完了する。その他、小領域への描画や縦線の描画
など、多くの描画処理において同様の処理効率が図れ、
リニアアドレス形式の場合に比べてビデオＲＡＭ４０へ
のアクセス速度が向上し、短時間での描画処理が可能と
なる。

【００３３】上記のようなビデオＲＡＭ４０の構成によ
れば、リニアアドレス形式で作られた汎用の標準描画ラ
イブラリを使用してＣＰＵ５０からビデオＲＡＭ４０に
アクセスする場合には、ＣＰＵ５０から出力されたリニ
アアドレス形式のアドレスをタイルアドレス形式に変換
することで、正常なアクセスが可能となる。また、リニ
アアドレス形式からタイルアドレス形式への変換は、そ
の描画領域の形式により異なってくるので、上記３つの
アドレス範囲へのアクセス毎に異なるアドレス変換Ｘ，
Ｙ，Ｚが必要となってくる。そして、上記のようなアド
レス変換をして描画処理を行った場合には、リニアアド
レス形式の標準描画ライブラリを用いた描画処理であっ
ても、タイルアドレス形式でビデオＲＡＭ４０へのアク
セスが行われるので、多くの描画処理において処理速度
が向上されるようになっている。

【００３４】次に、各描画領域ごとのアドレスの変換方
式について説明する。図３は、図２のウィンドウ表示に
おける（Ａ）画素ブロックと（Ｂ）描画領域全体の構成
を示す図、図４は、描画形式ｂにおけるアドレスの変換
方法を説明する図である。

【００３５】図２のウィンドウ表示の描画形式は、描画
領域のサイズが５１２×５１２画素、８ビットカラー／
画素、アドレスが連続となる画素ブロックが横３２×縦
１６画素となっている。このような描画形式では、描画
領域全体のデータ容量は５１２×５１２×８ビット＝２
^１８バイトであるので、図４に示すように、描画領域内
のアドレスは１８ビットデータとなる。（Ｌ）のリニア
アドレス形式において、アドレスの上位９ビット［ｄ＋
ｂ］は描画平面のｙ座標、下位９ビット［ｃ＋ａ］は描
画平面のｘ座標を表す。また、上位９ビット［ｄ＋ｂ］
のうち上位５ビット［ｄ］は描画平面内でｙ方向に何番
目の画素ブロックかを示し、下位４ビット［ｂ］は当該
画素ブロック内でのｙ座標を示す。また、ｘ座標を表す
下位９ビット［ｃ＋ａ］のうち上位４ビット［ｃ］は描
画平面内でｘ方向に何番目の画素ブロックかを示し、下
位５ビット［ａ］は当該画素ブロック内でのｘ座標を示
す。

【００３６】したがって、このような描画領域の構成に
おいて、（Ｌ）のリニアアドレス形式から（Ｍ）のタイ
ルアドレス形式へ変換するには、第５〜第８ビット
［ｃ］と、下位第９〜第１２ビット［ｂ］とを入れ替え
ることで達成される。このように変換することで、
（Ｍ）のタイルアドレス形式において、上位９ビット
［ｄ＋ｃ］により描画領域内でｘｙ方向に何番目の画素
ブロックかが示され、下位９ビット［ｂ＋ａ］により当
該画素ブロック中のｘｙ座標が示されることになる。

【００３７】図５は、図２の背景表示における画素ブロ
ック（Ａ）と描画領域全体の構成（Ｂ）を示す図、図４
は、この背景表示におけるアドレスの変換方式を示す図
である。この背景表示の描画形式は、描画領域が１０２
４×１０２４画素、１６ビットカラー／画素、アドレス
が連続に扱われる画素ブロックは横３２×縦３２画素と
なっている。なお、この場合、ビデオＲＡＭ４０へのア
クセスは、バーストアクセスにより例えば２０４８バイ
トのブロックデータ毎にデータアクセスを行うことで、
１個の画素ブロックごとにまとめて表示データの読み書
きが可能となる。

【００３８】このような描画形式の場合、描画領域全体
のデータ容量は１０２４×１０２４×１６ビット＝２
^２１バイトとなるので、図６に示すように、アドレスは
２１ビットデータとなる。（Ｂ）のリニアアドレス形式
において、アドレスの第１１〜第２０ビット［ｄ＋ｂ］
は描画平面のｙ座標、第１〜第１０ビット［ｃ＋ａ］は
描画平面のｘ座標、下位１ビット［ｘ］は１画素におけ
る１６ビットカラーの上位バイトか下位バイトかをそれ
ぞれ表す。そして、第１６〜第２０ビット［ｄ］と第６
〜第１０ビット［ｃ］により描画画面内でｘｙ方向に何
番目の画素ブロックかが示され、第１１〜第１５ビット
［ｂ］と第１〜第５ビット［ａ］により画素ブロック内
でのｘｙ座標が示される。従って、（Ａ）のタイルアド
レス形式へ変換するには、第１１〜第１５ビット［ｂ］
と第６〜第１０ビット［ｃ］とを入れ替えることで達成
される。

【００３９】同様に、１０２４×１０２４画素、８ｂｉ
ｔカラー／画素の形式と、５１２×５１２画素、１６ｂ
ｉｔカラー／画素の形式においても、アドレスの所定ビ
ットの入れ替えを行うことでリニアアドレス形式からタ
イルアドレス形式への変換が可能となる。

【００４０】図８は、グラフィックコントローラ１のア
ドレス変換部の詳細を示す図である。アドレス変換部１
８は、アドレスを上述のビット入れ替えをハード的に実
行するためのアドレス変換手段としてのバレルシフタｓ
〜ｕやセレクタａ〜ｆ、アドレス範囲毎にアドレス変換
の方法を設定可能なアドレス変換設定手段としてのアド
レス変換方法テーブル８１、並びに、このアドレス変換
方法テーブルから引き出された登録データに基づきアド
レスビットの入れ替え制御用の信号を生成する制御信号
生成部８３から構成される。

【００４１】アドレス変換方法テーブル８１は、４ビッ
ト×２５６エントリのデータテーブルであり、ビデオメ
モリの上位８ビットのアドレスをインデックスとして、
このインデックスに対応して１エントリのデータが引き
出されるようになっている。このアドレス変換方法テー
ブル８１のエントリデータは、アドレス変換の有無を示
すビット［ｅ］と、描画領域の幅が５１２画素か１０２
４画素を示すビット［ｗ］と、描画領域の高さが５１２
画素か１０２４画素を示すビット［ｈ］と、８ビットカ
ラーか１６ビットカラーかを示すビット［ｃ］との４ビ
ットデータとされる。

【００４２】そして、例えば、ビデオＲＡＭ４０の上位
８ビットアドレスが“０００００１００”〜“００１１
１１１１”のアドレス範囲に描画領域が割り当てられた
場合には、この範囲内の８ビットの値をインデックスと
する全てのエントリ（エントリ＃４から＃６３）に、そ
の描画領域の属性を表す上記［ｅ，ｗ，ｈ，ｃ］の４ビ
ットのデータがそれぞれ登録されるようになっている。
また、同様に異なるアドレス範囲に複数の描画領域が割
り当てられた場合には、それらのおのおのの描画領域に
対して、その割り当てられた上位８ビットアドレスの範
囲内の８ビットの値をインデックスとする全てのエント
リに、対応する描画領域の属性情報が登録される。

【００４３】このアドレス変換方法テーブル８１へのデ
ータ登録は、アプリケーションにビデオＲＡＭ４０の一
部の領域が割り当てられた際に、外部のＣＰＵ等から、
データ登録用のセレクト信号ＳＥＬＥＣＴと、割り当て
られた領域を示す８ビットのアドレスと、該領域の属性
情報を表す４ビットのエントリデータとがそれぞれ入力
されることで行われる。

【００４４】制御信号生成部８３は、アドレス変換方法
テーブルから引き出されたエントリデータに基づき、各
バレルシフタおよび各セレクタの選択を定める制御信号
を生成してそれぞれに供給する。バレルシフタｓ〜ｕお
よびセレクタａ〜ｆは、ＣＰＵ側から入力した２４ビッ
トの変換前の物理アドレスＡ［２３：０］を入力し、上
記制御信号生成部８３からの制御信号により適宜アドレ
スビットの並べ替えを行い、変換後の実アドレスＭＡ
［２３：０］を出力する。それにより、上述した４通り
のアドレスビットの入れ替えが選択的に実行されるよう
になっている。ここで、Ａ［ｊ：ｋ］とはアドレスの第
ｋビット〜第ｊビットを表す。

【００４５】例えば、図４のアドレスビットの入れ替え
（Ａ［１２：９］とＡ［８：５］の入れ替え）が行われ
る場合には、先ずバレルシフタｓは入力された７ビット
Ａ［１５：９］をシフトして上位４ビットにＡ［１２：
９］を、バレルシフタｔは入力された６ビットＡ［１
０：５］をシフトして下位４ビットにＡ［８：５］を選
択し、セレクタａはバレルシフタｔの出力を、セレクタ
ｂはバレルシフタｓの出力を選択する。また、セレクタ
ｃはＡ［１５］、セレクタｄはＡ［１４］、セレクタｅ
はＡ［１３］をそれぞれ選択する。

【００４６】バレルシフタｕの入力は、セレクタａ，ｂ
の出力が上下に連結されたものであるため、その値は
｛＊＊、Ａ［８］，Ａ［７］，Ａ［６］，Ａ［５］，Ａ
［１２］，Ａ［１１］，Ａ［１０］，Ａ［９］，＊＊
（「＊＊」は無効ビット）｝の１０ビットになる。ここ
で、バレルシフタｕは第２ビットから第８ビットの７ビ
ットを、セレクタｆはＡ［９］を選択する。それによ
り、ビデオＲＡＭ４０側のアドレスＭＡ［２３：０］
は、上位ビットから順に｛Ａ［２３：１６］，Ａ［１
５］，Ａ［１４］，Ａ［１３］，Ａ［８：５］，Ａ［１
２：１０］，Ａ［９］，Ａ［４：０］｝となり、図４に
示した変換が達成される。

【００４７】また、図６のアドレスビットの入替え（Ａ
［１５：１１］とＡ［１０：６］の入れ替え）が行われ
る場合には、先ずバレルシフタｓはＡ［１５：１１］
を、バレルシフタｔはＡ［１０：６］を選択し、セレク
タａはバレルシフタｔの出力を、セレクタｂはバレルシ
フタｓの出力を選択する。続いてセレクタｃはＡ［１
０］を、セレクタｄはＡ［９］を，セレクタｅはＡ
［８］を選択する。バレルシフタｕの入力は、セレクタ
ａ，ｂの出力を上下に連結したものなので、その値は
｛Ａ［１０］，Ａ［９］，Ａ［８］，Ａ［７］，Ａ
［６］，Ａ［１５］，Ａ［１４］，Ａ［１３］，Ａ［１
２］，Ａ［１０］｝の１０ビットとなっている。ここ
で、セレクタｕは第４ビットから第１０ビットまでの７
ビットを選択する。これにより、ビデオメモリ側のアド
レスＭＡ［２３：０］は、上位ビットから順に｛Ａ［２
３：１６］，Ａ［１０］，Ａ［９］，Ａ［８］，Ａ
［７：６］，Ａ［１５：１０］，Ａ［５］，Ａ［４：
０］｝となり、図６の変換が達成される。

【００４８】つまり、上記構成のアドレス変換部１８に
より、ＣＰＵ５０で扱われるリニアアドレス形式からビ
デオＲＡＭ４０の実アドレスであるタイルアドレス形式
への変換がハード的に実現されるとともに、さらに、こ
のアドレス変換方法がビデオＲＡＭ４０に割り当てられ
た各描画領域毎に４種類の中から選択的に設定すること
が可能になっている。

【００４９】以上のように、この実施例のグラフィック
コントローラ１によれば、１つの画面中に描画領域のサ
イズやカラービットの異なる複数の画像表示が行われ、
且つ、ＣＰＵ５０により標準的な描画処理がリニアアド
レス形式で行われるようなシステムであっても、ＣＰＵ
５０からビデオＲＡＭ４０へのアクセス時に各画像表示
の形態にあわせて適宜リニアアドレス形式からタイルア
ドレス形式へハード的なアドレス変換が行われるので、
ＣＰＵ負荷を高めずに、且つ、高速な描画処理を行うこ
とが可能となる。また、タイルアドレス形式でのビデオ
ＲＡＭ４０へアクセスにより、多くの描画処理において
ビデオＲＡＭ４０へのアクセス回数を減らすことが出来
るので、その分、消費電力の削減を図ることも出来る。

【００５０】［第２実施例］図８は、本発明に係るマイ
クロコンピュータの実施例を示す構成図、図９はそのＭ
ＭＵ（メモリマネージメントユニット）によるアドレス
変換の方式を説明する図である。この実施例のマイクロ
コンピュータ１００は、特に制限されないが単結晶シリ
コンのような１個の半導体チップ上に形成されるワンチ
ップマイクロコンピュータであり、図８に示すように、
表示制御を含めたシステム全体の制御を行うＣＰＵ５０
と、ＣＰＵ５０で扱われる仮想アドレスをハード的に実
アドレスに変換するＭＭＵ５１と、制御プログラムや制
御データが格納されるフラッシュＲＯＭ３２と、ＣＰＵ
５０に作業領域を提供するＲＡＭ３１と、外部信号を入
出力する入出力インターフェース３３と、上記実施例の
グラフィックコントローラ１において示した描画部１
２、制御部１４および表示部２０と、ビデオＲＡＭ４０
と、各ユニットを接続するシステムバス３４等から構成
されている。なお、ビデオＲＡＭは外付けの構成とした
りＲＡＭ３１と一体に構成することも出来る。

【００５１】この実施例のＭＭＵ５１は、例えば、ＲＡ
Ｍの一部の領域が独立的にプログラムに割り当てられる
セグメント方式のものである。さらに、この実施例で
は、このＭＭＵ５１に、ビデオＲＡＭ４０についての領
域割り当てを行う機能と、アドレスビットの入替えを行
うアドレス変換回路１８ａとが付加されている。

【００５２】セグメント方式のＭＭＵには、図９に示す
ように、プログラム毎に独立的に割り当てられるＲＡＭ
の記憶領域（主記憶セグメント）と実アドレスとの対応
関係が記されるセグメントテーブルＳＴが設けられる
が、このセグメントテーブルＳＴに、プログラム毎に割
り当てられるビデオＲＡＭ４０の描画領域（ＶＲＡＭセ
グメント）の開始アドレスと、アドレスビットの入れ替
え方法を示す描画構成データとが登録されるようにして
おく。さらに、ＭＭＵ５１に、図８に示した制御信号生
成部８３やバレルシフタｓ〜ｕおよびセレクタａ〜ｆか
らなるアドレス変換回路１８ａを設ける。

【００５３】このような構成によれば、ＣＰＵ５０から
ビデオＲＡＭ４０にアクセスされる際には、先ずＣＰＵ
５０から仮想アドレス（セクタ番号＋セクタ内アドレ
ス）がＭＭＵ５１に出力され、それにより、ＭＭＵ５１
において開始アドレスとアドレスビットの入替え方法を
表す描画構成データとが引き出される。そして、この描
画構成データに基づきアドレス変換回路１８ａの制御信
号生成部８３からバレルシフタｓ〜ｕおよびセレクタａ
〜ｆに制御信号が出力されて、上記セクタ内アドレスに
対して所定ビットの入替えが行われる。そして、セグメ
ントテーブルから引き出した開始アドレスと変換後のセ
クタ内アドレスとが連結されて、タイルアドレス方式の
実アドレスが生成される。それにより、ビデオＲＡＭ４
０への正常なアクセスが可能となる。

【００５４】以上のように、上記のマイクロコンピュー
タ１００によれば、ＭＭＵ５１を用いてビデオＲＡＭ４
０の領域割当てとリニアアドレス形式からタイルアドレ
ス形式への変換方法の指示が行われるので、同様の構成
を別個に設ける場合に比べて、チップ面積の削減を図る
ことが出来る。

【００５５】［第３実施例］図１０には、本発明の実施
例のグラフィックシステムを適用した情報処理装置のブ
ロック図を示す。この実施例は、例えばカーナビゲーシ
ョンシステムやＰＤＡ（Personal DataAssistant）など
の情報処理装置に、本発明に係るグラフィックシステム
を適用したものである。情報処理装置は、描画処理を含
む装置の全体的な制御を行うＣＰＵ５０と、ＣＰＵ５０
に作業用のメモリ空間を提供するＲＡＭ１０２と、ＯＳ
（オペレーティングシステム）やアプリケーション・ソ
フトウェアなどの制御プログラムや制御データが格納さ
れるＲＯＭ１０３と、外部とデータを入出力するＩ／Ｏ
インターフェース１０４と、表示データが格納されるビ
デオＲＡＭ４０と、ＣＰＵ５０とビデオＲＡＭ４０との
間のデータのやり取りに介在したりビデオＲＡＭ４０に
書き込まれた表示データに基づき映像信号を生成・出力
するグラフィックコントローラ１Ａと、ＣＰＵ５０、Ｒ
ＡＭ１０２、ＲＯＭ１０３、Ｉ／Ｏインターフェース１
０４およびグラフィックコントローラ１Ａを接続するホ
ストバス１０５ａ，１０５ｂと、ビデオＲＡＭ４０とグ
ラフィックコントローラ１Ａとを接続するメモリバス１
０６ａ，１０６ｂとを備えている。

【００５６】また、上記のＩ／Ｏインターフェース１０
４には、ユーザからの入力操作を受ける入力キー１１１
や、ＤＶＤドライブなど大容量の記憶装置１１２、並び
に、携帯電話機などの通信機器を接続してデータ通信を
行う通信インターフェース１１３などが接続されてい
る。

【００５７】また、この情報処理装置には、図示しない
ディスプレイが接続され、グラフィックコントローラ１
Ａからの映像信号がこのディスプレイに出力されて、デ
ィスプレイ上に画像出力が行われるようになっている。

【００５８】グラフィックコントローラ１Ａは、ホスト
バス１０５ａ，１０５ｂからのデータを入出力するホス
トＩ／Ｆ部１０と、制御部１４からの指示により所定の
描画内容の表示データをタイルアドレス形式でハード的
に生成する描画部１２と、各ブロックの動作制御やホス
トバス１０５ａ，１０５ｂから入力された描画コマンド
を解釈して描画部１２に描画処理の指示を行う制御部１
４と、外付けのビデオＲＡＭ４０に表示データや描画コ
マンドの読み書きを行うメモリＩ／Ｆ部１６と、ＣＰＵ
５０から入力される表示データのアドレスを変換するア
ドレス変換部１８と、ビデオＲＡＭ４０に格納された表
示データを例えばＲＧＢ映像信号に変換して出力する表
示部２０とを、表示データの転送に使用される内部バス
２１ａ，２１ｂにそれぞれ接続して構成される。

【００５９】これらグラフィックコントローラ１Ａ内の
各ブロックの構成は、第１実施例のものと同様である。
第１実施例で説明したように、アドレス変換部１８は、
設定レジスタとしてのアドレス変換方法テーブル８１
（図７）の値に応じて、ビデオＲＡＭ４０の所定のアド
レス範囲毎に、アドレス変換の実行・非実行の選択と、
描画サイズとカラー数の異なる複数種類のウィンドウ構
成にそれぞれ対応した複数通りのアドレス変換が選択的
に可能に構成されている。

【００６０】第１実施例の説明でも述べたが、図７に示
すように、アドレス変換方法テーブル８１には、ビデオ
ＲＡＭ４０の所定のアドレス範囲ごとにそれぞれ割り当
てられた２５６個のエントリが設けられ、各エントリに
は、アドレス変換の有無を示すビット［ｅ］と、描画領
域の幅が５１２画素か１０２４画素を示すビット［ｗ］
と、描画領域の高さが５１２画素か１０２４画素を示す
ビット［ｈ］と、８ビットカラーか１６ビットカラーか
を示すビット［ｃ］とが設けられている。そして、１つ
のウィンドウが開かれる際には、該ウィンドウの表示デ
ータを展開するビデオＲＡＭ４０の領域割当てが行われ
るとともに、この領域に対応するアドレス変換方法テー
ブル８１のエントリに、このウィンドウの表示データに
適用するアドレス変換方法を表わす値が設定されるよう
になっている。そして、それにより、図２に示すよう
に、ＣＰＵ５０から各ウィンドウの表示データの展開領
域にアクセスが行われる際に、各ウィンドウの表示形式
に応じたアドレス変換が適用されるようになっている。

【００６１】なお、上記のアドレス変換方法テーブル８
１を用いずに、例えばＣＰＵ５０が実行する制御プログ
ラムにより変換方式を決定し、ＣＰＵ５０から変換方式
を指示する信号を出力してアドレス変換部１８における
アドレス変更方式を変更させるように構成することも出
来る。

【００６２】上記の情報処理装置で動作するＯＳ（オペ
レーションシステム）は、汎用のＯＳであり、表示デー
タは表示画面の左端から右端にかけてライン方向に並ぶ
画素データが連続的なアドレスに対応づけられたリニア
アドレス形式のものを扱うように構築されたものであ
る。なお、ＯＳの格納場所はＲＯＭ１０３のほか、例え
ば、Ｉ／Ｏインターフェース１０４に接続される例えば
ＰＣカード型の記憶装置に格納されてＣＰＵ５０により
実行されるようにすることも出来る。

【００６３】また、このＯＳは、ＧＵＩ（Graphical Us
er Interface）のウィンドウ機能により１画面に複数の
ウィンドウを開いて、これら複数のウィンドウの各々に
マルチタスク処理により異なる色数設定の画像表示を行
えるように構築されている。複数のウィンドウを開く際
には、１個のウィンドウごとにビデオＲＡＭ４０の１つ
のメモリ領域が割り当てられ、さらに、この領域割当て
の際に、ＣＰＵ５０からビデオＲＡＭ４０に表示データ
を書き込むときにそのウィンドウ構成に応じたアドレス
変換が行われるようにグラフィックコントローラ１Ａの
アドレス変換方法テーブル８１の設定も同時に行われる
ようになっている。これらのメモリ領域の割当ておよび
アドレス変換方式をプログラムするテーブルの設定は、
ＯＳからの要求に基づきＣＰＵ５０が実行するグラフィ
ックコントローラ１Ａのドライバソフトウェア（以下、
ビデオドライバと呼ぶ）が行うようにすることができ
る。

【００６４】加えて、アプリケーションプログラムによ
り、例えば指定座標に所定形状の描画を行うと云ったよ
うな描画コマンドが発せられたり、或いは、外部からこ
のような描画コマンドが受信された場合には、ＯＳが該
描画コマンドをビデオドライバに渡して、ＣＰＵ５０に
より実行されるビデオドライバ或いはグラフィックコン
トローラ１Ａにより描画処理が行われるようになってい
る。

【００６５】次に、ＣＰＵ５０のソフト処理により実現
される上記ビデオドライバの処理手順について詳細に説
明する。図１１には、ビデオドライバにより実行される
描画処理のフローチャートを示す。この描画処理は、ア
プリケーション・ソフトウェアにより描画コマンドが発
せられたり、受信した描画コマンドに基づき描画処理開
始の命令が発せられた場合に、それらの描画コマンドが
ＯＳからビデオドライバに送られることで開始される
（ステップＳ１）。

【００６６】ビデオドライバは描画コマンドを受ける
と、該描画コマンドが描画部１２の描画処理により対応
可能か判別し（ステップＳ２）、対応可能であれば描画
部１２で描画処理を行わせてビデオＲＡＭ４０の指定さ
れた領域に表示データを書き込ませる（ステップＳ
３）。描画部１２はタイルアドレス形式の表示データを
生成するので、ビデオＲＡＭ４０にはそのまま表示デー
タが書き込まれる。

【００６７】一方、描画部１２による対応が不能であれ
ばＯＳから提供されている汎用の標準描画ライブラリを
用いてＣＰＵ５０のソフト処理により描画を行って、そ
の表示データをＣＰＵ５０からビデオＲＡＭ４０の指定
された領域に書き込ませる（ステップＳ４）。汎用の標
準描画ライブラリでは、表示データをリニアアドレス形
式で扱うが、ＣＰＵ５０からビデオＲＡＭ４０に書き込
む際に、アドレス変換部１８によりタイルアドレス形式
に変換される。

【００６８】ステップＳ３又はステップＳ４の処理が完
了したら、この描画処理は終了して次の描画コマンドが
渡されるのを待機する。そして、このような描画処理が
描画コマンドの数だけ繰り返し実行されて、一連の描画
処理が行われていく。

【００６９】ビデオドライバによる上記描画処理によ
り、外部からは汎用の描画コマンドを受け入れることが
可能であるとともに、描画部１２の処理により描画処理
によるＣＰＵ負荷を低減することが出来る。

【００７０】図１２には、ビデオドライバにより実行さ
れる領域作成処理のフローチャートを示す。この領域作
成処理は、アプリケーションプログラムの起動や１つの
アプリケーションプログラムの中で異なる情報表示を行
う際などに、アプリケーションプログラムからＯＳに対
してウィンドウ表示（バックグランド表示も含む）の要
求が発せられ、この要求に基づきＯＳからビデオドライ
バに対してこのウィンドウ表示に対応するビデオＲＡＭ
４０の領域作成の要求が送られることで開始される（ス
テップＳ１１）。この領域作成要求にはウィンドウ構成
（ウィンドウの縦横の画素数と色数）を表わす情報も付
加される。

【００７１】加えて、この領域作成処理は、アプリケー
ションプログラムやデータ受信などにより多数の描画コ
マンドを含むデータファイルが生成または入力された場
合に、ＯＳからビデオドライバに対してこの描画コマン
ドの格納領域の作成要求が送られた場合にも開始される
（ステップＳ１１）。

【００７２】ビデオドライバは領域作成要求を受ける
と、先ず、要求された領域が描画コマンドの格納領域か
或いはウィンドウやバックグランドの表示データの展開
領域かの判別を行い（ステップＳ１２）、表示データの
展開領域だった場合にその描画領域の画素数や色数など
表示形式の判別（ステップＳ１５，Ｓ１８，Ｓ２１，Ｓ
２４）を行う。なお、図１２のフローチャートではウィ
ンドウ画面の縦方向の画素数の判別やそれについての設
定については省略し、横方向の画素数と色数の判別およ
びそれらについての設定のみ記している。

【００７３】上記の判別処理の結果、該当する内容があ
った場合には、その内容に応じたメモリ割当て（ステッ
プＳ１３，Ｓ１６，Ｓ１９，Ｓ２２，Ｓ２５）と、アド
レス変換方法テーブル８１の設定（ステップＳ１４，Ｓ
１７，Ｓ２０，Ｓ２３，Ｓ２６）とを行う。一方、上記
判別処理の結果、該当する内容がなかった場合には、Ｏ
Ｓにエラーを報告して（ステップＳ２７）、この領域作
成処理を終了する。

【００７４】ステップＳ１３，Ｓ１６，Ｓ１９，Ｓ２
２，Ｓ２５のメモリの割当ては、ビデオＲＡＭ４０の空
いている領域の中からその描画に必要な大きさのメモリ
領域を確保することで行われる。ビデオドライバは、ア
ドレス変換方法テーブル８１の各エントリに対応づけら
れたビデオＲＡＭ４０の各領域を１単位として扱い、こ
の１単位の領域を複数個確保してメモリ割当てを行う。

【００７５】ステップＳ１４，Ｓ１７，Ｓ２０，Ｓ２
３，Ｓ２６の設定は、割当てを行ったメモリ領域に対応
付けられたアドレス変換方法テーブル８１の各エントリ
に、格納データやウィンドウ構成に応じた値を書き込む
ことで行われる。すなわち、描画コマンドの格納領域だ
った場合には、アドレス変換は行わないので［ｅ］ビッ
トに“０”を、その他のビットには任意の値を設定する
（ステップＳ１４）。

【００７６】また、表示データの格納領域であり且つウ
ィンドウ構成が幅５１２画素以下で８ｂｉｔカラーの場
合には、アドレス変換の有無を示す［ｅ］ビットに
“１”、描画領域の幅を示す［ｗ］ビットに“０”、色
数を示す［ｃ］ビットに“０”を設定する（ステップＳ
１７）。ステップＳ２０，Ｓ２３，Ｓ２６はウィンドウ
構成の違いに応じてその設定値を変えたものである。そ
して、メモリの割当てとアドレス変換方法テーブル８１
の設定とが済んだらこの領域作成処理を終了して、次に
領域作成の要求が来るのを待機する。

【００７７】このようなビデオドライバにより、画面構
成の異なる複数のウィンドウを表示する場合でも、ビデ
オＲＡＭ４０にはメモリアクセス性能の高いタイルアド
レス形式の表示データが展開される一方、ＯＳ側では表
示データを汎用性の高いリニアアドレス形式で扱うこと
ができる。

【００７８】以上のように、この実施例のグラフィック
システムを搭載した情報処理装置によれば、ビデオＲＡ
Ｍ４０にはタイルアドレス形式の表示データが展開され
るので、グラフィックコントローラ１Ａに備わる描画部
１２やＣＰＵ５０による描画処理の高速化並びに低消費
電力化を図ることが出来る。さらに、ＣＰＵ５０からビ
デオＲＡＭ４０へ表示データを書き込む際に、グラフィ
ックコントローラ１Ａのアドレス変換部１８がハード的
な処理により表示データをリニアアドレス形式からタイ
ルアドレス形式に変換するので、ビデオＲＡＭ４０側で
は高速な描画処理が可能なタイルアドレス形式で表示デ
ータを扱う一方、ＣＰＵ５０側では汎用性の高いリニア
アドレス形式の表示データを扱うことが出来る。

【００７９】加えて、ビデオＲＡＭ４０のアドレス範囲
に応じてアドレス変換の方式を幾つかの中から選択的に
設定することが出来るので、１画面中にウィンドウ幅や
色数など画面構成の異なる複数のウィンドウ表示を行う
場合でも、各ウィンドウ構成に合わせたアドレス変換が
可能となる。従って、画面構成の異なる複数のウィンド
ウ表示を行う場合でも、ＣＰＵ５０側では汎用性の高い
リニアアドレス形式の表示データを扱いながら、ビデオ
ＲＡＭ４０では高速な描画処理が可能なタイルアドレス
形式の表示データとして格納することが出来る。

【００８０】また、ビデオＲＡＭ４０のアドレス範囲に
応じてアドレス変換の実行・非実行の設定も出来るの
で、例えばファイル入力などにより描画コマンドをビデ
オＲＡＭ４０に格納する場合には、アドレス変換をせず
にＣＰＵ５０からビデオＲＡＭ４０に直接データを書き
込むことが出来る。

【００８１】従って、この実施例のグラフィックシステ
ムを搭載した情報処理装置は、画像データをリニアアド
レス形式で扱う汎用ＯＳを適用することができ、汎用Ｏ
Ｓに備わる標準化されたＡＰＩ（Application Programm
ing Interface）を用いてグラフィックス機能を使用で
きることから、アプリケーション・ソフトウェアの開発
が容易なものとなる。

【００８２】次に、上記の情報処理装置を利用した情報
提供システムについて説明する。図１３には、この情報
提供システムの全体構成図を示す。この情報提供システ
ムは、ホストセンタに設置され情報提供システムの全体
的な制御を司るホストコンピュータ２０１と、企業や一
般家庭に設置され有線或いは無線によりホストコンピュ
ータ２０１に接続される例えばセットトップボックスな
どの端末装置２１１〜２１３や、車両に搭載され無線で
ホストコンピュータ２０１に接続されるカーナビゲーシ
ョンシステム２１４、並びに、通信機能を有し無線によ
りホストコンピュータ２０１に接続可能なＰＤＡ（携帯
型情報処理装置）２１５などから構成される。各情報処
理装置には、上述した図１０のグラフィックシステムが
それぞれ搭載されている。

【００８３】そして、情報処理装置としての上記端末装
置２１１〜２１３、カーナビゲーションシステム２１４
およびＰＤＡ２１５などの要求に応じて、上記のホスト
コンピュータ２０１により各情報処理装置が必要として
いる情報の提供、収集および管理を行うことで、各情報
処理装置を保有する加入者に様々なサービスを提供する
ものである。

【００８４】上記の情報提供システムにおいて、カーナ
ビゲーションシステム２１４を対象としたサービスとし
ては、例えば、道路のナビゲーション情報の提供、有料
道路やドライブスルー店舗での料金決済情報の提供、収
集および管理、現在地近傍の店舗情報などドライブ関連
情報の提供等を行う個人向けサービス、配送ルート制御
用の情報提供や在庫情報の管理など物流向けサービス、
或いは、一般業務向けのサービスなどがある。

【００８５】ＰＤＡ２１５を対象とするサービスとして
は、ビルや地下街などの情報を詳細に表示する歩行者向
けのナビゲーションサービスなどがある。一般家庭に設
置される端末装置２１２，２１３を対象とするサービス
としては、例えば、映像データや音声データの配信や、
カーナビゲーションシステム２１４やＰＤＡと連携した
交通関連情報の提供などがある。映像データや音声デー
タは端末装置２１２，２１３において映像音声信号に変
換されてテレビ装置に出力されて映像音声出力される。
企業に設置される端末装置２１１を対象とするサービス
としては、業務用の車に搭載されるカーナビゲーション
システム２１４や従業者が携帯するＰＤＡ２１５に提供
されるサービスと連携して業務支援情報の提供や、従業
者の位置情報など企業内の交通関連情報の提供を行うサ
ービスがある。

【００８６】このような情報提供システムにおいて、各
情報処理装置２１１〜２１５に図１０のグラフィックシ
ステムが搭載されていることから、タイルアドレス形式
の表示制御によって多くの描画処理においてメモリアク
セス性能が向上し、それほど周波数の高くないクロック
でシステムが動作される場合であっても描画処理能力の
向上が図られるようになる。ＰＤＡ２１５など低消費電
力性が求められる装置にとっては、低い周波数の動作ク
ロックで高い描画処理能力が得られることは非常に有用
である。

【００８７】さらに、各情報処理装置２１１〜２１５に
おいて、ＣＰＵ５０は汎用性のあるリニアアドレス形式
で画像データを扱うことが出来るので、ホストコンピュ
ータ２０１から提供される画像データには、汎用性のあ
るリニアアドレス形式のものを用いることが出来る。

【００８８】従って、ホストコンピュータ２０１や各情
報処理装置２１１〜２１５には、画像データをリニアア
ドレス形式で扱う汎用ＯＳを用いることができ、汎用Ｏ
Ｓに備わる標準化されたＡＰＩを用いてグラフィックス
機能を使用できることから、専用ＯＳを新たに構築する
のに比べて、様々なサービスを行うためのアプリケーシ
ョン・ソフトウェアの開発も容易になる。

【００８９】また、ホストコンピュータ２０１から各情
報処理装置２１１〜２１５に画像情報を提供する場合
に、データ量が小さくなる描画コマンドを用いることが
出来るが、各情報処理装置２１１〜２１５に搭載された
グラフィックシステムには、タイルマップ形式で描画処
理を行う描画部１２が搭載されており、該描画部１２で
処理可能な描画コマンドは該描画部１２が行い、処理で
きない描画コマンドについてのみＣＰＵ５０に処理させ
ると云った振り分けが可能であるため、標準化された描
画コマンドを用いて描画処理を行う場合でもＣＰＵ５０
の処理負荷を低減することが出来る。

【００９０】また、描画コマンドが送られてきた際に
は、該描画コマンドを格納する領域に対するアドレス変
換の設定を非実行にして、この描画コマンドをビデオＲ
ＡＭ４０の任意の領域に一旦格納し、後に描画部１２と
ＣＰＵ５０により描画処理させるようにすることも出来
る。

【００９１】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００９２】例えば、実施例のグラフィックコントロー
ラ１では、アドレスの上位ビットをインデックスとして
アドレス変換方法を示すデータをエントリデータとした
アドレス変換方法テーブルを用いて、各アドレス範囲毎
のアドレス変換方法の設定を行うようにしたが、そのほ
か、アプリケーションにビデオＲＡＭの領域を割り当て
た際に、該領域のアドレス範囲（例えば、開始アドレス
と容量など）と該領域におけるアドレス変換方法を決定
するデータとをレジスタに登録しておき、ビデオＲＡＭ
へのアクセス要求があった際にこのレジスタ値を参照し
て当該アクセス範囲でのアドレス変換方法を決定するよ
うにしても良い。この場合、上記レジスタによりアドレ
ス変換設定手段が構成される。

【００９３】また、各アプリケーションに割り当てられ
る描画領域のサイズやカラービットなどの画素形式の種
類は様々な変更が可能である。前記実施例では画素形式
毎に固定されていたタイルアドレス形式における画素ブ
ロックの幅と高さとを、設定により変更できるような構
成にすれば、実行頻度の比較的高い描画が少ない数の画
素ブロックに収まるように設定を変更して性能を向上さ
せることも可能となる。

【００９４】また、実施例においてはアドレス変換の方
式として、アドレスの２つのビット範囲の値を相互に入
れ替える方式を例示したが、その他、種々のアルゴリズ
ムを用いてアドレス範囲を所定長ずらした上でリニアア
ドレス形式からタイルアドレス形式へ変換させるように
することも可能である。

【００９５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である１チッ
プのグラフィックコントローラやマイクロコンピュータ
などについて説明したがこの発明はそれに限定されるも
のでなく、表示制御を行う種々の装置に広く利用するこ
とができる。

【００９６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、本発明に従うと、ビデオメ
モリ上に描画領域のサイズや画素形式の異なる複数の表
示データが混在する場合でも、これら複数の表示データ
にそれぞれ対応してハードウェア処理によりリニアアド
レス形式からタイルアドレス形式への変換ができるの
で、描画処理におけるビデオメモリへのアクセス性能の
向上およびＣＰＵの負荷低減とを同時に達成することが
出来るという効果がある。

【００９７】また、本発明のビデオシステムを搭載した
情報処理装置によれば、上記の効果に加えて、例えば、
情報処理装置にリニアアドレス形式の表示データを扱う
汎用ＯＳを適用することが出来るので、グラフィックス
機能を標準ＡＰＩを用いて実現できるなど、アプリケー
ション・ソフトウェアの開発も容易なものとなる。

【００９８】また、本発明の表示制御装置およびビデオ
システムによれば、例えばビデオＲＡＭなどのメモリ上
の指定のアドレス範囲に対してはアドレス変換を行わな
いように設定することが出来るため、例えば、上記メモ
リに描画コマンドのファイルデータなどをアドレス変換
を行わずに一時的に格納するなどメモリを有効に利用す
ることが出来るという効果もある。

【図面の簡単な説明】

【図１】本発明を適用して有用なグラフィックコントロ
ーラの実施例を示す構成図である。

【図２】複数の画像表示を同時に行う際のビデオメモリ
とＣＰＵとの関係を説明する図である。

【図３】図２のウィンドウ表示における（Ａ）画素ブロ
ックと（Ｂ）描画領域の構成を示す図である。

【図４】図２のウィンドウ表示におけるアドレス変換方
法を説明する図である。

【図５】図２の背景表示における（Ａ）画素ブロックと
（Ｂ）画面領域の構成を示す図である。

【図６】図２の背景表示におけるアドレス変換方法を説
明する図である。

【図７】図１のアドレス変換部の詳細な構成を示す図で
ある。

【図８】本発明に係るマイクロコンピュータの実施例を
示す構成図である。

【図９】図８のメモリマネージメントユニットによるア
ドレス変換方法を説明する図である。

【図１０】本発明の実施例であるグラフィックシステム
の構成図である。

【図１１】本発明に係るグラフィックシステムで使用さ
れるビデオドライバの描画処理を示す流れ図である。

【図１２】本発明に係るグラフィックシステムで使用さ
れるビデオドライバの領域作成処理を示す流れ図であ
る。

【図１３】本発明の応用である情報処理装置を使用した
情報提供サービスの形態を示した図である。

【符号の説明】

１グラフィックコントローラ１０ホストインターフェース１２描画部１６メモリＩ／Ｆ部１８アドレス変換部２０表示部４０ビデオＲＡＭ５０ＣＰＵ５１ＭＭＵ８１アドレス変換方法テーブル８３制御信号生成部ｓ〜ｕバレルシフタａ〜ｆセレクタ１００マイクロコンピュータ１０２ＲＡＭ１０３ＲＯＭ１０４Ｉ／Ｏインターフェース１１１入力キー１１２ＤＶＤドライブ１１３通信インターフェース２０１ホストコンピュータ２１１〜２１３端末装置２１４カーナビゲーションシステム２１５ＰＤＡ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 5/00 ５５０Ｇ０９Ｇ 5/00 ５５０Ｔ 5/36 ５３０Ｅ 5/39 ５３０ＧＦターム(参考） 5B047 EA02 EA05 EB13 5B060 GA11 5B069 AA14 BA03 BB01 BB14 BC02 5C082 AA01 BA12 BA27 BA41 BB15 CB01 DA22 DA54 DA57 DA64 DA67 DA86 MM02

Claims

【特許請求の範囲】

【請求項１】表示データとアドレスが入力される入力
部と、表示画面を分割してなる２^ｎ×２^ｍ（ｎとｍは自
然数）の矩形領域の各画素が連続する物理アドレスに対
応付けられているビデオメモリに対して上記入力された
表示データを書き込むビデオメモリインターフェース
と、外部から描画用のコマンドコードを受けて指定され
た描画処理を行う描画回路とを備えた表示制御装置であ
って、外部から入力された上記アドレスのビット配列を相互に
入れ替えるアドレス変換手段と、該アドレス変換手段により入替えが行われるビット部分
を複数のアドレス範囲毎に設定することが可能なアドレ
ス変換設定手段と、を備えたことを特徴とする表示制御装置。
【請求項２】上記ビデオメモリの記憶領域は複数のア
ドレス範囲に分割され各アドレス範囲毎に異なる画面の
表示データが格納されるとともに、上記アドレス変換設定手段は、上記分割されたアドレス
範囲毎にビット配列の入替え部分が設定可能なように構
成されていることを特徴とする請求項１記載の表示制御
装置。
【請求項３】上記アドレス変換設定手段は、分割され
たアドレス範囲を表すアドレスの上位所定ビットを登録
データを引き出すためのインデックスとし、該アドレス
範囲における入替え部分を決定するビットデータを登録
データとしたデータテーブルであることを特徴とする請
求項２記載の表示制御装置。
【請求項４】描画処理を含むシステム制御処理を行う
中央演算処理ユニットと、請求項１〜３の何れかに記載
の表示制御装置とが１個の半導体基板上に形成されてな
ることを特徴とするマイクロコンピュータ。
【請求項５】描画処理を含むシステム制御処理を行う
中央演算処理ユニットと、該中央演算処理ユニットによ
り扱われる論理アドレスを主記憶の物理アドレスに変換
するメモリ管理ユニットと、上記中央演算処理ユニット
から描画用のコマンドコードを受けて指定された描画処
理を行う描画回路とを有するマイクロコンピュータにお
いて、上記メモリ管理ユニットは、上記中央演算処理ユニット
が表示画面を分割してなる２^ｎ×２^ｍ（ｎとｍは自然
数）の矩形領域の各画素が連続する物理アドレスに対応
付けられているビデオメモリへ表示データの書込みを行
う際に、該中央演算処理ユニットから供給される論理ア
ドレスのビット配列を相互に入替えることによりビデオ
メモリの物理アドレスに変換するアドレス変換手段を有
するとともに、当該メモリ管理ユニットに、ビット配列
の入れ替えを行う部分をビデオメモリの複数のアドレス
範囲毎に設定することが可能なアドレス変換設定手段が
設けられていることを特徴とするマイクロコンピュー
タ。
【請求項６】演算処理を行うＣＰＵと、表示データが
格納されるメモリと、表示画面を縦横複数に分割してな
る各矩形領域における画素データが連続するアドレスに
対応づけられるタイルアドレス形式の表示データを上記
メモリから読み出してディスプレイに出力可能な映像信
号を生成するタイルアドレス形式の表示部とを備えたグ
ラフィックシステムであって、上記ＣＰＵから上記メモリへのアクセス経路上に、表示
画面の左端から右端にかけてライン方向に並ぶ画素デー
タが連続するアドレスに対応づけられるリニアアドレス
形式の表示データを、アドレス変換により上記タイルア
ドレス形式のデータに変換するアドレス変換部を備えて
いることを特徴とするグラフィックシステム。
【請求項７】上記アドレス変換部はアドレス変換の実
行の有無を設定可能な設定レジスタを備えていることを
特徴とする請求項６記載のグラフィックシステム。
【請求項８】上記アドレス変換部は複数の変換方式に
よりアドレス変換を行うことが可能であるとともに、適
用される変換方式は所定条件に基づき変更されるように
構成され、さらに、上記の所定条件が設定変更可能にさ
れていることを特徴とする請求項６又は７に記載のグラ
フィックシステム。
【請求項９】上記アドレス変換部は、表示データのア
ドレスのうち２つのビット範囲の値を相互に入れ替える
ことで上記リニアアドレス形式から上記タイルアドレス
形式への変換を行うように構成されていることを特徴と
する請求項６〜８の何れかに記載のグラフィックシステ
ム。
【請求項１０】データ受信が可能な通信手段を備え、
該通信手段を介して受信されたリニアアドレス形式の表
示データがタイルアドレス形式の表示データに変換され
て上記メモリに展開され、上記表示部により前記表示デ
ータに基づく映像信号が出力されることを特徴とする請
求項６〜９の何れかに記載のグラフィックシステム。