JP2003079191A

JP2003079191A - モータ駆動装置及びモータ駆動方法

Info

Publication number: JP2003079191A
Application number: JP2001267591A
Authority: JP
Inventors: Kazutoshi Hirai; 和年平井
Original assignee: Namiki Precision Jewel Co Ltd
Current assignee: Namiki Precision Jewel Co Ltd
Priority date: 2001-09-04
Filing date: 2001-09-04
Publication date: 2003-03-14
Anticipated expiration: 2021-09-04
Also published as: JP4862126B2

Abstract

(57)【要約】【課題】本発明の課題は、安価でありかつ小型化され
たモータ駆動装置を提供することである。【解決手段】本発明に係るモータ駆動装置は、制御回
路と、制御回路から信号が入力されるとＰＷＭ信号を出
力するＩＣ３３と、ＰＷＭ信号或いは制御回路からの信
号によってオンオフするＦＥＴ３１と、コイル２１，２
２の励磁の切り替えを行う励磁切替回路１６Ａ，１６Ｂ
と、励磁切替回路１６Ａ，１６Ｂに並列に接続されたダ
イオードＤ１とを備える。ＦＥＴ３１は、制御回路から
信号を入力されると、高電圧ドライブパルスを励磁切替
回路１６Ａ，１６Ｂに出力する。一方、ＦＥＴ３１は、
ＩＣ３３からＰＷＭ信号を入力すると、低電圧ドライブ
パルスを励磁切替回路１６Ａ，１６Ｂに出力する。ドラ
イブパルスの出力が止まると、コイル２１，２２から誘
導電流が生じ、その誘導電流はダイオードＤ１を流れて
コイル２１，２２に回帰する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モータを制御して
駆動するモータ駆動装置に関する。

【０００２】

【従来の技術】従来の医療用ポンプ、例えば、シリンジ
ポンプは、薬液を送り出すための動力源としてステッピ
ングモータ、ブラシレスモータ等のモータが使われてい
る。このモータは、消費電力の低減のためにパルス幅変
調制御（ＰＷＭ）方式で駆動されるものが多い。

【０００３】従来のモータ駆動装置１００は、図１０に
示すように、コイル１０１とコイル１０２とを備え、二
相ステッピングモータを駆動するものである。モータ駆
動装置１００は、マイコンからの信号によってコイル１
０１の励磁の切り替えを行う第一励磁切替回路１０３
と、マイコンからの信号によってコイル１０２の励磁の
切り替えを行う第二励磁切替回路１０４と、マイコンか
らの信号に応じてＰＷＭ制御を行って駆動用電圧を出力
する電圧切替部１０５と、第一励磁切替回路１０３及び
第二励磁切替回路１０４と電圧切替部１０５との間に介
在するとともに電圧切替部１０５から出力される駆動用
電圧を平滑してパルス電圧を第一励磁切替回路１０３及
び第二切替回路１０４に印加する平滑回路１０６と、を
備える。

【０００４】電圧切替部１０５は、マイコンからの信号
に応じてＰＷＭ振動信号を出力するＤＣ−ＤＣコンバー
タ集積回路１０７（以下、単にＩＣ１０７という。）
と、ＩＣ１０７から出力されるＰＷＭ振動信号を増幅す
る抵抗内蔵トランジスタ１０８と、抵抗内蔵トランジス
タ１０８で増幅されたＰＷＭ振動信号に基づいて直流電
源をスイッチングするＦＥＴ１０９と、を備える。ＩＣ
１０７は、マイコンから制御信号が入力されると、ステ
ッピングモータの一パルスより非常に小さい周期のＰＷ
Ｍ振動信号を出力するものである。抵抗内蔵トランジス
タ１０８は、ＩＣ１０７から出力されるＰＷＭ振動信号
を増幅して、ＦＥＴ１０９のゲート電極に出力するもの
である。ＦＥＴ１０９はＰチャネル型の電界効果トラン
ジスタである。ＦＥＴ１０９は、抵抗内蔵トランジスタ
１０８から出力されるＰＷＭ振動信号がハイレベルであ
る場合にオフ動作し電源電流をオフにし、ＰＷＭ振動信
号がローレベルである場合にオン動作し電源電流をオン
にする。ＦＥＴ１０９がオン・オフすることによって、
ＰＷＭ振動信号と同期して振動する駆動用電圧が電圧切
替部１０５から平滑回路１０６に出力される。電圧切替
部１０５によるＰＷＭ制御によって、電圧切替部１０５
から出力される駆動用電圧の平均的な値は、電源電圧よ
り低い値となる。

【０００５】平滑回路１０６はインダクタ１１０を備え
ており、インダクタ１１０によって駆動用電圧を平滑化
するものである。平滑回路１０６は、駆動用電圧を平滑
化することで、駆動用電圧が整形されてなるパルス電圧
を出力する。第一励磁切替回路１０３及び第二切替回路
１０４は、平滑回路１０６を通してパルス電圧が印加さ
れる。

【０００６】パルス電圧によってコイル１０１，１０２
に電流が流れるが、第一励磁切替回路１０３及び第二励
磁切替回路１０４は、それぞれのコイル１０１，１０２
に電流の通電向きを切り替えるものである。即ち、第一
励磁切替回路１０３は、平滑回路１０６に並列接続され
た一対の線路に、パルス電圧をスイッチングするための
スイッチング素子として線路ごとに二個のＦＥＴ１１
１，１１４及びＦＥＴ１１３，１１２を接続し、ＦＥＴ
１１１，１１４の接続点とＦＥＴ１１３，１１２の接続
点どうしをコイル１０１にて橋絡した構成をなす。ま
た、フライホイール電流の通電路を考慮してどのＦＥＴ
１１１〜１１４にもパルス電圧による電流の通電方向と
は逆向きにフライホイールダイオード１２１〜１２４が
並列接続されている。

【０００７】第二励磁切替回路１０４も第一励磁切替回
路１０３とほぼ同様に、平滑回路１０６に直列接続され
た一対の線路に、パルス電圧をスイッチングするための
スイッチング素子として線路ごとに二個のＦＥＴ１３
１，１３４とＦＥＴ１３３，１３２を接続し、ＦＥＴ１
３１，１３４の接続点及びＦＥＴ１３３，１３２の接続
点どうしをコイル１０２にて橋絡した構成をなす。ま
た、フライホイール電流の通電路を考慮してどのＦＥＴ
１３１〜１３４にもパルス電圧による電流の通電方向と
は逆向きにフライホイールダイオード１４１〜１４４が
並列接続されている。

【０００８】そして、マイコンに接続されている端子１
５１は、ＦＥＴ１１２のゲート電極に接続されていると
ともに、インバータを介してＦＥＴ１１１のゲート電極
に接続されている。マイコンに接続されている端子１５
２は、ＦＥＴ１１４のゲート電極に接続されているとと
もに、インバータを介して１１３のゲート電極に接続さ
れている。マイコンに接続されている端子１５３は、Ｆ
ＥＴ１３２のゲート電極に接続されているとともに、イ
ンバータを介してＦＥＴ１３１のゲート電極に接続され
ている。マイコンに接続されている端子１５４は、ＦＥ
Ｔ１３４に接続されているとともに、インバータを介し
てＦＥＴ１３３に接続されている。

【０００９】そして、マイコンが電圧切替部１０５に信
号を出力することによって、電圧切替部１０５から平滑
回路１０６に駆動用電圧を出力し、駆動用電圧が平滑回
路１０６で平滑化されて、コイル１０１，１０２にパル
ス電圧が印加される。更に、マイコンが、端子１５１か
ら端子１５４の順に繰り返して、ステッピングモータの
四分の一周期ごとにコイル通電電流を切り替えることに
よって、コイル１０１，１０２の励磁が切り替わる。こ
れにより、ステッピングモータが回転する。

【００１０】

【発明が解決しようとする課題】しかしながら、近年の
高齢化社会においては、携帯用の医療機器が注目されて
おり、医療用ポンプにおいても携帯用の医療用ポンプの
開発が要請されている。このため、医療用ポンプの小型
化に応じて従来のモータ駆動装置１００についても小型
化する必要がある。

【００１１】本発明は、上記課題に鑑みてなされたもの
であって、その目的とするところは、携帯用の医療用ポ
ンプに搭載される小型化されたモータ駆動装置を提供す
ることである。

【００１２】

【課題を解決するための手段】本発明者は、上記課題を
解決すべく鋭意検討した結果、モータ駆動装置１００に
備えられる電圧切替部１０５及び平滑回路１０６は、種
々の汎用機器のいずれにも使用されることを目的として
設計されていることに着目し、以下のような着想を得
た。

【００１３】即ち、従来のモータ駆動装置１００に備え
られる電圧切替部１０５は、ＰＷＭ制御することで電源
電圧を降圧して駆動用電圧を出力するものであり、平滑
回路１０６はその駆動用電圧を平滑化してパルス電圧を
印加するものである。従って、モータ駆動装置１００に
備えられる電圧切替部１０５及び平滑回路１０６は、振
動した（即ち、整形されていない）駆動用電圧が印加さ
れると誤動作を起こすような汎用機器に対して電源電圧
より低い駆動用電圧を印加するものであり、種々の汎用
機器のいずれにも使用されることを目的として設計され
ている。このように、電圧切替部１０５及び平滑回路１
０６は、モータ専用に駆動電圧を印加することを目的と
して設計されていないため、モータ駆動装置として使用
する場合、電圧切替部１０５及び平滑回路１０６の中に
は無駄な素子が存在する。このため、電圧切替部１０５
及び平滑回路１０６を構成する無駄な素子を省くことに
よってモータ駆動装置の小型化が図れるという着想に至
り、この着想に基づいて以下のように本発明を完成し
た。

【００１４】請求項１記載の発明は、例えば図１又は図
３等に示すように、制御部（例えば、制御回路３）から
の信号に基づいてモータ（例えば、ステッピングモータ
５）を駆動するドライブパルスを出力するモータ駆動装
置（例えば、モータ駆動装置１）であって、モータの駆
動コイル（例えば、コイル２１及びコイル２２）に接続
されて、モータの駆動コイルの励磁の切り替えを行う励
磁切替部（例えば、励磁切替部１６）と、前記制御部か
ら信号（例えば、低電圧用のパルス信号）が入力される
ＤＣ−ＤＣコンバータ集積回路（例えば、ＩＣ３３）
と、該ＤＣ−ＤＣコンバータ集積回路からの出力信号
（例えば、ＰＷＭ振動信号）に基づいて電源電流をスイ
ッチングするスイッチング素子（例えば、ＦＥＴ３１）
とを備えてドライブパルスを前記励磁切替部に出力する
パルス出力部（例えば、電圧切替部１５）とを備え、前
記パルス出力部に、前記励磁切替部と並列で、かつ、該
励磁切替部と電流の流れる方向が逆となるようにダイオ
ード（例えば、ダイオードＤ１）が配置され、前記パル
ス出力部に前記ドライブパルスの波形を整形するための
インダクタを有する平滑回路を設けることなく、平滑回
路により波形が整形されていない前記ドライブパルスを
前記モータのインダクタである前記駆動コイルに印加
し、前記パルス出力部のスイッチング素子をオフとして
前記駆動コイルへの電圧の印加を止めた際に、駆動コイ
ルから生じる誘導電流を前記ダイオードに流すことを特
徴とする。

【００１５】請求項１記載の発明によれば、モータの駆
動コイルに励磁切替部が接続されているため、励磁切替
部を介してパルス出力部から駆動コイルにドライブパル
スが印加される。ここで、パルス出力部のスイッチング
素子がオフとしてパルス電圧の印加が止まった場合に、
駆動コイルから誘導電流が生じる。そして、励磁切替部
に流れる電流と方向が逆となるようにダイオードが励磁
切替部に並列で配置されているため、この誘導電流がダ
イオードに流れることで、誘導電流が励磁切替部を介し
て駆動コイルに回帰する。従って、誘導電流がパルス出
力部（即ち、スイッチング素子及びＤＣ−ＤＣコンバー
タ集積回路）に流れず、パルス出力部の破損が防止され
る。このように、励磁切替部と並列にただ一つのダイオ
ードが配置されているだけで、誘導電流が駆動コイルに
回帰するため、励磁切替部には従来のようの第一励磁切
替回路１０３及び第二励磁切替回路１０４のように四つ
のフライホイールダイオードを必要としない。従って、
本発明に係るモータ駆動装置では、従来と比較してもダ
イオードの数が少ない。そのため、安価でありかつ小型
なモータ駆動装置が提供される。

【００１６】また、パルス出力部から出力されるパルス
電圧はインダクタで整形されないが、そのパルス電圧は
モータの駆動コイルに印加されるため、駆動コイルにて
整形される。従って、従来のようにインダクタ１１０を
具備する平滑回路１０６がなくとも、モータは正常に動
作する。即ち、本発明に係るモータ駆動装置は、モータ
専用の装置として設計されたものであり、従来と比較し
ても平滑回路１０６の分だけ装置の小型化が図れるとと
もに、装置が安価になる。

【００１７】請求項２記載の発明は、例えば図３に示す
ように、請求項１記載のモータ駆動装置であって、前記
励磁切替部には、モータの駆動コイルへの電流の切替を
行うための複数のスイッチング素子（ＦＥＴ４１〜ＦＥ
Ｔ４４及びＦＥＴ５１〜ＦＥＴ５４）が備えられ、前記
励磁切替部の各スイッチング素子に対応してフライホイ
ールダイオードを設けることなく、前記パルス出力部の
スイッチング素子がオフの状態の際に、前記励磁切替部
のスイッチング素子のオンオフの切替を行うことによ
り、前記パルス出力部のスイッチング素子のオフ時に駆
動コイルから生じる誘導電流が流れる前記ダイオードを
前記励磁切替部のスイッチング素子のフライホイールダ
イオードに代えて機能させることを特徴とする。

【００１８】請求項２記載の発明によれば、パルス出力
部のスイッチング素子がオフ状態であるため、励磁切替
部にはパルス電圧が出力されておらず、駆動コイルにも
電圧が印加されていない。従って、励磁切替部のスイッ
チング素子がオンオフの切替を行っても、駆動コイルに
電圧が印加されていないからコイルから誘導電流が生じ
ない。ところで、従来では、コイル１０１又はコイル１
０２に電圧が印加されている際に励磁切替部（即ち、第
一励磁切替回路１０３及び第二励磁切替回路１０４）が
コイル１０１又はコイル１０２の励磁を切り替えること
により誘導電流が生じ、その誘導電流がフライホイール
ダイオード（即ち、ダイオード１２１〜ダイオード１２
４又はダイオード１４１〜ダイオード１４４）を流れる
ことで励磁切替部のスイッチング素子（即ち、ＦＥＴ１
１１〜ＦＥＴ１１４又はＦＥＴ１３１〜ＦＥＴ１３４）
の破損を抑えていた。しかしながら、本発明では、駆動
コイルに電圧が印加されていない際に励磁切替部のスイ
ッチング素子のオンオフを切り替えることで、駆動コイ
ルの誘導電流の発生が抑えられ、励磁切替部のスイッチ
ング素子の破損が抑えられる。そのため、本発明では、
駆動コイルに電圧が印加されていない際に励磁切替部の
スイッチング素子のオンオフを切り替えることが、フラ
イホイールダイオードに代えて機能し、フライホイール
ダイオードを必要としない。従って、本発明に係るモー
タ駆動装置は、従来と比較しても小型であり、安価なも
のとなる。

【００１９】請求項３記載の発明は、請求項１又は２記
載のモータ駆動装置であって、前記パルス出力部のスイ
ッチング素子は、前記ＤＣ−ＤＣコンバータ集積回路か
らの信号線と、前記制御部からの信号線とが論理回路を
介して両方接続され、前記ＤＣ−ＤＣコンバータ集積回
路からの信号と、前記制御部からの信号との二つの信号
のうちの一方の信号に基づいて波高が低い低電圧のパル
スを出力し、他方の信号に基づいて前記低電圧のパルス
よりも波高が高い高電圧のパルスを出力することを特徴
とする。

【００２０】請求項３記載の発明によれば、スイッチン
グ素子にはＤＣ−ＤＣコンバータ集積回路からの信号線
が論理回路を介して接続されているため、従来のように
ＩＣ１０７から出力される信号を増幅するための抵抗内
蔵トランジスタ１０８を設けずとも良い。従って、抵抗
内蔵トランジスタ１０８の分だけ、小型でかつ安価なモ
ータ駆動装置が提供される。更に、論理回路がスイッチ
ング素子に接続されることで、ＤＣ−ＤＣコンバータ集
積回路或いは制御部からの信号によって、スイッチング
素子がオンオフし、パルス出力部から低電圧のパルス及
び高電圧のパルスの出力が可能となる。

【００２１】請求項４記載の発明は、請求項２記載のモ
ータ駆動装置を用いたモータ駆動方法であって、一ステ
ップ角毎にモータを回転させるためにモータの駆動コイ
ルの励磁を切り替える際に、前記パルス出力部のスイッ
チング素子がオフされて、前記励磁切替部に電圧が印加
されていない状態で、前記励磁切替部の各スイッチング
素子のオンオフの切り替えを行うことを特徴とする。

【００２２】請求項４記載の発明によれば、パルス出力
部のスイッチング素子がオフ状態であるため、励磁切替
部にはパルス電圧が出力されておらず、駆動コイルにも
電圧が印加されていない。従って、励磁切替部のスイッ
チング素子がオンオフの切替を行っても、駆動コイルに
電圧が印加されていないからコイルから誘導電流が生じ
ない。従って、請求項２記載の発明と同様に、本発明で
は、従来のようにフライホイールダイオードを必要とし
ない。従って、安価でありかつ小型なモータ駆動装置が
提供される。

【００２３】請求項５記載の発明は、請求項３記載のモ
ータ駆動装置を用いたモータ駆動方法であって、前記モ
ータの回転状態に対応して、前記低電圧のパルス電圧
と、前記高電圧のパルス電圧とを切り替えてモータの駆
動コイルに印加することを特徴とする。

【００２４】請求項５記載の発明によれば、モータの回
転状態に応じて、低電圧のパルス電圧と、高電圧のパル
ス電圧とを切り替えるため、消費電力の低下が図られ
る。

【００２５】

【発明の実施の形態】以下に、本発明に係るモータ駆動
装置について、図面を用いて具体的な態様を説明する。
ただし、発明の範囲を図示例に限定するものではない。

【００２６】モータ駆動装置１は、図１に示すように、
本発明に係るモータ駆動装置が適用されたものであり、
ステッピングモータ５を制御するものである。

【００２７】モータ駆動装置１は、ステッピングモータ
５に取り付けられたホール素子２ａ，２ｂと、モータ駆
動装置１全体を制御するための制御回路３と、制御回路
３に電気的に接続された駆動回路４とを備えており、ス
テッピングモータ５を９０度毎に駆動するようになって
いる。

【００２８】図２に示すように、ステッピングモータ５
は、外装ケースとなるハウジング６と、Ｎ／Ｓ二極で円
柱状に形成されるとともに回転自在となってハウジング
６に収納されたロータ８と、ロータ８の回転軸心と一直
線上になってロータ８に固定されているとともに回転出
力軸となるシャフト９と、ロータ８の周囲に配設された
二相のコイル２１，２２とを備え、ステップ角９０度づ
つ回転するようなコイル配置となっている。

【００２９】ホール素子２ａ，２ｂは、ハウジング６の
内周面に９０度ずらして設けられており、ロータ８の回
転位置を検知できるようになっている。具体的には、図
２（ａ）に示すＮ−Ｓパターン、（ｂ）に示すＮ−Ｎパ
ターン、（ｃ）に示すＳ−Ｎパターン、（ｄ）に示すＳ
−Ｓパターンの四つの位置を検知するようになってい
る。

【００３０】ホール素子２ａ，２ｂはそれぞれ、図１に
示すように、ホール素子２ａ，２ｂから出力される信号
を増幅するアンプ１０ａ，１０ｂに接続されている。ア
ンプ１０ａ，１０ｂはそれぞれ、Ａ／Ｄ変換器１１ａ，
１１ｂに接続されている。

【００３１】制御回路３は、ＣＰＵ１２と、このＣＰＵ
１２にシステムバスを介して接続されたＲＯＭ１３及び
ＲＡＭ１４とを備える。Ａ／Ｄ変換器１１ａ，１１ｂ
は、信号の入出力を行うインターフェースを介してシス
テムバスに接続されている。ホール素子２ａ，２ｂにて
検出されたロータ８の回転位置に関する信号が、アンプ
１０ａ，１０ｂ、Ａ／Ｄ変換器１１ａ，１１ｂ及びイン
ターフェースを介してＣＰＵ１２に出力され、ＣＰＵ１
２の演算処理に用いられる。ＣＰＵ１２は、ＲＡＭ１４
を作業領域としてＲＯＭ１３に格納されたプログラムに
従い演算を行うとともに、ホール素子２ａ，２ｂから入
力される信号に基づいて種々の演算処理を行う。そし
て、ＣＰＵ１２は、演算結果に応じた信号をインターフ
ェースを介して駆動回路４に出力するようになってい
る。

【００３２】駆動回路４は、ＣＰＵ１２からの信号に従
ってコイル２１，２２の励磁（即ち、極）の切り替えを
行う励磁切替部１６と、ＣＰＵ１２からの信号に従って
励磁切替部１６に印加する電圧を切り替える電圧切替部
１５とを備えている。駆動回路４について図３に基づい
て詳細に説明する。

【００３３】電圧切替部１５は、図３に示すように、ダ
イオードＤ１と、ダイオードＤ２と、ＦＥＴ３１と、Ｎ
ＯＲ回路３２と、ＤＣ−ＤＣコンバータ集積回路３３
（以下、ＩＣ３３と述べる。）と、抵抗Ｒ１〜抵抗Ｒ４
と、コンデンサＣ１〜コンデンサＣ３とを備えている。

【００３４】ダイオードＤ２のアノードは、直流電源Ｄ
Ｃｉｎに接続されており、直流電源ＤＣｉｎからの電流
を整流する機能を有する。ダイオードＤ２のカソード
は、ＩＣ３３のＶｃｃ端子に接続されている。更に、Ｉ
Ｃ３３のＣＴＬ端子は、ＣＰＵ１２に接続されており、
ＣＰＵ１２から信号が入力されるようになっている。Ｉ
Ｃ３３のＩＢ端子は抵抗Ｒ４の一方の端子に接続されて
おり、抵抗Ｒ４の他方の端子は接地された配線３４に接
続されている。ＩＣ３３のＧＮＤ端子は配線３４に接続
されている。ＩＣ３３のＯＳＣ端子は、抵抗Ｒ３の一方
の端子に接続されているとともに、コンデンサＣ３の一
方の端子に接続されている。抵抗Ｒ３及びコンデンサＣ
３の他方の端子は、配線３４に接続されている。ＩＣ３
３のＦＢ端子は、コンデンサＣ２の一方の端子に接続さ
れており、コンデンサＣ２の他方の端子は、配線３４に
接続されている。ＩＣ３３の−ＩＮ端子は、抵抗Ｒ２の
一方の端子及び抵抗Ｒ１の一方の端子に接続されてい
る。抵抗Ｒ２の他方の端子は、配線３４に接続されてい
る。抵抗Ｒ１の他方の端子は、ＦＥＴ３１のソース電極
に接続された配線３５に接続されている。

【００３５】ＩＣ３３のＯＵＴ端子は、信号線を介して
ＮＯＲ回路３２の一方の入力端子に接続されている。Ｎ
ＯＲ回路３２の他方の入力端子は、信号線を介してＣＰ
Ｕ１２に接続されており、ＣＰＵ１２から信号がＮＯＲ
回路３２に入力されるようになっている。

【００３６】ＮＯＲ回路３２の出力端子は、ＦＥＴ３１
のゲート電極に接続されている。ＦＥＴ３１のソース電
極は、ダイオードＤ２のカソードに接続されている。Ｆ
ＥＴ３１のドレイン電極は、配線３５に接続されてい
る。ＦＥＴ３１は、Ｐチャネル型の電界効果トランジス
タであり、電源電流のオン・オフを切り替えるスイッチ
ング素子として機能する。

【００３７】更に、配線３５には、コンデンサＣ１の一
方の端子及びダイオードＤ１のカソードが接続されてお
り、配線３４には、コンデンサＣ１の他方の端子及びダ
イオードＤ１のアノードが接続されている。コンデンサ
Ｃ１及びダイオードＤ１は、配線３５と配線３４との間
を並列に接続されている。

【００３８】励磁切替部１６は、コイル２１の励磁の切
り替えを行う第一励磁切替回路１６Ａと、コイル２２の
励磁の切り替えを行う第二励磁切替回路１６Ｂとを備え
ている。第一励磁切替回路１６Ａ及び第二励磁切替回路
１６Ｂは、四つの電界効果トランジスタを基本構成とし
たＨ型ブリッジ回路であり、ダイオードＤ１と並列にな
るように配線３５と配線３４との間に接続されている。

【００３９】即ち、第一励磁切替回路１６Ａは、ＦＥＴ
４１〜ＦＥＴ４４と、インバータ４５，４６とを備えて
おり、第二励磁切替回路１６Ｂは、ＦＥＴ５１〜ＦＥＴ
５４と、インバータ５５，５６とを備えている。ＦＥＴ
４１，４２，５１，５２は、Ｐチャネル型の電界効果ト
ランジスタであり、ＦＥＴ４３，４４，５３，５４は、
Ｎチャネル型の電界効果トランジスタである。

【００４０】第一励磁切替回路１６Ａにおいては、ＦＥ
Ｔ４１，４２のソース電極は、配線３５に接続されてい
る。ＦＥＴ４１のドレイン電極はＦＥＴ４３のドレイン
電極に接続されている。ＦＥＴ４２のドレイン電極はＦ
ＥＴ４４のドレイン電極に接続されている。ＦＥＴ４
３，４４のソース電極は配線３４に接続されている。そ
して、ＦＥＴ４１とＦＥＴ４３との接続点にコイル２１
の一方が接続され、ＦＥＴ４２とＦＥＴ４４との接続点
にコイル２１の他方が接続されて、コイル２１がこれら
接続点に橋絡している。また、ＦＥＴ４１のゲート電極
は、インバータ４５を介して入力端子６１に接続されて
おり、ＦＥＴ４４のゲート電極は入力端子６１に接続さ
れている。ＦＥＴ４２のゲート電極は、インバータ４６
を介して入力端子６２に接続されており、ＦＥＴ４３の
ゲート電極は入力端子６２に接続されている。

【００４１】第二励磁切替回路１６Ｂにおいては、ＦＥ
Ｔ５１，５２のソース電極は、配線３５に接続されてい
る。ＦＥＴ５１のドレイン電極は、ＦＥＴ５３のドレイ
ン電極に接続されている。ＦＥＴ５２のドレイン電極は
ＦＥＴ５４のドレイン電極に接続されている。ＦＥＴ５
３，５４のソース電極は配線３４に接続されている。Ｆ
ＥＴ５１とＦＥＴ５３との接続点にコイル２２の一方が
接続され、ＦＥＴ５２とＦＥＴ５４との接続点にコイル
２２の他方が接続されて、コイル２２がこれら接続点に
橋絡している。ＦＥＴ５１のゲート電極は、インバータ
５５を介して入力端子６３に接続されており、ＦＥＴ５
４のゲート電極は入力端子６３に接続されている。ＦＥ
Ｔ５２のゲート電極は、インバータ５６を介して入力端
子６４に接続されており、ＦＥＴ５３のゲート電極は入
力端子６４に接続されている。

【００４２】入力端子６１，６２，６３，６４にはＣＰ
Ｕ１２が接続されており、それぞれの端子にはＣＰＵ１
２から信号が入力されるようになっている。

【００４３】以上のような構成にあっては、各素子及び
各回路は以下のような機能を有する。ＩＣ３３は、ＣＰ
Ｕ１２からＣＴＬ端子に低電圧用パルス信号（ハイレベ
ルの信号）が入力されると、ＰＷＭ振動信号をＯＵＴ端
子からＮＯＲ回路３２に出力するようになっている。Ｎ
ＯＲ回路３２は、ＣＰＵ１２から高電圧用パルス信号
（ハイレベルの信号）が入力されているか、または、入
力されたＰＷＭ振動信号がハイレベルの場合にはローレ
ベルの信号をＦＥＴ３１のゲート電極に出力するように
なっている。ＦＥＴ３１は、直流電源ＤＣｉｎのスイッ
チングを行うものであり、ＮＯＲ回路３２からローレベ
ルの信号が入力されるとオン動作し、直流電源ＤＣｉｎ
と配線３５を通電し、一方、ＮＯＲ回路３２からハイレ
ベルの信号が入力されるとオフ動作し、直流電源ＤＣｉ
ｎから配線３５を遮断する。

【００４４】詳細に説明すると、ＣＰＵ１２から高電圧
用パルス信号が出力されており、かつ、ＣＰＵ１２から
低電圧用パルス信号が出力されていない場合には、ＦＥ
Ｔ３１はオン動作し、直流電源ＤＣｉｎのレベルの電圧
（高電圧）が第一励磁切替回路１６Ａ（即ち、ＦＥＴ４
１，４２のソース電極）及びに第二励磁切替回路１６Ｂ
（即ち、ＦＥＴ５１，５２のソース電極）に印加される
ことになる。即ち、図４（ａ）に示すように、ＣＰＵ１
２から高電圧用パルス信号が出力されており、かつ、Ｃ
ＰＵ１２から低電圧用パルス信号が出力されていない場
合には、電圧切替部１５から第一励磁切替回路１６Ａ及
び第二励磁切替回路１６Ｂへ波高が高い高電圧のドライ
ブパルスが出力される。

【００４５】一方、ＣＰＵ１２から低電圧用パルス信号
が出力されており、かつ、ＣＰＵ１２から高電圧用パル
ス信号が出力されていない場合、ＩＣ３３からＮＯＲ回
路３２を介してＦＥＴ３１へＰＷＭ振動信号が出力され
る。ＦＥＴ３１は、ＰＷＭ振動信号によってオン・オフ
を繰り返し（即ち、ＩＣ３３から出力されるＰＷＭ振動
信号がハイレベルの場合オン動作し、ＰＷＭ振動信号が
ローレベルの場合オフ動作する）、直流電源ＤＣｉｎか
ら配線３５の通電・遮断を繰り返す。従って、ＦＥＴ３
１から配線３５にはＰＷＭ振動信号と同期して振動した
振動電圧が印加されるが、振動電圧の平均的な値は直流
電源ＤＣｉｎより低いものとなり、振動電圧はひとかた
まりのドライブパルスとして、第一励磁切替回路１６Ａ
及び第二励磁切替回路１６Ｂに印加される。即ち、図４
（ｂ）に示すように、ＣＰＵ１２から低電圧用パルス信
号が出力されており、かつ、ＣＰＵ１２から高電圧用パ
ルス信号が出力されていない場合、電圧切替部１５から
第一励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂへ
波高が低い低電圧のドライブパルスが出力される。

【００４６】以上のように、電圧切替部１５は、ＣＰＵ
１２からの信号に基づいて、第一励磁切替回路１６Ａ及
び第二励磁切替回路１６Ｂに印加する電圧のレベルを切
り替えるものである。即ち、電圧切替部１５は、ＣＰＵ
１２から高電圧用パルス信号が入力されている場合に
は、高電圧のドライブパルスを第一励磁切替回路１６Ａ
及び第二励磁切替回路１６Ｂに出力し、ＣＰＵ１２から
低電圧用パルス信号が入力されている場合には、ＰＷＭ
制御によって低電圧のドライブパルスを第一励磁切替回
路１６Ａ及び第二励磁切替回路１６Ｂに出力する。更
に、電圧切替部１５は、ＣＰＵ１２から高電圧用パルス
信号及び低電圧用パルス信号がともに入力されていない
場合には、電源電圧を遮断する。

【００４７】従って、ＣＰＵ１２の指令に従って、電圧
切替部１５は、ステッピングモータ５の四分の一回転時
間の間に第一励磁切替回路１６Ａ及び第二励磁切替回路
１６Ｂに印加する電圧を、例えば図５に示されるように
切り替えることができる。即ち、図５（ａ）に示される
第一パターンにおいては、一つ目のドライブパルスは、
１．７［Ｖ］の電圧（即ち、低電圧）を１２．８［ｍｓ
ｅｃ］間印加する波形であり、二つ目のドライブパルス
は、１．７［Ｖ］の電圧を１２．４［ｍｓｅｃ］間印加
する波形であり、三つ目及び四つ目のドライブパルス
は、４．２［Ｖ］の電圧（即ち、高電圧）を１２．４
［ｍｓｅｃ］印加する波形である。図５（ｂ）に示され
る第二パターンおいては、一つ目のドライブパルスは、
始めに４．２［Ｖ］の電圧を印加する部分と、１．７
［Ｖ］の電圧を印加する部分とで構成されており、その
総印加時間は１２．８［ｍｓｅｃ］である。二つ目、三
つ目及び四つ目のドライブパルスは、４．２［Ｖ］の電
圧を１２．４［ｍｓｅｃ］間印加する波形になってい
る。図５（ｃ）に示される第三パターンにおいては、一
つ目のドライブパルスは、４．２［Ｖ］の電圧を６．４
［ｍｓｅｃ］間印加する波形となっており、他のドライ
ブパルスは、４．２［Ｖ］の電圧を６．０［ｍｓｅｃ］
間印加する波形となっている。

【００４８】なお、低電圧のドライブパルスは、ＰＷＭ
制御によって直流電源ＤＣｉｎの電圧を降下しているも
のであるため、図４(b）に示すように低電圧のドライブ
パルスは整形されておらず、振動波形が生じている。と
ころが、低電圧のドライブパルスは、ステッピングモー
タ５を駆動するためにコイル２１或いはコイル２２に入
力されるから、コイル２１或いはコイル２２にて平滑化
されて、整形される。

【００４９】第一励磁切替回路１６Ａは、ＣＰＵ１２か
ら入力される信号に基づいて、コイル２１の励磁を切り
替えるものである。即ち、ＣＰＵ１２から入力端子６１
にハイレベルの信号が入力されるとともに、ＣＰＵ１２
から入力端子６２にローレベルの信号が入力されると、
ＦＥＴ４１，４４がオン状態となり、ＦＥＴ４２，４３
がオフ状態となる。この際に、ＦＥＴ４１のソース電極
にドライブパルスが入力される（電圧が印加される）
と、電流がＦＥＴ４１、コイル２１次いでＦＥＴ４４へ
と流れて、コイル２１が励磁する。また、ＣＰＵ１２か
ら入力端子６１にローレベルの信号が入力され、ＣＰＵ
１２から入力端子６２にハイレベルの信号が入力される
と、ＦＥＴ４１，４４がオフ状態となり、ＦＥＴ４２，
４３がオン状態となる。この際に、ＦＥＴ４２のソース
電極にドライブパルスが入力されている（電圧が印加さ
れる）と、電流がＦＥＴ４２，コイル２１次いでＦＥＴ
４３へと流れて、コイル２１は逆の極性で励磁する。ま
た、ＣＰＵ１２から入力端子６１，６２共にローレベル
の信号が入力されると、ＦＥＴ４１〜ＦＥＴ４４がオフ
状態となり、コイル２１には電流が通電せず、コイル２
１は励磁しない。

【００５０】第二励磁切替回路１６Ｂは、ＣＰＵ１２か
ら入力される信号に基づいて、コイル２２の励磁を切り
替えるものである。即ち、ＣＰＵ１２から入力端子６３
にハイレベルの信号が入力されるとともに、ＣＰＵ１２
から入力端子６４にローレベルの信号が入力されると、
ＦＥＴ５１，５４がオン状態となり、ＦＥＴ５２，５３
がオフ状態となる。この際に、ＦＥＴ５１のソース電極
にドライブパルスが入力される（電圧が印可される）
と、電流がＦＥＴ５１、コイル２２次いでＦＥＴ５４へ
と流れて、コイル２２が励磁する。また、ＣＰＵ１２か
ら入力端子６３にローレベルの信号が入力されるととも
に、ＣＰＵ１２から入力端子６４にハイレベルの信号が
入力されると、ＦＥＴ５１，５４がオフ状態になり、Ｆ
ＥＴ５２，５３がオン状態になる。この際に、ＦＥＴ５
２のソース電極にドライブパルスが入力される（電圧が
印加される）と、電流がＦＥＴ５２、コイル２２次いで
ＦＥＴ５３へと流れて、コイル２２が逆の極性で励磁す
る。また、ＣＰＵ１２から入力端子６１，６２共にロー
レベルの信号が入力されると、ＦＥＴ５１〜ＦＥＴ５４
がオフ状態となり、コイル２２には電流が通電せず、コ
イル２２は励磁しない。

【００５１】なお、例えば、ＣＰＵ１２が、入力端子６
１、入力端子６３、入力端子６２、入力端子６４の順
に、ステッピングモータ５の四分の一回転時間の間ハイ
レベルの信号を入力することによって、第一励磁切替回
路１６Ａ及び第二励磁切替回路１６Ｂによってコイル２
１或いはコイル２２の励磁が切り替わり、ステッピング
モータ５が一回転する。ところで、ＦＥＴ３１がオフ状
態の時に、即ち、ＣＰＵ１２が高電圧用パルス信号及び
低電圧用パルス信号ともに電圧切替部１５に出力してい
ない時に、ＣＰＵ１２は第一励磁切替回路１６Ａ及び第
二励磁切替回路１６Ｂによる励磁の切り替えを行うよう
にしている。即ち、ドライブパルスによる電圧が第一励
磁切替回路１６Ａ及び第二励磁切替回路１６Ｂに印加さ
れていない時に、ハイレベルの信号を入力する入力端子
（入力端子６１〜入力端子６４）を切り替えている。従
って、コイル２１及びコイル２２に通電していない際
に、ＦＥＴ４１〜ＦＥＴ４４及びＦＥＴ５１〜ＦＥＴ５
４のオン・オフが切り替わる。そのため、コイル２１及
びコイル２２から突入電流が発生しないため、ＦＥＴ４
１〜ＦＥＴ４４及びＦＥＴ５１〜ＦＥＴ５４にスパイク
状の電圧が印加されない。従って、ＦＥＴ４１〜ＦＥＴ
４４及びＦＥＴ５１〜ＦＥＴ５４の破損が抑えられる。

【００５２】ところで、第一励磁切替回路１６Ａ或いは
第二励磁切替回路１６Ｂにドライブパルスが入力されて
電圧が印加された後、ドライブパルスの入力を終了して
電圧が降下する（即ち、電圧の印加が終了する）と、即
ち、ＦＥＴ３１がオン状態からオフ状態になると、コイ
ル２１或いはコイル２２から誘導電流が生じる。この誘
導電流が電圧切替部１５に流れると、電圧切替部１５が
誤動作を生じたり、電圧切替部１５が破損してしまうこ
とがある。しかしながら、第一励磁切替回路１６Ａ及び
第二励磁切替回路１６Ｂに並列してダイオードＤ１が接
続されているため、誘導電流は第一励磁切替回路１６Ａ
或いは第二励磁切替回路１６Ｂへ回帰して流れる。従っ
て、電圧切替部１５に誘導電流が流れず、電圧切替部１
５の誤動作及び破損が抑えられる。

【００５３】次に、ＣＰＵ１２による制御回路３の処理
の流れ、モータ駆動装置１の動作、及び、モータ駆動装
置１を用いたステッピングモータ駆動方法について、図
６〜図９を参照して説明する。図６に示すフローチャー
トは、ステップ角あたりのロータ移動時間（即ち、ロー
タ８（或いはステッピングモータ５）が四分の一回転す
る時間）内に行われる処理を表している。即ち、四分の
一回転時間内に図６に示す処理が終了し、次の四分の一
回転時間の開始から再度、図６に示すフローチャートの
スタートから処理が開始される。このように、図６に示
す処理が繰り返されることによって、ステッピングモー
タ５は四分の一回転（即ち、９０度）毎にステッピング
動作をする。なお、ここでは、ステッピングモータ５が
ステッピング動作をしており、図２（ａ）に示すＮ−Ｓ
パターンから図２（ｂ）に示すＮ−Ｎパターンにステッ
ピングモータ５を回転させる場合の制御回路３の処理を
図６に基づいて説明する。

【００５４】図６に示すように、まず、制御回路３は、
ホール素子２ａ，２ｂから入力される検知信号に基づい
て、ロータ８が前回の四分の一回転時間内に図２（ｄ）
に示すＳ−Ｓパターンから図２（ａ）に示すＮ−Ｓパタ
ーンに９０度回転したか否かを判断する（ステップＳ
１）。ここで、ロータ８が９０度回転したと制御回路３
が判断した場合には（ステップＳ１：Ｙｅｓ）、制御処
理３の処理はステップＳ２に進み、ロータ８が９０度回
転しないと制御回路３が判断した場合には（ステップＳ
１：Ｎｏ）、制御回路３の処理はステップＳ１１に進
む。この例では、現状のロータ８の位置が、図２（ａ）
に示すＮ−Ｓパターンであるため、制御回路３の処理は
ステップＳ２に進む。

【００５５】ステップＳ２において、制御回路３は、次
の目標ロータパーンを図２（ｂ）に示すＮ−Ｎパターン
に設定し、コイル２１或いはコイル２２の励磁を切り替
える。例えば、前回の四分の一回転時間内に制御回路３
が入力端子６４にハイレベルの信号、入力端子６１〜入
力端子６３にローレベルの信号を入力していた場合に、
ステップＳ２において制御回路３は入力端６１にハイレ
ベルの信号を入力するとともに入力端子６２〜入力端子
６４にローレベルの信号を入力する。これにより、第一
励磁切替回路１６Ａ及び第二励磁切替回路１６Ｂによっ
てコイル２１及びコイル２２の励磁が切り替わる。な
お、ステップＳ２において、制御回路３がハイレベルの
信号を入力する入力端子を切り替える時に、制御回路３
はＩＣ３３に低電圧用パルス信号を出力していないとと
もに、ＮＯＲ回路３２に高電圧用パルス信号を出力して
いない。従って、制御回路３がハイレベルの信号を入力
する入力端子を切り替える時には、ＦＥＴ３１はオフ状
態となっており、第一励磁切替回路１６Ａ及び第二励磁
切替回路１６Ｂには電圧が印加されていない。

【００５６】ステップＳ２後、制御回路３は、エラーカ
ウント値が「ｎ＝０」であるか否か、即ち、現状のロー
タ位置が、前回の目標ロータパターンに対して遅れてい
るか否かを判断する（ステップＳ３）。エラーカウント
値が「ｎ＝０」であると制御回路３が判断した場合に
は、制御回路３の処理はステップＳ４に進み、エラーカ
ウント値が「ｎ＝０」でないと制御回路３が判断した場
合には、制御回路３の処理はステップＳ１３に進む。こ
の例では、現状のロータ位置が、図２（ａ）に示すＮ−
Ｓパターンであり、前回の目標ロータパターンである図
２（ａ）に示すＮ−Ｓパターンと一致しているので、エ
ラーカウント値は「ｎ＝０」であり、制御回路３の処理
はステップＳ４に進む。

【００５７】ステップＳ４において、制御回路３は、ス
テッピングモータ５の単位時間当たりの回転数（以下、
単に「回転数」と述べる。）が所定のしきい値（例え
ば、１１３６〔ｒｐｍ〕）より小さいか否かを判断す
る。ここで、ステッピングモータ５の回転数が上記所定
のしきい値より小さい場合、制御回路３の処理はステッ
プＳ５に進み、その回転数が上記所定のしきい値以上の
場合、制御回路３の処理はステップＳ２７に進む。

【００５８】ステップＳ５においては、制御回路３では
第一パターンの通電処理が実行される。第一パターンの
通電処理とは、電圧切替部１５から励磁切替部１６に出
力される通電パターンが図５（ａ）に示すような場合で
ある処理をいう。

【００５９】図７は、第一パターンの通電処理の流れを
示すフローチャートである。図７に示すように、制御回
路３は、ドライブパルスの入力数（以下、パルスカウン
ト値と述べる。）をカウントして（ステップＳ６）、パ
ルスカウント値をＲＡＭ１４に格納する（この場合、最
初のドライブパルスを入力するので、パルスカウント値
を「ｍ＝１」としてＲＡＭ１４に格納する）。また、制
御回路３は、ホール素子２ａ，２ｂからの信号に従っ
て、ドライブパルス入力前のロータ８の現状の位置（以
下、入力前のロータ位置という。この場合、図２（ａ）
に示すＮ−Ｓパターンである。）をＲＡＭ１４にて格納
する。

【００６０】次に、制御回路３は、低電圧用パルス信号
をＩＣ３３に出力する。これにより、ＩＣ３３はＰＷＭ
振動信号をＦＥＴ３１に出力し、ＦＥＴ３１がオン・オ
フを繰り返すことで、電圧切替部１５から第一励磁切替
回路１６Ａ及び第二励磁切替回路１６Ｂに低電圧（即
ち、１．７〔Ｖ〕）のドライブパルスが１２．８〔ｍｓ
ｅｃ〕間出力される。これにより、コイル２１に電流が
通電し、コイル２１が励磁する（ステップＳ７）。な
お、１２．８〔ｍｓｅｃ〕間経過すると制御回路３から
出力される低電圧パルス信号が止まり、コイル２１への
電圧の印加も停止する。

【００６１】次に、制御回路３は、ステッピングモータ
５が９０度回転したか否かを判断する（ステップＳ
８）。即ち、制御回路３は、ＲＡＭ１４に格納される入
力前のロータ位置と、ホール素子２ａ，２ｂにより検知
したドライブパルス入力後のロータ８の現状の位置（以
下、入力後のロータ位置という。）と、を比較する。こ
こで、入力後のロータ位置が、ＲＡＭ１４に格納された
入力前のロータ位置と一致している場合には（ステップ
Ｓ８：Ｎｏ）、制御回路３の処理はステップＳ９に進
み、一致していない場合には（ステップＳ８：Ｙｅ
ｓ）、制御回路３の処理はステップＳ１０に進む。

【００６２】ステップＳ９においては、制御回路３は、
ドライブパルスが４回出力されたか否か、すなわち、Ｒ
ＡＭ１４に格納されているパルスカウント値が「ｍ＝
４」であるか否かを判断する。パルスカウント値が「ｍ
＜４」である場合（ステップＳ９：Ｎｏ）、制御回路３
の処理はステップＳ６に戻る。制御回路３の処理がステ
ップＳ６に戻った場合には、制御回路３はパルスカウン
ト値をカウントし（即ち、パルスカウント値に１を加算
し）、当該パルスカウント値をＲＡＭ１４に格納する。

【００６３】そして、再びのステップＳ７においては、
制御回路３が低電圧用パルス信号をＩＣ３３に出力する
ことにより、電圧切替部１５から第一励磁切替回路１６
Ａ及び第二励磁切替回路１６Ｂに低電圧（即ち、１．７
〔Ｖ〕）のドライブパルスが１２．４〔ｍｓｅｃ〕間出
力される。更に、制御回路３の処理がステップＳ８、ス
テップＳ９、次いでステップＳ６へと繰り返された（即
ち、ステッピングモータ５が９０度回転しなかった）場
合には、三度目のステップＳ７の処理がなされる。この
場合、制御回路３は、高電圧用パルス信号をＮＯＲ回路
３２に出力する。これにより、高電圧用パルス信号がＮ
ＯＲ回路３２に入力されている間、ＦＥＴ３１はオン状
態を維持し、電圧切替部１５から第一励磁切替回路１６
Ａ及び第二励磁切替回路１６Ｂに高電圧（即ち、４．２
〔ｖ〕）のドライブパルスが１２．４〔ｍｓｅｃ〕間出
力される。これにより、コイル２１に電流が通電し、コ
イル２１が励磁するが、コイル２１の磁力は１回目及び
２回目の通電の際より大きいものとなる。

【００６４】更に、制御回路３の処理がステップＳ８、
ステップＳ９次いでステップＳ６へと繰り返された場合
には、四度目のステップＳ７の処理がなされる。四度目
のステップＳ７においても、制御回路３が三度目のステ
ップＳ７の処理と同様の処理を行うことで、電圧切替部
１５から第一励磁切替回路１６Ａ及び第二励磁切替回路
１６Ｂに高電圧のドライブパルスが１２．４〔ｍｓｅ
ｃ〕間出力される。そして、ステップＳ７の処理が４回
繰り返されると、ステッピングモータ５が９０度回転し
なかった場合（ステップＳ８：Ｎｏ）でも、パルスカウ
ント値が「ｍ＝４」であると制御回路３が判断するので
（ステップＳ９：Ｙｅｓ）、制御回路３の処理はステッ
プＳ１０に進む。ステップＳ１０においては、制御回路
３は、第一パターンの通電処理が終了するように、高電
圧用のパルス信号及び低電圧用のパルス信号を出力する
ことを終了する。なお、ステップＳ１０の処理におい
て、制御回路３はパルスカウント値をリセットする。

【００６５】ステップＳ１０後、制御回路３は、四分の
一回転時間経過するまで処理を待機する。そして、四分
の一回転時間が経過すると、制御回路３は、図６に示す
スタートから処理を再開する。

【００６６】ところで、ステップＳ９においてパルスカ
ウント値が「ｍ＝４」であると制御回路３が判断した場
合に、即ち、電圧切替部１５から励磁切替部１６へドラ
イブパルスが４回入力されてもロータ８が回転しなかっ
た場合に、図６に示すスタートから処理が再開される
と、ステップＳ１において制御回路３はロータ８が９０
度回転しないと判断する。（ステップＳ１：Ｎｏ）。

【００６７】そして、制御回路３の処理はステップＳ１
１に進み、制御回路３は、ＲＡＭ１４のエラーカウント
値を加算し、エラーカウント値が「ｎ＝１」となる。な
お、エラーカウント値が「ｎ＝１」の場合、ロータ８は
目標ロータパターンに対して９０度遅れていることを示
す。

【００６８】次に、制御回路３は、エラーカウント値が
「ｎ＝８」であるか否かを判断し（ステップＳ１２）、
エラーカウント値が「ｎ＝８」である場合には制御回路
３の処理はステップＳ３３に進み、エラーカウント値が
「ｎ＝８」でない場合には制御回路３の処理はステップ
Ｓ１３に進む。

【００６９】次に、ステップＳ１３では、目標ロータパ
ターンに対して９０度の遅れを取り戻すために、第三パ
ターンの通電処理が制御回路３によって実行される。第
三パターンの通電処理とは、電圧切替部１５から励磁切
替部１６に出力される通電パターンが図５（ｃ）に示す
ような場合である処理をいう。

【００７０】図８は、第三パターンの通電処理の流れを
示すフローチャートである。図８に示すように、制御回
路３は、ドライブパルスの入力数をカウントして（ステ
ップＳ１４）、ＲＡＭ１４に格納する。この場合、ＲＡ
Ｍ１４に格納されるパルスカウント値は、「ｍ＝１」と
なる。次に、制御回路３はＮＯＲ回路３２へ高電圧用の
パルス信号を出力することにより、図５に示すように、
電圧切替部１５から第一励磁切替回路１６Ａ及び第二励
磁切替回路１６Ｂへ一つ目の高電圧ドライブパルスが出
力される。ここで、制御回路３は、入力端子６１にハイ
レベルの信号を出力した状態を維持し、かつ、入力端子
６２〜入力端子６３にローレベルの信号を出力した状態
を維持しており、ＦＥＴ４１，４４がオン状態であり、
他のＦＥＴはオフ状態である。従って、高電圧ドライブ
パルスの入力により、コイル２１に６．４〔ｍｓｅｃ」
の間、４．２〔Ｖ〕の電圧が印加され、コイル２１が励
磁する（ステップＳ１５）。

【００７１】次いで、制御回路３は、ＲＡＭ１４に格納
された入力前のロータ位置と入力後のロータ位置とを比
較することにより、ステッピングモータ５が９０度回転
したか否かを判断する（ステップＳ１６）。ここで、入
力後のロータ位置が図２（ｂ）に示すＮ−Ｎパターンで
ある場合、入力前のロータ位置である図２（ａ）に示す
Ｎ−Ｓパターンに対してステッピングモータ５が９０度
回転したと制御回路３が判断し（ステップＳ１６：Ｙｅ
ｓ）、制御回路３の処理はステップＳ１７に進む。一
方、ステッピングモータ５が９０度回転していないと制
御回路３が判断した場合には、制御回路３の処理はステ
ップＳ２６に進む。

【００７２】ステップＳ２６において、制御回路３は、
電圧切替部１５から高電圧のドライブパルスが８回出力
されたか否か、つまり通電８回目であるか否かをＲＡＭ
１４のパルスカウント値から判断する。ここで、パルス
カウント値が「ｍ＝１」であるため（ステップＳ２６：
Ｎｏ）、制御回路３の処理はステップＳ１４に戻る。な
お、ステップＳ１４〜ステップＳ１６、ステップＳ２６
が繰り返されて、ドライブパルスが８回出力されてもロ
ータ８が回転しない場合には、パルスカウント値は「ｍ
＝８」となり（ステップＳ２６：Ｙｅｓ）、制御回路３
は、第三パターンの通電処理が終了するように、高電圧
用のパルス信号及を出力することを終了し、パルスカウ
ント値をリセットする（ステップＳ２４）。ステップＳ
２４後、制御回路３は、四分の一回転時間経過するまで
処理を待機する。そして、四分の一回転時間が経過する
と、制御回路３は、図６に示すスタートから処理を再開
する。この場合、第一パターンの通電処理で発生した９
０度の回転遅れが取り戻せず、この第三パターンの通電
処理において、更に９０度の回転遅れを生じることにな
るため、１８０度の回転遅れが生じることになる。従っ
て、図６に示す処理が再開されると、制御回路３の処理
は、ステップＳ１からステップＳ１１へと移り、エラー
カウント値は「ｎ＝２」となる。

【００７３】一方、ステップＳ１７において、制御回路
３は、エラーカウント値を一つ減算し、ＲＡＭ１４に格
納されるエラーカウント値は「ｎ＝０」となる（この場
合、ステップＳ１３に移った時点での、回転遅れが９０
度の場合である）。このように、ロータ８が図２（ａ）
に示すＮ−Ｓパターンから図２（ｂ）に示すＮ−Ｎパタ
ーンに９０度回転すると、第一パターンの通電処理にお
いて発生した９０度の回転遅れが取り戻され、現状のロ
ータ位置が、前回の四分の一回転時間で設定された目標
ロータパターンに追いつく。

【００７４】次に、制御回路３は、ＲＡＭ１４に次の目
標ロータパターンである図２（ｃ）に示すＳ−Ｎパター
ンを格納する（ステップＳ１８）。また、ステップＳ１
８において、制御回路３は、高電圧用のパルス信号及び
低電圧用のパルス信号を出力していない状態で、第一励
磁切替回路１６Ａ及び第二励磁切替回路１６ＢのＦＥＴ
のオン・オフを切り替える（即ち、ハイレベルの信号を
入力する入力端子を（ハイレベルの信号を入力する端子
を入力端子６１から入力端子６２へと）切り替える）。

【００７５】次に、制御回路３は、ドライブパルスの入
力数をカウントして（ステップＳ１９）、ＲＡＭ１４に
格納する。この場合、ＲＡＭ１４に格納されるパルスカ
ウント値は、「ｍ＝２」となる。次に、制御回路３はＮ
ＯＲ回路３２へ高電圧用のパルス信号を出力することに
より、図５に示すように、電圧切替部１５から第一励磁
切替回路１６Ａ及び第二励磁切替回路１６Ｂへ二つ目の
高電圧ドライブパルスが出力される。ここで、制御回路
３は、入力端子６２にハイレベルの信号を出力した状態
を維持し、かつ、入力端子６１，６３，６４にローレベ
ルの信号を出力した状態を維持しており、ＦＥＴ５１，
５４がオン状態であり、他のＦＥＴはオフ状態である。
従って、高電圧ドライブパルスの入力により、コイル２
１に６．０〔ｍｓｅｃ」の間、４．２〔Ｖ〕の電圧が印
加され、コイル２１が励磁する（ステップＳ２０）。

【００７６】次いで、制御回路３は、ＲＡＭ１４に格納
された入力前のロータ位置と入力後のロータ位置とを比
較することにより、ステッピングモータ５が９０度回転
したか否かを判断する（ステップＳ２１）。ここで、入
力後のロータ位置が図２（ｃ）に示すＳ−Ｎパターンで
ある場合、入力前のロータ位置である図２（ｂ）に示す
Ｎ−Ｎパターンに対してステッピングモータ５が９０度
回転したと制御回路３が判断し（ステップＳ２１：Ｙｅ
ｓ）、制御回路３の処理はステップＳ２２に進む。一
方、ステッピングモータ５が９０度回転していないと制
御回路３が判断した場合には、制御回路３の処理はステ
ップＳ２５に進む。

【００７７】ステップＳ２５において、制御回路３は、
電圧切替部１５から高電圧のドライブパルスが８回出力
されたか否か、つまり通電８回目であるか否かをＲＡＭ
１４のパルスカウント値から判断する。ここで、パルス
カウント値が「ｍ＝２」であるため（ステップＳ２５：
Ｎｏ）、制御回路３の処理はステップＳ１9に戻る。な
お、ステップＳ１４〜ステップＳ１６及びステップＳ２
６、又は、ステップＳ１９〜ステップＳ２１及びステッ
プＳ２５が繰り返されて、ドライブパルスが８回出力さ
れてもロータ８が回転しない場合には、パルスカウント
値は「ｍ＝８」となり（ステップＳ２５：Ｙｅｓ）、制
御回路３は、第三パターンの通電処理が終了するよう
に、高電圧用のパルス信号及を出力することを終了し、
パルスカウント値をリセットする（ステップＳ２４）。
ステップＳ２４後、制御回路３は、四分の一回転時間経
過するまで処理を待機する。そして、四分の一回転時間
が経過すると、制御回路３は、図６に示すスタートから
処理を再開する。この場合、第一パターンの通電処理で
発生した９０度の回転遅れが取り戻せたが、この第三パ
ターンの通電処理において９０度の回転遅れを生じるこ
とになる。従って、図６に示す処理が再開されると、制
御回路３の処理は、ステップＳ１からステップＳ１１へ
と移り、エラーカウント値は「ｎ＝１」となる。

【００７８】一方、ステップＳ２２において、制御回路
３は、エラーカウント値が「ｎ＝０」であるか否かを判
断し、エラーカウント値が「ｎ＝０」である場合には制
御回路３の処理はステップＳ２４に進み、エラーカウン
ト値が「ｎ＝０」でない場合には制御回路３の処理はス
テップＳ２３に進む。

【００７９】ステップＳ２４において、制御回路３は、
第三パターンの通電処理が終了するように、高電圧用の
パルス信号及を出力することを終了し、パルスカウント
値をリセットする。ステップＳ２４後、制御回路３は、
四分の一回転時間経過するまで処理を待機する。そし
て、四分の一回転時間が経過すると、制御回路３は、図
６に示すスタートから処理を再開する。この場合、第一
パターンの通電処理で発生した９０度の回転遅れが取り
戻せるとともに、この第三パターンの通電処理において
ロータ８が目標ロータパターンに位置することになる。
従って、制御回路３の処理は、ステップＳ１からステッ
プＳ２へと移り、通常のステッピング制御に戻る。

【００８０】なお、第三パターンの通電処理（即ち、ス
テップＳ１３）が行われる前に、回転遅れが１８０度以
上である場合は、上述したように制御回路３の処理はス
テップＳ２２からステップＳ２３に進む。この場合、ス
テップＳ２３において、制御回路３は、電圧切替部１５
から高電圧のドライブパルスが８回出力されたか否か、
つまり通電８回目であるか否かをＲＡＭ１４のパルスカ
ウント値から判断する。そして、パルスカウント値が
「ｍ＝８」でない場合、制御回路３の処理はステップＳ
１７に戻る。そして、ステップＳ１７〜ステップＳ２３
が繰り返されることで、第三パターンの通電処理におい
て１８０度以上の回転遅れが取り戻せるとともに、四分
の一回転時間内に回転する通常の回転分もロータ８が回
転する。

【００８１】ところで、上述したように、ステッピング
モータ５の回転数が上記所定のしきい値以上の場合（ス
テップＳ４：Ｎｏ）、制御回路３は第二パターンの通電
処理を行う。第二パターンの通電処理とは、電圧切替部
１５から励磁切替部１６に出力される通電パターンが図
５（ｂ）に示すような場合である処理をいう。

【００８２】図９は、第二パターンの通電処理の流れを
示すフローチャートである。図９に示すように、制御回
路３は、パルスカウント値をカウントして（ステップＳ
２８）、パルスカウント値を「ｍ＝１」としてＲＡＭ１
４に格納する。また、制御回路３は、ホール素子２ａ，
２ｂからの信号に従って、ロータ８の前回のロータ位置
をＲＡＭ１４にて格納する。次いで、制御回路３は、入
力端子６１にハイレベルの信号を出力し、かつ、入力端
子６２〜入力端子６４にローレベルの信号を出力する。
次に、制御回路３は、高電圧用パルス信号をＮＯＲ回路
３２に出力し、信号の出力が途切れないように高電圧用
パルス信号から低電圧用パルス信号に切り替えて低電圧
パルス信号をＩＣ３３に出力する。これにより、電圧切
替部１５から第一励磁切替回路１６Ａ及び第二励磁切替
回路１６Ｂに、図５（ｂ）に示す一つ目のドライブパル
スが出力される。これにより、コイル２１には４．２
〔Ｖ〕の電圧が印加されて、電圧の印加が途切れずに
１．７［Ｖ］の電圧が印加される。従って、コイル２１
に電流が通電し、コイル２１が励磁する（ステップＳ２
９）。次いで、制御回路３は、ステッピングモータ５が
９０度回転したか否かを判断する（ステップＳ３０）。
ここで、ステッピングモータ５が９０度回転した場合に
は、制御回路３の処理はステップＳ３２に進み、ステッ
ピングモータ５が９０度回転しなかった場合には、制御
回路３の処理はステップＳ３０に進む。ステップＳ３２
においては、第二パターンの通電処理が終了するよう
に、制御回路３は高電圧用のパルス信号及び低電圧用の
パルス信号を出力することを終了する（ステップＳ３
２）。ステップＳ３２後、制御回路３は、四分の一回転
時間経過するまで処理を待機する。そして、四分の一回
転時間が経過すると、制御回路３は、図６に示すスター
トから処理を再開する。

【００８３】一方、ステップＳ３１においては、制御回
路３は、ドライブパルスが４回出力されたか否かを判断
する。ドライブパルスが４回出力された場合（ステップ
Ｓ３１：Ｙｅｓ）、制御回路３の処理はステップＳ３２
に進む。このステップＳ３２の処理は、上述した場合と
同様であるので説明を省略する、上述した通りと同様で
あるので一方、ドライブパルス４回出力されていない場
合、制御回路３は、パルスカウント値に１を加算し（ス
テップＳ２８）、ＮＯＲ回路３２に高電圧用パルス信号
を出力する。これにより、電圧切替部１５から第一励磁
切替回路１６Ａ及び第二励磁切替回路１６Ｂに高電圧の
パルス信号が出力され、コイル２１に４．２〔Ｖ〕の電
圧が１２．４〔ｍｓｅｃ〕間印加される（ステップＳ３
０）。その後、制御回路３の処理は、ステップＳ３１に
進む。このステップＳ３１の処理は、上述した場合と同
様であるので説明を省略する。

【００８４】以上のように、本実施の形態では、従来の
ようにインダクタ１１０を有する平滑回路１０６が設け
られていなくとも、電圧切替部１５からコイル２１或い
はコイル２２に出力される低電圧のドライブパルスが平
滑化される。従って、本実施の形態では、インダクタ１
１０がモータ駆動装置１に設けられていなくても良いか
ら、モータ駆動装置１は従来のモータ駆動装置１００よ
り安価であり、小型である。

【００８５】また、コイル２１及びコイル２２の励磁の
切り替えは、ステッピングモータ５の一ステップ角毎に
行われているが、励磁の切り替えの際には制御回路３か
ら電圧切替部１５に低電圧用のパルス信号又は高電圧用
のパルス信号が出力されていない（例えば、ステップＳ
２、ステップＳ１８）。即ち、励磁の切り替えの際には
電圧切替部１５から第一励磁切替回路１６Ａ及び第二励
磁切替回路１６Ｂにドライブパルスが出力されていない
から、コイル２１及びコイル２２から誘導電流が生じな
い。従って、従来のようにフライホイールダイオードが
設けられていなくとも、ＦＥＴ４１〜ＦＥＴ４４及びＦ
ＥＴ５１〜ＦＥＴ５４の破損を抑えられる。従って、本
実施の形態では、フライホイールダイオードの分だけモ
ータ駆動装置１が安価になり、小型になる。

【００８６】また、低電圧又は高電圧のドライバパルス
の出力が終了する段階で、コイル２１又はコイル２２に
印加される電圧が降下する。そのため、コイル２１又は
コイル２２に誘導電流が生じるが、その誘導電流はダイ
オードＤ１を流れてコイル２１又はコイル２２に回帰す
る。そのため、その誘電電流がＩＣ３３或いはＦＥＴ３
１に流れなくなり、ＩＣ３３或いはＦＥＴ３１の破損が
抑えられる。

【００８７】また、本実施の形態では、図４に示すよう
に、低電圧のドライブパルスはＰＷＭ制御により電源電
圧が降圧されたものである。更に、図５に示すように、
ステッピングモータ５の四分の一回転時間経過毎に、低
電圧のドライブパルス及び高電圧のドライブパルスが複
数出力されている。従って、電源電圧が常時印加されて
いる状態ではないので、電力の消費が抑えられる。更
に、四分の一回転時間の間に、ステッピングモータ５が
回転した場合（例えば、ステップＳ８：Ｙｅｓ或いはス
テップＳ３０：Ｙｅｓ）には、その後、低電圧又は高電
圧のドライブパルスが出力されない。従って、電力の消
費が抑えられる。

【００８８】なお、本発明は、上記実施の形態に限定さ
れることなく、本発明の趣旨を逸脱しない範囲におい
て、種々の改良並びに設計の変更を行っても良い。例え
ば、本実施の形態では、ホール素子二個を９０度向かい
あわせて配置した構成の小型の二相全波ステッピングモ
ータを例にとって説明したが、モータはこれに限定され
るものではない。即ち、本発明は、三相、四相或いはそ
れ以上の相のステッピングモータ或いはブラシレスモー
タにも適用できる。また、電圧切替部１５から励磁切替
部１６に印加される電圧の波形は、図５に示すものに限
定されない。

【００８９】

【発明の効果】以上のように、請求項１記載の発明で
は、励磁切替部と並列にただ一つのダイオードが配置さ
れているだけで誘導電流が駆動コイルに回帰するため、
励磁切替部には従来のような第一励磁切替回路１０３及
び第二励磁切替回路１０４のように四つのダイオードを
必要としない。従って、本発明は、安価でありかつ小型
なステッピングモータ駆動装置を提供することができる
という効果を奏する。更に、パルス出力部から出力され
るパルス電圧は、ステッピングモータの駆動コイルに印
加されるため、駆動コイルにて整形される。従って、本
発明は、従来のようにインダクタ１１０をステッピング
モータ駆動装置に設けずとも済むという効果を奏し、ス
テッピングモータ駆動装置が小型かつ安価になるという
効果を奏する。

【００９０】請求項２記載の発明では、励磁切替部のス
イッチング素子がオンオフの切り替えを行っても励磁切
替部にパルス電圧が出力されていないため、駆動コイル
から誘導電流が生じない。励磁切替部のスイッチング素
子の破損が抑えられる。そのため、請求項２記載の発明
は、請求項１記載の発明の効果に加えて、フライホイー
ルダイオードをステッピングモータ駆動装置に設ける必
要がないという効果を奏し、ステッピングモータ駆動装
置が小型かつ安価になるという効果を奏する。

【００９１】請求項３記載の発明は、請求項１又は２記
載の発明の効果に加えて、論理回路が接続されているか
ら従来のようにＩＣ１０７から出力される信号を増幅す
るための抵抗内蔵トランジスタ１０８を設けずとも良い
という効果を奏する。更に、本発明は、ＤＣ−ＤＣコン
バータ集積回路或いは制御部からの信号が論理回路を介
してスイッチング素子に出力されうことで、パルス出力
部から低電圧のパルス及び高電圧のパルスの出力が可能
となるという効果を奏する。

【００９２】請求項４記載の発明は、励磁切替部のスイ
ッチング素子がオンオフの切替を行っても、駆動コイル
に電圧が印加されていないからコイルから誘導電流が生
じないという効果を奏する。また、本発明は、ステッピ
ングモータ駆動装置が小型かつ安価になるという効果を
奏する。

【００９３】請求項５記載の発明は、低電圧のパルス電
圧と、高電圧のパルス電圧とを切り替えるため、消費電
力の低下が図れるという効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るステッピングモータ駆動装置が適
用されたモータ駆動装置の具体的な構成が示されたブロ
ック図である。

【図２】上記モータ駆動装置に駆動されるステッピング
モータの内部構成が示された断面図であり、該ステッピ
ングモータのロータの位置パターンが示されている。

【図３】上記モータ駆動装置の主要部の回路構成につい
て具体的な態様が示された図面である。

【図４】上記モータ駆動装置から上記ステッピングモー
タに出力されるドライブパルスを説明するための図面で
ある。

【図５】上記モータ駆動装置から上記ステッピングモー
タに出力されるドライブパルスの一例が示された図面で
ある。

【図６】上記モータ駆動装置の動作が示されたフローチ
ャートである。

【図７】上記モータ駆動装置の動作が示されたフローチ
ャートである。

【図８】上記モータ駆動装置の動作が示されたフローチ
ャートである。

【図９】上記モータ駆動装置の動作が示されたフローチ
ャートである。

【図１０】従来のモータ駆動装置の回路図例である。

【符号の説明】

１モータ駆動装置３制御回路（制御部）４駆動回路５ステッピングモータ（モータ）１５電圧切替部（パルス出力部）１６励磁切替部１６Ａ第一励磁切替回路１６Ｂ第二励磁切替回路２１コイル（駆動コイル）２２コイル（駆動コイル）３２ＮＯＲ回路（論理回路）３１ＦＥＴ（パルス出力部のスイッチング素子）３３ＩＣ（ＤＣ−ＤＣコンバータ集積回路）４１〜４４ＦＥＴ（励磁切替部のスイッチング素子）５１〜５４ＦＥＴ（励磁切替部のスイッチング素子）Ｄ１ダイオード１０６平滑回路１１０インダクタ１１１〜１１４フライホイールダイオード１３１〜１４４フライホイールダイオード

Claims

【特許請求の範囲】

【請求項１】制御部からの信号に基づいてモータを駆
動するドライブパルスを出力するモータ駆動装置であっ
て、モータの駆動コイルに接続されて、モータの駆動コイル
の励磁の切り替えを行う励磁切替部と、前記制御部から信号が入力されるＤＣ−ＤＣコンバータ
集積回路と、該ＤＣ−ＤＣコンバータ集積回路からの出
力信号に基づいて電源電流をスイッチングするスイッチ
ング素子とを備えてドライブパルスを前記励磁切替部に
出力するパルス出力部とを備え、前記パルス出力部に、前記励磁切替部と並列で、かつ、
該励磁切替部と電流の流れる方向が逆となるようにダイ
オードが配置され、前記パルス出力部に前記ドライブパルスの波形を整形す
るためのインダクタを有する平滑回路を設けることな
く、平滑回路により波形が整形されていない前記ドライ
ブパルスを前記モータのインダクタである前記駆動コイ
ルに印加し、前記パルス出力部のスイッチング素子をオ
フとして前記駆動コイルへの電圧の印加を止めた際に、
駆動コイルから生じる誘導電流を前記ダイオードに流す
ことを特徴とするモータ駆動装置。
【請求項２】前記励磁切替部には、モータの駆動コイ
ルへの電流の切替を行うための複数のスイッチング素子
が備えられ、前記励磁切替部の各スイッチング素子に対応してフライ
ホイールダイオードを設けることなく、前記パルス出力
部のスイッチング素子がオフの状態の際に、前記励磁切
替部のスイッチング素子のオンオフの切替を行うことに
より、前記パルス出力部のスイッチング素子のオフ時に
駆動コイルから生じる誘導電流が流れる前記ダイオード
を前記励磁切替部のスイッチング素子のフライホイール
ダイオードに代えて機能させることを特徴とする請求項
１記載のモータ駆動装置。
【請求項３】前記パルス出力部のスイッチング素子
は、前記ＤＣ−ＤＣコンバータ集積回路からの信号線
と、前記制御部からの信号線とが論理回路を介して両方
接続され、前記ＤＣ−ＤＣコンバータ集積回路からの信号と、前記
制御部からの信号との二つの信号のうちの一方の信号に
基づいて波高が低い低電圧のパルスを出力し、他方の信
号に基づいて前記低電圧のパルスよりも波高が高い高電
圧のパルスを出力することを特徴とする請求項１または
２記載のモータ駆動装置。
【請求項４】請求項２記載のモータ駆動装置を用いた
モータ駆動方法であって、一ステップ角毎にモータを回転させるためにモータの駆
動コイルの励磁を切り替える際に、前記パルス出力部の
スイッチング素子がオフされて、前記励磁切替部に電圧
が印加されていない状態で、前記励磁切替部の各スイッ
チング素子のオンオフの切り替えを行うことを特徴とす
るモータ駆動方法。
【請求項５】請求項３記載のモータ駆動装置を用いた
モータ駆動方法であって、前記モータの回転状態に対応して、前記低電圧のパルス
電圧と、前記高電圧のパルス電圧とを切り替えてモータ
の駆動コイルに印加することを特徴とするモータ駆動方
法。