JP2003078362A - Power semiconductor device - Google Patents
Power semiconductor deviceInfo
- Publication number
- JP2003078362A JP2003078362A JP2001266227A JP2001266227A JP2003078362A JP 2003078362 A JP2003078362 A JP 2003078362A JP 2001266227 A JP2001266227 A JP 2001266227A JP 2001266227 A JP2001266227 A JP 2001266227A JP 2003078362 A JP2003078362 A JP 2003078362A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- current
- collector
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000001514 detection method Methods 0.000 claims abstract description 66
- 230000001629 suppression Effects 0.000 claims description 6
- 230000000452 restraining effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電力用半導体装置
に係り、特に出力素子に流れる出力電流の過電流時を検
出し、出力素子を過電流による熱破壊から保護するため
の出力素子保護回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power semiconductor device, and more particularly to an output element protection circuit for detecting an overcurrent of an output current flowing through an output element and protecting the output element from thermal damage due to the overcurrent. It is about.
【0002】[0002]
【従来の技術】大電流出力制御集積回路(パワーIC)で
は、大きな負荷電流をスイッチングするための出力素子
として、バイポーラトランジスタあるいは絶縁ゲート型
電界効果トランジスタ(MOSFET)あるいは絶縁ゲート型
バイポーラトランジスタ(IGBT)を用い、出力電流の過
電流時を検出し、出力素子を過電流による破壊から保護
するために出力素子保護回路が内蔵されることが多い。
この場合、出力素子保護回路は、出力素子に流れる出力
電流を検出用抵抗素子にも流して電圧値に変換し、この
電圧値に基づいて過電流時を検出するように構成され
る。2. Description of the Related Art In a large current output control integrated circuit (power IC), a bipolar transistor, an insulated gate field effect transistor (MOSFET) or an insulated gate bipolar transistor (IGBT) is used as an output element for switching a large load current. In many cases, an output element protection circuit is built in to detect the overcurrent of the output current and protect the output element from damage due to the overcurrent.
In this case, the output element protection circuit is configured to allow the output current flowing through the output element to also flow through the detection resistance element to be converted into a voltage value, and detect the overcurrent time based on the voltage value.
【0003】図5は、出力素子としてPNP トランジスタ
を用いたパワーICの出力回路部の従来例を示している。FIG. 5 shows a conventional example of an output circuit section of a power IC using PNP transistors as output elements.
【0004】図5に示すパワーICの出力回路部におい
て、駆動電圧VIN が印加される駆動電圧端子INと出力電
圧Voが取り出される出力端子OUT との間に検出用抵抗素
子17および出力用PNP トランジスタ2 のエミッタ・コレ
クタ間が接続されており、出力用PNP トランジスタ2 に
流れる出力電流Ioc が検出用抵抗素子17にも流れる。In the output circuit section of the power IC shown in FIG. 5, the detection resistance element 17 and the output PNP transistor are provided between the drive voltage terminal IN to which the drive voltage VIN is applied and the output terminal OUT from which the output voltage Vo is taken out. The emitter and collector of 2 are connected, and the output current Ioc flowing through the output PNP transistor 2 also flows through the detection resistance element 17.
【0005】上記出力用PNP トランジスタ2 は駆動回路
1 により駆動され、この駆動回路1の動作を制御する制
御端子と接地電位GND との間に制御用PNP トランジスタ
7 のエミッタ・コレクタ間が接続されている。The output PNP transistor 2 is a drive circuit.
The PNP transistor for control is driven between the control terminal that is driven by 1 and controls the operation of this drive circuit 1 and the ground potential GND.
The 7 emitter and collector are connected.
【0006】過電流抑制回路30は、検出用抵抗素子17お
よび制御用PNP トランジスタ7 を含み、出力電流Ioc を
検出用抵抗素子17により電圧値に変換し、この変換電圧
に応じた電流を基準電流と比較して出力電流Ioc が過電
流制限値Ioc(max)に達しているか否かを検出し、その検
出結果が過電流状態である場合には制御用PNP トランジ
スタ7 をオン状態に制御して駆動回路1 により出力用PN
P トランジスタ2 をオフ状態に制御するものである。The overcurrent suppressing circuit 30 includes a detection resistance element 17 and a control PNP transistor 7, converts the output current Ioc into a voltage value by the detection resistance element 17, and converts the current corresponding to the converted voltage into a reference current. It is detected whether the output current Ioc has reached the overcurrent limit value Ioc (max) by comparing with the above, and if the detection result is in the overcurrent state, the control PNP transistor 7 is turned on. PN for output by drive circuit 1
It controls the P-transistor 2 to the off state.
【0007】図6は、図5に示す出力回路部における出
力電流Ioc の大きさと出力用PNP トランジスタ2 のVCE=
(VIN-Vo)の大きさの関係を示す特性図である。FIG. 6 shows the magnitude of the output current Ioc and VCE = of the output PNP transistor 2 in the output circuit section shown in FIG.
FIG. 6 is a characteristic diagram showing a relationship of the magnitude of (VIN-Vo).
【0008】図5に示す出力回路部においては、前記し
たように出力電流Ioc が予め設定した固定の過電流制限
値Ioc(MAX)に達したか否かを検出して電流制御を行って
いるが、出力用トランジスタ2 の最大許容損失値よりも
小さな範囲で制御しているものとは限らない。In the output circuit section shown in FIG. 5, the current control is performed by detecting whether or not the output current Ioc has reached the preset fixed overcurrent limit value Ioc (MAX) as described above. However, the control is not always performed in a range smaller than the maximum allowable loss value of the output transistor 2.
【0009】例えば駆動電圧端子INの電圧が上昇し過ぎ
た場合とか出力電圧Voが下降し過ぎた場合に、出力用ト
ランジスタ2 のエミッタ・コレクタ間電圧VCE と出力電
流Ioc との積に依存する損失が出力用トランジスタ2 の
許容損失を越えていないか否か、つまり、出力用トラン
ジスタ2 が安全動作領域SOA で動作しているか否かを検
出していない。したがって、出力用トランジスタ2 が許
容損失範囲を逸脱して熱破壊し、負荷に安定した出力電
圧Voを供給できなくなるおそれがあった。For example, when the voltage of the drive voltage terminal IN rises too much or the output voltage Vo falls too much, the loss depending on the product of the emitter-collector voltage VCE of the output transistor 2 and the output current Ioc. Does not exceed the permissible loss of the output transistor 2, that is, whether or not the output transistor 2 operates in the safe operation area SOA. Therefore, the output transistor 2 may deviate from the permissible loss range and may be thermally destroyed, and the stable output voltage Vo may not be supplied to the load.
【0010】具体的には、例えばVIN=10V 、VCE=5V、Io
c=1Aの定常動作時には、出力用トランジスタ2 の損失は
5Wであるが、例えばVIN=30V 、VCE=25V 、Ioc=1Aの場合
には、出力用トランジスタ2 の損失は25W にもなる。Specifically, for example, VIN = 10V, VCE = 5V, Io
In the steady operation of c = 1A, the loss of output transistor 2 is
Although it is 5W, for example, when VIN = 30V, VCE = 25V, and Ioc = 1A, the loss of the output transistor 2 becomes 25W.
【0011】[0011]
【発明が解決しようとする課題】上記したように従来の
過電流抑制回路は、出力素子に流れる出力電流Ioc が予
め設定した固定の過電流制限値Ioc(MAX)に達したか否か
を検出して電流制御を行っているが、出力用トランジス
タの最大許容損失値よりも小さな範囲で制御しているも
のとは限らず、出力用トランジスタが許容損失範囲を逸
脱して熱破壊するおそれがあるという問題があった。As described above, the conventional overcurrent suppressing circuit detects whether or not the output current Ioc flowing through the output element has reached the preset fixed overcurrent limit value Ioc (MAX). Current control is performed, but the current is not always controlled in a range smaller than the maximum allowable loss value of the output transistor, and the output transistor may deviate from the allowable loss range and be thermally destroyed. There was a problem.
【0012】本発明は上記の問題点を解決すべくなされ
たもので、出力用トランジスタがその安全動作領域で動
作しているか否かを検出し、出力用トランジスタが許容
損失範囲を逸脱して熱破壊するおそれを防止し得る過電
流抑制回路を有する電力用半導体装置を提供することを
目的とする。The present invention has been made to solve the above problems, and detects whether or not the output transistor is operating in its safe operation area, and the output transistor deviates from the allowable loss range to generate heat. It is an object of the present invention to provide a power semiconductor device having an overcurrent suppressing circuit that can prevent damage.
【0013】[0013]
【課題を解決するための手段】本発明の第1の電力用半
導体装置は、駆動電圧が印加される駆動電圧端子と出力
電圧が取り出される出力端子との間に2電極が接続さ
れ、制御電極が駆動回路により駆動制御される出力用ト
ランジスタと、前記出力用トランジスタの出力電流を検
出する出力電流検出回路と、前記出力用トランジスタの
2電極間電圧を検出する2電極間電圧検出回路と、前記
2電極間電圧検出回路による検出値に応じて前記出力電
流の過電流制限値を制御する過電流抑制回路とを具備す
ることを特徴とする。In a first power semiconductor device of the present invention, two electrodes are connected between a drive voltage terminal to which a drive voltage is applied and an output terminal from which an output voltage is taken out, and a control electrode. An output transistor whose drive is controlled by a drive circuit; an output current detection circuit for detecting an output current of the output transistor; a two-electrode voltage detection circuit for detecting a two-electrode voltage of the output transistor; And an overcurrent suppressing circuit for controlling an overcurrent limit value of the output current according to a value detected by the two-electrode voltage detecting circuit.
【0014】本発明の第2の電力用半導体装置は、駆動
電圧が印加される駆動電圧端子と出力電圧が取り出され
る出力端子との間に2電極が接続され、制御電極が駆動
回路により駆動制御される出力用トランジスタと、前記
駆動電圧端子と前記出力用トランジスタの一端との間に
挿入接続され、前記出力用トランジスタと同じ出力電流
が流れる検出用抵抗素子と、前記検出用抵抗素子を含
み、前記出力電流を検出用抵抗素子により電圧値に変換
し、この変換電圧に基づいて前記出力電流が過電流制限
値に達しているか否かを検出し、過電流状態である場合
には前記駆動回路により前記出力用トランジスタをオフ
状態に制御する過電流抑制回路と、前記出力用トランジ
スタの2電極間電圧を検出し、その検出値が前記出力用
トランジスタがその許容損失範囲を逸脱する範囲である
場合に許容損失範囲を越えないように前記検出値に応じ
て前記過電流抑制回路による過電流制限値を変化させる
ように制御する2電極間電圧検出回路とを具備すること
を特徴とする。In the second power semiconductor device of the present invention, two electrodes are connected between the drive voltage terminal to which the drive voltage is applied and the output terminal from which the output voltage is taken out, and the control electrode is drive-controlled by the drive circuit. An output transistor, which is inserted and connected between the drive voltage terminal and one end of the output transistor, and includes a detection resistance element through which the same output current as the output transistor flows, and the detection resistance element, The output current is converted into a voltage value by a resistance element for detection, whether or not the output current has reached an overcurrent limit value is detected based on the converted voltage, and in the case of an overcurrent state, the drive circuit And an overcurrent suppressing circuit that controls the output transistor to be in an off state, and a voltage between two electrodes of the output transistor is detected. And a two-electrode voltage detection circuit that controls to change the overcurrent limit value by the overcurrent suppressing circuit according to the detected value so as not to exceed the allowable loss range when the range is outside the allowable loss range. It is characterized by having.
【0015】本発明の第3の電力用半導体装置は、駆動
電圧が印加される駆動電圧端子と出力電圧が取り出され
る出力端子との間に2電極が接続された出力用トランジ
スタと、前記出力用トランジスタの制御電極を駆動制御
する駆動回路と、前記駆動回路の動作を制御する制御端
子と接地電位との間に接続された制御用トランジスタ
と、前記駆動電圧端子と前記出力用トランジスタの一端
との間に挿入接続された検出用抵抗素子と、前記検出用
抵抗素子の出力用トランジスタ側一端に接続された電流
分岐用の抵抗素子と、前記出力用トランジスタの2電極
間電圧を検出し、その検出値に応じた電流を前記電流分
岐用の抵抗素子に流れる電流から分岐させることによ
り、前記電流分岐用の抵抗素子に流れる電流のうちの残
りの電流を前記出力用トランジスタの2電極間電圧の許
容損失を加味した値に制御する2電極間電圧検出回路
と、前記検出用抵抗素子、制御用トランジスタおよび電
流分岐用の抵抗素子を含み、前記電流分岐用の抵抗素子
に流れる電流のうちの前記残りの電流を基準電流と比較
して前記出力電流が出力用トランジスタの2電極間電圧
の許容損失を加味した過電流状態であるか否かを検出
し、検出結果が過電流状態である場合には前記制御用ト
ランジスタを制御して前記駆動回路により出力用トラン
ジスタをオフ状態に制御する過電流抑制回路とを具備す
ることを特徴とする。A third power semiconductor device of the present invention comprises an output transistor having two electrodes connected between a drive voltage terminal to which a drive voltage is applied and an output terminal from which the output voltage is taken out, and the output transistor. A drive circuit for driving and controlling a control electrode of the transistor; a control transistor connected between a control terminal for controlling the operation of the drive circuit and a ground potential; and a drive voltage terminal and one end of the output transistor. A detection resistance element inserted between the detection resistance element, a resistance element for current branching connected to one end of the detection resistance element on the output transistor side, and a voltage between two electrodes of the output transistor are detected and detected. By branching the current according to the value from the current flowing through the current branching resistance element, the remaining current of the current flowing through the current branching resistance element is used for the output. A resistance element for current branching, including a two-electrode voltage detection circuit for controlling the voltage between two electrodes of the transistor to control the allowable loss, a resistance element for detection, a control transistor, and a resistance element for current branching. Of the current flowing in the output current is compared with a reference current to detect whether or not the output current is an overcurrent state in which the allowable loss of the voltage between the two electrodes of the output transistor is taken into consideration. And an overcurrent suppressing circuit that controls the control transistor to control the output transistor to be in an off state by the drive circuit when in the overcurrent state.
【0016】[0016]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【0017】<第1の実施形態>図1は、本発明の第1
の実施形態に係るパワーICの出力回路部を示す。<First Embodiment> FIG. 1 shows a first embodiment of the present invention.
3 shows an output circuit unit of the power IC according to the embodiment.
【0018】図1に示す出力回路部において、駆動電圧
VIN が印加される駆動電圧端子INと出力電圧Voが取り出
される出力端子OUT との間に、検出用抵抗素子17および
出力用のPNP トランジスタ2 のエミッタ・コレクタ間が
接続されており、出力用トランジスタ2 に流れる出力電
流Ioc が検出用抵抗素子17にも流れる。なお、検出用抵
抗素子17は、例えばアルミニウム配線が用いられ、抵抗
値は例えば1Ωである。In the output circuit section shown in FIG. 1, the driving voltage
The resistor element 17 for detection and the emitter-collector of the output PNP transistor 2 are connected between the drive voltage terminal IN to which VIN is applied and the output terminal OUT from which the output voltage Vo is taken out. The output current Ioc flowing through 2 also flows through the detection resistance element 17. The detection resistance element 17 is made of, for example, aluminum wiring and has a resistance value of, for example, 1Ω.
【0019】上記出力用トランジスタ2 は駆動回路1 に
より駆動され、この駆動回路1 の動作を制御する制御端
子と接地電位GND との間に制御用のPNP トランジスタ7
のエミッタ・コレクタ間が接続されている。The output transistor 2 is driven by the drive circuit 1, and the control PNP transistor 7 is provided between the control terminal for controlling the operation of the drive circuit 1 and the ground potential GND.
The emitter and collector of are connected.
【0020】過電流抑制回路30は、前記検出用抵抗素子
17および制御用PNP トランジスタ7を含み、出力電流Ioc
を検出用抵抗素子17により電圧値に変換し、この変換
電圧に基づいて出力電流Ioc が過電流制限値に達してい
るか否かを検出し、過電流状態である場合には、制御用
トランジスタ7 および駆動回路1 により出力用トランジ
スタ2 をオフ状態に制御する機能を有する。The overcurrent suppressing circuit 30 includes the detecting resistance element.
17 and control PNP transistor 7
Is converted into a voltage value by the detection resistance element 17, and whether or not the output current Ioc has reached the overcurrent limit value is detected based on this converted voltage.If the output current Ioc reaches the overcurrent limit value, the control transistor 7 And a function of controlling the output transistor 2 to be in an off state by the driver circuit 1.
【0021】VCE 電圧検出制御回路40は、出力用トラン
ジスタ2 のエミッタ・コレクタ間電圧VCE を検出し、出
力用トランジスタ2 がその許容損失範囲を逸脱する範囲
である場合に許容損失を越えないように検出値に応じて
過電流抑制回路30による過電流制限値を変化させるよう
に制御する機能を有する。The VCE voltage detection control circuit 40 detects the emitter-collector voltage VCE of the output transistor 2 so as not to exceed the allowable loss when the output transistor 2 is out of the allowable loss range. It has a function of controlling to change the overcurrent limit value by the overcurrent suppressing circuit 30 according to the detected value.
【0022】図2は、図1の出力回路部における出力電
流Ioc の大きさと出力用トランジスタ2 のVCE=(VIN-Vo)
(∵VCE>>VR17、VR17は検出用抵抗素子17における降下電
圧)の大きさの関係を示す特性図である。FIG. 2 shows the magnitude of the output current Ioc in the output circuit section of FIG. 1 and VCE = (VIN-Vo) of the output transistor 2.
(∵VCE >> VR17, VR17 is a characteristic diagram showing the relationship of magnitude of the voltage drop in the resistance element 17 for detection).
【0023】ここで、実線で囲まれた斜線領域は安全動
作領域SOA を示しており、比較のために従来例の特性を
点線で示している。Here, the shaded area surrounded by the solid line shows the safe operating area SOA, and the characteristic of the conventional example is shown by the dotted line for comparison.
【0024】上記安全動作領域SOA において、Ioc の増
大につれてVCE が最大値(VIN-Vo)max からおよそトラン
ジスタのベース・エミッタ電圧VBE まで直線的に低下す
る傾斜部Sの勾配は、後で詳述するように次式で示され
る。In the safe operating area SOA, the slope of the slope S where VCE decreases linearly from the maximum value (VIN-Vo) max to about the base-emitter voltage VBE of the transistor as Ioc increases will be described in detail later. As shown in the following equation.
【0025】-R14*R17/(R16+R17)ここで、R17 は検出用
抵抗素子17の抵抗値であり、R16 は過電流抑制回路30に
おいて検出用抵抗素子17の一端に接続されている抵抗素
子16の抵抗値であり、R14 はVCE 電圧検出制御回路40に
おいて駆動電圧端子IN(検出用抵抗素子17の他端)に一
端が接続されている抵抗素子14の抵抗値である。-R14 * R17 / (R16 + R17) Here, R17 is a resistance value of the detection resistance element 17, and R16 is a resistance connected to one end of the detection resistance element 17 in the overcurrent suppressing circuit 30. R14 is the resistance value of the element 16, and R14 is the resistance value of the resistance element 14 whose one end is connected to the drive voltage terminal IN (the other end of the detection resistance element 17) in the VCE voltage detection control circuit 40.
【0026】図1に示す出力回路部によれば、図2に示
す特性のように、出力用トランジスタ2 が許容損失範囲
を逸脱しないで安全動作領域SOA で確実に動作するよう
に制御することができるので、出力用トランジスタジス
タ2 の熱破壊を防止し、負荷に安定した出力電圧Voを供
給することが可能になる。According to the output circuit section shown in FIG. 1, the output transistor 2 can be controlled so as to operate reliably in the safe operation area SOA without deviating from the allowable loss range, as shown in the characteristic shown in FIG. Therefore, it is possible to prevent thermal destruction of the output transistor transistor 2 and supply a stable output voltage Vo to the load.
【0027】<過電流抑制回路30およびVCE 電圧検出制
御回路40の基本構成の一例>次に、図1中の過電流抑制
回路30およびVCE 電圧検出制御回路40の基本構成の一例
を詳細に説明する。<Example of Basic Configuration of Overcurrent Suppression Circuit 30 and VCE Voltage Detection Control Circuit 40> Next, an example of basic configuration of the overcurrent suppression circuit 30 and VCE voltage detection control circuit 40 in FIG. 1 will be described in detail. To do.
【0028】過電流抑制回路30においては、電流源13と
GND との間に、コレクタ・ベース同士が短絡接続された
NPN トランジスタ10のコレクタ・エミッタ間が接続され
ており、このNPN トランジスタ10にNPN トランジスタ1
1、12がカレントミラー接続されている。In the overcurrent suppressing circuit 30, the current source 13 and
The collector and base were short-circuited to GND
The collector and emitter of NPN transistor 10 are connected, and NPN transistor 1 is connected to this NPN transistor 10.
1 and 12 are connected to the current mirror.
【0029】駆動電圧端子INとNPN トランジスタ11のコ
レクタとの間には、抵抗素子15およびベース・コレクタ
同士が短絡接続されたPNP トランジスタ3 のエミッタ・
コレクタ間が直列に接続されており、このPNP トランジ
スタ3 にPNP トランジスタ4がカレントミラー接続され
ている。このPNP トランジスタ3 、4 は、エミッタ抵抗
挿入型カレントミラー回路31を構成している。Between the drive voltage terminal IN and the collector of the NPN transistor 11, the resistor element 15 and the emitter and collector of the PNP transistor 3 whose base and collector are short-circuited are connected.
The collectors are connected in series, and the PNP transistor 3 is connected to the PNP transistor 4 as a current mirror. The PNP transistors 3 and 4 form an emitter resistor insertion type current mirror circuit 31.
【0030】上記PNP トランジスタ4 のコレクタは、前
記NPN トランジスタ12のコレクタおよび制御用PNP トラ
ンジスタ7 のベースに接続されており、上記PNP トラン
ジスタ4 のエミッタと出力用PNP トランジスタ2 のエミ
ッタ(検出用抵抗素子17の一端)との間に抵抗素子16が
接続されている。The collector of the PNP transistor 4 is connected to the collector of the NPN transistor 12 and the base of the control PNP transistor 7, and the emitter of the PNP transistor 4 and the emitter of the output PNP transistor 2 (detection resistance element) are connected. The resistance element 16 is connected between the one end 17 and the other end.
【0031】VCE 電圧検出制御回路40においては、駆動
電圧端子INと出力端子OUT との間に抵抗素子14およびコ
レクタ・ベース同士が短絡接続されたNPN トランジスタ
8 のコレクタ・エミッタ間が直列に接続されている。そ
して、このNPN トランジスタ8 にNPN トランジスタ9 が
カレントミラー接続されており、このNPN トランジスタ
9 のコレクタと過電流抑制回路30におけるPNP トランジ
スタ4 のエミッタ(抵抗素子16の一端)が接続されてい
る。In the VCE voltage detection control circuit 40, the NPN transistor in which the resistance element 14 and the collector / base are short-circuited between the drive voltage terminal IN and the output terminal OUT
8 collectors and emitters are connected in series. The NPN transistor 9 is connected to the NPN transistor 9 by current mirror connection.
The collector of 9 and the emitter of PNP transistor 4 (one end of resistance element 16) in overcurrent suppressing circuit 30 are connected.
【0032】次に、上記構成における動作を詳細に説明
する。Next, the operation of the above configuration will be described in detail.
【0033】過電流抑制回路30においては、電流源13の
電流Iaと等しい電流がNPN トランジスタ10、11、12、PN
P トランジスタ3 に流れる。出力電流Ioc を検出用抵抗
素子17により電圧値に変換し、この変換電圧に応じた電
流を抵抗素子16に流す。この場合、VCE 電圧検出制御回
路40は、出力用トランジスタ2 のVCE に応じた電流Iyを
生成し、抵抗素子16に流れる電流から分岐させる。この
抵抗素子16に流れる電流から上記VCE 電圧検出制御回路
40に分岐された電流を差し引いた残りの電流はPNP トラ
ンジスタ4 に流れ、さらに、NPN トランジスタ12に流れ
る。In the overcurrent suppressing circuit 30, a current equal to the current Ia of the current source 13 is the NPN transistor 10, 11, 12, PN.
Flows to P-transistor 3. The output current Ioc is converted into a voltage value by the detection resistance element 17, and a current corresponding to this converted voltage is passed through the resistance element 16. In this case, the VCE voltage detection control circuit 40 generates a current Iy corresponding to VCE of the output transistor 2 and branches it from the current flowing through the resistance element 16. From the current flowing through this resistance element 16, the VCE voltage detection control circuit
The remaining current after subtracting the current branched to 40 flows to the PNP transistor 4 and further to the NPN transistor 12.
【0034】このNPN トランジスタ12のコレクタに制御
用トランジスタ7 のベースが接続されており、この制御
用トランジスタ7 のオン/オフの切り換え点が出力電流
Iocの過電流を制限するスレッシュホールドポイントに
なる。このスレッシュホールドポイントは、PNP トラン
ジスタ3 に流れる電流IaとPNP トランジスタ4 に流れる
電流Ikが等しい(Ia=Ik) 点である。The base of the control transistor 7 is connected to the collector of the NPN transistor 12, and the on / off switching point of the control transistor 7 is the output current.
It becomes a threshold point that limits the overcurrent of Ioc. This threshold point is a point where the current Ia flowing through the PNP transistor 3 and the current Ik flowing through the PNP transistor 4 are equal (Ia = Ik).
【0035】いま、出力電流Ioc が過電流制限値Ioc(ma
x)になると、検出用抵抗素子17の電圧降下が過大にな
り、抵抗素子16に流れる電流が小さくなる。この時、PN
P トランジスタ4 に流れる電流IkはPNP トランジスタ3
に流れる電流Iaより小さくなり、NPN トランジスタ12に
流れる電流がNPN トランジスタ11に流れる電流と等しく
なるように、制御用PNP トランジスタ7 はオン状態にな
り、駆動回路1 は出力用トランジスタ2 をオフ状態に制
御する。Now, the output current Ioc is the overcurrent limit value Ioc (ma
In the case of (x), the voltage drop of the detection resistance element 17 becomes excessive and the current flowing through the resistance element 16 becomes small. At this time, PN
The current Ik flowing in the P-transistor 4 is
Control current PNP transistor 7 is turned on and drive circuit 1 turns off output transistor 2 so that the current flowing in NPN transistor 12 becomes equal to the current flowing in NPN transistor 11. Control.
【0036】一方、出力電流Ioc がIoc(max)より小さく
て検出用抵抗素子17の電圧降下が小さい場合には、抵抗
素子16に流れる電流が大きい。この時、出力用トランジ
スタ2 のVCE も小さければ、Iyも小さく、PNP トランジ
スタ4 に流れる電流IkはPNPトランジスタ3 に流れる電
流Iaより大きくなる。これにより、NPN トランジスタ12
に流れる電流IkはIaより大きくなるので、制御用トラン
ジスタ7 はオフ状態であり、駆動回路1 は出力用トラン
ジスタ2 をオン駆動している。On the other hand, when the output current Ioc is smaller than Ioc (max) and the voltage drop of the detection resistance element 17 is small, the current flowing through the resistance element 16 is large. At this time, if VCE of the output transistor 2 is also small, Iy is also small, and the current Ik flowing through the PNP transistor 4 becomes larger than the current Ia flowing through the PNP transistor 3. This allows the NPN transistor 12
Since the current Ik flowing through is larger than Ia, the control transistor 7 is off and the drive circuit 1 drives the output transistor 2 on.
【0037】これに対して、出力電流Ioc がIoc(max)よ
り小さく、抵抗素子16に流れる電流が大きい時、出力用
トランジスタ2 のVCE が大きければ、Iyが大きくなり、
PNPトランジスタ4 に流れる電流IkはPNP トランジスタ3
に流れる電流Iaより小さく少なくなる。これにより、N
PN トランジスタ12に流れる電流がNPNトランジスタ11に
流れる電流と等しくなるように、制御用トランジスタ7
はオン状態になり、駆動回路1 は出力用トランジスタ2
をオフ状態に制御する。したがって、この時の過電流制
限値は小さくなる。On the other hand, when the output current Ioc is smaller than Ioc (max) and the current flowing through the resistance element 16 is large, if VCE of the output transistor 2 is large, Iy becomes large,
The current Ik flowing through PNP transistor 4 is
Is smaller than the current Ia flowing through it. This gives N
Set the control transistor 7 so that the current flowing through the PN transistor 12 becomes equal to the current flowing through the NPN transistor 11.
Is turned on, and the drive circuit 1 turns on the output transistor 2
Control to the off state. Therefore, the overcurrent limit value at this time becomes small.
【0038】即ち、図1の出力回路部においては、例え
ば駆動電圧端子INの電圧が上昇し過ぎた場合とか出力電
圧Voが下降し過ぎた場合でも、出力用トランジスタ2 の
VCEの大きさ、つまり、出力用トランジスタ2 の損失の
発生状況を検出し、それに応じて出力用トランジスタ2
の出力を調整することができる。That is, in the output circuit section of FIG. 1, for example, even when the voltage of the drive voltage terminal IN rises too much or the output voltage Vo falls too much, the output transistor 2
The magnitude of VCE, that is, the occurrence status of loss of the output transistor 2 is detected, and the output transistor 2 is detected accordingly.
The output of can be adjusted.
【0039】したがって、図1の出力回路部によれば、
出力用トランジスタ2 がその許容損失範囲を越えないよ
うに、つまり、安全動作領域SOA で動作するように電流
制御が可能になるので、出力用トランジスタ2 が許容損
失範囲を逸脱して熱破壊する(負荷に安定した出力電圧
Voを供給できなくなる)おそれを確実に防止することが
可能になった。Therefore, according to the output circuit section of FIG.
Since current control is possible so that the output transistor 2 does not exceed its allowable loss range, that is, operates in the safe operating area SOA, the output transistor 2 deviates from the allowable loss range and is thermally destroyed ( Stable output voltage for load
It is possible to reliably prevent the possibility that Vo cannot be supplied.
【0040】次に、図1の回路において、図2中の安全
動作領域SOA における傾斜部Sの勾配を求める。なお、
図2中、VIN-Vo(max) はトランジスタの最大定格電圧で
ある。Next, in the circuit of FIG. 1, the slope of the inclined portion S in the safe operation area SOA shown in FIG. 2 is obtained. In addition,
In FIG. 2, VIN-Vo (max) is the maximum rated voltage of the transistor.
【0041】エミッタ抵抗挿入型カレントミラー回路31
を構成するPNP トランジスタ3 、4のベース電位を基準
にとると、次式(1)が成り立つ。Emitter resistor insertion type current mirror circuit 31
Based on the base potentials of the PNP transistors 3 and 4 that make up, the following equation (1) holds.
【0042】
VT*ln(Ia/A*Is)+Ia*R15=VT*ln(Ik/A*Is)+(Ik+Iy)*R16+(Ik+Iy+Ioc)*R17
R15*Ia+VT*ln(Ia/Ik)=(R16+R17)*Ik+(R16+R17)*Iy+R17*Ioc ……(1)
ここで、A はユニット数、Isは単位ユニット当りの飽和
電流である。VT * ln (Ia / A * Is) + Ia * R15 = VT * ln (Ik / A * Is) + (Ik + Iy) * R16 + (Ik + Iy + Ioc) * R17 R15 * Ia + VT * ln (Ia / Ik) = (R16 + R17) * Ik + (R16 + R17) * Iy + R17 * Ioc (1) where A is the number of units and Is is the saturation current per unit.
【0043】上式(1)にスレッシュホールドポイント
の条件Ia=Ik を代入すると、
(R16+R17)*Iy=-R17*Ioc-(R16+R17-R15)*Ia ……(2)
一方、NPN トランジスタ8 に流れる電流Izは、
Iz={(VCE(Tr2)+R17*(Ik+Iy+Ioc))-VBE(Tr8)}/R14 ……(3)
となる。上式(3)において
VCE(Tr2)》R17*(Ik+Iy+Ioc))
であり、上式(3)は
Iz={VCE(Tr2)-VBE(Tr8)}/R14 ……(4)
となる。IyはIzにほぼ等しく、上式(4)を前式(2)
に代入すると、
(R16+R17)*{VCE(Tr2)-VBE(Tr8)}/R14=-R17*Ioc-(R16+R17-R15)*Ia
(R16+R17)*VCE(Tr2)
=-R14*R17*Ioc-R14*(R16+R17-R15)*Ia+(R16+R17)*VBE(Tr8)
VCE(Tr2)=-{R14*R17/(R16+R17)}*Ioc+R14*{(R15/(R16+R17))-1}*Ia+VBE(Tr8)
……(5)
となる。上式(5)中の定数項R14*{(R15/(R16+R17))-
1}*Ia+VBE(Tr8) をA と置くと、
VCE(Tr2)=-{R14*R17/(R16+R17)}*Ioc+A ……(6)
となる。Substituting the threshold point condition Ia = Ik into the above equation (1), (R16 + R17) * Iy = -R17 * Ioc- (R16 + R17-R15) * Ia (2) On the other hand, The current Iz flowing through the NPN transistor 8 is Iz = {(VCE (Tr2) + R17 * (Ik + Iy + Ioc))-VBE (Tr8)} / R14 (3). In the above formula (3), VCE (Tr2) >> R17 * (Ik + Iy + Ioc)), and the above formula (3) is Iz = {VCE (Tr2) -VBE (Tr8)} / R14 ...... (4) Becomes Iy is almost equal to Iz, and the above equation (4) is transformed into the previous equation (2).
Substituting into (R16 + R17) * {VCE (Tr2) -VBE (Tr8)} / R14 = -R17 * Ioc- (R16 + R17-R15) * Ia (R16 + R17) * VCE (Tr2) =- R14 * R17 * Ioc-R14 * (R16 + R17-R15) * Ia + (R16 + R17) * VBE (Tr8) VCE (Tr2) =-{R14 * R17 / (R16 + R17)} * Ioc + R14 * { (R15 / (R16 + R17))-1} * Ia + VBE (Tr8) (5) Constant term in the above equation (5) R14 * {(R15 / (R16 + R17))-
When 1} * Ia + VBE (Tr8) is set as A, VCE (Tr2) =-{R14 * R17 / (R16 + R17)} * Ioc + A ...... (6).
【0044】上式(6)から、図2中の安全動作領域SO
A における傾斜部Sの勾配を抵抗素子14の抵抗値R14 に
より決定することが可能になることがわかる。また、上
式(2)および(4)より、安全動作領域SOA を規定す
る過電流制限値を最大値Ioc(max)より低下させるVCE の
ポイントをNPN トランジスタ8 のベース・エミッタ間電
圧VBE(Tr8)により決定することが可能になることが分か
る。From the above equation (6), the safe operating area SO in FIG.
It can be seen that the slope of the inclined portion S at A can be determined by the resistance value R14 of the resistance element 14. In addition, from the above formulas (2) and (4), the point of VCE that lowers the overcurrent limit value that defines the safe operating area SOA from the maximum value Ioc (max) is the base-emitter voltage VBE (Tr8 of NPN transistor 8). ) Makes it possible to make a decision.
【0045】<第2の実施形態>図3は、本発明の第2
の実施形態に係るパワーICの出力回路部を示す。<Second Embodiment> FIG. 3 shows a second embodiment of the present invention.
3 shows an output circuit unit of the power IC according to the embodiment.
【0046】図3に示す出力回路部は、図1を参照して
前述した出力回路部と比べて、過電流抑制回路30a およ
び過電流抑制回路40a が異なり、その他は同じであるの
で図1中と同一符号を付している。The output circuit portion shown in FIG. 3 is different from the output circuit portion described above with reference to FIG. 1 in the overcurrent suppressing circuit 30a and the overcurrent suppressing circuit 40a, and the other parts are the same, and therefore, in FIG. The same reference numerals are given.
【0047】図3中の過電流抑制回路30a は、図1中の
過電流抑制回路30と比べて、エミッタ抵抗挿入型カレン
トミラー回路31をWilson型カレントミラー回路32に変更
した点が異なり、図1中と同一部分には同一符号を付し
ている。The overcurrent suppressing circuit 30a in FIG. 3 is different from the overcurrent suppressing circuit 30 in FIG. 1 in that the emitter resistor insertion type current mirror circuit 31 is changed to a Wilson type current mirror circuit 32. The same parts as those in 1 are designated by the same reference numerals.
【0048】上記Wilson型カレントミラー回路32は、PN
P トランジスタ3 と4 のベース相互を接続し、このPNP
トランジスタ4 のベース・コレクタ同士を接続し、この
PNPトランジスタ4 のコレクタにPNP トランジスタ5 の
エミッタを接続し、このPNPトランジスタ5 のベースをP
NP トランジスタ3 のコレクタに接続しており、PNPトラ
ンジスタ5 のコレクタをNPN トランジスタ12のコレクタ
および制御用トランジスタ7 のベースに接続している。The Wilson type current mirror circuit 32 has a PN
Connect the bases of P-transistors 3 and 4 together to connect this PNP
Connect the base and collector of transistor 4 to each other.
Connect the emitter of PNP transistor 5 to the collector of PNP transistor 4 and connect the base of PNP transistor 5 to P
It is connected to the collector of NP transistor 3, and the collector of PNP transistor 5 is connected to the collector of NPN transistor 12 and the base of control transistor 7.
【0049】図3中のVCE 電圧検出制御回路40a は、図
1中のVCE 電圧検出制御回路40と比べて、(1)NPN ト
ランジスタ9 のエミッタに抵抗素子18を直列に挿入し、
NPNトランジスタ8 、9 および抵抗素子18によりWidlar
型電流源回路41を構成している点、(2)Widlar型電流
源回路41のNPN トランジスタ8 のエミッタおよび抵抗素
子18の共通接続ノードと出力端子OUT との間にPNP トラ
ンジスタ6 のエミッタ・ベース間を挿入し、このPNP ト
ランジスタ6 のコレクタをGND に接続している点、
(3)抵抗素子14とNPN トランジスタ8 のコレクタとの
間に、補正開始電圧調整用(つまり、VCE が何V 以上に
なった時に回路40a による補正動作を開始させるかを決
めるため)に任意数(本例では2個)のツェナーダイオ
ード19、20を直列に挿入している点が異なり、図1中と
同一部分には同一符号を付している。The VCE voltage detection control circuit 40a shown in FIG. 3 is different from the VCE voltage detection control circuit 40 shown in FIG. 1 in that (1) the resistance element 18 is inserted in series with the emitter of the NPN transistor 9;
Widlar with NPN transistors 8 and 9 and resistive element 18
(2) The emitter / base of the PNP transistor 6 between the emitter of the NPN transistor 8 of the Widlar type current source circuit 41 and the common connection node of the resistance element 18 and the output terminal OUT. Interposing a space between them and connecting the collector of this PNP transistor 6 to GND,
(3) Between the resistor element 14 and the collector of the NPN transistor 8, an arbitrary number can be used for adjusting the correction start voltage (that is, for determining how many VCE the VCE should start the correction operation by the circuit 40a). The difference is that (two in this example) Zener diodes 19 and 20 are inserted in series, and the same portions as those in FIG. 1 are denoted by the same reference numerals.
【0050】上記Widlar型電流源回路41において、R18*
Iy=VT*ln(Iz/Iy) であり、電流分割比Z=Iz/Iy である。In the Widlar type current source circuit 41, R18 *
Iy = VT * ln (Iz / Iy) and the current division ratio Z = Iz / Iy.
【0051】図3の出力回路部においても、制御用トラ
ンジスタ7 のオン/オフの切り換え点が出力電流Ioc の
過電流を制限するスレッシュホールドポイントになり、
このポイントは、PNP トランジスタ3 に流れる電流Iaと
PNP トランジスタ4 に流れる電流Ikが等しい(Ia=Ik) 点
である。Also in the output circuit section of FIG. 3, the on / off switching point of the control transistor 7 becomes a threshold point for limiting the overcurrent of the output current Ioc,
This point is the current Ia flowing in the PNP transistor 3 and
This is a point where the currents Ik flowing through the PNP transistor 4 are equal (Ia = Ik).
【0052】そして、前記変更点(1)により、微小電
流Iyを実現することが可能になり、変更点(2)によ
り、VCE 電圧検出制御回路40a による出力電流Ioc への
影響を抑えるととも抵抗素子14の抵抗値の低減化を実現
することが可能になり、変更点(3)により、過電流制
限値を最大値Ioc(max)より低下させるVCE のポイントを
上昇させることが可能になる。The change point (1) makes it possible to realize the small current Iy, and the change point (2) suppresses the influence of the VCE voltage detection control circuit 40a on the output current Ioc and also reduces the resistance. The resistance value of the element 14 can be reduced, and the change point (3) can increase the point of VCE at which the overcurrent limit value is lowered below the maximum value Ioc (max).
【0053】図4は、図3の出力回路部における出力電
流Ioc の大きさと出力用PNP トランジスタ2 のVCE=(VIN
-Vo)の大きさの関係を示す特性図である。FIG. 4 shows the magnitude of the output current Ioc and VCE = (VIN of the output PNP transistor 2 in the output circuit of FIG.
It is a characteristic view showing the relationship of the magnitude of -Vo).
【0054】ここで、実線で囲まれた斜線領域は安全動
作領域SOA を示しており、比較のために従来例の特性を
点線で示している。Here, the shaded area surrounded by the solid line shows the safe operation area SOA, and the characteristic of the conventional example is shown by the dotted line for comparison.
【0055】上記安全動作領域SOA において、Ioの増大
につれてVCE が最大値(VIN-Vo)maxから2*VBE+2*Vzまで
直線的に低下する傾斜部Sの勾配は、後で詳述するよう
に次式で示される。In the safe operation area SOA, the slope of the slope S where VCE linearly decreases from the maximum value (VIN-Vo) max to 2 * VBE + 2 * Vz as Io increases will be described later. Is expressed by the following equation.
【0056】-Z*R14*R17/(R16+R17)
ここで、Z はWidlar型カレントミラー回路41における電
流分割比であり、R17は検出用抵抗素子17の抵抗値であ
り、R16 は過電流抑制回路30a において検出用抵抗素子
17の一端に接続されている抵抗素子16の抵抗値であり、
R14 はVCE 電圧検出制御回路40a において駆動電圧端子
INに検出用抵抗素子17と同様に一端が接続されている抵
抗素子14の抵抗値である。-Z * R14 * R17 / (R16 + R17) where Z is the current division ratio in the Widlar type current mirror circuit 41, R17 is the resistance value of the detection resistance element 17, and R16 is the overcurrent. Resistor element for detection in suppression circuit 30a
The resistance value of the resistance element 16 connected to one end of 17,
R14 is the drive voltage terminal in the VCE voltage detection control circuit 40a.
This is the resistance value of the resistance element 14 whose one end is connected to IN similarly to the detection resistance element 17.
【0057】次に、図3の回路において、図4中の安全
動作領域SOA における傾斜部Sの勾配を求める。なお、
図4中、VIN-Vo(max) はトランジスタの最大定格電圧で
ある。Next, in the circuit of FIG. 3, the slope of the inclined portion S in the safe operation area SOA shown in FIG. 4 is obtained. In addition,
In FIG. 4, VIN-Vo (max) is the maximum rated voltage of the transistor.
【0058】Wilson型カレントミラー回路32を構成する
PNP トランジスタ3 、4 のベース電位を基準にとると、
次式(7)が成り立つ。Constructing a Wilson type current mirror circuit 32
Based on the base potential of PNP transistors 3 and 4,
The following expression (7) is established.
【0059】
VT*ln(Ia/A*Is)+Ia*R15=VT*ln(Ik/A*Is)+(Ik+Iy)*R16+(Ik+Iy+Ioc)*R17
R15*Ia+VT*ln(Ia/Ik)=(R16+R17)*Ik+(R16+R17)*Iy+R17*Ioc ……(7)
ここで、A はユニット数、Isは単位ユニット当りの飽和
電流である。VT * ln (Ia / A * Is) + Ia * R15 = VT * ln (Ik / A * Is) + (Ik + Iy) * R16 + (Ik + Iy + Ioc) * R17 R15 * Ia + VT * ln (Ia / Ik) = (R16 + R17) * Ik + (R16 + R17) * Iy + R17 * Ioc (7) where A is the number of units and Is is the saturation current per unit.
【0060】上式(8)にスレッシュホールドポイント
の条件Ia=Ik を代入すると、
(R16+R17)*Iy=-R17*Ioc-(R16+R17-R15)*Ia ……(8)
一方、NPN トランジスタ8 に流れる電流Izは、
Iz={(VCE(Tr2)+R17*(Ik+Iy+Ioc))-(2*VBE+2*Vz)}/R14 ……(9)
となる。上式(9)において
VCE(Tr2)》R17*(Ik+Iy+Ioc)
であり、上式(9)は
Iz={VCE(Tr2)-(2*VBE+2*Vz)}/R14 ……(10)
となる。Z*IyはIzにほぼ等しく、上式(10)を前式
(8)に代入すると、
(R16+R17)*{VCE(Tr2)-(2*VBE+2*Vz)}/(R14*Z)=-R17*Ioc-(R16+R17-R15)*Ia
(R16+R17)*VCE(Tr2)/Z
=-R14*R17*Ioc-R14*(R16+R17-R15)*Ia+(R16+R17)*2*(VBE+Vz)/Z
VCE(Tr2)/Z
=-{R14*R17/(R16+R17)}*Ioc+R14*{(R15/(R16+R17))-1}*Ia+2*(VBE+Vz)/Z
……(11)
となる。上式(11)中の定数項R14*{(R15/(R16+R17))-
1}*IaをA 、定数項2*(VBE+Vz)をB と置くと、
VCE(Tr2)=-Z*{R14*R17/(R16+R17)}*Ioc+Z*A+B ……(12)
となる。Substituting the condition Ia = Ik of the threshold point into the above equation (8), (R16 + R17) * Iy = -R17 * Ioc- (R16 + R17-R15) * Ia (8) On the other hand, The current Iz flowing through the NPN transistor 8 is Iz = {(VCE (Tr2) + R17 * (Ik + Iy + Ioc))-(2 * VBE + 2 * Vz)} / R14 (9). In the above formula (9), VCE (Tr2) >> R17 * (Ik + Iy + Ioc), and the above formula (9) is Iz = {VCE (Tr2)-(2 * VBE + 2 * Vz)} / R14… … (10) Z * Iy is almost equal to Iz, and if the above equation (10) is substituted into the previous equation (8), (R16 + R17) * {VCE (Tr2)-(2 * VBE + 2 * Vz)} / (R14 * Z) =-R17 * Ioc- (R16 + R17-R15) * Ia (R16 + R17) * VCE (Tr2) / Z = -R14 * R17 * Ioc-R14 * (R16 + R17-R15) * Ia + (R16 + R17) * 2 * (VBE + Vz) / Z VCE (Tr2) / Z =-{R14 * R17 / (R16 + R17)} * Ioc + R14 * {(R15 / (R16 + R17))-1} * Ia + 2 * (VBE + Vz) / Z becomes (11). Constant term in the above equation (11) R14 * ((R15 / (R16 + R17))-
If 1} * Ia is A and the constant term 2 * (VBE + Vz) is B, VCE (Tr2) =-Z * {R14 * R17 / (R16 + R17)} * Ioc + Z * A + B…. … (12)
【0061】上式(12)から、図4中の安全動作領域SO
A における傾斜部Sの勾配を抵抗素子14の抵抗値R14 に
より決定することが可能になることがわかる。また、上
式(8)、(10)より、安全動作領域SOA を規定する過
電流制限値を最大値Ioc(max)より低下させるVCE のポイ
ントをツェナーダイオード19、20のツェナー電圧Vzによ
り可変できることが可能になることが分かる。From the above equation (12), the safe operation area SO in FIG.
It can be seen that the slope of the inclined portion S at A can be determined by the resistance value R14 of the resistance element 14. Also, from the above equations (8) and (10), the VCE point at which the overcurrent limit value that defines the safe operating area SOA falls below the maximum value Ioc (max) can be changed by the Zener voltage Vz of the Zener diodes 19 and 20. It turns out that is possible.
【0062】なお、上式(12)において、定数項2*(VBE
+Vz)中のVBE は温度特性が負であるが、Vzは温度特性が
正であるので、両者の温度特性が互いに打ち消し合う効
果(温度特性補正効果)が得られる。In the above equation (12), the constant term 2 * (VBE
The temperature characteristic of VBE in (+ Vz) is negative, but the temperature characteristic of Vz is positive, so that the temperature characteristics of both can be canceled out (temperature characteristic correction effect).
【0063】<第2の実施形態の変形例>図3中の過電
流抑制回路30a およびVCE 電圧検出制御回路40a の変形
例を説明する。<Modification of Second Embodiment> A modification of the overcurrent suppressing circuit 30a and the VCE voltage detection control circuit 40a shown in FIG. 3 will be described.
【0064】VCE 電圧検出制御回路40a による出力電流
Ioc への影響を抑えるために、前記PNP トランジスタ6
を2個以上ダーリントン接続してもよい。Output current by VCE voltage detection control circuit 40a
In order to suppress the influence on Ioc, the PNP transistor 6
You may connect two or more Darlingtons.
【0065】また、出力用トランジスタ2 の特性に合わ
せて、安全動作領域SOA を規定する過電流制限値を最大
値Ioc(max)より低下させるVCE のポイントを変更するた
めに、VCE 電圧検出制御回路40a におけるツェナーダイ
オード19、20を省略したり、その個数を変更してもよ
い。但し、前式(12)におけるB=2*(VBE+Vz)の関係に伴
う温度特性補正効果は得られなくなる。Further, in order to change the VCE point at which the overcurrent limit value that defines the safe operating area SOA falls below the maximum value Ioc (max) in accordance with the characteristics of the output transistor 2, the VCE voltage detection control circuit The Zener diodes 19 and 20 in 40a may be omitted or the number thereof may be changed. However, the temperature characteristic correction effect due to the relationship of B = 2 * (VBE + Vz) in the above equation (12) cannot be obtained.
【0066】なお、図1、図3の回路において、PNP ト
ランジスタおよびNPN トランジスタの極性を入れ替える
とともに、駆動電圧VIN とGND との高低関係を入れ替え
るように変更実施することも可能である。In the circuits of FIGS. 1 and 3, it is possible to change the polarities of the PNP transistor and the NPN transistor and to change the height relationship between the drive voltage VIN and GND.
【0067】また、本例では、出力素子にバイポーラト
ランジスタを用いているが、出力素子にMOSFETやIGBTを
用いる場合にも同様に適用可能である。Further, although the bipolar transistor is used as the output element in this example, the present invention is also applicable to the case where the MOSFET or the IGBT is used as the output element.
【0068】[0068]
【発明の効果】上述したように本発明によれば、出力用
トランジスタがその安全動作領域で動作しているか否か
を検出し、出力用トランジスタが許容損失範囲を逸脱し
て熱破壊するおそれを防止し得る過電流抑制回路を有す
る電力用半導体装置を提供することができる。As described above, according to the present invention, whether or not the output transistor is operating in the safe operation area is detected, and there is a possibility that the output transistor may deviate from the allowable loss range and be thermally destroyed. It is possible to provide a power semiconductor device having an overcurrent suppressing circuit that can be prevented.
【図1】本発明の第1の実施形態のパワーICの出力回路
部を示す回路図。FIG. 1 is a circuit diagram showing an output circuit section of a power IC according to a first embodiment of the present invention.
【図2】図1の出力回路部における出力電流Ioc の大き
さと出力用トランジスタのVCE=(VIN-Vo)の大きさの関係
を示す特性図。FIG. 2 is a characteristic diagram showing the relationship between the magnitude of the output current Ioc and the magnitude of VCE = (VIN-Vo) of the output transistor in the output circuit section of FIG.
【図3】本発明の第2の実施形態に係るパワーICの出力
回路部を示す回路図。FIG. 3 is a circuit diagram showing an output circuit section of a power IC according to a second embodiment of the present invention.
【図4】図3の出力回路部における出力電流Ioc の大き
さと出力用トランジスタのVCE=(VIN-Vo)の大きさの関係
を示す特性図。4 is a characteristic diagram showing the relationship between the magnitude of the output current Ioc and the magnitude of VCE = (VIN-Vo) of the output transistor in the output circuit section of FIG.
【図5】出力素子としてPNP トランジスタを用いたパワ
ーICの出力回路部の従来例を示す回路図。FIG. 5 is a circuit diagram showing a conventional example of an output circuit section of a power IC using PNP transistors as output elements.
【図6】図5の出力回路部における出力電流Ioc の大き
さと出力用トランジスタのVCE=(VIN-Vo)の大きさの関係
を示す特性図。6 is a characteristic diagram showing the relationship between the magnitude of the output current Ioc and the magnitude of VCE = (VIN-Vo) of the output transistor in the output circuit section of FIG.
IN…駆動電圧端子、 OUT …出力端子、 1 …駆動回路、 2 …出力用PNP トランジスタ、 3,4,5 …PNP トランジスタ、 6 …PNP トランジスタ、 7 …制御用PNP トランジスタ、 8,9,10,11,12…NPN トランジスタ、 13…電流源、 14,15,16,18 …抵抗素子、 17…検出用抵抗素子、 19、20…ツェナーダイオード、 30a …過電流抑制回路、 32…Wilson型カレントミラー回路、 40a …VCE 電圧検出制御回路。 41…Widlar型電流源回路。 IN… Drive voltage terminal, OUT… Output terminal, 1… Drive circuit, 2… PNP transistor for output, 3,4,5… PNP transistors, 6… PNP transistor, 7… PNP transistor for control, 8,9,10,11,12… NPN transistor, 13 ... current source, 14,15,16,18 ... Resistance element, 17 ... Resistance element for detection, 19, 20 ... Zener diode, 30a ... Overcurrent suppression circuit, 32 ... Wilson type current mirror circuit, 40a… VCE Voltage detection control circuit. 41… Widlar type current source circuit.
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J091 CA57 FA04 FP02 FP05 GP02 HA08 HA20 HA25 KA05 KA09 KA28 MA21 TA02 UW08 5J500 AC57 AF04 AH08 AH20 AH25 AK05 AK09 AK28 AM21 AT02 PF02 PF05 PG02 WU08 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 5J091 CA57 FA04 FP02 FP05 GP02 HA08 HA20 HA25 KA05 KA09 KA28 MA21 TA02 UW08 5J500 AC57 AF04 AH08 AH20 AH25 AK05 AK09 AK28 AM21 AT02 PF02 PF05 PG02 WU08
Claims (7)
力電圧が取り出される出力端子との間に2電極が接続さ
れ、制御電極が駆動回路により駆動制御される出力用ト
ランジスタと、 前記出力用トランジスタの出力電流を検出する出力電流
検出回路と、 前記出力用トランジスタの2電極間電圧を検出する2電
極間電圧検出回路と、 前記2電極間電圧検出回路による検出値に応じて前記出
力電流の過電流制限値を制御する過電流抑制回路とを具
備することを特徴とする電力用半導体装置。1. An output transistor in which two electrodes are connected between a drive voltage terminal to which a drive voltage is applied and an output terminal from which an output voltage is taken out, and a control electrode is drive-controlled by a drive circuit; An output current detection circuit for detecting an output current of a transistor, a two-electrode voltage detection circuit for detecting a two-electrode voltage of the output transistor, and an output current of the output current according to a detection value by the two-electrode voltage detection circuit. An electric power semiconductor device, comprising: an overcurrent suppressing circuit that controls an overcurrent limit value.
力電圧が取り出される出力端子との間に2電極が接続さ
れ、制御電極が駆動回路により駆動制御される出力用ト
ランジスタと、 前記駆動電圧端子と前記出力用トランジスタの一端との
間に挿入接続され、前記出力用トランジスタと同じ出力
電流が流れる検出用抵抗素子と、 前記検出用抵抗素子を含み、前記出力電流を検出用抵抗
素子により電圧値に変換し、この変換電圧に基づいて前
記出力電流が過電流制限値に達しているか否かを検出
し、過電流状態である場合には前記駆動回路により前記
出力用トランジスタをオフ状態に制御する過電流抑制回
路と、 前記出力用トランジスタの2電極間電圧を検出し、その
検出値が前記出力用トランジスタがその許容損失範囲を
逸脱する範囲である場合に許容損失範囲を越えないよう
に前記検出値に応じて前記過電流抑制回路による過電流
制限値を変化させるように制御する2電極間電圧検出回
路とを具備することを特徴とする電力用半導体装置。2. An output transistor in which two electrodes are connected between a drive voltage terminal to which a drive voltage is applied and an output terminal from which an output voltage is taken out, and a control electrode is drive-controlled by a drive circuit, and the drive voltage. A detection resistance element that is inserted and connected between a terminal and one end of the output transistor and through which the same output current as the output transistor flows, and the detection resistance element, wherein the output current is converted to a voltage by the detection resistance element. Value is converted into a value, and based on this converted voltage, it is detected whether or not the output current has reached an overcurrent limit value, and in the case of an overcurrent state, the drive circuit controls the output transistor to be in an off state. And an overcurrent suppressing circuit for detecting the voltage between two electrodes of the output transistor, and the detected value is a range in which the output transistor deviates from its allowable loss range. In the case of a power supply, a two-electrode voltage detection circuit is controlled to change the overcurrent limit value by the overcurrent suppression circuit according to the detected value so as not to exceed the allowable loss range. Semiconductor device.
力電圧が取り出される出力端子との間に2電極が接続さ
れた出力用トランジスタと、 前記出力用トランジスタの制御電極を駆動制御する駆動
回路と、 前記駆動回路の動作を制御する制御端子と接地電位との
間に接続された制御用トランジスタと、 前記駆動電圧端子と前記出力用トランジスタの一端との
間に挿入接続された検出用抵抗素子と、 前記検出用抵抗素子の出力用トランジスタ側一端に接続
された電流分岐用の抵抗素子と、 前記出力用トランジスタの2電極間電圧を検出し、その
検出値に応じた電流を前記電流分岐用の抵抗素子に流れ
る電流から分岐させることにより、前記電流分岐用の抵
抗素子に流れる電流のうちの残りの電流を前記出力用ト
ランジスタの2電極間電圧の許容損失を加味した値に制
御する2電極間電圧検出回路と、 前記検出用抵抗素子、制御用トランジスタおよび電流分
岐用の抵抗素子を含み、前記電流分岐用の抵抗素子に流
れる電流のうちの前記残りの電流を基準電流と比較して
前記出力電流が出力用トランジスタの2電極間電圧の許
容損失を加味した過電流状態であるか否かを検出し、検
出結果が過電流状態である場合には前記制御用トランジ
スタを制御して前記駆動回路により出力用トランジスタ
をオフ状態に制御する過電流抑制回路とを具備すること
を特徴とする電力用半導体装置。3. An output transistor having two electrodes connected between a drive voltage terminal to which a drive voltage is applied and an output terminal from which an output voltage is taken out, and a drive circuit for driving and controlling a control electrode of the output transistor. And a control transistor connected between a control terminal for controlling the operation of the drive circuit and a ground potential, and a detection resistance element inserted and connected between the drive voltage terminal and one end of the output transistor. A resistance element for current branching connected to one end of the detection resistance element on the output transistor side; and a voltage between two electrodes of the output transistor is detected, and a current corresponding to the detected value is detected for the current branching. By branching from the current flowing through the resistance element, the remaining current of the current flowing through the current branching resistance element is allowed by the voltage between the two electrodes of the output transistor. A two-electrode voltage detection circuit for controlling to a value that takes loss into consideration, the detection resistance element, a control transistor, and a resistance element for current branching, and the remaining portion of the current flowing through the resistance element for current branching. Is compared with a reference current to detect whether or not the output current is in an overcurrent state in which the allowable loss of the voltage between the two electrodes of the output transistor is taken into consideration. When the detection result is the overcurrent state, A power semiconductor device, comprising: an overcurrent suppressing circuit which controls the control transistor to control the output transistor to be in an off state by the drive circuit.
スタであり、 前記過電流抑制回路は、 駆動電圧端子と前記出力用トランジスタのエミッタとの
間に挿入接続された検出用抵抗素子と、 電流源と接地電位との間にコレクタ・エミッタ間が接続
され、コレクタ・ベース同士が短絡接続された第1のNP
N トランジスタと、 前記第1のNPN トランジスタにカレントミラー接続され
た第2のNPN トランジスタおよび第3のNPN トランジス
タと、 前記駆動電圧端子と前記第2のNPN トランジスタのコレ
クタとの間に挿入された第1の抵抗素子およびこれに直
列にエミッタ・コレクタ間が接続され、ベース・コレク
タ同士が短絡接続された第1のPNP トランジスタと、 前記第1のPNP トランジスタにカレントミラー接続さ
れ、コレクタが前記第2のNPN トランジスタのコレクタ
に接続された第2のPNP トランジスタと、 前記第2のPNP トランジスタのコレクタにベースが接続
され、前記駆動回路の動作を制御する制御端子と接地電
位との間にエミッタ・コレクタ間が接続された制御用PN
P トランジスタと、 前記第2のPNP トランジスタのエミッタと前記出力用ト
ランジスタのエミッタとの間に接続された第2の抵抗素
子とを具備することを特徴とする請求項1乃至3のいず
れか1項に記載の電力用半導体装置。4. The output transistor is a PNP transistor, and the overcurrent suppression circuit includes a detection resistance element inserted and connected between a drive voltage terminal and an emitter of the output transistor, a current source and a ground. First NP with collector-emitter connected to the potential and collector-base short-circuited
An N-transistor, a second NPN transistor and a third NPN transistor current-mirror connected to the first NPN transistor, and a first NPN transistor inserted between the drive voltage terminal and the collector of the second NPN transistor. The first PNP transistor, in which the emitter and collector are connected in series and the base and collector are short-circuited to each other, and the first PNP transistor is current-mirror connected to the first PNP transistor, and the collector is the second A second PNP transistor connected to the collector of the NPN transistor, and a base connected to the collector of the second PNP transistor, and an emitter-collector between a control terminal for controlling the operation of the drive circuit and the ground potential. Control PN connected between
4. A P-transistor and a second resistance element connected between the emitter of the second PNP transistor and the emitter of the output transistor. The power semiconductor device according to item 1.
スタであり、 前記過電流抑制回路は、 駆動電圧端子と前記出力用トランジスタのエミッタとの
間に挿入接続された検出用抵抗素子と、 電流源と接地電位との間にコレクタ・エミッタ間が接続
され、コレクタ・ベース同士が短絡接続された第1のNP
N トランジスタと、 前記第1のNPN トランジスタにカレントミラー接続され
た第2のNPN トランジスタおよび第3のNPN トランジス
タと、 前記駆動電圧端子と前記第2のNPN トランジスタのコレ
クタとの間に挿入された第1の抵抗素子およびこれに直
列にエミッタ・コレクタ間が接続された第1のPNP トラ
ンジスタと、 前記第1のPNP トランジスタにカレントミラー接続さ
れ、ベース・コレクタ同士が短絡接続された第2のPNP
トランジスタと、 前記第2のPNP トランジスタのコレクタにエミッタが接
続され、ベースが前記第1のPNP トランジスタのコレク
タに接続され、コレクタが前記第3のNPN トランジスタ
のコレクタに接続された第3のPNP トランジスタと、 前記第3のPNP トランジスタのコレクタにベースが接続
され、前記駆動回路の動作を制御する制御端子と接地電
位との間にエミッタ・コレクタ間が接続された制御用PN
P トランジスタと、 前記第2のPNP トランジスタのエミッタと前記出力用ト
ランジスタのエミッタとの間に接続された第2の抵抗素
子とを具備することを特徴とする請求項1乃至3のいず
れか1項に記載の電力用半導体装置。5. The output transistor is a PNP transistor, and the overcurrent suppressing circuit includes a detection resistance element inserted and connected between a drive voltage terminal and an emitter of the output transistor, a current source and a ground. First NP with collector-emitter connected to the potential and collector-base short-circuited
An N-transistor, a second NPN transistor and a third NPN transistor current-mirror connected to the first NPN transistor, and a first NPN transistor inserted between the drive voltage terminal and the collector of the second NPN transistor. A first resistance element and a first PNP transistor having an emitter and a collector connected in series to the first resistance element, and a second PNP having a current mirror connection to the first PNP transistor and a base and a collector short-circuited to each other.
A transistor and a third PNP transistor whose emitter is connected to the collector of the second PNP transistor, whose base is connected to the collector of the first PNP transistor, and whose collector is connected to the collector of the third NPN transistor. And a control PN whose base is connected to the collector of the third PNP transistor and whose emitter-collector is connected between a control terminal for controlling the operation of the drive circuit and a ground potential.
4. A P-transistor and a second resistance element connected between the emitter of the second PNP transistor and the emitter of the output transistor. The power semiconductor device according to item 1.
スタであり、 前記2電極間電圧検出回路は、 前記駆動電圧端子と出力端子との間に挿入された第3の
抵抗素子およびこれに直列にコレクタ・エミッタ間が接
続され、コレクタ・ベース同士が短絡接続された第4の
NPN トランジスタと、 前記第4のNPN トランジスタにカレントミラー接続さ
れ、そのコレクタが前記過電流抑制回路における第2の
PNP トランジスタのエミッタに接続された第5のNPN ト
ランジスタとを具備することを特徴とする請求項4また
は5記載の電力用半導体装置。6. The output transistor is a PNP transistor, and the two-electrode voltage detection circuit comprises a third resistance element inserted between the drive voltage terminal and the output terminal and a collector connected in series with the third resistance element. The fourth with the emitters connected and the collector-base shorted together
A current mirror connection is made to the NPN transistor and the fourth NPN transistor, and its collector is the second mirror in the overcurrent suppressing circuit.
6. The power semiconductor device according to claim 4, further comprising a fifth NPN transistor connected to the emitter of the PNP transistor.
スタであり、 前記2電極間電圧検出回路は、 前記駆動電圧端子に一端が接続された第3の抵抗素子
と、 前記第3の抵抗素子の他端に一端側が接続された1個ま
たは直列接続され複数個のツェナーダイオードと、 前記ツェナーダイオードの他端側にコレクタ・ベースが
接続された第4のNPNトランジスタと、 前記第4のNPN トランジスタにカレントミラー接続さ
れ、そのコレクタが前記過電流抑制回路における第2の
PNP トランジスタのエミッタに接続された第5のNPN ト
ランジスタと、 前記第5のNPN トランジスタのエミッタに一端が接続さ
れ、他端が前記第4のNPN トランジスタのエミッタに接
続された第4の抵抗素子と、 前記第4の抵抗素子の他端と前記接地電位との間にエミ
ッタ・コレクタ間が接続され、ベースが前記出力端子に
接続された1個またはダーリントン接続された複数個の
第4のPNP トランジスタとを具備することを特徴とする
請求項4または5記載の電力用半導体装置。7. The output transistor is a PNP transistor, and the two-electrode voltage detection circuit includes a third resistance element having one end connected to the drive voltage terminal, and the other end of the third resistance element. One or a plurality of Zener diodes connected in series, one end side of which is connected to, a fourth NPN transistor whose collector / base is connected to the other end side of the Zener diode, and a current mirror connected to the fourth NPN transistor. The collector of which is connected to the second current collector of the overcurrent suppressing circuit.
A fifth NPN transistor connected to the emitter of the PNP transistor, and a fourth resistance element having one end connected to the emitter of the fifth NPN transistor and the other end connected to the emitter of the fourth NPN transistor. A plurality of fourth PNP transistors connected between the emitter and collector of the other end of the fourth resistance element and the ground potential and connected to the output terminal of the base, or a plurality of Darlington connected PNP transistors The power semiconductor device according to claim 4 or 5, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266227A JP2003078362A (en) | 2001-09-03 | 2001-09-03 | Power semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266227A JP2003078362A (en) | 2001-09-03 | 2001-09-03 | Power semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003078362A true JP2003078362A (en) | 2003-03-14 |
Family
ID=19092564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001266227A Pending JP2003078362A (en) | 2001-09-03 | 2001-09-03 | Power semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003078362A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7145397B2 (en) | 2003-08-08 | 2006-12-05 | Mitsubishi Denki Kabushiki Kaisha | Output overvoltage protection circuit for power amplifier |
JP2008522475A (en) * | 2004-11-29 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Current limiting circuit for RF power amplifier |
US7576531B2 (en) | 2005-03-28 | 2009-08-18 | Rohm Co., Ltd. | Switching regulator and electronic device therewith |
-
2001
- 2001-09-03 JP JP2001266227A patent/JP2003078362A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7145397B2 (en) | 2003-08-08 | 2006-12-05 | Mitsubishi Denki Kabushiki Kaisha | Output overvoltage protection circuit for power amplifier |
JP2008522475A (en) * | 2004-11-29 | 2008-06-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Current limiting circuit for RF power amplifier |
US7576531B2 (en) | 2005-03-28 | 2009-08-18 | Rohm Co., Ltd. | Switching regulator and electronic device therewith |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5635823A (en) | Current detector circuit | |
JPH0510522Y2 (en) | ||
US7310213B2 (en) | Semiconductor device provided with overheat protection circuit and electronic circuit using the same | |
EP2345947B1 (en) | Surge protected power supply | |
JP2001211059A (en) | Overcurrent protection circuit for semiconductor switch device | |
JP2522208B2 (en) | Semiconductor device | |
US6906902B2 (en) | Semiconductor integrated circuit | |
KR910001050B1 (en) | Heat protect circuit | |
JP5133648B2 (en) | Gate drive device for voltage controlled switching device | |
JPH0834222B2 (en) | Semiconductor device | |
JP3691123B2 (en) | Semiconductor protection circuit | |
JP2003078362A (en) | Power semiconductor device | |
JP4479570B2 (en) | Switching circuit with protection function and protection circuit | |
US20070086530A1 (en) | Circuit arrangement for connecting a first circuit node to a second circuit node and for protecting the first circuit node for overvoltage | |
JP3704856B2 (en) | Load drive circuit | |
US20090021201A1 (en) | Constant-current and constant-voltage driving circuit of dcbl fan motor with low acoustic noise and controllable speed | |
JP4996057B2 (en) | Semiconductor circuit | |
JP4286763B2 (en) | Overcurrent protection circuit and voltage generation circuit | |
JP5293083B2 (en) | Semiconductor device | |
CN108736877B (en) | Driving circuit | |
JP4845427B2 (en) | Semiconductor integrated circuit | |
KR101528136B1 (en) | Thermal Shut Down Protection Circuit Robust to Process Variation | |
JP5392239B2 (en) | Load drive device | |
US6259297B1 (en) | Protection circuit for power transistor | |
JPH08331757A (en) | Overcurrent limiting circuit |