JP2003077798A - 近接効果補正方法及びデバイス製造方法 - Google Patents
近接効果補正方法及びデバイス製造方法Info
- Publication number
- JP2003077798A JP2003077798A JP2001263859A JP2001263859A JP2003077798A JP 2003077798 A JP2003077798 A JP 2003077798A JP 2001263859 A JP2001263859 A JP 2001263859A JP 2001263859 A JP2001263859 A JP 2001263859A JP 2003077798 A JP2003077798 A JP 2003077798A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- area
- resizing
- filling rate
- proximity effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000000694 effects Effects 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000012937 correction Methods 0.000 claims description 24
- 238000010894 electron beam technology Methods 0.000 claims description 23
- 238000012546 transfer Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 8
- 238000001459 lithography Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 39
- 230000003287 optical effect Effects 0.000 description 14
- 238000009826 distribution Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 238000005286 illumination Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000007493 shaping process Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 より適切にパターン寸法のリサイズを行うこ
とにより、近接効果を良好に補正できる近接効果補正方
法等を提供する。 【解決手段】 パターン充填率Rが最大な区域のパター
ン充填率Rmaxを、予め設定しておいた値R1及びR2と
比較し、Rmax≧R1の場合は、パターン充填率の高い区
域でマイナスリサイズを行い、パターン充填率の最小の
区域ではリサイズを行わず、R1>Rmax≧R2の場合
は、パターン充填率が中間の区域でリサイズを行わず、
パターン充填率が高い区域ではマイナスリサイズを行
い、パターン充填率が低い区域ではプラスリサイズを行
い、R2>Rmaxの場合は、パターン充填率の最大の区域
ではリサイズを行わず、パターン充填率が低い区域では
プラスリサイズを行う。
とにより、近接効果を良好に補正できる近接効果補正方
法等を提供する。 【解決手段】 パターン充填率Rが最大な区域のパター
ン充填率Rmaxを、予め設定しておいた値R1及びR2と
比較し、Rmax≧R1の場合は、パターン充填率の高い区
域でマイナスリサイズを行い、パターン充填率の最小の
区域ではリサイズを行わず、R1>Rmax≧R2の場合
は、パターン充填率が中間の区域でリサイズを行わず、
パターン充填率が高い区域ではマイナスリサイズを行
い、パターン充填率が低い区域ではプラスリサイズを行
い、R2>Rmaxの場合は、パターン充填率の最大の区域
ではリサイズを行わず、パターン充填率が低い区域では
プラスリサイズを行う。
Description
【0001】
【発明の属する技術分野】本発明は、最小線幅0.1μm
未満の高精度・高密度パターンをも高スループットで形
成することを企図する電子線転写露光における近接効果
補正方法に関する。特には、より適切にパターン寸法の
リサイズを行うことにより、近接効果を良好に補正でき
る近接効果補正方法に関する。また、そのような近接効
果補正方法を用いて電子線露光工程を行うデバイス製造
方法に関する。
未満の高精度・高密度パターンをも高スループットで形
成することを企図する電子線転写露光における近接効果
補正方法に関する。特には、より適切にパターン寸法の
リサイズを行うことにより、近接効果を良好に補正でき
る近接効果補正方法に関する。また、そのような近接効
果補正方法を用いて電子線露光工程を行うデバイス製造
方法に関する。
【0002】
【従来の技術】現在のところ、半導体集積回路のリソグ
ラフィーにおける各ウェハ(感応基板)への露光は、紫
外線を用いるいわゆるステッパーによるものが主流であ
る。電子線露光は、ステッパーにパターン原版として装
着されるマスクの描画には用いられているが、ウェハの
量産リソグラフィー工程にはまだ用いられていない。し
かし、最近では、より高集積・超微細のパターンを形成
するため、各ウェハの露光にも電子線転写露光を用いる
との提案がなされている。
ラフィーにおける各ウェハ(感応基板)への露光は、紫
外線を用いるいわゆるステッパーによるものが主流であ
る。電子線露光は、ステッパーにパターン原版として装
着されるマスクの描画には用いられているが、ウェハの
量産リソグラフィー工程にはまだ用いられていない。し
かし、最近では、より高集積・超微細のパターンを形成
するため、各ウェハの露光にも電子線転写露光を用いる
との提案がなされている。
【0003】ところで、電子線露光はスループットが低
いのが欠点とされており、その欠点を解消すべく様々な
技術開発がなされてきた。現在では、セルプロジェクシ
ョン、キャラクタープロジェクションあるいはブロック
露光と呼ばれる図形部分一括露光方式が実用化されてい
る。図形部分一括露光方式では、繰り返し性のある回路
小パターン(ウェハ上で5μm 角程度)を、同様の小パ
ターンが複数種類形成されたマスクを用いて、1個の小
パターンを一単位として繰り返し転写露光を行う。しか
し、この方式でも、繰り返し性のないパターン部分につ
いては可変成形方式の描画を行う。そのため、ウェハの
量産リソグラフィー工程で望まれる程度のスループット
は得られない。
いのが欠点とされており、その欠点を解消すべく様々な
技術開発がなされてきた。現在では、セルプロジェクシ
ョン、キャラクタープロジェクションあるいはブロック
露光と呼ばれる図形部分一括露光方式が実用化されてい
る。図形部分一括露光方式では、繰り返し性のある回路
小パターン(ウェハ上で5μm 角程度)を、同様の小パ
ターンが複数種類形成されたマスクを用いて、1個の小
パターンを一単位として繰り返し転写露光を行う。しか
し、この方式でも、繰り返し性のないパターン部分につ
いては可変成形方式の描画を行う。そのため、ウェハの
量産リソグラフィー工程で望まれる程度のスループット
は得られない。
【0004】図形部分一括露光方式よりも飛躍的に高い
スループットをねらう電子線転写露光方式として、一個
の半導体チップ全体の回路パターンを備えたマスクを準
備し、そのマスクのある範囲に電子線を照射し、その照
射範囲のパターンの像を投影レンズにより縮小転写する
電子線縮小転写装置が提案されている。
スループットをねらう電子線転写露光方式として、一個
の半導体チップ全体の回路パターンを備えたマスクを準
備し、そのマスクのある範囲に電子線を照射し、その照
射範囲のパターンの像を投影レンズにより縮小転写する
電子線縮小転写装置が提案されている。
【0005】この種の装置では、マスクの全範囲に一括
して電子線を照射して一度にパターンを転写しようとす
ると、精度良くパターンを転写することができない。ま
た、原版となるマスクの製作が困難である。そこで、最
近精力的に検討されている方式は、1ダイ(ウェハ上の
チップ)又は複数ダイを一度に露光するのではなく、光
学系としては大きな光学フィールドを持つが、パターン
は小さな領域(サブフィールド)に分割して転写露光す
るという方式である(ここでは分割転写方式と呼ぶこと
とする)。この際この小領域毎に、被露光面上に結像さ
れる前記小領域の像の焦点やフィールドの歪み等の収差
を補正しながら露光する。これにより、ダイ全体の一括
転写に比べて、光学的に広い領域にわたって解像度並び
に精度の良い露光を行うことができる。
して電子線を照射して一度にパターンを転写しようとす
ると、精度良くパターンを転写することができない。ま
た、原版となるマスクの製作が困難である。そこで、最
近精力的に検討されている方式は、1ダイ(ウェハ上の
チップ)又は複数ダイを一度に露光するのではなく、光
学系としては大きな光学フィールドを持つが、パターン
は小さな領域(サブフィールド)に分割して転写露光す
るという方式である(ここでは分割転写方式と呼ぶこと
とする)。この際この小領域毎に、被露光面上に結像さ
れる前記小領域の像の焦点やフィールドの歪み等の収差
を補正しながら露光する。これにより、ダイ全体の一括
転写に比べて、光学的に広い領域にわたって解像度並び
に精度の良い露光を行うことができる。
【0006】
【発明が解決しようとする課題】ところで、ウェハ等の
感応基板に電子線を照射して露光する際には、基板から
の後方散乱電子によって、各部分の実際の露光量がその
近傍のパターン分布に従って変化する近接効果が生じ
る。近接効果は、感応基板の露光部分に入射した電子が
散乱しながら広がり、周囲の非露光部にエネルギを与え
ることにより起こる。
感応基板に電子線を照射して露光する際には、基板から
の後方散乱電子によって、各部分の実際の露光量がその
近傍のパターン分布に従って変化する近接効果が生じ
る。近接効果は、感応基板の露光部分に入射した電子が
散乱しながら広がり、周囲の非露光部にエネルギを与え
ることにより起こる。
【0007】この近接効果を補正する方法としては、予
めパターン寸法を変更したマスクを用いて露光する方法
がある。このパターン寸法の変更は、以下のように、あ
るパターン密度部を基準として、他の部分のパターン寸
法を変更(リサイズ)することにより行うとされてい
る。 低密度部のパターン寸法を不変(基準)とし、高密
度部のパターン寸法を細くする(マイナスリサイズ) 高密度部のパターン寸法を不変(基準)とし、低密
度部のパターン寸法を太らせる(プラスリサイズ) 中間の密度部を不変(基準)とし、高密度部のパタ
ーン寸法を細くし、低密度部のパターン寸法を太らせる しかし、どの密度部でのパターン寸法を基準とした場合
が最も良く近接効果を補正できるか不明であるという問
題点があった。なお、ドーズ量とパターン寸法の関係
は、原理的には現像レベルを調整することによって、操
作可能である。
めパターン寸法を変更したマスクを用いて露光する方法
がある。このパターン寸法の変更は、以下のように、あ
るパターン密度部を基準として、他の部分のパターン寸
法を変更(リサイズ)することにより行うとされてい
る。 低密度部のパターン寸法を不変(基準)とし、高密
度部のパターン寸法を細くする(マイナスリサイズ) 高密度部のパターン寸法を不変(基準)とし、低密
度部のパターン寸法を太らせる(プラスリサイズ) 中間の密度部を不変(基準)とし、高密度部のパタ
ーン寸法を細くし、低密度部のパターン寸法を太らせる しかし、どの密度部でのパターン寸法を基準とした場合
が最も良く近接効果を補正できるか不明であるという問
題点があった。なお、ドーズ量とパターン寸法の関係
は、原理的には現像レベルを調整することによって、操
作可能である。
【0008】本発明は、このような問題に鑑みてなされ
たものであって、より適切にパターン寸法のリサイズを
行うことにより、近接効果を良好に補正できる近接効果
補正方法等を提供することを目的とする。
たものであって、より適切にパターン寸法のリサイズを
行うことにより、近接効果を良好に補正できる近接効果
補正方法等を提供することを目的とする。
【0009】
【課題を解決するための手段】そこで、上記の課題を解
決するため、本発明の近接効果補正方法は、 感応基板
上に転写すべきパターンをマスク上に形成し、 該マス
クを電子線照明し、該マスクを通過した電子線を前記感
応基板上に投影して前記パターンを前記感応基板上に転
写露光する際に、 予め前記マスク上のパターンの各要
素に寸法変化(リサイズ)を与えておいて近接効果を補
正する方法であって; パターン領域を、感応基板上に
おける後方散乱電子の拡がり半径よりも小さい寸法の区
域に区分し、 各区域におけるパターン充填率Rを算出
し、 前記区域のうち、最小線幅又は最小線間隔のパタ
ーンを含む区域であって、パターン充填率Rが最大な区
域のパターン充填率Rmaxを選択し、 予め設定してお
いた値R1及びR2(R1>R2)と前記Rmaxとを比較
し、 Rmax≧R1の場合は、パターン充填率が高い区域
でマスク上のパターンを小さくするリサイズ(マイナス
リサイズ)を行い、R1>Rmax≧R2の場合は、パター
ン充填率が中間の区域でリサイズを行わず、パターン充
填率が高い区域ではマイナスリサイズを行い、パターン
充填率が低い区域ではマスク上のパターンを大きくする
リサイズ(プラスリサイズ)を行い、R2>Rmaxの場合
は、パターン充填率の最大の区域ではリサイズを行わ
ず、パターン充填率が低い区域ではプラスリサイズを行
う、ことを特徴とする。
決するため、本発明の近接効果補正方法は、 感応基板
上に転写すべきパターンをマスク上に形成し、 該マス
クを電子線照明し、該マスクを通過した電子線を前記感
応基板上に投影して前記パターンを前記感応基板上に転
写露光する際に、 予め前記マスク上のパターンの各要
素に寸法変化(リサイズ)を与えておいて近接効果を補
正する方法であって; パターン領域を、感応基板上に
おける後方散乱電子の拡がり半径よりも小さい寸法の区
域に区分し、 各区域におけるパターン充填率Rを算出
し、 前記区域のうち、最小線幅又は最小線間隔のパタ
ーンを含む区域であって、パターン充填率Rが最大な区
域のパターン充填率Rmaxを選択し、 予め設定してお
いた値R1及びR2(R1>R2)と前記Rmaxとを比較
し、 Rmax≧R1の場合は、パターン充填率が高い区域
でマスク上のパターンを小さくするリサイズ(マイナス
リサイズ)を行い、R1>Rmax≧R2の場合は、パター
ン充填率が中間の区域でリサイズを行わず、パターン充
填率が高い区域ではマイナスリサイズを行い、パターン
充填率が低い区域ではマスク上のパターンを大きくする
リサイズ(プラスリサイズ)を行い、R2>Rmaxの場合
は、パターン充填率の最大の区域ではリサイズを行わ
ず、パターン充填率が低い区域ではプラスリサイズを行
う、ことを特徴とする。
【0010】前記近接効果補正方法においては、 前記
区域毎のリサイズの量RSを、(該区域でのビームボ
ケ)×(リサイズを行わない区域における後方散乱電子
量と該区域での後方散乱電子量との差)に比例する値と
することが好ましい。
区域毎のリサイズの量RSを、(該区域でのビームボ
ケ)×(リサイズを行わない区域における後方散乱電子
量と該区域での後方散乱電子量との差)に比例する値と
することが好ましい。
【0011】前記近接効果補正方法においては、 前記
後方散乱電子量を、各区域に該区域のパターン充填率に
対応する面積の1つの図形があると仮定して算出するこ
とができる。
後方散乱電子量を、各区域に該区域のパターン充填率に
対応する面積の1つの図形があると仮定して算出するこ
とができる。
【0012】本発明のデバイス製造方法は、前記の近接
効果補正方法等を用いるリソグラフィー工程を含むこと
を特徴とする。
効果補正方法等を用いるリソグラフィー工程を含むこと
を特徴とする。
【0013】
【発明の実施の形態】以下、図面を参照しつつ説明す
る。まず、分割転写方式の荷電粒子線投影露光装置の光
学系全体における結像関係及び制御系の概要について図
面を参照しつつ説明する。図3は、分割転写方式の荷電
粒子線投影露光装置の光学系全体における結像関係及び
制御系の概要を示す図である。光学系の最上流に配置さ
れている電子銃101は、下方に向けて電子線を放射す
る。電子銃101の下方には2段のコンデンサレンズ1
02、103が備えられており、電子線は、これらのコ
ンデンサレンズ102、103によって収束されブラン
キング開口107にクロスオーバーC.O.を結像する。
る。まず、分割転写方式の荷電粒子線投影露光装置の光
学系全体における結像関係及び制御系の概要について図
面を参照しつつ説明する。図3は、分割転写方式の荷電
粒子線投影露光装置の光学系全体における結像関係及び
制御系の概要を示す図である。光学系の最上流に配置さ
れている電子銃101は、下方に向けて電子線を放射す
る。電子銃101の下方には2段のコンデンサレンズ1
02、103が備えられており、電子線は、これらのコ
ンデンサレンズ102、103によって収束されブラン
キング開口107にクロスオーバーC.O.を結像する。
【0014】二段目のコンデンサレンズ103の下に
は、矩形開口104が備えられている。この矩形開口
(照明ビーム成形開口)104は、レチクル(マスク)
110の一つのサブフィールド(露光の1単位となるパ
ターン小領域)を照明する照明ビームのみを通過させ
る。この開口104の像は、レンズ109によってレチ
クル110に結像される。
は、矩形開口104が備えられている。この矩形開口
(照明ビーム成形開口)104は、レチクル(マスク)
110の一つのサブフィールド(露光の1単位となるパ
ターン小領域)を照明する照明ビームのみを通過させ
る。この開口104の像は、レンズ109によってレチ
クル110に結像される。
【0015】ビーム成形開口104の下方には、ブラン
キング偏向器105が配置されている。同偏向器105
は、必要時に照明ビームを偏向させてブランキング開口
107の非開口部に当て、ビームがレチクル110に当
たらないようにする。ブランキング開口107の下に
は、照明ビーム偏向器108が配置されている。この偏
向器108は、主に照明ビームを図3の横方向(X方
向)に順次走査して、照明光学系の視野内にあるレチク
ル110の各サブフィールドの照明を行う。偏向器10
8の下方には、照明レンズ109が配置されている。照
明レンズ109は、レチクル110上にビーム成形開口
104を結像させる。
キング偏向器105が配置されている。同偏向器105
は、必要時に照明ビームを偏向させてブランキング開口
107の非開口部に当て、ビームがレチクル110に当
たらないようにする。ブランキング開口107の下に
は、照明ビーム偏向器108が配置されている。この偏
向器108は、主に照明ビームを図3の横方向(X方
向)に順次走査して、照明光学系の視野内にあるレチク
ル110の各サブフィールドの照明を行う。偏向器10
8の下方には、照明レンズ109が配置されている。照
明レンズ109は、レチクル110上にビーム成形開口
104を結像させる。
【0016】レチクル110は、実際には光軸垂直面内
(X−Y面)に広がっており、多数のサブフィールドを
有する。レチクル110上には、全体として一個の半導
体デバイスチップをなすパターン(チップパターン)が
形成されている。もちろん、複数のレチクルに1個の半
導体デバイスチップをなすパターンを分割して配置して
も良い。
(X−Y面)に広がっており、多数のサブフィールドを
有する。レチクル110上には、全体として一個の半導
体デバイスチップをなすパターン(チップパターン)が
形成されている。もちろん、複数のレチクルに1個の半
導体デバイスチップをなすパターンを分割して配置して
も良い。
【0017】レチクル110は移動可能なレチクルステ
ージ111上に載置されており、レチクル110を光軸
垂直方向(XY方向)に動かすことにより、照明光学系
の視野よりも広い範囲に広がるレチクル上の各サブフィ
ールドを照明することができる。レチクルステージ11
1には、レーザ干渉計を用いた位置検出器112が付設
されており、レチクルステージ111の位置をリアルタ
イムで正確に把握することができる。
ージ111上に載置されており、レチクル110を光軸
垂直方向(XY方向)に動かすことにより、照明光学系
の視野よりも広い範囲に広がるレチクル上の各サブフィ
ールドを照明することができる。レチクルステージ11
1には、レーザ干渉計を用いた位置検出器112が付設
されており、レチクルステージ111の位置をリアルタ
イムで正確に把握することができる。
【0018】レチクル110の下方には投影レンズ11
5及び119並びに偏向器116が設けられている。レ
チクル110の1つのサブフィールドを通過した電子線
は、投影レンズ115、119、偏向器116によって
ウェハ123上の所定の位置に結像される。ウェハ12
3上には、適当なレジストが塗布されており、レジスト
に電子線のドーズが与えられ、レチクル上のパターンが
縮小されてウェハ123上に転写される。
5及び119並びに偏向器116が設けられている。レ
チクル110の1つのサブフィールドを通過した電子線
は、投影レンズ115、119、偏向器116によって
ウェハ123上の所定の位置に結像される。ウェハ12
3上には、適当なレジストが塗布されており、レジスト
に電子線のドーズが与えられ、レチクル上のパターンが
縮小されてウェハ123上に転写される。
【0019】レチクル110とウェハ123の間を縮小
率比で内分する点にクロスオーバーC.O.が形成され、同
クロスオーバー位置にはコントラスト開口118が設け
られている。同開口118は、レチクル110の非パタ
ーン部で散乱された電子線がウェハ123に到達しない
よう遮断する。
率比で内分する点にクロスオーバーC.O.が形成され、同
クロスオーバー位置にはコントラスト開口118が設け
られている。同開口118は、レチクル110の非パタ
ーン部で散乱された電子線がウェハ123に到達しない
よう遮断する。
【0020】ウェハ123の直上には反射電子検出器1
22が配置されている。この反射電子検出器122は、
ウェハ123の被露光面やステージ上のマークで反射さ
れる電子の量を検出する。例えばレチクル110上のマ
ークパターンを通過したビームでウェハ123上のマー
クを走査し、その際のマークからの反射電子を検出する
ことにより、レチクル110と123の相対的位置関係
を知ることができる。
22が配置されている。この反射電子検出器122は、
ウェハ123の被露光面やステージ上のマークで反射さ
れる電子の量を検出する。例えばレチクル110上のマ
ークパターンを通過したビームでウェハ123上のマー
クを走査し、その際のマークからの反射電子を検出する
ことにより、レチクル110と123の相対的位置関係
を知ることができる。
【0021】ウェハ123は、静電チャック(図示され
ず)を介して、XY方向に移動可能なウェハステージ1
24上に載置されている。上記レチクルステージ111
とウェハステージ124とを、互いに逆の方向に同期走
査することにより、投影光学系の視野を越えて広がるチ
ップパターン内の各部を順次露光することができる。な
お、ウェハステージ124にも、上述のレチクルステー
ジ111と同様の位置検出器125が装備されている。
ず)を介して、XY方向に移動可能なウェハステージ1
24上に載置されている。上記レチクルステージ111
とウェハステージ124とを、互いに逆の方向に同期走
査することにより、投影光学系の視野を越えて広がるチ
ップパターン内の各部を順次露光することができる。な
お、ウェハステージ124にも、上述のレチクルステー
ジ111と同様の位置検出器125が装備されている。
【0022】上記各レンズ102、103、109、1
15、119及び各偏向器105、108、116は、
各々のコイル電源制御部102a、103a、109
a、115a、119a及び105a、108a、11
6aを介してコントローラ131によりコントロールさ
れる。また、レチクルステージ111及びウェハステー
ジ124も、ステージ制御部111a、124aを介し
て、コントローラ131により制御される。ステージ位
置検出器112、125は、アンプやA/D変換器等を
含むインターフェース112a、125aを介してコン
トローラ131に信号を送る。また、反射電子検出器1
22も同様のインターフェース122aを介してコント
ローラ131に信号を送る。
15、119及び各偏向器105、108、116は、
各々のコイル電源制御部102a、103a、109
a、115a、119a及び105a、108a、11
6aを介してコントローラ131によりコントロールさ
れる。また、レチクルステージ111及びウェハステー
ジ124も、ステージ制御部111a、124aを介し
て、コントローラ131により制御される。ステージ位
置検出器112、125は、アンプやA/D変換器等を
含むインターフェース112a、125aを介してコン
トローラ131に信号を送る。また、反射電子検出器1
22も同様のインターフェース122aを介してコント
ローラ131に信号を送る。
【0023】コントローラ131は、ステージ位置の制
御誤差を把握し、その誤差を像位置調整偏向器116で
補正する。これにより、レチクル110上のサブフィー
ルドの縮小像がウェハ123上の目標位置に正確に転写
される。そして、ウェハ123上で各サブフィールド像
が繋ぎ合わされて、レチクル上のチップパターン全体が
ウェハ上に転写される。
御誤差を把握し、その誤差を像位置調整偏向器116で
補正する。これにより、レチクル110上のサブフィー
ルドの縮小像がウェハ123上の目標位置に正確に転写
される。そして、ウェハ123上で各サブフィールド像
が繋ぎ合わされて、レチクル上のチップパターン全体が
ウェハ上に転写される。
【0024】次に、本発明の第1の実施の形態に係る近
接効果補正方法について説明する。本発明では、リサイ
ズ補正を施すパターン寸法の増減の基準を決め、線幅精
度のばらつきを最も小さくする方法を提案する。露光条
件の変化があった場合に線幅ばらつきを最小にするに
は、ビームボケが一定の場合には、通常はドーズコント
ラストを大きくするしかない。ここで、ドーズコントラ
ストは、ドーズ分布の最大値をImax、最小値をIminと
した際に、(Imax−Imin)/(Imax+Imin)で表現
される。例えば、一定ピッチで配置されるラインアンド
スペースのパターンの場合には、ラインとスペースの比
が1:1の時に最もコントラストが大きく、比が1:1
から外れるに従ってドーズコントラストが低下する。ま
た、チップパターン全体においては、最小線幅あるいは
最小線間隔を含み、最大密度を持つパターン領域が最も
近接効果によるパターン劣化が激しい。
接効果補正方法について説明する。本発明では、リサイ
ズ補正を施すパターン寸法の増減の基準を決め、線幅精
度のばらつきを最も小さくする方法を提案する。露光条
件の変化があった場合に線幅ばらつきを最小にするに
は、ビームボケが一定の場合には、通常はドーズコント
ラストを大きくするしかない。ここで、ドーズコントラ
ストは、ドーズ分布の最大値をImax、最小値をIminと
した際に、(Imax−Imin)/(Imax+Imin)で表現
される。例えば、一定ピッチで配置されるラインアンド
スペースのパターンの場合には、ラインとスペースの比
が1:1の時に最もコントラストが大きく、比が1:1
から外れるに従ってドーズコントラストが低下する。ま
た、チップパターン全体においては、最小線幅あるいは
最小線間隔を含み、最大密度を持つパターン領域が最も
近接効果によるパターン劣化が激しい。
【0025】しかし、実際に設計される2次元的なパタ
ーンの場合、ラインとスペースの比は定義することが困
難である。そのため、本発明の近接効果補正方法におい
ては、ラインとスペースの比の換わりに、パターンの充
填率(Filling Factor)をとるようにした。
ーンの場合、ラインとスペースの比は定義することが困
難である。そのため、本発明の近接効果補正方法におい
ては、ラインとスペースの比の換わりに、パターンの充
填率(Filling Factor)をとるようにした。
【0026】図1は、本発明の実施の形態に係る近接効
果補正方法を説明するための図である。図1には、マイ
コン等のパターン1が示されている。パターン1には、
比較的高密度にパターンの形成されたメモリ部2と、メ
モリ部2より低密度にパターンの形成されたメモリ部3
と、メモリ部3よりさらに低密度にパターンの形成され
たロジック部4、5が形成されている。このパターン1
の形成されたチップ全体を、後方散乱電子の拡がり半径
60μmの1/10の寸法の6μm角の区域(サブフィー
ルド)に分割し、各区域でのパターンの充填率を算出し
た。
果補正方法を説明するための図である。図1には、マイ
コン等のパターン1が示されている。パターン1には、
比較的高密度にパターンの形成されたメモリ部2と、メ
モリ部2より低密度にパターンの形成されたメモリ部3
と、メモリ部3よりさらに低密度にパターンの形成され
たロジック部4、5が形成されている。このパターン1
の形成されたチップ全体を、後方散乱電子の拡がり半径
60μmの1/10の寸法の6μm角の区域(サブフィー
ルド)に分割し、各区域でのパターンの充填率を算出し
た。
【0027】そこで、予め2つのパターン充填率R
1(50%)及びR2(25%)を設定し、最大密度を持
つメモリ部2の最大密度部2aでのパターンの充填率R
maxを算出し、その値を以下の3つに分類する。 Rmax≧R1 R1>Rmax≧R2 R2>Rmax
1(50%)及びR2(25%)を設定し、最大密度を持
つメモリ部2の最大密度部2aでのパターンの充填率R
maxを算出し、その値を以下の3つに分類する。 Rmax≧R1 R1>Rmax≧R2 R2>Rmax
【0028】この例においては、メモリ部2の最大密度
部2aのパターン充填率Rmax(2a)は52%であっ
た。この値は、予め設定されたパターン充填率R1(5
0%)より大きいので、メモリ部2の中央部で線幅が小
さくなる方向にマイナスリサイズを行う。メモリ部2の
周辺部や、メモリ部2より低密度にパターンの形成され
たメモリ部3の中央部ではリサイズを行わない。メモリ
3の周辺部やメモリ部3よりさらに低密度にパターンの
形成されたロジック部4、5で線幅を太らせる方向にプ
ラスリサイズを行う。
部2aのパターン充填率Rmax(2a)は52%であっ
た。この値は、予め設定されたパターン充填率R1(5
0%)より大きいので、メモリ部2の中央部で線幅が小
さくなる方向にマイナスリサイズを行う。メモリ部2の
周辺部や、メモリ部2より低密度にパターンの形成され
たメモリ部3の中央部ではリサイズを行わない。メモリ
3の周辺部やメモリ部3よりさらに低密度にパターンの
形成されたロジック部4、5で線幅を太らせる方向にプ
ラスリサイズを行う。
【0029】また、このチップの別のレイヤーにおいて
は、メモリ部2の最大密度部2aのパターン充填率R
max(2a′)は22%であった。この値は、予め設定
されたパターン充填率R2(25%)より小さいので、
メモリ部2のパターン充填率の最大の区域2aではリサ
イズを行わない。他のパターン充填率が低い区域では
(該区域でのビームボケ)×(リサイズを行わない区域
における後方散乱電子量と該区域での後方散乱電子量と
の差)に比例する値だけプラスリサイズを行う。
は、メモリ部2の最大密度部2aのパターン充填率R
max(2a′)は22%であった。この値は、予め設定
されたパターン充填率R2(25%)より小さいので、
メモリ部2のパターン充填率の最大の区域2aではリサ
イズを行わない。他のパターン充填率が低い区域では
(該区域でのビームボケ)×(リサイズを行わない区域
における後方散乱電子量と該区域での後方散乱電子量と
の差)に比例する値だけプラスリサイズを行う。
【0030】さらに、このチップの別のレイヤーにおい
ては、メモリ部2の最大密度部2aのパターン充填率R
max(2a′′)は30%であった。この値は、予め設
定されたパターン充填率R1(50%)より小さく、パ
ターン充填率R2(25%)より大きいので、メモリ部
2の最大密度部2a等のパターン充填率が高い区域では
マイナスリサイズを行い、メモリ部3の周辺区域3a等
のパターン充填率が中間の区域ではリサイズを行わず、
ロジック部4、5等のパターン充填率が低い区域ではマ
スク上のパターンを大きくするリサイズ(プラスリサイ
ズ)を行う。
ては、メモリ部2の最大密度部2aのパターン充填率R
max(2a′′)は30%であった。この値は、予め設
定されたパターン充填率R1(50%)より小さく、パ
ターン充填率R2(25%)より大きいので、メモリ部
2の最大密度部2a等のパターン充填率が高い区域では
マイナスリサイズを行い、メモリ部3の周辺区域3a等
のパターン充填率が中間の区域ではリサイズを行わず、
ロジック部4、5等のパターン充填率が低い区域ではマ
スク上のパターンを大きくするリサイズ(プラスリサイ
ズ)を行う。
【0031】次に、図2を参照しつつ、上述のリサイズ
量の算出方法について説明する。各区域での後方散乱電
子量をダブルガウシアン分布と仮定し、各区域とその周
辺部でリサイズ量を算出した。また、各区域でのビーム
ボケ量を、サブフィールドの光軸からの距離やビーム電
流値から算出した。これらの値と該区域でのドーズ分布
からパターン寸法補正量を算出する。
量の算出方法について説明する。各区域での後方散乱電
子量をダブルガウシアン分布と仮定し、各区域とその周
辺部でリサイズ量を算出した。また、各区域でのビーム
ボケ量を、サブフィールドの光軸からの距離やビーム電
流値から算出した。これらの値と該区域でのドーズ分布
からパターン寸法補正量を算出する。
【0032】図2は、ウェハ面上のある区域でのドーズ
分布を示す図である。図2には、ウェハ面上のある区域
でのX方向位置とその時のドーズ量の分布が示されてい
る。ドーズ量は、中央部分では100%であるが、中央
から離れるに従って、低くなっている。図2において、
ドーズ量が12%から88%に立ち上がる箇所がビーム
ボケである。図中の水平線21はパターン寸法を補正し
ない区域での後方散乱電子量を示すものであり、水平線
22はパターン寸法を補正する区域での後方散乱電子量
を示すものである。ここで、水平線21と22の後方散
乱電子量の差(リサイズを行わない区域における後方散
乱電子量と該区域での後方散乱電子量との差)に符号2
3を付し、その時の補正量に符号24を付してある。
分布を示す図である。図2には、ウェハ面上のある区域
でのX方向位置とその時のドーズ量の分布が示されてい
る。ドーズ量は、中央部分では100%であるが、中央
から離れるに従って、低くなっている。図2において、
ドーズ量が12%から88%に立ち上がる箇所がビーム
ボケである。図中の水平線21はパターン寸法を補正し
ない区域での後方散乱電子量を示すものであり、水平線
22はパターン寸法を補正する区域での後方散乱電子量
を示すものである。ここで、水平線21と22の後方散
乱電子量の差(リサイズを行わない区域における後方散
乱電子量と該区域での後方散乱電子量との差)に符号2
3を付し、その時の補正量に符号24を付してある。
【0033】ここで、図中の相似性から、
電子量差23:補正量24=(88%−12%):(ビ
ームボケ) となる。したがって、 寸法補正(リサイズ)量24=(ビームボケ)×(電子
量差23)/76% となる。
ームボケ) となる。したがって、 寸法補正(リサイズ)量24=(ビームボケ)×(電子
量差23)/76% となる。
【0034】上述のように、各区域での後方散乱電子量
をダブルガウシアン分布と仮定し、各区域とその周辺部
で後方散乱電子量を算出し、また、各区域でのビームボ
ケ量を、サブフィールドの光軸からの距離やビーム電流
値から算出する。さらに、これらの値と該区域でのドー
ズ分布からパターン寸法補正量を算出できる。
をダブルガウシアン分布と仮定し、各区域とその周辺部
で後方散乱電子量を算出し、また、各区域でのビームボ
ケ量を、サブフィールドの光軸からの距離やビーム電流
値から算出する。さらに、これらの値と該区域でのドー
ズ分布からパターン寸法補正量を算出できる。
【0035】なお、後方散乱電子量の算出においては、
各区域毎に、該区域でのパターン充填率に対応する面積
の1つの代表図形を置いてダブルガウシアン分布を仮定
して算出するようにした。
各区域毎に、該区域でのパターン充填率に対応する面積
の1つの代表図形を置いてダブルガウシアン分布を仮定
して算出するようにした。
【0036】次に上記説明した電子線転写露光装置を利
用したデバイス製造方法の実施例を説明する。図4は、
微小デバイス(ICやLSI等の半導体チップ、液晶パ
ネル、CCD、薄膜磁気ヘッド、マイクロマシン等)の
製造のフローを示す。
用したデバイス製造方法の実施例を説明する。図4は、
微小デバイス(ICやLSI等の半導体チップ、液晶パ
ネル、CCD、薄膜磁気ヘッド、マイクロマシン等)の
製造のフローを示す。
【0037】ステップ1(回路設計)では、半導体デバ
イスの回路設計を行う。ステップ2(マスク製作)で
は、設計した回路パターンを形成したマスクを製作す
る。この時、上述のようにリサイズを施すことにより近
接効果や空間電荷効果によるビームボケの補正を行う。
一方、ステップ3(ウェハ製造)では、シリコン等の材
料を用いてウェハを製造する。
イスの回路設計を行う。ステップ2(マスク製作)で
は、設計した回路パターンを形成したマスクを製作す
る。この時、上述のようにリサイズを施すことにより近
接効果や空間電荷効果によるビームボケの補正を行う。
一方、ステップ3(ウェハ製造)では、シリコン等の材
料を用いてウェハを製造する。
【0038】ステップ4(酸化)では、ウェハの表面を
酸化させる。ステップ5(CVD)では、ウェハ表面に
絶縁膜を形成する。ステップ6(電極形成)では、ウェ
ハ上に電極を蒸着によって形成する。ステップ7(イオ
ン打ち込み)では、ウェハにイオンを打ち込む。ステッ
プ8(レジスト処理)では、ウェハに感光剤を塗布す
る。ステップ9(電子ビーム露光)では、ステップ2で
作ったマスクを用いて電子ビーム転写装置によって、マ
スクの回路パターンをウェハに焼付露光する。ステップ
10(光露光)では、同じくステップ2で作った光露光
用マスクを用いて、光ステッパーによってマスクの回路
パターンをウェハに焼付露光する。ステップ9におい
て、上述の近接効果補正方法を利用する。
酸化させる。ステップ5(CVD)では、ウェハ表面に
絶縁膜を形成する。ステップ6(電極形成)では、ウェ
ハ上に電極を蒸着によって形成する。ステップ7(イオ
ン打ち込み)では、ウェハにイオンを打ち込む。ステッ
プ8(レジスト処理)では、ウェハに感光剤を塗布す
る。ステップ9(電子ビーム露光)では、ステップ2で
作ったマスクを用いて電子ビーム転写装置によって、マ
スクの回路パターンをウェハに焼付露光する。ステップ
10(光露光)では、同じくステップ2で作った光露光
用マスクを用いて、光ステッパーによってマスクの回路
パターンをウェハに焼付露光する。ステップ9におい
て、上述の近接効果補正方法を利用する。
【0039】ステップ11(現像)では、露光したウェ
ハを現像する。ステップ12(エッチング)では、レジ
スト像以外の部分を選択的に削り取る。ステップ13
(レジスト剥離)では、エッチングがすんで不要となっ
たレジストを取り除く。ステップ4からステップ13を
繰り返し行うことによって、ウェハ上に多重に回路パタ
ーンが形成される。
ハを現像する。ステップ12(エッチング)では、レジ
スト像以外の部分を選択的に削り取る。ステップ13
(レジスト剥離)では、エッチングがすんで不要となっ
たレジストを取り除く。ステップ4からステップ13を
繰り返し行うことによって、ウェハ上に多重に回路パタ
ーンが形成される。
【0040】ステップ14(組立)は、後工程と呼ば
れ、上の工程によって作製されたウェハを用いて半導体
チップ化する工程であり、アッセンブリ工程(ダイシン
グ、ボンディング)、パッケージング工程(チップ封
入)等の工程を含む。ステップ15(検査)では、ステ
ップ14で作製された半導体デバイスの動作確認テス
ト、耐久性テスト等の検査を行う。こうした工程を経て
半導体デバイスが完成しこれが出荷(ステップ16)さ
れる。
れ、上の工程によって作製されたウェハを用いて半導体
チップ化する工程であり、アッセンブリ工程(ダイシン
グ、ボンディング)、パッケージング工程(チップ封
入)等の工程を含む。ステップ15(検査)では、ステ
ップ14で作製された半導体デバイスの動作確認テス
ト、耐久性テスト等の検査を行う。こうした工程を経て
半導体デバイスが完成しこれが出荷(ステップ16)さ
れる。
【0041】以上図1〜図4を参照しつつ、本発明の実
施の形態に係る近接効果補正方法等について説明した
が、本発明はこれに限定されるものではなく、様々な変
更を加えることができる。
施の形態に係る近接効果補正方法等について説明した
が、本発明はこれに限定されるものではなく、様々な変
更を加えることができる。
【0042】
【発明の効果】以上の説明から明らかなように、本発明
によれば、より適切にパターン寸法のリサイズを行うこ
とにより、近接効果を良好に補正できる。
によれば、より適切にパターン寸法のリサイズを行うこ
とにより、近接効果を良好に補正できる。
【図1】本発明の実施の形態に係る近接効果補正方法を
説明するための図である。
説明するための図である。
【図2】ウェハ面上のある区域でのドーズ分布を示す図
である。
である。
【図3】分割転写方式の荷電粒子線投影露光装置の光学
系全体における結像関係及び制御系の概要を示す図であ
る。
系全体における結像関係及び制御系の概要を示す図であ
る。
【図4】微小デバイス(ICやLSI等の半導体チッ
プ、液晶パネル、CCD、薄膜磁気ヘッド、マイクロマ
シン等)の製造のフローを示す。
プ、液晶パネル、CCD、薄膜磁気ヘッド、マイクロマ
シン等)の製造のフローを示す。
1 パターン
2、3 メモリ部
2a 最大密度部
3a 周辺区域
4、5 ロジック部
Claims (4)
- 【請求項1】 感応基板上に転写すべきパターンをマス
ク上に形成し、 該マスクを電子線照明し、 該マスクを通過した電子線を前記感応基板上に投影して
前記パターンを前記感応基板上に転写露光する際に、 予め前記マスク上のパターンの各要素に寸法変化(リサ
イズ)を与えておいて近接効果を補正する方法であっ
て;パターン領域を、感応基板上における後方散乱電子
の拡がり半径よりも小さい寸法の区域に区分し、 各区域におけるパターン充填率Rを算出し、 前記区域のうち、最小線幅又は最小線間隔のパターンを
含む区域であって、パターン充填率Rが最大な区域のパ
ターン充填率Rmaxを選択し、 予め設定しておいた値R1及びR2(R1>R2)と前記R
maxとを比較し、 Rmax≧R1の場合は、パターン充填率が高い区域でマス
ク上のパターンを小さくするリサイズ(マイナスリサイ
ズ)を行い、 R1>Rmax≧R2の場合は、パターン充填率が中間の区
域でリサイズを行わず、パターン充填率が高い区域では
マイナスリサイズを行い、パターン充填率が低い区域で
はマスク上のパターンを大きくするリサイズ(プラスリ
サイズ)を行い、 R2>Rmaxの場合は、パターン充填率の最大の区域では
リサイズを行わず、パターン充填率が低い区域ではプラ
スリサイズを行う、ことを特徴とする近接効果補正方
法。 - 【請求項2】 前記区域毎のリサイズの量RSを、(該
区域でのビームボケ)×(リサイズを行わない区域にお
ける後方散乱電子量と該区域での後方散乱電子量との
差)に比例する値とすることを特徴とする請求項1記載
の近接効果補正方法。 - 【請求項3】 前記後方散乱電子量を、各区域に該区域
のパターン充填率に対応する面積の1つの図形があると
仮定して算出することを特徴とする請求項2記載の近接
効果補正方法。 - 【請求項4】 電子線を用いたリソグラフィー工程にお
いて、請求項1〜3いずれか1項記載の方法により近接
効果補正を行うことを特徴とするデバイス製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001263859A JP2003077798A (ja) | 2001-08-31 | 2001-08-31 | 近接効果補正方法及びデバイス製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001263859A JP2003077798A (ja) | 2001-08-31 | 2001-08-31 | 近接効果補正方法及びデバイス製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003077798A true JP2003077798A (ja) | 2003-03-14 |
Family
ID=19090550
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001263859A Pending JP2003077798A (ja) | 2001-08-31 | 2001-08-31 | 近接効果補正方法及びデバイス製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003077798A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120682A (ja) * | 2004-10-19 | 2006-05-11 | Fujitsu Ltd | 描画データ作成方法及び描画データ作成プログラム |
JP2007242824A (ja) * | 2006-03-08 | 2007-09-20 | Nuflare Technology Inc | 荷電粒子ビーム描画方法、描画データ作成方法及びプログラム |
JP2010128441A (ja) * | 2008-12-01 | 2010-06-10 | Toppan Printing Co Ltd | フォトマスクのパターンデータ生成方法、フォトマスクのパターンデータ生成装置、およびプログラム |
US8423945B2 (en) | 2010-05-18 | 2013-04-16 | International Business Machines Corporation | Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes |
CN114077153A (zh) * | 2021-11-19 | 2022-02-22 | 泉意光罩光电科技(济南)有限公司 | 一种芯片的制作方法 |
JP7459007B2 (ja) | 2021-02-05 | 2024-04-01 | 株式会社ニューフレアテクノロジー | 欠陥検査装置及び欠陥検査方法 |
-
2001
- 2001-08-31 JP JP2001263859A patent/JP2003077798A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120682A (ja) * | 2004-10-19 | 2006-05-11 | Fujitsu Ltd | 描画データ作成方法及び描画データ作成プログラム |
JP4661160B2 (ja) * | 2004-10-19 | 2011-03-30 | 富士通セミコンダクター株式会社 | 描画データ作成方法及び描画データ作成プログラム |
JP2007242824A (ja) * | 2006-03-08 | 2007-09-20 | Nuflare Technology Inc | 荷電粒子ビーム描画方法、描画データ作成方法及びプログラム |
JP2010128441A (ja) * | 2008-12-01 | 2010-06-10 | Toppan Printing Co Ltd | フォトマスクのパターンデータ生成方法、フォトマスクのパターンデータ生成装置、およびプログラム |
US8423945B2 (en) | 2010-05-18 | 2013-04-16 | International Business Machines Corporation | Methods and systems to meet technology pattern density requirements of semiconductor fabrication processes |
JP7459007B2 (ja) | 2021-02-05 | 2024-04-01 | 株式会社ニューフレアテクノロジー | 欠陥検査装置及び欠陥検査方法 |
CN114077153A (zh) * | 2021-11-19 | 2022-02-22 | 泉意光罩光电科技(济南)有限公司 | 一种芯片的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116996B2 (ja) | 荷電粒子線描画方法、露光装置、及びデバイス製造方法 | |
JP2002075830A (ja) | 荷電粒子線露光方法、レチクル及びデバイス製造方法 | |
US6706456B2 (en) | Method of determining exposure conditions, exposure method, device manufacturing method, and storage medium | |
US6815693B2 (en) | Charged-particle-beam microlithography apparatus and methods including proximity-effect correction | |
JP2007115999A (ja) | キャラクタプロジェクション(cp)方式の荷電粒子ビーム露光方法、キャラクタプロジェクション方式の荷電粒子ビーム露光装置及びプログラム | |
JP2008300821A (ja) | 露光方法、および電子デバイス製造方法 | |
JPH11204422A (ja) | 荷電粒子線転写方法 | |
US6528806B1 (en) | Charged-particle-beam microlithography apparatus, reticles, and methods for reducing proximity effects, and device-manufacturing methods comprising same | |
JP2001332468A (ja) | マスク、荷電粒子線露光方法、荷電粒子線露光装置及びデバイス製造方法 | |
US6433347B1 (en) | Charged-particle-beam projection-exposure methods and apparatus that selectively expose desired exposure units of a reticle pattern | |
JP2003077798A (ja) | 近接効果補正方法及びデバイス製造方法 | |
JP2008004596A (ja) | 荷電粒子線描画方法、露光装置、及びデバイス製造方法 | |
US7034314B2 (en) | Projection apparatus for projecting a pattern formed on a mask onto a substrate and a control method for a projection apparatus | |
JP2001244165A (ja) | 近接効果補正方法、レチクル及びデバイス製造方法 | |
US6680481B2 (en) | Mark-detection methods and charged-particle-beam microlithography methods and apparatus comprising same | |
JPS6258621A (ja) | 微細パタ−ン形成方法 | |
US6337164B1 (en) | Charged-particle-beam microlithography methods exhibiting improved pattern-feature accuracy, and device manufacturing methods comprising same | |
JP2008311311A (ja) | 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置 | |
US8178280B2 (en) | Self-contained proximity effect correction inspiration for advanced lithography (special) | |
US6277531B1 (en) | Charged-particle-beam microlithography apparatus and methods including focal-point correction | |
JP2002170760A (ja) | 荷電粒子ビーム露光装置、荷電粒子ビーム露光方法及びデバイス製造方法 | |
JP4356064B2 (ja) | 荷電粒子線露光装置および該装置を用いたデバイス製造方法 | |
JP2001237175A (ja) | 近接効果補正方法、レチクル及びデバイス製造方法 | |
US6300023B1 (en) | Microlithographic pattern-transfer methods for large segmented reticles, and device manufacturing methods using same | |
JP2002075829A (ja) | 荷電粒子線転写露光方法及びデバイス製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040420 |