JP2003057366A - Electronic clock - Google Patents
Electronic clockInfo
- Publication number
- JP2003057366A JP2003057366A JP2001249293A JP2001249293A JP2003057366A JP 2003057366 A JP2003057366 A JP 2003057366A JP 2001249293 A JP2001249293 A JP 2001249293A JP 2001249293 A JP2001249293 A JP 2001249293A JP 2003057366 A JP2003057366 A JP 2003057366A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pointer
- electronic timepiece
- circuit
- heavy load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010248 power generation Methods 0.000 claims abstract description 19
- 238000001514 detection method Methods 0.000 claims description 25
- 238000012544 monitoring process Methods 0.000 claims description 23
- 230000007423 decrease Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 25
- 238000012545 processing Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 16
- 238000013500 data storage Methods 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101001024616 Homo sapiens Neuroblastoma breakpoint family member 9 Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 102100037013 Neuroblastoma breakpoint family member 9 Human genes 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】
【課題】 電源電圧の低下による電子時計の内部回路
の停止から充電による動作復帰にかけて、回路を増加さ
せることなく指針位置を決定し、充電効率の良い発電装
置と指針位置の配置を実現し、2次電池の容量を有効に
使用する電子時計を提供すること。
【解決手段】充電手段である2次電池12の出力電圧の
低下により運針が停止するとき、停止する直前に指針を
所定位置に移動する。その後、出力電圧の上昇によって
時計機能が復帰したとき、所定位置から現在時刻を示す
指針の位置を算出し、指針を移動する。運針が停止して
いるとき、2種類のサイズの太陽電池セルを配置する、
あるいは、太陽電池セルを配置しない部分を設けるなど
して、太陽電池11にとって発電効率の良い位置に指針
を停止する。また、2次電池12の出力電圧が、CPU
101の最低動作電圧を下回る前に強負荷回路を停止す
ることにより、2次電池12の容量を有効に使用する。
(57) [Summary] [PROBLEMS] From the stop of an internal circuit of an electronic timepiece due to a drop in power supply voltage to the return of operation by charging, the position of a pointer is determined without increasing the number of circuits, and a generator with good charging efficiency and a position of the pointer are determined. To provide an electronic timepiece that realizes an arrangement and effectively uses the capacity of a secondary battery. When the hand stops due to a decrease in the output voltage of a secondary battery serving as a charging means, a pointer is moved to a predetermined position immediately before the stop. Thereafter, when the clock function returns due to the increase in the output voltage, the position of the pointer indicating the current time is calculated from the predetermined position, and the pointer is moved. When the hand movement is stopped, place the solar cell of two sizes,
Alternatively, the pointer is stopped at a position where the power generation efficiency is good for the solar cell 11 by providing a portion where the solar cell is not arranged. The output voltage of the secondary battery 12 is
By stopping the heavy load circuit before the voltage falls below the minimum operating voltage of 101, the capacity of the secondary battery 12 is used effectively.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、発電装置を備える
電子時計に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic timepiece equipped with a power generator.
【0002】[0002]
【従来の技術】電子時計として、例えば太陽電池付き電
子時計が広く普及しているが、この電子時計は、太陽電
池による発電作用により予め内蔵された2次電池を充電
し、2次電池の出力電圧を電源として電子時計の内部回
路を駆動している。2. Description of the Related Art As an electronic timepiece, for example, an electronic timepiece equipped with a solar cell is widely used. However, this electronic timepiece charges a secondary battery which is built in beforehand by a power generation action of the solar cell to output the secondary battery. The internal circuit of the electronic timepiece is driven by using the voltage as a power source.
【0003】このような電子時計では、2次電池の充電
に必要な電圧を確保するために、通常は太陽電池セルを
数段の直列接続にして使用する。そして、2次電池が充
電不足となり出力電圧が低下した場合、内部回路が停止
する。これにより、アナログ式時計は指針が停止し、デ
ジタル式時計はデジタル表示が消灯する。再び2次電池
が充電されると、内部回路が動作し、計時処理が復帰す
る。In such an electronic timepiece, in order to secure a voltage required for charging a secondary battery, solar cells are usually connected in series in several stages and used. When the secondary battery is insufficiently charged and the output voltage drops, the internal circuit stops. As a result, the hands of the analog timepiece are stopped and the digital display of the digital timepiece is turned off. When the secondary battery is charged again, the internal circuit operates and the timekeeping process returns.
【0004】また、内部回路に2次電池に対する電圧検
出回路が設置され、電源電圧レベルメータを表示する電
子時計も知られている。この電子時計は、内部回路の動
作が全て実現できる2次電池の状態に対して、現在の2
次電池の出力電圧を検出し、その検出結果に応じて電源
電圧レベルメータを表示する。There is also known an electronic timepiece in which a voltage detection circuit for a secondary battery is installed in an internal circuit and a power supply voltage level meter is displayed. This electronic timepiece shows the current 2
The output voltage of the secondary battery is detected, and the power supply voltage level meter is displayed according to the detection result.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、2次電
池の電圧が低下して内部回路が停止すると、アナログ式
時計は停止時の時刻を表示したまま停止するため、ユー
ザに間違った時刻を認識させる恐れがあった。また、文
字盤上にある複数の太陽電池セルのうち、1つのセルの
上部で全ての指針が集中して停止すると、そのセルの受
光面積が減少し、充電効率を悪化させていた。However, when the voltage of the secondary battery drops and the internal circuit stops, the analog timepiece stops while displaying the time at the time of stop, thus making the user recognize the wrong time. I was afraid. Further, when all the pointers are concentrated and stopped at the upper part of one solar cell among the plurality of solar cells on the dial, the light receiving area of the cell is reduced and the charging efficiency is deteriorated.
【0006】そして、充電によって再び内部回路が動作
を開始するとき、アナログ式時計の復帰を正確に実現す
るために、針位置検出回路の設置や、予め停止前の針位
置をRAM(Random Access Memory)に記憶させるな
ど、複雑な回路構成が必要であった。Then, when the internal circuit starts to operate again by charging, in order to accurately realize the return of the analog timepiece, the hand position detecting circuit is installed and the hand position before stopping is previously stored in RAM (Random Access Memory). ), A complicated circuit configuration was required.
【0007】また、内部回路が停止する電圧を2次電池
の放電特性が悪化する低温時に設定する場合、2次電池
がその設定電圧まで低下したとき、内部回路は停止す
る。しかし、実際には常温時であって、負荷の小さい回
路を駆動させるだけの容量が2次電池に残留している可
能性がある。この場合、2次電池の容量を十分有効に使
用できないという問題が発生する。Further, when the voltage at which the internal circuit stops is set at a low temperature at which the discharge characteristic of the secondary battery deteriorates, the internal circuit stops when the secondary battery drops to the set voltage. However, in actuality, at the normal temperature, there is a possibility that the secondary battery has a sufficient capacity for driving a circuit having a small load. In this case, there is a problem that the capacity of the secondary battery cannot be used sufficiently effectively.
【0008】本発明の課題は、電源電圧の低下から内部
回路の停止、充電による動作復帰にかけて、電源効率の
良い状態遷移を実現し、2次電池の容量の有効化や充電
効率の向上を図ることである。An object of the present invention is to realize a state transition with good power supply efficiency from the drop of the power supply voltage to the stop of the internal circuit and the return of the operation by charging, thereby making effective the capacity of the secondary battery and improving the charging efficiency. That is.
【0009】[0009]
【課題を解決するための手段】以上の課題を解決するた
め、請求項1記載の発明は、時刻を表示する指針と(例
えば、図1の指針20)、発電手段および蓄電手段を有
する電源回路と(例えば、図1の太陽電池11および2
次電池12)、前記電源回路の出力電圧で動作し、前記
指針を駆動する指針駆動手段と(例えば、図1の駆動回
路110)、前記電源回路の出力電圧で動作し、現在時
刻を計数する現在時刻計数手段と(例えば、図1の時計
回路103)、前記電源回路の出力電圧を検出する電圧
検出手段と(例えば、図1のBLD回路14)、前記電
圧検出手段の検出結果に応じて前記指針駆動手段を制御
することにより、所定位置あるいは前記現在時刻計数手
段で計数される現在時刻位置に、前記指針を移動させる
指針移動制御手段と、を備える電子時計であることを特
徴としている。In order to solve the above problems, the invention according to claim 1 provides a power supply circuit having a pointer for displaying time (for example, pointer 20 in FIG. 1), a power generation means and a storage means. And (for example, the solar cells 11 and 2 of FIG.
The secondary battery 12) operates with the output voltage of the power supply circuit and operates with the pointer drive means that drives the pointer (for example, the drive circuit 110 in FIG. 1), operates with the output voltage of the power supply circuit, and counts the current time. Depending on the present time counting means (for example, the clock circuit 103 in FIG. 1), the voltage detecting means for detecting the output voltage of the power supply circuit (for example, the BLD circuit 14 in FIG. 1), and the detection result of the voltage detecting means. The electronic timepiece is provided with a pointer movement control means for moving the pointer to a predetermined position or a current time position counted by the current time counting means by controlling the pointer driving means.
【0010】この請求項1記載の発明によれば、電源回
路の電圧検出手段によって得られる検出結果に応じて指
針駆動手段を制御し、所定位置あるいは現在時刻計数手
段で計数される現在時刻位置に指針を移動させることに
より、例えば、針位置検出回路等の複雑な回路を必要と
せずに、指針駆動手段を制御することができる。According to the first aspect of the present invention, the pointer driving means is controlled according to the detection result obtained by the voltage detecting means of the power supply circuit, and the pointer is moved to a predetermined position or the current time position counted by the current time counting means. By moving the pointer, the pointer driving means can be controlled without requiring a complicated circuit such as a needle position detection circuit.
【0011】請求項2記載の発明は、請求項1記載の電
子時計において、時刻コードを含む電波を受信して時刻
情報を得る電波受信手段と(例えば、図1のアンテナ1
7)、前記電波受信手段によって得られた時刻情報に基
づいて、前記現在時刻計数手段が計数する現在時刻を修
正する時刻修正手段(例えば、図12の電波受信および
時刻修正処理プログラム25)と、を更に備える電子時
計であることを特徴としている。According to a second aspect of the invention, in the electronic timepiece according to the first aspect, a radio wave receiving means for receiving a radio wave including a time code to obtain time information (for example, the antenna 1 of FIG.
7), time correction means for correcting the current time counted by the current time counting means based on the time information obtained by the radio wave reception means (for example, the radio wave reception and time correction processing program 25 in FIG. 12), The electronic timepiece is further equipped with.
【0012】この請求項2記載の発明によれば、請求項
1記載の電子時計において、電波受信手段によって得ら
れた時刻情報に基づいて、現在時刻計数手段が計数する
現在時刻を時刻修正手段が修正することにより、容易に
正確な時刻への修正および表示をすることができる。According to the second aspect of the present invention, in the electronic timepiece according to the first aspect, the time adjusting means adjusts the present time counted by the present time counting means based on the time information obtained by the radio wave receiving means. By correcting, it is possible to easily correct and display the time.
【0013】請求項3記載の発明は、請求項1または2
記載の電子時計において、前記発電手段は、文字盤に配
設された複数の太陽電池セルを有し(例えば、図13の
a1〜a4)、前記所定位置は、前記複数の太陽電池セ
ルに対する前記指針の位置が所定関係となる位置である
電子時計であることを特徴としている。The invention according to claim 3 is the invention according to claim 1 or 2.
In the electronic timepiece described above, the power generation unit has a plurality of solar cells arranged on a dial (for example, a1 to a4 in FIG. 13), and the predetermined position is the solar cell with respect to the plurality of solar cells. The electronic timepiece is characterized in that the positions of the hands have a predetermined relationship.
【0014】この請求項3記載の発明によれば、請求項
1または2記載の電子時計において、例えば、図13
(a)のように、複数の太陽電池セルに対する指針の位
置が所定関係となる位置に所定位置を設定することによ
り、充電効率の良い発電手段を実現することができる。According to the invention described in claim 3, in the electronic timepiece described in claim 1 or 2, for example, as shown in FIG.
As shown in (a), by setting the predetermined position at a position where the positions of the hands with respect to the plurality of solar battery cells have a predetermined relationship, it is possible to realize a power generation unit with good charging efficiency.
【0015】請求項4記載の発明は、請求項3記載の電
子時計において、前記複数の太陽電池セルは周方向に配
設されるとともに、少なくとも2種類のサイズの太陽電
池セルがある電子時計であることを特徴としているAccording to a fourth aspect of the present invention, in the electronic timepiece according to the third aspect, the plurality of solar battery cells are arranged in the circumferential direction, and at least two kinds of solar battery cells are provided. Characterized by being
【0016】この請求項4記載の発明によれば、請求項
3記載の電子時計において、複数の太陽電池セルにおい
て、例えば、図13(c)のように、少なくとも2種類
のサイズの太陽電池セルを周方向に配設して、指針の所
定位置を設定することにより、充電効率の良い発電手段
を実現することができる。According to the invention described in claim 4, in the electronic timepiece described in claim 3, among the plurality of solar battery cells, for example, as shown in FIG. 13C, at least two kinds of solar battery cells are sized. By arranging in the circumferential direction and setting a predetermined position of the pointer, it is possible to realize a power generation means with good charging efficiency.
【0017】請求項5記載の発明は、請求項3または4
記載の電子時計において、前記複数の太陽電池セルは、
各太陽電池セル間の全部または一部に所定間隔を設け
て、周方向に配設されている電子時計であることを特徴
としている。The invention according to claim 5 is the invention according to claim 3 or 4.
In the electronic timepiece described, the plurality of solar cells,
The electronic timepiece is characterized in that it is an electronic timepiece that is arranged in the circumferential direction with a predetermined interval provided between all or part of each solar cell.
【0018】この請求項5記載の発明によれば、請求項
3または4記載の電子時計において、複数の太陽電池セ
ルにおいて、例えば、図13(b)のように、各太陽電
池セル間の全部または一部に所定間隔を設けて、太陽電
池セルを周方向に配設し、指針の所定位置を所定間隔の
位置に設定することにより、充電効率の良い発電手段を
実現することができる。According to the fifth aspect of the present invention, in the electronic timepiece according to the third or fourth aspect, in the plurality of solar battery cells, for example, as shown in FIG. Alternatively, by disposing the solar battery cells in the circumferential direction with a predetermined interval provided in a part thereof and setting the predetermined positions of the hands at the predetermined intervals, it is possible to realize a power generation unit with good charging efficiency.
【0019】請求項6記載の発明は、請求項1から5の
何れか記載の電子時計において、強負荷の駆動を制御す
る強負荷制御手段と、強負荷印可時の前記電源回路の出
力電圧を監視し、所定電圧となった場合、前記強負荷制
御手段による強負荷の制御を禁止する強負荷電圧監視手
段と(例えば、図1の強負荷監視電圧検出回路15)、
を更に備える電子時計であることを特徴としている。According to a sixth aspect of the invention, in the electronic timepiece according to any one of the first to fifth aspects, the heavy load control means for controlling the driving of the heavy load and the output voltage of the power supply circuit when the heavy load is applied are provided. And a heavy load voltage monitoring means for prohibiting the heavy load control by the heavy load control means when a predetermined voltage is reached (for example, the heavy load monitoring voltage detection circuit 15 in FIG. 1),
The electronic timepiece is further equipped with.
【0020】この請求項6記載の発明によれば、請求項
1から5の何れか記載の電子時計において、電源回路の
出力電圧が低下した時、強負荷電圧監視手段によって強
負荷の制御を停止することにより、蓄電手段の充電容量
を有効に使用することができる。According to the sixth aspect of the invention, in the electronic timepiece according to any of the first to fifth aspects, when the output voltage of the power supply circuit decreases, the heavy load voltage monitoring means stops the heavy load control. By doing so, the charge capacity of the power storage unit can be effectively used.
【0021】[0021]
【発明の実施の形態】以下、図1〜図15を参照して本
発明を適用した電子時計の実施の形態を詳細に説明す
る。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of an electronic timepiece to which the present invention is applied will be described in detail below with reference to FIGS.
【0022】[全体構成]図1は、本発明における、電
子時計の回路構成を示すブロック図である。まず、構成
について説明する。[Overall Structure] FIG. 1 is a block diagram showing the circuit structure of an electronic timepiece according to the present invention. First, the configuration will be described.
【0023】時計回路部10は、CPU(Central Proc
essing Unit)101、発振回路102、時計回路10
3、表示部104、ブザー部105、スイッチ部10
6、ROM(Read Only Memory)107、RAM10
8、早送りパルス供給回路109および駆動回路110
によって構成される。The clock circuit unit 10 includes a CPU (Central Proc
essing unit) 101, oscillator circuit 102, clock circuit 10
3, display unit 104, buzzer unit 105, switch unit 10
6, ROM (Read Only Memory) 107, RAM 10
8. Fast-forward pulse supply circuit 109 and drive circuit 110
Composed by.
【0024】CPU101は、ROM107に予め記憶
されている各種プログラムを実行し、接続されている回
路の動作制御を行う。CPU101には、時計回路10
3、表示部104、ブザー部105、スイッチ部10
6、ROM107、RAM108、電圧検出回路14、
強負荷監視電圧検出回路15、標準電波受信回路17、
傾斜スイッチ21およびELドライバ22が接続され
る。The CPU 101 executes various programs stored in the ROM 107 in advance and controls the operation of the connected circuits. The CPU 101 has a clock circuit 10
3, display unit 104, buzzer unit 105, switch unit 10
6, ROM107, RAM108, voltage detection circuit 14,
Heavy load monitoring voltage detection circuit 15, standard radio wave reception circuit 17,
The tilt switch 21 and the EL driver 22 are connected.
【0025】発振回路102は、常に一定の周波数の信
号を出力する回路であり、時計回路103は、発振回路
102の信号を入力し、その信号を計数して計数値が1
分に対応する値になると信号C1を、計数値が20秒に
対応する値になると信号C2をCPU101に出力す
る。The oscillating circuit 102 is a circuit which always outputs a signal of a constant frequency, and the clock circuit 103 inputs the signal of the oscillating circuit 102 and counts the signal to obtain a count value of 1
The signal C1 is output to the CPU 101 when the value corresponding to the minutes is reached, and the signal C2 is output when the count value reaches the value corresponding to 20 seconds.
【0026】表示部104は、液晶画面などで構成さ
れ、CPU101から送られたデータ、例えば現在時刻
データ、日付データや電源電圧レベルメータなどを表示
する。The display unit 104 is composed of a liquid crystal screen or the like, and displays data sent from the CPU 101, such as current time data, date data, and power supply voltage level meter.
【0027】ブザー部105は、ユーザによって設定さ
れたタイマ機能などによって、CPU101から送られ
る信号に従って、アラーム音を発生する。The buzzer section 105 generates an alarm sound according to a signal sent from the CPU 101 by a timer function set by a user.
【0028】スイッチ部106は、ユーザによって各種
スイッチのいずれかが操作された時、対応するスイッチ
入力信号をCPU101に出力する。The switch section 106 outputs a corresponding switch input signal to the CPU 101 when any of various switches is operated by the user.
【0029】ROM107は、回路全体の制御を行う各
種プログラムが予め記憶されており、その他、本電子時
計の機能を実現させるためのデータなどを記憶する。The ROM 107 pre-stores various programs for controlling the entire circuit, and also stores data for realizing the functions of the electronic timepiece.
【0030】RAM108は、CPU101がROM1
07に記憶されている各種プログラムを実行する際に、
プログラムやデータを一時的に記憶するなど、CPU1
01の作業領域として使用される。In the RAM 108, the CPU 101 is the ROM 1
When executing various programs stored in 07,
CPU1 for temporarily storing programs and data
01 work area.
【0031】早送りパルス供給回路109は、アナログ
式時計の指針を早送りする際に、CPU101から送ら
れる信号を入力し、駆動回路110に転送する回路であ
る。The fast-forward pulse supply circuit 109 is a circuit for inputting a signal sent from the CPU 101 and transferring it to the drive circuit 110 when fast-forwarding the hands of the analog timepiece.
【0032】駆動回路110は、CPU101、あるい
は、早送りパルス供給回路109から送られる信号を入
力し、アナログ式時計の指針を駆動するステップモータ
18を制御するための回路である。The drive circuit 110 is a circuit for inputting a signal sent from the CPU 101 or the fast-forward pulse supply circuit 109 and controlling the step motor 18 for driving the hands of the analog timepiece.
【0033】太陽電池11は、太陽の光エネルギーを吸
収して電気に変えるエネルギー交換器であり、2次電池
12は太陽電池11で発電した電気を充電して回路全体
の電源回路を実現している。The solar cell 11 is an energy exchanger that absorbs the light energy of the sun and converts it into electricity. The secondary cell 12 charges the electricity generated by the solar cell 11 to realize a power supply circuit for the entire circuit. There is.
【0034】電圧検出(Battery Level Detector:以
下、「BLD」とする。)回路14は、設定電圧に対応
するAS―1信号をCPU101から入力し、2次電池
12の電圧を検出する。そして検出した電圧と設定電圧
の比較を行い、その結果をBLD―1信号としてCPU
101へ出力する。A voltage detection (Battery Level Detector: hereinafter referred to as "BLD") circuit 14 inputs the AS-1 signal corresponding to the set voltage from the CPU 101 to detect the voltage of the secondary battery 12. Then, the detected voltage is compared with the set voltage, and the result is used as the BLD-1 signal for the CPU.
Output to 101.
【0035】強負荷監視電圧検出回路(以下、「強負荷
監視BLD回路」とする。)15は、BLD回路14の
電圧検出機能に加え、強負荷回路駆動時に2次電池の電
圧が設定電圧より低下した場合、強負荷回路の駆動を停
止する信号をCPU101および強負荷回路へ出力す
る。The heavy load monitoring voltage detection circuit (hereinafter, referred to as "heavy load monitoring BLD circuit") 15 has a voltage detecting function of the BLD circuit 14 and a voltage of the secondary battery more than a set voltage when the heavy load circuit is driven. When it decreases, a signal for stopping the driving of the heavy load circuit is output to the CPU 101 and the heavy load circuit.
【0036】標準電波受信回路16は、アンテナ17が
受信した電波を電気信号に変換し、現在時刻コード、積
算日コードおよび曜日コードなどの時計機能に必要なデ
ータを含んだ信号をCPU101へ出力する回路であ
る。The standard radio wave receiving circuit 16 converts the radio wave received by the antenna 17 into an electric signal, and outputs a signal containing data necessary for a clock function such as a current time code, an integrated date code and a day of the week code to the CPU 101. Circuit.
【0037】ステップモータ18は、駆動回路110か
ら送られる信号に従って、アナログ式時計の指針を駆動
する回路であり、輪列機構19を介して、指針20を駆
動する。The step motor 18 is a circuit for driving the hands of the analog timepiece in accordance with the signal sent from the drive circuit 110, and drives the hands 20 via the train wheel mechanism 19.
【0038】傾斜スイッチ21は、本電子時計が所定の
角度以上に傾いた時に、CPU101に信号を出力す
る。傾斜スイッチ21より送られた信号を受けて、CP
U101はエレクトロルミネッセンス(Electrolumines
cence:以下、「EL」とする。)ドライバ22に信号
を送り、ELドライバ22はEL素子23を駆動する。
これによりEL素子23は発光する。The tilt switch 21 outputs a signal to the CPU 101 when the electronic timepiece is tilted by a predetermined angle or more. In response to the signal sent from the tilt switch 21, the CP
U101 is electroluminescence
cence: Hereinafter referred to as “EL”. ) A signal is sent to the driver 22, and the EL driver 22 drives the EL element 23.
As a result, the EL element 23 emits light.
【0039】図2は、ROM107のデータ構成につい
て示した図である。ROM107は主に、システムプロ
グラム21、電圧検出処理プログラム22、指針現在時
刻復帰処理プログラム23、指針12時位置移動処理プ
ログラム24、電波受信および時刻修正処理プログラム
25を記憶する。FIG. 2 is a diagram showing the data structure of the ROM 107. The ROM 107 mainly stores a system program 21, a voltage detection processing program 22, a pointer current time restoration processing program 23, a pointer 12 o'clock position movement processing program 24, a radio wave reception and time adjustment processing program 25.
【0040】システムプログラム21は、本電子時計の
基本動作を制御するプログラムである。電圧検出処理プ
ログラム22は、2次電池12の出力電圧をBLD回路
14が検出し、その検出結果に対応した制御を行うプロ
グラムである。指針現在時刻復帰処理プログラム23
は、指針20を停止している位置から、現在時刻の位置
に移動させる時に実行されるプログラムである。指針1
2時位置移動処理プログラム24は、2次電池12の出
力電圧がある設定電圧以下になった時、指針20を12
時00分00秒の位置に移動するときに実行するプログ
ラムである。電波受信および時刻修正処理プログラム2
5は、標準電波受信回路16から送られた信号から現在
時刻、曜日および積算日を抽出し、内部計時時間を修正
するために実行するプログラムである。The system program 21 is a program for controlling the basic operation of the electronic timepiece. The voltage detection processing program 22 is a program for detecting the output voltage of the secondary battery 12 by the BLD circuit 14 and performing control corresponding to the detection result. Guideline current time restoration processing program 23
Is a program executed when the pointer 20 is moved from the stopped position to the position at the current time. Guideline 1
The 2 o'clock position movement processing program 24 sets the pointer 20 to 12 when the output voltage of the secondary battery 12 falls below a certain set voltage.
This program is executed when moving to the position of hour 00 minutes 00 seconds. Radio wave reception and time adjustment processing program 2
Reference numeral 5 is a program that is executed to extract the current time, the day of the week, and the integrated date from the signal sent from the standard radio wave reception circuit 16, and to correct the internal clock time.
【0041】図3は、RAM108のデータ構成を示し
た図である。RAM108は主に、電圧レベル記憶領域
31、強負荷駆動フラグ記憶領域32、計時カウンタ記
憶領域33、アラーム時刻記憶領域34、移動パルス数
記憶領域35、補正パルス数記憶領域36、現在時刻デ
ータ記憶領域37、曜日データ記憶領域38および日付
データ記憶領域39で構成される。FIG. 3 is a diagram showing the data structure of the RAM 108. The RAM 108 mainly includes a voltage level storage area 31, a heavy load drive flag storage area 32, a time counter storage area 33, an alarm time storage area 34, a moving pulse number storage area 35, a correction pulse number storage area 36, and a current time data storage area. 37, a day data storage area 38 and a date data storage area 39.
【0042】電圧レベル記憶領域31は、電圧検出処理
プログラム22が実行される際に、検出された電圧に対
応する電圧レベルが記憶される領域である。強負荷駆動
フラグ記憶領域32は、強負荷を持つ回路の通常動作あ
るいは動作停止の状態を記憶する領域である。計時カウ
ンタ記憶領域33は、CPU101が電圧検出処理プロ
グラム22を実行する際に、時間の計測を行うために使
用する領域である。アラーム時刻記憶領域34は、ユー
ザによって設定されたアラーム時刻を記憶する領域であ
る。移動パルス数記憶領域35は、CPU101が指針
現在時刻復帰処理プログラム23および指針12時位置
移動処理プログラム24を実行する際に、算出した移動
パルス数を記憶する領域である。補正パルス数記憶領域
36は、CPU101が指針現在時刻復帰処理プログラ
ム23を実行する際に、算出した補正パルス数を記憶す
る領域である。現在時刻データ記憶領域37、曜日デー
タ記憶領域38および日付データ記憶領域39は、CP
U101が電波受信および時刻修正処理プログラム25
を実行する際に、標準電波受信回路16より送られたデ
ータから時刻データ、曜日データおよび日付データを抽
出し、各データを記憶する領域である。The voltage level storage area 31 is an area in which the voltage level corresponding to the detected voltage is stored when the voltage detection processing program 22 is executed. The heavy load drive flag storage area 32 is an area for storing a normal operation state or an operation stop state of a circuit having a heavy load. The time counter storage area 33 is an area used to measure time when the CPU 101 executes the voltage detection processing program 22. The alarm time storage area 34 is an area for storing the alarm time set by the user. The moving pulse number storage area 35 is an area for storing the calculated moving pulse number when the CPU 101 executes the pointer current time restoration processing program 23 and the 12 o'clock position moving processing program 24. The correction pulse number storage area 36 is an area for storing the correction pulse number calculated when the CPU 101 executes the pointer current time restoration processing program 23. The current time data storage area 37, the day of the week data storage area 38, and the date data storage area 39 are CP
U101 is a radio wave reception and time correction processing program 25
This is an area in which time data, day of the week data, and date data are extracted from the data sent from the standard radio wave reception circuit 16 when executing, and each data is stored.
【0043】図4は、本電子時計の外観の例を示した図
である。本電子時計は、主に、指針20、スイッチ部1
05、表示部104により構成される。FIG. 4 is a diagram showing an example of the external appearance of the present electronic timepiece. The electronic timepiece is mainly composed of a pointer 20 and a switch unit 1.
05, the display unit 104.
【0044】指針20は、時針、分針を備え、アナログ
式時計として現在時刻を表示する。そして、例えば、2
0秒運針の電子時計の場合、20秒ごとに分針が1ステ
ップ移動する。スイッチ部105は、時刻合わせやアラ
ーム設定など、各種モードを実行する際に操作するもの
である。The pointer 20 is provided with an hour hand and a minute hand and displays the present time as an analog type timepiece. And, for example, 2
In the case of an electronic timepiece with 0 second hand movement, the minute hand moves one step every 20 seconds. The switch unit 105 is operated when executing various modes such as time adjustment and alarm setting.
【0045】図5は表示部104を拡大した図である。
表示部104は液晶画面などで構成され、現在時刻ある
いは日付表示部301、電波受信マーク302、曜日表
示部303および電源電圧レベルメータ304で構成さ
れる。FIG. 5 is an enlarged view of the display unit 104.
The display unit 104 includes a liquid crystal screen or the like, and includes a current time or date display unit 301, a radio wave reception mark 302, a day of the week display unit 303, and a power supply voltage level meter 304.
【0046】現在時刻あるいは日付表示部301は、ス
イッチ部105の操作によって、現在時刻あるいは日付
のどちらかを表示する。電波受信マーク302は、アナ
ログ式およびデジタル式時計が正確な時間を示している
間、点灯する。つまり、2次電池12の電圧低下によっ
て運針が停止したときや、電波を受信して時刻などを修
正している間は消灯する。The current time or date display section 301 displays either the current time or date by operating the switch section 105. The radio wave reception mark 302 lights up while the analog type and digital type timepieces show the correct time. In other words, the light is turned off when the hand movement is stopped due to the voltage drop of the secondary battery 12 or while the time is corrected by receiving the radio wave.
【0047】曜日表示部303は主に曜日を表示する
が、他にも各種モードに対応した文字やマークなどを表
示する。電源電圧レベルメータ304は、BLD回路1
4による2次電池12の検出電圧に応じてa、bおよび
cを点灯し、電池残量を表示する。The day of the week display unit 303 mainly displays the days of the week, but also displays characters and marks corresponding to various modes. The power supply voltage level meter 304 is the BLD circuit 1
In accordance with the detected voltage of the secondary battery 12 according to No. 4, a, b and c are turned on and the remaining battery level is displayed.
【0048】[動作]次に本発明を適用した電子時計の
動作について説明する。図6は本電子時計における2次
電池12の充放電特性とその電圧レベルの設定範囲、お
よび、各レベルに対応した電源電圧レベルメータ304
の表示方法を示した図である。[Operation] Next, the operation of the electronic timepiece to which the present invention is applied will be described. FIG. 6 shows the charge / discharge characteristics of the secondary battery 12 in this electronic timepiece, the setting range of the voltage level thereof, and the power supply voltage level meter 304 corresponding to each level.
It is a figure showing the display method of.
【0049】BLD回路14によって検出される2次電
池12の出力電圧をVとすると、電圧VがAS2以上の
場合(V≧AS2)はレベル1を、AS3以上AS2未
満(AS2>V≧AS3)の場合はレベル2を、AS4
以上AS3未満(AS3>V≧AS4)で、放電により
電圧下降(電圧VがAS3からAS4へ下降)している
時はレベル3Dを、逆に充電により電圧上昇(電圧Vが
AS4からAS3へ上昇)している時はレベル3Uを、
そしてAS4未満(V<AS4)の場合はレベル4をC
PU101が判断し、RAM108の電圧レベル記憶領
域31に記憶する。When the output voltage of the secondary battery 12 detected by the BLD circuit 14 is V, when the voltage V is AS2 or more (V ≧ AS2), level 1 is set, and AS3 or more and less than AS2 (AS2> V ≧ AS3) In case of level 2, AS4
If it is less than AS3 (AS3> V ≧ AS4) and the voltage drops due to discharge (voltage V drops from AS3 to AS4), level 3D rises, and conversely, voltage rises (voltage V rises from AS4 to AS3). ) Level 3U,
If less than AS4 (V <AS4), set level 4 to C
The PU 101 makes a judgment and stores it in the voltage level storage area 31 of the RAM 108.
【0050】図6において、電圧低下により電圧VがA
S4未満になった場合、CPU101は強負荷駆動フラ
グをOFFとし、指針を所定の位置(例えば、12時)
に移動して強負荷回路を停止する。つまり、運針も停止
する。In FIG. 6, the voltage V becomes A due to the voltage drop.
When it is less than S4, the CPU 101 turns off the heavy load drive flag and sets the pointer at a predetermined position (for example, 12:00).
Move to and stop the heavy load circuit. That is, the hand movement also stops.
【0051】その後、充電によって電圧Vが上昇し、A
S3以上になった時、CPU101は強負荷駆動フラグ
をONにし、電波受信によって現在時刻を識別して指針
を現在時刻の位置に移動するなど、時計機能の動作を復
帰させる。以上が2次電池12の電圧低下時における基
本動作である。After that, the voltage V rises due to charging, and A
When S3 or more is reached, the CPU 101 turns on the heavy load drive flag, identifies the current time by radio wave reception, moves the pointer to the position of the current time, and restores the operation of the clock function. The above is the basic operation when the voltage of the secondary battery 12 drops.
【0052】しかし、充電によって電圧VがAS4から
上昇する時に、電圧VがAS3付近で揺らいだ場合、強
負荷駆動フラグのONあるいはOFFの動作が繰り返さ
れるという問題が発生する。これを解決するために、R
AM108に計時カウンタ記憶領域33を設け、電圧V
がAS4からAS3に上昇したとき、CPU101はA
S3以上の状態にある時間をカウントし、例えば30分
連続してAS3以上の状態であったならば、強負荷駆動
フラグをONにし、時計機能の動作を復活させる処理を
行う。However, when the voltage V fluctuates near AS3 when the voltage V rises from AS4 due to charging, there occurs a problem that the ON / OFF operation of the heavy load drive flag is repeated. In order to solve this, R
The time counter storage area 33 is provided in the AM 108, and the voltage V
When AS4 rises from AS4 to AS3, CPU 101
The time in the state of S3 or more is counted, and for example, if the state is AS3 or more for 30 minutes continuously, the heavy load drive flag is turned on and the operation of the clock function is restored.
【0053】電源電圧レベルメータ304の表示方法に
ついて説明する。電圧レベルがレベル1の時、CPU1
01は電源電圧レベルメータ304のaおよびbを点灯
させる。電圧レベルが2あるいは3Dの時、CPU10
1は電源電圧レベルメータ304のbを点灯させる。電
圧レベルがレベル3Uあるいは4の時、CPU101は
電源電圧レベルメータ304のcを点灯させる。The display method of the power supply voltage level meter 304 will be described. When the voltage level is level 1, CPU1
01 turns on a and b of the power supply voltage level meter 304. When the voltage level is 2 or 3D, CPU10
1 turns on b of the power supply voltage level meter 304. When the voltage level is level 3U or 4, the CPU 101 lights the power supply voltage level meter 304 c.
【0054】図7は、電源電圧レベルメータ304の表
示方法に対応した各機能の動作状況を示した図である。
BLD回路14によって検出される2次電池12の出力
電圧がレベル1、レベル2、レベル3Dの何れかの時、
本電子時計の主な機能である、表示、受信、報音、ライ
トおよび通常運針は通常動作する。一方、レベル3Uあ
るいはレベル4の時、表示においては電圧上昇時は点灯
し、電圧下降時は消灯する。その他、受信、報音、ライ
ト、通常運針の動作は停止する。FIG. 7 is a diagram showing the operating status of each function corresponding to the display method of the power supply voltage level meter 304.
When the output voltage of the secondary battery 12 detected by the BLD circuit 14 is any of level 1, level 2 and level 3D,
The main functions of the electronic timepiece, such as display, reception, sound, light and normal hand movement, operate normally. On the other hand, at the level 3U or level 4, the display turns on when the voltage rises and turns off when the voltage falls. Other operations such as reception, sound, light, and normal hand movement are stopped.
【0055】図8は、システムプログラム21の動作を
示すフローチャートである。まず、本電子時計の電源投
入と共に、CPU101は1分キャリ信号C1が時計回
路103から入力されたか判断する(ステップS60
1)。CPU101に1分キャリ信号C1が入力された
場合(ステップS601;Yes)、2次電池12の出
力電圧をBLD回路14が検出し、電圧レベルに従って
各動作を実行する電圧検出処理を行う(ステップS60
2:図9)。一方、CPU101に1分キャリ信号C1
が入力されなかった場合(ステップS601;No)、
2次電池12の電圧検出はせずに、ステップS603へ
進む。FIG. 8 is a flow chart showing the operation of the system program 21. First, when the electronic timepiece is turned on, the CPU 101 determines whether the 1-minute carry signal C1 is input from the timepiece circuit 103 (step S60).
1). When the 1-minute carry signal C1 is input to the CPU 101 (step S601; Yes), the BLD circuit 14 detects the output voltage of the secondary battery 12 and performs voltage detection processing to execute each operation according to the voltage level (step S60).
2: FIG. 9). On the other hand, a 1-minute carry signal C1 is sent to the CPU 101.
Is not input (step S601; No),
The voltage of the secondary battery 12 is not detected, and the process proceeds to step S603.
【0056】次にCPU101は、強負荷駆動フラグ記
憶領域32のデータが“ON”あるいは“OFF”であ
るかを判断する(ステップS603)。強負荷駆動フラ
グ記憶領域32のデータが“ON”の場合(ステップS
603;Yes)、強負荷回路の動作が可能であること
を示しており、CPU101は次のステップの処理を行
う。一方、強負荷フラグ記憶領域32のデータが“OF
F”の場合(ステップS603;No)、2次電池12
の電圧低下により強負荷回路の駆動が禁止されているた
め、運針や電波受信などの処理を行わず、ステップS6
13へ処理を移行する。Next, the CPU 101 determines whether the data in the heavy load drive flag storage area 32 is "ON" or "OFF" (step S603). When the data in the heavy load drive flag storage area 32 is "ON" (step S
603; Yes), which indicates that the heavy load circuit can operate, and the CPU 101 performs the processing of the next step. On the other hand, the data in the heavy load flag storage area 32 is "OF".
F "(step S603; No), the secondary battery 12
Since the driving of the heavy load circuit is prohibited due to the voltage drop of step S6, the processing such as hand movement and radio wave reception is not performed, and step S6 is performed.
The processing shifts to 13.
【0057】次にCPU101は、スイッチ部105の
操作によるスイッチ入力信号があるかどうか判断し、入
力信号があれば、対応するスイッチ処理を実行する(ス
テップS604)。Next, the CPU 101 determines whether or not there is a switch input signal by the operation of the switch section 105, and if there is an input signal, executes the corresponding switch processing (step S604).
【0058】次にCPU101は、20秒キャリ信号C
2が時計回路103から入力されたか判断する(ステッ
プS605)。CPU101に20秒キャリ信号C2が
入力された場合(ステップS605;Yes)、CPU
101は駆動回路110に信号を送り、指針を1ステッ
プ駆動させる(ステップS606)。一方、CPU10
1に20秒キャリ信号C2が入力されなかった場合(ス
テップS605;No)、指針駆動処理は行わず、ステ
ップS607へ進む。Next, the CPU 101 causes the carry signal C for 20 seconds.
It is determined whether 2 is input from the clock circuit 103 (step S605). When the carry signal C2 for 20 seconds is input to the CPU 101 (step S605; Yes), the CPU
101 sends a signal to the drive circuit 110 to drive the pointer by one step (step S606). On the other hand, the CPU 10
If the carry signal C2 for 20 seconds is not input to 1 (step S605; No), the pointer drive processing is not performed, and the process proceeds to step S607.
【0059】次にCPU101は、内部計時時間、即ち
時計回路103が保持する現在時刻データが午前2時で
あるか比較する(ステップS607)。内部計時時間が
午前2時の場合(ステップS607;Yes)、CPU
101は電波受信マーク302が点灯しているかどうか
判断する(ステップS608)。電波受信マーク302
が点灯している場合(ステップS608;Yes)、電
波受信マーク302を消灯する。一方、電波受信マーク
302が点灯していない場合(ステップS608;N
o)、消灯処理は行わず、ステップS611へ進む。Next, the CPU 101 compares the internal clock time, that is, the current time data held by the clock circuit 103 is 2:00 am (step S607). When the internal clock time is 2:00 am (step S607; Yes), the CPU
101 determines whether or not the radio wave reception mark 302 is lit (step S608). Radio wave reception mark 302
When is turned on (step S608; Yes), the radio wave reception mark 302 is turned off. On the other hand, when the radio wave reception mark 302 is not lit (step S608; N
o), the extinguishing process is not performed, and the process proceeds to step S611.
【0060】また、ステップS607において、内部計
時時間が午前2時でない場合(ステップS607;N
o)、CPU101は内部計時時間が午前4時であるか
比較する(ステップS610)。内部計時時間が午前4
時の場合(ステップS610;Yes)、ステップS6
11へ進む。一方、内部計時時間が午前4時でない場合
(ステップS610;No)、電波受信による時刻修正
処理は行わず、ステップS612へ進む。In step S607, if the internal clock time is not 2:00 am (step S607; N
o), the CPU 101 compares whether the internal clock time is 4:00 am (step S610). Internal clock time 4 am
In the case of time (step S610; Yes), step S6
Proceed to 11. On the other hand, when the internal clock time is not 4:00 am (step S610; No), the time adjustment process by radio wave reception is not performed, and the process proceeds to step S612.
【0061】そしてCPU101は、内部計時時間が午
前2時あるいは午前4時の時に電波受信による時刻修正
処理を行い、内部計時時刻のズレを修正する(ステップ
S611:図12)。Then, the CPU 101 performs time correction processing by radio wave reception when the internal clock time is 2:00 am or 4:00 am, and corrects the deviation of the internal clock time (step S611: FIG. 12).
【0062】次にCPU101は、内部計時時刻とアラ
ーム時刻記憶領域34のデータを比較し、等しければ、
ブザー部105に対して信号を出力し、アラームを発生
させる(ステップS612)。Next, the CPU 101 compares the internal clock time with the data in the alarm time storage area 34, and if they are equal,
A signal is output to the buzzer unit 105 to generate an alarm (step S612).
【0063】次にCPU101は表示部104において
デジタル表示が行われているかどうか判断する(ステッ
プS613)。デジタル表示が行われている場合(ステ
ップS613;Yes)、CPU101は内部計時時間
を表示部104に出力し、デジタル式時計に現在時刻を
表示する(ステップS614)。Next, the CPU 101 determines whether or not digital display is being performed on the display unit 104 (step S613). When the digital display is performed (step S613; Yes), the CPU 101 outputs the internal time count to the display unit 104 and displays the current time on the digital timepiece (step S614).
【0064】一方、表示部104において、デジタル表
示が行われていない場合(ステップS613;No)、
およびステップS614の表示処理が終了した場合、C
PU101はステップS601へ処理を移行する。On the other hand, if digital display is not being performed on the display unit 104 (step S613; No),
And when the display process of step S614 ends, C
The PU 101 shifts the processing to step S601.
【0065】図9は、電圧検出処理プログラム22の動
作を示すフローチャートである。まずCPU101は2
次電池12の出力電圧Vが、図6におけるAS2以上
(V≧AS2)かどうか判定する(ステップS70
1)。電圧VがAS2以上の場合(ステップS701;
Yes)、CPU101は電圧レベル記憶領域31のデ
ータが“1”かどうか判断する(ステップS702)。
電圧レベル記憶領域31のデータが“1”ではない場合
(ステップS702;No)、CPU101は電圧レベ
ル記憶領域31に“1”を記憶し、電源電圧レベルメー
タ304のaおよびbを点灯する(ステップS70
4)。そして本処理を終了する。一方、ステップS70
2において、電圧レベル記憶領域31のデータが既に
“1”の場合(ステップS702;Yes)、以降の処
理は実行せずに本処理を終了する。FIG. 9 is a flow chart showing the operation of the voltage detection processing program 22. First, CPU 101 is 2
It is determined whether the output voltage V of the secondary battery 12 is equal to or higher than AS2 (V ≧ AS2) in FIG. 6 (step S70).
1). When the voltage V is AS2 or more (step S701;
Yes), the CPU 101 determines whether or not the data in the voltage level storage area 31 is "1" (step S702).
If the data in the voltage level storage area 31 is not "1" (step S702; No), the CPU 101 stores "1" in the voltage level storage area 31 and lights a and b of the power supply voltage level meter 304 (step). S70
4). Then, this process ends. On the other hand, step S70
In 2, when the data in the voltage level storage area 31 is already "1" (step S702; Yes), this process is terminated without executing the subsequent processes.
【0066】ステップS701において、電圧VがAS
2未満の場合(ステップS701;No)、CPU10
1は電圧VがAS3以上AS2未満(AS2>V≧AS
3)かどうか判定する(ステップS705)。電圧Vが
AS3以上AS2未満の場合(ステップS705;Ye
s)、CPU101は電圧レベル記憶領域31のデータ
が“2”かどうか判断する(ステップS706)。電圧
レベル記憶領域31のデータが“2”ではない場合(ス
テップS706;No)、CPU101は電圧レベル記
憶領域31に“2”を記憶し(ステップS707)、電
源電圧レベルメータ304のbを点灯する(ステップS
708)。一方、ステップS706において、電圧レベ
ル記憶領域31のデータが既に“2”の場合(ステップ
S706;Yes)、CPU101はステップS709
へ進む。In step S701, the voltage V is AS
When it is less than 2 (step S701; No), the CPU 10
1 indicates that the voltage V is AS3 or more and less than AS2 (AS2> V ≧ AS
3) It is determined whether or not (step S705). When the voltage V is AS3 or more and less than AS2 (step S705; Ye
s), the CPU 101 determines whether the data in the voltage level storage area 31 is "2" (step S706). When the data in the voltage level storage area 31 is not "2" (step S706; No), the CPU 101 stores "2" in the voltage level storage area 31 (step S707), and turns on the power supply voltage level meter 304b. (Step S
708). On the other hand, in step S706, when the data in the voltage level storage area 31 is already “2” (step S706; Yes), the CPU 101 performs step S709.
Go to.
【0067】次にCPU101は、強負荷駆動フラグ記
憶領域32のデータが“ON”あるいは“OFF”かど
うか判断する(ステップS709)。強負荷駆動フラグ
記憶領域32のデータが“OFF”の場合(ステップS
709;Yes)、CPU101は2次電池12の電圧
レベルが30分連続してAS3以上であるか判定する
(ステップS710)。2次電池12の電圧レベルが3
0分連続してAS3以上である場合(ステップS71
0;Yes)、強負荷駆動フラグ記憶領域32のデータ
を“ON”にし(ステップS711)、指針現在時刻復
帰処理を行う(ステップS712:図10)。Next, the CPU 101 determines whether the data in the heavy load drive flag storage area 32 is "ON" or "OFF" (step S709). When the data in the heavy load drive flag storage area 32 is "OFF" (step S
709; Yes), the CPU 101 determines whether the voltage level of the secondary battery 12 is AS3 or higher for 30 minutes continuously (step S710). The voltage level of the secondary battery 12 is 3
When AS3 or more for 0 minutes continuously (step S71
0; Yes), the data in the heavy load drive flag storage area 32 is turned "ON" (step S711), and the pointer current time restoration process is performed (step S712: FIG. 10).
【0068】ステップS709において、強負荷駆動フ
ラグ記憶領域32のデータが“ON”である場合(ステ
ップS709;No)、あるいは、ステップS710に
おいて、電圧Vが30分以上連続してAS3以上ではな
い場合(ステップS710;No)、あるいは指針現在
時刻復帰処理が終了した場合には、本処理を終了する。In step S709, if the data in the heavy load drive flag storage area 32 is "ON" (step S709; No), or in step S710, if the voltage V is not continuously AS3 or more for 30 minutes or more. (Step S710; No), or if the hands current time returning process is finished, this process is finished.
【0069】ステップS705において、電圧VがAS
3以上AS2未満でないと判定した場合(ステップS7
05;No)、CPU101は電圧VがAS4以上AS
3未満(AS3>V≧AS4)かどうか判定する(ステ
ップS713)。電圧VがAS4以上AS3未満の場合
(ステップS713;Yes)、CPU101は電圧レ
ベル記憶領域31のデータが“3D”あるいは“3U”
のどちらか一方であるか判断する(ステップS71
4)。電圧レベル記憶領域31のデータが“3D”ある
いは“3U”ではない場合(ステップS714;N
o)、次にCPU101は電圧レベル記憶領域31のデ
ータが“2”あるいは“1”であるか判断する(ステッ
プS715)。電圧レベル記憶領域31のデータが
“2”あるいは“1”の場合(ステップS715;Ye
s)、CPU101は電圧Vがレベル2あるいは1から
低下したと判断し、電圧レベル記憶領域31に“3D”
を記憶し(ステップS716)、電源電圧レベルメータ
304のbを点灯する(ステップS717)。そして本
処理を終了する。また、ステップS714において、電
圧レベル記憶領域31のデータが既に“3D”あるいは
“3U”の場合(ステップS714;Yes)、以降の
処理は行わず、本処理を終了する。In step S705, the voltage V is AS
When it is determined that it is not less than 3 and less than AS2 (step S7
05; No), the CPU 101 determines that the voltage V is AS4 or more AS
It is determined whether it is less than 3 (AS3> V ≧ AS4) (step S713). When the voltage V is AS4 or more and less than AS3 (step S713; Yes), the CPU 101 determines that the data in the voltage level storage area 31 is "3D" or "3U".
It is determined whether there is one of these (step S71
4). When the data in the voltage level storage area 31 is not "3D" or "3U" (step S714; N
o) Next, the CPU 101 determines whether the data in the voltage level storage area 31 is "2" or "1" (step S715). When the data in the voltage level storage area 31 is "2" or "1" (step S715; Ye)
s), the CPU 101 determines that the voltage V has dropped from the level 2 or 1, and the "3D" is stored in the voltage level storage area 31.
Is stored (step S716), and b of the power supply voltage level meter 304 is turned on (step S717). Then, this process ends. If the data in the voltage level storage area 31 is already "3D" or "3U" in step S714 (step S714; Yes), the subsequent processing is not performed and this processing ends.
【0070】一方、ステップS715において、電圧レ
ベル記憶領域31のデータが“2”あるいは“1”では
ない場合(ステップS715;No)、即ち電圧レベル
記憶領域31のデータが“4”である場合、CPU10
1は電圧Vがレベル4から上昇したと判断して電圧レベ
ル記憶領域31に“3U”を記憶し(ステップS71
8)、電源電圧レベルメータ304のcを点灯する(ス
テップS719)。続いてCPU101は、表示部10
4におけるデジタル表示を点灯し(ステップS72
0)、本処理を終了する。On the other hand, in step S715, if the data in the voltage level storage area 31 is not "2" or "1" (step S715; No), that is, if the data in the voltage level storage area 31 is "4", CPU10
1 determines that the voltage V has risen from level 4 and stores "3U" in the voltage level storage area 31 (step S71).
8) Then, c of the power supply voltage level meter 304 is turned on (step S719). Subsequently, the CPU 101 causes the display unit 10
The digital display in 4 is turned on (step S72
0), this processing is ended.
【0071】ステップS713において、電圧VがAS
4以上AS3未満でないと判定した場合(ステップS7
13;No)、CPU101は電圧レベル記憶領域31
のデータが“4”であるか判断する(ステップS72
1)。電圧レベル記憶領域31のデータが“4”である
場合(ステップS721;Yes)本処理を終了する。In step S713, the voltage V is AS
When it is determined that it is not 4 or more and less than AS3 (step S7
13; No), the CPU 101 causes the voltage level storage area 31
It is determined whether or not the data of "4" is "4" (step S72).
1). If the data in the voltage level storage area 31 is "4" (step S721; Yes), this processing ends.
【0072】一方、電圧レベル記憶領域31のデータが
“4”ではない場合(ステップS721;No)、CP
U101は電圧レベル記憶領域31に“4”を記憶し
(ステップS722)、電源電圧レベルメータ304の
cを点灯する(ステップS723)。続いてCPU10
1は、表示部104におけるデジタル表示を消灯し(ス
テップS724)、強負荷駆動フラグ記憶領域32にO
FFを記憶する(ステップS725)。これにより、強
負荷回路の動作が停止する。On the other hand, when the data in the voltage level storage area 31 is not "4" (step S721; No), CP
U101 stores "4" in the voltage level storage area 31 (step S722), and turns on c of the power supply voltage level meter 304 (step S723). Then CPU10
1 turns off the digital display on the display unit 104 (step S 724), and turns on the heavy load drive flag storage area 32.
The FF is stored (step S725). As a result, the operation of the heavy load circuit is stopped.
【0073】次にCPU101は、指針12時位置移動
処理を行い(ステップS726:図11)、指針を12
時00分00秒の位置に移動する。そしてCPU101
は、電波受信マーク302が点灯しているかどうか判断
する(ステップS727)。電波受信マーク302が点
灯している場合(ステップS727;Yes)、CPU
101は電波受信マーク302を消灯し(ステップS7
28)、本処理を終了する。また、電波受信マークが点
灯していない場合(ステップS727;No)も同様
に、本処理を終了する。Next, the CPU 101 carries out the 12 o'clock position movement processing (step S726: FIG. 11) and moves the pointer 12
Move to the position of hour 00:00. And CPU 101
Determines whether the radio wave reception mark 302 is lit (step S727). If the radio wave reception mark 302 is lit (step S727; Yes), the CPU
101 turns off the radio wave reception mark 302 (step S7).
28) and this process ends. Also, when the radio wave reception mark is not lit (step S727; No), this processing is similarly ended.
【0074】図10は、指針現在時刻復帰処理プログラ
ム23の動作を示すフローチャートである。まずCPU
101は、標準電波受信回路16からの入力信号より現
在時刻データを抽出し、12時の位置から現在時刻まで
の指針のステップ数、即ちパルス数を算出して、そのパ
ルス数を移動パルス数記憶領域35に記憶する(ステッ
プS801)。FIG. 10 is a flow chart showing the operation of the pointer current time restoration processing program 23. First CPU
Reference numeral 101 extracts the current time data from the input signal from the standard radio wave reception circuit 16, calculates the step number of the pointer from the 12 o'clock position to the current time, that is, the pulse number, and stores the pulse number in the moving pulse number memory. The data is stored in the area 35 (step S801).
【0075】ここで、指針位置を示す数値として、例え
ば12時00分00秒の位置を0メモリとし、本電子時
計が20秒運針の場合、指針は20秒で1ステップ、即
ち12時01分00秒の時、指針は3ステップ進む。こ
れより、ステップS801において現在時刻が1時00
分00秒の場合、CPU101は移動パルス数(=ステ
ップ数)として正転のときは“180”、逆転のときは
“1980”を移動パルス数記憶領域35に記憶する。Here, as a numerical value indicating the pointer position, for example, the position at 12:00:00 is set as 0 memory, and when the electronic timepiece is 20 seconds hand, the pointer is one step in 20 seconds, that is, 12:01. At 00 seconds, the pointer advances 3 steps. From this, the current time is 1:00 in step S801.
In the case of minutes 00 seconds, the CPU 101 stores the movement pulse number (= step number) in the movement pulse number storage area 35 as "180" for forward rotation and "1980" for reverse rotation.
【0076】次にCPU101は、指針を現在時刻の位
置に早送りしている間に経過する時間のパルス数(例え
ば、指針を12時00分00秒の位置から1時00分0
0秒の位置に180ステップ早送りさせるために必要な
時間を20秒とすると、早送りしている間に経過する時
間のパルス数は1パルスとなる。)を算出し、そのパル
ス数を補正パルス数記憶領域36に記憶する(ステップ
S802)。Next, the CPU 101 determines the number of pulses of the time that elapses while the pointer is fast-forwarded to the current time position (for example, the pointer from the position of 12:00:00 to 1: 00: 0).
If the time required to fast-forward 180 steps to the position of 0 seconds is 20 seconds, the number of pulses of the time elapsed while fast-forwarding is 1 pulse. ) Is calculated, and the pulse number is stored in the corrected pulse number storage area 36 (step S802).
【0077】続いてCPU101は、早送りパルス供給
回路109に移動パルス数記憶領域35と補正パルス数
記憶領域36のデータの合計を信号として出力し(ステ
ップS803)、本処理を終了する。これにより早送り
パルス供給回路109は駆動回路110へパルスを出力
し、ステップモータ18および輪列機構19によって指
針が現在時刻の位置へ移動される。Subsequently, the CPU 101 outputs the sum of the data in the moving pulse number storage area 35 and the correction pulse number storage area 36 as a signal to the fast-forwarding pulse supply circuit 109 (step S803), and ends this processing. As a result, the fast-forward pulse supply circuit 109 outputs a pulse to the drive circuit 110, and the step motor 18 and the train wheel mechanism 19 move the pointer to the position at the current time.
【0078】図11は、指針12時位置移動処理プログ
ラム24の動作を示すフローチャートである。ここで、
2次電池12の出力電圧の低下による指針停止位置を1
2時00分00秒としたが、例えば1時00分00秒と
することも、もちろん可能である。FIG. 11 is a flow chart showing the operation of the 12 o'clock position movement processing program 24. here,
Set the pointer stop position to 1 due to the decrease in the output voltage of the secondary battery 12.
Although it is set to 2:00:00, it is of course possible to set it to 1:00:00, for example.
【0079】まずCPU101は時計機能が停止した時
刻から12時00分00秒の位置までのパルス数を算出
し、移動パルス数記憶領域35に記憶する(ステップS
901)。例えば、時計機能が停止する時刻が11時0
0分00秒の場合、12時00分00秒の位置まで移動
すべきステップ数は正転で“180”であり、即ちパル
ス数も“180”となる。First, the CPU 101 calculates the number of pulses from the time when the clock function stops to the position of 12:00:00 and stores it in the moving pulse number storage area 35 (step S
901). For example, the time when the clock function stops is 11:00
In the case of 0 minutes 00 seconds, the number of steps to move to the position of 12:00:00 is “180” in the normal rotation, that is, the number of pulses is also “180”.
【0080】次にCPU101は、移動パルス数記憶領
域35のデータを信号として出力し(ステップS90
2)、本処理を終了する。これにより早送りパルス供給
回路109は駆動回路110へパルスを出力し、ステッ
プモータ18および輪列機構19によって指針が12時
00分の位置へ移動される。Next, the CPU 101 outputs the data in the moving pulse number storage area 35 as a signal (step S90).
2) Then, this process ends. As a result, the fast-forward pulse supply circuit 109 outputs a pulse to the drive circuit 110, and the step motor 18 and the train wheel mechanism 19 move the pointer to the 12:00 position.
【0081】図12は、電波受信および時刻修正処理プ
ログラム25の動作を示すフローチャートである。まず
アンテナ17は電波を受信し(ステップS1001)、
標準電波受信回路16が受信した電波を信号に変換して
CPU101へ出力する。CPU101はその信号か
ら、現在時刻、曜日および積算日のデータを抽出すると
ともに(ステップS1002)、積算日データを日付デ
ータに変換して、各データをRAM108へ記憶する。FIG. 12 is a flow chart showing the operation of the radio wave reception and time adjustment processing program 25. First, the antenna 17 receives a radio wave (step S1001),
The radio wave received by the standard radio wave reception circuit 16 is converted into a signal and output to the CPU 101. The CPU 101 extracts the current time, the day of the week, and the data of the integrated day from the signal (step S1002), converts the integrated day data into date data, and stores each data in the RAM 108.
【0082】次にCPU101は、時計回路103が保
持している内部計時時間、曜日データおよび日付データ
とRAM108内にある現在時刻データ記憶領域37、
曜日データ記憶領域38および日付データ記憶領域39
の各データの整合性を判断し(ステップS1003)、
整合性があると判断した場合(ステップS1004;Y
es)、ステップS1006へ進む。Next, the CPU 101 stores the internal timekeeping time, day of the week data and date data held by the clock circuit 103, and the current time data storage area 37 in the RAM 108.
Day of week data storage area 38 and date data storage area 39
The consistency of each of the data (step S1003),
When it is determined that there is consistency (step S1004; Y
es), and proceeds to step S1006.
【0083】一方、整合性がないと判断した場合(ステ
ップS1004;No)、CPU101は時計回路10
3が保持している内部計時時間、曜日データおよび日付
データをRAM108の各データに修正し(ステップS
1005)、表示部104の電波受信マーク302を点
灯し(ステップS1006)、本処理を終了する。On the other hand, when it is determined that there is no consistency (step S1004; No), the CPU 101 causes the clock circuit 10
The internal timekeeping time, the day of the week data, and the date data held by 3 are corrected to each data of the RAM 108 (step S
1005), the radio wave reception mark 302 on the display unit 104 is turned on (step S1006), and this processing ends.
【0084】以上のように、2次電池12の出力電圧が
低下した場合、CPU101は強負荷駆動フラグ記憶領
域32の状態を“OFF”にすることによって、強負荷
回路の動作を停止させるが、その際に指針を所定の位置
に移動して停止させる。そして充電により、2次電池1
2の出力電圧が上昇し、ある一定期間の間AS3以上の
電圧であった場合、CPU101は本電子時計の時計機
能を復帰させる。As described above, when the output voltage of the secondary battery 12 drops, the CPU 101 turns off the state of the heavy load drive flag storage area 32 to stop the operation of the heavy load circuit. At that time, the pointer is moved to a predetermined position and stopped. Then, by charging, the secondary battery 1
When the output voltage of 2 rises and is higher than AS3 for a certain period of time, the CPU 101 restores the timepiece function of the present electronic timepiece.
【0085】これにより、2次電池12の充電によっ
て、所定の位置に停止していた指針を正確な時刻に移動
させるとき、例えば、針位置検出回路等の複雑な回路を
必要とせずに、指針位置を決定し、移動することができ
る。As a result, when the pointer that has stopped at a predetermined position is moved to the correct time by charging the secondary battery 12, for example, without requiring a complicated circuit such as a needle position detection circuit, The position can be determined and moved.
【0086】[発電装置の配置方法]本発明を適用した
電子時計において、文字盤に発電手段として太陽電池セ
ル(以下、単に「セル」という。)を配置し、2次電池
12の充電に必要な電圧を確保するために、それらのセ
ルを直列に接続して動作させるとき、ある1つのセルの
発電効率が悪いと、充電効率が悪化する。[Method of Arranging Power Generation Device] In an electronic timepiece to which the present invention is applied, solar cells (hereinafter simply referred to as “cells”) are arranged on the dial as power generation means and are required for charging the secondary battery 12. When these cells are connected in series to operate in order to secure a sufficient voltage, the charging efficiency will deteriorate if the power generation efficiency of one cell is poor.
【0087】そこで、2次電池12の出力電圧の低下に
よって運針が停止しているときなどに、短時間で充電を
行うために、充電効率が最も良いセルの配置方法および
指針の停止位置を検討する必要がある。Therefore, in order to perform charging in a short time when the hand movement is stopped due to a decrease in the output voltage of the secondary battery 12, a cell arrangement method with the best charging efficiency and a stop position of the pointer are examined. There is a need to.
【0088】図13(a)、(b)および(c)は、2
次電池12の出力電圧VがAS4以下に低下し、強負荷
駆動フラグ記憶領域32の状態が“OFF”になったこ
とにより、運針が停止した状態の指針位置および太陽電
池セルの配置を示した図である。FIGS. 13A, 13B and 13C show 2
The output voltage V of the secondary battery 12 is lowered to AS4 or less, and the state of the heavy load drive flag storage area 32 is turned "OFF", so that the pointer position and the arrangement of the solar battery cells are shown in the state where the hand movement is stopped. It is a figure.
【0089】図13(a)において、文字盤にはセル1
101a、1102a、1103aおよび1104aの
4つのセルが配置され、その上に時針1110aおよび
分針1111aが存在する。図13(b)および(c)
における文字盤の構成についても、同一の数字符号を持
って説明し、添字bおよびcによって区別する。In FIG. 13 (a), cell 1 is on the dial.
Four cells 101a, 1102a, 1103a and 1104a are arranged on which an hour hand 1110a and a minute hand 1111a are present. 13 (b) and (c)
The configuration of the dial in (1) will also be described with the same numeral symbols, and will be distinguished by the subscripts b and c.
【0090】図13(a)において、例えば本電子時計
の文字盤が円形である場合、セル1101a〜1104
aは文字盤の中心に中心角を置く扇形をしており、周方
向に配置されるものとする。図13(b)および(c)
も同様の構成とする。In FIG. 13A, for example, when the dial of the electronic timepiece is circular, cells 1101a to 1104 are formed.
The letter a has a fan shape having a central angle at the center of the dial and is arranged in the circumferential direction. 13 (b) and (c)
Also has the same configuration.
【0091】図13(a)は、指針停止時において、時
針1110aおよび分針1111aの停止位置を、例え
ば10時10分00秒など、それぞれ異なったセルの上
部に設定した図である。1つのセルの上部に指針が集中
した場合(例えば、1時10分00秒など)、そのセル
の受光が指針によって遮られるため発電効率が悪化し、
充電効率が低下する。したがって、時針1110aおよ
び分針1111aが同一セル上に位置しない時刻を停止
位置とする。FIG. 13A is a diagram in which the stop positions of the hour hand 1110a and the minute hand 1111a are set above the different cells, such as 10:10:00, when the hands are stopped. When the pointers are concentrated on the upper part of one cell (for example, 1:10:00), the light reception of the cell is blocked by the pointers, which deteriorates the power generation efficiency.
Charging efficiency decreases. Therefore, the time when the hour hand 1110a and the minute hand 1111a are not located on the same cell is the stop position.
【0092】この場合、図11の指針12時位置移動処
理において、例えば指針停止位置を12時00分00秒
としたが、この指針停止位置を10時10分00秒と設
定する。そして、ステップS901において、2次電池
12の出力電圧の低下により、運針が停止した時刻から
指針を10時10分00秒の位置まで移動させるために
必要なパルス数を算出し、時針1110aおよび分針1
111aを移動する。In this case, in the pointer 12 o'clock position movement processing of FIG. 11, for example, the pointer stop position is set to 12:00:00, but the pointer stop position is set to 10:10:00. Then, in step S901, the number of pulses required to move the pointer to the position of 10:10:00 seconds from the time when the hand movement is stopped due to the decrease in the output voltage of the secondary battery 12 is calculated, and the hour hand 1110a and the minute hand are calculated. 1
111a is moved.
【0093】これにより、全てのセルにおいて発電効率
を均等化にすることができ、充電効率を良くすることが
できる。As a result, the power generation efficiency can be equalized in all cells, and the charging efficiency can be improved.
【0094】図13(b)は、各セル間の全部または一
部に所定間隔を設けて、時針1110bおよび分針11
11bの停止位置をその所定間隔の上部に設定した図で
ある。例えば、セルb1およびb4の間に所定間隔を設
け、時針1110bおよび分針1111bがその所定間
隔の上部に位置する時刻、即ち12時00分00秒を指
針停止位置に設定する。ここで、セルb1、b2、b3
およびb4は同一の面積を持って配置する。In FIG. 13 (b), the hour hand 1110b and the minute hand 11 are provided with a predetermined interval in all or in part between the cells.
It is the figure which set the stop position of 11b to the upper part of the predetermined interval. For example, a predetermined interval is provided between the cells b1 and b4, and the time when the hour hand 1110b and the minute hand 1111b are located above the predetermined interval, that is, 12:00:00 is set as the pointer stop position. Here, cells b1, b2, b3
And b4 are arranged with the same area.
【0095】これによりセル1101b、1102b、
1103bおよび1104bの上部には受光を遮る指針
が停止しないため、全てのセルにおいて発電効率を同じ
にすることができ、充電効率を良くすることができる。As a result, the cells 1101b, 1102b,
Since the pointer that blocks light reception does not stop at the upper part of 1103b and 1104b, the power generation efficiency can be made the same in all cells, and the charging efficiency can be improved.
【0096】図13(c)は、ある1つのセルの面積を
他のセルより大きくして、指針停止時において、時針1
110cおよび分針1111cの停止位置をその大きな
セルの上部に設定した図である。例えば、セルc1を中
心角120°の扇形とし、セルc2、c3およびc4は
中心角80°の扇形とする。そして、時針1110cお
よび分針1111cがセルc1の上部に位置する12時
00分00秒の位置に指針停止位置を設定する。In FIG. 13 (c), the area of one cell is made larger than that of the other cell, and when the pointer is stopped, the hour hand 1
It is the figure which set the stop position of 110c and minute hand 1111c to the upper part of the large cell. For example, the cell c1 has a fan shape with a central angle of 120 °, and the cells c2, c3, and c4 have a fan shape with a central angle of 80 °. Then, the hour hand 1110c and the minute hand 1111c are set at the position of 12:00:00 where the hour hand 1110c and the minute hand 1111c are located above the cell c1.
【0097】これにより、全てのセルにおいて発電効率
を同程度にすることができ、充電効率を良くすることが
できる。As a result, the power generation efficiency can be made comparable in all cells, and the charging efficiency can be improved.
【0098】[強負荷監視BLD回路]次に、強負荷監
視BLD回路15について説明する。強負荷監視BLD
回路15は、2次電池12の充電容量を有効に使用する
ために、2次電池12の出力電圧がCPU101の動作
電圧を下回る前に、強負荷回路、例えばELドライバ2
2、ブザー部105などの回路動作を禁止する信号を出
力する機能を備えた回路である。[Heavy Load Monitoring BLD Circuit] Next, the heavy load monitoring BLD circuit 15 will be described. Heavy load monitoring BLD
In order to effectively use the charge capacity of the secondary battery 12, the circuit 15 uses a heavy load circuit such as the EL driver 2 before the output voltage of the secondary battery 12 falls below the operating voltage of the CPU 101.
2. A circuit having a function of outputting a signal that prohibits the circuit operation of the buzzer unit 105 and the like.
【0099】図14は、強負荷監視BLD回路15と、
それに接続されるデバイスについて説明するための回路
図であり、CPU101、2次電池12、強負荷監視B
LD回路15、コンデンサ1201および強負荷回路1
202の接続関係を表している。FIG. 14 shows a heavy load monitoring BLD circuit 15,
It is a circuit diagram for explaining the device connected to it, CPU101, secondary battery 12, heavy load monitoring B
LD circuit 15, capacitor 1201 and heavy load circuit 1
The connection relation of 202 is shown.
【0100】強負荷監視BLD回路15は、検出電圧に
対応したAS―2信号をCPU101から入力し、2次
電池12の出力電圧を検出して、その結果を信号b―2
としてCPU101に出力する通常の電圧検出機能と、
2次電池12の出力電圧がCPU101の動作電圧を下
回る前に、CPU101および強負荷回路1202に対
して強負荷禁止信号である信号b―1を出力する、強負
荷監視機能を備える。The heavy load monitoring BLD circuit 15 inputs the AS-2 signal corresponding to the detected voltage from the CPU 101, detects the output voltage of the secondary battery 12, and outputs the result as the signal b-2.
As a normal voltage detection function to output to the CPU 101,
It has a heavy load monitoring function that outputs a signal b-1 that is a heavy load prohibition signal to the CPU 101 and the heavy load circuit 1202 before the output voltage of the secondary battery 12 falls below the operating voltage of the CPU 101.
【0101】強負荷回路1202は、例えばELドライ
バ22、ブザー部105および駆動回路110などの、
負荷の大きい回路を示す。強負荷監視BLD回路15か
ら信号b―1、あるいはCPU101から強負荷制御信
号である信号b―2が入力された場合、動作が停止す
る。The heavy load circuit 1202 includes, for example, the EL driver 22, the buzzer section 105, and the drive circuit 110.
A circuit with a large load is shown. When the signal b-1 from the heavy load monitoring BLD circuit 15 or the signal b-2 as the heavy load control signal from the CPU 101 is input, the operation is stopped.
【0102】図15に、2次電池12の出力電圧低下時
における回路動作を示す。ここでは、通常の電圧検出機
能の説明は省略し、CPU101の動作電圧の保証方法
と信号BLD―2および強負荷禁止信号b−1の動作タ
イミングについて説明する。FIG. 15 shows the circuit operation when the output voltage of the secondary battery 12 drops. Here, the description of the normal voltage detection function is omitted, and the method of guaranteeing the operation voltage of the CPU 101 and the operation timing of the signal BLD-2 and the heavy load prohibition signal b-1 will be described.
【0103】まず、図15において、グラフの波形や強
負荷監視BLD回路15を制御する設定電圧について説
明する。(a)の曲線は、2次電池12の出力電圧Vの
波形を示す。(b)は、信号BLD―1を、(c)は信
号b―1を示す。First, in FIG. 15, the waveform of the graph and the set voltage for controlling the heavy load monitoring BLD circuit 15 will be described. The curve (a) shows the waveform of the output voltage V of the secondary battery 12. (B) shows the signal BLD-1, and (c) shows the signal b-1.
【0104】ここで、CPU101の最低動作電圧を
1.3[V]とし、CPU101の動作を保証する電圧
を1.6[V]とする。従って、強負荷回路1202の
動作を停止する制御を行う電圧を1.6[V]と設定す
る。Here, the minimum operating voltage of the CPU 101 is 1.3 [V], and the voltage for guaranteeing the operation of the CPU 101 is 1.6 [V]. Therefore, the voltage for controlling the operation of the heavy load circuit 1202 is set to 1.6 [V].
【0105】時間taは、強負荷監視BLD回路15に
おいて、電圧Vが1.6[V]であることを認識するま
でにかかる時間であり、伝搬時間等のハードウェアに依
存した時間である。The time ta is a time required for the heavy load monitoring BLD circuit 15 to recognize that the voltage V is 1.6 [V], and is a time depending on hardware such as propagation time.
【0106】時間tbは、強負荷監視BLD回路15に
おいて、電圧Vが1.6[V]であることを認識してか
ら、電圧VがCPU101の最低動作電圧である1.3
[V]よりやや高い1.4[V]に低下するまでにかか
る時間である。即ち、t=ta+tbとなり、時間tは
コンデンサ1201の放電によって電圧Vが1.6
[V]から1.4[V]に低下する場合にかかる時間で
ある。尚、本実施の形態では、CPU101の最低動作
電圧が1.3[V]であるため、最低動作保証電圧を
1.4[V]として考えた。At time tb, after the heavy load monitoring BLD circuit 15 recognizes that the voltage V is 1.6 [V], the voltage V is 1.3 which is the minimum operating voltage of the CPU 101.
It is the time required to drop to 1.4 [V], which is slightly higher than [V]. That is, t = ta + tb, and at time t, the voltage V is 1.6 due to the discharge of the capacitor 1201.
This is the time required to decrease from [V] to 1.4 [V]. In the present embodiment, the minimum operating voltage of the CPU 101 is 1.3 [V], and therefore the minimum guaranteed operating voltage is 1.4 [V].
【0107】次に動作タイミングについて説明する。電
圧Vが1.6[V]に低下し、それから時間ta後に強
負荷監視BLD回路15はCPU101に信号BLD―
2としてLレベルを出力する。その後、電圧Vが1.4
[V]に達するまでに時間tbかかり、この時間内に強
負荷監視BLD回路15は信号b−1としてHレベルを
出力する。これにより、強負荷回路1202はCPU1
01の最低動作電圧を下回る前に動作を停止する。強負
荷回路1202の動作が停止すると、充電により電圧V
が上昇する。Next, the operation timing will be described. The voltage V drops to 1.6 [V], and after a time ta, the heavy load monitoring BLD circuit 15 sends a signal BLD- to the CPU 101.
The L level is output as 2. After that, the voltage V is 1.4
It takes time tb to reach [V], and the heavy load monitoring BLD circuit 15 outputs the H level as the signal b-1 within this time. As a result, the heavy load circuit 1202 causes the CPU 1
The operation is stopped before falling below the minimum operating voltage of 01. When the operation of the heavy load circuit 1202 is stopped, the voltage V is charged by charging.
Rises.
【0108】したがって、電圧Vが1.6[V]以下に
低下すると、強負荷回路1202は停止するが、負荷の
小さい回路においては続けて動作するため、2次電池1
2の充電容量を有効に使用することができる。Therefore, when the voltage V drops to 1.6 [V] or less, the heavy load circuit 1202 stops, but the circuit with a small load continues to operate, so the secondary battery 1
A charge capacity of 2 can be used effectively.
【0109】[0109]
【発明の効果】請求項1記載の発明によれば、電源回路
の電圧検出手段によって得られる検出結果に応じて指針
駆動手段を制御し、所定位置あるいは現在時刻計数手段
で計数される現在時刻位置に指針を移動させることによ
り、例えば、針位置検出回路等の複雑な回路を必要とせ
ずに、指針駆動手段を制御することができる。According to the first aspect of the invention, the pointer driving means is controlled according to the detection result obtained by the voltage detecting means of the power supply circuit, and the predetermined position or the present time position counted by the present time counting means. By moving the pointer to, it is possible to control the pointer driving means without requiring a complicated circuit such as a needle position detection circuit.
【0110】請求項2記載の発明によれば、請求項1記
載の電子時計において、電波受信手段によって得られた
時刻情報に基づいて、現在時刻計数手段が計数する現在
時刻を時刻修正手段が修正されることにより、電子時計
において容易に正確な時刻への修正および表示をするこ
とができる。According to the invention described in claim 2, in the electronic timepiece described in claim 1, the time adjusting means corrects the present time counted by the present time counting means based on the time information obtained by the radio wave receiving means. By doing so, it is possible to easily correct and display the correct time on the electronic timepiece.
【0111】請求項3記載の発明によれば、請求項1ま
たは2記載の電子時計において、例えば、図13(a)
のように、複数の太陽電池セルに対する指針の位置が所
定関係となる位置に所定位置を設定することにより、充
電効率の良い発電手段を実現することができる。According to the invention described in claim 3, in the electronic timepiece described in claim 1 or 2, for example, as shown in FIG.
As described above, by setting the predetermined position at a position where the positions of the hands with respect to the plurality of solar battery cells have a predetermined relationship, it is possible to realize a power generation unit with good charging efficiency.
【0112】請求項4記載の発明によれば、請求項3記
載の電子時計において、複数の太陽電池セルにおいて、
例えば、図13(c)のように、少なくとも2種類のサ
イズの太陽電池セルを周方向に配設して、指針の所定位
置を設定することにより、充電効率の良い発電手段を実
現することができる。According to the invention described in claim 4, in the electronic timepiece described in claim 3, in the plurality of solar battery cells,
For example, as shown in FIG. 13C, by disposing at least two sizes of solar cells in the circumferential direction and setting a predetermined position of the pointer, it is possible to realize a power generation unit with good charging efficiency. it can.
【0113】請求項5記載の発明によれば、請求項3ま
たは4記載の電子時計において、複数の太陽電池セルに
おいて、例えば、図13(b)のように、各太陽電池セ
ル間の全部または一部に所定間隔を設けて、太陽電池セ
ルを周方向に配設し、指針の所定位置を所定間隔の位置
に設定することにより、充電効率の良い発電手段を実現
することができる。According to the invention described in claim 5, in the electronic timepiece described in claim 3 or 4, in a plurality of solar battery cells, for example, as shown in FIG. By arranging solar cells in a circumferential direction with a predetermined interval provided in a part and setting the predetermined positions of the hands at predetermined intervals, it is possible to realize a power generation unit with good charging efficiency.
【0114】請求項6記載の発明によれば、請求項1か
ら5の何れか記載の電子時計において、電源回路の出力
電圧が低下した時、強負荷電圧監視手段によって強負荷
の制御を停止することにより、蓄電手段の充電容量を有
効に使用することができる。According to the sixth aspect of the invention, in the electronic timepiece according to any of the first to fifth aspects, when the output voltage of the power supply circuit decreases, the heavy load voltage monitoring means stops the heavy load control. As a result, the charge capacity of the power storage unit can be effectively used.
【図1】本発明を適用した、電子時計の回路構成を示す
ブロック図。FIG. 1 is a block diagram showing a circuit configuration of an electronic timepiece to which the invention is applied.
【図2】電子時計における、ROMのデータ構成を示し
た図。FIG. 2 is a diagram showing a data structure of a ROM in an electronic timepiece.
【図3】電子時計における、RAMのデータ構成を示し
た図。FIG. 3 is a diagram showing a data configuration of a RAM in an electronic timepiece.
【図4】電子時計の外観の一例を示した図。FIG. 4 is a diagram showing an example of an external appearance of an electronic timepiece.
【図5】電子時計の表示部を示した図。FIG. 5 is a diagram showing a display unit of an electronic timepiece.
【図6】電子時計における、2次電池の放電特性とその
電圧レベルの設定範囲、および、各レベルに対応した電
源電圧レベルメータの表示方法を示した図。FIG. 6 is a diagram showing a discharge characteristic of a secondary battery and a setting range of its voltage level in an electronic timepiece, and a display method of a power supply voltage level meter corresponding to each level.
【図7】電子時計における、電源電圧レベルメータの表
示方法に対応した各機能の動作状況を示した図。FIG. 7 is a diagram showing an operation state of each function corresponding to a display method of a power supply voltage level meter in an electronic timepiece.
【図8】電子時計における、基本動作を示すフローチャ
ート。FIG. 8 is a flowchart showing a basic operation of the electronic timepiece.
【図9】電子時計における、2次電池の出力電圧の電圧
レベルに対応した各動作を示すフローチャート。FIG. 9 is a flowchart showing each operation corresponding to the voltage level of the output voltage of the secondary battery in the electronic timepiece.
【図10】電子時計における、指針現在時刻復帰処理の
動作を示すフローチャート。FIG. 10 is a flowchart showing the operation of the current hands return processing in the electronic timepiece.
【図11】電子時計における、指針12時位置移動処理
の動作を示すフローチャート。FIG. 11 is a flowchart showing the operation of the 12 o'clock position movement processing in the electronic timepiece.
【図12】電子時計における、電波受信および時刻修正
処理の動作を示すフローチャート。FIG. 12 is a flowchart showing the operation of radio wave reception and time adjustment processing in the electronic timepiece.
【図13】電子時計における、運針が停止した状態の指
針位置と太陽電池セルの配置を示した図。FIG. 13 is a diagram showing the positions of the hands and the arrangement of solar cells in the electronic timepiece when the hand movement is stopped.
【図14】電子時計における、強負荷監視BLD回路
と、それに接続されるデバイスを示した回路図。FIG. 14 is a circuit diagram showing a heavy load monitoring BLD circuit and devices connected thereto in the electronic timepiece.
【図15】電子時計における、2次電池の出力電圧低下
時の回路動作を示したタイミング図。FIG. 15 is a timing chart showing the circuit operation when the output voltage of the secondary battery drops in the electronic timepiece.
10 時計回路部 101 CPU 102 発振回路 103 時計回路 104 表示部 105 ブザー部 106 スイッチ部 107 ROM 108 RAM 109 早送りパルス供給回路 110 駆動回路 11 太陽電池 12 2次電池 13 コンデンサ 14 電圧検出回路 15 強負荷監視電圧検出回路 16 標準電波受信回路 17 アンテナ 18 ステップモータ 19 輪列機構 20 指針 21 傾斜スイッチ 22 ELドライバ 23 EL素子 10 Clock circuit section 101 CPU 102 oscillator circuit 103 clock circuit 104 display 105 Buzzer section 106 Switch part 107 ROM 108 RAM 109 Rapid feed pulse supply circuit 110 drive circuit 11 solar cells 12 secondary battery 13 capacitors 14 Voltage detection circuit 15 Heavy load monitoring voltage detection circuit 16 Standard radio wave receiving circuit 17 antenna 18 step motor 19 train wheel mechanism 20 guidelines 21 Tilt switch 22 EL driver 23 EL element
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F001 AA05 AB01 AD00 AE01 AE04 AF00 2F082 AA01 BB05 CC01 CC02 DD02 DD10 HH01 HH03 JJ00 2F083 AA00 BB02 DD11 EE05 JJ11 2F084 AA07 BB06 BB09 CC03 EE02 EE12 EE20 GG04 HH02 HH06 HH09 HH15 HH21 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 2F001 AA05 AB01 AD00 AE01 AE04 AF00 2F082 AA01 BB05 CC01 CC02 DD02 DD10 HH01 HH03 JJ00 2F083 AA00 BB02 DD11 EE05 JJ11 2F084 AA07 BB06 BB09 CC03 EE02 EE12 EE20 GG04 HH02 HH06 HH09 HH15 HH21
Claims (6)
指針駆動手段と、 前記電源回路の出力電圧で動作し、現在時刻を計数する
現在時刻計数手段と、 前記電源回路の出力電圧を検出する電圧検出手段と、 前記電圧検出手段の検出結果に応じて前記指針駆動手段
を制御することにより、所定位置あるいは前記現在時刻
計数手段で計数される現在時刻位置に、前記指針を移動
させる指針移動制御手段と、 を備えることを特徴とする電子時計。1. A pointer for displaying time, a power supply circuit having a power generation means and a storage means, a pointer drive means for operating the pointer by operating with an output voltage of the power supply circuit, and an output voltage of the power supply circuit. The present time counting means that operates and counts the present time, the voltage detecting means that detects the output voltage of the power supply circuit, and the pointer driving means according to the detection result of the voltage detecting means Alternatively, an electronic timepiece comprising: a pointer movement control means for moving the pointer at the current time position counted by the current time counting means.
信手段と、 前記電波受信手段によって得られた時刻情報に基づい
て、前記現在時刻計数手段が計数する現在時刻を修正す
る時刻修正手段と、 を更に備えることを特徴とする電子時計。2. The electronic timepiece according to claim 1, wherein the current time counting is performed based on a radio wave receiving unit that receives a radio wave including a time code to obtain time information, and the time information obtained by the radio wave receiving unit. An electronic timepiece further comprising: time correction means for correcting the current time counted by the means.
て、 前記発電手段は、文字盤に配設された複数の太陽電池セ
ルを有し、 前記所定位置は、前記複数の太陽電池セルに対する前記
指針の位置が所定関係となる位置であることを特徴とす
る電子時計。3. The electronic timepiece according to claim 1, wherein the power generation unit has a plurality of solar battery cells arranged on a dial, and the predetermined position is the solar battery cells with respect to the plurality of solar battery cells. An electronic timepiece characterized in that the positions of hands are in a predetermined relationship.
に、少なくとも2種類のサイズがあることを特徴とする
電子時計。4. The electronic timepiece according to claim 3, wherein the plurality of solar battery cells are arranged in the circumferential direction and have at least two sizes.
て、 前記複数の太陽電池セルは、各太陽電池セル間の全部ま
たは一部に所定間隔を設けて、周方向に配設されている
ことを特徴とする電子時計。5. The electronic timepiece according to claim 3 or 4, wherein the plurality of solar battery cells are arranged in a circumferential direction with a predetermined interval provided between all or part of the solar battery cells. An electronic watch characterized by.
おいて、 強負荷の駆動を制御する強負荷制御手段と、 強負荷印可時の前記電源回路の出力電圧を監視し、所定
電圧となった場合、前記強負荷制御手段による強負荷の
制御を禁止する強負荷電圧監視手段と、 を更に備えることを特徴とする電子時計。6. The electronic timepiece according to any one of claims 1 to 5, wherein: a heavy load control means for controlling driving of a heavy load; and an output voltage of the power supply circuit when a heavy load is applied, and a predetermined voltage The electronic timepiece further comprises: a heavy load voltage monitoring means for prohibiting the heavy load control means from controlling the heavy load.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001249293A JP4306161B2 (en) | 2001-08-20 | 2001-08-20 | Electronic clock |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001249293A JP4306161B2 (en) | 2001-08-20 | 2001-08-20 | Electronic clock |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008303337A Division JP2009069162A (en) | 2008-11-28 | 2008-11-28 | Electronic clock |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003057366A true JP2003057366A (en) | 2003-02-26 |
JP2003057366A5 JP2003057366A5 (en) | 2005-11-24 |
JP4306161B2 JP4306161B2 (en) | 2009-07-29 |
Family
ID=19078321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001249293A Expired - Fee Related JP4306161B2 (en) | 2001-08-20 | 2001-08-20 | Electronic clock |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4306161B2 (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005101140A1 (en) * | 2004-04-13 | 2005-10-27 | Citizen Watch Co., Ltd. | Electronic device provided with solar cell |
US7433273B2 (en) | 2003-03-04 | 2008-10-07 | Seiko Epson Corporation | Electronic timepiece with wireless information function |
JP2009069162A (en) * | 2008-11-28 | 2009-04-02 | Casio Comput Co Ltd | Electronic clock |
JP2010164458A (en) * | 2009-01-16 | 2010-07-29 | Casio Computer Co Ltd | Electronic clock |
JP2011053159A (en) * | 2009-09-04 | 2011-03-17 | Casio Computer Co Ltd | Analog electronic timepiece |
US8111590B2 (en) | 2008-12-26 | 2012-02-07 | Casio Computer Co., Ltd. | Electronic timepiece |
US8213266B2 (en) | 2008-09-11 | 2012-07-03 | Casio Computer Co., Ltd. | Electronic timepiece |
JP2020098162A (en) * | 2018-12-18 | 2020-06-25 | シチズン時計株式会社 | Electronic watch |
-
2001
- 2001-08-20 JP JP2001249293A patent/JP4306161B2/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7433273B2 (en) | 2003-03-04 | 2008-10-07 | Seiko Epson Corporation | Electronic timepiece with wireless information function |
US7701806B2 (en) | 2003-03-04 | 2010-04-20 | Seiko Epson Corporation | Electronic timepiece with wireless information function |
WO2005101140A1 (en) * | 2004-04-13 | 2005-10-27 | Citizen Watch Co., Ltd. | Electronic device provided with solar cell |
US7746731B2 (en) | 2004-04-13 | 2010-06-29 | Citizen Holdings Co., Ltd. | Electronic device with solar cell |
US8213266B2 (en) | 2008-09-11 | 2012-07-03 | Casio Computer Co., Ltd. | Electronic timepiece |
JP2009069162A (en) * | 2008-11-28 | 2009-04-02 | Casio Comput Co Ltd | Electronic clock |
US8111590B2 (en) | 2008-12-26 | 2012-02-07 | Casio Computer Co., Ltd. | Electronic timepiece |
JP2010164458A (en) * | 2009-01-16 | 2010-07-29 | Casio Computer Co Ltd | Electronic clock |
JP2011053159A (en) * | 2009-09-04 | 2011-03-17 | Casio Computer Co Ltd | Analog electronic timepiece |
JP2020098162A (en) * | 2018-12-18 | 2020-06-25 | シチズン時計株式会社 | Electronic watch |
Also Published As
Publication number | Publication date |
---|---|
JP4306161B2 (en) | 2009-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3062253B2 (en) | Electronic clock | |
JP3623397B2 (en) | Electronic watch and its charging method | |
US8873344B2 (en) | Power consumption control device, timepiece device, electronic device, power consumption control method, power consumption control program | |
US7079451B2 (en) | Time measurement device and method of controlling the time measurement device | |
JP4678056B2 (en) | Electronic clock | |
JP2010164458A (en) | Electronic clock | |
JPH06138512A (en) | Camera provided with solar battery | |
JP2003057366A (en) | Electronic clock | |
US20120044787A1 (en) | Stepping motor control circuit and analogue electronic watch | |
US20160139569A1 (en) | Electronic timepiece and control method of electronic timepiece | |
JP2009162486A (en) | Electronics | |
US6278663B1 (en) | Electronic apparatus and control method for electronic apparatus | |
JP6402664B2 (en) | Electronic device and method for initializing control means of electronic device | |
US5943301A (en) | Electronic timepiece with power generating function | |
JP2009069162A (en) | Electronic clock | |
JP7061488B2 (en) | Electronic clock | |
US11656580B2 (en) | Electronic watch | |
JP2016102780A (en) | Electronic clock and method for controlling electronic clock | |
US9019802B2 (en) | Solar-powered electronic timepiece | |
JP2011247796A (en) | Electronic clock | |
JP2012254002A (en) | Stepping motor control circuit and analog electronic timepiece | |
JP2534484B2 (en) | Electronic watch with charging device | |
JP2011234604A (en) | Stepping motor control circuit and analog electronic clock | |
US20220236694A1 (en) | Electronic Watch And Method For Controlling Electronic Watch | |
JP3624532B2 (en) | Electronic timepiece and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4306161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |