[go: up one dir, main page]

JP2003037363A - Method of manufacturing board for multilayer board, method of manufacturing multilayer board by use of element board manufactured by the method, and element board used for multilayer board - Google Patents

Method of manufacturing board for multilayer board, method of manufacturing multilayer board by use of element board manufactured by the method, and element board used for multilayer board

Info

Publication number
JP2003037363A
JP2003037363A JP2001224958A JP2001224958A JP2003037363A JP 2003037363 A JP2003037363 A JP 2003037363A JP 2001224958 A JP2001224958 A JP 2001224958A JP 2001224958 A JP2001224958 A JP 2001224958A JP 2003037363 A JP2003037363 A JP 2003037363A
Authority
JP
Japan
Prior art keywords
multilayer substrate
base plate
plates
conductor pattern
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001224958A
Other languages
Japanese (ja)
Inventor
Koji Kondo
宏司 近藤
Gentaro Masuda
元太郎 増田
Yoshio Hattori
佳生 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001224958A priority Critical patent/JP2003037363A/en
Publication of JP2003037363A publication Critical patent/JP2003037363A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a simplified method of manufacturing an element board for a multilayer board, a multilayer board manufactured by the use of the element board, and an element board for a multilayer board. SOLUTION: This manufacturing method comprises a conductor pattern forming process S1 of enabling the conductor foil of a rolled single-sided conductor foil film 11 equipped with a thermoplastic resin film layer film to undergo pattern etching, a via hole forming process S2 of forming bottomed via holes, a filling process S3 of filling the bottomed via holes with conductive paste, and a hot press process S4 of sintering metal particles contained in the conductive paste so as to solidify the conductive paste. A single-sided conductor pattern film 21 composed of linked element boards for forming multilayer boards is taken up into a roll. When the multilayer board is manufactured, the single-sided conductor pattern film 21 is cut out into the element boards, and the element boards are laminated and pressed as heated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、多層基板用素板の
製造方法、その製造方法により製造された多層基板用素
板を用いた多層基板の製造方法および多層基板用素板に
関する。
TECHNICAL FIELD The present invention relates to a method for manufacturing a base plate for a multilayer substrate, a method for manufacturing a multilayer substrate using the base plate for a multilayer substrate manufactured by the manufacturing method, and a base plate for a multilayer substrate.

【0002】[0002]

【従来の技術】従来から、多層基板の製造方法として、
層間接続をした導体パターンを両面に有する所謂両面基
板等を素板として用いて多層基板を製造する方法が知ら
れている。
2. Description of the Related Art Conventionally, as a method for manufacturing a multilayer substrate,
There is known a method of manufacturing a multi-layer substrate by using a so-called double-sided substrate or the like having conductor patterns with interlayer connection on both sides as a base plate.

【0003】例えば特開2000−38464号公報に
開示された多層基板の製造方法がある。
For example, there is a method of manufacturing a multilayer substrate disclosed in Japanese Patent Laid-Open No. 2000-38464.

【0004】これには、まず、絶縁基材であるフィルム
状絶縁体にビアホールを設け、ここに層間接続材料であ
る導電ペーストを充填した後、その両面に導体箔を熱融
着し、パターン形成することにより第1の素板となる両
面基板を製造する。次に、絶縁基材であるフィルム状絶
縁体にビアホールを設け、ここに層間接続材料である導
電ペーストを充填することにより第2の素板となる層間
接続可能な処理をしたフィルム状絶縁体を製造する。し
かる後に、複数の第1の素板を第2の素板を介して積層
することで、多層基板を製造する方法が示されている。
First, a via hole is provided in a film-like insulator which is an insulating base material, a conductive paste which is an interlayer connecting material is filled therein, and a conductor foil is heat-sealed on both surfaces of the via hole to form a pattern. By doing so, a double-sided substrate to be the first blank is manufactured. Next, a via hole is provided in the film-like insulator which is an insulating base material, and a conductive paste which is an interlayer-connecting material is filled in the via-hole to form a film-like insulator which is a second base plate and which has been subjected to interlayer connection. To manufacture. After that, a method of manufacturing a multilayer substrate by stacking a plurality of first blanks with a second blank is shown.

【0005】また、まず、上記と同様に第1の素板であ
る両面基板を製造する。次に、絶縁基材であるフィルム
状絶縁体にビアホールを設け、ここに層間接続材料であ
る導電ペーストを充填した後、その片面に導体箔を熱融
着し、パターン形成することにより第2の素板となる片
面導体パターンフィルムを製造する。しかる後に、第1
の素板の両面に層間接続可能な処理をした第2の素板を
積層することで、多層基板を製造する方法が示されてい
る。
First, a double-sided substrate, which is a first blank, is manufactured in the same manner as described above. Next, a via hole is provided in a film-like insulator which is an insulating base material, a conductive paste which is an interlayer connecting material is filled therein, and a conductor foil is heat-fused on one surface of the via-hole to form a pattern. A single-sided conductor pattern film to be a base plate is manufactured. After that, the first
It shows a method of manufacturing a multilayer substrate by laminating a second blank that has been subjected to interlayer connection processing on both sides of the blank.

【0006】また、一般的に、上記のような素板を製造
する場合には、多層基板製造時の各素板寸法に応じて、
帯状の絶縁基材である長尺フィルム状絶縁体を所定寸法
(例えば、500mm角)に切断して加工出発素材とす
ることが知られている。
Further, in general, when manufacturing the above-mentioned base plate, according to the size of each base plate when manufacturing the multilayer substrate,
It is known that a long film-shaped insulator, which is a strip-shaped insulating base material, is cut into a predetermined size (for example, 500 mm square) to be used as a processing starting material.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
従来技術によれば、所定寸法に切断した絶縁基材から複
数のタイプの素板をそれぞれ製造し、これらを組み合わ
せて多層基板を製造する方法であるため、素板および多
層基板の製造工程が複雑になるという問題がある。
However, according to the above-mentioned prior art, a method of manufacturing a plurality of types of blanks from an insulating base material cut into a predetermined size, and combining them to manufacture a multilayer substrate is proposed. Therefore, there is a problem that the manufacturing process of the base plate and the multilayer substrate becomes complicated.

【0008】本発明は上記点に鑑みてなされたもので、
多層基板用の素板およびこの素板から製造される多層基
板の製造工程を簡素化することが可能な多層基板用素板
の製造方法、その製造方法により製造された多層基板用
素板を用いた多層基板の製造方法および多層基板用素板
を提供することを目的とする。
The present invention has been made in view of the above points,
A base plate for a multilayer substrate and a method for manufacturing a base plate for a multilayer substrate capable of simplifying the manufacturing process of a multilayer substrate manufactured from this base plate, and a base plate for a multilayer substrate manufactured by the manufacturing method. Another object of the present invention is to provide a method for manufacturing a multilayer substrate and a base plate for a multilayer substrate.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明の多層基板用素板の製造方法
では、帯状の絶縁基材(23)の長手方向に沿って、そ
の絶縁基材(23)の片面のみに、多層基板(100)
を構成する素板(L1、L2、L3、L4)の導体パタ
ーン(22)を連続して形成する導体パターン形成工程
(S1)と、素板(L1、L2、L3、L4)の導体パ
ターン(22)が形成された所望の位置において、絶縁
基材(23)に、導体パターン(22)が形成された面
とは反対側の面からビアホール(24)を形成するビア
ホール形成工程(S2)と、ビアホール(24)内に層
間接続材料(50)を充填する充填工程(S3)とを備
え、多層基板(100)を構成する素板(L1、L2、
L3、L4)が連結して形成されることを特徴としてい
る。
In order to achieve the above object, in the method for producing a base plate for a multilayer substrate according to the present invention as set forth in claim 1, the strip-shaped insulating base material (23) is formed along the longitudinal direction thereof. The multilayer substrate (100) is provided only on one side of the insulating base material (23).
And a conductor pattern forming step (S1) of continuously forming the conductor pattern (22) of the base plates (L1, L2, L3, L4) constituting the base plate, and the conductor pattern of the base plates (L1, L2, L3, L4) ( 22) A via hole forming step (S2) of forming a via hole (24) on the insulating base material (23) from a surface opposite to the surface on which the conductor pattern (22) is formed, at a desired position. , A filling step (S3) of filling the via hole (24) with the interlayer connection material (50), and forming the base plates (L1, L2,
L3, L4) are connected and formed.

【0010】これによると、絶縁基材(23)の片面の
みに導体パターン(22)を形成するとともに、所望の
位置に層間接続材料(50)が充填された導体パターン
(22)を底面とする有底ビアホール(24)を備える
連結した素板(L1、L2、L3、L4)を製造するこ
とができる。帯状の絶縁基材(23)を切断することな
く連結した素板(L1、L2、L3、L4)が連続して
製造でき、多層基板(100)製造時に各素板(L1、
L2、L3、L4)毎に切断することができる。従っ
て、多層基板用素板およびこの素板から製造される多層
基板の製造工程を簡素化することが可能である。
According to this, the conductor pattern (22) is formed only on one surface of the insulating base material (23), and the conductor pattern (22) filled with the interlayer connecting material (50) at a desired position is used as the bottom surface. The connected blanks (L1, L2, L3, L4) having the bottomed via holes (24) can be manufactured. The base plates (L1, L2, L3, L4) in which the band-shaped insulating base material (23) is connected without cutting can be continuously manufactured, and each base plate (L1,
It can be cut every L2, L3, L4). Therefore, it is possible to simplify the manufacturing process of the multi-layer substrate blank and the multi-layer substrate manufactured from this blank.

【0011】また、請求項2に記載の発明の多層基板用
素板の製造方法では、帯状の絶縁基材(23)には、多
層基板(100)の各層を構成する複数種の前記導体パ
ターン(22)を有する複数の素板(L1、L2、L
3、L4)を1ユニットとして、それを繰り返して形成
することを特徴としている。
Further, in the method for manufacturing a base plate for a multilayer substrate of the present invention as defined in claim 2, the strip-shaped insulating base material (23) has a plurality of types of the conductor patterns constituting each layer of the multilayer substrate (100). A plurality of blanks (L1, L2, L having (22)
3, L4) as one unit, and is repeatedly formed.

【0012】これによると、多層基板(100)の各層
を構成する素板(L1、L2、L3、L4)を、絶縁基
材(23)の片面のみに導体パターン(22)を形成す
るとともに、所望の位置に層間接続材料(50)が充填
された導体パターン(22)を底面とする有底ビアホー
ル(24)を備える同一タイプの素板(L1、L2、L
3、L4)として製造することができる。従って、例え
ば両面基板のような他のタイプの素板を製造工程内にお
いて製造する必要がない。このようにして、多層基板用
素板およびこの素板から製造される多層基板の製造工程
を確実に簡素化することが可能である。
According to this, the bare plates (L1, L2, L3, L4) forming each layer of the multilayer substrate (100) are formed with the conductor pattern (22) only on one surface of the insulating base material (23), and Raw plates (L1, L2, L of the same type) having bottomed via holes (24) whose bottom surface is a conductor pattern (22) filled with an interlayer connecting material (50) at a desired position.
3, L4). Therefore, it is not necessary to manufacture other types of blanks, such as double-sided boards, in the manufacturing process. In this way, it is possible to surely simplify the manufacturing process of the base plate for a multilayer substrate and the multilayer substrate manufactured from this base plate.

【0013】また、多層基板(100)を構成する素板
(L1、L2、L3、L4)を1ユニットとして連続し
て形成できるので、少量の多層基板製造にも対応し易
い。
Further, since the base plates (L1, L2, L3, L4) constituting the multilayer substrate (100) can be continuously formed as one unit, it is easy to cope with the production of a small amount of the multilayer substrate.

【0014】また、請求項3に記載の発明の多層基板用
素板の製造方法では、多層基板(100)を構成する素
板(L1、L2、L3、L4)の1ユニットは、多層基
板(100)を形成するときに、積層される素板(L
1、L2、L3、L4)の積層順に応じて、素板(L
1、L2、L3、L4)が連続して形成されることを特
徴としている。
In the method for manufacturing a base plate for a multilayer substrate according to the present invention, one unit of the base plates (L1, L2, L3, L4) forming the multilayer substrate (100) is a multilayer substrate ( 100), the blanks (L
1, L2, L3, L4) according to the stacking order of the base plates (L
1, L2, L3, L4) are continuously formed.

【0015】これによると、多層基板製造時に、連結し
た素板(L1、L2、L3、L4)を各素板(L1、L
2、L3、L4)毎に切断後積層し易い。
According to this, when the multilayer board is manufactured, the connected base plates (L1, L2, L3, L4) are connected to the base plates (L1, L).
It is easy to stack after cutting every 2, L3, L4).

【0016】また、請求項4に記載の発明の多層基板用
素板の製造方法では、素板(L1、L2、L3、L4)
の1ユニットは、複数の多層基板(100)を構成する
素板(L1、L2、L3、L4)を、各多層基板(10
0)における積層順の同一順位毎に集めて形成すること
を特徴としている。
Further, in the method for manufacturing a base plate for a multilayer substrate according to the present invention, the base plates (L1, L2, L3, L4)
1 unit includes a plurality of multi-layer boards (100) that are composed of the base plates (L1, L2, L3, L4).
It is characterized in that they are formed by collecting them in the same order of the stacking order in 0).

【0017】これによると、複数の多層基板(100)
を同時に製造する場合においても、連結した素板(L
1、L2、L3、L4)を各素板(L1、L2、L3、
L4)毎に切断後積層し易い。
According to this, a plurality of multilayer substrates (100)
Even when they are manufactured at the same time, the connected blanks (L
1, L2, L3, L4) to each blank (L1, L2, L3,
It is easy to stack after cutting every L4).

【0018】また、請求項5に記載の発明の多層基板用
素板の製造方法では、多層基板を構成する素板(L1
1、L12、L13、L14)は、帯状の絶縁基材(2
3)の短手方向に複数の素板(L11、L12)が並ん
で形成されることを特徴としている。
Further, in the method for manufacturing a base plate for a multilayer substrate according to the present invention, the base plate (L1 constituting the multilayer substrate is formed.
1, L12, L13, L14) are strip-shaped insulating base materials (2
It is characterized in that a plurality of base plates (L11, L12) are formed side by side in the lateral direction of 3).

【0019】これによると、多層基板を構成する素板
(L11、L12、L13、L14)を帯状の絶縁基材
(23)の幅内に無駄なく配置することができる。
According to this, the base plates (L11, L12, L13, L14) constituting the multi-layer substrate can be disposed within the width of the strip-shaped insulating base material (23) without waste.

【0020】また、請求項6に記載の発明の多層基板用
素板の製造方法では、帯状の絶縁基材(23)は、樹脂
フィルム(23)であることを特徴としている。
Further, in the method for manufacturing a base plate for a multilayer substrate according to the sixth aspect of the present invention, the strip-shaped insulating base material (23) is a resin film (23).

【0021】これによると、帯状の絶縁基材(23)が
長尺であっても柔軟性があり取り扱い易い。
According to this, even if the strip-shaped insulating base material (23) is long, it is flexible and easy to handle.

【0022】また、請求項7に記載の発明の多層基板用
素板の製造方法では、樹脂フィルム(23)は、熱可塑
性樹脂からなることを特徴としている。
Further, in the method for manufacturing a base plate for a multilayer substrate according to the seventh aspect of the present invention, the resin film (23) is made of a thermoplastic resin.

【0023】これによると、多層基板製造時に各素板
(L1、L2、L3、L4)間を接着し易い。
According to this, it is easy to bond the respective base plates (L1, L2, L3, L4) at the time of manufacturing the multilayer substrate.

【0024】また、請求項8に記載の発明の多層基板用
素板の製造方法では、充填工程(S3)後に、連結して
形成された素板(L1、L2、L3、L4)を帯状の絶
縁基材(23)の長手方向に巻回してロール状にするこ
とを特徴としている。
Further, in the method for manufacturing a base plate for a multilayer substrate according to the present invention, the connected base plates (L1, L2, L3, L4) are formed into a strip shape after the filling step (S3). It is characterized in that the insulating base material (23) is wound in the longitudinal direction to form a roll.

【0025】これによると、連結して形成された素板
(L1、L2、L3、L4)が長尺であっても、取り扱
いが容易である。
According to this, even if the base plates (L1, L2, L3, L4) formed by connection are long, they are easy to handle.

【0026】また、請求項9に記載の発明の多層基板用
素板の製造方法では、充填工程(S3)後、連結して形
成された素板(L1、L2、L3、L4)を巻回する前
に、連結して形成された前記素板(L1、L2、L3、
L4)の少なくとも片面に、保護シート部材(31)を
形成することを特徴としている。
Further, in the method for manufacturing a base plate for a multilayer substrate according to a ninth aspect of the invention, after the filling step (S3), the connected base plates (L1, L2, L3, L4) are wound. Before being processed, the blank plates (L1, L2, L3,
The protective sheet member (31) is formed on at least one surface of L4).

【0027】これによると、ロール状に巻回された連結
した素板(L1、L2、L3、L4)の表面が損傷した
り汚染されることを防止できる。
According to this, it is possible to prevent the surface of the connected raw plates (L1, L2, L3, L4) wound in a roll shape from being damaged or contaminated.

【0028】また、請求項10に記載の発明の多層基板
用素板の製造方法では、層間接続材料(50)は導電ペ
ースト(50)であり、充填工程(S3)後、連結して
形成された素板(L1、L2、L3、L4)を巻回する
前に、導電ペースト(50)を加熱して固化することを
特徴としている。
According to the tenth aspect of the present invention, the interlayer connecting material (50) is a conductive paste (50), which is formed by connecting after the filling step (S3). It is characterized in that the conductive paste (50) is heated and solidified before winding the base plates (L1, L2, L3, L4).

【0029】これによると、ビアホール(24)内に充
填された導電ペースト(50)が脱落したり、素板の他
の部位に付着することを防止できる。
According to this, it is possible to prevent the conductive paste (50) filled in the via hole (24) from falling off and from adhering to other parts of the raw plate.

【0030】また、請求項11に記載の発明の多層基板
の製造方法のように、請求項1ないし請求項10のいず
れか1つに記載の多層基板用素板の製造方法により製造
された多層基板用素板(L1、L2、L3、L4)を、
多層基板(100)を構成する各素板(L1、L2、L
3、L4)毎に切断する切断工程と、この切断工程にお
いて切断した素板(L1、L2、L3、L4)を積層す
る積層工程と、この積層工程において積層した素板(L
1、L2、L3、L4)の積層体を両面から加圧しつつ
加熱することにより、導体パターン(22)の層間を層
間接続材料(51)で接続するとともに、素板(L1、
L2、L3、L4)相互を接着する接着工程とを備える
ことにより容易に多層基板を製造することができる。
Further, as in the method for producing a multilayer substrate of the invention described in claim 11, a multilayer produced by the method for producing a base plate for a multilayer substrate according to any one of claims 1 to 10. The base plates for substrates (L1, L2, L3, L4)
Each of the base plates (L1, L2, L constituting the multilayer substrate (100)
3 and L4) cutting step, stacking step of stacking the blanks (L1, L2, L3, L4) cut in this cutting step, and blank board (L) stacked in this stacking step
1, L2, L3, L4) is heated while applying pressure from both sides to connect the layers of the conductor pattern (22) with the interlayer connecting material (51) and to form the base plate (L1,
L2, L3, L4) A multilayer substrate can be easily manufactured by including a bonding step of bonding each other.

【0031】また、請求項12に記載の発明の多層基板
用素板は、請求項2に記載の発明の製造方法により形成
することができる。また、請求項13に記載の発明の多
層基板用素板は、請求項3に記載の発明の製造方法によ
り形成することができる。また、請求項14に記載の発
明の多層基板用素板は、請求項4に記載の発明の製造方
法により形成することができる。また、請求項15に記
載の発明の多層基板用素板は、請求項5に記載の発明の
製造方法により形成することができる。
The base plate for a multilayer substrate according to the twelfth aspect of the invention can be formed by the manufacturing method of the second aspect of the invention. Further, the base plate for a multilayer substrate of the invention described in claim 13 can be formed by the manufacturing method of the invention described in claim 3. Further, the base plate for a multilayer substrate of the invention described in claim 14 can be formed by the manufacturing method of the invention described in claim 4. Further, the base plate for a multilayer substrate of the invention described in claim 15 can be formed by the manufacturing method of the invention described in claim 5.

【0032】また、請求項16に記載の発明の多層基板
用素板は、請求項6に記載の発明の製造方法により形成
することができる。また、請求項17に記載の発明の多
層基板用素板は、請求項7に記載の発明の製造方法によ
り形成することができる。また、請求項18に記載の発
明の多層基板用素板は、請求項8に記載の発明の製造方
法により形成することができる。また、請求項19に記
載の発明の多層基板用素板は、請求項9に記載の発明の
製造方法により形成することができる。
The base plate for a multilayer substrate according to the sixteenth aspect of the invention can be formed by the manufacturing method of the sixth aspect of the invention. Further, the base plate for a multilayer substrate of the invention described in claim 17 can be formed by the manufacturing method of the invention described in claim 7. The base plate for a multilayer substrate according to the eighteenth aspect of the invention can be formed by the manufacturing method of the eighth aspect. Further, the base plate for a multilayer substrate of the invention described in claim 19 can be formed by the manufacturing method of the invention described in claim 9.

【0033】なお、上記各手段に付した括弧内の符号
は、後述する実施形態記載の具体的手段との対応関係を
示す。
The reference numerals in parentheses attached to the above-mentioned respective means show the corresponding relationship with the concrete means described in the embodiments to be described later.

【0034】[0034]

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0035】図1は、本実施形態における多層基板用素
板の製造工程を概略的に示す模式図である。
FIG. 1 is a schematic view schematically showing a manufacturing process of a base plate for a multilayer substrate in this embodiment.

【0036】図1において、1は樹脂管であり、樹脂管
1には後述する帯状の樹脂フィルム23の片面に導体箔
(本例では厚さ18μmの銅箔)が貼着された片面導体
箔フィルム11が巻回されおり、後述する多層基板用素
板である片面導体パターンフィルム21に加工するため
の加工工程に片面導体箔フィルム11を送り出すように
なっている。
In FIG. 1, reference numeral 1 denotes a resin tube, and the resin tube 1 is a one-sided conductor foil in which a conductor foil (copper foil having a thickness of 18 μm in this example) is attached to one side of a belt-shaped resin film 23 described later. The film 11 is wound, and the single-sided conductor foil film 11 is sent out in a processing step for processing into a single-sided conductor pattern film 21, which is a base plate for a multilayer substrate, which will be described later.

【0037】本例では、樹脂フィルム23としてポリエ
ーテルエーテルケトン樹脂65〜35重量%とポリエー
テルイミド樹脂35〜65重量%とからなる厚さ25〜
75μmの熱可塑性樹脂フィルムを用いている。また、
本例では、帯状の樹脂フィルム23として幅500m
m、長さ100〜200mの樹脂フィルムを用いてい
る。
In this example, the resin film 23 is made of a polyether ether ketone resin 65 to 35% by weight and a polyetherimide resin 35 to 65% by weight and has a thickness of 25 to 50%.
A 75 μm thermoplastic resin film is used. Also,
In this example, the belt-shaped resin film 23 has a width of 500 m.
m, a resin film having a length of 100 to 200 m is used.

【0038】片面導体箔フィルム11は、導体パターン
形成工程S1、ビアホール形成工程S2、層間接続材料
である導電ペーストの充填工程S3および導電ペースト
を固化させるための加熱プレス工程S4により加工さ
れ、片面導体パターンフィルム21となって、樹脂管2
にロール状に巻き取られる。なお、各工程については後
で詳述する。
The single-sided conductor foil film 11 is processed by the conductor pattern forming step S1, the via hole forming step S2, the step S3 of filling the conductive paste as an interlayer connecting material, and the hot pressing step S4 for solidifying the conductive paste. Becomes the pattern film 21 and becomes the resin tube 2
It is wound into a roll. Each step will be described in detail later.

【0039】ここで、片面導体パターンフィルム21が
樹脂管2に巻き取られるときには、片面導体パターンフ
ィルム21の表面が損傷したり汚染したりすることを防
止するために、保護シート部材である樹脂フィルム31
(本例では、厚さ25μmのポリエチレンテレフタレー
トフィルム)が、片面導体パターンフィルム21の層間
に挟装されるように、同時に巻き取られるようになって
いる。
Here, when the one-sided conductor pattern film 21 is wound around the resin tube 2, a resin film which is a protective sheet member is provided in order to prevent the surface of the one-sided conductor pattern film 21 from being damaged or contaminated. 31
(In this example, a polyethylene terephthalate film having a thickness of 25 μm) is wound simultaneously so as to be sandwiched between the layers of the single-sided conductor pattern film 21.

【0040】図2は、本実施形態における多層基板用素
板である片面導体パターンフィルム21の製造工程を示
す工程別断面図である。
FIG. 2 is a sectional view for each step showing the manufacturing process of the single-sided conductor pattern film 21 which is the base plate for a multilayer substrate in this embodiment.

【0041】樹脂管1から送り出された片面導体箔フィ
ルム11は、まず図2(a)に示すように、樹脂フィル
ム23の片面に貼着された導体箔が、例えばエッチング
レジスト層形成、パターン露光、現像、エッチングおよ
びレジスト除去の各処理からなる公知のエッチング法に
よりパターン形成され、導体パターン22を有する片面
導体パターンフィルム21となる。
The single-sided conductor foil film 11 sent out from the resin tube 1 is, as shown in FIG. 2 (a), first, the conductor foil adhered to one side of the resin film 23 is formed by etching resist layer formation or pattern exposure, for example. Then, the single-sided conductor pattern film 21 having the conductor pattern 22 is formed by patterning by a known etching method including the processes of developing, etching and resist removal.

【0042】なお、上記のパターン形成は、後述する多
層基板製造時に積層される多層基板100を構成する素
板毎に行なわれる。本実施形態では、積層される積層順
に応じて、図2(a)に示すように、素板L1、L2、
L3、L4の順に導体パターン22を樹脂フィルム23
の長手方向に連続して形成した。
The pattern formation described above is performed for each of the base plates constituting the multi-layer substrate 100 to be laminated at the time of manufacturing the multi-layer substrate described later. In the present embodiment, as shown in FIG. 2A, the base plates L1, L2,
The conductor pattern 22 is formed on the resin film 23 in the order of L3 and L4.
Was continuously formed in the longitudinal direction of.

【0043】図2(a)中の一点鎖線は、片面導体パタ
ーンフィルム21において、各素板の領域の境界を示す
ものであり、各素板L1〜L4は連結して形成されてい
る。なお、後述する図2(b)〜(d)についても同様
である。
The dashed-dotted line in FIG. 2 (a) indicates the boundaries of the regions of the individual base plates in the single-sided conductor pattern film 21, and the individual base plates L1 to L4 are formed in a linked manner. The same applies to FIGS. 2B to 2D described later.

【0044】さらに、図2には図示していないが、各素
板が連結して形成された多層基板用素板である片面導体
パターンフィルム21においては、その長手方向に沿っ
て、図4に示すように、積層順に応じて形成された各素
板L1〜L4を1ユニットとして、このユニットを繰り
返すように各素板が連結して形成されている。
Further, although not shown in FIG. 2, in the single-sided conductor pattern film 21, which is a base plate for a multi-layer substrate formed by connecting the base plates, it is shown in FIG. As shown, the base plates L1 to L4 formed according to the stacking order are set as one unit, and the base plates are connected so as to repeat this unit.

【0045】なお、図4は、各素板の連結状態を示すも
のであり、導体パターン22等の図示は省略している。
また、図4中の一点鎖線は、片面導体パターンフィルム
21において、各素板の領域の境界を示すものである。
Note that FIG. 4 shows the connected state of the respective blanks, and the conductor pattern 22 and the like are omitted.
Further, the alternate long and short dash line in FIG. 4 indicates the boundaries of the regions of the respective blank plates in the single-sided conductor pattern film 21.

【0046】なお、導体パターン22が形成されるとき
には、後工程において、各素板毎の加工の位置基準とな
る複数の基準マーク25が同時に形成される。
When the conductor pattern 22 is formed, a plurality of fiducial marks 25, which serve as a position reference for machining each blank, are simultaneously formed in a later step.

【0047】図2(a)に示す上述した工程が、本実施
形態における導体パターン形成工程S1である。
The above-described step shown in FIG. 2A is the conductor pattern forming step S1 in this embodiment.

【0048】図2(a)に示すように、導体パターン2
2の形成が完了すると、次に、図2(b)に示すよう
に、樹脂フィルム23側から炭酸ガスレーザを照射し
て、導体パターン22を底面とする有底ビアホールであ
るビアホール24を形成する。ビアホールの形成は、炭
酸ガスレーザの出力と照射時間等を調整することで、導
体パターン22に穴を開けないようにしている。
As shown in FIG. 2A, the conductor pattern 2
When the formation of 2 is completed, next, as shown in FIG. 2B, a carbon dioxide gas laser is irradiated from the resin film 23 side to form a via hole 24 which is a bottomed via hole having the conductor pattern 22 as a bottom surface. The via holes are formed by adjusting the output of the carbon dioxide gas laser, the irradiation time, and the like so that holes are not formed in the conductor pattern 22.

【0049】ビアホール24の形成には、炭酸ガスレー
ザ以外にエキシマレーザ等が使用可能である。レーザ以
外のドリル加工等のビアホール形成方法も可能である
が、レーザビームで穴あけ加工すると、微細な径で穴あ
けでき、導体パターン22にダメージを与えることが少
ないため好ましい。
In order to form the via hole 24, an excimer laser or the like can be used in addition to the carbon dioxide laser. A via hole forming method such as drilling other than laser is also possible, but drilling with a laser beam is preferable because the hole can be formed with a fine diameter and the conductor pattern 22 is less damaged.

【0050】なお、ビアホール24の形成は、導体パタ
ーン22形成時に同時に形成された各素板毎の基準マー
ク25を位置基準として加工されるため、導体パターン
22を底面とする有底ビアホールを確実かつ容易に形成
することができる。
Since the via hole 24 is formed by using the reference mark 25 for each blank formed at the same time as the formation of the conductor pattern 22 as a position reference, a bottomed via hole having the conductor pattern 22 as its bottom surface is surely formed. It can be easily formed.

【0051】図2(b)に示す上述した工程が、本実施
形態におけるビアホール形成工程S2である。
The above-mentioned step shown in FIG. 2B is the via hole forming step S2 in this embodiment.

【0052】図2(b)に示すように、ビアホール24
の形成が完了すると、次に、図2(c)に示すように、
ビアホール24内に層間接続材料である導電ペースト5
0を充填する。導電ペースト50は、平均粒径5μm、
比表面積0.5m2/gの錫粒子300gと、平均粒径
1μm、比表面積1.2m2/gの銀粒子300gと
に、有機溶剤であるテルピネオール60gを加え、これ
をミキサーによって混練しペースト化したものである。
As shown in FIG. 2B, the via hole 24
When the formation of is completed, next, as shown in FIG.
Conductive paste 5 which is an interlayer connecting material in the via hole 24
Fill with 0. The conductive paste 50 has an average particle size of 5 μm,
To 300 g of tin particles having a specific surface area of 0.5 m 2 / g and 300 g of silver particles having an average particle size of 1 μm and a specific surface area of 1.2 m 2 / g, 60 g of terpineol, which is an organic solvent, was added and kneaded with a mixer to form a paste. It has been transformed.

【0053】導電ペースト50は、メタルマスクを用い
たスクリーン印刷機により、片面導体パターンフィルム
21のビアホール24内に印刷充填された後、140〜
160℃でテルピネオールを乾燥させる。ビアホール2
4内への導電ペースト50の充填は、本例ではスクリー
ン印刷機を用いたが、確実に充填ができるのであれば、
ディスペンサ等を用いる他の方法も可能である。
The conductive paste 50 is printed and filled in the via holes 24 of the single-sided conductor pattern film 21 by a screen printing machine using a metal mask, and then 140 to
Dry the terpineol at 160 ° C. Beer hall 2
The conductive paste 50 was filled into the inside of the No. 4 using a screen printing machine in this example, but if the filling can be surely performed,
Other methods using a dispenser or the like are possible.

【0054】ここで、ペースト化のために添加する有機
溶剤として、テルピネオール以外を用いることも可能で
あるが、沸点が150〜300℃の有機溶剤を用いるこ
とが好ましい。沸点が150℃未満の有機溶剤では、導
電ペースト50の粘度の経時変化が大きくなるという不
具合を発生し易い。一方、沸点が300℃を超える有機
溶剤では、乾燥に要する時間が長くなり好ましくない。
Here, it is possible to use other than terpineol as the organic solvent added for forming the paste, but it is preferable to use an organic solvent having a boiling point of 150 to 300 ° C. An organic solvent having a boiling point of lower than 150 ° C. is likely to cause a problem that the viscosity of the conductive paste 50 changes greatly with time. On the other hand, an organic solvent having a boiling point of higher than 300 ° C. is not preferable because it takes a long time to dry.

【0055】また、本例では、導電ペースト50を構成
する金属粒子として、平均粒径5μm、比表面積0.5
2/gの錫粒子と、平均粒径1μm、比表面積1.2
2/gの銀粒子とを用いたが、これらの金属粒子は、
平均粒径が0.1〜20μmであるとともに、比表面積
が0.1〜2.5m2/gであることが好ましい。
In this example, the metal particles forming the conductive paste 50 have an average particle size of 5 μm and a specific surface area of 0.5.
m 2 / g tin particles, average particle size 1 μm, specific surface area 1.2
m 2 / g of silver particles were used.
It is preferable that the average particle size is 0.1 to 20 μm and the specific surface area is 0.1 to 2.5 m 2 / g.

【0056】金属粒子の平均粒径が0.1μm未満であ
ったり、比表面積が2.5m2/gを超える場合には、
ビアホール充填に適した粘度にペースト化するために多
量の有機溶剤を必要とする。多量の有機溶剤を含んだ導
電ペーストは乾燥に時間を要し、乾燥が不充分である
と、加熱により多量のガスを発生するため、ビアホール
24内にボイドが発生し易く、層間接続信頼性を低下さ
せる原因となる。
When the average particle diameter of the metal particles is less than 0.1 μm or the specific surface area exceeds 2.5 m 2 / g,
A large amount of organic solvent is required to form a paste having a viscosity suitable for filling via holes. A conductive paste containing a large amount of an organic solvent takes time to dry, and if the drying is insufficient, a large amount of gas is generated by heating, so that voids are likely to be generated in the via hole 24, and interlayer connection reliability is improved. It causes to decrease.

【0057】一方、金属粒子の平均粒径が20μmを超
えたり、比表面積が0.1m2/g未満の場合には、ビ
アホール24内に充填し難くなるとともに、金属粒子が
偏在し易くなり、加熱しても均一な合金からなる後述す
る導電性組成物51を形成し難く、層間接続信頼性を確
保し難いという問題があり好ましくない。
On the other hand, when the average particle size of the metal particles exceeds 20 μm or the specific surface area is less than 0.1 m 2 / g, it becomes difficult to fill the via holes 24 and the metal particles are apt to be unevenly distributed. There is a problem that it is difficult to form a conductive composition 51, which will be described later, made of a uniform alloy even when heated, and it is difficult to secure interlayer connection reliability, which is not preferable.

【0058】また、ビアホール24内へ導電ペースト5
0を充填する前に、導体パターン22のビアホール24
に面する部位を薄くエッチング処理したり還元処理して
もよい。これによると、後述するビア接続が一層良好に
行なわれる。
Further, the conductive paste 5 is placed in the via hole 24.
Before filling 0 with the via hole 24 of the conductor pattern 22.
The part facing the surface may be thinly etched or reduced. According to this, the via connection described later is more favorably performed.

【0059】図2(c)に示す上述した工程が、本実施
形態における充填工程S3である。
The above-mentioned step shown in FIG. 2C is the filling step S3 in this embodiment.

【0060】図2(c)に示すように、ビアホール24
内への導電ペースト50の充填が完了すると、次に、こ
の片面導体パターンフィルム21を上下両面から真空加
熱プレス機により加熱しながら加圧する。本例では、2
50〜350℃の温度に加熱し1〜10MPaの圧力で
10〜20分間加圧した。これにより、図2(d)に示
すように、ビアホール24内の導電ペースト50が固化
し、導電性組成物51となるとともに、導電性組成物5
1は導体パターン22と電気的に接続する。
As shown in FIG. 2C, the via hole 24
When the filling of the conductive paste 50 into the inside is completed, next, the single-sided conductor pattern film 21 is pressed from both upper and lower sides while being heated by a vacuum heating press machine. In this example, 2
It was heated to a temperature of 50 to 350 ° C. and pressurized at a pressure of 1 to 10 MPa for 10 to 20 minutes. As a result, as shown in FIG. 2D, the conductive paste 50 in the via holes 24 is solidified to become the conductive composition 51 and the conductive composition 5
1 is electrically connected to the conductor pattern 22.

【0061】この片面導体パターンフィルム21を真空
加熱プレス機により加熱しながら加圧する工程が、本実
施形態における加熱プレス工程S4である。
The step of pressurizing the single-sided conductor pattern film 21 while heating it with a vacuum heating press is the hot pressing step S4 in this embodiment.

【0062】ここで、導電ペースト50が固化し導電性
組成物51となるとともに、導電性組成物51と導体パ
ターン22との接続のメカニズムを簡単に説明する。ビ
アホール24内に充填され乾燥された導電ペースト50
は、錫粒子と銀粒子とが混合された状態にある。そし
て、このペースト50が250〜350℃に加熱される
と、錫粒子の融点は232℃であり、銀粒子の融点は9
61℃であるため、錫粒子は融解し、銀粒子の外周を覆
うように付着する。
Here, the mechanism of connection between the conductive composition 51 and the conductor pattern 22 will be briefly described while the conductive paste 50 is solidified to become the conductive composition 51. Conductive paste 50 filled and dried in the via hole 24
Is in a state where tin particles and silver particles are mixed. When this paste 50 is heated to 250 to 350 ° C., the melting point of tin particles is 232 ° C. and the melting point of silver particles is 9 ° C.
Since the temperature is 61 ° C., the tin particles melt and adhere to cover the outer circumference of the silver particles.

【0063】この状態で加熱が継続すると、融解した錫
は、銀粒子の表面から拡散を始め、錫と銀との合金(融
点480℃)を形成する。このとき、導電ペースト50
には1〜10MPaの圧力が加えられているため、錫と
銀との合金形成に伴い、ビアホール24内には、焼結に
より一体化した(すなわち固化した)合金からなる導電
性組成物51が形成される。
When heating is continued in this state, the molten tin begins to diffuse from the surface of the silver particles and forms an alloy of tin and silver (melting point 480 ° C.). At this time, the conductive paste 50
Since a pressure of 1 to 10 MPa is applied to, the conductive composition 51 made of an alloy integrated (that is, solidified) by sintering is formed in the via hole 24 with the formation of the alloy of tin and silver. It is formed.

【0064】ビアホール24内で導電性組成物51が形
成されているときには、この導電性組成物51は加圧さ
れているため、導体パターン22のビアホール24の底
部を構成している面に圧接される。これにより、導電性
組成物51中の錫成分と、導体パターン22を構成する
銅箔の銅成分とが相互に固相拡散し、導電性組成物51
と導体パターン22との界面に固相拡散層を形成して電
気的に接続する。
When the conductive composition 51 is formed in the via hole 24, since the conductive composition 51 is pressurized, it is pressed against the surface of the conductor pattern 22 constituting the bottom portion of the via hole 24. It Thereby, the tin component in the conductive composition 51 and the copper component of the copper foil forming the conductor pattern 22 are solid-phase diffused with each other, and the conductive composition 51 is formed.
A solid phase diffusion layer is formed at the interface between the conductor pattern 22 and the conductor pattern 22 to electrically connect them.

【0065】このように、導電ペースト50が加熱プレ
ス工程により固化するとともに導体パターン22と接続
した導電性組成物51となるため、これ以降の工程にお
いて、導電性組成物51が片面導体パターンフィルム2
1より脱落することを確実に防止できる。
As described above, the conductive paste 50 is solidified by the hot pressing process and becomes the conductive composition 51 connected to the conductor pattern 22, so that in the subsequent steps, the conductive composition 51 becomes the single-sided conductor pattern film 2.
It can be reliably prevented from falling off from 1.

【0066】上述のように、片面導体箔フィルム11
は、導体パターン形成工程S1、ビアホール形成工程S
2、充填工程S3および加熱プレス工程S4により加工
され、帯状の樹脂フィルム23の長手方向に沿って、後
述する多層基板100を構成する各素板L1〜L4が繰
り返し形成されるとともに、各素板が連結した片面導体
パターンフィルム21となって、図1に示すように、樹
脂管2にロール状に巻き取られる。
As described above, the single-sided conductor foil film 11
Is a conductor pattern forming step S1 and a via hole forming step S
2. The blank plates L1 to L4, which are processed in the filling step S3 and the hot pressing step S4, are repeatedly formed along the longitudinal direction of the belt-shaped resin film 23, and each of the blank plates L1 to L4 is formed. To form a single-sided conductor pattern film 21, which is wound around the resin tube 2 in a roll shape as shown in FIG.

【0067】図3は、本実施形態における多層基板の製
造工程を示す工程別断面図である。
FIG. 3 is a cross-sectional view for each process showing the manufacturing process of the multilayer substrate in this embodiment.

【0068】図1に示すように、片面導体パターンフィ
ルム21の樹脂管2への巻き取りが完了すると、まず、
巻き取られた片面導体パターンフィルム21を引き出し
つつ、連結した素板を各素板毎に切断する。
As shown in FIG. 1, when the winding of the single-sided conductor pattern film 21 onto the resin tube 2 is completed, first,
While pulling out the wound single-sided conductor pattern film 21, the connected base plates are cut into individual base plates.

【0069】そして次に、図3(e)に示すように、多
層基板を構成する素板L1、L2、L3、L4(導体パ
ターン22が形成された樹脂フィルム23a)を4枚積
層する。このとき、導体パターン形成工程において導体
パターン22と同時に形成した各素板の基準マーク25
を重ねることで、各素板L1、L2、L3、L4間の相
対位置を精度よく積層することができる。
Then, as shown in FIG. 3 (e), four sheets of base plates L1, L2, L3, L4 (resin film 23a on which the conductor pattern 22 is formed) constituting the multilayer substrate are laminated. At this time, the reference mark 25 of each blank formed simultaneously with the conductor pattern 22 in the conductor pattern forming step.
By stacking, the relative positions between the respective base plates L1, L2, L3, L4 can be accurately stacked.

【0070】また、巻き取られた片面導体パターンフィ
ルム21には、引き出し端部側から、各素板が素板L
4、L3、L2、L1の順、すなわち積層順に連結して
形成されているので、各素板毎に切断しながら各素板を
容易に積層することができる。
In addition, on the wound single-sided conductor pattern film 21, the respective raw plates are formed from the pull-out end side.
Since they are formed by connecting 4, L3, L2, and L1 in this order, that is, in the order of stacking, it is possible to easily stack the base plates while cutting each base plate.

【0071】素板を4枚積層するとき、下方側の2枚の
素板L3、L4は、導体パターン22が設けられた面を
下側として、上方側の2枚の素板L1、L2は、導体パ
ターン22が設けられた面を上側として積層する。
When four blanks are stacked, the bottom two blanks L3 and L4 have the upper surface of the two blanks L1 and L2 with the surface on which the conductor pattern 22 is provided being the lower side. The surface on which the conductor pattern 22 is provided is stacked on the upper side.

【0072】すなわち、中央の2枚の素板L2、L3
(導体パターン22が形成された樹脂フィルム23a)
を導体パターン22が形成されていない面同士を向かい
合わせて積層し、残りの素板L1、L4(導体パターン
22が形成された樹脂フィルム23a)は導体パターン
22が形成された面と導体パターン22が形成されてい
ない面とが向かい合うように積層する。
That is, the two center plates L2 and L3
(Resin film 23a on which the conductor pattern 22 is formed)
Are laminated so that the surfaces on which the conductor pattern 22 is not formed face each other, and the remaining base plates L1 and L4 (resin film 23a on which the conductor pattern 22 is formed) are the surface on which the conductor pattern 22 is formed and the conductor pattern 22. It is laminated so that the surface on which is not formed faces each other.

【0073】図3(e)に示すように素板L1、L2、
L3、L4を積層したら、これらの上下両面から真空加
熱プレス機により加熱しながら加圧する。本例では、2
50〜350℃の温度に加熱し1〜10MPaの圧力で
10〜20分間加圧した。
As shown in FIG. 3E, the blank plates L1, L2,
After stacking L3 and L4, pressure is applied from both upper and lower surfaces thereof while heating with a vacuum heating press. In this example, 2
It was heated to a temperature of 50 to 350 ° C. and pressurized at a pressure of 1 to 10 MPa for 10 to 20 minutes.

【0074】これにより、図3(f)に示すように、素
板L1、L2、L3、L4相互が接着される。樹脂フィ
ルム23aが熱融着して一体化するとともに、ビアホー
ル24内の層間接続材料である導電性組成物51により
隣接する導体パターン22の層間接続が行なわれ、多層
基板100が得られる。
As a result, as shown in FIG. 3 (f), the base plates L1, L2, L3 and L4 are bonded together. The resin film 23a is heat-fused and integrated, and the adjacent conductive patterns 22 are interlayer-connected by the conductive composition 51 which is the interlayer-connecting material in the via hole 24, whereby the multilayer substrate 100 is obtained.

【0075】このとき、上記の条件で加圧しつつ加熱さ
れることにより、素板L2と素板L3の対向するビアホ
ール24内の導電性組成物51同士が焼結一体化する。
さらに、素板L1と素板L4のビアホール24内の導電
性組成物51は、導電性組成物51中の錫成分と、隣接
する素板の導体パターン22を構成する銅箔の銅成分と
が相互に固相拡散し、導電性組成物51と導体パターン
22との界面に固相拡散層を形成して電気的に接続す
る。このようにして、導体パターン22の層間接続が行
なわれる。
At this time, by heating under pressure under the above conditions, the conductive compositions 51 in the via holes 24 of the base plates L2 and L3 facing each other are sintered and integrated.
Further, in the conductive composition 51 in the via holes 24 of the base plates L1 and L4, the tin component in the conductive composition 51 and the copper component of the copper foil forming the conductor pattern 22 of the adjacent base plates are used. Solid-phase diffusion is performed on each other, and a solid-phase diffusion layer is formed at the interface between the conductive composition 51 and the conductor pattern 22 to be electrically connected. In this way, the interlayer connection of the conductor pattern 22 is performed.

【0076】樹脂フィルム23aは全て同じ熱可塑性樹
脂材料によって形成されており、250〜350℃に加
熱されていることにより弾性率は約5〜40MPaにま
で低下している。従って、加圧されることで確実に一体
化することができる。また、250℃以上に加熱される
ことで導電性組成物51や導体パターン22の表面は活
性度が向上している。従って、導電性組成物51や導体
パターン22と樹脂フィルム23とを確実に接着するこ
とができる。
The resin films 23a are all made of the same thermoplastic resin material, and by being heated to 250 to 350 ° C., the elastic modulus is lowered to about 5 to 40 MPa. Therefore, it can be surely integrated by being pressurized. Moreover, the activity of the surfaces of the conductive composition 51 and the conductor pattern 22 is improved by being heated to 250 ° C. or higher. Therefore, the conductive composition 51 or the conductor pattern 22 and the resin film 23 can be reliably bonded.

【0077】なお、加熱プレス時の樹脂フィルム23の
弾性率は1〜1000MPaであることが好ましい。弾
性率が1000MPaより大きいと樹脂フィルム23間
が熱融着し難く、加圧により導体パターン22に大きな
応力が加わり断線等の不具合が発生し易い。また、弾性
率が1MPaより小さいと加圧により樹脂フィルムが流
れ易く、導体パターン22が移動したりしてプリント基
板100を形成し難い。
The elastic modulus of the resin film 23 during hot pressing is preferably 1-1000 MPa. When the elastic modulus is larger than 1000 MPa, it is difficult for the resin films 23 to be heat-sealed to each other, and a large stress is applied to the conductor pattern 22 due to the pressurization, so that a defect such as a disconnection is likely to occur. Further, when the elastic modulus is less than 1 MPa, the resin film easily flows due to pressure, and the conductor pattern 22 moves, so that it is difficult to form the printed circuit board 100.

【0078】なお、上述の多層基板の製造工程におい
て、図3(f)に示すように多層基板100を形成した
後、多層基板100の基準マーク25を設けた端部が不
要である場合には、この部分の除去加工を行なってもよ
い。
In the manufacturing process of the above-described multilayer substrate, after forming the multilayer substrate 100 as shown in FIG. 3F, if the end portion of the multilayer substrate 100 where the reference mark 25 is provided is unnecessary, Alternatively, this part may be removed.

【0079】上述の多層基板の製造工程において、片面
導体パターンフィルム21を各素板毎に切断する工程が
本実施形態における切断工程であり、図3(e)に示す
工程が本実施形態における積層工程である。また、図3
(e)に示す積層体を加熱プレスして図3(f)に示す
多層基板100を形成する工程が本実施形態における接
着工程である。
In the manufacturing process of the above-mentioned multilayer substrate, the step of cutting the single-sided conductor pattern film 21 into each blank is the cutting step in this embodiment, and the step shown in FIG. 3 (e) is the lamination in this embodiment. It is a process. Also, FIG.
The step of forming the multilayer substrate 100 shown in FIG. 3 (f) by hot pressing the laminated body shown in (e) is the bonding step in this embodiment.

【0080】上述の多層基板用素板の製造方法およびそ
の製造方法により得られる構成によれば、導体箔を貼着
した帯状の樹脂フィルム23を切断することなく、多層
基板100を構成する各素板L1、L2、L3、L4が
連結した片面導体パターンフィルム21を連続して製造
できる。また、多層基板100を構成する各素板L1、
L2、L3、L4は同一タイプの素板であるので、例え
ば両面基板のような他のタイプの素板を製造工程内にお
いて製造する必要がない。従って、多層基板用素板の製
造工程を簡素化することが可能である。
According to the above-described method for manufacturing a base plate for a multilayer substrate and the structure obtained by the manufacturing method, each element forming the multilayer substrate 100 can be formed without cutting the strip-shaped resin film 23 to which the conductor foil is attached. The single-sided conductor pattern film 21 in which the plates L1, L2, L3 and L4 are connected can be continuously manufactured. In addition, each base plate L1 that constitutes the multilayer substrate 100,
Since L2, L3, and L4 are the same type of base plates, it is not necessary to manufacture another type of base plate such as a double-sided board in the manufacturing process. Therefore, it is possible to simplify the manufacturing process of the base plate for a multilayer substrate.

【0081】さらに、多層基板100を構成する素板L
1、L2、L3、L4を1ユニットとして連続して形成
できるので、少量の多層基板製造にも対応し易い。
Furthermore, the base plate L which constitutes the multilayer substrate 100
Since 1, L2, L3, and L4 can be continuously formed as one unit, it is easy to cope with the production of a small amount of multilayer substrates.

【0082】また、上述の多層基板用素板の製造方法に
より得られる素板を用いた多層基板の製造方法によれ
ば、片面導体パターンフィルム21を各素板毎に切断し
積層した後、一括して加熱プレスすることで多層基板1
00が形成できる。従って、多層基板の製造工程を簡素
化することが可能である。
According to the method for manufacturing a multilayer board using the base plate obtained by the method for manufacturing a base plate for a multilayer board described above, the single-sided conductor pattern film 21 is cut and laminated for each base plate, Then, by heat pressing, the multilayer substrate 1
00 can be formed. Therefore, it is possible to simplify the manufacturing process of the multilayer substrate.

【0083】(他の実施形態)上記一実施形態では、片
面導体パターンフィルム21は、図4に示すように、多
層基板を構成する各素板L1、L2、L3、L4を1ユ
ニットとし、1ユニット内において、多層基板100製
造時の素板積層順に各素板を連結して形成し、このユニ
ットを繰り返し形成するものであったが、例えば、図5
に示すように、1ユニット内の各素板の連結構成を積層
順以外の構成としたものであってもよい。
(Other Embodiments) In the above-described one embodiment, the single-sided conductor pattern film 21 has each of the base plates L1, L2, L3, and L4 constituting the multilayer substrate as one unit, as shown in FIG. In the unit, the base plates are formed by connecting the base plates in the order of stacking the base plates when the multilayer substrate 100 is manufactured, and this unit is repeatedly formed.
As shown in FIG. 5, the connection configuration of the raw plates in one unit may be a configuration other than the stacking order.

【0084】また、上記一実施形態において、1枚の多
層基板を構成する各素板を1ユニットとし、このユニッ
トを繰り返し形成したが、例えば図6に示すように、複
数(図6の例では2枚)の多層基板を構成する素板を、
多層基板製造時の素板積層順の同一順位毎に集め、前記
複数の多層基板を構成する素板を1ユニットとし、この
ユニットを繰り返し形成してもよい。図6の例では、連
結した8つの素板L1〜L4を1ユニットとしている。
Further, in the above-described embodiment, each unit plate constituting one multi-layer substrate is set as one unit, and this unit is repeatedly formed. For example, as shown in FIG. 6, a plurality of (in the example of FIG. 6, (2 sheets) the base plates that make up the multilayer substrate,
The units may be repeatedly formed by collecting the units of the same order in the order of stacking the base plates at the time of manufacturing the multi-layer substrate and setting the base plates constituting the plurality of multi-layer substrates as one unit. In the example of FIG. 6, the connected eight base plates L1 to L4 are one unit.

【0085】また、上記一実施形態において、多層基板
を構成する素板は全て帯状の樹脂フィルム23(すなわ
ち片面導体パターンフィルム21)の長手方向に隣接し
て形成したが、素板の幅が片面導体パターンフィルムの
幅に対し半分以下であるような場合には、例えば図7に
示すように、樹脂フィルム23(すなわち片面導体パタ
ーンフィルム121)の短手方向に複数の素板(素板L
11とL12および素板L13とL14)を並べて形成
するものであってもよい。これにより片面導体箔フィル
ムのロスを少なくできる。
Further, in the above-described embodiment, all the base plates constituting the multilayer substrate are formed adjacent to each other in the longitudinal direction of the belt-shaped resin film 23 (that is, the single-sided conductor pattern film 21), but the width of the base plate is one side. When the width is less than half the width of the conductor pattern film, for example, as shown in FIG. 7, a plurality of base plates (base plates L) are formed in the lateral direction of the resin film 23 (that is, the single-sided conductor pattern film 121).
11 and L12 and blank plates L13 and L14) may be formed side by side. This can reduce the loss of the single-sided conductor foil film.

【0086】図7に示す例では、1枚の多層基板を構成
する4つの素板L11〜L14を1ユニットとしている
が、片面導体パターンフィルム121の短手方向に複数
の素板を並べて形成する場合においても、複数の多層基
板を構成する素板を1ユニットとしてもよい。例えば、
図8に示すように、4枚の多層基板を構成する素板を1
ユニットとする構成であってもよい。
In the example shown in FIG. 7, the four base plates L11 to L14 constituting one multi-layer substrate are one unit, but a plurality of base plates are formed side by side in the lateral direction of the single-sided conductor pattern film 121. Also in this case, the base plates forming the plurality of multilayer substrates may be one unit. For example,
As shown in FIG. 8, the base plates constituting the four multilayer substrates are
It may be configured as a unit.

【0087】また、上記一実施形態において、加熱プレ
ス工程S4でビアホール24内の導電ペースト50を加
圧しつつ加熱して導電性組成物51としたが、導電ペー
スト50がビアホール24内から脱落したり、片面導体
パターンフィルム21の他の部位に付着したりすること
がなければ、加熱プレス工程を省略することも可能であ
る。
Further, in the above-described embodiment, the conductive paste 50 in the via hole 24 is heated while being pressurized in the hot pressing step S4 to form the conductive composition 51. However, the conductive paste 50 may fall from the via hole 24. The heat-pressing step can be omitted as long as it does not adhere to other parts of the single-sided conductor pattern film 21.

【0088】また、上記一実施形態において、切断した
各素板を積層するときに、基準マーク25を重ね合わせ
ることで、各素板間の位置合わせを行なったが、ビアホ
ール形成工程において、基準マーク25を基準として各
素板の同一位置に位置合わせ用の貫通孔を形成し、素板
積層時には、この貫通孔にピン部材等を挿設することに
より、各素板間の位置合わせを行なってもよい。
In the above embodiment, when the cut blanks are stacked, the reference marks 25 are overlapped with each other to perform the alignment between the blanks. Positioning through holes are formed at the same position of each base plate with reference to 25, and when stacking the base plates, a pin member or the like is inserted into the through holes to perform the alignment between the base plates. Good.

【0089】また、上記一実施形態において、樹脂フィ
ルム23としてポリエーテルエーテルケトン樹脂65〜
35重量%とポリエーテルイミド樹脂35〜65重量%
とからなる樹脂フィルムを用いたが、これに限らず、ポ
リエーテルエーテルケトン樹脂とポリエーテルイミド樹
脂にフィラを充填したフィルムであってもよいし、ポリ
エーテルエーテルケトン(PEEK)もしくはポリエー
テルイミド(PEI)を単独で使用することも可能であ
る。
Further, in the above embodiment, the polyether ether ketone resin 65 to 65 is used as the resin film 23.
35 wt% and polyetherimide resin 35-65 wt%
Although the resin film composed of and is used, the present invention is not limited to this, and may be a film in which a filler is filled in a polyetheretherketone resin and a polyetherimide resin, or a polyetheretherketone (PEEK) or a polyetherimide (PEEK). It is also possible to use PEI) alone.

【0090】さらに樹脂フィルムとして、ポリエチレン
ナフタレート(PEN)、ポリエチレンテレフタレート
(PET)、ポリエーテルサルフォン(PES)や熱可
塑性ポリイミド、または所謂液晶ポリマー等を用いても
よい。絶縁基材である樹脂フィルムが単一の熱可塑性樹
脂により形成されていれば、各素板相互を接着し易いと
ともに、基材のリサイクル等の点でも有利である。加熱
プレスにより接着が可能であり、後工程である半田付け
工程等で必要な耐熱性を有する熱可塑性樹脂からなる樹
脂フィルムであれば好適に用いることができる。
Further, as the resin film, polyethylene naphthalate (PEN), polyethylene terephthalate (PET), polyether sulfone (PES), thermoplastic polyimide, or so-called liquid crystal polymer may be used. If the resin film that is the insulating base material is formed of a single thermoplastic resin, it is easy to bond the base plates to each other, and it is advantageous in terms of recycling the base material. A resin film made of a thermoplastic resin that can be adhered by a hot press and has heat resistance necessary for a soldering step or the like that is a subsequent step can be preferably used.

【0091】また、樹脂フィルムとして、ポリイミドフ
ィルムにPEEK、PEI、PEN、PET、PES、
熱可塑性ポリイミド、液晶ポリマーの少なくともいずれ
かの熱可塑性樹脂からなる層を積層した構造のものを使
用してもよい。加熱プレスにより接着が可能であり、後
工程である半田付け工程等で必要な耐熱性を有する樹脂
フィルムであれば用いることができる。
As a resin film, a polyimide film made of PEEK, PEI, PEN, PET, PES,
You may use the structure which laminated | stacked the layer which consists of a thermoplastic resin of at least any one of thermoplastic polyimide and liquid crystal polymer. Any resin film can be used as long as it can be adhered by hot pressing and has a heat resistance necessary for a soldering process which is a post process.

【0092】なお、ポリイミドフィルムに熱可塑性樹脂
層を積層したものを用いた場合には、ポリイミドの熱膨
張係数が15〜20ppm程度で、配線として利用され
ることが多い銅の熱膨張係数(17〜20ppm)と近
いため、剥がれや基板の反り等の発生を防止することが
できる。
When a polyimide film laminated with a thermoplastic resin layer is used, the coefficient of thermal expansion of polyimide is about 15 to 20 ppm, and the coefficient of thermal expansion of copper (17 .About.20 ppm), it is possible to prevent the occurrence of peeling, warpage of the substrate, and the like.

【0093】また、上記一実施形態において、多層基板
100は4層基板であったが、複数の導体パターン層を
有するものであれば、層数が限定されるものではないこ
とは言うまでもない。
Although the multilayer substrate 100 is a four-layer substrate in the above embodiment, it goes without saying that the number of layers is not limited as long as it has a plurality of conductor pattern layers.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明における一実施形態の多層基板用素板の
製造工程を概略的に示す模式図である。
FIG. 1 is a schematic diagram schematically showing a manufacturing process of a base plate for a multilayer substrate according to an embodiment of the present invention.

【図2】本発明における一実施形態の多層基板用素板の
概略の製造工程を示す工程別断面図である。
FIG. 2 is a sectional view for each step showing a schematic manufacturing process of a base plate for a multilayer substrate according to an embodiment of the present invention.

【図3】本発明における一実施形態の多層基板の概略の
製造工程を示す工程別断面図である。
FIG. 3 is a sectional view for each step showing a schematic manufacturing process of the multilayer substrate according to the embodiment of the present invention.

【図4】本発明における一実施形態の各素板の連結状態
を示す平面図である。
FIG. 4 is a plan view showing a connected state of the base plates according to the embodiment of the present invention.

【図5】本発明における他の実施形態の各素板の連結状
態を示す平面図である。
FIG. 5 is a plan view showing a connected state of respective base plates according to another embodiment of the present invention.

【図6】本発明における他の実施形態の各素板の連結状
態を示す平面図である。
FIG. 6 is a plan view showing a connected state of respective base plates according to another embodiment of the present invention.

【図7】本発明における他の実施形態の各素板の連結状
態を示す平面図である。
FIG. 7 is a plan view showing a connected state of respective base plates according to another embodiment of the present invention.

【図8】本発明における他の実施形態の各素板の連結状
態を示す平面図である。
FIG. 8 is a plan view showing a connected state of respective base plates according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

21、121 片面導体パターンフィルム(連結した素
板) 22 導体パターン 23、23a 樹脂フィルム 24 ビアホール(有底ビアホール) 25 基準マーク 31 樹脂フィルム(保護シート部材) 50 導電ペースト(層間接続材料) 51 導電性組成物(層間接続材料) 100 多層基板 S1 導体パターン形成工程 S2 ビアホール形成工程 S3 充填工程 S4 加熱プレス工程 L1、L2、L3、L4、L11、L12、L13、L
14 素板
21, 121 Single-sided conductor pattern film (joined base plate) 22 Conductor patterns 23, 23a Resin film 24 Via hole (bottomed via hole) 25 Reference mark 31 Resin film (protective sheet member) 50 Conductive paste (interlayer connection material) 51 Conductivity Composition (interlayer connection material) 100 Multilayer substrate S1 Conductor pattern forming step S2 Via hole forming step S3 Filling step S4 Hot pressing step L1, L2, L3, L4, L11, L12, L13, L
14 bare plate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 佳生 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5E317 AA24 BB01 BB12 CC22 CC25 CD21 CD25 CD32 GG17 5E346 AA22 AA43 AA53 CC02 CC08 CC32 CC55 DD02 DD12 DD32 DD44 EE04 FF01 FF18 GG02 GG14 GG15 GG18 GG22 GG23 GG28 HH32    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yoshio Hattori             1-1, Showa-cho, Kariya city, Aichi stock market             Inside the company DENSO F-term (reference) 5E317 AA24 BB01 BB12 CC22 CC25                       CD21 CD25 CD32 GG17                 5E346 AA22 AA43 AA53 CC02 CC08                       CC32 CC55 DD02 DD12 DD32                       DD44 EE04 FF01 FF18 GG02                       GG14 GG15 GG18 GG22 GG23                       GG28 HH32

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 帯状の絶縁基材(23)の長手方向に沿
って、その絶縁基材(23)の片面のみに、多層基板
(100)を構成する素板(L1、L2、L3、L4)
の導体パターン(22)を連続して形成する導体パター
ン形成工程(S1)と、 前記素板(L1、L2、L3、L4)の前記導体パター
ン(22)が形成された所望の位置において、前記絶縁
基材(23)に、前記導体パターン(22)が形成され
た面とは反対側の面からビアホール(24)を形成する
ビアホール形成工程(S2)と、 前記ビアホール(24)内に層間接続材料(50)を充
填する充填工程(S3)とを備え、 前記多層基板(100)を構成する素板(L1、L2、
L3、L4)が連結して形成されることを特徴とする多
層基板用素板の製造方法。
1. A raw plate (L1, L2, L3, L4) which constitutes a multilayer substrate (100) only on one side of the insulating base material (23) along the longitudinal direction of the strip-shaped insulating base material (23). )
Conductor pattern forming step (S1) of continuously forming the conductor pattern (22) of the above, and at the desired position where the conductor pattern (22) of the raw plates (L1, L2, L3, L4) is formed, A via hole forming step (S2) of forming a via hole (24) on the insulating base material (23) from the surface opposite to the surface on which the conductor pattern (22) is formed; and interlayer connection in the via hole (24) A filling step (S3) for filling the material (50), and the base plates (L1, L2,
L3, L4) are connected and formed, The manufacturing method of the base plate for multilayer substrates characterized by the above-mentioned.
【請求項2】 前記帯状の絶縁基材(23)には、前記
多層基板(100)の各層を構成する複数種の前記導体
パターン(22)を有する複数の前記素板(L1、L
2、L3、L4)を1ユニットとして、それを繰り返し
て形成することを特徴とする請求項1に記載の多層基板
用素板の製造方法。
2. The plurality of base plates (L1, L) having a plurality of kinds of conductor patterns (22) constituting each layer of the multilayer substrate (100) on the strip-shaped insulating base material (23).
2. The method for producing a base plate for a multi-layer substrate according to claim 1, wherein the unit is made of 2, L3, L4) and is repeatedly formed.
【請求項3】 前記多層基板(100)を構成する素板
(L1、L2、L3、L4)の前記1ユニットは、前記
多層基板(100)を形成するときに、積層される前記
素板(L1、L2、L3、L4)の積層順に応じて、前
記素板(L1、L2、L3、L4)が連続して形成され
ることを特徴とする請求項2に記載の多層基板用素板の
製造方法。
3. The unit plate (L1, L2, L3, L4) constituting the multilayer substrate (100) is formed by stacking the unit plates (L1, L2, L3, L4) when the multilayer substrate (100) is formed. The base plate (L1, L2, L3, L4) is continuously formed in accordance with the stacking order of L1, L2, L3, L4). Production method.
【請求項4】 前記素板(L1、L2、L3、L4)の
前記1ユニットは、複数の前記多層基板(100)を構
成する素板(L1、L2、L3、L4)を、各多層基板
(100)における前記積層順の同一順位毎に集めて形
成することを特徴とする請求項3に記載の多層基板用素
板の製造方法。
4. The single unit of the base plates (L1, L2, L3, L4) includes the base plates (L1, L2, L3, L4) constituting a plurality of the multi-layer substrates (100). The method for manufacturing a base plate for a multilayer substrate according to claim 3, wherein the layers are formed by collecting the layers in the same stacking order in (100).
【請求項5】 前記多層基板を構成する素板(L11、
L12、L13、L14)は、前記帯状の絶縁基材(2
3)の短手方向に複数の素板(L11、L12)が並ん
で形成されることを特徴とする請求項1ないし請求項4
のいずれか1つに記載の多層基板用素板の製造方法。
5. A base plate (L11, which constitutes the multilayer substrate,
L12, L13, L14) are the strip-shaped insulating base materials (2
3. A plurality of base plates (L11, L12) are formed side by side in the lateral direction of 3).
A method for manufacturing a base plate for a multilayer substrate according to any one of 1.
【請求項6】 前記帯状の絶縁基材(23)は、樹脂フ
ィルム(23)であることを特徴とする請求項1ないし
請求項5のいずれか1つに記載の多層基板用素板の製造
方法。
6. The method for producing a base plate for a multilayer substrate according to claim 1, wherein the strip-shaped insulating base material (23) is a resin film (23). Method.
【請求項7】 前記樹脂フィルム(23)は、熱可塑性
樹脂からなることを特徴とする請求項6に記載の多層基
板用素板の製造方法。
7. The method for manufacturing a base plate for a multilayer substrate according to claim 6, wherein the resin film (23) is made of a thermoplastic resin.
【請求項8】 前記充填工程(S3)後に、前記連結し
て形成された前記素板(L1、L2、L3、L4)を前
記帯状の絶縁基材(23)の長手方向に巻回してロール
状にすることを特徴とする請求項6または請求項7に記
載の多層基板用素板の製造方法。
8. After the filling step (S3), the base plates (L1, L2, L3, L4) formed by the connection are wound around the strip-shaped insulating base material (23) in the longitudinal direction and rolled. The method for manufacturing a base plate for a multilayer substrate according to claim 6 or 7, wherein
【請求項9】 前記充填工程(S3)後、前記連結して
形成された前記素板(L1、L2、L3、L4)を巻回
する前に、前記連結して形成された前記素板(L1、L
2、L3、L4)の少なくとも片面に、保護シート部材
(31)を形成することを特徴とする請求項8に記載の
多層基板用素板の製造方法。
9. After the filling step (S3) and before winding the connected blanks (L1, L2, L3, L4), the linked blanks ( L1, L
The method for manufacturing a base plate for a multilayer substrate according to claim 8, wherein a protective sheet member (31) is formed on at least one surface of (2, L3, L4).
【請求項10】 前記層間接続材料(50)は導電ペー
スト(50)であり、 前記充填工程(S3)後、前記連結して形成された前記
素板(L1、L2、L3、L4)を巻回する前に、前記
導電ペースト(50)を加熱して固化することを特徴と
する請求項8または請求項9のいずれか1つに記載の多
層基板用素板の製造方法。
10. The interlayer connecting material (50) is a conductive paste (50), and after the filling step (S3), winding the connected blanks (L1, L2, L3, L4). 10. The method for manufacturing a base plate for a multilayer substrate according to claim 8, wherein the conductive paste (50) is heated and solidified before turning.
【請求項11】 請求項1ないし請求項10のいずれか
1つに記載の多層基板用素板の製造方法により製造され
た多層基板用素板(L1、L2、L3、L4)を、前記
多層基板(100)を構成する各素板(L1、L2、L
3、L4)毎に切断する切断工程と、 この切断工程において切断した前記素板(L1、L2、
L3、L4)を積層する積層工程と、 この積層工程において積層した前記素板(L1、L2、
L3、L4)の積層体を両面から加圧しつつ加熱するこ
とにより、前記導体パターン(22)の層間を前記層間
接続材料(51)で接続するとともに、前記素板(L
1、L2、L3、L4)相互を接着する接着工程とを備
えることを特徴とする多層基板の製造方法。
11. A multi-layer substrate blank (L1, L2, L3, L4) produced by the method for producing a multi-layer substrate blank according to any one of claims 1 to 10, wherein: Each of the base plates (L1, L2, L constituting the substrate (100)
3, L4) cutting step, and the blank plates (L1, L2,
L3, L4) laminating step, and the raw plates (L1, L2,
By heating the laminate of (L3, L4) from both sides while applying pressure, the layers of the conductor pattern (22) are connected by the interlayer connection material (51) and the base plate (L
1, L2, L3, L4) an adhering step for adhering each other.
【請求項12】 帯状の絶縁基材(23)の長手方向に
沿って、その絶縁基材(23)の片面のみに多層基板
(100)の各層を構成する複数種の導体パターン(2
2)が連続して形成され、かつ所望の位置に層間接続材
料(51)が充填された前記導体パターン(22)を底
面とする有底ビアホール(24)を備え、 前記複数種の導体パターン(22)を有する複数の素板
(L1、L2、L3、L4)を1ユニットとして、この
ユニットを繰り返すように前記素板(L1、L2、L
3、L4)が連結していることを特徴とする多層基板用
素板。
12. A plurality of types of conductor patterns (2) constituting each layer of the multilayer substrate (100) only on one surface of the insulating base material (23) along the longitudinal direction of the strip-shaped insulating base material (23).
2) is continuously formed and is provided with a bottomed via hole (24) whose bottom surface is the conductor pattern (22) filled with an interlayer connecting material (51) at a desired position, and the plurality of types of conductor patterns ( 22), a plurality of blank plates (L1, L2, L3, L4) are set as one unit, and the blank plates (L1, L2, L) are repeated to repeat this unit.
3, L4) are connected to each other, a base plate for a multilayer substrate.
【請求項13】 前記複数の素板(L1、L2、L3、
L4)からなる前記1ユニットは、前記多層基板(10
0)を形成するときに積層される前記素板(L1、L
2、L3、L4)の積層順に連結していることを特徴と
する請求項12に記載の多層基板用素板。
13. The plurality of blanks (L1, L2, L3,
The one unit consisting of L4) is the multilayer substrate (10
0) is laminated to form the base plates (L1, L)
The base plate for a multilayer substrate according to claim 12, wherein the base plate is connected in the order of stacking (2, L3, L4).
【請求項14】 前記素板(L1、L2、L3、L4)
の前記1ユニットは、複数の前記多層基板(100)を
構成する素板(L1、L2、L3、L4)を、各多層基
板(100)における前記積層順の同一順位毎に集めて
連結していることを特徴とする請求項13に記載の多層
基板用素板。
14. The blanks (L1, L2, L3, L4)
In the 1 unit, the raw plates (L1, L2, L3, L4) constituting the plurality of multilayer substrates (100) are collected and connected in the same order of the stacking order in each multilayer substrate (100). The base plate for a multilayer substrate according to claim 13, wherein
【請求項15】 前記多層基板を構成する素板(L1
1、L12、L13、L14)は、前記帯状の絶縁基材
(23)の短手方向に複数の素板(L11、L12)が
並んで連結していることを特徴とする請求項12ないし
請求項14のいずれか1つに記載の多層基板用素板。
15. A base plate (L1) forming the multilayer substrate
1, L12, L13, L14) is characterized in that a plurality of base plates (L11, L12) are connected side by side in the lateral direction of the strip-shaped insulating base material (23). Item 15. The base plate for a multilayer substrate according to any one of items 14.
【請求項16】 前記帯状の絶縁基材(23)は、樹脂
フィルム(23)であることを特徴とする請求項12な
いし請求項15のいずれか1つに記載の多層基板用素
板。
16. The base plate for a multilayer substrate according to claim 12, wherein the strip-shaped insulating base material (23) is a resin film (23).
【請求項17】 前記樹脂フィルム(23)は、熱可塑
性樹脂からなることを特徴とする請求項16に記載の多
層基板用素板。
17. The base plate for a multilayer substrate according to claim 16, wherein the resin film (23) is made of a thermoplastic resin.
【請求項18】 前記連結している前記素板(L1、L
2、L3、L4)は、前記帯状の絶縁基材(23)の長
手方向に巻回されロール状であることを特徴とする請求
項16または請求項17に記載の多層基板用素板。
18. The connecting plate (L1, L)
The base plate for a multilayer substrate according to claim 16 or 17, wherein (2, L3, L4) is wound in the longitudinal direction of the strip-shaped insulating base material (23) and has a roll shape.
【請求項19】 前記ロール状に巻回された前記連結し
ている前記素板(L1、L2、L3、L4)の層間に
は、保護シート部材(31)が挟装されていることを特
徴とする請求項18に記載の多層基板用素板。
19. A protective sheet member (31) is sandwiched between layers of the connected raw plates (L1, L2, L3, L4) wound in the roll shape. The base plate for a multilayer substrate according to claim 18.
JP2001224958A 2001-07-25 2001-07-25 Method of manufacturing board for multilayer board, method of manufacturing multilayer board by use of element board manufactured by the method, and element board used for multilayer board Pending JP2003037363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001224958A JP2003037363A (en) 2001-07-25 2001-07-25 Method of manufacturing board for multilayer board, method of manufacturing multilayer board by use of element board manufactured by the method, and element board used for multilayer board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001224958A JP2003037363A (en) 2001-07-25 2001-07-25 Method of manufacturing board for multilayer board, method of manufacturing multilayer board by use of element board manufactured by the method, and element board used for multilayer board

Publications (1)

Publication Number Publication Date
JP2003037363A true JP2003037363A (en) 2003-02-07

Family

ID=19058036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224958A Pending JP2003037363A (en) 2001-07-25 2001-07-25 Method of manufacturing board for multilayer board, method of manufacturing multilayer board by use of element board manufactured by the method, and element board used for multilayer board

Country Status (1)

Country Link
JP (1) JP2003037363A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057201A (en) * 2003-08-07 2005-03-03 Denso Corp Layout construction and recognizing method of positioning mark, and printed circuit board having positioning mark and its manufacturing method
JP2006173530A (en) * 2004-12-20 2006-06-29 Nippon Mektron Ltd Method of manufacturing multilayer circuit board
JP2007133550A (en) * 2005-11-09 2007-05-31 Fuji Xerox Co Ltd Information management system, and information management method
US7676913B2 (en) 2004-07-08 2010-03-16 Seiko Epson Corporation Wiring board, method of manufacturing wiring board, and electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057201A (en) * 2003-08-07 2005-03-03 Denso Corp Layout construction and recognizing method of positioning mark, and printed circuit board having positioning mark and its manufacturing method
US7676913B2 (en) 2004-07-08 2010-03-16 Seiko Epson Corporation Wiring board, method of manufacturing wiring board, and electronic device
JP2006173530A (en) * 2004-12-20 2006-06-29 Nippon Mektron Ltd Method of manufacturing multilayer circuit board
JP2007133550A (en) * 2005-11-09 2007-05-31 Fuji Xerox Co Ltd Information management system, and information management method

Similar Documents

Publication Publication Date Title
JP3820415B2 (en) Printed circuit board manufacturing method and printed circuit board structure
JP3407737B2 (en) Multilayer substrate manufacturing method and multilayer substrate formed by the manufacturing method
JP4045143B2 (en) Manufacturing method of wiring film connecting member and manufacturing method of multilayer wiring board
JP4935823B2 (en) Circuit board and manufacturing method thereof
CN102281725B (en) Manufacturing method for circuit board
JP2003273511A (en) Press technique and method for manufacturing member for press
JP2004140018A (en) Process for producing multilayer board, multilayer board, and mobile apparatus using it
JP3931780B2 (en) Multilayer printed circuit board
JP6240007B2 (en) Method for manufacturing flexible printed circuit board and intermediate product used for manufacturing flexible printed circuit board
JP2003304072A (en) Multilayer wiring board and method of manufacturing the same
JP2003037363A (en) Method of manufacturing board for multilayer board, method of manufacturing multilayer board by use of element board manufactured by the method, and element board used for multilayer board
JP2003218500A (en) Embedded conductor pattern film and method of manufacturing multi layer substrate including embedded conductor pattern film
JP4201882B2 (en) Laminate production method
JP2006313945A (en) Manufacturing method of multilayer wiring board, component for connection between wiring films, and its manufacturing method
JP2003209356A (en) Method for manufacturing multilayer board
JP2004087944A (en) Manufacturing method of logomark-bearing board
JP3918674B2 (en) Method for manufacturing printed circuit board
JP2003304071A (en) Method of manufacturing multilayer board
JP3855832B2 (en) Printed circuit board manufacturing method
JP2000151102A (en) Method for manufacturing multilayer circuit board
JP2005019474A (en) Method of producing multilayer substrate, and multilayer substrate
JP2004172533A (en) Printed-board manufacturing method, and printed board formed by same method
KR100331614B1 (en) method of manufacturing multi-layer board
JP4239423B2 (en) Method for manufacturing printed circuit board
TWI358977B (en) Method for manufacturing a printed circuit board h

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Effective date: 20040416

Free format text: JAPANESE INTERMEDIATE CODE: A7425

A977 Report on retrieval

Effective date: 20060531

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A02 Decision of refusal

Effective date: 20061205

Free format text: JAPANESE INTERMEDIATE CODE: A02