[go: up one dir, main page]

JP2003015108A - Video display device and video display method - Google Patents

Video display device and video display method

Info

Publication number
JP2003015108A
JP2003015108A JP2001204590A JP2001204590A JP2003015108A JP 2003015108 A JP2003015108 A JP 2003015108A JP 2001204590 A JP2001204590 A JP 2001204590A JP 2001204590 A JP2001204590 A JP 2001204590A JP 2003015108 A JP2003015108 A JP 2003015108A
Authority
JP
Japan
Prior art keywords
signal
correction
pixels
row
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001204590A
Other languages
Japanese (ja)
Inventor
Takuji Hayakawa
卓史 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001204590A priority Critical patent/JP2003015108A/en
Publication of JP2003015108A publication Critical patent/JP2003015108A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 ホールド型映像表示装置の動画ボケを改善す
るために有効な駆動方式を提供する。 【解決手段】 映像表示装置は、行列状に配され且つ信
号に応答して輝度が変化する画素を備えた表示パネル0
と、画素の各行に接続されており、行単位で画素を順次
選択する行駆動回路15と、画素の各列に接続されてお
り、順次選択された画素に信号を書き込んで一フレーム
分の映像を表示する列駆動回路16とを備えている。列
駆動回路16は補正手段と変調手段とを備えている。補
正手段は、前回のフレームで書き込まれた信号と今回の
フレームで書き込む信号との輝度差に応じて信号に補正
を加え、もって各画素の応答性を均一化する。変調手段
は、輝度差が大きい領域と輝度差が小さい領域を比較し
た場合、大きい領域から小さい領域に向って該信号に加
える補正の量が強くなる様に変調し、もってフレーム間
で変化する映像のボケを抑制する
(57) [Summary] [PROBLEMS] To provide a driving method effective for improving moving image blur of a hold-type image display device. A video display device includes a display panel having pixels arranged in a matrix and having a luminance that changes in response to a signal.
And a row driving circuit 15 connected to each row of pixels and sequentially selecting pixels on a row-by-row basis. A row driving circuit 15 connected to each column of pixels and writing a signal to the sequentially selected pixels to produce an image for one frame. Is displayed. The column drive circuit 16 includes a correction unit and a modulation unit. The correction means corrects the signal in accordance with the luminance difference between the signal written in the previous frame and the signal written in the current frame, thereby making the response of each pixel uniform. The modulating means modulates, when comparing a region with a large luminance difference with a region with a small luminance difference, an amount of correction to be applied to the signal from the large region to the small region so that the amount of correction applied to the signal is increased. Suppress blur

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は映像表示装置及びそ
の駆動方法に関する。より詳しくは、アクティブマトリ
クス型の液晶ディスプレイなどで代表されるいわゆるホ
ールド型の映像表示装置に特有な動画ボケを抑制する技
術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device and a driving method thereof. More specifically, the present invention relates to a technique for suppressing moving image blur that is typical of a so-called hold type image display device represented by an active matrix type liquid crystal display or the like.

【0002】[0002]

【従来の技術】アクティブマトリクス型の映像表示装置
は、基本的に表示パネルと行駆動回路と列駆動回路とを
備えている。表示パネルは、行列状に配され且つ信号に
応答して輝度が変化する画素を備えている。行駆動回路
は、画素の各行に接続されており、行単位で画素を順次
選択する。列駆動回路は、画素の各列に接続されてお
り、順次選択された画素に信号を書き込んで一フレーム
分の映像を表示する。各画素に書き込まれた信号は一フ
レームに亘って保持されるので、ホールド型と呼ばれて
いる。
2. Description of the Related Art An active matrix type image display device basically comprises a display panel, a row driving circuit and a column driving circuit. The display panel includes pixels arranged in a matrix and having a luminance that changes in response to a signal. The row driving circuit is connected to each row of pixels and sequentially selects the pixels on a row-by-row basis. The column driving circuit is connected to each column of pixels and writes a signal to sequentially selected pixels to display an image for one frame. The signal written in each pixel is held for one frame and is therefore called a hold type.

【0003】[0003]

【発明が解決しようとする課題】アクティブマトリクス
液晶ディスプレイなどで代表されるホールド型の映像表
示装置は、非ホールド型の映像表示装置であるCRTと
異なり、いわゆる動画ボケが観測されることが知られて
いる。動画ボケの原因は、電気光学材料として用いられ
る液晶の応答速度の遅延や、視覚の残像効果が挙げられ
る。応答速度の遅延については、材料面及び駆動面から
各種の高速化などが試みられている。又、視覚の残像効
果に対処する為、いわゆる間欠表示などが提案されてい
る。
It is known that a hold-type image display device represented by an active matrix liquid crystal display or the like is different from a CRT which is a non-hold-type image display device in that so-called moving image blur is observed. ing. Causes of moving image blur include delay in response speed of liquid crystal used as an electro-optical material and visual afterimage effect. Regarding the delay of the response speed, various attempts have been made to increase the speed in terms of materials and driving. Further, so-called intermittent display has been proposed in order to deal with the visual afterimage effect.

【0004】参考の為、上述の間欠表示方式を簡単に説
明する。この間欠表示方式は、例えば特開平9−325
715号公報に開示されている。図11に示す様に、直
視型の映像表示装置は、一定の輝度で発光し続ける光源
ランプ101、駆動信号に応じて透過率が変化する透過
型の表示パネル102、シャッタ103、駆動回路10
4、パルス発生回路105を備えている。表示パネル1
02は、例えばTFT型の液晶ディスプレイなどであ
り、光源ランプ(バックライト)101からの光の透過
動作を一定の表示期間継続しながら電気的な映像信号を
映像表示光に変換するもので、光源ランプ101と観察
者との間に配されている。駆動回路104は、表示パネ
ル102の入力信号である映像信号と同期信号とによ
り、表示パネル102を駆動する為の駆動信号を発生し
て、その駆動信号を表示パネル102に出力する。駆動
信号により映像信号に応じて表示パネル102の透過率
を変化させ、光源ランプ101からの光を変調すること
によって映像を表示している。シャッタ103は、表示
光の透過をオン/オフさせる。シャッタ103として
は、例えばテレビジョン表示に必要な階調表示には適さ
ないが、光の透過を高速にオン/オフできるポリマー分
散液晶デバイスや強誘電性液晶デバイスなどが使用でき
る。パルス発生回路105は、入力された同期信号の垂
直同期に同期したシャッタ制御パルスを発生させ、その
シャッタ制御パルスによってシャッタ103における表
示光の透過を制御する。その結果、観察者に表示される
映像表示光は、表示パネル102の他シャッタ103に
よっても変調を受けることになる。これらのシャッタ制
御パルスを用いることにより、図11に示すホールド型
の表示パネルにおいて観察者に表示される映像表示光
は、各フィールドとともにフィールド期間の50%〜2
0%の時間のみに制限される。これにより、観察者の残
像効果を遮断し、画像ボケを抑制する。
For reference, the above intermittent display method will be briefly described. This intermittent display method is disclosed, for example, in Japanese Patent Laid-Open No. 9-325.
No. 715 is disclosed. As shown in FIG. 11, the direct-view type image display device includes a light source lamp 101 that continues to emit light at a constant brightness, a transmissive display panel 102 whose transmittance changes according to a drive signal, a shutter 103, and a drive circuit 10.
4. A pulse generation circuit 105 is provided. Display panel 1
Reference numeral 02 denotes, for example, a TFT type liquid crystal display, which converts an electrical video signal into video display light while continuing the operation of transmitting light from the light source lamp (backlight) 101 for a certain display period. It is arranged between the lamp 101 and the observer. The drive circuit 104 generates a drive signal for driving the display panel 102 according to the video signal and the synchronizing signal which are the input signals of the display panel 102, and outputs the drive signal to the display panel 102. An image is displayed by changing the transmittance of the display panel 102 according to the video signal by the drive signal and modulating the light from the light source lamp 101. The shutter 103 turns on / off the transmission of display light. As the shutter 103, for example, a polymer dispersed liquid crystal device or a ferroelectric liquid crystal device, which is not suitable for gradation display required for television display but can turn on / off light transmission at high speed, can be used. The pulse generation circuit 105 generates a shutter control pulse synchronized with the vertical synchronization of the input synchronization signal, and controls the transmission of display light through the shutter 103 by the shutter control pulse. As a result, the image display light displayed to the observer is modulated by the shutter 103 as well as the display panel 102. By using these shutter control pulses, the image display light displayed to the observer on the hold type display panel shown in FIG. 11 is 50% to 2% of the field period together with each field.
Limited to 0% of the time only. As a result, the afterimage effect of the observer is blocked and image blur is suppressed.

【0005】材料面や駆動面から対策を施すことによ
り、液晶の応答速度はある程度改善可能である。しかし
ながら、単純に応答速度を上げても動画の鮮鋭度はそれ
程改善されない。これは、応答速度の改善にも限界があ
り、結局応答速度が有限であることと、ホールド型に対
する視覚効果の問題が残されていることによる。視覚効
果の問題については、前述した様にバックライトを点滅
して間欠表示を行なうことが提案されている。間欠表示
により、動画の映像品位はある程度改善されるが、応答
速度は補正できないので、有限な応答速度に起因する劣
化分が現れてしまう。更には、バックライトの点滅時間
の比に応じて画面の平均輝度が落ちることや、バックラ
イトの高速なスイッチング性能が要求されることから、
所望の性能を得る為にコストが高くなるという課題があ
る。
The response speed of the liquid crystal can be improved to some extent by taking measures from the material side and the driving side. However, simply increasing the response speed does not improve the sharpness of the moving image so much. This is because the improvement of the response speed is limited, and the response speed is finite in the end, and the problem of the visual effect for the hold type remains. Regarding the problem of visual effect, it has been proposed to blink the backlight to perform intermittent display as described above. By the intermittent display, the image quality of the moving image is improved to some extent, but the response speed cannot be corrected, so that the deterioration due to the finite response speed appears. Furthermore, since the average brightness of the screen drops according to the ratio of the blinking time of the backlight, and high-speed switching performance of the backlight is required,
There is a problem that the cost becomes high in order to obtain the desired performance.

【0006】[0006]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はホールド型映像表示装置の動画ボケ
を改善するために有効な駆動方式を提供することを目的
とする。係る目的を達成するために以下の手段を講じ
た。即ち、本発明は、行列状に配され且つ信号に応答し
て輝度が変化する画素を備えた表示パネルと、画素の各
行に接続されており、行単位で画素を順次選択する行駆
動回路と、画素の各列に接続されており、順次選択され
た画素に信号を書き込んで一フレーム分の映像を表示す
る列駆動回路とを備えた映像表示装置において、前記列
駆動回路は補正手段と変調手段とを備えている。前記補
正手段は、前回のフレームで書き込まれた信号と今回の
フレームで書き込む信号との輝度差に応じて信号に補正
を加え、もって各画素の応答性を均一化する。前記変調
手段は、輝度差が大きい領域と輝度差が小さい領域を比
較した場合、大きい領域から小さい領域に向って該信号
に加える補正の量が強くなる様に変調し、もってフレー
ム間で変化する映像のボケを抑制することを特徴とす
る。場合によっては、前記変調手段は、輝度差が最も小
さい領域で、該信号に加える補正の量を強くなる方向か
ら弱くなる方向に切り換え、もって輝度差が最も小さい
領域に表われるノイズを抑制する様にしても良い。又、
前記表示パネルは、行状の放電チャネルを備えたプラズ
マセルと、列状の信号電極を備えた液晶セルとを重ねた
積層構造を有し、該放電チャネルと該信号電極とが交差
する部分に画素が形成されている。
SUMMARY OF THE INVENTION In view of the above-mentioned problems of the prior art, it is an object of the present invention to provide a driving method effective for improving the moving image blur of a hold type image display device. The following measures have been taken to achieve this purpose. That is, the present invention provides a display panel including pixels arranged in a matrix and having a luminance that changes in response to a signal, and a row driving circuit connected to each row of pixels and sequentially selecting pixels on a row-by-row basis. , A column driving circuit connected to each column of pixels and writing a signal to sequentially selected pixels to display an image of one frame, wherein the column driving circuit includes a correction unit and a modulation unit. And means. The correction means corrects the signal according to the brightness difference between the signal written in the previous frame and the signal written in the current frame, and thereby makes the responsiveness of each pixel uniform. When the area with a large difference in brightness is compared with the area with a small difference in brightness, the modulation means performs modulation so that the amount of correction to be added to the signal increases from the large area to the small area, thus changing between frames. It is characterized by suppressing the blurring of the image. In some cases, the modulation means switches the amount of correction applied to the signal in a region where the difference in brightness is the smallest from a direction in which the correction is strong to a direction in which it is weak, so as to suppress noise that appears in the region where the difference in brightness is the smallest. You can or,
The display panel has a laminated structure in which plasma cells having row-shaped discharge channels and liquid crystal cells having column-shaped signal electrodes are stacked, and a pixel is provided at a portion where the discharge channels intersect with the signal electrodes. Are formed.

【0007】本発明によれば、ホールド型の映像表示装
置において、低域の輝度変化を中心に強い変調をかける
こと、あるいは中域の輝度変化を中心に強い変調をかけ
ることにより、低コストで動画のボケを改善することが
可能である。
According to the present invention, in the hold type image display device, strong modulation is applied mainly to the luminance change in the low frequency range, or strong modulation is applied mainly to the luminance change in the middle frequency range, so that the cost is reduced. It is possible to improve the blurring of moving images.

【0008】[0008]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は、本発明に係る映像表
示装置に組み込まれる表示パネルの一例を示す模式的な
断面図である。本実施形態では、表示パネル0としてプ
ラズマアドレス型の液晶ディスプレイを用いている。但
し、本発明はこれに限られるものではなく、ホールド型
であれば様々なタイプの表示パネルに適用可能であり、
例えばTFTを用いたアクティブマトリクス型の液晶デ
ィスプレイにも適用できる。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing an example of a display panel incorporated in the image display device according to the present invention. In this embodiment, a plasma addressed liquid crystal display is used as the display panel 0. However, the present invention is not limited to this, and is applicable to various types of display panels as long as it is a hold type.
For example, it can be applied to an active matrix type liquid crystal display using TFTs.

【0009】図示する様に、プラズマアドレス型の表示
パネル0は、液晶セル1とプラズマセル2と両者の間に
介在する薄板ガラス3とからなるフラットパネル構造を
有する。薄板ガラス3はマイクロシートと呼ばれてい
る。プラズマセル2はフリット10によって薄板ガラス
3に接合した下側のガラス基板4から構成されている。
薄板ガラス3とガラス基板4との間の空隙にヘリウム、
ネオン、アルゴン、キセノンなどイオン化可能な気体が
封入されている。下側のガラス基板4の内表面にはスト
ライプ状の放電電極が形成されている。これらの放電電
極は交互にアノード電極A及びカソード電極Kとして機
能する。各アノード電極Aの上には隔壁7が形成されて
おり、イオン化可能な気体が封入された空隙を分割して
放電チャネルXを構成する。隔壁7の頂部は薄板ガラス
3の一面側に当接している。一対の隔壁7で囲まれた放
電チャネルX内で、互いに反対極性となるアノード電極
Aとカソード電極Kとの間にプラズマ放電を発生させ
る。尚、薄板ガラス3と下側のガラス基板4は前述した
様にガラスフリット10などにより互いに接合してい
る。
As shown in the figure, the plasma addressed display panel 0 has a flat panel structure composed of a liquid crystal cell 1, a plasma cell 2 and a thin glass plate 3 interposed therebetween. The thin glass plate 3 is called a microsheet. The plasma cell 2 is composed of a lower glass substrate 4 bonded to a thin glass plate 3 with a frit 10.
Helium in the gap between the thin glass plate 3 and the glass substrate 4,
An ionizable gas such as neon, argon, or xenon is enclosed. Striped discharge electrodes are formed on the inner surface of the lower glass substrate 4. These discharge electrodes alternately function as the anode electrode A and the cathode electrode K. A partition wall 7 is formed on each anode electrode A, and a discharge channel X is formed by dividing a space filled with an ionizable gas. The top of the partition wall 7 is in contact with one surface of the thin glass plate 3. In the discharge channel X surrounded by the pair of barrier ribs 7, plasma discharge is generated between the anode electrode A and the cathode electrode K having opposite polarities. The thin glass plate 3 and the lower glass substrate 4 are bonded to each other by the glass frit 10 or the like as described above.

【0010】一方、液晶セル1は透明な上側のガラス基
板8を用いて構成されている。このガラス基板8は薄板
ガラス3の他面側に所定の間隙を介してシール材6によ
り接着されており、間隙には電気光学物質として液晶9
が封入されている。上側のガラス基板8の内表面には透
明な信号電極Yが形成されている。この信号電極Yと放
電チャネルXが交差する部分にマトリクス状の画素が形
成される。又、図示しないが、ガラス基板8の内表面に
はカラーフィルタも設けてあり、各画素に例えばRGB
三原色を割り当てる。係る構成を有するフラットパネル
は透過型であり、例えばプラズマセル2が入射側に位置
し、液晶セル1が出射側に位置する。この場合、図示し
ないがバックライトがプラズマセル2側に取り付けられ
る。
On the other hand, the liquid crystal cell 1 is constructed by using a transparent upper glass substrate 8. The glass substrate 8 is adhered to the other surface side of the thin glass plate 3 with a sealing material 6 with a predetermined gap, and a liquid crystal 9 as an electro-optical material is provided in the gap.
Is enclosed. A transparent signal electrode Y is formed on the inner surface of the upper glass substrate 8. Matrix-shaped pixels are formed at the intersections of the signal electrodes Y and the discharge channels X. Although not shown, a color filter is also provided on the inner surface of the glass substrate 8, and each pixel has, for example, RGB color filters.
Assign the three primary colors. The flat panel having such a configuration is a transmissive type, and for example, the plasma cell 2 is located on the incident side and the liquid crystal cell 1 is located on the emitting side. In this case, a backlight (not shown) is attached to the plasma cell 2 side.

【0011】図2は、図1に示した表示パネル0の電極
構造を示す模式図である。図示する様に、ガラス基板4
にはアノード電極A、カソード電極Kが交互に形成され
ており、更に各アノード電極Aの上に隔壁7が形成され
ている。一対の隔壁7によって仕切られた領域が一本の
放電チャネルXを構成する。これに対し、液晶セル側の
ガラス基板(図示せず)には透明な信号電極Yがストラ
イプ状に形成されている。放電チャネルXと信号電極Y
との交差部分に画素が形成される。係る構成を有するプ
ラズマアドレス型の液晶表示パネルでは、プラズマ放電
が行なわれる行状の放電チャネルXを線順次で切り換え
走査するとともに、この走査に同期して液晶セル側の列
状信号電極Yに映像信号を印加することにより表示駆動
が行なわれる。放電チャネルX内にプラズマ放電が発生
すると内部はほぼ一様にアノード電位になり、一行毎の
画素選択が行なわれる。即ち、一本の放電チャネルXは
走査線一ライン分に対応し、サンプリングスイッチとし
て機能する。プラズマサンプリングスイッチが導通した
状態で各信号電極Yに映像信号が印加されると、サンプ
リングが行なわれ画素の点灯もしくは消灯が制御でき
る。プラズマサンプリングスイッチが非導通状態になっ
た後にも映像信号はそのまま画素内に保持される。液晶
セル1は映像信号に応じてバックライトからの入射光を
出射光に変調し映像表示を行なう。
FIG. 2 is a schematic diagram showing an electrode structure of the display panel 0 shown in FIG. As shown, the glass substrate 4
The anode electrodes A and the cathode electrodes K are alternately formed on the anodes, and the partition walls 7 are further formed on each anode electrode A. The region partitioned by the pair of barrier ribs 7 constitutes one discharge channel X. On the other hand, transparent signal electrodes Y are formed in stripes on a glass substrate (not shown) on the liquid crystal cell side. Discharge channel X and signal electrode Y
Pixels are formed at intersections with. In the plasma-addressed liquid crystal display panel having such a configuration, the row-shaped discharge channels X for plasma discharge are line-sequentially switched and scanned, and in synchronization with this scanning, the video signal is supplied to the column-shaped signal electrodes Y on the liquid crystal cell side. The display drive is performed by applying. When plasma discharge is generated in the discharge channel X, the inside becomes almost uniformly at the anode potential, and pixel selection is performed for each row. That is, one discharge channel X corresponds to one scanning line and functions as a sampling switch. When a video signal is applied to each signal electrode Y while the plasma sampling switch is in a conducting state, sampling is performed and it is possible to control lighting or extinction of pixels. The video signal is held in the pixel as it is even after the plasma sampling switch is turned off. The liquid crystal cell 1 modulates the incident light from the backlight into the emitted light according to the video signal and displays the video.

【0012】図3は、図1及び図2に示した表示パネル
の一画素分を模式的に表わしている。放電チャネルXを
構成するアノード電極Aとカソード電極Kとの間に所定
の電圧を印加すると、放電チャネルX内のガスがイオン
化されプラズマ放電が発生する。この結果、放電チャネ
ルXは導通状態となり、液晶層9の下面にある薄板ガラ
ス3の裏面が、仮想的に接地される。ここで、列駆動回
路16から液晶層9の上面にある信号電極Yに信号電位
を与えると、液晶層9の上下間に電位差が発生し、容量
成分である液晶層9に対する充電が行なわれる。薄板ガ
ラス3自体は絶縁体の為、放電チャネルXに対して直交
する様に複数の透明な信号電極Yを配置し、プラズマ発
生時にそれぞれ異なった信号電位を印加すると、プラズ
マが消失した後放電チャネルXが非導通状態となり、各
画素に対応する液晶層9に書き込まれた信号電位はその
ままホールドされる。
FIG. 3 schematically shows one pixel of the display panel shown in FIGS. When a predetermined voltage is applied between the anode electrode A and the cathode electrode K forming the discharge channel X, the gas in the discharge channel X is ionized and plasma discharge is generated. As a result, the discharge channel X becomes conductive, and the back surface of the thin glass plate 3 on the bottom surface of the liquid crystal layer 9 is virtually grounded. Here, when a signal potential is applied from the column driving circuit 16 to the signal electrode Y on the upper surface of the liquid crystal layer 9, a potential difference is generated between the upper and lower sides of the liquid crystal layer 9, and the liquid crystal layer 9 which is a capacitive component is charged. Since the thin glass plate 3 itself is an insulator, a plurality of transparent signal electrodes Y are arranged so as to be orthogonal to the discharge channel X, and when different signal potentials are applied at the time of plasma generation, after the plasma disappears, the discharge channel is discharged. X becomes non-conductive, and the signal potential written in the liquid crystal layer 9 corresponding to each pixel is held as it is.

【0013】図4は、図1〜図3に示した表示パネルを
含む映像表示装置の全体構成を示す模式図である。図示
する様に、本映像表示装置は、表示パネル0と行駆動回
路15と列駆動回路16とで構成されている。表示パネ
ル0は、行列状に配され且つ信号に応答して輝度が変化
する画素を備えている。具体的には、表示パネル0は一
対の上基板8と下基板4とで構成されており、液晶セル
とプラズマセルを積層したフラット構造を有している。
図4には、表示パネル0の部分拡大図も含まれており、
液晶セル側の信号電極とプラズマセル側の放電電極との
間に行列状の画素が規定されている。尚、表示パネル0
の裏面側にはバックライト13が取り付けられている。
行駆動回路15はフレキシブルプリントケーブル(FP
C)14を介して表示パネル0の画素の各行に接続され
ており、行単位で画素を順次選択する。画素行の走査方
向は例えば表示パネル0の上から下である。列駆動回路
16もフレキシブルプリントケーブル(FPC)14を
介して画素の各列に接続されており、順次選択された画
素に信号を書き込んで一フレーム分の映像を表示する。
FIG. 4 is a schematic diagram showing the overall structure of a video display device including the display panel shown in FIGS. As shown in the figure, this video display device is composed of a display panel 0, a row drive circuit 15, and a column drive circuit 16. The display panel 0 includes pixels arranged in a matrix and having a luminance that changes in response to a signal. Specifically, the display panel 0 is composed of a pair of an upper substrate 8 and a lower substrate 4, and has a flat structure in which a liquid crystal cell and a plasma cell are laminated.
FIG. 4 also includes a partially enlarged view of the display panel 0,
Matrix pixels are defined between the signal electrode on the liquid crystal cell side and the discharge electrode on the plasma cell side. The display panel 0
A backlight 13 is attached to the back side of the.
The row drive circuit 15 is a flexible printed cable (FP
C) is connected to each row of pixels of the display panel 0 via 14 and sequentially selects the pixels row by row. The scanning direction of the pixel row is, for example, from top to bottom of the display panel 0. The column drive circuit 16 is also connected to each column of pixels via a flexible printed cable (FPC) 14, and sequentially writes a signal to the selected pixels to display an image for one frame.

【0014】特徴事項として、表示パネル0の上下に分
かれて設けられた列駆動回路16は、補正手段と変調手
段とを備えている。補正手段は、前回のフレームで書き
込まれた信号と今回のフレームで書き込む信号との輝度
差に応じて信号に補正を加え、もって各画素の応答性を
均一化する。変調手段は、輝度差が大きい領域と輝度差
が小さい領域を比較した場合、大きい領域から小さい領
域に向って信号に加える補正の量が強くなる様に変調
し、もってフレーム間で変化する映像のボケを抑制す
る。場合によっては、変調手段は、輝度差が最も小さい
領域で、信号に加える補正の量を強くなる方向から弱く
なる方向に切り換え、もって輝度差が最も小さい領域に
現れるノイズを抑制してもよい。
As a characteristic feature, the column drive circuit 16 provided separately above and below the display panel 0 includes a correction means and a modulation means. The correction means corrects the signal according to the brightness difference between the signal written in the previous frame and the signal written in the current frame, and thereby makes the responsiveness of each pixel uniform. When comparing a region having a large luminance difference and a region having a small luminance difference, the modulating unit performs modulation so that the amount of correction to be added to the signal increases from the large region to the small region, and accordingly, the image that changes between frames is changed. Control blur. In some cases, the modulation means may switch the amount of correction to be added to the signal from the direction of increasing the intensity to the direction of decreasing the intensity in the region with the smallest luminance difference, and thus suppress the noise that appears in the region with the smallest luminance difference.

【0015】図5を参照して、上述した列駆動回路に含
まれる補正手段の具体的な構成を説明する。尚、図5に
示した回路構成は、例えば特開昭64−10299号公
報に記載されているものと原理的に同様である。図5に
示す様に、列駆動回路は、液晶ドライバ51とドライバ
制御回路52と補正回路53とフレームメモリ54とで
構成されている。ここで補正回路53とフレームメモリ
54が前述した補正手段を構成している。補正回路53
は液晶ドライバ51と接続しており、53cはこの補正
回路53の出力側で、この出力側53cから、補正回路
53により補正したデータを液晶ドライバ51に出力す
る様になっている。フレームメモリ54には、階調変化
直前の液晶の輝度に相当するデータを記憶する様になっ
ている。53aは補正回路53に階調データを入力する
入力側、53bは補正回路53にフレームメモリ54の
出力を入力する入力側、53dは補正回路53の出力を
フレームメモリ54に入力する出力側である。フレーム
メモリ54に記憶したデータと、入力されてきた階調デ
ータを組み合わせることにより、補正回路53において
データの変換を行なう様になっている。
With reference to FIG. 5, a specific structure of the correction means included in the above-mentioned column drive circuit will be described. The circuit configuration shown in FIG. 5 is the same as that disclosed in, for example, Japanese Patent Laid-Open No. 64-10299. As shown in FIG. 5, the column drive circuit includes a liquid crystal driver 51, a driver control circuit 52, a correction circuit 53, and a frame memory 54. Here, the correction circuit 53 and the frame memory 54 constitute the correction means described above. Correction circuit 53
Is connected to the liquid crystal driver 51, and 53c is an output side of the correction circuit 53. The output side 53c outputs the data corrected by the correction circuit 53 to the liquid crystal driver 51. The frame memory 54 is adapted to store data corresponding to the brightness of the liquid crystal immediately before the gradation change. Reference numeral 53a is an input side for inputting gradation data to the correction circuit 53, 53b is an input side for inputting the output of the frame memory 54 to the correction circuit 53, and 53d is an output side for inputting the output of the correction circuit 53 to the frame memory 54. . By combining the data stored in the frame memory 54 and the input gradation data, the correction circuit 53 converts the data.

【0016】続いて図6を参照して、図5に示した列駆
動回路の動作を詳細に説明する。ある階調データをDと
し、このデータに対応する液晶印加電圧をVとし、この
Vの電圧を印加して十分安定した時の階調である液晶の
状態をKとする。階調が一定のK1である場合、その階
調データをD1とすると、補正回路53の入力側53
a,53bにはD1の階調データを入力し、補正回路5
3の出力側3c,3dからはD1の階調データを出力す
る。
The operation of the column drive circuit shown in FIG. 5 will be described in detail with reference to FIG. It is assumed that a certain gradation data is D, a liquid crystal applied voltage corresponding to this data is V, and a voltage of this V is applied and the state of the liquid crystal which is a gradation when it is sufficiently stable is K. If the gradation is constant K1, and the gradation data is D1, the input side 53 of the correction circuit 53
The gradation data of D1 is input to a and 53b, and the correction circuit 5
The output side 3c, 3d of 3 outputs the grayscale data of D1.

【0017】今、第6図aに示す様に、階調データがD
1からD2に変化した場合(D1<D2)補正を行なわ
なければ、液晶には第6図bに示す様な電圧V2を印加
する。しかし、液晶は、電圧の変化に追従することがで
きず、第6図cに示す様な動作をして、K1からK2に
なるまでに数フレーム分の時間を要する。
Now, as shown in FIG. 6a, the gradation data is D
In the case of changing from 1 to D2 (D1 <D2), if the correction is not performed, the voltage V2 as shown in FIG. 6b is applied to the liquid crystal. However, the liquid crystal cannot follow the change in the voltage, and the liquid crystal display operates as shown in FIG. 6c, and it takes several frames to change from K1 to K2.

【0018】ここで印加電圧をV1からV3(V3>V
2)に変化した時、一フレーム後に液晶がK2の状態に
なる様な電圧V3(十分時間が経過すればK3の状態に
なる)を、第3図dの様に、一フレーム分だけ印加し、
その後、印加電圧をV2にすれば、液晶は第3図eに示
す様な動作をして、一フレームで所定の階調K2に達す
ることができる。
Here, the applied voltage is changed from V1 to V3 (V3> V
When changing to 2), a voltage V3 (K3 state after a sufficient period of time) is applied so that the liquid crystal is K2 state after one frame, as shown in FIG. 3d. ,
After that, when the applied voltage is set to V2, the liquid crystal operates as shown in FIG. 3e and can reach a predetermined gradation K2 in one frame.

【0019】以上の動作は、図5に示した補正回路53
の入出力側(53a〜53d)のデータの変化で示す
と、図7の様になる。初め、補正回路53の入力側53
a,53bにはD1の階調データを入力し、補正回路5
3の出力側53c,53dからはD1の階調データを出
力している。時刻T1で階調データをD1からD2に変
化すると、補正回路53の入力側53aに入力する階調
データはD2に変化するが、補正回路53の入力側53
bに入力する階調データは、フレームメモリ54に一フ
レーム前に書き込んだデータ(現在の液晶の状態を示す
データ)D1を読み出して入力する。補正回路53の出
力側53dからは一フレーム後の液晶の状態K2を予測
して、K2に対応した階調データD2を出力してフレー
ムメモリ54に書き込む。補正回路53の出力側53c
からは、一フレーム後の時刻T2に所定の液晶の状態K
2になる様な電圧V3に対応した階調データD3を出力
し、液晶ドライバ51に入力する。一フレーム後の時刻
T2では補正回路53の入力側53bに入力する階調デ
ータもD2になり(即ち、液晶はK2の状態であるとい
うことを表わす)、補正回路53の出力側53cからの
出力もD2の階調データとなる。
The above operation is performed by the correction circuit 53 shown in FIG.
FIG. 7 shows the change in the data on the input / output side (53a to 53d). First, the input side 53 of the correction circuit 53
The gradation data of D1 is input to a and 53b, and the correction circuit 5
The gradation data of D1 is output from the output side 53c, 53d of No. 3. When the grayscale data changes from D1 to D2 at time T1, the grayscale data input to the input side 53a of the correction circuit 53 changes to D2, but the input side 53 of the correction circuit 53 changes.
As the gradation data to be input to b, the data (data indicating the current liquid crystal state) D1 written in the frame memory 54 one frame before is read and input. The output side 53d of the correction circuit 53 predicts the state K2 of the liquid crystal after one frame, outputs the grayscale data D2 corresponding to K2, and writes it in the frame memory 54. Output side 53c of the correction circuit 53
Then, at a time T2 one frame later, a predetermined liquid crystal state K
The gradation data D3 corresponding to the voltage V3 that becomes 2 is output and input to the liquid crystal driver 51. At time T2 after one frame, the grayscale data input to the input side 53b of the correction circuit 53 also becomes D2 (that is, the liquid crystal is in the K2 state), and the output from the output side 53c of the correction circuit 53 is output. Also becomes the gradation data of D2.

【0020】図8は、上述した補正の効果を示す表図で
ある。(A)は、参考の為、上述した補正を行なわない
場合の応答速度を表している。表図の横欄は前フレーム
の映像信号レベル(輝度)を取ってあり、縦欄は現フレ
ームの映像信号レベルを取ってある。映像信号レベル
は、8ビット256階調で、16進表記により表してあ
る。例えば前フレームの階調データが00で現フレーム
の階調データが3Fの場合(輝度差が比較的小さい場
合)応答速度は76msである。前フレームが同じく0
0で現フレームがFFの場合(輝度差が大きい場合)、
応答速度は23msである。この様に、何ら補正を行な
わないと、前フレームと現フレームとの間の輝度差に従
って、液晶の応答速度に大きな変動が生じる。
FIG. 8 is a table showing the effect of the above correction. For reference, (A) represents the response speed when the above-described correction is not performed. The horizontal column of the table shows the video signal level (luminance) of the previous frame, and the vertical column shows the video signal level of the current frame. The video signal level is expressed in hexadecimal notation with 8-bit 256 gradations. For example, when the gradation data of the previous frame is 00 and the gradation data of the current frame is 3F (when the brightness difference is relatively small), the response speed is 76 ms. The previous frame is also 0
When 0 and the current frame is FF (when the brightness difference is large),
The response speed is 23 ms. In this way, if no correction is performed, the response speed of the liquid crystal greatly varies depending on the brightness difference between the previous frame and the current frame.

【0021】(B)は、上述した補正を行なった場合の
応答速度を表している。表図から明らかなように、前フ
レームと現フレームとの間の輝度差に応じた補正を行な
うと、応答速度は均一化されている。例えば前フレーム
の階調データが00で現フレームの階調データが3Fの
場合(輝度差が比較的小さい場合)応答速度は17ms
である。前フレームが同じく00で現フレームがFFの
場合も(輝度差が大きい場合)同様に応答速度は17m
sである。逆に言うと、前フレームと現フレームとの間
で輝度差が異なっていても、それに依存することなく応
答速度を均一化する様に、所定の補正を階調データにか
けている。
(B) shows the response speed when the above-mentioned correction is performed. As is apparent from the table, when the correction is performed according to the brightness difference between the previous frame and the current frame, the response speed is made uniform. For example, when the gradation data of the previous frame is 00 and the gradation data of the current frame is 3F (when the brightness difference is relatively small), the response speed is 17 ms.
Is. When the previous frame is also 00 and the current frame is FF (when the brightness difference is large), the response speed is 17 m as well.
s. Conversely, even if the brightness difference between the previous frame and the current frame is different, a predetermined correction is applied to the gradation data so as to make the response speed uniform without depending on it.

【0022】しかしながら、図8(B)に示した様にデ
ータの補正を行なって応答速度を多少高速にし且つ均一
化しても、実際の動画の鮮鋭度は劇的には改善されな
い。これは、前述した様にホールド型の性質を持つ映像
表示装置における特徴とされ、シャッタなどを用いて光
源(バックライト)の点滅を行なう方法や、高速駆動を
行なってフレーム間に黒表示を挿入する方法が提案され
ている。確かにこれらの手法を用いることにより、動画
の鮮鋭度は改善される。しかし、これらの手法では実際
の応答速度を均一化できない為、図8(B)に示したデ
ータ補正による応答速度の均一化手段を併用する必要が
ある。又、バックライトの点滅を行なったり黒表示の挿
入を行なう場合、バックライトの光量が一定である限
り、平均輝度が低下する。平均輝度を上げる為には、高
光量のバックライトが必要となる。加えて、バックライ
トに高速なスイッチング性能が要求される為部品コスト
が極めて高くなる。
However, even if the response speed is made slightly faster and uniform by correcting the data as shown in FIG. 8B, the sharpness of the actual moving image is not dramatically improved. This is a feature of the image display device that has the hold-type property as described above. It is a method of blinking the light source (backlight) using a shutter or the like, or a black display is inserted between frames by performing high-speed driving. The method of doing is proposed. Certainly, the sharpness of the moving image is improved by using these methods. However, since the actual response speed cannot be made uniform by these methods, it is necessary to use the means for making the response speed uniform by the data correction shown in FIG. Further, when the backlight blinks or the black display is inserted, as long as the light amount of the backlight is constant, the average luminance is lowered. In order to increase the average brightness, a backlight with high light quantity is required. In addition, the backlight requires high-speed switching performance, resulting in extremely high component cost.

【0023】そこで、応答速度の均一化の為に必須とな
る前述の補正回路のみを用いて、バックライトの点滅を
行なうことなく、動画の鮮鋭度を改善する手法を試みた
ところ、実際の応答速度の補償以上に、輝度差が小さい
低域における輝度変化を強調すると、より動画の鮮鋭度
が改善されることが認められた。この結果は次の様に説
明される。即ち、実際のホールド型の映像表示装置で
は、バックライトの点滅によってキャンセルすることが
可能なホールド型の原理的な動画鮮鋭度の劣化だけでな
く、実際に発生する有限な応答速度による輝度劣化分が
目視の輝度分解能に影響を与え、これが更に動画の鮮鋭
度に影響を及ぼしている為である。輝度差の小さい低域
の強調処理は、実際に発生する有限な応答速度による輝
度劣化分を補償する為、バックライトの点滅でホールド
効果をキャンセルしなくても、比較的鮮鋭度を改善する
ことができる。具体的な強調係数の例を変調度αとして
図9に示す。ここで変調度αは、各階調間で必要な異な
った応答速度の補償量を正規化した後の係数であり、α
=1が応答速度均一化の為に必要な補正量としている。
例えば、図6dに示す印加電圧V3が、α=1で丁度応
答速度均一化の為に必要な補正量となっている。変調度
αが1より大きくなる程強調され、過剰な補正が加わっ
て印加電圧V3のレベルが高くなる。従って、図9に示
したグラフは、輝度差が大きい領域と輝度差が小さい領
域を比較した場合、大きい領域から小さい領域に向って
階調信号に加える補償の量が強くなる様に変調し、もっ
てフレーム間で変化する映像のボケを抑制している。
Therefore, when a method for improving the sharpness of a moving image is attempted without blinking the backlight by using only the above-mentioned correction circuit which is indispensable for equalizing the response speed, an actual response is obtained. It was confirmed that the sharpness of the moving image was improved more by emphasizing the luminance change in the low range where the luminance difference was smaller than the speed compensation. This result is explained as follows. That is, in an actual hold-type image display device, not only is the hold-type principle of video sharpness deterioration that can be canceled by blinking the backlight, but also the amount of luminance deterioration due to the finite response speed that actually occurs. This affects the visual brightness resolution, which further affects the sharpness of the moving image. The low-frequency enhancement processing with a small brightness difference compensates for the brightness degradation due to the finite response speed that actually occurs, so the sharpness should be relatively improved without canceling the hold effect by blinking the backlight. You can FIG. 9 shows a specific example of the emphasis coefficient as the modulation degree α. Here, the modulation degree α is a coefficient after normalizing compensation amounts of different response speeds required for each gradation, and α
= 1 is the correction amount required to make the response speed uniform.
For example, the applied voltage V3 shown in FIG. 6d is a correction amount necessary for just equalizing the response speed when α = 1. The more the modulation degree α becomes larger than 1, the more the degree is enhanced, and the level of the applied voltage V3 becomes higher due to the excessive correction. Therefore, in the graph shown in FIG. 9, when a region having a large luminance difference and a region having a small luminance difference are compared, modulation is performed so that the amount of compensation added to the gradation signal increases from the large region to the small region, As a result, blurring of the image that changes between frames is suppressed.

【0024】しかしながら、低域で変調度αを高くする
とノイズを増大させることになる。そこで、これを改善
した例を図10に示す。図示する様に、低域部分のうち
ノイズが含まれる最も低い部分は強調せず、中域をピー
クに設定することにより、ノイズを強めてしまう効果を
軽減しつつ、動画の鮮鋭度を改善することが可能であ
る。即ち、輝度が最も小さい領域で、階調信号に加える
補正の量を強くなる方向から弱くなる方向に切り換え、
もって輝度差が最も小さい領域に現れるノイズを抑制し
ている。
However, if the modulation α is increased in the low frequency range, noise will be increased. Therefore, an example in which this is improved is shown in FIG. As shown in the figure, the lowest part of the low-frequency part that contains noise is not emphasized, but the mid-range is set to the peak to improve the sharpness of the video while reducing the effect of increasing the noise. It is possible. That is, in the region with the lowest luminance, the amount of correction to be added to the gradation signal is switched from the stronger direction to the weaker direction,
Therefore, the noise appearing in the area having the smallest brightness difference is suppressed.

【0025】尚、ここまで時間方向の強調処理について
述べてきたが、空間方向に対して動き検出を行ない、空
間方向に低域の強調を行なうことも可能である。この様
な手法を用いることにより、必要なメモリ量を減らし、
応答速度の補正処理に干渉を与えることなく、低域の変
調処理を行なうことができる。
Although the emphasis processing in the temporal direction has been described so far, it is also possible to perform motion detection in the spatial direction and emphasize the low range in the spatial direction. By using such a method, the required memory amount is reduced,
The low-frequency modulation processing can be performed without interfering with the response speed correction processing.

【0026】[0026]

【発明の効果】以上説明した様に、ホールド型の映像表
示装置において、低域の輝度変化を中心に強い変調をか
けること、あるいは中域の輝度変化を中心に強い変調を
かけることにより、低コストで動画のボケを改善するこ
とができる。
As described above, in the hold type image display device, by performing strong modulation mainly on the luminance change in the low range or by strongly modulating centering on the luminance change in the middle range, You can improve the blurring of the video at a cost.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る映像表示装置に組み込まれる表示
パネルの一例を示す断面図である。
FIG. 1 is a sectional view showing an example of a display panel incorporated in an image display device according to the present invention.

【図2】本発明に係る映像表示装置に組み込まれる表示
パネルの部分斜視図である。
FIG. 2 is a partial perspective view of a display panel incorporated in the image display device according to the present invention.

【図3】本発明に係る映像表示装置に組み込まれる表示
パネルの一画素分の模式図である。
FIG. 3 is a schematic view of one pixel of a display panel incorporated in the video display device according to the present invention.

【図4】本発明に係る映像表示装置の全体構成を示すブ
ロック図である。
FIG. 4 is a block diagram showing an overall configuration of a video display device according to the present invention.

【図5】図4に示した映像表示装置に含まれる列駆動回
路の具体的な構成を示すブロック図である。
5 is a block diagram showing a specific configuration of a column driving circuit included in the video display device shown in FIG.

【図6】図5に示した列駆動回路の動作説明に供する波
形図である。
6 is a waveform diagram provided for explaining the operation of the column drive circuit shown in FIG.

【図7】図5に示した列駆動回路の動作説明に供する表
図である。
FIG. 7 is a table for explaining the operation of the column drive circuit shown in FIG.

【図8】図5に示した列駆動回路によって行なわれる補
正の効果を示す表図である。
8 is a table showing an effect of correction performed by the column driving circuit shown in FIG.

【図9】図5に示した列駆動回路によって行なわれる変
調処理を示すグラフ図である。
9 is a graph showing a modulation process performed by the column driving circuit shown in FIG.

【図10】図5に示した列駆動回路によって行なわれる
変調処理を示すグラフ図である。
10 is a graph showing a modulation process performed by the column driving circuit shown in FIG.

【図11】従来の映像表示装置の一例を示す模式図であ
る。
FIG. 11 is a schematic diagram showing an example of a conventional video display device.

【符号の説明】[Explanation of symbols]

0・・・表示パネル、1・・・液晶セル、2・・・プラ
ズマセル、3・・・薄板ガラス、4・・・ガラス基板、
7・・・隔壁、8・・・ガラス基板、9・・・液晶、1
3・・・バックライト、15・・・行駆動回路、16・
・・列駆動回路、A・・・アノード電極、K・・・カソ
ード電極、X・・・放電チャネル、Y・・・信号電極
0 ... Display panel, 1 ... Liquid crystal cell, 2 ... Plasma cell, 3 ... Thin glass plate, 4 ... Glass substrate,
7 ... Partition wall, 8 ... Glass substrate, 9 ... Liquid crystal, 1
3 ... Backlight, 15 ... Row drive circuit, 16 ...
..Column drive circuits, A ... Anode electrodes, K ... Cathode electrodes, X ... Discharge channels, Y ... Signal electrodes

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/66 H04N 5/66 A Fターム(参考) 2H093 NA16 NA31 NA41 NA51 NC11 NC28 NC34 NC42 ND06 ND07 NE01 5C006 AA01 AC01 AC18 AC21 AF50 BB18 BC11 BC16 BF02 FA18 FA29 FA54 5C058 AA06 AB05 BA01 BA35 BB13 5C080 AA10 BB05 DD01 DD09 EE19 FF10 JJ02 JJ04 JJ05 JJ06─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H04N 5/66 H04N 5/66 AF terms (reference) 2H093 NA16 NA31 NA41 NA51 NC11 NC28 NC34 NC42 ND06 ND07 NE01 5C006 AA01 AC01 AC18 AC21 AF50 BB18 BC11 BC16 BF02 FA18 FA29 FA54 5C058 AA06 AB05 BA01 BA35 BB13 5C080 AA10 BB05 DD01 DD09 EE19 FF10 JJ02 JJ04 JJ05 JJ06

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 行列状に配され且つ信号に応答して輝度
が変化する画素を備えた表示パネルと、 画素の各行に接続されており、行単位で画素を順次選択
する行駆動回路と、 画素の各列に接続されており、順次選択された画素に信
号を書き込んで一フレーム分の映像を表示する列駆動回
路とを備えた映像表示装置において、 前記列駆動回路は補正手段と変調手段とを備えており、 前記補正手段は、前回のフレームで書き込まれた信号と
今回のフレームで書き込む信号との輝度差に応じて信号
に補正を加え、もって各画素の応答性を均一化し、 前記変調手段は、輝度差が大きい領域と輝度差が小さい
領域を比較した場合、大きい領域から小さい領域に向っ
て該信号に加える補正の量が強くなる様に変調し、もっ
てフレーム間で変化する映像のボケを抑制することを特
徴とする映像表示装置。
1. A display panel having pixels arranged in a matrix and having a luminance that changes in response to a signal, and a row driving circuit connected to each row of the pixels and sequentially selecting the pixels row by row. An image display device comprising a column drive circuit connected to each column of pixels and writing a signal to sequentially selected pixels to display an image of one frame, wherein the column drive circuit is a correction unit and a modulation unit. Comprising, the correction means, the signal is corrected in accordance with the difference in brightness between the signal written in the previous frame and the signal written in the current frame, thereby making the response of each pixel uniform, When comparing a region having a large luminance difference and a region having a small luminance difference, the modulating unit performs modulation so that the amount of correction to be added to the signal increases from the large region to the small region, thus changing the video between frames. The Bo A video display device, characterized in that to suppress.
【請求項2】 前記変調手段は、輝度差が最も小さい領
域で、該信号に加える補正の量を強くなる方向から弱く
なる方向に切り換え、もって輝度差が最も小さい領域に
表われるノイズを抑制することを特徴とする請求項1記
載の映像表示装置。
2. The modulation means switches the amount of correction applied to the signal in a region where the luminance difference is the smallest from a direction in which the correction is strong to a direction in which it is weak, thereby suppressing noise that appears in the region where the luminance difference is the smallest. The video display device according to claim 1, wherein:
【請求項3】 前記表示パネルは、行状の放電チャネル
を備えたプラズマセルと、列状の信号電極を備えた液晶
セルとを重ねた積層構造を有し、該放電チャネルと該信
号電極とが交差する部分に画素が形成されていることを
特徴とする請求項1記載の映像表示装置。
3. The display panel has a laminated structure in which plasma cells having row-shaped discharge channels and liquid crystal cells having column-shaped signal electrodes are stacked, and the discharge channels and the signal electrodes are The image display device according to claim 1, wherein pixels are formed at the intersecting portions.
【請求項4】 行列状に配され且つ信号に応答して輝度
が変化する画素を備えた表示パネルを駆動する為に、行
単位で画素を順次選択する行駆動手順と、順次選択され
た画素に信号を書き込んで一フレーム分の映像を表示す
る列駆動手順とを行なう映像表示方法において、 前記列駆動手順は補正手順と変調手順とを含んでおり、 前記補正手順は、前回のフレームで書き込まれた信号と
今回のフレームで書き込む信号との輝度差に応じて信号
に補正を加え、もって各画素の応答性を均一化し、 前記変調手順は、輝度差が大きい領域と輝度差が小さい
領域を比較した場合、大きい領域から小さい領域に向っ
て該信号に加える補正の量が強くなる様に変調し、もっ
てフレーム間で変化する映像のボケを抑制することを特
徴とする映像表示方法。
4. A row driving procedure for sequentially selecting pixels on a row-by-row basis for driving a display panel having pixels arranged in a matrix and having a luminance that changes in response to a signal, and the sequentially selected pixels. In a video display method for performing a column driving procedure for writing a signal to a frame and displaying a video of one frame, the column driving procedure includes a correction procedure and a modulation procedure, and the correction procedure is written in a previous frame. The signal is corrected according to the brightness difference between the signal written in this frame and the signal written in this frame, and the responsiveness of each pixel is made uniform. When compared, the image display method is characterized in that modulation is performed so that the amount of correction applied to the signal increases from a large region to a small region, thereby suppressing image blur that changes between frames.
JP2001204590A 2001-07-05 2001-07-05 Video display device and video display method Pending JP2003015108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001204590A JP2003015108A (en) 2001-07-05 2001-07-05 Video display device and video display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001204590A JP2003015108A (en) 2001-07-05 2001-07-05 Video display device and video display method

Publications (1)

Publication Number Publication Date
JP2003015108A true JP2003015108A (en) 2003-01-15

Family

ID=19041031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001204590A Pending JP2003015108A (en) 2001-07-05 2001-07-05 Video display device and video display method

Country Status (1)

Country Link
JP (1) JP2003015108A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226135A (en) * 2006-02-27 2007-09-06 Kyocera Corp Self-luminous display image display method and image display apparatus
CN115831069A (en) * 2021-09-17 2023-03-21 瑞昱半导体股份有限公司 Display control circuit with dynamic backlight adjustment mechanism and backlight control method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007226135A (en) * 2006-02-27 2007-09-06 Kyocera Corp Self-luminous display image display method and image display apparatus
CN115831069A (en) * 2021-09-17 2023-03-21 瑞昱半导体股份有限公司 Display control circuit with dynamic backlight adjustment mechanism and backlight control method thereof
CN115831069B (en) * 2021-09-17 2025-11-28 瑞昱半导体股份有限公司 Display control circuit with dynamic backlight adjustment mechanism and backlight control method thereof

Similar Documents

Publication Publication Date Title
KR100485557B1 (en) Display device
EP1927974B1 (en) Liquid crystal display with area adaptive backlight
US8115728B2 (en) Image display device with reduced flickering and blur
JP4771641B2 (en) Method and apparatus for processing video images
US8704744B2 (en) Systems and methods for temporal subpixel rendering of image data
KR100289534B1 (en) A method for displaying gray scale of PDP and an apparatus for the same
EP2409194B1 (en) Area adaptive backlight display and method with reduced computation and halo artifacts
JP5064631B2 (en) Video image data processing method and apparatus for display on a display device
US20100238203A1 (en) Driving pixels of a display
US8648780B2 (en) Motion adaptive black data insertion
US20070070019A1 (en) Method and apparatus for driving liquid crystal display
KR20050044796A (en) Liquid crystal display device
JP2003149626A (en) Liquid crystal display device and driving method of liquid crystal display device
WO2007072598A1 (en) Display device, receiver, and method of driving display device
JP4938831B2 (en) Light emitting device and driving method thereof
US7319449B2 (en) Image display apparatus and image display method
KR100551052B1 (en) Method and apparatus for preventing afterimage of plasma panel, plasma display panel having apparatus
JP2003015108A (en) Video display device and video display method
JP2003022053A (en) Image display device and image display method
KR20010058723A (en) Driving device and method of AC plasma display panel
JPH09311320A (en) Plasma address type liquid crystal display device
KR100467072B1 (en) Plasma Display Apparatus With Liquid Crystal Panel
JP2002287704A (en) Plasma addressed liquid crystal display device and driving method thereof
JP2011158645A (en) Liquid crystal display device
JP2002215116A (en) Liquid crystal display device and driving method thereof