JP2003008038A

JP2003008038A - 薄膜太陽電池とその製造方法

Info

Publication number: JP2003008038A
Application number: JP2001194241A
Authority: JP
Inventors: Shinji Fujikake; 伸二藤掛
Original assignee: Fuji Electric Corporate Research and Development Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-01-10

Abstract

(57)【要約】【課題】製造プロセスにおける熱拡散による界面特性
の劣化を抑制し、再現性が良くかつ変換効率が高い薄膜
太陽電池を提供する。【解決手段】少なくとも一つのｐｉｎ接合のｐ型半導
体層７あるいはｎ型半導体層３が微結晶相を含む非晶質
シリコン系薄膜からなり、その微結晶相を含む非晶質半
導体層と非晶質シリコン系膜からなるｉ型半導体層４と
の接合界面において、バンドギャップがｉ型半導体層４
よりも広く、かつ、微結晶相を含む非晶質シリコン系膜
と同一導電型の不純物を低濃度添加した非晶質シリコン
系膜の界面半導体層を介在してなる薄膜太陽電池であっ
て、前記界面半導体層を少なくとも２層（５，６）と
し、前記ｉ型半導体層との界面側の界面半導体層（ｉ側
界面層）５の不純物添加量を、ｐ型半導体層あるいはｎ
型半導体層との界面側の界面半導体層（非ｉ側界面層）
６の不純物添加量より小としてなるものとする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、非晶質シリコン
（a-Si）あるいは微結晶シリコン（μc-Si）を主材料と
した薄膜太陽電池、特にｐｉｎ接合構造を複数積層して
なる薄膜太陽電池及びその製造方法に関する。

【０００２】

【従来の技術】非単結晶膜を用いた光電変換装置、特に
シリコン系の非単結晶薄膜である非晶質シリコン（a-S
i）、および非晶質シリコンゲルマニウム（a-SiGe）等
の薄膜を、プラズマ放電によって形成した薄膜光電変換
装置は、単結晶シリコンデバイスと比較して、大面積
に、低温で、安価に作製できることから、電力用の大面
積薄膜太陽電池等への適用において特に期待されてい
る。

【０００３】しかしながら、このa-Siやa-SiGe太陽電池
は、単結晶Siや多結晶Si等のバルク結晶型太陽電池に比
べて変換効率が低く、さらには、固有の問題として光照
射によって変換効率が１〜３割程度低下する光劣化とい
う問題を抱えている。これらの問題を解決して高効率、
高信頼性を実現する方法として複数のpin型セルを積層
してマルチ接合化したもの、即ち、多層型薄膜太陽電池
が知られている。

【０００４】これは、ｐ，ｉ，ｎ型の半導体層から成る
光電変換層を、基板上に複数積層したもので、光入射側
に、相対的に光学的禁制帯幅（以下、光学的バンドギャ
ップともいう。）の大きい非晶質シリコンを用い、光入
射側から遠い光電変換層に、光学的バンドギャップの小
さい非晶質シリコンゲルマニウムを用いて、非晶質シリ
コンでは吸収され難い赤外線領域の光も効率よく吸収し
て、変換効率の向上を図るものである。さらに、一つの
半導体層の膜厚方向の原子組成比を変化させることによ
り、光学的バンドギャップをその層内で変化させるグレ
ーデッド構成の採用により、さらに変換効率の向上を図
る技術も知られている。

【０００５】前記光劣化の問題や多層化による変換効率
の向上について、さらに以下に詳述する。前記光劣化は
ｉ層中に発生する光誘起欠陥に起因する。ｉ層の膜厚を
薄くすれば内部電界が強くなるために、効率低下を抑え
ることが可能であるが光吸収量が減って初期効率が低下
してしまう。そこで、ｉ層の膜厚が薄いセルを複数個積
層すれば、１個のときよりも光吸収量を増加させること
ができ、高効率と高信頼性の両立を図ることが可能とな
る。さらに、a-SiGeや薄膜多結晶シリコン等のナローギ
ャップ（光学的バンドギャップの小さい）材料をｉ層に
用いたセルをボトムあるいはミドルセルとして組み合わ
せればa-Siセルでは用いることができなかった波長800n
m以上の赤外光も吸収することが可能となり、高効率化
が達成される。

【０００６】マルチ接合型a-Si太陽電池の一例として、
pin接合を三段積層したa-Si/a-SiGe/a-SiGe構造のトリ
プル接合型の太陽電池が知られている。トップ、ミド
ル、ボトムセルのｉ層膜厚は、例えばそれぞれ70〜100n
m、60〜150nm、50〜120nmである。この場合、各セルの
電流マッチングをとるためには、各層の膜厚およびバン
ドギャップの制御が重要となる。トップ、ミドル、ボト
ムの各ｉ層の光学ギャップはそれぞれ1.75〜1.8eV、1.5
〜1.6eV、1.35〜1.5eVである。

【０００７】このトリプルセルの高効率化技術として、
微結晶シリコン（μc-Si）のｐ層への適用が考えられ
る。μc-Siは2つの相をもつため、厳密なバンドギャッ
プは定義できないが、波長300〜800nmの光に対する吸収
係数は通常ｐ層に用いられるアモルファスシリコンカー
バイド（a-SiC）と同等以下である。そこで、ｐ層に適
用した場合、光吸収ロスが小さく短絡電流（Jsc）を増
加させることができる。

【０００８】本件発明者は、μc-Siのｐ層をミドルおよ
びボトムセルに適用する場合、微量のボロンを添加した
p/i界面層を挿入することが有効であることを見出し、
特願平１１−３４６２０６号により提案した。この発明
の要旨は以下のとおりである。即ち、「非晶質薄膜から
なるｐ型半導体層、実質的に真性なｉ型半導体層、ｎ型
半導体層を積層したｐｉｎ接合を少なくとも一つ有する
非晶質薄膜太陽電池において、少なくともその一つの接
合のｐ型半導体層あるいはｎ型半導体層が微結晶相を含
む非晶質シリコン系膜（μc-Si系膜）からなり、その微
結晶相を含む半導体層と非晶質シリコン系膜（a-Si系
膜）からなるｉ型半導体層との接合界面において、バン
ドギャップがｉ型半導体層よりも広く、かつ、微結晶相
を含む非晶質シリコン系膜（μc-Si系膜）と同一導電型
の不純物を低濃度添加した非晶質シリコン系膜（a-Si系
膜）からなる界面半導体層が介在するものとする。」例
えばｐｉｎ接合のｐ型半導体層が微結晶相を含むとき、
ｐ型半導体層とｉ型半導体層との間に、低濃度のｐ型の
非晶質半導体層を挟むことにより、光照射後の効率（Ef
f）等を従来より向上させることができる。その理由
は、適量の不純物（Ｂ：ボロン）を加えたｐ／ｉ界面層
を挟むと、ｐ／ｉ界面層に生じる内部電界が弱くなって
電圧ロスが小さくなり、その結果、拡散電位が増加して
Effが向上すると考えられる。

【０００９】特に、微結晶シリコンが界面半導体層との
界面近傍から成長していることが重要である。微結晶相
を含む非晶質シリコン系膜（μc-Si系膜）の製膜条件に
よって、製膜の初期に薄い微結晶相を含まない遷移層が
形成されることがある。この層が存在すると、吸収係数
の増大や開放電圧（Voc）の低下といった悪影響を及ぼ
す。

【００１０】ｉ型半導体層が非晶質シリコンゲルマニウ
ム（a‐SiGe）であるとき、界面半導体層は非晶質シリ
コン（a‐Si）であって、その好適な膜中不純物量は、3
×1O ¹⁷〜8×1O¹⁹原子／cm³である。

【００１１】

【発明が解決しようとする課題】上記特願平１１−３４
６２０６号に記載された薄膜太陽電池においても、下記
のような問題があることが判明した。即ち、上述のよう
なｐ層とp/i界面層の組み合わせを、ミドルおよびボト
ムセルに適用してトリプルセルを作製した場合、得られ
る効率は単独のコンポーネントセルから見込まれる値よ
り低く、かつ、バラツキが大きいという問題があり、こ
の原因を詳細に調べたところ、ボトムセルの熱劣化によ
ることが判明した。

【００１２】ボトムセルはミドルセル製膜時に２００℃
程度の高温に比較的長時間さらされるので、結果とし
て、p/i界面のボロンがｉ層中に熱拡散して界面特性を
劣化させたものと考えられる。

【００１３】この発明は、上記の点に鑑みてなされたも
ので、本発明の課題は、製造プロセスにおける熱拡散に
よる界面特性の劣化を抑制し、再現性が良くかつ変換効
率が高い薄膜太陽電池を提供することにある。

【００１４】

【課題を解決するための手段】前述の課題を達成するた
め、この発明は、ｐ型半導体層、実質的に真性なｉ型半
導体層、ｎ型半導体層を積層したｐｉｎ接合を少なくと
も一つ有する薄膜太陽電池において、少なくとも一つの
ｐｉｎ接合のｐ型半導体層あるいはｎ型半導体層が微結
晶相を含む非晶質シリコン系薄膜からなり、その微結晶
相を含む非晶質半導体層と非晶質シリコン系膜からなる
ｉ型半導体層との接合界面において、バンドギャップが
ｉ型半導体層よりも広く、かつ、微結晶相を含む非晶質
シリコン系膜と同一導電型の不純物を低濃度添加した非
晶質シリコン系膜の界面半導体層を介在してなる薄膜太
陽電池であって、前記界面半導体層を少なくとも２層と
し、前記ｉ型半導体層との界面側の界面半導体層（ｉ側
界面層）の不純物添加量を、ｐ型半導体層あるいはｎ型
半導体層との界面側の界面半導体層（非ｉ側界面層）の
不純物添加量より小としてなるものとする（請求項１の
発明）。

【００１５】上記請求項１の発明の実施態様としては、
下記が好適である。即ち、前記請求項１に記載の薄膜太
陽電池において、ｐｉｎ接合を複数有する多層型薄膜太
陽電池の場合、前記２層の界面半導体層は、太陽電池の
反基板側のｐｉｎ接合を除いた全てのｐｉｎ接合におけ
る、ｐ型半導体層とｉ型半導体層との界面に形成してな
るものとする（請求項２の発明）。

【００１６】また、請求項２に記載の薄膜太陽電池にお
いて、前記２層の界面半導体層は、前記ｐ型半導体層と
ｉ型半導体層との界面に形成した界面半導体層（ｐ／ｉ
界面層）に加え、さらに、ｎ型半導体層とｉ型半導体層
との界面に形成した界面半導体層（ｎ／ｉ界面層）を備
えるものとする（請求項３の発明）。

【００１７】さらに、請求項１ないし３のいずれかに記
載の薄膜太陽電池において、前記ｉ型半導体層は、アモ
ルファスシリコンゲルマニウム、微結晶シリコンあるい
は微結晶シリコンゲルマニウムのいずれかの層とする
（請求項４の発明）。

【００１８】さらにまた、請求項１ないし４のいずれか
に記載の薄膜太陽電池において、前記ｐｉｎ接合におけ
る各半導体層の積層順序は、太陽電池の基板側からｎ，
ｉ，ｐもしくはｐ，ｉ，ｎとしてなるものとする（請求
項５の発明）。

【００１９】即ち、上記発明によれば、ｐ層あるいはｎ
層と、ｉ層との間に挿入する界面半導体層（以下、単に
界面層ともいう。）の不純物添加量に分布をもたせ、ｉ
層との界面側における不純物添加量をｐ層あるいはｎ層
との界面側よりも小さくする。

【００２０】例えば、μc-Siのｐ層を適用したセルにお
いて、ｐ層とｉ層との間に挿入する界面層を２層構造と
し、ｉ層側の層をボロン無添加、ｐ層側の層をボロン添
加とする。より好ましくは、前記請求項３の発明のよう
に、ｐ層とｉ層との間以外にｎ層とｉ層との間にも２層
の界面層を設ける。ｉ層側のボロン無添加層（ｉ側界面
層）が熱拡散をブロックし、界面特性の劣化が抑えられ
る。

【００２１】ここで、ボロン無添加層は厚みを２ｎｍ以
上とすれば十分な効果を発揮する。また、界面層のｉ層
側は、必ずしもボロン無添加でなくとも良く、主ガスに
対するドーピングガスの添加量を１０ｐｐｍ以下とすれ
ばよい。

【００２２】即ち、本発明の薄膜太陽電池の製造方法と
しては、下記請求項６の発明が好適である。請求項１な
いし５のいずれかに記載の薄膜太陽電池の製造方法にお
いて、前記ｉ側界面層の不純物添加量は、主ガスに対す
るガス比で１０ｐｐｍ以下とし、その膜厚は２ｎｍ以上
とする（請求項６の発明）。

【００２３】また、請求項６に記載の薄膜太陽電池の製
造方法において、前記多層型太陽電池の基板側のｐｉｎ
接合形成後、当該ｐｉｎ接合の上に形成するｐｉｎ接合
または透明電極層の形成温度は、１５０〜２００℃とす
る（請求項７の発明）。多層型薄膜太陽電池において
は、基板上にｐｉｎ接合を形成し、この接合層の上にさ
らに、複数のｐｉｎ接合を形成する。この場合、後に詳
述するように、下側のｐｉｎ接合層は、薄膜の材質や処
理方法に依存する温度（１５０〜２００℃）に晒される
が、この場合、界面特性劣化を防止する上で、前記本発
明に係る薄膜太陽電池とその製造方法が好適である。

【００２４】

【発明の実施の形態】この発明の実施例について以下に
述べる。

【００２５】（実施例１：シングルセルによる予備実験
結果）界面構造が異なるa-SiGeシングルセルを多数試作
し、セルの耐熱性および光劣化特性を評価する実験を行
った。

【００２６】まず、ガラス基板を用い、比較的小面積の
太陽電池を試作した。基板サイズは８１ｍｍ×５５ｍｍ
であり、その上に面積１ｃｍ²のセルを４個作製した。

【００２７】図１はセル構造の断面図であり、a-Si/a-S
iGe/a-SiGeトリプルセルのボトムセルを模擬した構造と
した。以下にその製造工程について述べる。まず、８１
ｍｍ×５５ｍｍのガラス基板１の上に、スパッタリング
法により銀（Ag）からなる金属電極層２を製膜した。そ
の後プラズマＣＶＤ法によりa-Si系膜３〜７の製膜を行
った。

【００２８】まず、基板温度２００〜２５０℃で膜厚１
０〜２０ｎｍのa-Siのｎ層３を製膜し、次いで、モノシ
ラン（SiH₄）およびゲルマン（GeH₄）を主ガスとし、水
素（H₂）を希釈ガスとして、膜厚８０〜１２０ｎｍのa-
Si_0.6Ge_0.4からなるｉ層４を製膜した。このときのｉ層
のバンドギャップは約1.4eVである。その後、基板温度
を１８０〜２３０℃としてSiH₄を主ガス、H₂を希釈ガ
ス、ジボラン（B₂H₆）をドーピングガスとして、２層構
造からなる第1p/i界面層（ｉ側界面層）５および第2p/i
界面層（非ｉ側界面層）６を製膜した。

【００２９】本実施例における一連の試作では、２層構
造のp/i界面層のトータル膜厚を１２ｎｍに固定し、ま
た、第2界面層（非ｉ側界面層）６のB₂H₆添加量を５０
ｐｐｍに固定した。その後、基板温度を８０〜９０℃と
し、SiH₄を主ガス、H₂を希釈ガス、B₂H₆をドーピングガ
スとして、μc-Siからなる膜厚１０〜２０ｎｍのｐ層７
を製膜した。このときの水素希釈度（H₂/SiH₄）は２０
０倍とし、ドーピング量はB₂H₆/SiH₄=0.5%とした。この
ときの膜中ボロン濃度は、約5×10²⁰原子/ｃｍ ³であ
る。μc-Siのｐ層７製膜後、スパッタリング法により透
明電極層１７として厚さ６０〜８０ｎｍの酸化インジウ
ム錫（ＩＴＯ）の層を形成した。

【００３０】上記のように試作したセルを対象として、
加熱試験、次いで光照射試験を行い、各試験の前後でセ
ルの変換効率を測定した。実際のトリプルセルにおける
ボトムセルはミドルセル製膜時に、通常約４０分間２０
０℃の高温にさらされる。そこで、同等の熱履歴を実現
するために、オーブンを２００℃に設定して４０分間の
加熱試験を行った。その後、１sun光照射下で２００時
間の光照射試験を実施した。また、変換効率はボトムセ
ルを想定して赤色フィルター光下（カットオン波長６５
０ｎｍ）で測定した。

【００３１】図２に、ボロン無添加の第1p/i界面層（ｉ
側界面層）とボロン添加（B₂H₆添加量50ppm）の第2p/i
界面層（非ｉ側界面層）のトータル膜厚を１２ｎｍと
し、第1p/i界面層（ｉ側界面層）の膜厚を変化させたと
きのセルの変換効率の測定結果を示す。各条件につき１
cm²セルとしては４個ずつ試作し、表中の変換効率の欄
にはその平均値を示した。なお、ｉ側界面層の膜厚０ｎ
ｍおよび１２ｎｍは、それぞれ、ボロン添加（B₂H₆添加
量50ppm）およびボロン無添加の単層構造の場合を示し
ている。

【００３２】図２に示す結果から、ｉ側界面層が０ｎｍ
のセルは、加熱試験後に２割以上効率が低下している
が、ｉ側界面層の膜厚を２ｎｍ以上にすると、効率が殆
んど変化していないことが分かる。これは、ｉ側界面層
（第1p/i界面層）が拡散ブロック層として働いたためと
考えられ、２ｎｍ以上の膜厚があれば十分に機能すると
みなすことができる。

【００３３】図２において、光照射試験後に着目する
と、ｉ側界面層が０ｎｍのセルは加熱試験直後よりもむ
しろ効率が増加している。これは、光誘起欠陥によりp/
i界面近傍の電界プロファイルが変化したためと考えら
れる。一方、ｉ側界面層が１２ｎｍ（非ｉ側界面層が０
ｎｍ）のセルの場合、劣化が大きくなっているが、ボロ
ン無添加の場合の前記特願平１１−３４６２０６号に記
載した問題点に関わる現象として理解できる。結果的
に、変換効率の絶対値という点では１〜６ｎｍのｉ側界
面層を挿入したセルが高くなっており、図２により、２
層化構造が有効であることが明らかである。

【００３４】次に、図３は、ｉ側界面層のボロン添加量
とセルの変換効率との関係を測定した結果を示す。ｉ側
界面層と非ｉ側界面層の膜厚をそれぞれ４ｎｍおよび８
ｎｍに固定し、ｉ側界面層のボロン添加量を変化させ
た。加熱試験による特性低下はB₂H₆添加量１０ｐｐｍで
現れ始め、２５ｐｐｍ以下で著しく大きくなっている。
光照射後の効率も考慮すると、ｉ側界面層のB₂H₆添加量
は１０ｐｐｍ以下であることが望ましいといえる。

【００３５】（実施例２：トリプルセルの実施例とその
実験結果）前述のシングルセルでの検討結果をもとに、
a-Si/a-SiGe/a-SiGe構造のトリプル型太陽電池を試作し
た。試作したセルの構造を図４に示す。基板１にはガラ
ス基板を用い、面積１ｃｍ²のセルを１枚の基板につき
４個ずつ作製した。ボトムセルの各層３〜７は実施例１
とほぼ同様であるので、詳細説明を省略する。ただし、
第1、第2p/iの界面層膜厚はそれぞれ４ｎｍ、８ｎｍと
し、ボロン添加量はそれぞれ０ｐｐｍ、５０ｐｐｍとし
た。

【００３６】ミドルセル各層もボトムセルとほぼ同様で
あるが、ｉ層の組成はa-Si_0.75Ge_0. ₂₅であり、バンドギ
ャップは1.5〜1.6eVと広くした。また、ｉ層膜厚は１０
０〜１５０ｎｍであり、製膜時の基板温度は１８０〜２
３０℃とし、ボトムセルのｉ層よりも若干低くした。ｎ
層８は、μc-Si/a-SiOとした。ミドルセルはボトムセル
ほどの熱履歴は受けないが、p/i界面層の構造はボトム
セルと同様の二層構造とした。

【００３７】次に、μｃ-Siの第２ｐ層製膜後、トータ
ル膜厚を１５〜２０ｎｍとしたμc-Si/a-SiO構造のトッ
プｎ層１３を製膜した。その後、膜厚７０〜１００ｎｍ
のa-Siのトップｉ層１４、a-SiOのトップp/i界面層１５
とa-SiOのトップｐ層１６を順次製膜し、最後に透明電
極１７としてＩＴＯをスパッタリング法により形成し
た。

【００３８】図４に示すトリプルセルにおける各形成層
に関し、基板温度（℃）と製膜時間（分）の一例を図５
に示す。図５に示すように、基板側のｐｉｎ接合形成
後、当該ｐｉｎ接合の上に形成するｐｉｎ接合または透
明電極層の形成温度は、１５０〜２００℃であり、この
場合、界面層を前記２層構造とすることにより、熱劣化
のない良好なトリプルセルが製作できる。

【００３９】上記のように製作したセルの評価を行なう
ため、比較実験用セルとして、ボトムおよびミドルp/i
界面層をそれぞれ単層構造（B₂H₆50ppm添加）としたセ
ルを準備し、特性比較を行なった。図６は、トリプルセ
ルの特性評価結果を示し、（ａ）は、実施例に係る特性
を示し、（ｂ）は、比較セルに係る特性を示す。試作し
たセル数は二種類の構造について８個ずつとした。図６
において、Ｖocは開放端電圧、Jscは短絡電流、FFは曲
線因子、Effは変換効率を示す。

【００４０】図６（ａ），（ｂ）から明らかなように、
本実施例による二層構造のp/i界面層を適用したセル
は、比較例に比べて平均変換効率が高く、かつ、バラツ
キが小さい。通常、セル特性の低下要因としてはリーク
が考えられるが、今回試作したセル全数について問題無
いレベルであることを確認している。従って、比較例の
効率が低いこととバラツキが大きいことは、明らかにボ
ロンの熱拡散による界面特性の劣化によると考えられ、
本実施例のセルにおいては、劣化現象が抑制されている
と考えられる。

【００４１】さらに、本実施例のセル特性はトップ、ミ
ドル、ボトムセルをそれぞれシングルセルとして作製・
評価し、Ｉ−Ｖ特性を合成して得られる特性とほぼ一致
していることがわかった。従って本実施例によるトリプ
ルセルの熱の影響による特性低下は無視できると考えら
れる。

【００４２】次に、本実施例によるセルの光安定性を確
認するために、メタルハライドランプを用いて１sunの
連続光照射試験を実施した。その結果を図７に示す。図
７はセル電流（縦軸）とセル電圧（横軸）との関係を示
すセル特性で、図７におけるＡは初期特性を、Ｂは２３
２時間連続光照射後の特性を示す。また、図７中の表
は、初期および光照射後の開放端電圧（Ｖoc），短絡電
流（Jsc），曲線因子（FF），変換効率（Eff）を示す。
図７に示すとおり、光照射２３２時間後で１１％という
高い安定化効率が得られ、本実施例の有効性が確認でき
た。

【００４３】以上、本実施例ではp/i界面層に２層構造
を採用する例について述べたが、さらに、n/i界面にも
適用することにより、さらに熱劣化の抑制効果は向上す
る。また、ｉ層材料としてはa-SiGeを例にとって説明し
たが、微結晶シリコンあるいは微結晶シリコンゲルマニ
ウムといったナローギャップ材料を用いることもでき
る。

【００４４】図８は、２層の界面半導体層として、ｐ型
半導体層とｉ型半導体層との界面に形成した界面半導体
層（ｐ／ｉ界面層）に加え、さらに、ｎ型半導体層とｉ
型半導体層との界面に形成した界面半導体層（ｎ／ｉ界
面層）を備えるトリプルセルに関し、各層形成時の基板
温度（℃）と製膜時間（分）の一例を示す。

【００４５】図８においては、図５の実施例に対して、
第１n/i層（非ｉ側界面層），第２n/i層（ｉ側界面層）
を、ボトムおよびミドルセルに追加しており、これらの
ｎ／ｉ界面層においても、ｉ側界面層の不純物添加量
を、非ｉ側界面層の不純物添加量より小としている。

【００４６】

【発明の効果】上記のとおり、この発明によれば、ｐ型
半導体層、実質的に真性なｉ型半導体層、ｎ型半導体層
を積層したｐｉｎ接合を少なくとも一つ有する薄膜太陽
電池において、少なくとも一つのｐｉｎ接合のｐ型半導
体層あるいはｎ型半導体層が微結晶相を含む非晶質シリ
コン系薄膜からなり、その微結晶相を含む非晶質半導体
層と非晶質シリコン系膜からなるｉ型半導体層との接合
界面において、バンドギャップがｉ型半導体層よりも広
く、かつ、微結晶相を含む非晶質シリコン系膜と同一導
電型の不純物を低濃度添加した非晶質シリコン系膜の界
面半導体層を介在してなる薄膜太陽電池であって、前記
界面半導体層を少なくとも２層とし、前記ｉ型半導体層
との界面側の界面半導体層（ｉ側界面層）の不純物添加
量を、ｐ型半導体層あるいはｎ型半導体層との界面側の
界面半導体層（非ｉ側界面層）の不純物添加量より小と
し、また、前記ｉ側界面層の不純物添加量は、主ガスに
対するガス比で１０ｐｐｍ以下とし、その膜厚は２ｎｍ
以上としたので、例えば、a-Si/a-SiGe/a-SiGeトリプル
セルのような、マルチジャンクションセルのミドルセル
およびボトムセルの、p/i界面層へのボロン添加量に適
切な分布を持たせることができ、製造プロセスにおける
界面の熱劣化を抑えることができる。これにより、再現
性良く変換効率が高い太陽電池を製造することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に関わるシングルセルの
断面構造図

【図２】第１の実施例に関わるｉ側界面層膜厚とセルの
変換効率との関係を示す図

【図３】第１の実施例に関わるｉ側界面層ボロン添加量
とセルの変換効率との関係を示す図

【図４】本発明の第２の実施例に関わるトリプルセルの
断面構造図

【図５】本発明のトリプルセルの各層形成時の基板温度
と製膜時間の一例を示す図

【図６】本発明のトリプルセルの特性評価結果に関し従
来セルと比較して示す図

【図７】本実施例によるトリプルセルの光照射試験前後
のＩ−Ｖ特性を示す図

【図８】本発明の異なるトリプルセルの各層形成時の基
板温度と製膜時間の一例を示す図

【符号の説明】

１：ガラス基板、２：金属電極層、３，８，１３：ｎ
層、４，９，１４：ｉ層、５，１０：ｉ側界面層、６，
１１：非ｉ側界面層、７，１２，１６：ｐ層、１５：ｐ
／ｉ層、１７：透明電極層。

Claims

【特許請求の範囲】

【請求項１】ｐ型半導体層、実質的に真性なｉ型半導
体層、ｎ型半導体層を積層したｐｉｎ接合を少なくとも
一つ有する薄膜太陽電池において、少なくとも一つのｐ
ｉｎ接合のｐ型半導体層あるいはｎ型半導体層が微結晶
相を含む非晶質シリコン系薄膜からなり、その微結晶相
を含む非晶質半導体層と非晶質シリコン系膜からなるｉ
型半導体層との接合界面において、バンドギャップがｉ
型半導体層よりも広く、かつ、微結晶相を含む非晶質シ
リコン系膜と同一導電型の不純物を低濃度添加した非晶
質シリコン系膜の界面半導体層を介在してなる薄膜太陽
電池であって、前記界面半導体層を少なくとも２層とし、前記ｉ型半導
体層との界面側の界面半導体層（ｉ側界面層）の不純物
添加量を、ｐ型半導体層あるいはｎ型半導体層との界面
側の界面半導体層（非ｉ側界面層）の不純物添加量より
小としてなることを特徴とする薄膜太陽電池。
【請求項２】請求項１に記載の薄膜太陽電池におい
て、ｐｉｎ接合を複数有する多層型薄膜太陽電池の場
合、前記２層の界面半導体層は、太陽電池の反基板側の
ｐｉｎ接合を除いた全てのｐｉｎ接合における、ｐ型半
導体層とｉ型半導体層との界面に形成してなることを特
徴とする薄膜太陽電池。
【請求項３】請求項２に記載の薄膜太陽電池におい
て、前記２層の界面半導体層は、前記ｐ型半導体層とｉ
型半導体層との界面に形成した界面半導体層（ｐ／ｉ界
面層）に加え、さらに、ｎ型半導体層とｉ型半導体層と
の界面に形成した界面半導体層（ｎ／ｉ界面層）を備え
ることを特徴とする薄膜太陽電池。
【請求項４】請求項１ないし３のいずれかに記載の薄
膜太陽電池において、前記ｉ型半導体層は、アモルファ
スシリコンゲルマニウム、微結晶シリコンあるいは微結
晶シリコンゲルマニウムのいずれかの層とすることを特
徴とする薄膜太陽電池。
【請求項５】請求項１ないし４のいずれかに記載の薄
膜太陽電池において、前記ｐｉｎ接合における各半導体
層の積層順序は、太陽電池の基板側からｎ，ｉ，ｐもし
くはｐ，ｉ，ｎとしてなることを特徴とする薄膜太陽電
池。
【請求項６】請求項１ないし５のいずれかに記載の薄
膜太陽電池の製造方法において、前記ｉ側界面層の不純
物添加量は、主ガスに対するドーピングガス比で１０ｐ
ｐｍ以下とし、その膜厚は２ｎｍ以上とすることを特徴
とする薄膜太陽電池の製造方法。
【請求項７】請求項６に記載の薄膜太陽電池の製造方
法において、前記多層型太陽電池の基板側のｐｉｎ接合
形成後、当該ｐｉｎ接合の上に形成するｐｉｎ接合また
は透明電極層の形成温度は、１５０〜２００℃とするこ
とを特徴とする薄膜太陽電池の製造方法。